JP2018085873A - ゼロボルトスイッチング方式のスイッチング電源装置 - Google Patents

Abstract

【課題】
比較的低コストで電力損失を改善することができるＺＶＳ方式のスイッチング電源装置を提供する。
【解決手段】
電源線と接地線との間において互いに接続点を介して直列接続された第１スイッチ素子及び第２スイッチ素子と、接続点に一方の端子が接続されたインダクタと、インダクタの他方の端子と接地線との間に接続されたキャパシタと、第１スイッチ素子及び第２スイッチ素子が同時にオフとなるデッドタイムを存在させつつ接続点の電位に応じて第１スイッチ素子及び第２スイッチ素子を交互にオンオフ駆動する駆動制御手段と、を備え、駆動制御手段は、第２スイッチ素子をオフせしめた後のデッドタイム期間中に、接続点の電位が電源線の電位に達したとき第１スイッチ素子をオンせしめる。
【選択図】 図３

Description

本発明はスイッチング電源装置に関し、特に、ゼロボルトスイッチング（ＺＶＳ）方式のスイッチング電源装置に関する。

スイッチング電源装置の高効率化に寄与する技術として、スイッチング損失を低減するソフトスイッチング技術がある。その中でスイッチ素子の端子間電圧がほぼゼロのときにスイッチングするＺＶＳ方式がある。ＺＶＳを実現する手段としては臨界モード制御によるものがある。

図１は従来の典型的なＺＶＳ方式のスイッチング電源装置の内部回路を示している。このような構成の従来の電源装置は、例えば、特許文献１にも開示されている。かかる従来のスイッチング電源装置には、直流電源１、ハイサイドスイッチＱ１、ローサイドスイッチＱ２、インダクタＬ、キャパシタＣ１，Ｃ２、及び駆動制御回路２が備えられている。直流電源１の正出力端子Ｂ＋は電源線Ｖinに接続され、負出力端子Ｂ−は接地線ＧＮＤに接続されている。ハイサイドスイッチＱ１とローサイドスイッチＱ２とは入力電源線Ｖinと接地線ＧＮＤとの間に直列に接続されている。スイッチＱ１、Ｑ２のスイッチ接続点ＳＮと負荷接続線ＯＵＴとの間にインダクタＬが接続されている。

図１に示した構成のＺＶＳ方式のスイッチング電源装置においては、ローサイドスイッチＱ２がオフすると、インダクタＬに蓄積されたエネルギーの放出によりローサイドスイッチＱ２の寄生容量が充電されると共にハイサイドスイッチＱ１の寄生容量の電荷が放電される。この結果、スイッチ接続点ＳＮの電位は急速に上昇し、直流電源の正出力端子Ｂ＋の入力電源線Ｖinの電位と等しい電位に到達した時にハイサイドスイッチＱ１をオンさせることによりＺＶＳが実現されている。

特開２００７−６８２６９号公報 特開２０１１−２４４６６２号公報

PICOR社、WHITE PAPER "High Performance ZVS Buck Regulator Removes Barriers To Increased Power Throughput In Wide Input Range Point-Of-Load Applications"

しかしながら、従来のＺＶＳ方式のスイッチング電源装置では、実際には、インダクタＬや各スイッチＱ１、Ｑ２の寄生容量のばらつきを考慮して、図２に示すようにスイッチ接続点ＳＮの電位が電源線Ｖinの電位に到達した後に、インダクタＬに蓄積されたエネルギーをハイサイドスイッチＱ１の寄生ダイオード（静電破壊防止用の内蔵ダイオード）を介して入力側へ回生するように設計されている。

上述の従来技術のように、エネルギーの回生時、ハイサイドスイッチＱ１の寄生ダイオードを導通させるため順方向電圧降下ＶＦによる損失が発生する（図２の電源線Ｖinの電位を越えた電位部分）。

これを改善するために、例えば、非特許文献１に開示されたように、インダクタＬに並列に接続した補助スイッチを高精度に制御する電源装置がある。しかしながら、非特許文献１の電源装置では、補助スイッチを高精度に制御するためのタイミング制御回路が複雑になるので、汎用性がなく高価になるという欠点があった。

また、特許文献２に開示されたように、上記したインダクタＬとスイッチ接続点ＳＮとの間にインダクタンス値の小なるインダクタＬ０を設け、インダクタＬとインダクタＬ０との接続点にダイオードとコンデンサとを接続し、ハイサイドスイッチのオンの直前にローサイドスイッチを所定時間だけオン制御して確実なゼロボルトスイッチング動作とした電源装置もある。しかしながら、特許文献２の電源装置では、インダクタ電流が寄生ダイオードを流れることには変わりはなく、電力損失が改善されないという欠点があった。

そこで、本発明の目的は、比較的低コストで電力損失を改善することができるＺＶＳ方式のスイッチング電源装置を提供することである。

本発明のＺＶＳ方式のスイッチング電源装置は、電源線と接地線との間において互いに接続点を介して直列接続された第１スイッチ素子及び第２スイッチ素子と、前記接続点に一方の端子が接続されたインダクタと、前記インダクタの他方の端子と前記接地線との間に接続されたキャパシタと、前記第１スイッチ素子及び前記第２スイッチ素子が同時にオフとなるデッドタイムを存在させつつ前記接続点の電位に応じて前記第１スイッチ素子及び前記第２スイッチ素子を交互にオンオフ駆動する駆動制御手段と、を備えたゼロボルトスイッチング方式のスイッチング電源装置であって、前記駆動制御手段は、前記第２スイッチ素子をオフせしめた後の前記デッドタイム期間中に、前記接続点の電位が前記電源線の電位に達したとき前記第１スイッチ素子をオンせしめることを特徴としている。

本発明のＺＶＳ方式のスイッチング電源装置によれば、第２スイッチ素子をオフせしめた後のデッドタイム期間中に、第１スイッチ素子と第２スイッチ素子との接続点の電位が電源線の電位に達したとき第１スイッチ素子をオンせしめるので、第１スイッチ素子のオンによりインダクタに蓄積されたエネルギーの放出電流が第１スイッチ素子を介して電源線へ回生される。よって、接続点の電位が電源線の電位を越えて上昇することが防止されるので、回生電流による電力損失を従来装置に比べて減少させることができる。また、簡単な構成で済むので、低コストであるという利点もある。

従来の典型的なＺＶＳ方式のスイッチング電源装置を示す回路図である。 図１の電源装置のハイサイドスイッチとローサイドスイッチのスイッチ接続点の電圧変化を示す波形図である。 本発明の一実施例としてのＺＶＳ方式のスイッチング電源装置を示す回路図である。 図３の電源装置中の駆動制御回路３の内部構成を示す回路図である。 図３の電源装置の各スイッチのオンオフ動作に対するスイッチ接続点ＳＮの電位及び電流ＩＬの変化を示す波形図である。 図３の電源装置の動作状態１における各スイッチのオンオフ及び電流ＩＬの経路を示す図である。 図３の電源装置の動作状態２における各スイッチのオンオフ及び電流ＩＬの経路を示す図である。 図３の電源装置の動作状態３における各スイッチのオンオフ及び電流ＩＬの経路を示す図である。 図３の電源装置の動作状態４における各スイッチのオンオフ及び電流ＩＬの経路を示す図である。 図３の電源装置の動作状態５における各スイッチのオンオフ及び電流ＩＬの経路を示す図である。 本発明の他の実施例としてのＺＶＳ方式のスイッチング電源装置を示す回路図である。 本発明の他の実施例としてのＺＶＳ方式のスイッチング電源装置を示す回路図である。 本発明の他の実施例としてのＺＶＳ方式のスイッチング電源装置を示す回路図である。 本発明の他の実施例としてのＺＶＳ方式のスイッチング電源装置を示す回路図である。 本発明の他の実施例としてのＺＶＳ方式のスイッチング電源装置を示す回路図である。 図１４の電源装置中の駆動制御回路７の内部構成を示す回路図である。

以下、本発明の実施例を、図面を参照しつつ詳細に説明する。

図３は本発明の一実施例としてのＺＶＳ方式の降圧型スイッチング電源装置を示している。このスイッチング電源装置においては、直流電源１の正出力端子Ｂ＋は電源線Ｖｉｎに接続され、負出力端子Ｂ−は接地線ＧＮＤに接続されている。接地線ＧＮＤの電位は接地電位にあるとする。電源線Ｖinと接地線ＧＮＤとの間には、キャパシタＣ１が接続されると共に、ハイサイドスイッチＱ１とローサイドスイッチＱ２とが直列に接続されている。また、電源線Ｖinと接地線ＧＮＤとの間には、駆動制御回路２（第１駆動制御回路）が接続されている。駆動制御回路２は例えば、特許文献２に開示されたように制御回路、駆動回路、増幅／比較回路を有する。

スイッチＱ１、Ｑ２のスイッチ接続点ＳＮと負荷接続線ＯＵＴとの間にインダクタＬが接続されている。負荷接続線ＯＵＴと接地線ＧＮＤとの間にはキャパシタＣ２及び負荷回路ＬＤが接続されている。キャパシタＣ２は平滑用である。

スイッチＱ１、Ｑ２の各々はＮチャネルのＭＯＳＦＥＴからなる。ハイサイドスイッチＱ１のドレインは電源線Ｖinに接続され、ハイサイドスイッチＱ１のソースとローサイドスイッチＱ２のドレインとはスイッチ接続点ＳＮで互いに接続されている。ローサイドスイッチＱ２のソースは接地線ＧＮＤに接続されている。スイッチＱ１、Ｑ２の各ゲートは駆動制御回路２に接続されている。駆動制御回路２はスイッチ接続点ＳＮ及び負荷接続線ＯＵＴの各々に接続されている。

本発明による降圧型スイッチング電源装置においては、更に、補助スイッチＱ３とそれを駆動制御する駆動制御回路３（第２駆動制御回路）とが備えられている。補助スイッチＱ３はＮチャネルのＭＯＳＦＥＴからなる。補助スイッチＱ３のドレインは電源線Ｖinに接続され、ソースはスイッチ接続点ＳＮに接続されている。すなわち、補助スイッチＱ３はハイサイドスイッチＱ１と並列に接続されている。補助スイッチＱ３のゲートは駆動制御回路３に接続されている。駆動制御回路３には電源線Ｖinとスイッチ接続点ＳＮとが接続されている。

ハイサイドスイッチＱ１及び補助スイッチＱ３が第１スイッチ素子を構成し、ローサイドスイッチＱ２が第２スイッチ素子を構成する。

駆動制御回路３は具体的には、図４に示すように比較回路４、制御回路５、及び駆動回路６からなる。比較回路４は電源線Ｖinの電位とスイッチ接続点ＳＮの電位を比較する。制御回路５は比較回路４の比較結果に応じて駆動回路６に対してオン指令又はオフ指令を生成する。駆動回路６はオン指令に応じて補助スイッチＱ３をオン駆動し、オフ指令に応じて補助スイッチＱ３のオン駆動を停止する。

次に、かかる構成を有する本発明による降圧型スイッチング電源装置の動作を説明する。

駆動制御回路２はスイッチ接続点ＳＮの電位に応じてハイサイドスイッチＱ１及びローサイドスイッチＱ２のオンオフをＰＷＭ（パルス幅変調）制御することによって負荷接続線ＯＵＴと接地線ＧＮＤとの間の電圧である出力電圧Ｖｏｕｔが所望の電圧になるようにする。出力電圧Ｖｏｕｔは駆動制御回路２にフィードバックされ、その出力電圧Ｖｏｕｔに応じて駆動制御回路２はハイサイドスイッチＱ１の１サイクル期間中のオン期間とローサイドスイッチＱ２の１サイクル期間中のオン期間とを調整する。ハイサイドスイッチＱ１はスイッチ接続点ＳＮの電位が電源線Ｖinの電位に等しいときにオンされる。ローサイドスイッチＱ２はスイッチ接続点ＳＮの電位が接地線ＧＮＤの電位に等しいときにオンされる。

ハイサイドスイッチＱ１のオン期間には、ローサイドスイッチＱ２はオフとされ、電源線Ｖinからの電流がハイサイドスイッチＱ１のドレイン・ソース間、そしてインダクタＬを介して負荷回路ＬＤ及びキャパシタＣ２に流れ込み、時間経過と共にインダクタＬを流れる電流ＩＬは増加する。インダクタＬにはエネルギーが蓄積され、キャパシタＣ２には電荷が蓄積される。一方、ローサイドスイッチＱ２のオン期間にはハイサイドスイッチＱ１はオフとされ、インダクタＬに蓄積されたエネルギー、すなわち自己誘電起電力によって電流ＩＬが流れる。電流ＩＬは徐々に減少し、やがてキャパシタＣ２の蓄積電荷による電流が電流ＩＬに流れて電流の方向が反転する。

また、ハイサイドスイッチＱ１及びローサイドスイッチＱ２の双方がオフとなるデッドタイムが存在する。ローサイドスイッチＱ２がオンからオフになったときのデッドタイム期間は数十nsecである。そのデッドタイム期間中にはキャパシタＣ２に蓄積された電荷が放出されてローサイドスイッチＱ２の浮遊容量（寄生容量）が充電されると共にハイサイドスイッチＱ１の浮遊容量の電荷が放電されてスイッチ接続点ＳＮの電位が上昇する。駆動制御回路３はスイッチ接続点ＳＮの電位が電源線Ｖinの電位に等しくなると補助スイッチＱ３をオンさせる。補助スイッチＱ３のオン状態はハイサイドスイッチＱ１がオンに反転した直後まで継続する。すなわち、スイッチＱ１，Ｑ３の両方がオンとなる状態が存在する。補助スイッチＱ３のオン期間は、駆動制御回路３内の上記した制御回路５の内部タイマ（図示せず）によって時間計測される。

図５は本発明による降圧型スイッチング電源装置の動作状態１〜５各々におけるスイッチＱ１〜Ｑ３のオンオフと、スイッチ接続点ＳＮの電位及びインダクタＬを流れる電流ＩＬ各々の変化とを示している。

動作状態１では、ローサイドスイッチＱ２がオン状態にあり、スイッチＱ１、Ｑ３がオフ状態にある。ローサイドスイッチＱ２のオン期間には先ず、インダクタＬに蓄積されたエネルギーによって負荷接続線ＯＵＴ方向の電流が流れ、そのエネルギーが無くなると、図６に示すように、キャパシタＣ２に蓄積された電荷が電流となってインダクタＬ、スイッチ接続点ＳＮ、そしてローサイドスイッチＱ２を流れるのでインダクタＬにエネルギーが蓄積される。スイッチ接続点ＳＮの電位は接地電位に等しい。

動作状態２では、ローサイドスイッチＱ２がオフとなり、全てのスイッチＱ１〜Ｑ３がオフ状態にある。ローサイドスイッチＱ２がオフになることにより、インダクタＬに蓄積されたエネルギーが放出され、その電流が図７に示すように、ローサイドスイッチＱ２の浮遊容量に流れてその浮遊容量が充電される。一方、ハイサイドスイッチＱ１ではインダクタＬからのエネルギーの放出により浮遊容量の蓄電電荷が放電される。それによりスイッチ接続点ＳＮの電位が上昇する。

動作状態３では、スイッチ接続点ＳＮの電位が電源線Ｖinの電位に等しくなったときに駆動制御回路３は補助スイッチＱ３をオンさせる。補助スイッチＱ３のオンによりインダクタＬに蓄積されたエネルギーの放出は図８に示すように、補助スイッチＱ３を介した電源線Ｖinへの回生電流ＩＬとなる。よって、スイッチ接続点ＳＮの電位は電源線Ｖinの電位に等しい状態を継続する。

動作状態４では、ハイサイドスイッチＱ１がオンとなり、ローサイドスイッチＱ２はオフ状態を継続する。補助スイッチＱ３はオン状態を継続する。インダクタＬに蓄積されたエネルギーの放出が終了し、逆に、図９に示すように、電源線Ｖinからの電流がスイッチＱ１，Ｑ３各々のドレイン・ソース間、インダクタＬ、そして、キャパシタＣ２及び負荷回路ＬＤを介して接地線ＧＮＤに流れ込む。スイッチ接続点ＳＮの電位は電源線Ｖinの電位に等しい状態を継続する。

動作状態５では、補助スイッチＱ３がオフとなり、ハイサイドスイッチＱ１はオン状態を継続し、ローサイドスイッチＱ２がオフ状態を継続する。図１０に示すように、電源線Ｖinからの電流がスイッチＱ１のドレイン・ソース間、インダクタＬ、そして、キャパシタＣ２及び負荷回路ＬＤを介して接地線ＧＮＤに流れ込む。スイッチ接続点ＳＮの電位は電源線Ｖinの電位に等しい状態を継続する。

動作状態５から次の動作状態１になるまでの動作は従来の降圧型スイッチング電源装置の動作と同一である。動作状態５の後に、ハイサイドスイッチＱ１がオフとなり、スイッチＱ２，Ｑ３がオフ状態を継続した状態では、インダクタＬに蓄積されたエネルギー、すなわち自己誘電起電力によって電流ＩＬが流れる。電流ＩＬは徐々に減少する。スイッチ接続点ＳＮの電位はハイサイドスイッチＱ１がオフとなった時点で接地電位より低下して負電位となる。

以上のように、図３に示した本発明による降圧型スイッチング電源装置においては、上記した動作状態３で補助スイッチＱ３をオンさせてインダクタＬに蓄積されたエネルギーの放出電流が補助スイッチＱ３を介して電源線Ｖinへ回生されるので、回生電流による電力損失を従来装置に比べて減少させることができる。すなわち、従来装置におけるハイサイドスイッチＱ１の寄生ダイオードを導通させたことによる順方向電圧降下ＶＦ分（図２）の電力損失を回避させることができる。また、従来装置に補助スイッチＱ３及び駆動制御回路３を追加するだけで良く、従来装置の回路構成を変更しないで済むので低コストであるという利点もある。

図１１〜図１５は本発明の他の実施例としてのＺＶＳ方式の降圧型スイッチング電源装置を各々示している。

図１１に示したスイッチング電源装置においては、駆動制御回路３には駆動制御回路２からハイサイドスイッチＱ１をオンさせるタイミング信号が供給される。駆動制御回路３は補助スイッチＱ３をオンさせた後、駆動制御回路２からこのタイミング信号を受けると、補助スイッチＱ３をオフせしめる。駆動制御回路３は上記した内部タイマを用いないで補助スイッチＱ３をオフさせる構成である。

図１２に示したスイッチング電源装置においては、駆動制御回路３にはスイッチ接続点ＳＮと接地線ＧＮＤとが接続されている。駆動制御回路３は、スイッチ接続点ＳＮと接地線ＧＮＤとの電位差が予め定められた電位差に達したときに補助スイッチＱ３をオンさせ、上記した内部タイマを用いて補助スイッチＱ３をオフさせる。予め定められた電位差は電源線Ｖinと接地線ＧＮＤとの電位差である。

図１３に示したスイッチング電源装置においては、駆動制御回路３にはスイッチ接続点ＳＮと接地線ＧＮＤとが接続されている。また、駆動制御回路３には駆動制御回路２からハイサイドスイッチＱ１をオンさせるタイミング信号が供給される。駆動制御回路３はスイッチ接続点ＳＮと接地線ＧＮＤとの電位差が予め定められた電位差に達したときに補助スイッチＱ３をオンさせる。駆動制御回路３は補助スイッチＱ３をオンさせた後、駆動制御回路２からのタイミング信号を受けると、補助スイッチＱ３をオフせしめる。駆動制御回路３は、スイッチ接続点ＳＮと接地線ＧＮＤとの電位差に応じてオンする時点を設定し、上記した内部タイマを用いないで補助スイッチＱ３をオフさせる構成である。

図１１〜図１３の各降圧型スイッチング電源装置においても、上記した動作状態３で補助スイッチＱ３をオンさせてインダクタＬに蓄積されたエネルギーの放出電流が補助スイッチＱ３を介して電源線Ｖinへ回生されるので、回生電流による電力損失を従来装置に比べて減少させることができる。また、図１１及び図１３の各スイッチング電源装置では、スイッチＱ１，Ｑ２のデッドタイムを考慮することなく設計することができるという効果がある。

図１４に示したスイッチング電源装置においては、駆動制御回路３に代えて駆動制御回路７が設けられている。また、上記した補助スイッチＱ３が設けられていない。従って、第１スイッチ素子はハイサイドスイッチＱ１だけで構成されている。駆動制御回路７は図５に示した補助スイッチＱ３をオンさせるタイミングでハイサイドスイッチＱ１をオンさせる。駆動制御回路７は例えば、図１６に示すように比較回路１４、制御回路１５、及び駆動回路１６からなる。比較回路１４は電源線Ｖinの電位とスイッチ接続点ＳＮの電位を比較する。制御回路１５には駆動制御回路２からハイサイドスイッチＱ１をオフさせるタイミング信号が供給される。制御回路１５は比較回路１４の比較結果から電源線Ｖinの電位がスイッチ接続点ＳＮの電位に達したことを受けると駆動回路１６にオン指令を供給し、駆動制御回路２から上記したオフのタイミング信号が供給されると、それをオフ指令として駆動回路１６に供給する。駆動回路１６はオン指令に応じてハイサイドスイッチＱ１をオン駆動し、オフ指令に応じてハイサイドスイッチＱ１のオン駆動を停止する。

図１５に示したスイッチング電源装置においては、駆動制御回路７がスイッチ接続点ＳＮと接地線ＧＮＤとの電位差が予め定められた電位（電源線Ｖinと接地線ＧＮＤとの電位差）に達したときにハイサイドスイッチＱ１をオンさせる。それ以外は図１４のスイッチング電源装置と同一である。

図１４及び図１５の各降圧型スイッチング電源装置においては、電源線Ｖinの電位がスイッチ接続点ＳＮの電位に達したタイミングでハイサイドスイッチＱ１をオンさせてインダクタＬに蓄積されたエネルギーの放出電流がハイサイドスイッチＱ１を介して電源線Ｖinへ回生されるので、回生電流による電力損失を従来装置に比べて減少させることができる。

なお、上記した各実施例においては、装置内に２つの駆動制御回路２、３（２、７）が設けられているが、単一の駆動制御回路として構成しても良い。

また、上記した各実施例においては、スイッチＱ１、Ｑ２、Ｑ３がＮチャネルのＭＯＳＦＥＴで構成されているが、ＰチャネルのＭＯＳＦＥＴ、あるいはスイッチオン時に双方向に導通するスイッチ素子で構成しても良い。

１ 直流電源
２，３，７ 駆動制御回路
Ｃ１，Ｃ２ キャパシタ
Ｌ インダクタ
ＬＤ 負荷回路
ＯＵＴ 負荷接続線
Ｑ１ ハイサイドスイッチ
Ｑ２ ローサイドスイッチ
Ｑ３ 補助スイッチ
ＳＮ 直列接続線
Ｖin 電源線

Claims (6)

1. 電源線と接地線との間において互いに接続点を介して直列接続された第１スイッチ素子及び第２スイッチ素子と、
   前記接続点に一方の端子が接続されたインダクタと、
   前記インダクタの他方の端子と前記接地線との間に接続されたキャパシタと、
   前記第１スイッチ素子及び前記第２スイッチ素子が同時にオフとなるデッドタイムを存在させつつ前記接続点の電位に応じて前記第１スイッチ素子及び前記第２スイッチ素子を交互にオンオフ駆動する駆動制御手段と、を備えたゼロボルトスイッチング方式のスイッチング電源装置であって、
   前記駆動制御手段は、前記第２スイッチ素子をオフせしめた後の前記デッドタイム期間中に、前記接続点の電位が前記電源線の電位に達したとき前記第１スイッチ素子をオンせしめることを特徴とするスイッチング電源装置。
2. 前記第１スイッチ素子は前記電源線と前記接続点との間に互いに並列に接続されたハイサイドスイッチ及び補助スイッチとからなり、
   前記第２スイッチ素子はローサイドスイッチからなり、
   前記駆動制御手段は、前記ローサイドスイッチをオフせしめた後の前記デッドタイム期間中に、前記接続点の電位が前記電源線の電位に達したとき前記補助スイッチをオンせしめることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記駆動制御手段は、前記補助スイッチをオンせしめてから所定の時間が経過したとき前記補助スイッチをオフせしめることを特徴とする請求項２記載のスイッチング電源装置。
4. 前記駆動制御手段は、前記補助スイッチがオン状態であるときに前記ハイサイドスイッチをオンせしめた後に前記補助スイッチをオフせしめることを特徴とする請求項３記載のスイッチング電源装置。
5. 前記駆動制御手段は、
   前記ハイサイドスイッチと前記ローサイドスイッチとを個別にオンオフ駆動する第１駆動制御回路と、
   前記補助スイッチをオンオフ駆動する第２駆動制御回路と、を含むことを特徴とする請求項２乃至４のいずれか１記載のスイッチング電源装置。
6. 前記駆動制御手段は、前記接続点の電位が前記電源線の電位に達したことを、前記接続点の電位と前記接地線の電位との電位差が前記電源線の電位と前記接地線の電位との電位差に達したことから判定することを特徴とする請求項１乃至５記載のいずれか１記載のスイッチング電源装置。

Images