JP5472433B1 - スイッチ素子駆動回路 - Google Patents

Abstract

【課題】ＬＣ共振を使用せずにメインスイッチ素子の入力容量の電荷を回生する。
【解決手段】駆動電圧生成回路３１の出力端子Ｐ２とメインスイッチ素子１３の制御端子との間に接続されたスイッチ素子３２、一端が制御端子に接続されたスイッチ素子３３、一端が出力端子Ｐ２に接続され他端がスイッチ素子３３の他端に接続されたコンデンサ３４、および一端がコンデンサ３４の他端に接続され他端が補助電源２に接続されたスイッチ素子３５を備え、低電圧での駆動電圧Ｖｄの出力時にはスイッチ素子３５がオフ、スイッチ素子３３がオンになってコンデンサ３４にスイッチ素子１３の入力容量１７の電荷を蓄積させ、高電圧での駆動電圧Ｖｄの出力時には、スイッチ素子３３がオフ、スイッチ素子３２がオンになって駆動電圧Ｖｄを制御端子に出力し、スイッチ素子３５がオンになって他端の電圧Ｖ１が高電圧よりも高いコンデンサ３４から補助電源２に電荷を回生する。
【選択図】図１

Description

本発明は、スイッチング電源のメインスイッチ素子をオン・オフ動作させるスイッチ素子駆動回路に関するものである。

この種のスイッチ素子駆動回路として、下記の特許文献１において開示されたスイッチング電源に使用されているスイッチ素子駆動回路が知られている。このスイッチ素子駆動回路は、メーンスイッチ素子（以下、メインスイッチ素子ともいう）のオン直前にスイッチオン制御されてスイッチオンする第２のスイッチ素子と、メインスイッチ素子のオフ直前にスイッチオンする第３のスイッチ素子と、メインスイッチ素子のスイッチオン期間を制御する第１の制御回路と、メインスイッチ素子のスイッチオン時にメインスイッチ素子の入力容量と充電のＬＣ共振を行う第１のインダクタンス素子およびメインスイッチ素子のスイッチオフ時にメインスイッチ素子の入力容量と放電のＬＣ共振を行う第２のインダクタンス素子を有し第１の制御回路側の電源を用いて第２のスイッチ素子のオン時から第３のスイッチ素子のオン時までの期間に対応させてメインスイッチ素子のスイッチオン期間をドライブ駆動するＬＣ共振のメインドライブ回路と、第２のスイッチ素子のスイッチオン動作によってメインスイッチ素子の出力容量の電荷をメインドライブ回路の第１のインダクタンス素子を介してメインスイッチ素子の入力容量へ引き抜き移送する出力寄生電荷移送回路と、この電荷移送時における第１のインダクタンス素子の通電によって第１のインダクタンス素子に蓄積された電磁エネルギーを第１の制御回路の電源側へ回生する第１の電力回生供給回路と、第３のスイッチ素子のスイッチオン動作によりメインスイッチ素子の入力容量の電荷を放電してメインドライブ回路の第２のインダクタンス素子に蓄積しこの第２のインダクタンス素子の蓄積エネルギーを第３のスイッチ素子のスイッチオフ動作により第１の制御回路の電源側へ回生する第２の電力回生供給回路とを有している。

このスイッチ素子駆動回路では、メインスイッチ素子をオンする場合には第２のスイッチ素子をオンにし、メインスイッチ素子の出力容量の電荷を引き抜くと共に、この電荷を用いて第１のインダクタンス素子とメインスイッチ素子の入力容量とでこの入力容量の充電のためのＬＣ共振を行わせてメインスイッチ素子をオンにする。一方、メインスイッチ素子をオフする場合には第３のスイッチ素子をオンにし、第２のインダクタンス素子と入力容量のＬＣ共振を利用して入力容量の電荷を放電させメインスイッチ素子をオフにする。メインスイッチ素子のドライブ駆動に用いられたエネルギーは第１および第２のインダクタンス素子に一旦蓄積された後に第１および第２の制御回路に駆動電力として回生される。これにより、電力の無駄を省いてエネルギー効率の向上が図られている。

特開平９−３２２５３４号公報（第４−６頁、第１−３図）

ところで、スイッチング電源では、負荷の状態に応じて、メインスイッチ素子のデューティ比を大きく変化させたり、またスイッチング周波数を変化させたりする構成を採用する。しかしながら、上記の従来のスイッチ素子駆動回路では、ＬＣ共振を利用して、メインスイッチ素子の入力容量からの電荷の引き抜きと、引き抜いた電荷の電源側への回生とを行っているが、このＬＣ共振の周波数（周期）は、使用するインダクタンス素子のインダクタンス値や入力容量の容量値によって規定される固有の周波数（周期）である。しかも、インダクタンス素子のインダクタンス値やメインスイッチ素子の入力容量の容量値は、使用されているインダクタンス素子やメインスイッチ素子毎にばらつき、これによってＬＣ共振の周波数（周期）にもばらつきが生じる。このため、この従来のスイッチ素子駆動回路には、このようなＬＣ共振の周波数（周期）を考慮して、デューティ比の変更範囲や、スイッチング周波数の変更範囲を規定する必要があることから、ＬＣ共振の周波数（周期）により、デューティ比の変更範囲やスイッチング周波数の変更範囲が制限されるという解決すべき課題が存在している。また、この従来のスイッチ素子駆動回路では、メインスイッチ素子のオン・オフをインダクタンス素子を介して行う構成（メインスイッチ素子の制御端子（例えば、メインスイッチ素子がＦＥＴのときにはゲート端子）にインダクタンス素子が直列に接続される構成）のため、駆動電圧の立ち上がりが遅くなって（オン状態に移行させる時間に遅延が生じて）、メインスイッチ素子での損失が増加することがあるという解決すべき課題も存在している。

本発明は、かかる課題を解決するためになされたものであり、ＬＣ共振を使用することなくメインスイッチ素子の入力容量に蓄積されている電荷を回生し得るスイッチ素子駆動回路を提供することを主目的とする。

上記目的を達成すべく、本発明に係るスイッチ素子駆動回路は、スイッチング電源のメインスイッチ素子をオン・オフ動作させるスイッチ素子駆動回路であって、前記メインスイッチ素子をオン動作させる際には高電圧に規定され、かつ当該メインスイッチ素子をオフ動作させる際には低電圧に規定される駆動電圧を生成して出力端子から出力する駆動電圧生成回路と、一端が前記出力端子に接続されると共に、他端が前記メインスイッチ素子の制御端子に接続された第１スイッチ素子と、一端が前記制御端子に接続された第２スイッチ素子と、一端が前記出力端子に接続されると共に、他端が前記第２スイッチ素子の前記他端に接続された回生用コンデンサと、一端が前記回生用コンデンサの前記他端に接続されると共に他端が正電圧を出力する補助電源に接続された第３スイッチ素子とを備え、前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第３スイッチ素子がオフ状態に移行すると共に、前記第２スイッチ素子がオン状態に移行して、前記一端の電圧が前記低電圧に規定された前記回生用コンデンサに前記メインスイッチ素子の入力容量に蓄積されている電荷を蓄積させ、前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第２スイッチ素子がオフ状態に移行すると共に、前記第１スイッチ素子がオン状態に移行して当該駆動電圧を前記制御端子に出力し、かつ前記第３スイッチ素子がオン状態に移行して、前記一端の電圧が前記高電圧に規定されることによって前記他端の電圧が当該高電圧よりも充電電圧分だけ高い状態の前記回生用コンデンサに蓄積されている電荷を前記補助電源に回生する。

また、本発明に係るスイッチ素子駆動回路は、前記第１スイッチ素子は、前記一端がアノード端子であり、かつ前記他端がカソード端子であるダイオードで構成され、前記第２スイッチ素子は、前記一端がアノード端子であり、かつ前記他端がカソード端子であるダイオードで構成され、前記第３スイッチ素子は、前記一端がアノード端子であり、かつ前記他端がカソード端子であるダイオードで構成されている。

また、本発明に係るスイッチ素子駆動回路は、前記第１スイッチ素子は、前記一端がソース端子であり、かつ前記他端がドレイン端子であるｎチャネルＭＯＳＦＥＴで構成されて、前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｎチャネルＭＯＳＦＥＴの寄生ダイオードがオン状態に移行して前記制御端子を当該高電圧に規定し、かつ前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｎチャネルＭＯＳＦＥＴがオン状態に移行して前記制御端子を当該低電圧に規定する。

また、本発明に係るスイッチ素子駆動回路は、スイッチング電源のメインスイッチ素子をオン・オフ動作させるスイッチ素子駆動回路であって、前記メインスイッチ素子をオン動作させる際には低電圧に規定され、かつ当該メインスイッチ素子をオフ動作させる際には高電圧に規定される駆動電圧を生成して出力端子から出力する駆動電圧生成回路と、一端が前記出力端子に接続されると共に、他端が前記メインスイッチ素子の制御端子に接続された第１スイッチ素子と、一端が前記制御端子に接続された第２スイッチ素子と、一端が前記出力端子に接続されると共に、他端が前記第２スイッチ素子の前記他端に接続された回生用コンデンサと、一端が前記回生用コンデンサの前記他端に接続されると共に他端が負電圧を出力する補助電源に接続された第３スイッチ素子とを備え、前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第３スイッチ素子がオフ状態に移行すると共に、前記第２スイッチ素子がオン状態に移行して、前記一端の電圧が前記高電圧に規定された前記回生用コンデンサに前記メインスイッチ素子の入力容量に蓄積されている電荷を蓄積させ、前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第２スイッチ素子がオフ状態に移行すると共に、前記第１スイッチ素子がオン状態に移行して当該駆動電圧を前記制御端子に出力し、かつ前記第３スイッチ素子がオン状態に移行して、前記一端の電圧が前記低電圧に規定されることによって前記他端の電圧が当該高電圧よりも充電電圧分だけ低い状態の前記回生用コンデンサに蓄積されている電荷を前記補助電源に回生する。

また、本発明に係るスイッチ素子駆動回路は、前記第１スイッチ素子は、前記一端がカソード端子であり、かつ前記他端がアノード端子であるダイオードで構成され、前記第２スイッチ素子は、前記一端がカソード端子であり、かつ前記他端がアノード端子であるダイオードで構成され、前記第３スイッチ素子は、前記一端がカソード端子であり、かつ前記他端がアノード端子であるダイオードで構成されている。

また、本発明に係るスイッチ素子駆動回路は、前記第１スイッチ素子は、前記一端がソース端子であり、かつ前記他端がドレイン端子であるｐチャネルＭＯＳＦＥＴで構成されて、前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｐチャネルＭＯＳＦＥＴの寄生ダイオードがオン状態に移行して前記制御端子を当該低電圧に規定し、かつ前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｐチャネルＭＯＳＦＥＴがオン状態に移行して前記制御端子を当該高電圧に規定する。

本発明のスイッチ素子駆動回路によれば、一端が駆動電圧生成回路の出力端子に接続されると共に他端がメインスイッチ素子の制御端子に接続された第１スイッチ素子と、一端がメインスイッチ素子の制御端子に接続された第２スイッチ素子と、一端が出力端子に接続されると共に、他端が第２スイッチ素子の他端に接続された回生用コンデンサと、一端が回生用コンデンサの他端に接続されると共に他端が補助電源に接続された第３スイッチ素子とを備えたことにより、メインスイッチ素子の入力容量に蓄積された電荷を補助電源に回生することができるため、メインスイッチ素子におけるスイッチング損失を低減することができる結果、スイッチング電源全体の効率を十分に向上させることができる。また、ＬＣ共振を使用することなくメインスイッチ素子の入力容量に蓄積されている電荷を回生することができるため、ＬＣ共振を使用する構成において発生するデューティ比の変更範囲や、スイッチング周波数の変更範囲に対する制限を大幅に緩和することができる。また、ＬＣ共振を発生させるためのインダクタンス素子のメインスイッチ素子の制御端子への直列接続を不要にできるため、駆動電圧の立ち上がりが遅延する事態の発生を回避することができ、これによってメインスイッチ素子での損失の増加についても回避することができる。

本発明のスイッチ素子駆動回路によれば、第１スイッチ素子、第２スイッチ素子および第３スイッチ素子をそれぞれダイオードで構成したことにより、スイッチ素子駆動回路、ひいてはスイッチング電源を簡易に構成することができる。

本発明のスイッチ素子駆動回路によれば、メインスイッチ素子をオフ状態に移行させるべき期間においてｎチャネルＭＯＳＦＥＴで構成された第１スイッチ素子をオン状態に移行させて、メインスイッチ素子の制御端子の電圧を強制的に低電圧に低下させることができたり、メインスイッチ素子をオフ状態に移行させるべき期間においてｐチャネルＭＯＳＦＥＴで構成された第１スイッチ素子をオン状態に移行させて、メインスイッチ素子の制御端子の電圧を強制的に高電圧に上昇させることができたりするため、メインスイッチ素子を確実にオフ状態に移行させることができる。

スイッチ素子駆動回路３を備えたスイッチング電源ＰＳ１の構成を示す構成図である。 スイッチ素子駆動回路３の動作を説明するための各部の波形図である。 スイッチ素子駆動回路３Ａを備えたスイッチング電源ＰＳ２の構成を示す構成図である。 スイッチ素子駆動回路３Ａの動作を説明するための各部の波形図である。 スイッチ素子駆動回路３Ｂを備えたスイッチング電源ＰＳ３の構成を示す構成図である。 スイッチ素子駆動回路３Ｂの動作を説明するための各部の波形図である。 スイッチ素子駆動回路３Ｃを備えたスイッチング電源ＰＳ４の構成を示す構成図である。

以下、スイッチ素子駆動回路の実施の形態について、添付図面を参照して説明する。

最初に、スイッチ素子駆動回路を備えたスイッチング電源の構成について図面を参照して説明する。図１に示すスイッチング電源ＰＳ１は、一例として、コンバータ１、補助電源２およびスイッチ素子駆動回路３を備えている。

コンバータ１は、一例として、一対の入力端子１１ａ，１１ｂ（以下、特に区別しないときには「入力端子１１」ともいう）、インダクタ１２、メインスイッチ素子１３、ダイオード１４、出力コンデンサ１５および一対の出力端子１６ａ，１６ｂ（以下、特に区別しないときには「出力端子１６」ともいう）を備え、スイッチング電源の一例である非絶縁型昇圧コンバータとして構成されている。

具体的には、一対の入力端子１１ａ，１１ｂ間には、基準電位（グランドＧ）に接続された入力端子１１ｂを低電位側として、直流入力電圧Ｖｉｎが入力される。また、インダクタ１２は、一端が入力端子１１ａに接続され、他端がダイオード１４のアノード端子に接続されている。ダイオード１４は、カソード端子が出力端子１６ａに接続されている。メインスイッチ素子１３は、本例では一例として、ｎチャネルのＭＯＳ型ＦＥＴで構成されている。また、メインスイッチ素子１３は、ドレイン端子がインダクタ１２の他端に接続され、ソース端子がグランドＧに接続されている。なお、メインスイッチ素子１３のゲート端子（制御端子）とソース端子との間には入力容量１７（容量値Ｃ１）が存在している。また、メインスイッチ素子１３は、ＭＯＳ型ＦＥＴに代えて、バイポーラトランジスタなどの他の制御端子付き半導体スイッチ素子を用いて構成することもできる。出力コンデンサ１５は、一対の出力端子１６ａ，１６ｂ間に接続されている。

以上の構成により、コンバータ１は、メインスイッチ素子１３がオン・オフ動作することにより、入力端子１１に入力されている直流入力電圧Ｖｉｎを直流出力電圧Ｖｏｕｔに昇圧して、出力端子１６ｂを低電位側として出力端子１６から出力する。

補助電源２は、直流入力電圧Ｖｉｎに基づいて、スイッチ素子駆動回路３の作動用電圧Ｖｃｃ（正の電圧）を生成して出力端子Ｐ１から出力する。本例では一例として補助電源２は、抵抗２１と直列接続された状態で直流入力電圧ＶｉｎとグランドＧとの間に配設されて、一定電圧に制御された作動用電圧Ｖｃｃを出力端子Ｐ１に出力するツェナーダイオード２２と、ツェナーダイオード２２に並列接続されたコンデンサ２３とで構成されている。

スイッチ素子駆動回路３は、駆動電圧生成回路３１、第１スイッチ素子３２、第２スイッチ素子３３、回生用コンデンサ３４、第３スイッチ素子３５、ゲート抵抗３６および接地抵抗３７を備えている。駆動電圧生成回路３１は、直流出力電圧Ｖｏｕｔを検出しつつ予め規定された目標電圧との誤差を算出すると共に、この誤差が減少するようにデューティ比を変化させた駆動電圧Ｖｄを生成し、生成した駆動電圧Ｖｄを出力端子Ｐ２からメインスイッチ素子１３に出力することにより、メインスイッチ素子１３に対するＰＷＭ制御を実行する。具体的には、駆動電圧生成回路３１は、メインスイッチ素子１３をオン動作させる際には高電圧（作動用電圧Ｖｃｃにほぼ等しい電圧）に規定され、かつメインスイッチ素子１３をオフ動作させる際には低電圧（グランドＧの電位（ゼロボルト）にほぼ等しい電圧）に規定される駆動電圧Ｖｄを生成して出力する。

第１スイッチ素子３２は、一端が駆動電圧生成回路３１の出力端子Ｐ２に接続されると共に、他端がメインスイッチ素子１３の制御端子（本例では、メインスイッチ素子１３を構成するＭＯＳ型ＦＥＴのゲート端子）に接続されて、駆動電圧生成回路３１から出力される駆動電圧Ｖｄのメインスイッチ素子１３の制御端子への出力のオン・オフを実行する。本例では一例として、第１スイッチ素子３２は、一方向性素子（または整流素子）の一例としてのダイオードで構成されて、一端としてのアノード端子が出力端子Ｐ２に接続され、他端としてのカソード端子がメインスイッチ素子１３の制御端子に接続されている。また、本例では、メインスイッチ素子１３の制御端子に印加されるサージ電圧を抑制するために、第１スイッチ素子３２の一端（ダイオードのアノード端子）と出力端子Ｐ２との間には、メインスイッチ素子１３の制御端子に対して直列接続されるゲート抵抗３６が配設されている。また、第１スイッチ素子３２の他端（メインスイッチ素子１３のゲート端子）とグランドＧとの間には、メインスイッチ素子１３の制御端子がフロート状態（フローティング状態）になるのを防止するために、接地抵抗３７が配設されている。

第２スイッチ素子３３は、一端がメインスイッチ素子１３の制御端子に接続されると共に、他端が回生用コンデンサ３４の他端に接続されている。この第２スイッチ素子３３は、後述するように、オン状態に移行したときには、メインスイッチ素子１３の入力容量１７に蓄積されている電荷を回生用コンデンサ３４に放電させる（移送する）。本例では一例として、第２スイッチ素子３３は、一方向性素子（または整流素子）の一例としてのダイオードで構成されて、一端としてのアノード端子がメインスイッチ素子１３の制御端子に接続され、他端としてのカソード端子が回生用コンデンサ３４の他端に接続されている。

回生用コンデンサ３４は、一端が駆動電圧生成回路３１の出力端子Ｐ２に接続されると共に、上記したように、他端が第２スイッチ素子３３の他端に接続されている。また、回生用コンデンサ３４は、その容量値Ｃ２が入力容量１７の容量値Ｃ１に対して十分に大きな値（例えば、少なくとも１０倍以上の値）に規定されている。

第３スイッチ素子３５は、一端が回生用コンデンサ３４の他端に接続されると共に他端が補助電源２に接続されている。この第３スイッチ素子３５は、後述するように、オン状態に移行したときには、回生用コンデンサ３４に蓄積されている電荷を補助電源２に充電させる（移送する）。本例では一例として、第３スイッチ素子３５は、一方向性素子（または整流素子）の一例としてのダイオードで構成されて、一端としてのアノード端子が回生用コンデンサ３４の他端に接続され、他端としてのカソード端子が補助電源２の出力端子Ｐ１（つまり作動用電圧Ｖｃｃの出力ライン）を介してコンデンサ２３に接続されている。

次いで、スイッチング電源ＰＳ１の動作について図面を参照して説明する。

駆動電圧生成回路３１が、直流出力電圧Ｖｏｕｔと目標電圧との誤差に応じてデューティ比を変化させつつ駆動電圧Ｖｄを出力端子Ｐ２から周期的に出力している状態において、図２に示す期間Ｔａのように、駆動電圧Ｖｄの電圧を高電圧（作動用電圧Ｖｃｃにほぼ等しい電圧）から低電圧（ゼロボルトにほぼ等しい電圧）に変更したときには、第１スイッチ素子３２を構成するダイオードについては、そのカソード端子の電圧が制御電圧Ｖｇ（後述するように、駆動電圧Ｖｄよりも第１スイッチ素子３２での電圧降下分（本例ではダイオードの順方向電圧Ｖｆ１）分だけ低い電圧（Ｖｃｃ−Ｖｆ１））の状態で、そのアノード端子の電圧がゼロボルトにほぼ等しい電圧になることから、逆バイアス状態になる。このため、第１スイッチ素子３２はオフ状態に移行する。

一方、回生用コンデンサ３４は、その一端側の電圧が第１スイッチ素子３２のアノード端子の電圧と同様にしてゼロボルトにほぼ等しい電圧になることから、他端側の電圧Ｖ１は、図２に示すように、後述する期間Ｔｂでの充電電圧（第３スイッチ素子３５を構成するダイオードの順方向電圧Ｖｆ３と同じ電圧）まで一時的に低下する。また、第２スイッチ素子３３を構成するダイオードについては、そのアノード端子の電圧が制御電圧Ｖｇ（＝Ｖｃｃ−Ｖｆ１）の状態で、そのカソード端子の電圧Ｖ１が上記したように順方向電圧Ｖｆ３まで一時的に低下する。このため、第２スイッチ素子３３は一時的に順バイアス状態（オン状態）に移行し、これにより、第２スイッチ素子３３を構成するダイオードのアノード端子に接続されたメインスイッチ素子１３の入力容量１７（制御電圧Ｖｇに充電されている）から、オン状態の第２スイッチ素子３３、回生用コンデンサ３４、ゲート抵抗３６を介して駆動電圧生成回路３１に至る経路に電流Ｉ１が図２に示すように短期間に流れる（入力容量１７から回生用コンデンサ３４への電荷の移動（移送）が短期間に行われる）。このため、入力容量１７は急速に放電されて、制御電圧Ｖｇが図２に示すように急速に低下し、一方、回生用コンデンサ３４は急速に充電されて、他端の電圧Ｖ１は急速に上昇する。この電流Ｉ１は、制御電圧Ｖｇと電圧Ｖ１との電位差（Ｖｇ−Ｖ１）が第２スイッチ素子３３を構成するダイオードの順方向電圧Ｖｆ２に達した時点でゼロになる（流れなくなる）。

この場合、入力容量１７の放電開始時点での回生用コンデンサ３４の電圧は上記したように順方向電圧Ｖｆ３と同電圧であり、回生用コンデンサ３４に蓄積されている電荷はＣ２×Ｖｆ３であることから、この放電開始時点の入力容量１７の充電電圧（制御電圧Ｖｇ）をＶｇ（Ｈｉ）とし、電流Ｉ１がゼロになったときの制御電圧Ｖｇ（放電が完了した時点での入力容量１７の充電電圧）をＶｇ（Ｌｏ）として、入力容量１７の放電開始の前後での入力容量１７および回生用コンデンサ３４の電荷に着目すると、以下の式（１）が成り立つ。
Ｃ１×Ｖｇ（Ｈｉ）＋Ｃ２×Ｖｆ３
＝Ｃ１×Ｖｇ（Ｌｏ）＋（Ｖｇ（Ｌｏ）−Ｖｆ２）×Ｃ２ ・・・ （１）
なお、Ｖｇ（Ｈｉ）は上記したように（Ｖｃｃ−Ｖｆ１）である。
また、この式（１）から、回生用コンデンサ３４の容量値Ｃ２が入力容量１７の容量値Ｃ１に対して十分に大きな値であることを考慮して、以下の式（２）が導出される。
Ｖｇ（Ｌｏ）＝Ｖｇ（Ｈｉ）×Ｃ１／Ｃ２＋Ｖｆ２＋Ｖｆ３ ・・・ （２）

さらに、電流Ｉ１がゼロになったときに、メインスイッチ素子１３をオフ状態に移行させる必要があることから、メインスイッチ素子１３の閾値電圧をＶｔｈとすると、Ｖｇ（Ｌｏ）は閾値電圧Ｖｔｈに対して以下の式（３）を満たす関係になる必要がある。
Ｖｇ（Ｌｏ）＜Ｖｔｈ ・・・ （３）
よって、この式（３）に上記の式（２）を代入して回生用コンデンサ３４の容量値Ｃ２を算出すると、以下の式（４）のように表される。
Ｃ２＞Ｃ１×Ｖｇ（Ｈｉ）／（Ｖｔｈ−Ｖｆ２−Ｖｆ３） ・・・ （４）

また、Ｖｇ（Ｈｉ）は上記したように（Ｖｃｃ−Ｖｆ１）であるから、これを上記の式（４）に代入することにより、下記の式（５）が導出される。
Ｃ２＞Ｃ１×（Ｖｃｃ−Ｖｆ１）／（Ｖｔｈ−Ｖｆ２−Ｖｆ３） ・・・ （５）
ここで、Ｃ２は、大きければ大きいほど、上記の式（２）で表されるようにＶｇ（Ｌｏ）を低くすることができるため、上記式（３）を満たすためのマージンを確保できるが、大きくしてＶｇ（Ｌｏ）を低くし過ぎると、後述する期間Ｔｂにおいて行われる回生用コンデンサ３４から第３スイッチ素子３５を介しての補助電源２への放電に要する時間が長くなり、期間Ｔｂ中に回生用コンデンサ３４を十分に放電できなくなるおそれがある。このため、Ｃ２は例えばＣ１の約１０倍程度の大きさに規定するのが好ましい。

具体的には、メインスイッチ素子１３を構成するＭＯＳＦＥＴの入力容量１７の容量値Ｃ１が例えば４００ｐＦで、閾値電圧Ｖｔｈが例えば２Ｖであり、また第１スイッチ素子３２、第２スイッチ素子３３および第３スイッチ素子３５にショットキーバリアダイオードを使用してそれらの順方向電圧Ｖｆが例えば０．２５Ｖであり、また作動用電圧Ｖｃｃが例えば５Ｖであるとすると、上記式（４）の右辺は、
４００ｐＦ×（５−０．２５）／（２−０．２５−０．２５）＝１２６７ｐＦ
になることから、Ｃ２はその約１０倍の１５ｎＦ程度に規定する。

このような容量値Ｃ２に回生用コンデンサ３４が規定されることにより、Ｖｇ（Ｌｏ）が上記式（３）をマージンをもって満たすことができるため、図２に示すように、制御電圧Ｖｇは確実に閾値電圧Ｖｔｈを下回ってＶｇ（Ｌｏ）に移行する。なお、同図では、発明の理解を容易にするため、電流Ｉ１がゼロになるまでの時間を誇張して長く記載しているが、実際にはこの期間Ｔａの開始から極めて短時間に電流Ｉ１がゼロになり、制御電圧Ｖｇも極めて短時間にＶｇ（Ｌｏ）に移行する。このため、メインスイッチ素子１３は、若干の遅延はあるものの期間Ｔａの開始とほぼ同じタイミングでオフ状態に移行して、この期間Ｔａ全体に亘ってオフ状態に維持される。

次いで、期間Ｔａに続く期間Ｔｂでは、駆動電圧生成回路３１は、図２に示すように、駆動電圧Ｖｄの電圧を低電圧から高電圧に変更する。この場合、第１スイッチ素子３２を構成するダイオードについては、そのカソード端子の電圧には電圧値がＶｇ（Ｌｏ）の制御電圧Ｖｇが印加された状態で、そのアノード端子の電圧が作動用電圧Ｖｃｃにほぼ等しい電圧になることから、順バイアス状態になる。このため、第１スイッチ素子３２はオン状態に移行する。これにより、メインスイッチ素子１３の入力容量１７は、この第１スイッチ素子３２を介して作動用電圧Ｖｃｃで急速に充電される。この結果、制御電圧Ｖｇは、図２に示すように短時間に（Ｖｃｃ−Ｖｆ１）まで上昇する。したがって、メインスイッチ素子１３は、若干の遅延はあるものの期間Ｔｂの開始とほぼ同じタイミングでオン状態に移行して、この期間Ｔｂに亘りオン状態に維持される。

また、回生用コンデンサ３４は、その一端側の電圧が第１スイッチ素子３２のアノード端子の電圧と同様にして作動用電圧Ｖｃｃにほぼ等しい電圧になることから、他端側の電圧Ｖ１は、期間Ｔａの終期での充電電圧（Ｖｇ（Ｌｏ）−Ｖｆ２＝Ｖｇ（Ｈｉ）×Ｃ１／Ｃ２＋Ｖｆ３）に作動用電圧Ｖｃｃが加算された電圧に瞬間的に上昇する。

これにより、期間Ｔａにおいて順バイアス状態になっていた第２スイッチ素子３３を構成するダイオードは、カソード端子に上記のように作動用電圧Ｖｃｃを超える電圧Ｖ１が印加されることによって逆バイアス状態に移行して、第２スイッチ素子３３がオフ状態に移行する。一方、期間Ｔａにおいて逆バイアス状態になっていた第３スイッチ素子３５を構成するダイオードは、アノード端子にこの電圧Ｖ１が印加されることによって順バイアス状態に移行して、第３スイッチ素子３５がオン状態に移行する。

このため、回生用コンデンサ３４から、オン状態の第３スイッチ素子３５、および作動用電圧Ｖｃｃの出力ラインを介して補助電源２のコンデンサ２３に至る経路に電流Ｉ２が図２に示すように流れる（回生用コンデンサ３４からコンデンサ２３への電荷の移動（移送）が行われる）。これにより、電圧Ｖ１は、作動用電圧Ｖｃｃに第３スイッチ素子３５の順方向電圧Ｖｆ３を加えた電圧（Ｖｃｃ＋Ｖｆ３）にクランプされる。つまり、回生用コンデンサ３４の充電電圧は、順方向電圧Ｖｆ３に規定されている。

この電流Ｉ２は、電圧（Ｖｃｃ＋Ｖｆ３）にクランプされていた電圧Ｖ１の本来の電圧値が電圧（Ｖｃｃ＋Ｖｆ３）まで低下した時点でゼロになる（流れなくなる）。これにより、メインスイッチ素子１３の入力容量１７に蓄積されていた電荷の補助電源２のコンデンサ２３への移送（電荷の補助電源２への回生）が完了する。

このように、このスイッチ素子駆動回路３、およびこのスイッチ素子駆動回路３を備えたスイッチング電源ＰＳ１では、一端が駆動電圧生成回路３１の出力端子Ｐ２に接続されると共に他端がコンバータ１におけるメインスイッチ素子１３の制御端子に接続された第１スイッチ素子３２と、一端がメインスイッチ素子１３の制御端子に接続された第２スイッチ素子３３と、一端が出力端子Ｐ２に接続されると共に、他端が第２スイッチ素子３３の他端に接続された回生用コンデンサ３４と、一端が回生用コンデンサ３４の他端に接続されると共に他端が補助電源２（コンデンサ２３でもある）に接続された第３スイッチ素子３５とを備え、駆動電圧生成回路３１が低電圧（ゼロボルトに近い電圧）に規定された駆動電圧Ｖｄを出力端子Ｐ２から出力しているときには（図２の期間Ｔａでは）、第３スイッチ素子３５がオフ状態に移行すると共に、第２スイッチ素子３３がオン状態に移行して、一端の電圧が低電圧に規定された回生用コンデンサ３４にメインスイッチ素子１３の入力容量１７に蓄積されている電荷を蓄積（移送）させ、駆動電圧生成回路３１が高電圧（作動用電圧Ｖｃｃにほぼ等しい電圧）に規定された駆動電圧Ｖｄを出力端子Ｐ２から出力しているときには、第２スイッチ素子３３がオフ状態に移行すると共に、第１スイッチ素子３２がオン状態に移行して駆動電圧Ｖｄをメインスイッチ素子１３の制御端子に出力してメインスイッチ素子１３をオン状態に移行させ、かつ第３スイッチ素子３５がオン状態に移行して、一端の電圧が高電圧に規定されることによって他端の電圧Ｖ１が高電圧よりも充電電圧（Ｖｇ（Ｌｏ）−Ｖｆ２＝Ｖｇ（Ｈｉ）×Ｃ１／Ｃ２＋Ｖｆ３）分だけ高い状態の回生用コンデンサ３４に蓄積されている電荷を補助電源２（具体的にはコンデンサ２３）に回生する。

したがって、このスイッチ素子駆動回路３およびこのスイッチ素子駆動回路３を備えたスイッチング電源ＰＳ１によれば、メインスイッチ素子１３の入力容量１７に蓄積された電荷を補助電源２に回生することができるため、メインスイッチ素子１３におけるスイッチング損失を低減することができる結果、コンバータ１、ひいてはスイッチング電源ＰＳ１全体の効率を十分に向上させることができる。

また、このスイッチ素子駆動回路３、およびこのスイッチ素子駆動回路３を備えたスイッチング電源ＰＳ１によれば、ＬＣ共振を使用することなくメインスイッチ素子１３の入力容量１７に蓄積されている電荷を回生することができるため、ＬＣ共振を使用する構成において発生する上記したようなデューティ比の変更範囲や、スイッチング周波数の変更範囲に対する制限を大幅に緩和することができる。また、ＬＣ共振を発生させるためのインダクタンス素子のメインスイッチ素子１３の制御端子への直列接続を不要にできるため、駆動電圧Ｖｄの立ち上がりが遅延する事態の発生を回避することができ、これによってメインスイッチ素子１３での損失の増加についても回避することができる。

また、第１スイッチ素子３２、第２スイッチ素子３３および第３スイッチ素子３５をそれぞれ１つのダイオードで構成したことにより、スイッチ素子駆動回路３、ひいてはスイッチング電源ＰＳ１を簡易に構成することができる。

なお、第１スイッチ素子３２、第２スイッチ素子３３および第３スイッチ素子３５については、上記したダイオードを使用する構成に代えて、例えばＭＯＳＦＥＴなどの半導体スイッチ素子で構成することもできる。この構成においても、例えば駆動電圧生成回路によって各半導体スイッチ素子を、対応する第１スイッチ素子３２、第２スイッチ素子３３および第３スイッチ素子３５のオン・オフのタイミングと同じタイミングでオン・オフ駆動することにより、ダイオードを使用した上記の構成と同様にして、ＬＣ共振を使用することなく、メインスイッチ素子１３の入力容量１７に蓄積された電荷を補助電源２に回生することができる。

この場合、図３に示すスイッチング電源ＰＳ２におけるスイッチ素子駆動回路３Ａのように、少なくとも第１スイッチ素子３２Ａをダイオードに代えてＭＯＳＦＥＴ（例えば、ｎチャネルのＭＯＳ型ＦＥＴ）で構成して、駆動電圧生成回路３１の出力端子Ｐ３から出力される駆動電圧Ｖｄ１でこの第１スイッチ素子３２Ａを図４に示すタイミングでオン状態に駆動することにより、期間Ｔａにおいてメインスイッチ素子１３を確実にオフ状態に移行させることができる。以下、このスイッチ素子駆動回路３Ａを備えたスイッチング電源ＰＳ２について説明する。なお、スイッチング電源ＰＳ１と同一の構成については同一の符号を付して重複する説明を省略する。

最初に、スイッチ素子駆動回路３Ａの構成と共にスイッチング電源ＰＳ２の構成を図３を参照して説明する。

図３に示すように、スイッチング電源ＰＳ２は、一例として、コンバータ１、補助電源２およびスイッチ素子駆動回路３Ａを備えている。また、スイッチ素子駆動回路３Ａは、駆動電圧生成回路３１Ａ、第１スイッチ素子３２Ａ、第２スイッチ素子３３、回生用コンデンサ３４、第３スイッチ素子３５、ゲート抵抗３６および接地抵抗３７を備えている。

駆動電圧生成回路３１Ａは、上記した駆動電圧生成回路３１と同様にして、駆動電圧Ｖｄを生成して出力端子Ｐ２からメインスイッチ素子１３に出力する。また、駆動電圧生成回路３１Ａは、図４に示すように、駆動電圧Ｖｄの出力停止期間（期間Ｔａ）において、高電圧となる駆動電圧Ｖｄ１を生成して出力端子Ｐ３から第１スイッチ素子３２Ａに出力する。具体的には、駆動電圧生成回路３１Ａは、期間Ｔａの始期から一定の遅延時間Ｔｄだけ遅延させて駆動電圧Ｖｄ１を低電圧から高電圧にし、期間Ｔａの終期に同期して、駆動電圧Ｖｄ１を高電圧から低電圧にする。この遅延時間Ｔｄは、期間Ｔａの始期から流れ始める電流Ｉ１がゼロになるまでの時間よりも若干長くなるように予め規定されている。

第１スイッチ素子３２Ａは、一例として、ｎチャネルのＭＯＳ型ＦＥＴで構成されて、そのソース端子が回生用コンデンサ３４の一端に接続され、そのドレイン端子がメインスイッチ素子１３の制御端子（ゲート端子）に接続され、その制御端子（ゲート端子）が駆動電圧生成回路３１Ａの出力端子Ｐ３に接続されている。この構成により、第１スイッチ素子３２Ａは、ソース端子がドレイン端子に対して高電圧となる期間Ｔｂでは、駆動電圧Ｖｄ１によってオフ状態に駆動されているものの、その寄生ダイオード（ボディダイオード）が上記の第１スイッチ素子３２を構成するダイオードと同様に作動して、駆動電圧Ｖｄに基づいてメインスイッチ素子１３をオン状態に移行させることが可能になっている。

次いで、スイッチング電源ＰＳ２の動作について図面を参照して説明する。なお、基本的な動作はスイッチング電源ＰＳ１と同じであるため、相違する動作（期間Ｔａでの動作）についてのみ説明する。

図４に示す期間Ｔａでは、駆動電圧生成回路３１Ａは、まず、駆動電圧Ｖｄの電圧を高電圧（作動用電圧Ｖｃｃにほぼ等しい電圧）から低電圧（ゼロボルトにほぼ等しい電圧）に変更する。この状態では、駆動電圧生成回路３１Ａは、駆動電圧Ｖｄ１の電圧を低電圧に維持している。次いで、駆動電圧生成回路３１Ａは、遅延時間Ｔｄを経過した時点で、駆動電圧Ｖｄ１の電圧を低電圧から高電圧に変更する。また、駆動電圧生成回路３１Ａは、駆動電圧Ｖｄの電圧を低電圧から高電圧に変更して期間Ｔａを終了させるときに、駆動電圧Ｖｄ１の電圧を高電圧から低電圧に変更する。

これにより、まず、期間Ｔａの始期から遅延時間Ｔｄが経過するまでの間では、第１スイッチ素子３２Ａを構成するＭＯＳＦＥＴがオフ状態となり、かつこのＭＯＳＦＥＴの寄生ダイオードも逆バイアス状態になっているため、スイッチング電源ＰＳ１のスイッチ素子駆動回路３と同様にして、入力容量１７から第２スイッチ素子３３を介して回生用コンデンサ３４に電流Ｉ１が短期間に流れて、入力容量１７から回生用コンデンサ３４への電荷の移動（移送）が行われる。これにより、メインスイッチ素子１３の制御端子の制御電圧Ｖｇは、スイッチ素子駆動回路３と同様にして、上記のＶｇ（Ｌｏ）まで低下し、これにより、メインスイッチ素子１３がオフ状態に移行する。

次いで、遅延時間Ｔｄを経過した時点から期間Ｔａの終期までの間では、駆動電圧Ｖｄ１によって第１スイッチ素子３２Ａを構成するＭＯＳＦＥＴがオン状態に移行する。これにより、メインスイッチ素子１３の制御端子の制御電圧Ｖｇは、図４に示すように、第１スイッチ素子３２Ａ（オン状態のＭＯＳＦＥＴ）を介して駆動電圧生成回路３１Ａの出力端子Ｐ２の電圧である低電圧（ゼロボルトにほぼ等しい電圧）に低下させられるため、メインスイッチ素子１３を確実にオフ状態に移行させることが可能になっている。

このスイッチ素子駆動回路３Ａおよびスイッチング電源ＰＳ２においても、上記したスイッチ素子駆動回路３およびスイッチング電源ＰＳ１と同様にして、メインスイッチ素子１３の入力容量１７に蓄積された電荷を補助電源２に回生することができるため、メインスイッチ素子１３におけるスイッチング損失を低減することができる結果、コンバータ１、ひいてはスイッチング電源ＰＳ２全体の効率を十分に向上させることができると共に、ＬＣ共振を使用することなくメインスイッチ素子１３の入力容量１７に蓄積されている電荷を回生することができるため、ＬＣ共振を使用する構成において発生する上記したようなデューティ比の変更範囲や、スイッチング周波数の変更範囲に対する制限を大幅に緩和することができる。また、ＬＣ共振を発生させるためのインダクタンス素子がメインスイッチ素子１３の制御端子に直列接続される構成を排除することができるため、駆動電圧Ｖｄの立ち上がりが遅延する事態の発生を回避することができ、これによってメインスイッチ素子１３での損失の増加についても回避することができる。

さらに、このスイッチ素子駆動回路３Ａおよびスイッチング電源ＰＳ２によれば、上記したように、期間Ｔａにおいて駆動電圧Ｖｄ１を第１スイッチ素子３２に出力してオン状態に移行させて、制御電圧Ｖｇを強制的に低電圧に低下させることができるため、メインスイッチ素子１３を確実にオフ状態に移行させることができる。また、このようにして、第１スイッチ素子３２Ａを含む経路からメインスイッチ素子１３の制御端子の制御電圧Ｖｇを閾値電圧Ｖｔｈ未満の低電圧に低下させ得ることから、第２スイッチ素子３３を含む経路を介してメインスイッチ素子１３の制御端子の制御電圧Ｖｇを閾値電圧Ｖｔｈ未満に低下させる必要がなくなる。したがって、このスイッチ素子駆動回路３Ａおよびスイッチング電源ＰＳ２によれば、回生用コンデンサ３４の容量値Ｃ２が上記式（５）を満たすように規定しなくてもよいため、容量値Ｃ２の設定に際しての自由度を十分に高めることができる。

また、ｎチャネルのＭＯＳ型ＦＥＴで構成されたメインスイッチ素子１３の入力容量１７に蓄積されている電荷を回生する例について上記したが、図５に示すように、メインスイッチ素子１３ＡがｐチャネルのＭＯＳ型ＦＥＴで構成されているスイッチング電源ＰＳ３においても、スイッチ素子駆動回路３Ｂを用いることにより、メインスイッチ素子１３Ａの入力容量１７に蓄積されている電荷を回生することができる。以下、このスイッチング電源ＰＳ３について説明する。

最初に、スイッチ素子駆動回路３Ｂを備えたスイッチング電源ＰＳ３の構成について図５，６を参照して説明する。スイッチング電源ＰＳ３は、一例として、コンバータ１Ａ、補助電源２Ａおよびスイッチ素子駆動回路３Ｂを備えている。なお、スイッチ素子駆動回路３を備えたスイッチング電源ＰＳ１と同一の構成については同一の符号を付して重複する説明を省略する。

コンバータ１Ａは、一例として、一対の入力端子１１、インダクタ１２、メインスイッチ素子１３Ａ、ダイオード１４、出力コンデンサ１５および一対の出力端子１６を備え、スイッチング電源の一例である非絶縁型昇圧コンバータとして構成されている。また、このコンバータ１Ａでは、メインスイッチ素子１３Ａは、ｐチャネルのＭＯＳ型ＦＥＴで構成されている。また、メインスイッチ素子１３Ａは、ソース端子がインダクタ１２の他端に接続され、ドレイン端子がグランドＧに接続されている。また、メインスイッチ素子１３Ａの制御端子（ゲート端子）とソース端子との間には入力容量１７（容量値Ｃ１）が存在している。なお、メインスイッチ素子１３Ａは、ＭＯＳ型ＦＥＴに代えて、バイポーラトランジスタなどの他の制御端子付き半導体スイッチ素子を用いて構成することもできる。

以上の構成により、コンバータ１Ａは、メインスイッチ素子１３Ａがオン・オフ動作することにより、入力端子１１に入力されている直流入力電圧Ｖｉｎを直流出力電圧Ｖｏｕｔに昇圧して、出力端子１６ｂを低電位側として出力端子１６から出力する。

補助電源２Ａは、直流入力電圧Ｖｉｎに基づいて、スイッチ素子駆動回路３Ｂの作動用電圧−Ｖｃｃ（負の電圧）を生成して出力端子Ｐ１から出力する。本例では一例として補助電源２Ａは、直流入力電圧Ｖｉｎから作動用電圧−Ｖｃｃを生成して出力する負電圧生成回路２４と、作動用電圧−ＶｃｃとグランドＧとの間に接続されたコンデンサ２３とで構成されている。

スイッチ素子駆動回路３Ｂは、駆動電圧生成回路３１Ｂ、第１スイッチ素子３２、第２スイッチ素子３３、回生用コンデンサ３４、第３スイッチ素子３５、ゲート抵抗３６およびプルアップ抵抗３７Ａを備えている。このスイッチ素子駆動回路３Ｂでは、第１スイッチ素子３２、第２スイッチ素子３３および第３スイッチ素子３５については、逆の極性で接続されている点を除き、上記のスイッチ素子駆動回路３と同一に構成されている。また、プルアップ抵抗３７Ａは、第１スイッチ素子３２の他端（メインスイッチ素子１３Ａの制御端子）とメインスイッチ素子１３Ａのソース端子との間に接続されて、メインスイッチ素子１３Ａの制御端子がフロート状態（フローティング状態）になるのを防止する。

駆動電圧生成回路３１Ｂは、直流出力電圧Ｖｏｕｔを検出しつつ予め規定された目標電圧との誤差を算出すると共に、この誤差が減少するようにデューティ比を変化させた駆動電圧Ｖｄを生成し、生成した駆動電圧Ｖｄを出力端子Ｐ２からメインスイッチ素子１３Ａに出力することにより、メインスイッチ素子１３Ａに対するＰＷＭ制御を実行する。

また、駆動電圧生成回路３１Ｂは、メインスイッチ素子１３Ａのドレイン・ソース間電圧Ｖｄｓ（ドレイン端子の電位（基準電位）を基準としたソース端子の電圧。以下、単に「電圧Ｖｄｓ」ともいう）を検出しつつ、メインスイッチ素子１３Ａをオフ動作させる際には、電圧Ｖｄｓからメインスイッチ素子１３の閾値電圧Ｖｔｈを減算した電圧よりも高い高電圧（本例では一例として、電圧Ｖｄｓと同じ電圧）を駆動電圧Ｖｄとして出力し、メインスイッチ素子１３Ａをオン動作させる際には、電圧Ｖｄｓから閾値電圧Ｖｔｈを減算した電圧以下の低電圧（本例では一例として、作動用電圧−Ｖｃｃ（≦Ｖｄｓ−Ｖｔｈ）とほぼ同じ電圧）を駆動電圧Ｖｄとして出力する。

次いで、スイッチング電源ＰＳ３の動作について図面を参照して説明する。

駆動電圧生成回路３１Ｂが、直流出力電圧Ｖｏｕｔと目標電圧との誤差に応じてデューティ比を変化させつつ駆動電圧Ｖｄを出力端子Ｐ２から周期的に出力している状態において、図６に示す期間Ｔａのように、駆動電圧Ｖｄの電圧を低電圧（作動用電圧−Ｖｃｃにほぼ等しい電圧）から高電圧（検出している電圧Ｖｄｓにほぼ等しい電圧）に変更したときには、第１スイッチ素子３２を構成するダイオードについては、その両端間の電位差がゼロボルト（順方向電圧Ｖｆ１未満）になって、逆バイアス状態になる。

一方、回生用コンデンサ３４は、その一端側の電圧が第１スイッチ素子３２のカソード端子の電圧と同様にして電圧Ｖｄｓ（Ｈｉ）に急速に上昇することから、他端側の電圧Ｖ１も急速に上昇する。この場合、第３スイッチ素子３５は、逆バイアス状態（オフ状態）に移行する。また、入力容量１７は後述するように期間Ｔｂにおいて閾値電圧Ｖｔｈよりも低い電圧（−Ｖｃｃ＋Ｖｆ１）に充電されているため、この入力容量１７にカソード端子が接続されている第２スイッチ素子３３は、順バイアス状態（オン状態）に移行する。

このため、図５に示すように、駆動電圧生成回路３１Ｂから、回生用コンデンサ３４および第２スイッチ素子３３を経由してメインスイッチ素子１３Ａの入力容量１７に至る経路に電流Ｉ１が流れて、電圧（−Ｖｃｃ＋Ｖｆ１）に充電されていた入力容量１７が急速に放電されるため、第１スイッチ素子３２は急速にオフ状態に移行する。また、入力容量１７から放電された電荷は、回生用コンデンサ３４に充電される。なお、第１スイッチ素子３２のオフ状態への移行に伴い、電圧Ｖｄｓは、図６に示すように、ゼロボルトに近い電圧Ｖｄｓ（Ｌｏ）から、インダクタ１２に誘起される電圧が直流入力電圧Ｖｉｎに加算された電圧Ｖｄｓ（Ｈｉ）まで急速に上昇するが、駆動電圧生成回路３１Ｂは、検出しているこの電圧Ｖｄｓに対応させて駆動電圧Ｖｄの電圧を変化させる（本例では電圧Ｖｄｓとほぼ同じ電圧に変化させる）ことで、第１スイッチ素子３２をオフ状態に制御する。

その後、入力容量１７の放電が完了した時点で電流Ｉ１は停止する。この場合、入力容量１７の放電開始時点での回生用コンデンサ３４の電圧（充電電圧）は、後述するように、順方向電圧Ｖｆ３と同電圧（一端側に対して第３スイッチ素子３５のカソード端子に接続される他端側が低い状態で同電圧）であり、したがって、回生用コンデンサ３４に蓄積されている電荷はＣ２×Ｖｆ３である。また、この放電開始時点の入力容量１７の充電電圧（制御電圧Ｖｇ）をＶｇ（Ｌｏ）とし（なお、Ｖｇ（Ｌｏ）は上記のように（−Ｖｃｃ＋Ｖｆ１））、かつ電流Ｉ１がゼロになったときの制御電圧Ｖｇ（放電が完了した時点での入力容量１７の充電電圧）をＶｇ（Ｈｉ）として、入力容量１７の放電開始の前後での入力容量１７および回生用コンデンサ３４の電荷に着目すると、以下の式（６）が成り立つ。

Ｃ１×Ｖｇ（Ｌｏ）＋Ｃ２×Ｖｆ３
＝Ｃ１×（Ｖｄｓ（Ｈｉ）−Ｖｇ（Ｈｉ））
＋Ｃ２×（Ｖｄｓ（Ｈｉ）−（Ｖｇ（Ｈｉ）＋Ｖｆ２）） ・・・ （６）
また、この式（６）から、回生用コンデンサ３４の容量値Ｃ２が入力容量１７の容量値Ｃ１に対して十分に大きな値であることを考慮して、以下の式（７）が導出される。
Ｖｇ（Ｈｉ）＝Ｖｄｓ（Ｈｉ）−Ｖｆ２−Ｖｆ３−Ｖｇ（Ｌｏ）×Ｃ１／Ｃ２ ・・・ （７）

また、このときの回生用コンデンサ３４は、その一端側の電圧が電圧Ｖｄｓになり、他端側の電圧Ｖ１は、上記したＶｇ（Ｈｉ）よりも順方向電圧Ｖｆ２だけ高い電圧になる。したがって、回生用コンデンサ３４は、一端側（第１スイッチ素子３２のカソード端子側）が他端側（第２スイッチ素子３３のアノード端子側）に対して高電位の状態で、下記の式（８）で示される電圧に充電される。
Ｖｆ３＋Ｖｇ（Ｌｏ）×Ｃ１／Ｃ２ ・・・ （８）

次いで、期間Ｔａに続く期間Ｔｂ（メインスイッチ素子１３Ａがオン状態に移行する期間）では、駆動電圧生成回路３１Ｂは、図６に示すように、駆動電圧Ｖｄの電圧を高電圧（Ｖｄｓ（Ｈｉ））から低電圧（−Ｖｃｃ）に変更する。この場合、第２スイッチ素子３３は、逆バイアス状態（オフ状態）に移行する。

一方、第１スイッチ素子３２は順バイアス状態（オン状態）に移行する。このオン状態に移行した第１スイッチ素子３２を介して、メインスイッチ素子１３Ａの制御端子（ゲート端子）の電圧（制御電圧Ｖｇ）は、閾値電圧Ｖｔｈを下回る電圧（−Ｖｃｃ＋Ｖｆ１）まで低下する。したがって、メインスイッチ素子１３Ａは、若干の遅延はあるものの期間Ｔｂの開始とほぼ同じタイミングでオン状態に移行して、この期間Ｔｂに亘りオン状態に維持される。この状態では、電圧Ｖｄｓはほぼゼロボルトになることから、メインスイッチ素子１３Ａの入力容量１７は、この第１スイッチ素子３２を介して、制御電圧Ｖｇ（−Ｖｃｃ＋Ｖｆ１）に急速に充電される。

また、上記式（８）に示される電圧に充電されている回生用コンデンサ３４では、一端側が低電圧（−Ｖｃｃ）に低下させられるため、他端側の電圧Ｖ１は、この低電圧（−Ｖｃｃ）よりも充電されている電圧分（Ｖｆ３＋Ｖｇ（Ｌｏ）×Ｃ１／Ｃ２）だけ低い電圧（−Ｖｃｃ−（Ｖｆ３＋Ｖｇ（Ｌｏ）×Ｃ１／Ｃ２））に低下する。このため、アノード端子が作動用電圧−Ｖｃｃに規定され、カソード端子にこの電圧Ｖ１が印加されている第３スイッチ素子３５は、順バイアス状態（オン状態）に移行する。

このため、補助電源２Ａのコンデンサ２３から作動用電圧Ｖｃｃの出力ラインおよびオン状態の第３スイッチ素子３５を介して回生用コンデンサ３４に至る経路に電流Ｉ２が流れる（回生用コンデンサ３４からコンデンサ２３への電荷の移動（移送）が行われる）。これにより、電圧Ｖ１は、作動用電圧−Ｖｃｃに第３スイッチ素子３５の順方向電圧Ｖｆ３を差し引いた電圧（−Ｖｃｃ−Ｖｆ３）にクランプされる。つまり、回生用コンデンサ３４の両端間電圧は順方向電圧Ｖｆ３に規定されている。

この電流Ｉ２は、電圧（−Ｖｃｃ−Ｖｆ３）にクランプされていた電圧Ｖ１の本来の電圧値が電圧（−Ｖｃｃ−Ｖｆ３）まで低下した時点でゼロになる（流れなくなる）。これにより、メインスイッチ素子１３Ａの入力容量１７に蓄積されていた電荷の補助電源２Ａのコンデンサ２３への移送（電荷の補助電源２Ａへの回生）が完了する。

したがって、このスイッチ素子駆動回路３Ｂ、およびこのスイッチ素子駆動回路３Ｂを備えたスイッチング電源ＰＳ３においても、メインスイッチ素子１３Ａの入力容量１７に蓄積された電荷を補助電源２Ａに回生することができるため、メインスイッチ素子１３Ａにおけるスイッチング損失を低減することができる結果、コンバータ１Ａ、ひいてはスイッチング電源ＰＳ３全体の効率を十分に向上させることができる。

また、このスイッチ素子駆動回路３Ｂ、およびこのスイッチ素子駆動回路３Ｂを備えたスイッチング電源ＰＳ３においても、ＬＣ共振を使用することなくメインスイッチ素子１３Ａの入力容量１７に蓄積されている電荷を回生することができるため、ＬＣ共振を使用する構成において発生する上記したようなデューティ比の変更範囲や、スイッチング周波数の変更範囲に対する制限を大幅に緩和することができる。また、ＬＣ共振を発生させるためのインダクタンス素子のメインスイッチ素子１３Ａの制御端子への直列接続を不要にできるため、駆動電圧Ｖｄの立ち上がりが遅延する事態の発生を回避することができ、これによってメインスイッチ素子１３Ａでの損失の増加についても回避することができる。

また、第１スイッチ素子３２、第２スイッチ素子３３および第３スイッチ素子３５をそれぞれ１つのダイオードで構成したことにより、スイッチ素子駆動回路３Ｂ、ひいてはスイッチング電源ＰＳ３を簡易に構成することができる。

なお、上記したスイッチ素子駆動回路３における第１スイッチ素子３２をダイオードに代えてＭＯＳＦＥＴなどの半導体スイッチ素子で構成された第１スイッチ素子３２Ａを使用することで上記したスイッチ素子駆動回路３Ａに構成するのと同様にして、このスイッチ素子駆動回路３Ｂについても、第１スイッチ素子３２をダイオードに代えて、ＭＯＳＦＥＴなどの半導体スイッチ素子で構成される第１スイッチ素子３２Ｂを使用することで、図７に示すように、スイッチ素子駆動回路３Ｃに構成することができる。なお、スイッチング電源ＰＳ３と同一の構成については同一の符号を付して重複する説明を省略する。

このスイッチ素子駆動回路３Ｃでは、同図に示すように、寄生ダイオードを備えたｐチャネルのＭＯＳ型ＦＥＴで第１スイッチ素子３２Ｂを構成し、第１スイッチ素子３２Ｂの一端としてのソース端子が、駆動電圧生成回路３１Ｂの出力端子Ｐ２に接続され（本例ではゲート抵抗３６を介して接続され）、第１スイッチ素子３２Ｂの他端としてのドレイン端子が、メインスイッチ素子１３Ａの制御端子（本例では、メインスイッチ素子１３Ａを構成するＭＯＳ型ＦＥＴのゲート端子）に接続されている。

このスイッチ素子駆動回路３Ｃ、およびこのスイッチ素子駆動回路３Ｃを備えたスイッチング電源ＰＳ４では、上記したスイッチ素子駆動回路３Ｂ、およびこのスイッチ素子駆動回路３Ｂを備えたスイッチング電源ＰＳ３と同様にして、駆動電圧生成回路３１Ｂが、駆動電圧Ｖｄの電圧を低電圧（本例では作動用電圧−Ｖｃｃにほぼ等しい電圧）にしてメインスイッチ素子１３Ａをオン状態に駆動する期間Ｔｂにおいては、第１スイッチ素子３２Ｂがオン状態に移行して（第１スイッチ素子３２Ｂを構成するｐチャネルＭＯＳ型ＦＥＴの寄生ダイオードがオン状態に移行して）、メインスイッチ素子１３Ａの制御端子（ゲート端子）を低電圧（具体的には、−Ｖｃｃ＋Ｖｆ１）に規定してメインスイッチ素子１３Ａをオン状態に移行させる（入力容量１７に電荷が蓄積される）。

また、駆動電圧生成回路３１Ｂが、駆動電圧Ｖｄの電圧を高電圧（本例では電圧Ｖｄｓにほぼ等しい電圧）にしてメインスイッチ素子１３Ａをオフ状態に駆動する期間Ｔａにおいては、まず、回生用コンデンサ３４および第２スイッチ素子３３を介してメインスイッチ素子１３Ａの制御端子（ゲート端子）に電流Ｉ１を出力することにより、メインスイッチ素子１３Ａの入力容量１７に蓄積されている電荷の回生用コンデンサ３４への放電（移送）を実行し、この電荷の放電（移送）の完了後に、駆動電圧生成回路３１Ｂの出力端子Ｐ３から出力される駆動電圧Ｖｄ１（電圧Ｖｄｓよりも閾値電圧Ｖｔｈ以上低い電圧）でこの第１スイッチ素子３２Ｂをオン状態に駆動する。

この構成により、スイッチ素子駆動回路３Ｃ、およびこのスイッチ素子駆動回路３Ｃを備えたスイッチング電源ＰＳ４においても、高電圧（電圧Ｖｄｓにほぼ等しい電圧）の駆動電圧Ｖｄをメインスイッチ素子１３のゲート端子に直接出力することができるため、期間Ｔａにおいてメインスイッチ素子１３Ａを確実にオフ状態に移行させることができる。

３，３Ａ，３Ｂ，３Ｃ スイッチ素子駆動回路
１３，１３Ａ メインスイッチ素子
１７ 入力容量
３１，３１Ａ，３１Ｂ，３１Ｃ 駆動電圧生成回路
３２，３２Ａ，３２Ｂ 第１スイッチ素子
３３ 第２スイッチ素子
３４ 回生用コンデンサ
３５ 第３スイッチ素子
ＰＳ１，ＰＳ２，ＰＳ３，ＰＳ４ スイッチング電源

Claims (6)

1. スイッチング電源のメインスイッチ素子をオン・オフ動作させるスイッチ素子駆動回路であって、
   前記メインスイッチ素子をオン動作させる際には高電圧に規定され、かつ当該メインスイッチ素子をオフ動作させる際には低電圧に規定される駆動電圧を生成して出力端子から出力する駆動電圧生成回路と、
   一端が前記出力端子に接続されると共に、他端が前記メインスイッチ素子の制御端子に接続された第１スイッチ素子と、
   一端が前記制御端子に接続された第２スイッチ素子と、
   一端が前記出力端子に接続されると共に、他端が前記第２スイッチ素子の前記他端に接続された回生用コンデンサと、
   一端が前記回生用コンデンサの前記他端に接続されると共に他端が正電圧を出力する補助電源に接続された第３スイッチ素子とを備え、
   前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第３スイッチ素子がオフ状態に移行すると共に、前記第２スイッチ素子がオン状態に移行して、前記一端の電圧が前記低電圧に規定された前記回生用コンデンサに前記メインスイッチ素子の入力容量に蓄積されている電荷を蓄積させ、
   前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第２スイッチ素子がオフ状態に移行すると共に、前記第１スイッチ素子がオン状態に移行して当該駆動電圧を前記制御端子に出力し、かつ前記第３スイッチ素子がオン状態に移行して、前記一端の電圧が前記高電圧に規定されることによって前記他端の電圧が当該高電圧よりも充電電圧分だけ高い状態の前記回生用コンデンサに蓄積されている電荷を前記補助電源に回生するスイッチ素子駆動回路。
2. 前記第１スイッチ素子は、前記一端がアノード端子であり、かつ前記他端がカソード端子であるダイオードで構成され、
   前記第２スイッチ素子は、前記一端がアノード端子であり、かつ前記他端がカソード端子であるダイオードで構成され、
   前記第３スイッチ素子は、前記一端がアノード端子であり、かつ前記他端がカソード端子であるダイオードで構成されている請求項１記載のスイッチ素子駆動回路。
3. 前記第１スイッチ素子は、前記一端がソース端子であり、かつ前記他端がドレイン端子であるｎチャネルＭＯＳＦＥＴで構成されて、前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｎチャネルＭＯＳＦＥＴの寄生ダイオードがオン状態に移行して前記制御端子を当該高電圧に規定し、かつ前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｎチャネルＭＯＳＦＥＴがオン状態に移行して前記制御端子を当該低電圧に規定する請求項１記載のスイッチ素子駆動回路。
4. スイッチング電源のメインスイッチ素子をオン・オフ動作させるスイッチ素子駆動回路であって、
   前記メインスイッチ素子をオン動作させる際には低電圧に規定され、かつ当該メインスイッチ素子をオフ動作させる際には高電圧に規定される駆動電圧を生成して出力端子から出力する駆動電圧生成回路と、
   一端が前記出力端子に接続されると共に、他端が前記メインスイッチ素子の制御端子に接続された第１スイッチ素子と、
   一端が前記制御端子に接続された第２スイッチ素子と、
   一端が前記出力端子に接続されると共に、他端が前記第２スイッチ素子の前記他端に接続された回生用コンデンサと、
   一端が前記回生用コンデンサの前記他端に接続されると共に他端が負電圧を出力する補助電源に接続された第３スイッチ素子とを備え、
   前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第３スイッチ素子がオフ状態に移行すると共に、前記第２スイッチ素子がオン状態に移行して、前記一端の電圧が前記高電圧に規定された前記回生用コンデンサに前記メインスイッチ素子の入力容量に蓄積されている電荷を蓄積させ、
   前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記第２スイッチ素子がオフ状態に移行すると共に、前記第１スイッチ素子がオン状態に移行して当該駆動電圧を前記制御端子に出力し、かつ前記第３スイッチ素子がオン状態に移行して、前記一端の電圧が前記低電圧に規定されることによって前記他端の電圧が当該高電圧よりも充電電圧分だけ低い状態の前記回生用コンデンサに蓄積されている電荷を前記補助電源に回生するスイッチ素子駆動回路。
5. 前記第１スイッチ素子は、前記一端がカソード端子であり、かつ前記他端がアノード端子であるダイオードで構成され、
   前記第２スイッチ素子は、前記一端がカソード端子であり、かつ前記他端がアノード端子であるダイオードで構成され、
   前記第３スイッチ素子は、前記一端がカソード端子であり、かつ前記他端がアノード端子であるダイオードで構成されている請求項４記載のスイッチ素子駆動回路。
6. 前記第１スイッチ素子は、前記一端がソース端子であり、かつ前記他端がドレイン端子であるｐチャネルＭＯＳＦＥＴで構成されて、前記駆動電圧生成回路が前記低電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｐチャネルＭＯＳＦＥＴの寄生ダイオードがオン状態に移行して前記制御端子を当該低電圧に規定し、かつ前記駆動電圧生成回路が前記高電圧に規定された前記駆動電圧を前記出力端子から出力しているときには、前記ｐチャネルＭＯＳＦＥＴがオン状態に移行して前記制御端子を当該高電圧に規定する請求項５記載のスイッチ素子駆動回路。

Images