JP2967558B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2967558B2 JP2967558B2 JP40452590A JP40452590A JP2967558B2 JP 2967558 B2 JP2967558 B2 JP 2967558B2 JP 40452590 A JP40452590 A JP 40452590A JP 40452590 A JP40452590 A JP 40452590A JP 2967558 B2 JP2967558 B2 JP 2967558B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- detection signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電流帰還ループを備え
た電流モード制御形のスイッチング電源装置に関する。
た電流モード制御形のスイッチング電源装置に関する。
【０００２】
【従来の技術】図３はこの種のスイッチング電源装置の
従来例を示し、このスイッチング電源装置は定電流制御
帰還ループ及び定電圧制御帰還ループを備え、直流入力
電圧源１は一次側と二次側とを絶縁するトランス２の一
次巻線に印加され、一次巻線にはスイッチング素子３が
直列に接続されており、トランス２の二次巻線に誘起さ
れた電圧はダイオード及びコンデンサからなる整流平滑
回路４で整流平滑され、出力端子＋Ｖ，−Ｖ間に接続さ
れた負荷５に一定の直流出力電圧Ｖｏを供給する。
従来例を示し、このスイッチング電源装置は定電流制御
帰還ループ及び定電圧制御帰還ループを備え、直流入力
電圧源１は一次側と二次側とを絶縁するトランス２の一
次巻線に印加され、一次巻線にはスイッチング素子３が
直列に接続されており、トランス２の二次巻線に誘起さ
れた電圧はダイオード及びコンデンサからなる整流平滑
回路４で整流平滑され、出力端子＋Ｖ，−Ｖ間に接続さ
れた負荷５に一定の直流出力電圧Ｖｏを供給する。
【０００３】定電流制御帰還ループはスイッチング素子
３と直流入力電圧源１との間に挿入接続された抵抗から
なる電流検出器６により傾きを有する電流パルスが検出
され、この電流検出信号ＶSにレベルシフト用の直流電
源７から出力される直流電圧ＶD を重畳させた電流検出
信号ＶA を電流コンパレータ８の非反転入力端子に印加
する。一方、定電圧制御帰還ループは、前記出力端子間
に抵抗９とフォトカプラ10の発光ダイオード10ａとシャ
ントレギュレータ11との直列回路を接続し、シャントレ
ギュレータ11のリファレンスに直流出力電圧Ｖｏを抵抗
12，13で分圧した出力検出電圧を印加する出力電圧検出
回路14が接続されている。そして、フォトカプラ10のフ
ォトトランジスタ10ｂは基準電圧供給端子Ｖref1間に抵
抗Ｒ1 と直列接続された抵抗Ｒ2 の両端に接続されてお
り、直流出力電圧Ｖｏを抵抗12，13により分圧した出力
検出電圧とシャントレギュレータ11の基準電圧との差異
に応じて、発光ダイオード10ａの発光量が変化すること
によりフォトトランジスタ10ｂのインピーダンスが変化
し、これによって設定される抵抗Ｒ1 ，Ｒ2 の接続点の
電圧検出信号ＶB を電流コンパレータ８の反転入力端子
に印加するようにして構成される。
３と直流入力電圧源１との間に挿入接続された抵抗から
なる電流検出器６により傾きを有する電流パルスが検出
され、この電流検出信号ＶSにレベルシフト用の直流電
源７から出力される直流電圧ＶD を重畳させた電流検出
信号ＶA を電流コンパレータ８の非反転入力端子に印加
する。一方、定電圧制御帰還ループは、前記出力端子間
に抵抗９とフォトカプラ10の発光ダイオード10ａとシャ
ントレギュレータ11との直列回路を接続し、シャントレ
ギュレータ11のリファレンスに直流出力電圧Ｖｏを抵抗
12，13で分圧した出力検出電圧を印加する出力電圧検出
回路14が接続されている。そして、フォトカプラ10のフ
ォトトランジスタ10ｂは基準電圧供給端子Ｖref1間に抵
抗Ｒ1 と直列接続された抵抗Ｒ2 の両端に接続されてお
り、直流出力電圧Ｖｏを抵抗12，13により分圧した出力
検出電圧とシャントレギュレータ11の基準電圧との差異
に応じて、発光ダイオード10ａの発光量が変化すること
によりフォトトランジスタ10ｂのインピーダンスが変化
し、これによって設定される抵抗Ｒ1 ，Ｒ2 の接続点の
電圧検出信号ＶB を電流コンパレータ８の反転入力端子
に印加するようにして構成される。
【０００４】電流コンパレータ８は電流検出信号ＶA と
電圧検出信号ＶB とを比較し、電流検出信号ＶA の検出
パルスが電圧検出信号ＶBのレベルに達すると電流コン
パレータ８からリセット信号をフリップフロップ回路15
のリセット端子Ｒに供給する。フリップフロップ回路15
では、発振回路16からのクロック信号がフリップフロッ
プ回路15のセット入力端子Ｓに供給されると出力端子Ｑ
をＨレベルに立上げ、電流コンパレータ８からのリセッ
ト信号がリセット入力端子Ｒに供給されると出力端子Ｑ
の出力を立下げて、電流検出信号ＶA の電流ピーク値と
電圧検出信号ＶB の電圧レベルとが一致するようにスイ
ッチング素子３のパルス導通幅を制御している。
電圧検出信号ＶB とを比較し、電流検出信号ＶA の検出
パルスが電圧検出信号ＶBのレベルに達すると電流コン
パレータ８からリセット信号をフリップフロップ回路15
のリセット端子Ｒに供給する。フリップフロップ回路15
では、発振回路16からのクロック信号がフリップフロッ
プ回路15のセット入力端子Ｓに供給されると出力端子Ｑ
をＨレベルに立上げ、電流コンパレータ８からのリセッ
ト信号がリセット入力端子Ｒに供給されると出力端子Ｑ
の出力を立下げて、電流検出信号ＶA の電流ピーク値と
電圧検出信号ＶB の電圧レベルとが一致するようにスイ
ッチング素子３のパルス導通幅を制御している。
【０００５】そして、負荷５が過負荷状態になったり、
出力端子＋Ｖ，−Ｖ間が短絡してトランス２の二次側が
過電流状態となった場合、直流出力電圧Ｖｏは所定の電
圧レベル以下に達し、フォトカプラ10の発光ダイオード
10ａは発光しなくなり、フォトトランジスタ10ｂのイン
ピーダンスが高くなるため、電流コンパレータ８に印加
される電圧検出信号ＶB の電圧レベルは上昇して、 ＶB ＝（Ｖref1×Ｒ2 ）／（Ｒ1 ＋Ｒ2 ）に固定され
る。
出力端子＋Ｖ，−Ｖ間が短絡してトランス２の二次側が
過電流状態となった場合、直流出力電圧Ｖｏは所定の電
圧レベル以下に達し、フォトカプラ10の発光ダイオード
10ａは発光しなくなり、フォトトランジスタ10ｂのイン
ピーダンスが高くなるため、電流コンパレータ８に印加
される電圧検出信号ＶB の電圧レベルは上昇して、 ＶB ＝（Ｖref1×Ｒ2 ）／（Ｒ1 ＋Ｒ2 ）に固定され
る。
【０００６】これに対し、トランス２の一次側に流れる
電流も過電流状態によって増加するため、電流検出信号
ＶA の電圧は上昇し、電圧検出レベルＶB の電圧レベル
に達するまでの時間が短くなる。このため、フリップフ
ロップ回路15からスイッチング素子３へ出力されるパル
スの導通時間は短くなり、直流出力電圧Ｖｏを急速に低
下させて負荷５及びスイッチング素子３を保護すること
ができる。
電流も過電流状態によって増加するため、電流検出信号
ＶA の電圧は上昇し、電圧検出レベルＶB の電圧レベル
に達するまでの時間が短くなる。このため、フリップフ
ロップ回路15からスイッチング素子３へ出力されるパル
スの導通時間は短くなり、直流出力電圧Ｖｏを急速に低
下させて負荷５及びスイッチング素子３を保護すること
ができる。
【０００７】
【発明が解決しようとする課題】上記従来技術において
は、過電流領域においてスイッチング素子３に供給され
るパルスの導通幅は、フリップフロップ回路15によるラ
ッチ遅れ時間等により完全に零にすることができないた
め、直流出力電圧Ｖｏが零付近まで低下してもスイッチ
ング素子３の導通パルス幅は所定の最少幅のままとな
り、電流検出信号ＶA 及び電圧検出信号ＶB の波形は図
４に示すようになる。つまり、パルス幅が遅れ時間等で
決まる最小幅の状態で負荷電流が増加し、電流検出信号
ＶA が電圧検出信号ＶB を上回ってもパルス幅を狭くし
出力電流を制御することができなくなる。このとき、直
流出力電圧Ｖｏ及び出力電流Ｉｏは図５の特性線に示す
ように、直流出力電圧Ｖｏが零付近まで低下すると出力
電流Ｉｏは増加して、理想的な定電流垂下特性（図５破
線参照）に対して過電流垂下におけるトランス２の二次
側短絡電流（図５実線参照）が大きくなり、このトラン
ス２の二次側にある負荷５等や各回路素子が破壊される
という問題を生じていた。
は、過電流領域においてスイッチング素子３に供給され
るパルスの導通幅は、フリップフロップ回路15によるラ
ッチ遅れ時間等により完全に零にすることができないた
め、直流出力電圧Ｖｏが零付近まで低下してもスイッチ
ング素子３の導通パルス幅は所定の最少幅のままとな
り、電流検出信号ＶA 及び電圧検出信号ＶB の波形は図
４に示すようになる。つまり、パルス幅が遅れ時間等で
決まる最小幅の状態で負荷電流が増加し、電流検出信号
ＶA が電圧検出信号ＶB を上回ってもパルス幅を狭くし
出力電流を制御することができなくなる。このとき、直
流出力電圧Ｖｏ及び出力電流Ｉｏは図５の特性線に示す
ように、直流出力電圧Ｖｏが零付近まで低下すると出力
電流Ｉｏは増加して、理想的な定電流垂下特性（図５破
線参照）に対して過電流垂下におけるトランス２の二次
側短絡電流（図５実線参照）が大きくなり、このトラン
ス２の二次側にある負荷５等や各回路素子が破壊される
という問題を生じていた。
【０００８】そこで本発明は、過電流領域において直流
出力電圧が零付近まで達しても、理想的な定電流垂下特
性を得ることができるスイッチング電源装置を提供する
ことを目的とする。
出力電圧が零付近まで達しても、理想的な定電流垂下特
性を得ることができるスイッチング電源装置を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明は、直流出力電圧
を安定化するための帰還回路としてトランスの一次側の
電流を検出する電流検出器と、出力電圧を検出する電圧
検出回路とを備え、前記電流検出器から出力される電流
検出信号と前記電圧検出回路から出力される電圧検出信
号とを電流コンパレータにより比較し、この比較結果に
基づいてスイッチング素子の導通パルス幅を制御するス
イッチング電源装置において、前記電流検出信号の電流
ピーク値を検出するピーク検出回路と、このピーク検出
回路からのピーク検出信号に基づき過電流領域において
前記電流検出信号の電流ピーク値を過電流基準電圧のレ
ベルに一致させるように前記電圧検出信号の電圧レベル
を制御する電圧検出信号制御回路を前記電流検出信号ラ
インと前記電圧検出信号ラインとの間に接続したもので
ある。
を安定化するための帰還回路としてトランスの一次側の
電流を検出する電流検出器と、出力電圧を検出する電圧
検出回路とを備え、前記電流検出器から出力される電流
検出信号と前記電圧検出回路から出力される電圧検出信
号とを電流コンパレータにより比較し、この比較結果に
基づいてスイッチング素子の導通パルス幅を制御するス
イッチング電源装置において、前記電流検出信号の電流
ピーク値を検出するピーク検出回路と、このピーク検出
回路からのピーク検出信号に基づき過電流領域において
前記電流検出信号の電流ピーク値を過電流基準電圧のレ
ベルに一致させるように前記電圧検出信号の電圧レベル
を制御する電圧検出信号制御回路を前記電流検出信号ラ
インと前記電圧検出信号ラインとの間に接続したもので
ある。
【００１０】
【作用】上記構成によって、過電流領域において電流検
出器から検出された電流検出信号の電流ピーク値が高く
なると、電圧検出信号制御回路は過電流基準電圧のレベ
ルと電流検出信号の電流ピーク値とを一致するように電
圧検出信号を制御するため、電流ピーク値に比例する出
力電流は過電流状態において一定になる。
出器から検出された電流検出信号の電流ピーク値が高く
なると、電圧検出信号制御回路は過電流基準電圧のレベ
ルと電流検出信号の電流ピーク値とを一致するように電
圧検出信号を制御するため、電流ピーク値に比例する出
力電流は過電流状態において一定になる。
【００１１】
【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の一実施例を示すスイッチン
グ電源装置の回路構成図であり、図３に示す部分と同一
部分に同一符号を付し同一箇所の説明を省略する。
グ電源装置の回路構成図であり、図３に示す部分と同一
部分に同一符号を付し同一箇所の説明を省略する。
【００１３】図１に示すように、電流検出器６によって
検出された電流検出信号ＶSラインにダイオード17のア
ノードを接続し、このダイオード17のカソードにコンデ
ンサ18と、このコンデンサ18を放電するための抵抗19と
の並列回路を接続してなるピーク検出回路20を接続する
とともに、抵抗19，コンデンサ18の接続点と演算増幅器
21の非反転入力端子とを接続して、ピーク検出回路20か
ら出力される制御電圧ＶC を演算増幅器21に印加する。
そして、演算増幅器21の反転入力端子に過電流基準電圧
Ｖref2を出力する直流電源22を接続するとともに、演算
増幅器21の出力端子とエミッタを接地したトランジスタ
23のベースとを接続し、このトランジスタ23のコレクタ
を電流制限用抵抗24を介して電圧検出信号ＶB ラインで
ある電流コンパレータ８の反転入力端子に接続して電圧
検出信号制御回路25を構成する以外は図３と同一であ
る。
検出された電流検出信号ＶSラインにダイオード17のア
ノードを接続し、このダイオード17のカソードにコンデ
ンサ18と、このコンデンサ18を放電するための抵抗19と
の並列回路を接続してなるピーク検出回路20を接続する
とともに、抵抗19，コンデンサ18の接続点と演算増幅器
21の非反転入力端子とを接続して、ピーク検出回路20か
ら出力される制御電圧ＶC を演算増幅器21に印加する。
そして、演算増幅器21の反転入力端子に過電流基準電圧
Ｖref2を出力する直流電源22を接続するとともに、演算
増幅器21の出力端子とエミッタを接地したトランジスタ
23のベースとを接続し、このトランジスタ23のコレクタ
を電流制限用抵抗24を介して電圧検出信号ＶB ラインで
ある電流コンパレータ８の反転入力端子に接続して電圧
検出信号制御回路25を構成する以外は図３と同一であ
る。
【００１４】次に、上記構成につきその作用を説明す
る。直流入力電源１を供給すると、定電流帰還ループに
よりトランス２の一次側に流れる電流パルスが電流検出
器６により検出されて電流検出信号ＶSが出力される。
ピーク検出回路20においては、電流検出信号ＶSはダイ
オード17によって整流され、コンデンサ18にそのピーク
電圧まで充電される。そして、この検出信号が電流検出
信号Ｖｓからダイオード17の電圧降下ＶF を差引いた制
御電圧ＶC として演算増幅器21の反転入力端子に印加さ
れることにより、制御電圧ＶC は演算増幅器21において
直流電源22の過電流基準電圧Ｖref2と比較され、この比
較された電圧がトランジスタ23のベースに供給される。
る。直流入力電源１を供給すると、定電流帰還ループに
よりトランス２の一次側に流れる電流パルスが電流検出
器６により検出されて電流検出信号ＶSが出力される。
ピーク検出回路20においては、電流検出信号ＶSはダイ
オード17によって整流され、コンデンサ18にそのピーク
電圧まで充電される。そして、この検出信号が電流検出
信号Ｖｓからダイオード17の電圧降下ＶF を差引いた制
御電圧ＶC として演算増幅器21の反転入力端子に印加さ
れることにより、制御電圧ＶC は演算増幅器21において
直流電源22の過電流基準電圧Ｖref2と比較され、この比
較された電圧がトランジスタ23のベースに供給される。
【００１５】このとき、トランス２の二次側が過電流状
態ではない定電流動作領域においては、制御電圧ＶC が
過電流基準電圧Ｖref2より低いためにトランジスタ23の
ベース電位は低くなり、このトランジスタ23はオフ状態
となる。このため、電圧検出信号ＶB はフォトカプラ10
の発光ダイオード10ａの発光量に基づいて変化するフォ
トトランジスタ10ｂのインピーダンスによって定めら
れ、この電圧検出信号ＶB と電流検出器６によって検知
された電流検出信号ＶA とを電流コンパレータ８により
比較して、この比較結果に基づくスイッチング素子３の
パルス幅制御を行う。
態ではない定電流動作領域においては、制御電圧ＶC が
過電流基準電圧Ｖref2より低いためにトランジスタ23の
ベース電位は低くなり、このトランジスタ23はオフ状態
となる。このため、電圧検出信号ＶB はフォトカプラ10
の発光ダイオード10ａの発光量に基づいて変化するフォ
トトランジスタ10ｂのインピーダンスによって定めら
れ、この電圧検出信号ＶB と電流検出器６によって検知
された電流検出信号ＶA とを電流コンパレータ８により
比較して、この比較結果に基づくスイッチング素子３の
パルス幅制御を行う。
【００１６】一方、トランス２の二次側が過電流状態と
なると電流検出器６からの電流検出信号Ｖｓが上昇する
のに伴って、演算増幅器21の非反転入力端子に印加され
る制御電圧ＶC は高くなり、過電流制御電圧Ｖref2と同
じ値まで上昇するとトランジスタ23のベース電位が上昇
して、このトランジスタ23は抵抗24を介して電流コンパ
レータ８の反転入力ＶB の電圧を下げるように動作す
る。
なると電流検出器６からの電流検出信号Ｖｓが上昇する
のに伴って、演算増幅器21の非反転入力端子に印加され
る制御電圧ＶC は高くなり、過電流制御電圧Ｖref2と同
じ値まで上昇するとトランジスタ23のベース電位が上昇
して、このトランジスタ23は抵抗24を介して電流コンパ
レータ８の反転入力ＶB の電圧を下げるように動作す
る。
【００１７】この回路においては、電流コンパレータ８
及びラッチ等の遅れによる最小パルス幅を制御すること
はできないが、演算増幅器21が電流ピーク値すなわち短
絡電流を一定に制御することができる。
及びラッチ等の遅れによる最小パルス幅を制御すること
はできないが、演算増幅器21が電流ピーク値すなわち短
絡電流を一定に制御することができる。
【００１８】このように本実施例においては、電圧検出
信号ＶB の電圧レベルは直流出力電圧Ｖｏを検知する出
力電圧検出回路14と、ピーク検出回路20から出力される
制御信号ＶC と過電流基準電圧Ｖref2とを比較する演算
増幅器21の出力とによって制御され、過電流動作領域に
おいて直流出力電圧Ｖｏが所定の電圧レベル以下に達し
フォトカプラ10の発光ダイオード10ａの発光が行われな
くなっても、電圧検出信号ＶB の電圧レベルは強制的に
下がり、電流検出信号ＶA の電流ピーク値Ｖcと過電流
基準電圧Ｖref2のレベルとが一致した制御が行われ続け
る。このため、フリップフロップ回路15のラッチ遅れ等
による影響を受けることなくスイッチング素子３の導通
パルス幅を狭めることができるため出力電流Ｉｏが増加
しない理想的な定電流垂下特性を得ることができ、トラ
ンス２の二次側に大電流が流れて負荷５や各回路素子が
破壊される虞れがなくなる。
信号ＶB の電圧レベルは直流出力電圧Ｖｏを検知する出
力電圧検出回路14と、ピーク検出回路20から出力される
制御信号ＶC と過電流基準電圧Ｖref2とを比較する演算
増幅器21の出力とによって制御され、過電流動作領域に
おいて直流出力電圧Ｖｏが所定の電圧レベル以下に達し
フォトカプラ10の発光ダイオード10ａの発光が行われな
くなっても、電圧検出信号ＶB の電圧レベルは強制的に
下がり、電流検出信号ＶA の電流ピーク値Ｖcと過電流
基準電圧Ｖref2のレベルとが一致した制御が行われ続け
る。このため、フリップフロップ回路15のラッチ遅れ等
による影響を受けることなくスイッチング素子３の導通
パルス幅を狭めることができるため出力電流Ｉｏが増加
しない理想的な定電流垂下特性を得ることができ、トラ
ンス２の二次側に大電流が流れて負荷５や各回路素子が
破壊される虞れがなくなる。
【００１９】なお、本発明は上記実施例に限定されるも
のではなく本発明の要旨の範囲内において種々の変形実
施が可能である。例えば、定電流制御帰還ループは各種
タイプのものに適用することができ、また電流検出器
は、抵抗の代りにカレントトランスを用いてもよい。ま
た、スイッチング素子はＦＥＴを図示したがトランジス
タを用いてもよく、必要に応じてこのスイッチング素子
とフリップフロップ回路との間にスイッチング素子のド
ライバ回路を挿入してもよい。さらに、出力電圧検出回
路においてシャントレギュレータに代えて演算増幅器を
用いて出力検出電圧と基準電圧とを比較増幅してもよ
い。
のではなく本発明の要旨の範囲内において種々の変形実
施が可能である。例えば、定電流制御帰還ループは各種
タイプのものに適用することができ、また電流検出器
は、抵抗の代りにカレントトランスを用いてもよい。ま
た、スイッチング素子はＦＥＴを図示したがトランジス
タを用いてもよく、必要に応じてこのスイッチング素子
とフリップフロップ回路との間にスイッチング素子のド
ライバ回路を挿入してもよい。さらに、出力電圧検出回
路においてシャントレギュレータに代えて演算増幅器を
用いて出力検出電圧と基準電圧とを比較増幅してもよ
い。
【００２０】
【発明の効果】本発明は、直流出力電圧を安定化するた
めの帰還回路として、トランスの一次側の電流を検出す
る電流検出器と、出力電圧を検出する電圧検出回路とを
備え、前記電流検出器から出力される電流検出信号と前
記電圧検出回路から出力される電圧検出信号とを電流コ
ンパレータにより比較し、この比較結果に基づいてスイ
ッチング素子の導通パルス幅を制御するスイッチング電
源装置において、前記電流検出信号の電流ピーク値を検
出するピーク検出回路と、このピーク検出回路からのピ
ーク検出信号に基づき過電流領域において前記電流検出
信号の電流ピーク値を過電流基準電圧のレベルに一致さ
せるように前記電圧検出信号の電圧レベルを制御する電
圧検出信号制御回路を前記電流検出信号ラインと前記電
圧検出信号ラインとの間に接続したことにより、過電流
領域において直流出力電圧が零付近まで達しても、理想
的な定電流垂下特性を得ることができるスイッチング電
源装置を提供することができる。
めの帰還回路として、トランスの一次側の電流を検出す
る電流検出器と、出力電圧を検出する電圧検出回路とを
備え、前記電流検出器から出力される電流検出信号と前
記電圧検出回路から出力される電圧検出信号とを電流コ
ンパレータにより比較し、この比較結果に基づいてスイ
ッチング素子の導通パルス幅を制御するスイッチング電
源装置において、前記電流検出信号の電流ピーク値を検
出するピーク検出回路と、このピーク検出回路からのピ
ーク検出信号に基づき過電流領域において前記電流検出
信号の電流ピーク値を過電流基準電圧のレベルに一致さ
せるように前記電圧検出信号の電圧レベルを制御する電
圧検出信号制御回路を前記電流検出信号ラインと前記電
圧検出信号ラインとの間に接続したことにより、過電流
領域において直流出力電圧が零付近まで達しても、理想
的な定電流垂下特性を得ることができるスイッチング電
源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路構成図である。
【図２】本発明の一実施例を示す過電流領域における電
流検出信号及び電圧検出信号の波形図である。
流検出信号及び電圧検出信号の波形図である。
【図３】従来例を示す回路構成図である。
【図４】従来例を示す過電流領域における電流検出信号
及び電圧検出信号の波形図である。
及び電圧検出信号の波形図である。
【図５】従来例を示す直流出力電圧及び出力電流の特性
を示す波形図である。
を示す波形図である。
２ トランス ３ スイッチング素子 ６ 電流検出器 ８ 電流コンパレータ 14 出力電圧検出回路（電圧検出回路） 20 ピーク検出回路 25 電圧検出信号制御回路
Claims (1)
- 【請求項１】 直流出力電圧を安定化するための帰還回
路として、トランスの一次側の電流を検出する電流検出
器と、出力電圧を検出する電圧検出回路とを備え、前記
電流検出器から出力される電流検出信号と前記電圧検出
回路から出力される電圧検出信号とを電流コンパレータ
により比較し、この比較結果に基づいてスイッチング素
子の導通パルス幅を制御するスイッチング電源装置にお
いて、前記電流検出信号の電流ピーク値を検出するピー
ク検出回路と、このピーク検出回路からのピーク検出信
号に基づき過電流領域において前記電流検出信号の電流
ピーク値を過電流基準電圧のレベルに一致させるように
前記電圧検出信号の電圧レベルを制御する電圧検出信号
制御回路を前記電流検出信号ラインと前記電圧検出信号
ラインとの間に接続したことを特徴とするスイッチング
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40452590A JP2967558B2 (ja) | 1990-12-20 | 1990-12-20 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40452590A JP2967558B2 (ja) | 1990-12-20 | 1990-12-20 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217859A JPH04217859A (ja) | 1992-08-07 |
| JP2967558B2 true JP2967558B2 (ja) | 1999-10-25 |
Family
ID=18514190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40452590A Expired - Fee Related JP2967558B2 (ja) | 1990-12-20 | 1990-12-20 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2967558B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11063583B2 (en) * | 2017-12-19 | 2021-07-13 | Infineon Technologies Ag | Multi-sense circuit for parallel-connected power switches |
-
1990
- 1990-12-20 JP JP40452590A patent/JP2967558B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04217859A (ja) | 1992-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122180A (en) | SMPS with constant power control circuit | |
| US5615098A (en) | AC-DC converter | |
| JPH06165491A (ja) | 電源回路およびこれに用いる制御回路 | |
| US6961255B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load | |
| US5956242A (en) | Switched-mode power supply having a sample-and-hold circuit with improved sampling control | |
| EP1563595B1 (en) | Power converter | |
| JP3303010B2 (ja) | 誤差信号絶縁回路 | |
| JP2967558B2 (ja) | スイッチング電源装置 | |
| US5708572A (en) | Switched-mode power supply | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JP3006775B2 (ja) | スイッチング電源装置 | |
| JP3523091B2 (ja) | スイッチング電源装置 | |
| JP2002136127A (ja) | 電力変換回路 | |
| JP2580379Y2 (ja) | スイッチング安定化電源装置 | |
| JP3138992B2 (ja) | スイッチング電源装置の電流検出回路 | |
| JP3088220B2 (ja) | スイッチング電源制御回路 | |
| JP3389158B2 (ja) | 絶縁型スイッチング電源制御回路 | |
| JP2002252979A (ja) | スイッチング電源 | |
| JP2513741Y2 (ja) | スイッチング電源の過電流検出回路 | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| JPH09182425A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3953531B2 (ja) | スイッチモード電源 | |
| JP3341264B2 (ja) | スイッチング電源装置 | |
| JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990719 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |