JP2002136127A - 電力変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 直流入力電圧が変化しても直流入力電力を略
一定にすることが可能な電力変換回路を提供する。 【解決手段】 本発明の電力変換回路は、抵抗１と抵抗
２と反転増幅回路２７とからなる第２の電圧検出回路が
設けられている。この第２の電圧検出回路により、直流
入力電圧Ｖiが変化した場合に、この直流入力電圧Ｖiの
変化に応じて第２の電圧検出回路の出力電圧Ｖthを変化
させることにより、スイッチング素子１５に流れる電流
を制御し、直流入力電力を略一定にしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流入力電力を直
流電力に変換する電力変換回路（ＡＣ／ＤＣコンバー
タ）に係わり、特にスイッチング素子に流れる電流を制
限する電力変換回路に関する。

【０００２】

【従来の技術】図４は、従来技術によるスイッチングレ
ギュレータ方式の電力変換回路（ＡＣ／ＤＣコンバー
タ）を示している。

【０００３】従来技術による電力変換回路は、電力変換
トランス１４の１次巻線１４ａの一端に接続し交流入力
電圧を直流入力電圧に変換する第１の整流回路と、電力
変換トランス１４の１次巻線１４ａの他端に接続するス
イッチング素子（例えばＦＥＴ：Field Effect Transis
tor）１５と、電力変換トランス１４の２次巻線１４ｂ
に接続する第２の整流回路と、この第２の整流回路内で
生成される電圧を検出する電圧検出回路２１と、この電
圧検出回路２１の検出結果に応じて発振器１８の出力の
パルス幅を制御するパルス幅制御回路１９と、スイッチ
ング素子１５に流れる電流を検出する電流検出回路（例
えば抵抗Ｒｓ）１６と、この電流検出回路１６の出力電
圧と比較電圧Ｖthとを比較する電圧比較器２８と、この
電圧比較器２８の出力に応じてパルス幅制御回路１９か
ら供給されるパルス信号の出力を制御するパルス制御回
路２０と、このパルス制御回路２０の制御に応じてスイ
ッチング素子１５を駆動するスイッチング素子駆動回路
１７とを具備している。ここで、第１の整流回路は、整
流器１２と平滑容量１とから構成されており、第２の整
流回路は、出力整流平滑部２２と、平滑容量２と、平滑
コイル２４と、平滑容量３とから構成されている。

【０００４】このような電力変換回路では、電流検出回
路１６がスイッチング素子１５の電流路に対して直列に
接続されている。この電流検出回路１６に発生する電圧
降下は電圧比較器２８の正（＋）入力に供給され、この
正（＋）入力に供給された電圧は負（−）入力に供給さ
れる固定の比較電圧Ｖthと電圧比較器２８で比較され
る。その結果、電流検出回路１６の電圧降下が比較電圧
Ｖthよりも大きくなる期間はスイッチング素子１５の動
作を停止させることにより、スイッチング素子１５に流
れる電流が制限される。このように、電流検出回路１６
は、スイッチング素子１５の電流制限回路として機能
し、通常過電流破壊から保護するための回路として用い
ている。

【０００５】図５は、従来技術による電力変換回路のス
イッチング動作を示している。以下に、図５を用いて従
来技術による電力変換回路のスイッチング動作を説明す
る。なお、以下の説明では、パルス信号のパルス幅は変
動しないものとする。

【０００６】まず、パルス幅制御回路１９の出力がロー
レベルからハイレベルになると、電圧比較器２８の正
（＋）入力の電圧が時間的に上昇し始める。この電圧上
昇の傾斜は電力変換トランス１４の定数により決定され
る。そして、電圧比較器２８の正（＋）入力の電圧が比
較電圧Ｖthに達した時点で、電圧比較器２８の出力の作
用によってパルス制御回路２０の出力がハイレベルから
ローレベルになる。このパルス制御回路２０の出力は、
パルス幅制御回路１９の出力がローレベルからハイレベ
ルになる時点で、同様にローレベルからハイレベルにな
る。

【０００７】このようなスイッチング制御によって、ス
イッチング素子１５には、電圧比較器２８の正（＋）入
力の電圧が上昇し始めてから比較電圧Ｖthに達するま
で、電流が流れる。つまり、この期間がスイッチング素
子１５の導通期間Ｔとなる。ここで、スイッチング素子
１５に流れる電流の最大値である電流制限値Ｉd（max）
は、以下の式（１）で表される。

【０００８】 電流制限値Ｉd（max）＝比較電圧Ｖth／抵抗Ｒｓ…（１） よって、従来技術による電力変換回路では、電流制限値
Ｉd（max）を決定する比較電圧Ｖthと抵抗Ｒｓが常に固
定であるため、電流制限値Ｉd（max）は常に一定となっ
ている。言い換えると、従来技術による電力変換回路で
は、スイッチング素子１５の導通期間Ｔが固定で、電流
制限値Ｉd（max）は常に一定となっている。

【０００９】

【発明が解決しようとする課題】ところで、電力変換回
路の交流入力電圧が例えばワイドレンジ（実効値８０Ｖ
〜２７０Ｖ）の場合を考えると、電力変換トランス１４
の２次巻線１４ｂから出力される直流出力電力が一定で
ある場合は、直流入力電圧Ｖiが変化しても電力変換ト
ランス１４の１次巻線１４ａに供給される直流入力電力
が一定であることが望ましい。ここで、直流入力電力は
以下の式（２）で表される。

【００１０】 直流入力電力＝直流入力電圧Ｖi×電流制限値Ｉd（max）…（２） しかしながら、上述するように電流制限値Ｉd（max）は
常に一定となっているため、直流入力電圧Ｖiが変化す
ると、直流入力電力は単純に直流入力電圧Ｖiの変化に
比例して変化してしまう（式（２）参照）。つまり、電
流検出回路１６である電流制限回路が存在すると電流制
限値Ｉd（max）が固定され、スイッチング素子１５の導
通期間が常に一定となるため、交流入力電圧の変化（８
０Ｖ〜２７０Ｖ）、即ち直流入力電圧の変化に伴って直
流入力電力が変化してしまう。

【００１１】以上のように、従来の電力変換回路におい
ては、直流入力電圧（交流入力電圧）が変化した場合に
直流入力電力を一定にすることが困難であった。

【００１２】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、直流入力電圧
が変化しても直流入力電力を略一定にすることが可能な
電力変換回路を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。

【００１４】本発明の電力変換回路は、トランスの１次
巻線の一端に接続し、交流入力電圧を直流入力電圧に変
換する第１の整流回路と、前記トランスの１次巻線の他
端に接続するスイッチング素子と、前記トランスの２次
巻線に接続する第２の整流回路と、前記第２の整流回路
で生成される電圧を検出する第１の電圧検出回路と、前
記第１の電圧検出回路の検出結果に応じてパルス幅が制
御されたパルス信号を供給するパルス幅制御回路と、前
記スイッチング素子に流れる電流を検出する電流検出回
路と、前記電流検出回路の出力が一方の入力に供給さ
れ、他方の入力に供給される比較電圧と比較する電圧比
較器と、前記第１の整流回路からの前記直流入力電圧に
応じて変化する出力電圧を生成し、前記電圧比較器の他
方の入力に前記比較電圧として供給する第２の電圧検出
回路と、前記電圧比較器の出力に応じて前記パルス幅制
御回路から供給されるパルス信号の出力を制御するパル
ス制御回路と、前記パルス制御回路の制御に応じて前記
スイッチング素子を駆動するスイッチング素子駆動回路
とを具備している。

【００１５】前記第２の電圧検出回路は、第１の抵抗と
第２の抵抗と反転増幅回路とから構成されており、前記
第１の整流回路の出力に前記第１の抵抗と前記第２の抵
抗とが直列に接続され、前記第１の抵抗と前記第２の抵
抗との接続点が前記反転増幅回路の入力に接続され、前
記反転増幅回路の出力は前記電圧比較器の負（−）入力
に接続されている。ここで、前記第１の抵抗の抵抗値が
Ｒ１、前記第２の抵抗の抵抗値がＲ２、前記反転増幅回
路の利得が−Ａ、前記直流入力電圧がＶi、前記反転増
幅回路の出力電圧がＶth、前記反転増幅回路の基準電圧
がＶth（max）、前記直流入力電圧の変化量がΔＶiの場
合、 Ｖth（max）＝Ａ×（２Ｖi＋ΔＶi）×Ｒ２／（Ｒ１＋
Ｒ２） の関係を満たすことが好ましい。

【００１６】前記電圧比較器によって前記直流入力電圧
に応じて変化する前記第２の電圧検出回路の出力電圧と
前記電流検出回路の出力電圧とを比較し、前記電流検出
回路の出力電圧が前記第２の電圧検出回路の出力電圧よ
り高くなった時は前記パルス信号の出力を停止させ、前
記スイッチング素子を非導通とすることで、前記スイッ
チング素子に流れる電流を制限する。

【００１７】前記直流入力電圧と前記スイッチング素子
に流れる電流の制限値との積が略一定となるように、前
記直流入力電圧の変化に応じ、前記第２の電圧検出回路
の出力電圧が変化する。

【００１８】

【発明の実施の形態】本発明は、交流入力電力を直流出
力電力に変換するスイッチングレギュレータ方式の電力
変換回路（ＡＣ／ＤＣコンバータ）であり、直流入力電
圧が変化しても直流入力電力が略一定となるように、直
流入力電圧に応じてスイッチング素子に流れる電流の制
限値を変化させる機能を有することを特徴とする。

【００１９】図１は、本発明の実施の形態に係る電力変
換回路の図を示している。

【００２０】まず、本発明の実施の形態に係るスイッチ
ングレギュレータ方式の電力変換回路の構成について説
明する。

【００２１】本発明の電力変換回路は、電力変換トラン
ス１４の１次巻線１４ａの一端に接続し交流入力電圧を
直流入力電圧に変換する第１の整流回路と、電力変換ト
ランス１４の１次巻線１４ａの他端に接続し第１の整流
回路からの直流入力電圧に応じてスイッチングするスイ
ッチング素子（例えばＦＥＴ：Field Effect Transisto
r）１５と、電力変換トランス１４の２次巻線１４ｂに
接続する第２の整流回路と、この第２の整流回路内で生
成される電圧を検出する第１の電圧検出回路２１と、こ
の第１の電圧検出回路２１の検出結果に応じて発振器１
８の出力のパルス幅を制御するパルス幅制御回路１９
と、第１の整流回路からの直流入力電圧を検出する第２
の電圧検出回路と、スイッチング素子１５に流れる電流
を検出する電流検出回路（例えば抵抗Ｒｓ）１６と、第
２の電圧検出回路の出力電圧と電流検出回路１６の出力
電圧とを比較する電圧比較器２８と、この電圧比較器２
８の出力に応じてパルス幅制御回路１９から供給される
パルス信号の出力を制御するパルス制御回路２０と、こ
のパルス制御回路２０の制御に応じてスイッチング素子
１５を駆動するスイッチング素子駆動回路１７とを具備
している。

【００２２】前記第１の整流回路は、整流器１２と平滑
容量１とから構成されている。具体的には、１対の端子
からなる交流入力端子１１が、ブリッジ接続された４個
のダイオードで構成される整流器１２の１対の入力端子
に接続される。この整流器１２の出力端子の１対のうち
の一方は１次側グランド（以下ＧＮＤと称す）１３に接
続され、他方は電力変換トランス１４の１次巻線１４ａ
の一端に接続される。さらに、整流器１２の出力端子の
両端に平滑容量１の両端が接続される。

【００２３】前記第２の整流回路は、出力整流平滑部２
２と、平滑容量２と、平滑コイル２４と、平滑容量３と
から構成されている。具体的には、電力変換トランス１
４の２次巻線１４ｂの一端が出力整流平滑部（例えば整
流ダイオード）２２の入力に接続され、電力変換トラン
ス１４の２次巻線１４ｂの他端は２次側ＧＮＤ２３に接
続される。出力整流平滑部２２の出力と２次側ＧＮＤ２
３との間には、平滑容量２と、この平滑容量２に直列接
続する平滑コイル２４と、平滑容量２に並列接続する平
滑容量３とが接続される。さらに、出力整流平滑部２２
の出力は第１の電圧検出回路２１の入力に接続される。
また、平滑容量３の両端に直流出力端子２５が接続され
る。

【００２４】前記第２の電圧検出回路は、抵抗１と抵抗
２と反転増幅回路２７とから構成されている。具体的に
は、第１の整流回路の直流入力電圧を出力する出力と１
次側ＧＮＤ２６との間に抵抗１と抵抗２とが直列に接続
され、この抵抗１と抵抗２との接続点が反転増幅回路２
７の入力に接続される。この反転増幅回路２７の出力は
電圧比較器２８の負（−）入力に接続される。この電圧
比較器２８の正（＋）入力はスイッチング素子１５であ
るＦＥＴのソースと電流検出回路１６との接続点に接続
され、電圧比較器２８の出力はパルス制御回路２０の入
力に接続される。なお、反転増幅回路２７には基準電圧
Ｖth（max）が接続される。

【００２５】また、電力変換トランス１４の１次巻線１
４ａの他端にはスイッチング素子１５であるＦＥＴのド
レインが接続される。このＦＥＴのソースと１次側ＧＮ
Ｄ２９との間に電流検出回路１６である抵抗Ｒｓが接続
され、ＦＥＴのゲートにはスイッチング素子駆動回路１
７の出力が接続される。このスイッチング素子駆動回路
１７の入力には、発振器１８の出力がパルス幅制御回路
１９とパルス制御回路２０とを介して接続される。パル
ス幅制御回路１９の他方の入力には、電力変換トランス
１４の２次巻線１４ｂ側で生成される電圧を検出する第
１の電圧検出回路２１の出力が接続される。

【００２６】次に、本発明の実施の形態に係る電力変換
回路のスイッチング動作について説明する。

【００２７】まず、交流入力端子１１から入力された交
流入力電圧が整流器１２で全波整流され、整流器１２か
ら出力される。この全波整流された交流入力電圧は平滑
容量１で一度直流入力電圧Ｖiに平滑化され、この平滑
化された直流入力電圧Ｖiは電力変換トランス１４の１
次巻線１４ａへ供給される。この供給された直流入力電
圧Ｖiの電力は、スイッチング素子駆動回路１７による
電力変換作用により電力変換トランス１４の２次巻線１
４ｂへ供給される。例えば、電力変換作用により、スイ
ッチング素子１５であるＦＥＴが導通している時には電
力変換トランス１４の１次巻線１４ａにエネルギーが蓄
えられ、ＦＥＴが遮断している時には電力変換トランス
１４の１次巻線１４ａに蓄えられたエネルギーが電力変
換トランス１４の２次巻線１４ｂへ供給される。この供
給された電圧はパルスであるので、出力整流平滑部２２
と平滑容量２と平滑コイル２４と平滑容量３とで整流平
滑が行われる。その結果、直流出力端子２５から平滑化
された直流出力が得られる。

【００２８】また、電力変換トランス１４の２次巻線１
４ｂの出力電圧は、出力整流平滑部２２により整流平滑
された後、第１の電圧検出回路２１に供給される。この
第１の電圧検出回路２１の出力はパルス幅制御回路１９
に供給される。このパルス幅制御回路１９によって、例
えば、電力変換トランス１４の２次巻線１４ｂの出力電
圧が高い場合はパルス幅が狭くされ、電力変換トランス
１４の２次巻線１４ｂの出力電圧が低い場合はパルス幅
が広くされる。このように、電力変換トランス１４の２
次巻線１４ｂの出力電圧の変動に応じて、パルス幅制御
回路１９によりパルス幅を変化させている。

【００２９】また、電流検出回路１６の抵抗Ｒｓの端部
には、スイッチング素子１５であるＦＥＴが導通した時
に流れる電流Ｉd（max）に比例した電圧が発生する。こ
の電圧が電圧比較器２８の正（＋）入力に供給され、こ
の正（＋）入力の電圧と電圧比較器２８の負（−）入力
の比較電圧Ｖthとが電圧比較器２８で比較される。その
結果、電圧比較器２８の正（＋）入力の電圧が負（−）
入力の比較電圧Ｖthより高くなった時は、パルス制御回
路２０によりパルス出力を停止させ、スイッチング素子
駆動回路１７によりＦＥＴの導通を停止させることによ
り、ＦＥＴに流れる電流が制限される。このように、Ｆ
ＥＴに流れる電流制限値は、電圧比較器２８の負（−）
入力の比較電圧Ｖthの値で決定されている。

【００３０】この電圧比較器２８の負（−）入力の比較
電圧Ｖthは、従来のような固定電圧ではなく、抵抗１と
抵抗２と反転増幅回路２７とで構成される第２の電圧検
出回路によって変動する。つまり、第１の整流回路から
出力された直流入力電圧Ｖiは、抵抗１と抵抗２で分圧
された後、Ａ倍の利得を持つ反転増幅回路２７で増幅さ
れて電圧比較器２８の負（−）入力に供給される。な
お、反転増幅回路２７の基準電圧Ｖth（max）は最大電
圧となっており、この基準電圧Ｖth（max）を超えない
範囲で、直流入力電圧Ｖiの変化に応じて変化する電圧
Ｖthが反転増幅回路２７から出力される。

【００３１】図２（ａ）は第２の電圧検出回路を示し、
図２（ｂ）は直流入力電圧Ｖiと反転増幅回路２７の出
力電圧Ｖthとの関係を示している。

【００３２】図２（ａ）に示すように、第２の電圧検出
回路において、抵抗１の抵抗値がＲ１、抵抗２の抵抗値
がＲ２、反転増幅回路２７の利得が−Ａ、直流入力電圧
がＶi、反転増幅回路２７の出力電圧がＶth、反転増幅
回路の基準電圧がＶth（max）の場合、以下の式（３）
が成り立つ。

【００３３】 Ｖth＝Ｖth（max）−Ａ×Ｖi×Ｒ２／（Ｒ１＋Ｒ２）…（３） この式（３）は、図２（ｂ）に示すグラフで表される。
図２（ｂ）に示すように、第２の電圧検出回路によれ
ば、例えば、直流入力電圧Ｖiが高くなると負（−）入
力の電圧Ｖthは低くなり、直流入力電圧Ｖiが低くなる
と反転増幅回路２７の出力電圧Ｖthは高くなる。つま
り、電圧比較器２８の負（−）入力には直流入力電圧Ｖ
iの変化に応じて変化する電圧Ｖthが入力されるため、
電圧比較器２８の出力は直流入力電圧Ｖiの変化に応じ
て変化する。したがって、直流入力電圧Ｖiの変化に応
じてＦＥＴの導通期間を変化させることができる。これ
については、以下に詳細を説明する。

【００３４】図３（ａ）（ｂ）は、本発明の実施の形態
に係る電力変換回路のスイッチング動作を示している。
以下に、図３（ａ）（ｂ）を用いて本発明の実施の形態
に係る電力変換回路のスイッチング動作の詳細を説明す
る。なお、以下の説明では、パルス信号のパルス幅は変
動しないものとする。

【００３５】図３（ａ）は、直流入力電圧Ｖiが変動す
る前のスイッチング動作を示している。なお、このとき
の電圧比較器２８の負（−）入力の電圧はＶthとする。

【００３６】図３（ａ）に示すように、まず、パルス幅
制御回路１９の出力がローレベルからハイレベルになる
と、電圧比較器２８の正（＋）入力の電圧が時間的に上
昇し始める。この電圧上昇の傾斜は電力変換トランス１
４の定数により決定される。そして、電圧比較器２８の
正（＋）入力の電圧が負（−）入力の電圧Ｖthに達した
時点で、電圧比較器２８の出力の作用によってパルス制
御回路２０の出力がハイレベルからローレベルになる。
このパルス制御回路２０の出力は、パルス幅制御回路１
９の出力がローレベルからハイレベルになる時点で、同
様にローレベルからハイレベルになる。

【００３７】このようなスイッチング制御によって、ス
イッチング素子１５には、電圧比較器２８の正（＋）入
力の電圧が上昇し始めてから負（−）入力の電圧Ｖthに
達するまで、電流が流れる。つまり、この期間がスイッ
チング素子１５の導通期間Ｔとなる。この場合、スイッ
チング素子１５に流れる電流の最大値である電流制限値
Ｉd（max）は、以下の式（４）で表される。

【００３８】 電流制限値Ｉd（max）＝負（−）入力の電圧Ｖth／抵抗Ｒｓ…（４） つまり、式（４）に示すように、負（−）入力の電圧Ｖ
thが決定すると、電流制限値Ｉd（max）が決定され、即
ちスイッチング素子１５の導通期間Ｔが決定される。

【００３９】図３（ｂ）は、直流入力電圧Ｖiが変動し
た後のスイッチング動作を示している。なお、このとき
の電圧比較器２８の負（−）入力の電圧は、直流入力電
圧Ｖiが変動したことによりＶthからＶth’に変化した
とする。

【００４０】図３（ｂ）に示すように、まず、パルス幅
制御回路１９の出力がローレベルからハイレベルになる
と、電圧比較器２８の正（＋）入力の電圧が時間的に上
昇し始める。そして、電圧比較器２８の正（＋）入力の
電圧が負（−）入力の電圧Ｖth’に達した時点で、電圧
比較器２８の出力の作用によってパルス制御回路２０の
出力がハイレベルからローレベルになる。このパルス制
御回路２０の出力は、パルス幅制御回路１９の出力がロ
ーレベルからハイレベルになる時点で、同様にローレベ
ルからハイレベルになる。

【００４１】このようなスイッチング制御によって、ス
イッチング素子１５には、電圧比較器２８の正（＋）入
力の電圧が上昇し始めてから負（−）入力の電圧Ｖth’
に達するまで、電流が流れる。つまり、この期間がスイ
ッチング素子１５の導通期間Ｔ’となる。この場合、ス
イッチング素子１５に流れる電流の最大値である電流制
限値Ｉd’（max）は、以下の式（５）で表される。

【００４２】 電流制限値Ｉd’（max）＝負（−）入力の電圧Ｖth’／抵抗Ｒｓ…（５） つまり、直流入力電圧Ｖiが変動する前と後とでは、負
（−）入力の電圧がＶthからＶth’に変化することによ
って、電流制限値もＩd（max）からＩd’（max）に変化
する。したがって、本発明による電力変換回路では、直
流入力電圧Ｖiの変化によって、スイッチング素子１５
の導通期間もＴからＴ’に変化する。

【００４３】ところで、直流入力電力は以下の式（６）
で表される。

【００４４】 直流入力電力＝直流入力電圧Ｖi×電流制限値Ｉd（max） ＝直流入力電圧Ｖi×｛負（−）入力の電圧Ｖth／抵抗Ｒｓ｝… （６） 上述するように、直流入力電圧Ｖiが高くなると負
（−）入力の電圧Ｖthは低くなる（図２（ｂ）参照）。
つまり、直流入力電圧Ｖiが変動しても、電流制限値Ｉd
（max）が、直流入力電圧Ｖiの変動を打ち消すように変
化することにより、直流入力電力を略一定にすることが
可能である。

【００４５】なお、直流入力電力を略一定にするにあた
り、第２の電圧検出回路を構成する各素子の数値は、所
定の条件を満たす必要がある。この条件について以下に
説明する。

【００４６】まず、上記式（３）、式（４）により、以
下の式（７）が成り立つ。

【００４７】 Ｉd（max）＝［Ｖth（max）−Ａ×Ｖi×Ｒ２／（Ｒ１＋Ｒ２）］／Ｒｓ…（７ ） よって、入力電力をＰiとすると、以下の式（８）が成
り立つ。

【００４８】 Ｐi＝Ｖi×Ｉd（max） ＝Ｖi×［Ｖth（max）−Ａ×Ｖi×Ｒ２／（Ｒ１＋Ｒ２）］／Ｒｓ…（８） ここで、直流入力電圧の変化範囲がＶiからＶi＋ΔＶi
の間とすると、Ｖi＋ΔＶiでの入力電力Ｐi’は以下の
式（９）となる。

【００４９】 Ｐi’＝（Ｖi＋ΔＶi）×［Ｖth（max）−Ａ×（Ｖi＋ΔＶi）×Ｒ２／（Ｒ１ ＋Ｒ２）］／Ｒｓ…（９） ＶiからＶi＋ΔＶiの範囲の電力が一定となる条件は、 Ｐi＝Ｐi’…（１０） であるから、式（１０）に式（８）と式（９）を代入し
て整理すると、以下の式（１１）が得られる。

【００５０】 Ｖth（max）＝Ａ×（２Ｖi＋ΔＶi）×Ｒ２／（Ｒ１＋Ｒ２）…（１１） つまり、第２の電圧検出回路の各素子が式（１１）の条
件を満たす数値であれば、直流入力電圧Ｖiが変化して
も入力電力を一定にすることができる。

【００５１】このように、抵抗１と抵抗２及び反転増幅
回路２７の利得Ａを最適値に選ぶことで、直流入力電圧
Ｖiが変化しても、直流入力電圧ＶiとＦＥＴにおける電
流制限値との積が一定となるように、直流入力電圧Ｖi
の変化に応じて負（−）入力の電圧Ｖthを変化させるこ
とができる。つまり、直流入力電圧Ｖiが変化しても入
力電力を一定に制御することができる。そして、最終的
には、交流入力電圧が変化しても入力電力を一定にする
ことができる。

【００５２】上記本発明の実施の形態によれば、電力変
換回路に、抵抗１と抵抗２と反転増幅回路２７とからな
る第２の電圧検出回路が設けられている。この第２の電
圧検出回路により、電圧比較器２８の負（−）入力には
直流入力電圧Ｖiの変化に応じた電圧Ｖthが入力され
る。したがって、電圧比較器２８の正（＋）入力の電圧
が負（−）入力の電圧Ｖthに達するまでの時間が変化さ
れるため、スイッチング素子１５の導通期間も変化され
る。このため、ＦＥＴに流れる電流の制限値を直流入力
電圧Ｖiの変化に応じて変化させることができる。つま
り、直流入力電圧Ｖiが変化しても、直流入力電圧Ｖiと
ＦＥＴに流れる電流の制限値との積が略一定となるよう
に、直流入力電圧Ｖiの変化に応じてＦＥＴを流れる電
流の制限値を変化させることができる。したがって、直
流入力電圧Ｖiが変化しても、直流入力電力を略一定に
することができる。そして、最終的には、交流入力電圧
が変化しても入力電力を略一定にすることができる。

【００５３】また、一般的に、電流検出回路１６の抵抗
値Ｒｓは、この抵抗で発生する損失を最低限に抑えるた
めに、出力電力が異なるシステム毎に最適化された値が
設定される。これに対し、本発明では、式（１１）に示
すようにＲｓの値とは無関係に、電力を略一定にする値
（例えばＲ１、Ｒ２）を設定できるので、この値を出力
電力の異なるシステムでも同様に用いることができ、出
力電力の異なるシステムではＲｓのみを適宜変更するだ
けでよい。

【００５４】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。

【００５５】

【発明の効果】以上説明したように本発明によれば、直
流入力電圧が変化しても直流入力電力を略一定にするこ
とが可能な電力変換回路を提供できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係わる電力変換回路を示
す図。

【図２】図２（ａ）は第２の電圧検出回路を示す図、図
２（ｂ）は直流入力電圧Ｖiと反転増幅回路の出力電圧
Ｖthとの関係を示す図。

【図３】図３（ａ）は直流入力電圧Ｖiが変動する前の
スイッチング動作を示す図、図３（ｂ）は直流入力電圧
Ｖiが変動した後のスイッチング動作を示す図。

【図４】従来技術による電力変換回路を示す図。

【図５】従来技術による電力変換回路のスイッチング動
作を示す図。

【符号の説明】

１１…交流入力端子、 １２…整流器、 １３、２３、２６、２９…ＧＮＤ、 １４…電力変換トランス、 １４ａ…電力変換トランスの１次巻線、 １４ｂ…電力変換トランスの２次巻線、 １５…スイッチング素子（ＦＥＴ）、 １６…電流検出回路（抵抗）、 １７…スイッチング素子駆動回路、 １８…発振器、 １９…パルス幅制御回路、 ２０…パルス制御回路、 ２１…電圧検出回路、 ２２…出力整流平滑部、 ２４…平滑コイル、 ２５…直流出力端子、 ２７…反転増幅回路、 ２８…電圧比較器。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 トランスの１次巻線の一端に接続し、交
   流入力電圧を直流入力電圧に変換する第１の整流回路
   と、 前記トランスの１次巻線の他端に接続するスイッチング
   素子と、 前記トランスの２次巻線に接続する第２の整流回路と、 前記第２の整流回路で生成される電圧を検出する第１の
   電圧検出回路と、 前記第１の電圧検出回路の検出結果に応じてパルス幅が
   制御されたパルス信号を供給するパルス幅制御回路と、 前記スイッチング素子に流れる電流を検出する電流検出
   回路と、 前記電流検出回路の出力が一方の入力に供給され、他方
   の入力に供給される比較電圧と比較する電圧比較器と、 前記第１の整流回路からの前記直流入力電圧に応じて変
   化する出力電圧を生成し、前記電圧比較器の他方の入力
   に前記比較電圧として供給する第２の電圧検出回路と、 前記電圧比較器の出力に応じて前記パルス幅制御回路か
   ら供給されるパルス信号の出力を制御するパルス制御回
   路と、 前記パルス制御回路の制御に応じて前記スイッチング素
   子を駆動するスイッチング素子駆動回路とを具備するこ
   とを特徴とする電力変換回路。
2. 【請求項２】 前記第２の電圧検出回路は、第１の抵抗
   と第２の抵抗と反転増幅回路とから構成されており、 前記第１の整流回路の出力に前記第１の抵抗と前記第２
   の抵抗とが直列に接続され、前記第１の抵抗と前記第２
   の抵抗との接続点が前記反転増幅回路の入力に接続さ
   れ、前記反転増幅回路の出力は前記電圧比較器の負
   （−）入力に接続されていることを特徴とする請求項１
   記載の電力変換回路。
3. 【請求項３】 前記電圧比較器によって前記直流入力電
   圧に応じて変化する前記第２の電圧検出回路の出力電圧
   と前記電流検出回路の出力電圧とを比較し、前記電流検
   出回路の出力電圧が前記第２の電圧検出回路の出力電圧
   より高くなった時は前記パルス信号の出力を停止させ、
   前記スイッチング素子を非導通とすることで、前記スイ
   ッチング素子に流れる電流を制限することを特徴とする
   請求項１記載の電力変換回路。
4. 【請求項４】 前記直流入力電圧と前記スイッチング素
   子に流れる電流の制限値との積が略一定となるように、
   前記直流入力電圧の変化に応じ、前記第２の電圧検出回
   路の出力電圧が変化することを特徴とする請求項１記載
   の電力変換回路。
5. 【請求項５】 前記第１の抵抗の抵抗値がＲ１、前記第
   ２の抵抗の抵抗値がＲ２、前記反転増幅回路の利得が−
   Ａ、前記直流入力電圧がＶi、前記反転増幅回路の出力
   電圧がＶth、前記反転増幅回路の基準電圧がＶth（ma
   x）、前記直流入力電圧の変化量がΔＶiの場合、 Ｖth（max）＝Ａ×（２Ｖi＋ΔＶi）×Ｒ２／（Ｒ１＋
   Ｒ２） の関係を満たすことを特徴とする請求項２記載の電力変
   換回路。