JP3226904B2 - スイッチング電源装置の力率改善回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、単相交流を整流・
平滑化した電流を入力とするスイッチング電源装置に対
して好適に実施され、前記スイッチング電源装置の前段
側に介挿されて、整流後の電圧を、昇圧チョッパ回路が
昇圧することによって力率を改善するようにした、アク
ティブフィルタと称される力率改善回路に関する。

【０００２】

【従来の技術】商用交流などの単相交流を入力とし、所
望とする電圧で安定化された直流電流を作成するにあた
って、入力側と出力側とを絶縁し、かつ変圧器を小形化
することができるスイッチング電源装置が広く用いられ
ている。このスイッチング電源装置は、前記単相交流を
整流して得られた整流後の電圧（脈流）を平滑化する平
滑コンデンサを電源として、その平滑化された電流をス
イッチングする。この場合、前記平滑コンデンサには、
前記整流後の電圧が該平滑コンデンサの充電電圧よりも
高くなるピーク値付近でしか電流が流れ込まず、導通角
が狭く、力率が低く、また高調波を発生するという問題
がある。

【０００３】そこで、前記平滑コンデンサへの入力電流
波形を前記整流後の電圧の波形に対応させて力率を改善
するようにした力率改善回路が、スイッチング電源装置
の前段側に介挿されるようになってきている。図９は、
典型的な従来技術の力率改善回路１の電気的構成を示す
ブロック図である。商用電源２からの商用交流は、ダイ
オードブリッジ３で整流され、入力ライン４，５間に、
図３（ａ）において参照符α１で示すような脈流となっ
て出力され、力率改善回路１に入力される。力率改善回
路１からの出力電流は、出力ライン６，７間に出力さ
れ、平滑コンデンサｃを介してスイッチング電源装置８
に入力され、該スイッチング電源装置８から出力端子ｐ
１，ｐ２には、所定電圧で安定化された直流電流が出力
される。

【０００４】力率改善回路１は、昇圧チョッパ形式の力
率改善回路（図９および図３の例は、チョーク電流が不
連続モードの例を示しているが、連続モードの構成であ
ってもよい）であり、正入力ライン４に介在されるチョ
ークコイルｌおよびダイオードｄと、前記チョークコイ
ルｌとダイオードｄとの接続点と負入力ライン５との間
に介在されるスイッチングトランジスタｑと、入力分圧
抵抗ｒ１１，ｒ１２と、出力分圧抵抗ｒ２１，ｒ２２
と、前記スイッチングトランジスタｑをｏｎ／ｏｆｆ制
御する制御回路９とを備えて構成されている。

【０００５】制御回路９は、前記図３（ａ）において参
照符α１で示すダイオードブリッジ３からの整流後の電
圧の前記入力分圧抵抗ｒ１１，ｒ１２による分圧値と、
前記図３（ａ）において参照符α２で示す平滑コンデン
サｃの充電電圧の前記出力分圧抵抗ｒ２１，ｒ２２によ
る分圧値とを取込み、これらを演算処理し、チョークコ
イルｌ内に図３（ｂ）において実線で示す電流が流れる
ように、スイッチングトランジスタｑのゲートをｏｎ／
ｏｆｆ制御する。

【０００６】図３（ａ）において参照符α１で示す整流
後の電圧および参照符α２で示す平滑コンデンサｃの充
電電圧の波形は、共通のグラウンドレベルを基準として
作図されており、そのレベル差は、力率改善回路１によ
る電圧昇圧分（△Ｖ）に相当する。

【０００７】前記スイッチングトランジスタｑのｏｎ／
ｏｆｆ動作による電流は、商用電源２とダイオードブリ
ッジ３との間に介在される図示しないフィルタ回路によ
って平均化され、該商用電源２およびダイオードブリッ
ジ３には、図３（ｂ）において参照符α４で示す電流が
流れる。こうして、商用電源２から流れる電流波形を電
圧波形に近似させ、力率が改善されている。

【０００８】力率改善回路１おける昇圧のメカニズム
は、通常一般の昇圧チョッパ回路と同一であり、スイッ
チングトランジスタｑのｏｎ期間中に正入力ライン４か
らチョークコイルｌを通してスイッチングトランジスタ
ｑに電流が流れることで該チョークコイルｌ内に励磁エ
ネルギが蓄積され、スイッチングトランジスタｑがｏｆ
ｆすると、該励磁エネルギによって昇圧電流がダイオー
ドブリッジ３からチョークコイルｌおよびダイオードｄ
を通して平滑コンデンサｃに流入することで実現され
る。

【０００９】制御回路９は、前述の通り、入力端子ｐ３
にて平滑コンデンサｃの充電電圧レベルを監視し、該電
圧レベルが所定の電圧より高い場合、平滑コンデンサｃ
内を流れる電流の波高値が全体に低くなるようにスイッ
チングトランジスタｑをｏｎ／ｏｆｆ制御し、逆に、該
電圧レベルが前記所定の電圧より低い場合、平滑コンデ
ンサｃ内を流れる電流の波高値が全体に高くなるように
スイッチングトランジスタｑをｏｎ／ｏｆｆ制御するこ
とによって、該電圧レベルは常に前記所定の一定電圧値
に制御されている。

【００１０】

【発明が解決しようとする課題】上述のように構成され
る前記昇圧チョッパ方式の力率改善回路１の損失は、整
流後の電圧と昇圧電圧（出力電圧）との差が大きくなる
に従って増加し、またスイッチング電源装置８の損失
も、入力電圧（平滑コンデンサｃの充電電圧）が高くな
るに従って増加する傾向がある。

【００１１】しかしながら、従来では、スイッチング電
源装置８を複数の入力電圧に共用する場合には、平滑コ
ンデンサｃの充電電圧を、最も高い入力電圧に対応して
設定しており、たとえば全世界対応にする場合、約４０
０Ｖに設定している。すなわち、通常、力率改善の為に
必要な電圧昇圧分（△Ｖ）は、昇圧チョッパ回路の制御
方法によって多少異なるけれども、入力電圧の波高値に
対して数１０Ｖでよく、たとえばオーストラリア等の前
記入力電圧の実効値が２４０Ｖの場合には、前記波高値
は√２倍の３３６Ｖであり、前記平滑コンデンサｃの充
電電圧は前記４００Ｖとなる。

【００１２】したがって、我国の１００Ｖを始め、前記
入力電圧が降下するに従い、必要な電圧以上に昇圧して
いることになり、前記のように損失が増加し、電力変換
効率が低下するという問題がる。

【００１３】本発明の目的は、入力電圧に適応した昇圧
電圧値を設定し、電力変換効率を向上することができる
スイッチング電源装置の力率改善回路を提供することで
ある。

【００１４】

【課題を解決するための手段】本発明のスイッチング電
源装置の力率改善回路は、所望とする電圧で安定化され
た直流電流を出力するスイッチング電源装置の前段側に
介挿され、整流後の電圧を入力電圧検出手段で検出し、
昇圧電圧値調整手段が昇圧チョッパ回路に、その検出結
果に対応した昇圧電圧値で昇圧を行わせることによって
力率を改善するようにした力率改善回路において、前記
入力電圧検出手段は、整流回路からの正入力ラインと負
入力ラインとの間に介在され、前記整流後の電圧をピー
ク整流するダイオードおよび第１のコンデンサから成る
直列回路と、前記第１のコンデンサとダイオードとの接
続点と負入力ラインとの間に接続され、ピーク整流電圧
に重畳されるノイズを除去するためのフィルタ用抵抗お
よび第２のコンデンサの直列回路から成るフィルタ回路
と、前記第１のコンデンサと並列に接続されるバイパス
抵抗とを備えて構成され、前記フィルタ用抵抗と第２の
コンデンサとの接続点の電圧を前記整流後の電圧の検出
結果として出力することを特徴とする。

【００１５】上記の構成によれば、ダイオードブリッジ
の整流後の電圧を昇圧チョッパ回路で昇圧することによ
って、後段のスイッチング電源装置の電源となる平滑コ
ンデンサの導通角を拡げ、力率を改善するようにした力
率改善回路において、入力電圧検出手段によって検出さ
れた整流後の電圧に応答して、昇圧電圧値調整手段は、
前記平滑コンデンサの充電電圧を、前記整流後の電圧の
波高値に力率改善の為に必要な電圧昇圧分（△Ｖ）を加
算した値となるように、昇圧チョッパ回路の昇圧電圧値
を調整する。すなわち、整流後の電圧値が、高い場合は
平滑コンデンサの充電電圧を高くし、低い場合は前記充
電電圧を低くする。

【００１６】こうして、力率改善機能を損なうこと無
く、昇圧チョッパ回路およびスイッチング電源装置の電
力損失を削減し、電力変換効率を向上することができる
ようにした力率改善回路において、フィルタ回路によっ
て、整流回路からの入力ラインに重畳されたノイズを除
去することができる。また、フィルタ用抵抗の抵抗値は
比較的小さく、バイパス抵抗の抵抗値は比較的大きく、
したがって前記整流後の電圧の波高値と同一レベルの出
力を導出することができる。さらにまた、フィルタ用抵
抗は第１のコンデンサへの充電ラインに介在されておら
ず、フィルタリング効果を上げても、第１のコンデンサ
の充電電圧に影響を与えることはなく、正確な整流後の
電圧のピーク値を検出することができる。

【００１７】また、本発明のスイッチング電源装置の力
率改善回路では、前記昇圧電圧値調整手段は、前記昇圧
チョッパ回路の正出力ラインと負出力ラインとの間に介
在され、エミッタ抵抗、ＰＮＰトランジスタおよびコレ
クタ抵抗の直列回路によって構成され、前記ＰＮＰトラ
ンジスタのベースに前記請求項１で示す入力電圧検出手
段の検出結果が与えられ、該ＰＮＰトランジスタのコレ
クタとコレクタ抵抗との接続点に前記昇圧チョッパ回路
の出力電圧検出端子が接続されていることを特徴とす
る。

【００１８】上記の構成によれば、前記請求項１で示す
入力電圧検出手段からは、整流後の電圧の波高値と略同
一値が出力されており、その出力電圧レベルが高くなる
程、ＰＮＰトランジスタのコレクタ電流が減少し、コレ
クタ抵抗による電圧降下が小さくなって、前記昇圧チョ
ッパ回路の出力電圧検出端子の電圧レベルも低くなる。
昇圧チョッパ回路は、その出力電圧検出端子の電圧レベ
ルの低下に応答して、該端子の電圧レベルを上昇させる
ように昇圧動作を行う。

【００１９】こうして、整流後の電圧レベルに応じて、
常に一定の電圧昇圧分（△Ｖ）を加えた連続的に変化す
る昇圧電圧を作成することができ、昇圧損失が均質な昇
圧チョッパ回路を実現することができる。

【００２０】さらにまた、本発明のスイッチング電源装
置の力率改善回路は、所望とする電圧で安定化された直
流電流を出力するスイッチング電源装置の前段側に介挿
され、整流後の電圧を入力電圧検出手段で検出し、昇圧
電圧値調整手段が昇圧チョッパ回路に、その検出結果に
対応した昇圧電圧値で昇圧を行わせることによって力率
を改善するようにした力率改善回路において、前記入力
電圧検出手段は、整流回路からの正入力ラインと負入力
ラインとの間に介在され、前記整流後の電圧をピーク整
流するダイオードおよび第１のコンデンサから成る直列
回路と、前記ダイオードと第１のコンデンサとの接続点
の電圧を分圧して前記整流後の電圧の検出結果として出
力する分圧抵抗とを備えて構成され、前記昇圧電圧値調
整手段は、前記昇圧チョッパ回路の正出力ラインと負出
力ラインとの間に介在され、第１、第２、第３の検出抵
抗から成る直列回路と、前記第２の検出抵抗と第３の検
出抵抗との接続点と負出力ラインとの間に介在され、コ
レクタ抵抗およびＮＰＮトランジスタから成る直列回路
と、前記ＮＰＮトランジスタのベースに前記入力電圧検
出手段の検出結果を与えるツェナダイオードと、前記第
１の検出抵抗と第２の検出抵抗との接続点と前記ツェナ
ダイオードの入力側との間に介在されるヒステリシス電
圧供給抵抗とを備えて構成され、前記第２の検出抵抗と
第３の検出抵抗との接続点に前記昇圧チョッパ回路の出
力電圧検出端子が接続されていることを特徴とする。

【００２１】上記の構成によれば、入力電圧検出手段か
らは、整流後の電圧の波高値に比例した電圧が出力され
ており、その出力電圧レベルが高くなり、ツェナダイオ
ードのツェナ電圧以上となると、ＮＰＮトランジスタが
ｏｎして、第１および第２の検出抵抗による電圧降下が
大きくなって、前記昇圧チョッパ回路の出力電圧検出端
子の電圧レベルは低くなる。昇圧チョッパ回路は、その
出力電圧検出端子の電圧レベルの低下に応答して、該端
子の電圧レベルを上昇させるように昇圧動作を行う。

【００２２】こうして、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができる。また、前記閾値から離れた低電圧時
には、電圧昇圧分（△Ｖ）が比較的大きくなり、瞬時の
停電などに対して、平滑コンデンサの容量をむやみに大
きくする必要もない。さらにまた、昇圧電圧値が上昇す
ると、ヒステリシス電圧供給抵抗によってツェナダイオ
ードの入力側がハイレベルに維持され、前記整流後の電
圧の微小変動に対して、ＮＰＮトランジスタの動作を安
定させることができる。

【００２３】また、本発明のスイッチング電源装置の力
率改善回路は、所望とする電圧で安定化された直流電流
を出力するスイッチング電源装置の前段側に介挿され、
整流後の電圧を入力電圧検出手段で検出し、昇圧電圧値
調整手段が昇圧チョッパ回路に、その検出結果に対応し
た昇圧電圧値で昇圧を行わせることによって力率を改善
するようにした力率改善回路において、前記入力電圧検
出手段は、整流回路からの正入力ラインと負入力ライン
との間に介在され、前記整流後の電圧をピーク整流する
ダイオードおよび第１のコンデンサから成る直列回路
と、前記ダイオードと第１のコンデンサとの接続点の電
圧を分圧して前記整流後の電圧の検出結果として出力す
る分圧抵抗とを備えて構成され、前記昇圧電圧値調整手
段は、前記昇圧チョッパ回路の正出力ラインと負出力ラ
インとの間に介在され、第１、第２、第３の検出抵抗か
ら成る直列回路と、正入力端子に基準電圧が、負入力端
子に前記入力電圧検出手段の検出結果が与えられ、出力
が前記第２の検出抵抗と第３の検出抵抗との接続点およ
び前記昇圧チョッパ回路の出力電圧検出端子に接続され
るコンパレータと、前記第１の検出抵抗と第２の検出抵
抗との接続点と前記コンパレータの負入力端子との間に
介在されるヒステリシス電圧供給抵抗とを備えて構成さ
れることを特徴とする。

【００２４】上記の構成によれば、入力電圧検出手段か
らは、整流後の電圧の波高値に比例した電圧が出力され
ており、その出力電圧レベルが高くなり、基準電圧以上
となると、コンパレータはローレベルを出力して、第１
および第２の検出抵抗による電圧降下が大きくなって、
前記昇圧チョッパ回路の出力電圧検出端子の電圧レベル
は低くなる。昇圧チョッパ回路は、その出力電圧検出端
子の電圧レベルの低下に応答して、該端子の電圧レベル
を上昇させるように昇圧動作を行う。

【００２５】こうして、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができる。また、前記閾値から離れた低電圧時
には、電圧昇圧分（△Ｖ）が比較的大きくなり、瞬時の
停電などに対して、平滑コンデンサの容量をむやみに大
きくする必要もない。さらにまた、昇圧電圧値が上昇す
ると、ヒステリシス電圧供給抵抗によってツェナダイオ
ードの入力側がハイレベルに維持され、前記整流後の電
圧の微小変動に対して、ＮＰＮトランジスタの動作を安
定させることができる。また、コンパレータを用いるの
で、昇圧電圧値を高精度に切換えることができる。

【００２６】

【発明の実施の形態】本発明の基礎となる構成につい
て、図１〜図４に基づいて説明すれば以下のとおりであ
る。

【００２７】図１は、本発明の基礎となる力率改善回路
１１の概略的構成を示すブロック図である。商用電源１
２からの商用交流は、ダイオードブリッジ１３で整流さ
れた後、該力率改善回路１１に入力され、その昇圧チョ
ッパ回路２１で昇圧されて平滑コンデンサＣ０に与えら
れる。平滑コンデンサＣ０は、スイッチング電源装置１
４の電源となり、該スイッチング電源装置１４からは、
所定電圧で安定化された直流電流が出力される。

【００２８】注目すべきは、本構成では、力率改善回路
１１内には、入力電圧検出回路２２および昇圧電圧値調
整回路２３が設けられており、昇圧電圧値調整回路２３
は、入力電圧検出回路２２によって検出された整流後の
電圧値（代表値として、波高値を検出する）に対応して
昇圧チョッパ回路２１のスイッチングを制御し、その昇
圧電圧値を、整流後の電圧値が、高い場合は高くし、低
い場合は低くすることによって、出力電圧、すなわち平
滑コンデンサＣ０の充電電圧を、前記整流後の電圧の波
高値に力率改善の為に必要な一定の電圧昇圧分（△Ｖ）
を加算した値となるように調整し、昇圧チョッパ回路２
１およびスイッチング電源装置１４における電力損失を
削減していることである。

【００２９】図２は、前記力率改善回路１１の具体的構
成を示すブロック図である。商用電源１２からの商用交
流は、ダイオードブリッジ１３で整流され、入力ライン
１５，１６間に、前記図３（ａ）において参照符α１で
示すような脈流となって出力され、力率改善回路１１に
入力される。力率改善回路１からの出力電流は、出力ラ
イン１７，１８間に出力され、平滑コンデンサＣ０を介
してスイッチング電源装置１４に入力され、該スイッチ
ング電源装置１４から出力端子Ｐ１，Ｐ２には、所定電
圧で安定化された直流電流が出力される。

【００３０】昇圧チョッパ回路２１は、正入力ライン１
５に介在されるチョークコイルＬおよびダイオードＤ０
と、前記チョークコイルＬとダイオードＤ０との接続点
と負入力ライン１６との間に介在されるスイッチングト
ランジスタＱと、入力分圧抵抗Ｒ１１，Ｒ１２と、前記
スイッチングトランジスタＱをｏｎ／ｏｆｆ制御する制
御回路１９とを備えて構成されている。

【００３１】制御回路１９は、前記図３（ａ）において
参照符α１で示すダイオードブリッジ１３からの整流後
の電圧の前記入力分圧抵抗Ｒ１１，Ｒ１２による分圧値
と、前記図３（ａ）において参照符α３で示す平滑コン
デンサＣ０の充電電圧を昇圧電圧値調整回路２３内の出
力分圧抵抗Ｒ２１，Ｒ２２，Ｒ２３で分圧した分圧値と
を取込み、これらを演算処理し、チョークコイルＬ内に
図３（ｂ）において実線で示す電流が流れるように、ス
イッチングトランジスタＱのゲートをｏｎ／ｏｆｆ制御
する。

【００３２】図３（ａ）において参照符α１で示す整流
後の電圧および参照符α３で示す平滑コンデンサＣ０の
充電電圧の波形は、共通のグラウンドレベルを基準とし
て作図されており、そのレベル差は、力率改善回路１１
による電圧昇圧分（△Ｖ）に相当する。

【００３３】前記スイッチングトランジスタＱのｏｎ／
ｏｆｆ動作による電流は、商用電源１２とダイオードブ
リッジ１３との間に介在される図示しないフィルタ回路
によって平均化され、該商用電源１２およびダイオード
ブリッジ１３には、図３（ｂ）において参照符α４で示
す電流が流れる。こうして、商用電源１２から流れる電
流波形を電圧波形に近似させ、力率が改善されている。

【００３４】力率改善回路１１おける昇圧のメカニズム
は、通常一般の昇圧チョッパ回路と同一であり、スイッ
チングトランジスタＱのｏｎ期間中に正出力ライン１５
からチョークコイルＬを通してスイッチングトランジス
タＱに電流が流れることで該チョークコイルＬ内に励磁
エネルギが蓄積され、スイッチングトランジスタＱがｏ
ｆｆすると、該励磁エネルギによって昇圧電流がダイオ
ードブリッジ１３からチョークコイルＬおよびダイオー
ドＤ０を通して平滑コンデンサＣ０に流入することで実
現される。

【００３５】制御回路１９は、前述の通り、入力端子Ｐ
３にて平滑コンデンサＣ０の充電電圧レベルを監視し、
該電圧レベルが所定の電圧より高い場合、平滑コンデン
サＣ０内を流れる電流の波高値が全体に低くなるように
スイッチングトランジスタＱをｏｎ／ｏｆｆ制御し、逆
に、該電圧レベルが前記所定の電圧より低い場合、平滑
コンデンサＣ０内を流れる電流の波高値が全体に高くな
るようにスイッチングトランジスタＱをｏｎ／ｏｆｆ制
御することによって、該電圧レベルは常に前記所定の一
定電圧値に制御されている。

【００３６】入力電圧検出回路２２は、前記入力ライン
１５，１６間に介在され、前記整流後の電圧をピーク整
流するダイオードＤ１および第１のコンデンサＣ１から
成る直列回路と、前記ダイオードＤ１と第１のコンデン
サＣ１との接続点の電圧を分圧して前記整流後の電圧の
検出結果として出力する分圧抵抗Ｒ３１，Ｒ３２とを備
えて構成されている。

【００３７】前記正入力ライン１５の電圧は、ダイオー
ドＤ１を通してコンデンサＣ１を充電する。その充電電
圧は、分圧抵抗Ｒ３１，Ｒ３２で分圧されて降圧された
後、前記昇圧電圧値調整回路２３に与えられる。前記分
圧抵抗Ｒ３１，Ｒ３２は、充分高い抵抗値に設定され、
これによってコンデンサＣ１が整流後の電圧の最大ピー
ク値（波高値）に充電された後、次の最大ピーク値に至
る迄の期間に該分圧抵抗Ｒ３１，Ｒ３２を介して放電す
る電荷量は僅かとなり、コンデンサＣ１の充電電圧は整
流後の電圧の最大ピーク値と同一値で、かつ一定の値と
なる。したがって、後続の昇圧電圧値調整回路２３に整
流後の電圧の最大ピーク値に比例したレベルの電圧を出
力することができる。

【００３８】昇圧電圧値調整回路２３は、前記昇圧チョ
ッパ回路２１からの出力ライン１７，１８間に介在され
る前記出力分圧抵抗Ｒ２１，Ｒ２２，Ｒ２３と、前記出
力分圧抵抗Ｒ２２，Ｒ２３と並列に接続されるＮＰＮト
ランジスタＴＲ１およびエミッタ抵抗Ｒ４と、前記ＮＰ
ＮトランジスタＴＲ１のベースに前記入力電圧検出回路
２２の出力を与えるツェナダイオードＤ２とを備えて構
成されている。

【００３９】平滑コンデンサＣ０の充電電圧は、出力分
圧抵抗Ｒ２１，Ｒ２２，Ｒ２３によって分圧されて、出
力分圧抵抗Ｒ２２，Ｒ２３間の接続点から前記制御回路
１９の入力端子Ｐ３に与えられるけれども、その分圧比
は、出力分圧抵抗Ｒ２２，Ｒ２３と並列に接続されるＮ
ＰＮトランジスタＴＲ１およびエミッタ抵抗Ｒ４の直列
回路に流れる電流値によって変化する。たとえば、前段
の入力電圧検出回路２２の出力電圧レベルが高いとき、
すなわち整流後の電圧値が高いときには、ＮＰＮトラン
ジスタＴＲ１のコレクタ電流が増加するので、出力分圧
抵抗Ｒ２１での電圧降下が大きくなり、制御回路１９の
入力端子Ｐ３の電圧レベルが降下する。

【００４０】前記制御回路１９には、たとえばモトロー
ラ社製の集積回路ＭＣ３４２６２などが使用され、この
集積回路を含めて、殆どの同用途の制御ＩＣは、前記入
力端子Ｐ３の入力電圧レベルと内部基準電圧とを比較
し、入力電圧レベルが内部基準電圧より低い場合は該入
力端子Ｐ３の電圧レベルを上昇させ、高い場合は該入力
端子Ｐ３の電圧レベルを低下させ、常に内部基準電圧と
同一値となるように、前記スイッチングトランジスタＱ
をｏｎ／ｏｆｆ制御する。

【００４１】したがって、上記のように入力端子Ｐ３の
電圧レベルが降下すると、制御回路１９はチョークコイ
ルＬ内を流れる電流のレベルを全体に増加させ、平滑コ
ンデンサＣ０の電圧レベルを上昇させる。これに対し
て、入力電圧検出回路２２の出力電圧レベルが低いと
き、すなわち整流後の電圧値が低いときには、ＮＰＮト
ランジスタＴＲ１のコレクタ電流が減少するので、出力
分圧抵抗Ｒ２１での電圧降下が小さくなり、制御回路１
９はチョークコイルＬ内を流れる電流のレベルを全体に
減少させ、平滑コンデンサＣ０の電圧レベルを下降させ
る。

【００４２】このように構成される昇圧電圧値調整回路
２３において、抵抗Ｒ２１，Ｒ２２，Ｒ２３，Ｒ４の各
抵抗値およびツェナダイオードＤ２のツェナ電圧ならび
に入力電圧検出回路２２の出力レベルを種々選択するこ
とによって、たとえば図４において、参照符β０で示す
入力電圧の波高値の変化に対して、昇圧電圧値を、前記
入力電圧からの電圧上昇分△Ｖが、参照符β１で示すよ
うに低電圧側から高電圧側に亘って一定となる特性、参
照符β２で示すように低電圧側で小さく高電圧側で大き
くなる特性、および参照符β３で示すように低電圧側で
大きく高電圧側で小さくなる特性などの任意の特性に設
定することができる。

【００４３】したがって、何れの入力電圧に対しても平
滑コンデンサＣ０の充電電圧を、たとえば４００Ｖの所
定の一定電圧に制御している従来技術の力率改善回路１
では、たとえば前記入力電圧が２４０Ｖのオーストラリ
アでの使用時に比べて１００Ｖの我国での電力変換効率
が大きく劣るのに対して、本構成の力率改善回路１１で
はそのような不具合を解消し、昇圧電圧値を常に最適値
に設定して、昇圧チョッパ回路２１および後続のスイッ
チング電源装置１４での損失を削減することができる。

【００４４】上記説明において、使用する制御回路１９
の種類および方式によって多少異なるけれども、昇圧電
圧値を極端に低くし過ぎると、力率改善機能が低下する
ので、前記最適値とは、各入力電圧値毎の、所望の力率
を実現するために必要な最低限度の昇圧電圧値を表す。
また、使用する制御回路１９の種類および方式によって
多少異なるけれども、特に前記参照符β２，β３で示す
特性は、各入力電圧値における昇圧電圧値（電圧上昇分
△Ｖ）の最適値が異なる場合に好適に採用される。

【００４５】さらにまた、前記ツェナダイオードＤ２
は、要求すべき特性によっては、必ずしも必要とはなら
ない。また、図２の例では、ツェナダイオードＤ２を１
ケ採用しているのみであるけれども、その個数を増やし
て非線形回路を構成することによって、さらにきめ細か
な昇圧電圧値を設定することができる。さらにまた、図
示していないけれども、必要に応じて、出力分圧抵抗Ｒ
２１，Ｒ２３と並列に、コンデンサまたはコンデンサと
抵抗との直列回路を接続することで、制御回路１９の昇
圧電圧制御速度を調整し、制御安定性を高めることがで
きる。

【００４６】なお、後続の昇圧電圧値調整回路の回路構
成によって、入力電圧検出回路２２から、コンデンサＣ
１の充電電圧を降下させないで、正入力ライン１５から
の整流後の電圧のピーク電圧と同一値を出力する必要が
ある場合には、分圧抵抗Ｒ３１，Ｒ３２を介することな
く、コンデンサＣ１の充電電圧を直接出力するようにし
てもよい。

【００４７】本発明の他の基礎的構成について、図５お
よび前記図４に基づいて説明すれば以下のとおりであ
る。

【００４８】図５は、本発明の他の基礎的構成の力率改
善回路３１の構成を示すブロック図である。この力率改
善回路３１は、前述の力率改善回路１１に類似し、対応
する部分には同一の参照符号を付して、その説明を省略
する。注目すべきは、この力率改善回路３１では、まず
入力電圧検出回路３２は、前記入力ライン１５，１６間
に介在され、前記整流後の電圧をピーク整流するダイオ
ードＤ１、フィルタ用抵抗Ｒ５および第１のコンデンサ
Ｃ１から成る直列回路と、前記第１のコンデンサＣ１と
並列に接続されるバイパス抵抗Ｒ３とを備えて構成され
ている。

【００４９】前記正入力ライン１５の電圧は、ダイオー
ドＤ１およびフィルタ用抵抗Ｒ５を通してコンデンサＣ
１を充電する。コンデンサＣ１とフィルタ用抵抗Ｒ５と
はフィルタを構成し、前記正入力ライン１５に重畳され
たノイズを除去し、該ノイズが後述する昇圧電圧値調整
回路３３に伝達されることを防止する。なお、前記フィ
ルタ用抵抗Ｒ５は、インダクタに置換えられてもよい。

【００５０】前記バイパス抵抗Ｒ３は充分高い抵抗値
に、前記フィルタ用抵抗Ｒ５は比較的低い抵抗値に設定
される。したがって、コンデンサＣ１が整流後の電圧の
最大ピーク値に充電された後、次の最大ピーク値に至る
迄の期間内に放電する電荷量は僅かとなり、コンデンサ
Ｃ１の充電電圧は、正入力ライン１５からの整流後の電
圧の最大ピーク値と同一値で、かつ一定の値となる。こ
うして、前記昇圧電圧値調整回路３３に前記最大ピーク
値を伝達することができる。

【００５１】また、この力率改善回路３１で注目すべき
は、前記昇圧電圧値調整回路３３は、前記出力ライン１
７，１８間に、エミッタ抵抗Ｒ２４、ＰＮＰトランジス
タＴＲ２およびコレクタ抵抗Ｒ２５から成る直列回路が
介在されて構成されている。前記入力電圧検出回路３２
からの出力はＰＮＰトランジスタＴＲ２のベースに与え
られており、エミッタ抵抗Ｒ２４および該ＰＮＰトラン
ジスタＴＲ２は、前記入力電圧検出回路３２からの出力
に応答して、平滑コンデンサＣ０からコレクタ抵抗Ｒ２
５に流れる電流Ｉｐを、下式に示す値に制御する。

【００５２】 Ｉｐ＝（Ｅ_C −Ｅ_K −Ｖ_F ）／Ｒ２４ …（１） ただし、Ｅ_C は平滑コンデンサＣ０の充電電圧であり、
Ｅ_K は入力電圧検出回路３２の出力電圧レベル（ＰＮＰ
トランジスタＴＲ２のベース電圧）であり、Ｖ_FはＰＮ
ＰトランジスタＴＲ２のエミッタ−ベース間の順方向電
位降下である。

【００５３】したがって、制御回路１９の入力端子Ｐ３
の電圧Ｅ_N は下式によって求められ、該入力端子Ｐ３の
電圧Ｅ_N は前述の通り、内部基準電圧Ｅ_S と常に等しく
なるよう制御される。

【００５４】 Ｅ_N ＝Ｅ_S ＝Ｒ２５＊Ｉｐ＝Ｒ２５＊（Ｅ_C −Ｅ_K −Ｖ_F ）／Ｒ２４…（２） これを展開すると、平滑コンデンサＣ０の充電電圧Ｅ_C
は、下式に示す値となる。

【００５５】 Ｅ_C ＝Ｅ_S ×（Ｒ２４／Ｒ２５）＋Ｅ_K ＋Ｖ_F …（３） また、入力電圧検出回路３２は、前述の通り、整流後の
電圧の最大ピーク値と同一値の電圧を出力するので、前
記整流後の電圧の実効値をＥ_ACとするとき、前記平滑コ
ンデンサＣ０の充電電圧Ｅ_C は、下式のようにも表すこ
とができる。

【００５６】 Ｅ_C ＝Ｅ_S ×（Ｒ２４／Ｒ２５）＋Ｅ_AC＋Ｖ_F …（４） このように構成することによって、前記図４において参
照符β１で示すような、参照符β０で示す入力電圧の波
高値に拘わりなく、その波高値に対して常に一定電圧分
△Ｖを昇圧する動作を行うことができる。この△Ｖは、
上記式４においてＥ_S ×（Ｒ２４／Ｒ２５）＋Ｖ_F に相
当し、エミッタ抵抗Ｒ２４およびコレクタ抵抗Ｒ２５の
抵抗値をを増減することによって、任意の値に調整する
ことができる。

【００５７】なお、図５上に図示していないけれども、
必要に応じて、エミッタ抵抗Ｒ２４または該エミッタ抵
抗Ｒ２４とＰＮＰトランジスタＴＲ２との直列回路と並
列に、コンデンサまたはコンデンサと抵抗との直列回路
を接続することによって、制御回路１９の昇圧電圧制御
速度を調整し、制御安定性を高めることができる。

【００５８】本発明の実施の第１の形態について、図６
に基づいて説明すれば以下のとおりである。

【００５９】図６は、本発明の実施の第１の形態の力率
改善回路４１の構成を示すブロック図である。この力率
改善回路４１は、前述の力率改善回路３１に類似し、対
応する部分には同一の参照符号を付して、その説明を省
略する。注目すべきは、この力率改善回路４１では、入
力電圧検出回路４２は、前記入力ライン１５，１６間に
介在され、前記整流後の電圧をピーク整流するダイオー
ドＤ１および第１のコンデンサＣ１から成る直列回路
と、前記第１のコンデンサＣ１と並列に接続されるバイ
パス抵抗Ｒ３と、前記第１のコンデンサＣ１と並列に接
続され、フィルタ用抵抗Ｒ５および第２のコンデンサＣ
２から成る直列回路とを備えて構成されている。

【００６０】前記正入力ライン１５の電圧は、ダイオー
ドＤ１を通してコンデンサＣ１を充電する。コンデンサ
Ｃ１に並列に接続されたバイパス抵抗Ｒ３は、充分高い
抵抗値に選ばれる。したがって、コンデンサＣ１が前記
正入力ライン１５の電圧の最大ピーク値に充電された
後、次の最大ピーク値に至る迄の期間内に放電する電荷
量は僅かとなり、該コンデンサＣ１の充電電圧は前記最
大ピーク値と同一値で、かつ一定の値となる。

【００６１】前記フィルタ用抵抗Ｒ５およびコンデンサ
Ｃ２はフィルタを構成し、前記正入力ライン１５からの
整流後の電圧に重畳されるノイズを除去し、該ノイズが
前記昇圧電圧値調整回路３３に伝達されることを防止す
る。前述の入力電圧検出回路３２では、フィルタ用抵抗
Ｒ５が正入力ライン１５からコンデンサＣ１を充電する
ライン上に挿入されており、一方該ラインには、整流後
の電圧がピーク値付近に到達している一瞬の期間のみ急
峻な電流が流れるので、コンデンサＣ１の充電電圧は該
フィルタ用抵抗Ｒ５の影響を受けやすい構成になってい
る。このため、フィルタリング効果を上げるために抵抗
値を大きくし過ぎると、コンデンサＣ１の充電電圧が正
確に整流後の電圧のピーク値と一致しなくなる。

【００６２】これに対して、該入力電圧検出回路４２で
は、急峻な電流が流れないライン上にフィルタ用抵抗Ｒ
５が設けられているので、前記ピーク電圧を正確に検出
することができる。しかしながら、コンデンサＣ２が追
加となってコストアップ要因となるので、ノイズがそれ
ほど問題にならず、かつ昇圧電圧値調整回路３３への出
力電圧レベルの精度を必要としない場合は、前記入力電
圧検出回路３２も好適に用いることができる。

【００６３】本発明の実施の第２の形態について、図７
および前記図４に基づいて説明すれば以下のとおりであ
る。

【００６４】図７は、本発明の実施の第２の形態の力率
改善回路５１の構成を示すブロック図である。この力率
改善回路５１は、前述の力率改善回路２１に類似してい
る。注目すべきは、この力率改善回路５１では、昇圧電
圧値調整回路５３は、前記昇圧チョッパ回路２１からの
出力ライン１７，１８間に介在される前記出力分圧抵抗
Ｒ２１，Ｒ２２，Ｒ２３と、前記出力分圧抵抗Ｒ２３と
並列に接続されるコレクタ抵抗Ｒ６およびＮＰＮトラン
ジスタＴＲ１と、前記ＮＰＮトランジスタＴＲ１のベー
スバイアス抵抗Ｒ７と、前記ＮＰＮトランジスタＴＲ１
のベースに前記入力電圧検出回路２２の出力を与えるツ
ェナダイオードＤ２と、前記出力分圧抵抗Ｒ２１，Ｒ２
２の接続点とツェナダイオードＤ２の入力側との間に介
在されるヒステリシス電圧供給抵抗Ｒ８とを備えて構成
されている。

【００６５】入力電圧検出回路２２の出力電圧値がツェ
ナダイオードＤ２のツェナ電圧より低いとき、すなわち
整流後の電圧レベルが所定の電圧値より低いときには、
ＮＰＮトランジスタＴＲ１はｏｆｆし、平滑コンデンサ
Ｃ０の充電電圧は、出力分圧抵抗Ｒ２１，Ｒ２２，Ｒ２
３の抵抗値に応じてそのまま分割され、制御回路１９の
入力端子Ｐ３に与えられる。これに対して、前記入力電
圧検出回路２２の出力電圧値がツェナダイオードＤ２の
ツェナ電圧より高いとき、すなわち整流後の電圧レベル
が前記所定の電圧値より高いときには、ＮＰＮトランジ
スタＴＲ１はｏｎし、平滑コンデンサＣ０の充電電圧
は、出力分圧抵抗Ｒ２１，Ｒ２２と、出力分圧抵抗Ｒ２
３およびコレクタ抵抗Ｒ６による並列回路との直列回路
で抵抗分割され、前記入力端子Ｐ３に与えられる。

【００６６】一方、前記ヒステリシス電圧供給抵抗Ｒ８
は、昇圧電圧値の切換わり時に、その切換わり前後で入
力電圧検出回路２２の出力電圧レベルが多少上下に変動
し、前記制御回路１９内の内部基準電圧Ｅ_S 上を往復し
ないように設けられている。たとえば、入力電圧検出回
路２２の出力電圧レベルが上昇し、ＮＰＮトランジスタ
ＴＲ１がｏｎすると、後述する通り、平滑コンデンサＣ
０の充電電圧が上昇し、出力分圧抵抗Ｒ２１，Ｒ２２間
の接続点の電圧も上昇し、該電圧の上昇分がヒステリシ
ス電圧供給抵抗Ｒ８を通してツェナダイオードＤ２の入
力側にフィードバックされ、ＮＰＮトランジスタＴＲ１
のｏｎが確定する。前述のとおり、制御回路１９には、
たとえばモトローラ社製の集積回路ＭＣ３４２６２など
が使用され、この集積回路も含めて殆どの同用途の制御
ＩＣは，該入力端子Ｐ３の入力電圧レベルと内部基準電
圧Ｅ_S とを比較し、該入力端子Ｐ３の電圧レベルが、内
部基準電圧Ｅ_S より低い場合は該入力端子Ｐ３の電圧レ
ベルを上昇させ、高い場合は該入力端子Ｐ３の電圧レベ
ルを低下させ、常に内部基準電圧と同一値となるように
制御する。

【００６７】したがって、平滑コンデンサＣ０の充電電
圧Ｅ_CLは、整流後の電圧レベルが所定の電圧値より低い
ときには式５に示す低電圧レベルに制御され、高いとき
には式６に示す高電圧レベルに制御されることになり、
たとえば前記図４において、参照符β４で示すような昇
圧特性を得ることができる。

【００６８】 Ｅ_CL＝（Ｒ２１＋Ｒ２２＋Ｒ２３）＊Ｅ_S ／Ｒ２３ …（５） Ｅ_CL＝｛Ｒ２１＋Ｒ２２＋（Ｒ２３×Ｒ６）／（Ｒ２３＋Ｒ６）｝＊Ｅ_S ／｛（Ｒ２３×Ｒ６）／（Ｒ２３＋Ｒ６）｝ …（６） 制御回路１９は、チョークコイルＬ内を流れる電流のレ
ベルを全体に増減させ、上記のような昇圧特性で平滑コ
ンデンサＣ０の電圧レベルを制御する。また、図７上に
図示していないけれども、必要に応じて、出力分圧抵抗
Ｒ２１，Ｒ２２と並列に、コンデンサまたはコンデンサ
と抵抗との直列回路を接続することによって、制御回路
１９の昇圧電圧制御速度を調整し、制御安定性を高める
ことができる。

【００６９】スイッチング電源装置には、入力交流電源
が所定の極短期間停電しても電圧を安定して出力するこ
とが要求され、実際に試験が行われる。その試験方法お
よび試験基準は、スイッチング電源装置の用途等によっ
て異なるけれども、何れにしろ、平滑コンデンサＣ０の
容量値を大きく設定し、この瞬時の停電期間内は、該平
滑コンデンサＣ０の充電電荷を放出することによって、
出力電圧を維持する必要がある。しかしながら、本発明
の動作は、整流後の電圧値が低いときには、平滑コンデ
ンサＣ０の充電電圧を低くするので、該試験基準が特に
厳しい用途では、その電圧低下を補償するための充電電
荷が不足し、従来より平滑コンデンサＣ０の容量値を大
きく設定する必要が生じる。

【００７０】しかしながら、平滑コンデンサＣ０の容量
値を大きくすると電源装置を所望の容積値内に設計でき
なくなってしまう場合もあり、このような場合に、前記
図４において参照符β４で示すような、低電圧時におけ
る昇圧電圧値が高めになっている昇圧特性を有する本力
率改善回路５１を採用することによって、上記問題を軽
減することができる。

【００７１】本発明の実施の第３の形態について、図８
および図４に基づいて説明すれば以下のとおりである。

【００７２】図８は、本発明の実施の第３の形態の力率
改善回路６１の構成を示すブロック図である。この力率
改善回路６１は、前述の力率改善回路５１に類似してい
る。注目すべきは、この力率改善回路６１では、昇圧電
圧値調整回路６３は、前記昇圧チョッパ回路２１からの
出力ライン１７，１８間に介在される前記出力分圧抵抗
Ｒ２１，Ｒ２２，Ｒ２３と、基準電圧を作成する抵抗Ｒ
９およびツェナダイオードＤ３と、正入力端子に前記基
準電圧が、負入力端子に前記入力電圧検出回路２２の出
力が与えられるコンパレータ６４と、前記コンパレータ
６４の出力を前記出力分圧抵抗Ｒ２２，Ｒ２３の接続点
および前記制御回路１９の入力端子Ｐ３に与える出力抵
抗Ｒ１０と、前記出力分圧抵抗Ｒ２１，Ｒ２２の接続点
とコンパレータ６４の負入力端子との間に介在される前
記ヒステリシス電圧供給抵抗Ｒ８とを備えて構成されて
いる。

【００７３】前記入力電圧検出回路２２の出力電圧値が
ツェナダイオードＤ３のツェナ電圧である前記基準電圧
より低いとき、すなわち整流後の電圧レベルが所定の電
圧値より低いときには、出力が、たとえばオープンコレ
クタタイプのコンパレータ６４はハイレベルを出力す
る。これによって、平滑コンデンサＣ０の充電電圧は、
出力分圧抵抗Ｒ２１，Ｒ２２，Ｒ２３によって抵抗分割
され、制御回路１９の入力端子Ｐ３に与えられる。これ
に対して、前記入力電圧検出回路２２の出力電圧値が前
記基準電圧より高いとき、すなわち整流後の電圧レベル
が所定の電圧値より高い時には、コンパレータ６４はロ
ーレベルを出力し、これによって平滑コンデンサＣ０の
充電電圧は、出力分圧抵抗Ｒ２１，Ｒ２２と、出力分圧
抵抗Ｒ２３および出力抵抗Ｒ１０の並列回路との直列回
路によって抵抗分割され、前記入力端子Ｐ３に入力され
ることになる。

【００７４】前述のとおり、ヒステリシス電圧供給抵抗
Ｒ８は、昇圧電圧値の切換わり前後での入力電圧検出回
路２２の出力電圧レベルの微変動によるハンチングを防
止するように設けられている。

【００７５】したがって、平滑コンデンサＣ０の充電電
圧Ｅ_CLは、整流後の電圧レベルが所定の電圧値より低い
ときには前記式５に示す低電圧レベルに制御され、高い
ときには前記式６に示す高電圧レベルに制御されること
になり、前記図４において、参照符β４で示す前記力率
改善回路５１と同様の昇圧特性を得ることができる。ま
た、コンパレータ６４を使用しているので、多少コスト
が高くなるけれども、昇圧電圧値の切換わり電圧等の制
御精度が高く、該制御精度を必要とする用途に好適に使
用することができる。また、このようなコンパレーター
は、通常、スイッチング電源回路のＩＣパッケージに複
数個組込まれており、余剰のコンパレータがある場合に
も、該力率改善回路６１を好適に実施することができ
る。

【００７６】

【発明の効果】本発明のスイッチング電源装置の力率改
善回路は、以上のように、スイッチング電源装置の前段
側で整流後の電圧を昇圧することによって力率を改善す
るにあたって、整流後の電圧に応じて昇圧電圧値を調整
することによって、昇圧電圧値をむやみに高い値に設定
することなく、電力損失を削減し、電力変換効率を向上
するようにした力率改善回路において、入力電圧検出手
段を、整流回路からの正入力ラインと負入力ラインとの
間に介在され、前記整流後の電圧をピーク整流するダイ
オードおよび第１のコンデンサから成る直列回路と、前
記第１のコンデンサとダイオードとの接続点と負入力ラ
インとの間に接続され、ピーク整流電圧に重畳されるノ
イズを除去するためのフィルタ用抵抗および第２のコン
デンサの直列回路から成るフィルタ回路と、前記第１の
コンデンサと並列に接続されるバイパス抵抗とを備えて
構成し、前記抵抗と第２のコンデンサとの接続点の電圧
を前記整流後の電圧の検出結果として出力する。

【００７７】それゆえ、フィルタ回路によって、整流回
路からの入力ラインに重畳されたノイズを除去すること
ができるとともに、フィルタ用抵抗の抵抗値は比較的小
さく、バイパス抵抗の抵抗値は比較的大きく、したがっ
て前記整流後の電圧の波高値と同一レベルの出力を導出
することができ、またフィルタ用抵抗は第１のコンデン
サへの充電ラインに介在されておらず、フィルタリング
効果を上げても、第１のコンデンサの充電電圧に影響を
与えることはなく、正確な整流後の電圧のピーク値を検
出することができる。

【００７８】また、本発明のスイッチング電源装置の力
率改善回路は、以上のように、前記昇圧電圧値調整手段
を、前記昇圧チョッパ回路の正出力ラインと負出力ライ
ンとの間に介在され、エミッタ抵抗、ＰＮＰトランジス
タおよびコレクタ抵抗の直列回路によって構成し、前記
ＰＮＰトランジスタのベースに前記請求項１で示す入力
電圧検出手段からの整流後の電圧の波高値と略同一値の
検出結果を与え、該ＰＮＰトランジスタのコレクタとコ
レクタ抵抗との接続点に前記昇圧チョッパ回路の出力電
圧検出端子を接続する。

【００７９】それゆえ、整流後の電圧レベルに応じて、
常に一定の電圧昇圧分を加えた連続的に変化する昇圧電
圧を作成することができ、昇圧損失が均質な昇圧チョッ
パ回路を実現することができる。

【００８０】さらにまた、本発明のスイッチング電源装
置の力率改善回路は、以上のように、昇圧電圧値調整手
段を、昇圧チョッパ回路の正出力ラインと負出力ライン
との間に介在され、第１、第２、第３の検出抵抗から成
る直列回路と、前記第２の検出抵抗と第３の検出抵抗と
の接続点と負出力ラインとの間に介在され、コレクタ抵
抗およびＮＰＮトランジスタから成る直列回路と、前記
ＮＰＮトランジスタのベースに入力電圧検出手段からの
整流後の電圧の波高値に比例した検出結果を与えるツェ
ナダイオードと、前記第１の検出抵抗と第２の検出抵抗
との接続点と前記ツェナダイオードの入力側との間に介
在されるヒステリシス電圧供給抵抗とを備えて構成し、
前記第２の検出抵抗と第３の検出抵抗との接続点に前記
昇圧チョッパ回路の出力電圧検出端子を接続する。

【００８１】それゆえ、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができるとともに、前記閾値から離れた低電圧
時には電圧昇圧分が比較的大きくなり、瞬時の停電など
に対して、平滑コンデンサの容量をむやみに大きくする
必要もなく、また昇圧電圧値が上昇すると、ヒステリシ
ス電圧供給抵抗によってツェナダイオードの入力側がハ
イレベルに維持され、前記整流後の電圧の微小変動に対
して、ＮＰＮトランジスタの動作を安定させることがで
きる。

【００８２】また、本発明のスイッチング電源装置の力
率改善回路は、以上のように、昇圧電圧値調整手段を、
昇圧チョッパ回路の正出力ラインと負出力ラインとの間
に介在され、第１、第２、第３の検出抵抗から成る直列
回路と、正入力端子に基準電圧が、負入力端子に入力電
圧検出手段からの整流後の電圧の波高値に比例した検出
結果が与えられ、出力が前記第２の検出抵抗と第３の検
出抵抗との接続点および前記昇圧チョッパ回路の出力電
圧検出端子に接続されるコンパレータと、前記第１の検
出抵抗と第２の検出抵抗との接続点と前記コンパレータ
の負入力端子との間に介在されるヒステリシス電圧供給
抵抗とを備えて構成する。

【００８３】それゆえ、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができるとともに、前記閾値から離れた低電圧
時には電圧昇圧分が比較的大きくなり、瞬時の停電など
に対して、平滑コンデンサの容量をむやみに大きくする
必要もなく、また昇圧電圧値が上昇すると、ヒステリシ
ス電圧供給抵抗によってツェナダイオードの入力側がハ
イレベルに維持され、前記整流後の電圧の微小変動に対
して、ＮＰＮトランジスタの動作を安定させることがで
きる。さらにまた、コンパレータを用いるので、昇圧電
圧値を高精度に切換えることができる。

【図面の簡単な説明】

【図１】本発明の基礎となる力率改善回路の概略的構成
を示すブロック図である。

【図２】図１で示す力率改善回路の具体的構成を示すブ
ロック図である。

【図３】図１の構成および従来技術の力率改善回路の動
作を説明するための波形図である。

【図４】図１の力率改善回路による入出力電圧の関係を
示すグラフである。

【図５】本発明の他の基礎的構成の力率改善回路の構成
を示すブロック図である。

【図６】本発明の実施の第１の形態の力率改善回路の構
成を示すブロック図である。

【図７】本発明の実施の第２の形態の力率改善回路の構
成を示すブロック図である。

【図８】本発明の実施の第３の形態の力率改善回路の構
成を示すブロック図である。

【図９】典型的な従来技術の力率改善回路の電気的構成
を示すブロック図である。

【符号の説明】

１１，３１，４１，５１，６１ 力率改善回路 １２ 商用電源 １３ ダイオードブリッジ（整流回路） １４ スイッチング電源装置 １５ 正入力ライン １６ 負入力ライン １７ 正出力ライン １８ 負出力ライン １９ 制御回路 ２１ 昇圧チョッパ回路 ２２，３２，４２ 入力電圧検出回路（入力電圧検出
手段） ２３，３３，５３，６３ 昇圧電圧値調整回路（昇圧
電圧値調整手段） ６４ コンパレータ Ｃ０ 平滑コンデンサ Ｃ１ 第１のコンデンサ Ｃ２ 第２のコンデンサ Ｌ チョークコイル Ｄ０ ダイオード Ｄ１ ダイオード Ｄ２，Ｄ３ ツェナダイオード Ｐ１，Ｐ２ 出力端子 Ｐ３ 入力端子（出力電圧検出端子） Ｑ スイッチングトランジスタ Ｒ３ バイパス抵抗 Ｒ４ エミッタ抵抗 Ｒ５ フィルタ用抵抗（フィルタ用インピーダンス
素子） Ｒ６，Ｒ２５ コレクタ抵抗 Ｒ７ ベースバイアス抵抗 Ｒ８ ヒステリシス電圧供給抵抗 Ｒ９ 抵抗 Ｒ１０ 出力抵抗 Ｒ１１，Ｒ１２ 入力分圧抵抗 Ｒ２１ 出力分圧抵抗（第１の検出抵抗） Ｒ２２ 出力分圧抵抗（第２の検出抵抗） Ｒ２３ 出力分圧抵抗（第３の検出抵抗） Ｒ２４ エミッタ抵抗 Ｒ３１，Ｒ３２ 分圧抵抗 ＴＲ１ ＮＰＮトランジスタ ＴＲ２ ＰＮＰトランジスタ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】所望とする電圧で安定化された直流電流を
   出力するスイッチング電源装置の前段側に介挿され、整
   流後の電圧を入力電圧検出手段で検出し、昇圧電圧値調
   整手段が昇圧チョッパ回路に、その検出結果に対応した
   昇圧電圧値で昇圧を行わせることによって力率を改善す
   るようにした力率改善回路において、 前記入力電圧検出手段は、整流回路からの正入力ライン
   と負入力ラインとの間に介在され、前記整流後の電圧を
   ピーク整流するダイオードおよび第１のコンデンサから
   成る直列回路と、前記第１のコンデンサとダイオードと
   の接続点と負入力ラインとの間に接続され、ピーク整流
   電圧に重畳されるノイズを除去するためのフィルタ用抵
   抗および第２のコンデンサの直列回路から成るフィルタ
   回路と、前記第１のコンデンサと並列に接続されるバイ
   パス抵抗とを備えて構成され、前記フィルタ用抵抗と第
   ２のコンデンサとの接続点の電圧を前記整流後の電圧の
   検出結果として出力することを特徴とするスイッチング
   電源装置の力率改善回路。
2. 【請求項２】前記昇圧電圧値調整手段は、前記昇圧チョ
   ッパ回路の正出力ラインと負出力ラインとの間に介在さ
   れ、エミッタ抵抗、ＰＮＰトランジスタおよびコレクタ
   抵抗の直列回路によって構成され、前記ＰＮＰトランジ
   スタのベースに前記請求項１で示す入力電圧検出手段の
   検出結果が与えられ、該ＰＮＰトランジスタのコレクタ
   とコレクタ抵抗との接続点に前記昇圧チョッパ回路の出
   力電圧検出端子が接続されていることを特徴とするスイ
   ッチング電源装置の力率改善回路。
3. 【請求項３】所望とする電圧で安定化された直流電流を
   出力するスイッチング電源装置の前段側に介挿され、整
   流後の電圧を入力電圧検出手段で検出し、昇圧電圧値調
   整手段が昇圧チョッパ回路に、その検出結果に対応した
   昇圧電圧値で昇圧を行わせることによって力率を改善す
   るようにした力率改善回路において、 前記入力電圧検出手段は、整流回路からの正入力ライン
   と負入力ラインとの間 に介在され、前記整流後の電圧を
   ピーク整流するダイオードおよび第１のコンデンサから
   成る直列回路と、前記ダイオードと第１のコンデンサと
   の接続点の電圧を分圧して前記整流後の電圧の検出結果
   として出力する分圧抵抗とを備えて構成され、 前記昇圧電圧値調整手段は、前記昇圧チョッパ回路の正
   出力ラインと負出力ラインとの間に介在され、第１、第
   ２、第３の検出抵抗から成る直列回路と、前記第２の検
   出抵抗と第３の検出抵抗との接続点と負出力ラインとの
   間に介在され、コレクタ抵抗およびＮＰＮトランジスタ
   から成る直列回路と、前記ＮＰＮトランジスタのベース
   に前記入力電圧検出手段の検出結果を与えるツェナダイ
   オードと、前記第１の検出抵抗と第２の検出抵抗との接
   続点と前記ツェナダイオードの入力側との間に介在され
   るヒステリシス電圧供給抵抗とを備えて構成され、前記
   第２の検出抵抗と第３の検出抵抗との接続点に前記昇圧
   チョッパ回路の出力電圧検出端子が接続されていること
   を特徴とするスイッチング電源装置の力率改善回路。
4. 【請求項４】所望とする電圧で安定化された直流電流を
   出力するスイッチング電源装置の前段側に介挿され、整
   流後の電圧を入力電圧検出手段で検出し、昇圧電圧値調
   整手段が昇圧チョッパ回路に、その検出結果に対応した
   昇圧電圧値で昇圧を行わせることによって力率を改善す
   るようにした力率改善回路において、 前記入力電圧検出手段は、整流回路からの正入力ライン
   と負入力ラインとの間に介在され、前記整流後の電圧を
   ピーク整流するダイオードおよび第１のコンデンサから
   成る直列回路と、前記ダイオードと第１のコンデンサと
   の接続点の電圧を分圧して前記整流後の電圧の検出結果
   として出力する分圧抵抗とを備えて構成され、 前記昇圧電圧値調整手段は、前記昇圧チョッパ回路の正
   出力ラインと負出力ラインとの間に介在され、第１、第
   ２、第３の検出抵抗から成る直列回路と、正入力端子に
   基準電圧が、負入力端子に前記入力電圧検出手段の検出
   結果が与えられ、出力が前記第２の検出抵抗と第３の検
   出抵抗との接続点および前記昇圧チョッパ回路の出力電
   圧検出端子に接続されるコンパレータと、前記第１の検
   出抵抗と第２の検出抵抗との接続点と前記コンパレータ
   の負入力端子との間に介在されるヒステリシス電圧供給
   抵抗とを備えて構成されることを特徴とするスイッチン
   グ電源装置の力率改善回路。