JPH0799775A

JPH0799775A - 電源装置

Info

Publication number: JPH0799775A
Application number: JP23983593A
Authority: JP
Inventors: Takashi Mirumachi; 隆美留町; Masayoshi Saitou; 政与志齋藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-09-27
Filing date: 1993-09-27
Publication date: 1995-04-11
Anticipated expiration: 2018-06-16
Also published as: JP3416219B2

Abstract

(57)【要約】【目的】コンデンサ入力形整流コンバータを備えて、
単一または複数の電圧出力系を有するスイッチング電源
において、リップル電流が少なく、装置を小形化し得る
と共に、電源投入時の突入電流を防止し、かつ入力電圧
の変動によらず確実に予備充電の完了を判断し得る整流
装置を備えたこの種の電源装置を提供する。【構成】このため、電源装置に力率改善手段と、所望
の単一／複数出力を得るＤＣ−ＤＣコンバータとを備え
ると共に、平滑用電解コンデンサＣ１と直列に接続した
スイッチング素子ＳＷ１による突入電流制限回路と、前
記電解コンデンサＣ１の充電状態の判定をこのコンデン
サＣ１の端子電圧値と入力される交流電圧値との比較に
より行う整流装置を備えるよう構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンデンサ入力形整流コ
ンバータを備えた多出力のスイッチング電源に関し、入
力電流波形の歪による力率低下や、高長波電流の発生を
防ぎ、無効電力の発生を低減したり、同一商用電源ライ
ンに接続された機器の誤動作等を防ぎ、また電源投入時
のコンデンサへの突入電流を抑制して、電力の有効利用
を可能とするためのスイッチング電源回路に関するもの
である。

【０００２】

【従来の技術】従来より、各種の電子機器の直流電源装
置としては、コンデンサインプット形の整流、平滑回路
を用いた整流装置が用いられてきており、一般に、商用
周波数の交流を直流に変換する場合、ダイオードによる
整流回路とコンデンサによる平滑回路、そして、平滑回
路に使用するコンデンサへの突入電流を防止するための
抵抗による予備充電回路と予備充電回路の抵抗を短絡す
る電磁接触器からなる突入電流防止回路により構成され
ている。図２３に、このような方式を用いた従来の整流
装置の回路構成例を示す。

【０００３】図２３において、５１，５２は入力端子で
あり、交流電圧が印加される端子である。入力端子５１
は整流器スタックＲＣ１の交流端子に、入力端子５２
は、整流器スタックＲＣ１の他の交流端子に接続され、
整流器スタックＲＣ１のプラス端子は抵抗Ｒ１の一方の
端子及び電磁接触器ＭＣ１の一方の接点に接続される。
また、抵抗Ｒ１のもう一方の端子及び電磁接触器ＭＣ１
のもう一方の接点は平滑用コンデンサＣ１及び出力端子
５３に接続され、整流器スタックＲＣ１のマイナス端子
は出力端子５４に接続される。

【０００４】電磁接触器ＭＣ１のオン，オフを制御する
ために、コンデンサＣ１と並列に電圧検出回路５５が接
続されている。電圧検出回路５５は分圧抵抗回路，比較
器等から構成されるもので、コンデンサＣ１の端子電圧
を検出する。電圧検出回路５５の出力は駆動回路５６に
接続され、駆動回路５６は電磁接触器ＭＣ１を駆動す
る。

【０００５】次に図２３の回路における動作を説明す
る。入力電源端子５１，５２に交流電源を接続すると、
整流器スタックＲＣ１の整流作用により脈流に変換され
る。このとき電磁接触器ＭＣ１の接点はブレークしてお
り、コンデンサＣ１は抵抗Ｒ１で予備充電され、電圧は
徐々に上昇する。予備充電が繰返されコンデンサＣ１の
電圧が上昇して所定の電圧に達した時、電圧検出回路５
５は信号を駆動回路５６に送出する。

【０００６】駆動回路５６は、電圧検出回路５５からの
信号を受けて、電磁接触器ＭＣ１を駆動して接点をメー
クさせる。電磁接触器ＭＣ１の接点がメークすると抵抗
Ｒ１が短絡され、予備充電回路は無視され、整流器スタ
ックＲＣ１と平滑用コンデンサＣ１とによる整流、平滑
回路として動作し、直流電力は出力端子５３，５４によ
り所定の負荷に供給される。

【０００７】以上のように、平滑用コンデンサＣ１が未
充電状態のときは予備充電回路により予備充電し、予備
充電が完了したならば予備充電回路を切離すことによ
り、電源投入時の突入電流を抑制しながら整流、平滑化
を行い直流電力を得る。

【０００８】

【発明が解決しようとする課題】

（１）しかしながら、前記のような従来例のコンデンサ
入力形整流方式にあっては、図１１にその一例の回路構
成図、図１２（ａ）にその入力電圧／電流波形図を示す
ように、交流サイクルの全期間ではなく入力電圧がコン
デンサの端子電圧以上になった期間でのみ電流が流れ
る。コンデンサに流れる充電電流ｉ_c の平均値は、直流
出力電流Ｉ₀ に等しくなるため次式のように表すことが
できる；Ｉ₀ ＝Ｉ／Ｔ・∫ｉ_c ｄｔつまり、充電電流ｉ_c の面積が出力電流Ｉ₀ と等しく、
同じ出力電流を得るためには導通帰還が狭くなればなる
ほどコンデンサの充電電流のピーク値が大きくなる。そ
のため次式で表される充電電流の実効値は、非常に大き
くなる；ｉ_crms＝SquareRoot( １／Ｔ・∫ｉ_c ²ｄｔ）そのため、平滑用の電解コンデンサのＥＳＲ（等価直列
抵抗）での内部損失による温度上昇を招き、寿命の低下
の原因となり電源の信頼性を向上させる点で問題とな
る。また、前述の実効電流が大きくなることにより実効
電力と皮相電力との比で表される力率の低下が発生する
という問題がある。

【０００９】一方、他の整流方式であるチョーク入力形
整流方式は、前述のコンデンサ入力形整流方式に比べ、
チョークコイルのインピーダンス分によりピーク値が押
されることで導通期間が広がる分力率が改善されるが、
整流出力電圧が脈流電圧分の平均値となるため入力電圧
の実行値に対して低くなる点や、出力電流が小さい場合
にコンデンサ入力形の整流動作となるため出力電圧が上
昇してしまうという問題や、インダクタンスの大きなチ
ョークコイルは形状が大きく、重量も重くなるため小形
装置には不向きであるという問題があった。

【００１０】以上のような問題を解決するための整流方
式としては、アクティブフィルタと呼ばれる整流方式が
採用されるようになってきている。この方式は図１２
（ｂ）にその入力電圧／電流波形図の一例を示すような
回路構成の整流回路で、入力電圧に対して全周期にわた
り商用周波数に対し十分に高い周波数でスイッチ素子を
スイッチングさせることにより、入力電流波形がスイッ
チング毎に流れる電流の平均値となり、電流波形を正弦
波状に整形できるものである。

【００１１】これにより、電流波形歪により起因する問
題点は解決されるが、回路の構成上その後段に設けられ
る電源とは別に制御回路やスイッチング素子を用意しな
ければならず、電源装置を小形装置に組込む場合の問題
や、コストアップになるなどの問題があった。

【００１２】以上のように、電力を有効活用し、かつ、
商用電源ラインに接続された電気機器に誤動作などの悪
影響を与えないためには、力率をほぼ‘１’に近づける
制御が可能なアクティブフィルタがもっとも有効である
が、その回路はほぼスイッチング電源と同等の回路構成
となるため、整流部とコンバータ部にそれぞれ一つずつ
制御装置を持つ形となり、複数の出力系統を持つ電源装
置においては制御回路が極めて複雑となってしまうとい
う問題があった（第１の問題点）。

【００１３】（２）また前記のようなコンデンサ入力形
整流方式は、コンデンサの電荷が零の時には短絡状態に
等しいため、電源投入時に大きな突入電流が発生してし
まうという問題があった。

【００１４】この問題を解決する従来の方法としては、
整流回路に何らかのインピーダンス成分を挿入すること
で電流値を押えていた。図１８に従来の代表的な突入電
流の制限方法を示す。図１８（ａ）はパワサーミスタを
使用した場合で、温度上昇に伴って抵抗値が下がること
を利用する方法、図１８（ｂ）はサイリスタ等を用いた
場合で、トランスの出力をゲート信号として利用する方
法である。

【００１５】しかしながら、図１８（ａ）のようにパワ
サーミスタをインピーダンス成分として利用した場合
に、熱時定数のため電源をオフしてから元の抵抗値に戻
るまで時間がかかるため、短いインターバルでスイッチ
をオン／オフすると電流制限能力を失って突入電流が流
れてしまうという欠点があり、また図１８（ｂ）のよう
にサイリスタなどを用いる場合にはスイッチ投入後、あ
る時間経過してからゲート信号を加えてやることで、サ
イリスタを導通させ抵抗を短絡し、抵抗での損失を発生
させないようにすることが可能となるが、サイリスタが
導通した時点で再度コンデンサへの突入電流が流れるた
め、サイリスタが導通するまでの時間を平滑コンデンサ
の充電時定数に合せて十分に長く取らなければならず、
また、電源を再投入する場合にコンデンサに電圧がある
程度残っている場合、制御ＩＣ等の起動時間が短くな
り、つまり、スイッチング素子の動作までの時間が短く
なることで、サイリスタの起動時間が短くなり、突入電
流が流れてしまう等の欠点があった。

【００１６】このように、大きな突入電流はコンデンサ
自身や整流ダイオード、電源スイッチの接点などにスト
レスが掛かるという点で問題であった（第２の問題
点）。

【００１７】（３）さらにまた、前記のような従来例の
整流装置にあっては、予備充電の完了を、予め入力電圧
との電圧差が十分に小さくなるように設定された基準値
とコンデンサ端子電圧を比較して判断しているため、電
圧の変動により入力電圧が高くなった場合には、入力電
圧とコンデンサ端子電圧の電圧差が小さくならないうち
に予備充電が完了したと判断して電磁接触器を動作させ
てしまっていた。（第３の問題点）。

【００１８】本発明は以上のような問題点に鑑みてなさ
れたもので、これらの問題点を解決し得るこの種の電源
装置の提供を目的としている。

【００１９】

【課題を解決するための手段】このため、この発明にお
いては、（１）第１の問題点を解決するため、アクティブフィル
タ部とＤＣ−ＤＣコンバータ部の制御をディジタル制御
とし、その回路部分を同一チップに集積した集積回路と
を備えたことを特徴とし、以下のような構成とする。

【００２０】アクティブフィルタの出力電圧を検出手
段Ａｃｖ、電流検出手段Ａｃｉと入力電圧波形検出手段
Ａｖｉｎと、コンバータトランスの２次側の巻線の出力
電圧の変動を検出する出力電圧検出手段と、前記出力電
圧検出手段で検出した電圧が所定値より低下、もしく
は、上昇した場合に、前記電圧検出手段Ａｃｖで検出し
た検出レベルを補正するレベル補正手段と、前記電圧検
出手段Ａｃｖ、電流検出手段Ａｃｉで検出したそれぞれ
の検出レベルを出力電圧制御信号として、アクティブフ
ィルタのスイッチング素子の駆動回路へフィードバック
するＰＷＭ制御手段を備えるようにする。

【００２１】前記ＰＷＭ制御手段は、前記レベル補正
手段により補正された前記電圧検出手段の出力値と前記
入力電圧波形出力検出手段Ａｖｉｎの検出値を掛け算す
る乗算器と、前記電流検出手段Ａｃｉの検出値と前記乗
算器の出力値とを比較するアナログコンパレータと、こ
のアナログコンパレータの出力によりカウントアップ／
ダウンが選択されるアップ／ダウンカウンタと、チョー
クコイルの電流検出巻線のゼロクロス検出回路からのゼ
ロクロス信号、または前記アップ／ダウンカウンタ自身
のオーバカウント信号により前記アップ／ダウンカウン
タの出力値をロードする第２のカウンタと、この第２の
カウンタの出力値と所定のディジタル値を比較する第１
のディジタルコンパレータと、このコンパレータ出力を
アクティブフィルタ部のスイッチング素子の駆動回路へ
出力する機能と、前記第２のカウンタと所定のディジタ
ル値を比較し前記ゼロクロス信号による第２のカウンタ
のロード動作を禁止／許可する第２のディジタルコンパ
レータと、前記アップ／ダウンカウンタの出力値と所定
のディジタル値とを比較し前記アップ／ダウンカウンタ
のカウントアップ動作を禁止／許可する第３のディジタ
ルコンパレータで構成する。

【００２２】前記ＰＷＭ制御手段と共に、ＣＰＵ，Ｒ
ＯＭ，ＲＡＭ及びこれに付随するディジタル回路とディ
ジタル−アナログ変換器、そしてこれに付随するアナロ
グ回路を同一チップ上に集積して集積回路とする。

【００２３】（２）また前記第２の問題点を解決するた
めに、本発明においては、電源ラインとコンデンサの間
に双方向性のスイッチング素子またはスイッチング回路
を直列に接続し、コンデンサの充電電流を定電流となる
ように制御することで、突入電流の抑制を図るよう構成
する。

【００２４】（３）さらにまた、前記第３の問題点を解
決するために、本発明においては予備充電の完了を判定
する手段として、平滑用コンデンサの端子電圧を検出す
る手段と交流入力の電圧値を検出する手段の２つの検出
手段を設け２つの検出手段の結果から予備充電の完了を
判定する構成とする。

【００２５】以上の各項に示す構成により、前記目的を
達成しようとするものである。

【００２６】

【作用】以上のような本発明構成によれば、（１）アクティブフィルタを構成するために電源制御用
ＩＣとは別にアクティブフィルタ制御ＩＣを用いて制御
回路を構成する必要がなくなり、また、制御回路を全て
ディジタル処理方式としたことで制御パラメータをソフ
トで自由に変更可能であり、システム化が容易である。
さらに、アクティブフィルタにより平滑用電解コンデン
サへ流れるリップル電流をサイン波状となるため、リッ
プル電流値を大幅に低減でき、小形の平滑コンデンサを
用いても高い信頼性が得られることにより、制御回路の
コンパクト化と電解コンデンサの小形化により、さらな
る電源装置の小形化が可能となる。

【００２７】（２）また前記（２）のような本発明の突
入電流制限回路によれば、コンデンサ入力形整流回路で
の電源投入時の突入電流を抑制し、かつ、コンデンサの
端子電圧の安定時間を短くすることが可能となる。ま
た、充電電流を分散することにより、コンデンサ入力形
整流回路のもう一つの欠点である、電圧ピーク付近での
み電流が流れることによる入力力率の低下などの低減が
可能となる。

【００２８】（３）また前記（３）のような本発明の整
流装置構成によれば、入力電圧の変動によらず確実に予
備充電の完了を判断できる。

【００２９】

【実施例】以下に、本発明を実施例に基づいて説明す
る；（第１実施例）図１に、本発明に係る電源装置の第１実
施例の回路構成図、また図２に、この実施例のＰＷＭ制
御手段の構成ブロック図を示す。

【００３０】図１において、Ａｃｉｎは入力電流検出回
路、Ｚｓはコイルに流れる電流のゼロクロスを検出する
ゼロクロス検出回路、Ａｖｉｎはライン電圧波形を取込
むための入力電圧波形検出回路、ＡｃｖはコンデンサＣ
１の両端電圧を検出するための電圧検出回路、１は、２
次側の出力電圧を検出するための出力電圧検出回路、２
は、電圧検出回路１の検出値により電圧検出回路Ａｃｖ
の検出値を補正するためのレベル補正回路、３は、前記
レベル補正回路２の出力値によりフィードバック制御を
行うためのＰＷＭ制御手段である。

【００３１】４は、パワーＭＯＳＦＥＴＱ１を前記Ｐ
ＷＭ制御手段３の出力信号で駆動するための駆動回路、
５は、クロック７のパルス信号を分周回路６で分周した
信号を制御信号としてパワーＭＯＳＦＥＴＱ２を駆動
するための駆動回路である。

【００３２】ＤＢ１は交流ＡＣを整流するためのダイオ
ードブリッジ、Ｌ１は、アクティブフィルタを構成する
コイル、Ｄ１は平滑回路を構成するダイオード，Ｃ１は
コンデンサ、Ｔ１はコンバータトランス、Ｄ２，Ｄ３，
ＣＨ１，Ｃｏはそれぞれ２次側の平滑回路を構成する各
ダイオード，コイル，コンデンサである。

【００３３】図１のＰＷＭ制御手段３を示す図２におい
て、１１は、レベル補正された電圧検出信号Ｖｏｓと基
準値Ｖｒｅｆとの誤差を増幅するための誤差増幅器、１
２は、入力電圧波形信号Ｖｗｓｅｎに前記誤差増幅器１
１の出力を乗ずる乗算器、１３は、電流検出信号Ｉｓｅ
ｎと前記乗算器１１の出力とを比較するためのアナログ
コンパレータである。

【００３４】１５は、アナログコンパレータ１３の出力
により、カウントアップ／カウントダウンを選択するた
めのアップ／ダウンカウンタ、１６は、アップ／ダウン
カウンタ１５の出力値をロードし、カウントダウンする
第２のカウンタであるダウンカウンタである。

【００３５】１９は、ダウンカウンタ１６の出力値と所
定のディジタル値Ｘとを比較するための第１のディジタ
ルコンパレータ、２０は、ダウンカウンタ１６の出力値
と所定のディジタル値Ｙとを比較し、ダウンカウンタ１
６のカウントアップ動作を禁止／許可するための第３の
ディジタルコンパレータ、１４は、アップ／ダウンカウ
ンタ１５のカウントモードを制御するためのアップ／ダ
ウン制御回路、１７は、ダウンカウンタ１６のアンダフ
ロー信号ｆにより、ダウンカウンタ１６にロード信号ｈ
を生成するためのフリップフロップ回路（以下Ｆ／Ｆ）
である。また、１８はディジタルコンパレータ、２１は
ゲートを示す。

【００３６】つぎに、図１に基づいて動作を説明する；
まず、アクティブフィルタ部の動作を説明する。入力電
源端子に接続された商用周波数電源は、整流ブリッジＤ
Ｂ１により整流された後、一端はコイルＬ１を介してＦ
ＥＴＱ１のドレインに接続され、ダイオードＤ１を通
って電解コンデンサＣ１の‘＋’側に接続される。もう
一端は前記ＦＥＴＱ１のソースに接続された前記電解
コンデンサＣ１の‘−’側に接続されている。

【００３７】この回路において、スイッチング素子Ｑ１
が一定の間隔で断続すると、電源ラインはショート／オ
ープンが繰返され、コイルＬ１に流れる電流は三角波と
なり、ダイオードＤ１を介して接続された電解コンデン
サには、ＦＥＴＱ１がオンの時には負荷を通して放
電、オフの時にはコイルＬ１に蓄えられていたエネルギ
ー分だけ充電する方向に流れる。これを前記スイッチン
グ素子Ｑ１の駆動信号を図３の動作タイミングチャート
に示すようなパルス幅のものとすることにより、コイル
Ｌ１に流れる電流の平均値は、図示のような正弦波状の
ものとなり、入力電流波形は正弦波状となる。また、こ
こで、コンデンサＣｏに負荷を接続した場合に負荷電流
の大きさによって、入力電流波形の振幅を可変すること
により、コンデンサＣｏの両端電圧の定電圧化が可能と
なる。

【００３８】すなわち、本実施例ではコンバータトラン
スＴ１を介して２次側に所望の電圧を得るのであるが、
これは出力電圧検出回路Ａｃｖの検出値を出力電圧検出
回路の検出値により補正するレベル補正回路により補正
し、その値Ｖｏｓと規定の基準電圧Ｖｒｅｆとの誤差分
を入力電圧波形検出回路Ａｖｉｎの検出値Ｖｗｓｅｎを
乗算器Ｍ１１２により乗算し、その値と電流検出回路
Ａｃｉの検出値Ｉｓｅｎとを比較することにより、図示
のような駆動信号をＰＷＭ制御手段３において生成し、
出力電流に応じた入力正弦波電流を生成しつつ、２次側
出力を定電圧化することが可能となる。

【００３９】つぎに、ＤＣ−ＤＣコンバータ部について
説明する；図１において、コンバータトランスＴ１の１
次巻線Ｎ１の一端は前記電解コンデンサＣ１の‘＋’側
に接続され、もう一端はパワーＭＯＳＦＥＴＱ２のド
レインに接続されている。パワーＭＯＳＦＥＴＱ２が
断続することにより、２次側巻線Ｎ２には巻線比に応じ
た電圧が発生する。本実施例では、ＰＷＭ制御手段３に
入力されるクロック信号を分周し、一定の周波数とデュ
ーティを作りだし、スイッチングを行っている。これに
より２次側巻線Ｎ２に発生した交流電圧は、ダイオード
Ｄ２，Ｄ３と電解コンデンサＣｏにより整流・平滑さ
れ、電源出力として外部に出力される。この出力を出力
電圧検出回路１の検出値により前記電圧検出回路Ａｃｖ
の検出値をレベル補正回路２によって補正することによ
りコンデンサＣｏの両端電圧が可変し、出力電圧が定電
圧化される。

【００４０】つぎに、図２に基づいてＰＷＭ制御手段３
の動作を説明する；前記電流検出回路Ａｃｉの検出値か
らゼロクロス信号を生成するゼロクロス検出回路Ｚｓか
らの出力信号をゲート２１を介してダウンカウンタ１６
のプリロード端子に接続されている。プリロード端子に
信号が入るとカウンタ１６は強制的にアンダフローを生
成する構成となっており、アンダフロー出力はＦ／Ｆ１
７を介してダウンカウンタ１６のロード端子に入力さ
れ、かつアップ／ダウン制御回路１４に入力される。

【００４１】ダウンカウンタ１６は商用電源周波数（５
０Ｈｚ，６０Ｈｚ）より十分に大きな周波数を発生させ
る不図示の発振回路のクロック信号ｃｌｋにより駆動さ
れる。カウンタ１６のロード信号入力時に入力されるデ
ータを設定するためのデータ入力端子には、アップ／ダ
ウンカウンタ１５が接続されている。このカウンタ１５
は、図１のレベル補正回路２の出力値と、基準値Ｖｒｅ
ｆとの誤差分と前記入力電圧波形検出回路Ａｖｉｎの検
出値を掛合わせた値と、電流検出回路Ａｃｉの検出値と
を比較するアナログコンパレータ１３の出力と、ディジ
タルコンパレータ１８とＦ／Ｆ１７の出力から、アップ
／ダウン信号及びクロックを生成するアップ／ダウン制
御回路１４により、アップまたはダウンカウントが行わ
れる。カウンタ１６の出力はコンパレータ１９，コンパ
レータ２０に接続され、コンパレータ１９はカウンタ１
６と設定値入力Ｘとを比較してパルス信号を発生する。
このパルス信号により図１の駆動回路はパワーＭＯＳＦ
ＥＴＱ１を駆動する。

【００４２】コンパレータ２０は、ダウンカウンタ１６
の出力値と設定値Ｙとを比較して図１のゼロクロス検出
回路Ｚｓの出力をダウンカウンタ１６のプリロード端子
に出力するゲート２１をオン／オフする。また、ディジ
タルコンパレータ１８はアップ／ダウンカウンタ１５出
力値と設定値入力Ｚとを比較してその結果をアップ／ダ
ウン制御１４に入力する。

【００４３】また、コンパレータ１８は、アップ／ダウ
ンカウンタ１５の上限を設定値Ｚと比較して規制する。
これは極端にパルス周期が大きくなったときに、図１の
チョークコイルＬ１が飽和して大きな電流がパワーＭＯ
ＳＦＥＴＱ１に流れることによる破壊を防止するため
である。つまり、コンパレータ１８がアクティブになる
とアップ／ダウン制御１４の出力ｄを強制的にダウンモ
ードとすることにより前記問題を回避する。

【００４４】つぎにその動作タイミングを図１〜３によ
り説明する；Ｑ−ＳＩＮで示される波形は、図１のコイ
ルＬ１に流れる電流を示している。まず図２のｃで表わ
されるカウンタ１６の値が図中Ｘで表わす設定値より大
きい時、コンパレータ１９の比較によりＦＥＴＱ１は
駆動回路の駆動信号ｅによりオンとなり、それによりコ
イルＬ１にはライン電圧が印加され電流ｉＬが流れる。
次にカウンタ１６がカウントダウンしていき、設定値Ｘ
より小さくなるとコンパレータ１９の出力は反転し、そ
れによりＦＥＴＱ１はオフする。これによりコイルＬ
１に蓄えられていたエネルギーがダイオードＤ１を介し
て、コンデンサＣ１の充電電流となり、電流波形として
は図３のような三角波となる。このコイルＬ１に流れる
電流が零レベルに至ったか否かを、図１のゼロクロス検
出回路Ｚｓにより検知し、立ち下がり時にゼロクロス信
号ａを発生させ、ダウンカウンタ１６のプリロード信号
ａ・１をゲート２１を介して入力する。

【００４５】プリロード信号ａ・１によりダウンカウン
タ１６は強制的にアンダフローを発生させる。なお何等
かの原因によりプリロード信号が生成されなくともダウ
ンカウンタ１６は０以下にダウンカウントしようとした
ときにアンダフローｆを発生させる。アンダフローｆが
生成されると、Ｆ／Ｆ１７を介してダウンカウンタ１６
に信号ｈが入力され、アップ／ダウンカウンタ１５の出
力値がダウンカウンタ１６にロードされ、再びＦＥＴ
Ｑ１はオン状態となる。以上を１サイクルとして動作が
繰返される。

【００４６】また、ディジタルコンパレータ２０は、ダ
ウンカウンタ１６と設定値入力Ｙとを比較して、ゲート
２１を開閉する。これはノイズ等によりゼロクロス信号
ａが所望のタイミング以外で生成されたとしても、必要
最低限のオフ期間を確保するために機能する。これによ
り、コイルに流れる電流が完全に０になってから再び電
流が流れることになり、電流が不自然な連続状態となら
ずに平均電流波形がより正弦波に近いものとすることが
可能となる。

【００４７】一方、図２におけるアップ／ダウン制御１
４はコンパレータ１８の出力と、Ｆ／Ｆ１７のロード信
号ｈとからアップ／ダウンの信号ｄとクロックｃｌｋを
生成し、アップ／ダウンカウンタ１５へ出力する。これ
は一般にロード信号ｈに同期した適当なタイミングでア
ップ／ダウンを行わないと、変化途中の不定なデータが
ダウンカウンタ１６へロードされる可能性があるため
で、図ではロード信号ｈの立上がりでアップ／ダウンの
切換えを行い、立下がりでアップ／ダウンカウンタ１５
を駆動している。アップ／ダウンカウンタ１５の値が大
きくなると、ＦＥＴＱ１のオン時間は長くなり、コイ
ルに流れる電流の最大値ｉ_LPは次式で示されるとおりに
大きくなり、また小さくなると低下する。

【００４８】ｉ_LP＝Ｖ／Ｌ＊ｔ_on つまり、電流波形を正弦波とするには、振幅が最大とな
るまではアップ／ダウンカウンタ１５は、接続された負
荷が一定ならば順次カウントアップされていき、負荷変
動があればそれに対応してカウント値を増減しながらカ
ウントアップを行い、それ以降ゼロクロスまでは逆の動
作を行っていき、これをスイッチング周波数のサイクル
毎に繰返すことになる。

【００４９】（第２実施例）図４に第２実施例の回路構
成図を示す。この図４は、前記第１実施例における図２
のＰＷＭ制御回路３と、ＣＰＵ３０，ＲＯＭ３１，ＲＡ
Ｍ３２及びこれに付随するディジタル回路と、ディジタ
ル−アナログ変換器とこれに付随するアナログ回路とを
同一チップ上に集積した実施態様例の簡単なブロック図
である。この集積回路により力率改善作用を備える電源
装置の小形化，システム化が容易となる。

【００５０】（第３実施例）図５に第３実施例の回路構
成図（前記図４相当図）を示す。この実施例は、前記第
２実施例のように、システム化した場合に適用されるも
ので、この場合、予め１サイクルもしくは半サイクルの
正弦波データをＲＯＭ３１またはＲＡＭ３２内に持つこ
とにより、入力電圧検出回路Ａｖｉｎ、電圧検出回路Ａ
ｃｖ、出力電圧検出回路１、レベル補正回路２、さらに
ＰＷＭ制御手段３において、図６にその図２相当図を示
すように、入力段の誤差増幅器、乗算器を省くことがで
きるため、より安価な構成とすることが可能となる。回
路動作は、ほぼ第１実施例と同様であるが、図５でライ
ン同期回路３３が設けられたのと入力電流波形の制御値
の算出方法が異なる。

【００５１】図７にその動作説明用タイミングチャート
を示すように、システム化により、出力系統の電力配分
や、そのタイミングはＣＰＵ３０により管理されるた
め、負荷の切換えタイミングに応じて、ＲＯＭ３１内に
持つ正弦波データの波高値を変化させたデータｗを生成
し、それを入力電流検出回路Ａｃｉｎの検出値Ｉｓｅｎ
とアナログコンパレータ１３により比較することで同一
の制御が行われる。なお、正弦波のデータはライン電圧
に同期させたもので演算／データ生成が行われるものと
する。

【００５２】（第４実施例）図８に第４実施例のＰＷＭ
制御手段の回路構成図（図６相当図）を示す。この実施
例は、前記第３実施例において、より高精度の制御を行
う場合に適用するよう意図されたものである。前記第３
実施例においては、その制御系が実際に出力電圧を確認
していないため、予め決められた負荷に応じた電圧レベ
ルでしか制御されず、モータ負荷やされに付随する機械
系の劣化により、負荷のレベルが変化した場合には制御
精度が著しく悪くなる怖れがある。この第４実施例で
は、これら制御体の変化によらない制御精度を得られる
ようにしたものである。

【００５３】回路動作は、第３実施例とほぼ同様で、図
９に前記図７相当図を示すように、所定比較値ｗを出力
電圧検出回路で検出された値を基に補正するようにした
点のみが相違する。

【００５４】この第４実施例では、図８に示すように、
出力電圧検出回路３４の検出値とＣＰＵ３０からの出力
波形のピークホールド値とを比較し、初期状態での出力
電圧レベルと現状態での差分をとり、その差分に応じた
値を可変ゲインアンプに出力するレベル可変（補正）回
路３５を設け、ＰＷＭ制御手段３への出力レベルを変化
させる構成とする。これにより図９に示すような、劣化
などにより負荷への電力レベルが変化した場合でも補正
が可能となる。

【００５５】（第５実施例）図１０に第５実施例の回路
構成図（図１相当図）を示す。この実施例は、前述して
きた回路より力率の改善効果は多少減少しても、より安
価で小形化を図る場合に適用される。つまり、ＤＣ−Ｄ
Ｃコンバータのスイッチング素子と、力率改善手段のス
イッチング素子とを一つにまとめたことのみが第１実施
例と相違する。これにより、前述図１における分周回路
６や駆動回路５が不必要となり、より小形化を図ること
ができる。これ以外の動作はほぼ同様である。

【００５６】（第６実施例）以下に、本発明の突入電流
制限回路の実施例を、その構成図図１３を参照して説明
する；図示のように、この実施例の突入制限回路は、電
流検出回路４１とスイッチング回路ＳＷ１、電流制御回
路４２、比較回路４３、ＯＲ回路４４、入力電圧検出回
路４７、コンデンサ端子電圧検出回路４８、電解コンデ
ンサＣ１で構成されており、一般的なＰＷＭ制御方式の
ラインオペレート形スイッチング電源の平滑コンデンサ
部に用いて、以下のように動作を行う。

【００５７】入力電源端子に接続された商用周波数電源
は、整流ブリッジ（ダイオードＤ１〜Ｄ４）により整流
された後、一端はスイッチング回路ＳＷ１と電流検出回
路４１を介してコンデンサＣ１に接続され、もう一端は
トランスＴ１を介してスイッチ素子Ｑ１に接続される。

【００５８】スイッチング電源（ＤＣ−ＤＣコンバー
タ）の動作としては、スイッチ素子Ｑ１を断続すること
で、トランスＴ１の２次側へ電力を伝達し、２次側に発
生した交流出力をダイオードＤ５で整流し、チョークコ
イルＬ１と電解コンデンサＣ２とで構成される平滑回路
によって平滑し負荷に供給する。この平滑された直流出
力は、電圧検出回路４５で検出され、フォトカプラＰＨ
を介してＰＷＭ制御回路４６に入力することにより出力
電圧の定電圧制御が行われる。

【００５９】本実施例の制御回路の動作はスイッチング
電源制御動作と平行して以下のように行われる；電流制
御回路４２は、図１４の電圧・電流波形図に示すよう
に、電源が投入されると入力電圧を分圧したものを電流
制御回路４２の補助電源とすることで、時間ｔ１で起動
する。制御回路４２が起動すると、スイッチング回路Ｓ
Ｗ１はコンデンサＣ１を充電すべくオンされる。ＳＷ１
がオンになると、電流が電流検出回路４１を通ってコン
デンサＣ１に流れ込む。この流入電流の大きさは電流検
出回路４１により検出され、電流制御回路４２に送られ
る。電流制御回路４２は、図１４に示すように電流値が
１Ｈ以上となると比較レベルを１Ｌとし、１Ｌ以下にな
ると、また１Ｈとするというように基準値に対し、ある
幅（ヒステリシス幅）を持ってコンデンサに流入する電
流が一定となるようにスイッチング回路ＳＷ１のオン／
オフの制御を行う。

【００６０】このようにコンデンサＣ１が一定電流で充
電され、時間ｔ２後にコンデンサＣ１の端子電圧ＶＣ１
が、ある電圧ＶＣ₀ に達すると、コンデンサＣ１のプラ
ス側に接続された不図示の分圧回路で規定される電圧が
ＰＷＭ制御回路４６の電源電圧値Ｖｃｐに達し、ＰＷＭ
制御回路４６が起動され、負荷へ電力供給が開始され
る。

【００６１】また、比較回路４３により入力電圧Ｖｉｎ
とコンデンサＣ１の端子電圧ＶＣ１を常時監視し、入力
電圧Ｖｉｎが端子電圧ＶＣ１より低い場合には、比較回
路４３はＨｉレベルをＯＲ回路４４に出力することで電
流制御回路４２からの信号をキャンセルし、スイッチン
グ回路ＳＷ１がオン状態を保つように回路が作動し、負
荷への電力供給を行い、入力電圧Ｖｉｎが端子電圧ＶＣ
１よりも高い場合には、比較回路４３はＬｏｗレベルを
ＯＲ回路４４に出力することで、電流制御回路４２の信
号でスイッチング回路ＳＷ１は前述したように定電流充
電動作を行う。

【００６２】以上説明したように、本実施例によればコ
ンデンサ入力形整流回路において、電源投入時の突入電
流を抑えることが可能となり、入力電圧とコンデンサの
端子電圧を比較することにより、再突入電流が流れるこ
とを抑えることが可能となる。また電流制御の基準値の
変更により起動時間を任意に可変することも可能とな
る。

【００６３】なお、本実施例で述べたスイッチング回路
ＳＷ１は、双方向性のスイッチング素子、または、スイ
ッチング素子の組合わせから成る双方向性の電流制御が
可能な回路である。

【００６４】（第７実施例）つぎに、図１５に、第７実
施例の回路構成図を示す。この回路構成は第６実施例と
同様であり、電流制御回路４２の構成をＦＥＴ等のスイ
ッチング素子とダイオードとの組合わせとした点が相違
する。

【００６５】これにより、コンデンサＣ１の端子電圧と
入力電圧を常時比較して制御信号の切換えを行うことな
く、入力電圧がコンデンサＣ１の端子電圧より低くなれ
ばコンデンサから電力が負荷に供給されることになり、
第６実施例と同様な回路動作を行いつつ、比較回路４
３，ＯＲ回路４４を削除でき、回路構成を簡単なものに
できる。

【００６６】（第８実施例）図１６に第８実施例の回路
構成路を示す。前記第６実施例の図１３に示した回路に
おいては、突入電流は抑えられるが、コンデンサ入力形
整流方式のもう一つの欠点である、電圧ピーク付近での
み電流が流れることによる入力力率の低下や、電流波形
歪の問題などは改善できない。そのための改善策とし
て、コンデンサＣ１に直列に挿入したスイッチング回路
ＳＷ１を起動時や、入力電圧Ｖｉｎよりコンデンサ端子
電圧ＶＣ１が低くなった時のみスイッチング動作をさせ
るのではなく、常時スイッチング動作を行うようにする
ことにより前記問題点の解決を図るものである。

【００６７】回路構成は前記第７実施例とほぼ同一であ
り、ダイオードＤｃをトランスＴ１とスイッチ素子の接
続ラインと、コンデンサＣ１と電源入力ラインの接続ラ
イン間に追加し、電流制御回路４２の制御方法を定電流
制御方式から電流制限方式とした点と、電源入力ライン
にローパスフィルタを挿入した点が相違する。

【００６８】以下に、図１６及びその電圧・電流波形図
の図１７を参照して動作を説明する；図１６に示すよう
に、スイッチ素子Ｑｃは、定電圧制御を行うＰＷＭ制御
信号をインバータ回路４９を介して入力することにより
駆動される。これにより、スイッチ素子Ｑ１がオンのと
きＱｃはオフ期間であり、スイッチ素子Ｑ１がオフのと
きＱｃはオン期間というように交互に動作を行うことと
なり、入力電流波形は、スイッチ素子Ｑ１で短絡，開放
を繰り返すことで、入力電圧に応じた電流が流れること
になり、図１７のようになる。また、コンデンサＣ１の
端子電圧は、スイッチ素子Ｑ１で電源が短絡された時に
トランスＴ１の自己インダクタンスに蓄えられたエネル
ギーと入力電圧とにより充電される。つまり昇圧チョッ
パのような動作を行い、図１７（ａ）に示すように電圧
波形は入力電圧波形に高調波電圧を重畳したものとな
る。

【００６９】しかし、このようにコンデンサＣ１に掛か
る電圧が通常よりも比較的大きくなるため起動時におけ
る突入電流はやはり大きなものとなってしまう。そこ
で、電流制御回路４２は、電流検出回路４１で検出した
コンデンサに流れ込む充電電流の値が設定値よりも大き
くなればその時点で、この反転ＰＷＭ制御信号のパルス
をオフし、ＰＷＭ制御回路４６の三角波発生回路から出
力される一つの三角波が終わるまでオフが保たれる制御
がパルス毎にかかるパルスバイパルス制御を行う。

【００７０】この制御回路により起動時のコンデンサへ
の突入電流は、ある一定値までに抑え込まれることにな
り、整流ダイオードなどの入力段の素子へのストレスを
軽減できるようになる。

【００７１】また、コンデンサＣ１が充分に充電されて
いる場合には、前述のような制御が行われることにより
入力電流波形は図１７（ｂ）のようになり、これは入力
ラインに挿入したローパスフィルタにより正弦波に近い
ものとなる。以上のように、この方式によれば回路構成
も簡単で、かつ、入力電流波形の改善による高調波成分
の除去や、入力力率の改善を図ることが可能となる。

【００７２】（第９実施例）以下、図１９の回路構成図
に基づいて本発明に係る整流回路の実施例について説明
する；図１９において、前記従来例図２３におけると同
一（相当）構成要素は同一符号で表わす。５１，５２は
入力端子で、交流電圧が印加される端子である。入力端
子５１は、整流器スタックＲＣ１の交流端子と電圧検出
回路５７の交流端子に、また入力端子５２は、整流器ス
タックＲＣ１の他の交流端子と電圧検出回路５７のもう
一方の交流端子に接続される。

【００７３】電圧検出回路５７は、整流器スタックＲＣ
７１、ＣＲ回路（抵抗Ｒ７１〜Ｒ７２、コンデンサＣ７
１）、分圧抵抗回路（Ｒ７３〜Ｒ７４）、比較器Ｑ７１
から構成され、入力交流電圧値を検出し、コンデンサＣ
１の端子電圧と比較する。

【００７４】整流器スタックＲＣ１のプラス端子は抵抗
Ｒ１の一方の端子及び電磁接触器ＭＣ１の一方の接点に
接続され、抵抗Ｒ１のもう一方の端子及び電子接触器Ｍ
Ｃ１のもう一方の接点は平滑用コンデンサＣ１及び出力
端子５３に接続される。また、整流器スタックＲＣ１の
マイナス端子は出力端子５４に接続される。前記の電圧
検出回路５７の出力は、駆動回路５６に接続され、駆動
回路５６は電磁接触器ＭＣ１を駆動する。

【００７５】づきに図１９の回路における動作を説明す
る。入力電源端子５１，５２に交流電源を接続すると、
整流器スタックＲＣ１の整流作用により脈流に変換され
る。この時電磁接触器ＭＣ１の接点はブレークしてお
り、コンデンサＣ１は抵抗Ｒ１で予備充電され、電圧は
徐々に上昇する。電圧検出回路５７は、コンデンサＣ１
の電圧と入力交流電圧を比較して、予備充電が繰返され
コンデンサＣ１の電圧が上昇して、電圧差が所定の値以
下に達した時に、予備充電完了と判断して信号を駆動回
路５６に信号を送出する。

【００７６】駆動回路５６は電圧検出回路５７からの信
号を受けて、電磁接触器ＭＣ１を駆動して接点をメーク
させる。電磁接触器ＭＣ１の接点がメークすると、抵抗
Ｒ１が短絡され予備充電回路は無視され、整流器スタッ
クＲＣ１と平滑コンデンサＣ１とによる整流、平滑回路
として動作し、直流電力は出力端子５３，５４により所
定の負荷に供給される。

【００７７】電圧検出回路５７は、ＣＲ回路の定数を適
当に設定することにより、ピーク電圧検出、実効値電圧
検出回路として機能する。なお、整流素子としては、全
波の整流器スタックを使用したが、単品のダイオード等
の半波整流素子を使用してもよい。

【００７８】以上のように、平滑用コンデンサが未充電
状態のときは予備充電回路により予備充電し、予備充電
が完了したならば予備充電回路を切離すことにより、電
源投入時の突入電流を抑制しながら整流、平滑を行い直
流電力を得ることができる。

【００７９】（第１０実施例）図２０に整流回路構成の
他の実施例の図１９相当図を示す。図２０において、前
記図１９におけると同一（相当）構成要素は同一符号で
示し、５１，５２は入力端子であり、交流電圧が印加さ
れる端子である。入力端子５１は、整流器スタックＲＣ
１の交流端子と電圧検出回路５７の交流端子に、また入
力端子５２は、整流器スタックＲＣ１の他の交流端子と
電圧検出回路５７のもう一方の交流端子に接続される。

【００８０】電圧検出回路５７は、整流器スタックＲＣ
７１、ＣＲ回路（抵抗Ｒ７１〜Ｒ７２、コンデンサＣ７
１）、分圧抵抗回路（Ｒ７３〜Ｒ７４）、比較器Ｑ７１
から構成され、入力交流電圧値を検出し、コンデンサＣ
１の端子電圧と比較する。電圧検出回路５７の出力は、
ＡＮＤ回路５８に接続される。

【００８１】整流器スタックＲＣ１のプラス端子は抵抗
Ｒ１の一方の端子及び電磁接触器ＭＣ１の一方の接点に
接続され、抵抗Ｒ１のもう一方の端子及び電磁接触器Ｍ
Ｃ１のもう一方の接点は、平滑用コンデンサＣ１及び出
力端子５３に接続される。また、整流器スタックＲＣ１
のマイナス端子は出力端子５４に接続される。

【００８２】コンデンサＣ１の端子電圧を検出するた
め、コンデンサＣ１と並列に電圧検出回路５５が接続さ
れている。電圧検出回路５５は、分圧抵抗回路、比較器
等から構成されるもので、コンデンサＣ１の端子電圧を
検出する。電圧検出回路５５の出力はＡＮＤ回路５８に
接続され、ＡＮＤ回路５８は、電圧検出回路５５と電圧
検出回路５７の出力の論理積をとる。また、ＡＮＤ回路
５８の出力は、駆動回路５６に接続され、駆動回路５６
は電磁接触器ＭＣ１を駆動する。

【００８３】つぎに図２０の回路における動作を説明す
る。入力電源端子５１，５２に交流電源を接続すると整
流器スタックＲＣ１の整流作用により脈流に変換され
る。この時電磁接触器ＭＣ１の接点はブレークしており
コンデンサＣ１は抵抗Ｒ１で予備充電され、電圧は徐々
に上昇する。予備充電が繰返されコンデンサＣ１の電圧
が上昇して所定の電圧以上に達した時、電圧検出回路５
５は予備充電完了と判断して信号をＡＮＤ回路５８に送
出する。

【００８４】電圧検出回路５７は、コンデンサＣ１の電
圧と入力交流電圧を比較して、予備充電が繰返され、コ
ンデンサＣ１の電圧が上昇して、電圧差が所定値以下に
達した時に、予備充電完了と判断して信号をＡＮＤ回路
５８に送出する。ＡＮＤ回路５８は、２つの信号の論理
積をとり、駆動回路５６に信号を送出する。

【００８５】駆動回路５６はＡＮＤ回路５８からの信号
を受けて、電磁接触器ＭＣ１を駆動して接点をメークさ
せる。電磁接触器ＭＣ１の接点がメークすると抵抗Ｒ１
が短絡されて予備充電回路は無視され、整流器スタック
ＲＣ１と平滑コンデンサＣ１とによる整流、平滑回路と
して動作し、直流電力は出力端子５３，５４により所定
の負荷に供給される。

【００８６】前記第９実施例と同様に、電圧検出回路５
７は、ＣＲ回路の定数を適当に設定することにより、ピ
ーク電圧検出、実効値電圧検出回路として機能する。な
お、整流素子としては、全波の整流器スタックを使用し
たが、単品のダイオード等の半波整流素子を使用しても
よい。

【００８７】（第１１実施例）さらに、整流装置の他の
実施例について説明する。図２１に、この第１１実施例
の回路構成図（図１９，２０相当図）を示す。図２１に
おいて前記各図１９，２０におけると同一（相当）構成
要素は同一符号で表わし重複説明は省略する。信号端子
５９は、トランジスタＱ１を介して駆動回路５６に接続
される。駆動回路５６は、電磁接触器ＭＣ１の動作に同
期した信号を信号端子５９に出力する。トランジスタＱ
１は、信号端子５９に接続される回路の信号レベルによ
り、必要に応じて付加される緩衝増幅用トランジスタで
ある。その他の接続、動作については前記第９実施例と
同様である。

【００８８】（第１２実施例）さらに、整流装置の他の
実施例について説明する。図２２にその回路構成図（図
１９〜２１相当図）を示す。図２２において、前記と同
一（相当）符号に関しては同様に重複説明を省略する。
ＤＣ−ＤＣコンバータ６０は、電圧安定化回路であり、
駆動回路５６に制御端子が接続される。駆動回路５６
は、電磁接触器ＭＣ１の動作に同期した信号をＤＣ−Ｄ
Ｃコンバータ６０に出力し、ＤＣ−ＤＣコンバータ６０
は、電磁接触器ＭＣ１に同期して運転制御される。その
他の接続、動作については前記第９実施例と同様であ
る。

【００８９】

【発明の効果】以上説明したように、本発明によれば、（１）コンデンサ入力形整流方式を用いたスイッチング
レギュレータにおいて、電圧ピーク付近のみで電流が流
れることにより発生する高調波ノイズや入力力率の低下
の問題が改善でき、かつ、スイッチングレギュレータと
して所望の出力電圧を得ることができる。また、制御回
路のディジタル化により集積化が可能となり、また、シ
ステムとしての構成も容易となる。さらにシステムとし
て構成した場合に、より簡単な回路構成へと変更でき、
安価で小形の電源装置を提供できる。

【００９０】（２）また、この電源装置の起動時などに
流れる大きな値となる突入電流をコンデンサと直列に接
続したスイッチング回路によって定電流制御を行うこと
によって一定電流値に抑え、入力段の整流素子やコンデ
ンサ等へのストレスを低減できる。

【００９１】また、ＰＷＭ制御により前記スイッチング
回路の制御を行い、電流制限を行いつつ、常時スイッチ
ング回路をオン／オフすることで電圧ピーク付近のみで
電流が流れることにより発生する高調波ノイズや入力力
率の低下の問題が改善できる。

【００９２】（３）また別の本発明による整流装置は、
突入制限回路における、予備充電の完了検知手段とし
て、平滑用コンデンサの端子電圧を検出する手段と交流
入力の電圧値を検出する手段の２つの検出手段を設け２
つの検出手段の結果から予備充電の完了を判定する構成
としたことにより、広範囲の入力電圧において確実に予
備充電の完了を判断でき、信頼性の高い整流装置を実現
し得る。

【図面の簡単な説明】

【図１】第１実施例の電源装置の回路構成図

【図２】第１実施例のＰＷＭ制御手段の回路構成図

【図３】第１実施例の動作タイミングチャート

【図４】第２実施例の回路構成図

【図５】第３実施例の図４相当図

【図６】第３実施例の図２相当図

【図７】第３実施例の動作説明用タイミングチャート

【図８】第４実施例の図６相当図

【図９】第４実施例の図７相当図

【図１０】第５実施例の図１相当図

【図１１】従来の電源装置の一例の回路構成図

【図１２】回路方式による入力電圧／電流波形図例

【図１３】第６実施例の突入電源制限回路構成図

【図１４】第６実施例の電圧・電流波形図

【図１５】第７実施例の回路構成図

【図１６】第８実施例の回路構成図

【図１７】第８実施例の電圧・電流波形図

【図１８】従来の突入電流防止回路例

【図１９】第９実施例の整流装置回路構成図

【図２０】第１０実施例の回路構成図

【図２１】第１１実施例の回路構成図

【図２２】第１２実施例の回路構成図

【図２３】従来の整流回路構成例

【符号の説明】

１出力検出回路２レベル補正回路３ＰＷＭ制御手段４駆動回路５駆動回路６分周回路７クロックＡｃｉｎ入力電流検出回路Ｚｓゼロクロス検出回路Ａｖｉｎ入力電圧波形検出回路Ａｃｖ電圧検出回路ＤＣ１整流ダイオードブリッジＤ１〜Ｄ４整流ダイオードＣ１，Ｃｏ，Ｃ₂ 平滑コンデンサＴ１トランスＤ３，Ｄｃ環流ダイオードＱ１，Ｑ２，Ｑｃスイッチ素子Ｌ１，ＣＨ１チョークコイル４１電流検出回路４２整流制御回路４３比較回路４４ＯＲ回路４５電圧検出回路ＳＷ１双方向スイッチ回路Ｄ５，Ｄ６ダイオードＰＨフォトカプラ５１，５２入力端子５３，５４出力端子５５電圧検出回路５６駆動回路５７電圧検出回路５８ＡＮＤ回路５９信号端子６０ＤＣ−ＤＣコンバータＱ７１比較器ＲＣ１，ＲＣ７１整流器スタックＲ１，Ｒ２，Ｒ３抵抗器Ｒ７１，Ｒ７２，Ｒ７３，Ｒ７４抵抗器

Claims

【特許請求の範囲】

【請求項１】コンデンサ入力形整流コンバータを備え
て、単一または複数の電圧出力系を有するスイッチング
電源において、入力電流波形を正弦波状として、力率を
改善するための力率改善手段と、所定電圧の単一または
複数出力を得るためのＤＣ−ＤＣコンバータとを備えた
ことを特徴とする電源装置。
【請求項２】前記力率改善回路とＤＣ−ＤＣコンバー
タとは、同一ＰＷＭ制御手段によりフィードバック制御
するよう構成したことを特徴とする請求項１記載の電源
装置。
【請求項３】前記ＰＷＭ制御手段は、電圧検出手段で
検出された電圧レベルを出力電圧検出手段の検出値によ
り補正するためのレベル補正手段と、前記レベル補正手
段の出力値と基準値とを比較する誤差増幅器と、この増
幅器の出力と入力電圧波形検出手段により検出されたラ
イン電圧波形を乗算器により乗算し、その出力と入力電
流検出手段により検出された電流レベルとを比較するア
ナログコンパレータと、このコンパレータの出力により
カウントアップ／ダウンを選択するためのアップ／ダウ
ンカウンタと、チョークコイルの電流検出巻線の波形か
らゼロクロスを検出するゼロクロス検出回路からのゼロ
クロス信号または、自身のオーバカウント信号により前
記アップ／ダウンカウンタの出力値をロードするための
第２のカウンタと、この第２のカウンタの出力値と所定
のディジタル値とを比較する第１のディジタルコンパレ
ータと、このコンパレータの出力をコンデンサの両端を
断続するスイッチング素子の駆動回路へ出力する機能
と、前記第２のカウンタ出力と所定のディジタル値を比
較し前記ゼロクロス信号による第２のカウンタのロード
動作を禁止／許可する第２のディジタルコンパレータ
と、前記アップ／ダウンカウンタの出力値と所定のディ
ジタル値を比較し前記アップ／ダウンカウンタのカウン
トアップ動作を禁止／許可する第３のディジタルコンパ
レータから成ることを特徴とする請求項２記載の電源装
置。
【請求項４】前記ＰＷＭ制御手段と共に、ＣＰＵ，Ｒ
ＯＭ，ＲＡＭ及びこれらに付随するディジタル回路とデ
ィジタル−アナログ変換器、ならびにこれに付随するア
ナログ回路を同一チップ上に集積して集積回路としたこ
とを特徴とする請求項２または３いずれかに記載の電源
装置。
【請求項５】前記制御手段をディジタル制御のみにし
たことを特徴とする請求項４記載の電源装置。
【請求項６】前記力率改善手段とＤＣ−ＤＣコンバー
タのスイッチング素子を同一素子で賄うよう構成したこ
とを特徴とする請求項１記載の電源装置。
【請求項７】電源投入時に平滑コンデンサに流入する
突入電流を制限するために、平滑用電解コンデンサと直
列にスイッチング素子を接続した突入電流制限回路を備
えたことを特徴とする請求項１ないし６のいずれかに記
載の電源装置。
【請求項８】前記スイッチング素子と電解コンデンサ
との間に接続された電流検出回路からのフィードバック
信号により、前記コンデンサに流れる充電電流を定電流
とする定電流制御回路を備えることにより突入電流の制
御を可能とした前記突入電流制限回路を備えたことを特
徴とする請求項７記載の電源装置。
【請求項９】前記定電流制御回路において、入力電圧
とコンデンサの端子電圧とを比較して電力供給方向を切
換えることにより突入電流を防止すると共に、瞬断・瞬
変時においても一定エネルギーの供給を可能とした前記
突入電流制限回路を備えたことを特徴とする請求項８記
載の電源装置。
【請求項１０】前記スイッチング素子の制御駆動信号
を定電圧制御用のＰＷＭ制御信号を反転させた信号と
し、電流制御をパルス毎に設定電流以上になった場合に
パルスをオフすることにより電流を制限するよう構成し
た前記突入電流制限回路を備えたことを特徴とする請求
項７記載の電源装置。
【請求項１１】前記スイッチング素子とコンバータ制
御用スイッチング素子とを交互にオン／オフ制御するこ
とにより、入力電流波形を改善すると共に、入力力率を
改善するよう構成した前記突入電流制限回路を備えたこ
とを特徴とする請求項１０記載の電源装置。
【請求項１２】交流入力を整流、平滑して所定の負荷
に直流電力を供給する整流装置において、この整流素子
と直列に接続された制限インピーダンスと平滑用コンデ
ンサの充電状態を判定して制限インピーダンスをメーク
接点で短絡するための電磁接触器からなる突入電流制限
回路を有し、前記平滑用コンデンサの充電状態の判定手
段は、この平滑用コンデンサの端子電圧値と入力される
交流電圧値との比較判定によるよう構成した整流装置を
備えたことを特徴とする請求項１に記載の電源装置。
【請求項１３】交流入力を整流、平滑して所定の負荷
に直流電力を供給する整流装置において、整流素子と直
列に接続された制限インピーダンスと平滑用コンデンサ
の充電状態を判定して制限インピーダンスをメーク接点
で短絡する電磁接触器から成る突入電流制限回路を有
し、前記平滑コンデンサの充電状態の判定手段は、この
平滑用コンデンサの端子電圧値と入力される交流電圧値
との比較判定及び、前記平滑用コンデンサの端子電圧値
と予め設定されたしきい値電圧との比較判定の二つの判
定結果の論理積とすることを特徴とする請求項１に記載
の電源装置。
【請求項１４】前記電磁接触器の動作に同期して負荷
に信号を送出するよう構成した前記整流装置を備えたこ
とを特徴とする請求項１２または１３のいずれかに記載
の電源装置。
【請求項１５】前記電磁接触器の動作に同期して送出
される信号により運転制御されるスイッチング式ＤＣ−
ＤＣコンバータにて整流出力を所定の電圧に安定化して
負荷に供給するよう構成した整流装置を備えたことを特
徴とする請求項１２または１３のいずれかに記載の電源
装置。