CN114384964A - 功率改善电路的控制电路及半导体集成电路装置 - Google Patents
功率改善电路的控制电路及半导体集成电路装置 Download PDFInfo
- Publication number
- CN114384964A CN114384964A CN202111159057.2A CN202111159057A CN114384964A CN 114384964 A CN114384964 A CN 114384964A CN 202111159057 A CN202111159057 A CN 202111159057A CN 114384964 A CN114384964 A CN 114384964A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- current
- output
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/345—Current stabilisation; Maintaining constant current
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/355—Power factor correction [PFC]; Reactive power compensation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/36—Circuits for reducing or suppressing harmonics, ripples or electromagnetic interferences [EMI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/37—Converter circuits
- H05B45/3725—Switched mode power supply [SMPS]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/37—Converter circuits
- H05B45/3725—Switched mode power supply [SMPS]
- H05B45/382—Switched mode power supply [SMPS] with galvanic isolation between input and output
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明的具有DC/DC转换器的功率改善电路的控制电路具备运算电路。所述运算电路构成为通过将第1电压与第2电压相乘而产生第3电压,对第3电压施加偏移电压而产生第4电压。所述第1电压具有全波整流波形。所述第2电压通过将与所述DC/DC转换器的输出电压对应的第1检测电压与基准电压的误差放大而产生。半导体集成电路装置为具备以施加电源电压的方式构成的端子的半导体集成电路装置,且具备:异常检测电路,检测异常;输出停止电路,构成为在利用所述异常检测电路检测出异常时,停止所述半导体集成电路装置的输出;及抑制电路,构成为利用所述异常检测电路检测出异常时,抑制所述半导体集成电路装置的消耗电流。
Description
技术领域
本说明书中说明的发明涉及一种功率改善电路的控制电路及半导体集成电路装置。
背景技术
功率改善电路监视进行AC/DC(交流/直流)转换的电源装置的交流输入电压与交流输入电流,使它们的相位大致一致,使功率为接近1(也就是100%)的状态(例如参考专利文献1)。
图13是表示包含以往的半导体集成电路装置的功率改善电路的概略构成例的图。图13所示的功率改善电路具备以往的半导体集成电路装置101、输出电路102、电阻103、电容器104、电感器105及106、以及二极管107。
以往的半导体集成电路装置101控制输出电路102内的开关晶体管。输出电路102将经全波整流的电压VH转换成经调节的输出电压VDC,并供给到负载108。
电感器105设置在电源线LN1,电感器106与电感器105磁性耦合。
在以往的半导体集成电路装置101的端子VCC与电源线LN1间设置电阻103。在以往的半导体集成电路装置101的端子VCC与接地电位间设置电容器104。在以往的半导体集成电路装置101的端子VCC与电感器106间设置二极管107。
对以往的半导体集成电路装置101的端子VCC始终供给电阻103中流动的电流,仅在输出电路102内的开关晶体管进行开关动作时,供给二极管107中流动的电流。施加到端子VCC的电压在以往的半导体集成电路装置101中作为电源电压VCC使用。
以往的半导体集成电路装置101具备比较器101A。比较器101A为磁滞比较器,将电源电压VCC与阈值电压进行比较,输出表示比较结果的低电压封锁信号UVLO。如果电源电压VCC为阈值电压以上,那么低电压封锁信号UVLO成为低电平(表示正常状态的电平),如果电源电压VCC未达阈值电压,那么低电压封锁信号UVLO成为高电平(表示异常状态的电平)。比较器101A所使用的阈值电压根据低电压封锁信号UVLO的电平,将第1阈值电压VTH1与第2阈值电压VTH2进行转变。
以往的半导体集成电路装置101在检测出电源电压VCC的低电压、输出电压VDC的过电压、过热等某些异常的情况下,使输出电路102内的开关晶体管的开关动作停止。另一方面,以往的半导体集成电路装置101在未检测出电源电压VCC的低电压、输出电压VDC的过电压、过热等某些异常的情况下,使输出电路102内的开关晶体管进行开关动作。
此外,以往的半导体集成电路装置101在低电压封锁信号UVLO为高电平(表示异常状态的电平)的期间,成为所谓待机状态,消耗电力减少。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2012-182968号公报
发明内容
[发明所要解决的问题]
交流输入电流的失真以总谐波失真(THD:Total Harmonic Distortion)表示。当THD较大时,担心对搭载功率改善电路的电子机器以外的其它机器带来不良影响。也就是说,期望在功率改善电路中进行缩小THD的控制。
图14是表示以往的半导体集成电路装置101的电源电压VCC的波形的时序图。在第1时点t1,检测出某些异常,开关晶体管的开关动作停止。
如果开关晶体管的开关动作停止,那么二极管107中将不流动电流。且,以往的半导体集成电路装置101的消耗电流大于电阻103中流动的电流,电源电压VCC逐渐降低。
如果电源电压VCC降低到第1阈值电压VTH1,那么利用低电压封锁,以往的半导体集成电路装置101成为待机状态,以往的半导体集成电路装置101的消耗电流小于电阻103中流动的电流,电源电压VCC逐渐增加。
如果电源电压VCC增加到第2阈值电压VTH2,那么解除低电压封锁,以往的半导体集成电路装置101不为待机状态。此时,如果继续某些异常的检测,那么电源电压VCC再次逐渐降低。
只要继续某些异常的检测,电源电压VCC便重复所述的降低与增加。
此处,在第2时点t2,消除电源电压VCC的低电压以外的异常。即使消除电源电压VCC的低电压以外的异常,由于在第2时点t2,为低电压封锁中,所以开关晶体管的开关动作未立即恢复。在电源电压VCC增加到第2阈值电压VTH2的第3时点t3,终于解除低电压封锁,开关晶体管的开关动作恢复,电源电压VCC进一步增加。
另外,如果在第2时点t2,负载108变为重负载,那么因处于开关动作停止中而无法响应负载变动,电源电压VCC降低。
如果在输出电路102内的开关晶体管停止开关动作时电源电压VCC未降低,那么能在异常解除时使开关动作迅速恢复。
为了防止在输出电路102内的开关晶体管停止开关动作时电源电压VCC降低,考虑增大电容器104的电容。然而,所述方法中,导致电容器104的成本增大。此外,由于异常何时消除不确定,开关动作的停止期间的长度不确定,所以即使增大电容器104的电容,如果开关动作的停止期间较长,那么也导致电源电压VCC降低。
为了防止在输出电路102内的开关晶体管停止开关动作时电源电压VCC降低,也考虑减小电阻103的电阻值,增加电阻103中流动的电流。然而,所述方法中,导致电阻103的成本增大。
如上所述,以往的半导体集成电路装置101具有负载响应特性不良好的问题。
[解决问题的技术手段]
本说明书中说明的控制电路为具有DC/DC转换器的功率改善电路的控制电路,设为如下的构成(第1构成),具备:输入电压检测端子,构成为接收具有全波整流波形的第1电压;误差放大电路,构成为将与所述DC/DC转换器的输出电压对应的第1检测电压与基准电压的误差放大,产生第2电压;运算电路,构成为通过将所述第1电压与所述第2电压相乘而产生第3电压,对所述第3电压施加偏移电压而产生第4电压;比较器,构成为将与所述DC/DC转换器的开关晶体管中流动的电流对应的第2检测电压与所述第4电压进行比较;及驱动电路,构成为接通/断开驱动所述开关晶体管,根据所述比较器的输出,每当所述第2检测电压高于所述第4电压时,断开所述开关晶体管。
此外,所述第1构成的控制电路中,也可为如下的构成(第2构成),所述运算电路构成为可根据所述第1电压,使所述偏移电压可变。
此外,所述第2构成的控制电路中,也可为如下的构成(第3构成),所述运算电路构成为以所述第1电压越高,所述偏移电压越小的方式,使所述偏移电压可变。
此外,所述第3构成的控制电路中,也可为如下的构成(第4构成),所述运算电路构成为以所述第1电压越高,所述偏移电压越线性变小的方式,使所述偏移电压可变。
此外,所述第1~第4的任一构成的控制电路中,也可为如下的构成(第5构成),所述偏移电压的最小值为零以上。
此外,所述第2~第5的任一构成的控制电路中,也可为如下的构成(第6构成),所述运算电路构成为具备:恒定电流电路,以产生恒定电流的方式构成;及第1电流产生电路,以产生与所述第1电压对应的第1电流的方式构成;且基于从所述恒定电流引出所述第1电流后的电流,产生所述偏移电压。
本说明书中说明的功率改善电路设为如下的构成(第7构成),具备:DC/DC转换器的输出电路,包含开关晶体管;及所述第1~第6的任一构成的控制电路,以驱动所述开关晶体管的方式构成。
本说明书中说明的电子机器设为如下的构成(第8构成),具备:整流电路,以将交流电压全波整流的方式构成;及所述第7构成的功率改善电路,以接收所述整流电路的输出电压的方式构成。
本说明书中说明的半导体集成电路装置设为如下的构成(第9构成),具备:端子,构成为被施加电源电压;异常检测电路,构成为检测异常;输出停止电路,构成为在利用所述异常检测电路检测出异常时,停止所述半导体集成电路装置的输出;及抑制电路,构成为在利用所述异常检测电路检测出异常时,抑制所述半导体集成电路装置的消耗电流。
此外,所述第1构成的半导体集成电路装置中,也可为如下的构成(第10构成),还具备:过电压检测电路,构成为检测所述电源电压为过电压;及电流引出电路,构成为通过所述过电压检测电路检测出所述电源电压的过电压时,从所述端子引出电流。
此外,所述第1或第2构成的半导体集成电路装置中,也可为如下的构成(第11构成),所述抑制电路包含:振荡电路,构成为使时钟信号振荡;及逻辑电路,基于所述时钟信号动作;且利用所述异常检测电路检测出异常时,所述振荡电路成为禁用状态。
本说明书中说明的负载驱动电路设为如下的构成(第12构成),具备所述第1~第3的任一构成的半导体集成电路装置,基于所述半导体集成电路装置的输出驱动负载。
此外,所述第4构成的负载驱动电路中,也可为如下的构成(第13构成),其中所述电源电压在所述半导体集成电路装置的输出停止时,比所述半导体集成电路装置的输出未停止时大。
此外,所述第4或第5构成的负载驱动电路中,也可为如下的构成(第14构成),其中所述负载驱动电路为功率改善电路。
本说明书中说明的电子机器设为如下的构成(第15构成),具备:负载;及驱动所述负载的所述第4~第6的任一构成的负载驱动电路。
此外,所述第7构成的电子机器中,也可为如下的构成(第16构成),其中所述电子机器为能进行调光及调色的至少一个的照明机器。
[发明的效果]
本说明书中说明的控制电路能抑制功率改善电路的THD。
本说明书中说明的半导体集成电路装置能改善负载响应特性。
附图说明
图1是表示一实施方式的电子机器的构成的图。
图2是表示功率改善电路的一例的图。
图3是表示偏移电压产生电路的一例的图。
图4是表示第1运算电路的一例的图。
图5是表示第1转换电路的一例的图。
图6是表示第2转换电路的一例的图。
图7是表示第2运算电路的一例的图。
图8是交流电压及输入电流的波形图。
图9是表示功率改善电路的一例的图。
图10是表示抑制电路的一例的图。
图11是表示过电压检测电路及电流引出电路的一例的图。
图12是表示IC的电源电压的波形的时序图。
图13是表示包含以往的半导体集成电路装置的功率改善电路的概略构成例的图。
图14是表示以往的半导体集成电路装置的电源电压的波形的时序图。
具体实施方式
本说明书中,基准电压意指理想状态下为固定的电压,为实际上能因温度变化等而略微变动的电压。
本说明书中,恒定电流意指理想状态下为固定的电流,为实际上能因温度变化等而略微变动的电流。
本说明书中,恒定电压意指理想状态下为固定的电压,为实际上能因温度变化等而略微变动的电压。
图1是表示一实施方式的电子机器1的构成的电路图。作为电子机器1,可列举例如电视机、冰箱、空气调节器等家电制品、或计算机等。电子机器1也可为例如能进行调光及调色的至少一个的照明机器。作为照明机器所使用的发光元件,可列举例如LED(LightEmitting Diode:发光二极管)、有机EL(Electro-Luminescence:电致发光)等。照明机器中,改变调光或调色的设定时,负载变动。照明机器中,如果改善负载响应性,那么能缩短从利用遥控发送机的发送信号等指示调光或调色的设定变更,到调光或调色的设定变更完成所需的时间。
电子机器1具备保险丝2、电容器3、滤波器4、整流电路5、电容器6及功率改善(PFC:Power Factor Correction(功率因子修正))电路7。电子机器1还具备DC/DC转换器8、微型计算机9及信号处理电路10。电子机器1将DC/DC转换器8的绝缘变压器(未图示)设为边界,分成互相绝缘的1次侧与2次侧。
整流电路5例如为二极管电桥的整流电路。将商用交流电压等交流电压VAC经由保险丝2、电容器3及滤波器4供给到整流电路5。整流电路5将交流电压VAC全波整流,产生第1电压VH。因此,第1电压VH具有全波整流波形。
将第1电压VH经由电容器6供给到PFC电路7。PFC电路7具有从第1电压VH产生输出电压VDC的升压型DC/DC转换器(开关调节器)。PFC电路7通过使第1电压VH与输入电流IAC的相位一致,而改善功率。
DC/DC转换器8接收PFC电路7的输出电压VDC,将它降压,供给到负载也就是微型计算机9及信号处理电路10的每一个。
微型计算机9统一控制电子机器1整体。信号处理电路10为进行特定的信号处理的块,可列举例如进行与外部机器的通信的接口电路、图像处理电路、声音处理电路等。当然,在实际的电子机器1中,根据它的功能设置多个信号处理电路10。
以上为电子机器1的构成相关的说明。如此,通过电子机器进行AC/DC转换,所述电子机器具备:整流电路5,将交流电压VAC进行全波整流;及PFC电路7,将经全波整流的第1电压VH升压,产生输出电压VDC。接着,针对搭载在电子机器1的PFC电路7的细节进行说明。
图2是表示一实施方式的PFC电路7的构成的电路图。PFC电路7具有如上所述的升压型DC/DC转换器(开关调节器)。另外,与本实施方式不同,PFC电路7也可具有升压型以外的DC/DC转换器。
PFC电路7具备IC700、电阻R1~R9、电容器C1~C6、二极管D1及D2、电感器L1及L2、及开关晶体管M1。本实施方式中,开关晶体管M1为NMOS(Negative channel Metal OxideSemiconductor:负通道金属氧化物半导体)晶体管。
IC700为PFC电路7的控制电路。IC700具备端子VCC、端子GND、端子ZCD、端子OUT、端子CS、端子MULT、端子EO及端子VS。
对电阻R1的一端施加第1电压VH。电阻R1的另一端连接在电阻R2的一端、电容器C5的一端及端子MULT。电阻R2的另一端及电容器C5的另一端连接在接地电位。利用这种构成,将第1电压VH的电阻R1及R2的分压也就是第1电压VMULT供给到端子MULT。
电阻R1的一端连接在电感器L1的一端及二极管D1的阳极。电感器L1的另一端连接在二极管D2的阳极及开关晶体管M1的漏极。二极管D1及D2的各阴极连接在电容器C1的一端。电容器C1的另一端连接在接地电位,开关晶体管M1的栅极经由电阻R8连接在端子OUT,开关晶体管M1的源极经由电阻R9连接在接地电位。利用这种构成,PFC电路7具备升压型DC/DC转换器(开关调节器)。将升压型DC/DC转换器(开关调节器)的输出电压也就是电压VDC从电容器C1的一端输出。
电感器L1与电感器L2磁性耦合。电感器L2的一端经由电阻R7连接在端子ZCD。电感器L2的另一端连接在接地电位。利用这种构成,IC700通过监视供给到端子ZCD的电压,而能检测电感器L1中流动的电流的过零。
对电阻R3的一端施加电压VDC。电阻R3的另一端连接在电阻R4的一端、电容器C2的一端及端子VS。电阻R4的另一端及电容器C2的另一端连接在接地电位。利用这种构成,将电压VDC的电阻R3及R4的分压也就是第1检测电压VS供给到端子VS。
电阻R9的一端连接在开关晶体管M1的源极,电阻R9的另一端连接在接地电位。在电阻R9的两端间,产生与开关晶体管M1中流动的电流(开关晶体管M1的漏极电流)成比例的电压。产生在电阻R9的两端间的电压是由电阻R6及电容器C6构成的RC电路(低通滤波器)去除产生在电阻R9的两端间的电压的高频成分,产生第2检测电压VCS,将第2检测电压VCS供给到CS。第2检测电压VCS为与开关晶体管中流动的电流对应的电压。
电阻R5的一端及电容器C3的一端连接在端子EO。电阻R5的另一端连接在电容器C4的一端。电容器C3的另一端及电容器C4的另一端连接在接地电位。对端子VCC供给电源电压VCC,端子GND连接在接地电位。
PFC电路7为基于半导体集成电路装置的输出驱动负载的负载驱动电路的一例。PFC电路7的负载为DC/DC转换器8、微型计算机9及信号处理电路10。另外,基于半导体集成电路装置的输出驱动负载的负载驱动电路不限定于功率改善电路,例如也可为不进行功率改善的电源电路等。
图9是表示一实施方式的PFC电路7的构成的电路图。PFC电路7具有如上所述的升压型DC/DC转换器(开关调节器)。另外,与本实施方式不同,PFC电路7也可具有升压型以外的DC/DC转换器。
PFC电路7具备IC700、电阻R1~R9、电容器C1~C6、二极管D1及D2、电感器L1及L2、及开关晶体管M1。本实施方式中,开关晶体管M1为NMOS晶体管。
为PFC电路7的控制电路。此外,IC700为封装化的半导体集成电路装置。IC700具备端子VCC、端子GND、端子ZCD、端子OUT、端子CS、端子MULT、端子EO及端子VS。
对电阻R1的一端施加第1电压VH。电阻R1的另一端连接在电阻R2的一端、电容器C5的一端及端子MULT。电阻R2的另一端及电容器C5的另一端连接在接地电位。利用这种构成,将第1电压VH的电阻R1及R2的分压也就是第1电压VMULT供给到端子MULT。
电阻R1的一端连接在电感器L1的一端及二极管D1的阳极。电感器L1的另一端连接在二极管D2的阳极及开关晶体管M1的漏极。二极管D1及D2的各阴极连接在电容器C1的一端。电容器C1的另一端连接在接地电位,开关晶体管M1的栅极经由电阻R8连接在端子OUT,开关晶体管M1的源极经由电阻R9连接在接地电位。利用这种构成,PFC电路7具备升压型DC/DC转换器(开关调节器)。将升压型DC/DC转换器(开关调节器)的输出电压也就是电压VDC从电容器C1的一端输出。
电感器L1与电感器L2磁性耦合。电感器L2的一端经由电阻R7连接在端子ZCD。电感器L2的另一端连接在接地电位。利用这种构成,IC700通过监视供给到端子ZCD的电压,而能检测电感器L1中流动的电流的零点触发。
对电阻R3的一端施加电压VDC。电阻R3的另一端连接在电阻R4的一端、电容器C2的一端及端子VS。电阻R4的另一端及电容器C2的另一端连接在接地电位。利用这种构成,将电压VDC的电阻R3及R4的分压也就是第1检测电压VS供给到端子VS。
电阻R9的一端连接在开关晶体管M1的源极,电阻R9的另一端连接在接地电位。在电阻R9的两端间,产生与开关晶体管M1中流动的电流(开关晶体管M1的漏极电流)成比例的电压。产生在电阻R9的两端间的电压是由电阻R6及电容器C6构成的RC电路(低通滤波器)去除产生在电阻R9的两端间的电压的高频成分,产生第2检测电压VCS,将第2检测电压VCS供给到CS。第2检测电压VCS为与开关晶体管中流动的电流对应的电压。
电阻R5的一端及电容器C3的一端连接在端子EO。电阻R5的另一端连接在电容器C4的一端。电容器C3的另一端及电容器C4的另一端连接在接地电位。对端子VCC供给电源电压VCC,端子GND连接在接地电位。
在端子VCC连接电阻R10的一端、电容器C7的一端、二极管D3的阴极。对电阻R10的另一端供给第1电压VH。二极管D3的阳极连接在电感器L2与电阻R7的连接节点。另外,与本实施方式不同,也可设为未设置二极管D3的构成。
以下,说明IC700的具体构成。
IC700具备齐纳二极管701、比较器702、带隙基准电压电路703、恒定电压电路704及过热保护电路705。齐纳二极管701的阳极连接在接地电位,齐纳二极管701的阴极连接在端子VCC。
齐纳二极管701将电源电压VCC箝位成齐纳电压。比较器702的反转输入端子、带隙基准电压电路703及恒定电压电路704连接在端子VCC。
比较器702为磁滞比较器,将电源电压VCC与阈值电压进行比较,输出表示比较结果的低电压封锁信号UVLO。如果电源电压VCC为阈值电压以上,那么低电压封锁信号UVLO成为低电平(表示正常状态的电平),如果电源电压VCC未达阈值电压,那么低电压封锁信号UVLO成为高电平(表示异常状态的电平)。比较器702所使用的阈值电压根据低电压封锁信号UVLO的电平,将第1阈值电压VTH1(例如8[V])与第2阈值电压VTH2(例如13[V])进行转变。
带隙基准电压电路703使用电源电压VCC产生基准电压,将它供给到恒定电压电路704。
恒定电压电路704使用电源电压VCC及基准电压产生恒定电压,将它供给到IC700的各部。
过热保护电路705检测周边温度,当周边温度为阈值温度以上时,输出高电平(表示异常状态的电平)的过热保护信号TSD,当周边温度未达阈值温度时,输出低电平(表示正常状态的电平)的过热保护信号TSD。
IC700还具备比较器706、起动时过升压降低电路707、比较器708及比较器709。
比较器706将第1检测电压VS与阈值电压VTH3(例如2.25[V])进行比较,将比较结果输出到起动时过升压降低电路707。当第1检测电压VS为阈值电压VTH3以上时,转换器706的输出信号变为高电平(表示异常状态的电平),当第1检测电压VS未达阈值电压VTH3时,转换器706的输出信号变为低电平(表示正常状态的电平)。
起动时过升压降低电路707输出起动时过升压降低信号OVR。起动时过升压降低电路707基于比较器706的输出信号及后述的比较器30的输出电压VCOMP,如果起动时第1检测电压VS上升到阈值电压VTH3,那么将起动时过升压降低信号OVR设为高电平(表示异常状态的电平),除此以外时将起动时过升压降低信号OVR设为低电平(表示正常状态的电平),直到后述的第2电压V2下降,变为后述的恒定电压VBURST为止。
比较器708将第1检测电压VS与阈值电压VTH4(例如0.3[V])进行比较,输出比较结果也就是短路保护信号SP。如果第1检测电压VS为阈值电压VTH4以上,那么短路保护信号SP变为低电平(表示正常状态的电平),如果第1检测电压VS未达阈值电压VTH4,那么短路保护信号SP变为高电平(表示异常状态的电平)。
比较器709为磁滞比较器,将第1检测电压VS与阈值电压进行比较,输出表示比较结果的静态过电压保护信号SOVP。如果第1检测电压VS为阈值电压以上,那么静态过电压保护信号SOVP变为高电平(表示异常状态的电平),如果第1检测电压VS未达阈值电压,那么静态过电压保护信号SOVP变为高电平(表示异常状态的电平)。比较器709所使用的阈值电压根据静态过电压保护信号SOVP的电平,将第5阈值电压VTH5(例如2.6[V])与第6阈值电压VTH6(例如2.7[V])进行转变。
IC700还具备误差放大电路710、OR(或)栅极711、NMOS晶体管712、运算电路713、齐纳二极管714、比较器715及驱动电路DRV1。
误差放大电路710将与设置在PFC电路7的升压型DC/DC转换器(开关调节器)的输出电压VDC对应的第1检测电压VS与基准电压VREF的误差放大,产生第2电压V2。另外,误差放大电路710的放大率也可为1。误差放大电路710将第2电压V2供给到端子EO及运算电路713。
OR栅极711将低电压封锁信号UVLO与起动时过升压降低信号OVR的逻辑和输出到NMOS晶体管712的栅极。NMOS晶体管712的漏极连接在端子EO,NMOS晶体管712的源极连接在接地电位。NMOS晶体管712为用来将施加到端子EO的第2电压放电的开关。因此,低电压封锁信号UVLO及起动时过升压降低信号OVR的至少一个为低电平时,NMOS晶体管712接通,第2电压V2下降。
运算电路713将交流电压(第1电压)VMULT与第2电压V2相乘,产生第3电压,对所述第3电压施加偏移电压VOFFSET,产生第4电压V4。另外,运算电路713也可不对第3电压施加偏移电压VOFFSET,而将第3电压V3与第4电压V4设为同一电压。
第4电压V4连接在比较器715的反转输入端子。齐纳二极管714的阴极连接在比较器715的反转输入端子,齐纳二极管714的阳极连接在接地电位。齐纳二极管714将第4电压V4箝位成齐纳电压。
比较器715将与开关晶体管M1中流动的电流对应的第2检测电压VCS与第4电压V4进行比较,输出表示比较结果的电压VCOMP。
驱动电路DRV1接通/断开驱动开关晶体管M1,根据比较器715的输出也就是电压VCOMP,每当第2检测电压VCS高于第4电压V4时,断开开关晶体管M1。也就是说,驱动电路DRV1基于比较器715的输出也就是电压VCOMP,断开开关晶体管M1。驱动电路DRV1的构成未特别限定,只要使用众所周知的技术即可。
图2、9表示驱动电路DRV1的各个例子。驱动电路DRV1包含比较器716、单触发电路717、定时器718、OR栅极719、RS触发器720、AND(与)栅极721、预驱动器722、栅极箝位电路723、PMOS(Positive channel Metal Oxide Semiconductor:正通道金属氧化物半导体)晶体管724、NMOS晶体管725及电阻726。
比较器716为磁滞比较器,将施加到端子ZCD的电压与阈值电压进行比较,将比较结果输出到单触发电路717。如果施加到端子ZCD的电压为阈值电压以上,那么比较器716的输出信号变为低电平,如果施加到端子ZCD的电压未达阈值电压,那么比较器716的输出信号变为高电平。比较器716所使用的阈值电压根据比较器716的输出信号的电平,将第7阈值电压VTH7(例如0.67[V])与第8阈值电压VTH8(例如0.9[V])进行转变。
如果比较器716的输出信号变为高电平,那么单触发电路717将单触发脉冲供给到OR栅极719的第1输入端子。
如果定时器718计时一定时间,那么将高电平的信号供给到OR栅极719的第2输入端子。每次预驱动器722从AND栅极接收高电平的信号时,定时器718的计时被复位。
OR栅极719将单触发电路717的输出信号与定时器718的逻辑和供给到RS触发器720的设置端子(S)。对RS触发器720的复位端子(R)供给比较器715的输出也就是电压VCOMP。RS触发器48的输出(Q)按照施加到设置端子(S)的电压的每个正沿转变为高电平,按照施加到复位端子(R)的电压的每个正沿转变为低电平。
AND栅极720将低电压封锁信号UVLO、RS触发器720的输出信号、静态过电压保护信号SOVP的反转信号、短路保护信号SP的反转信号、过热保护信号TSD的反转信号的逻辑积供给到预驱动器722。
预驱动器722基于AND栅极720的输出,互补地接通/断开驱动PMOS晶体管724及NMOS晶体管725。
PMOS晶体管724的源极连接在栅极箝位电路723,PMOS晶体管724的漏极连接在NMOS晶体管725的漏极、端子OUT及电阻726的一端。NMOS晶体管725的源极连接在接地电位及电阻726的另一端。栅极箝位电路723产生从电源电压VCC施加到端子OUT的高电平电压。栅极箝位电路723将施加到端子OUT的高电平电压箝位成一定电压,施加到端子OUT的高电平电压在电源电压VCC上升时,不超过开关晶体管M1的栅极-源极间耐压。
以上为PFC电路7的构成相关的说明。接着,说明设置在运算电路713内的偏移电压产生电路713A的具体构成例。
图3表示偏移电压产生电路713A的一例。偏移电压产生电路713A包含恒定电流产生电路713A1、第1电流产生电路713A2及电阻R10。
恒定电流产生电路713A1包含由PMOS晶体管M2及M3构成的电流镜电路与电流源IS1。将从恒定电压电路704输出的恒定电压VDD施加到PMOS晶体管M2的源极及背栅极、以及PMOS晶体管M3的源极及背栅极。PMOS晶体管M2的栅极及漏极、以及PMOS晶体管M3的栅极连接在电流源IS1的一端。电流源IS1的另一端连接在接地电位。PMOS晶体管M2的漏极及电阻R10的一端连接在节点N1。电阻R10的另一端连接在接地电位。恒定电流产生电路713A1产生恒定电流I0,对节点N1供给恒定电流I0。恒定电流I0的值虽未特别限定,但例如将电流源IS1输出的恒定电流值设为1[μA],将电流镜比设为6:1的情况下,恒定电流I0的值为167[nA]。
第1电流产生电路713A2包含运算放大器OP1、由PMOS晶体管M4及M5构成的扫出型电流镜电路、NMOS晶体管M6、电阻R11、及由NMOS晶体管M7及M8构成的引出型电流镜电路。将从恒定电压电路704输出的恒定电压VDD施加到PMOS晶体管M4的源极及背栅极、以及PMOS晶体管M5的源极及背栅极。PMOS晶体管M4的栅极及漏极以及PMOS晶体管M5的栅极连接在NMOS晶体管M6的漏极。NMOS晶体管M6的源极及背栅极连接在电阻R11的一端及运算放大器OP1的反转输入端子。电阻R11的另一端连接在接地电位。对运算放大器OP1的第1非反转输入端子供给第1电压VMULT,对运算放大器OP1的第2非反转输入端子供给例如2.5[V]的恒定电压。运算放大器OP1的输出端子连接在NMOS晶体管M6的栅极。运算放大器OP1输出将第1电压VMULT及例如2.5[V]的恒定电压相加而得的电压、与供给到反转输入端子的电压的差放大的信号。PMOS晶体管M5的栅极连接在NMOS晶体管M7的漏极及栅极、以及NMOS晶体管M8的栅极。NMOS晶体管M7的源极及背栅极、以及NMOS晶体管M8的源极及背栅极连接在接地电位。NMOS晶体管M8的漏极连接在节点N1。第1电流产生电路713A2产生第1电流I1,从节点N1引出第1电流I1。第1电流I1对应于交流电压(第1电压)VMULT而可变。具体来说,交流电压(第1电压)VMULT越高,第1电流I1越大。图3所示的例中,交流电压(第1电压)VMULT越高,第1电流I1越线性变大。
从节点N1向电阻R10流动从恒定电流I0引出第1电流I1后的电流,也就是差分电流(I0-I1)。差分电流(I0-I1)与电阻R10的电阻值的积成为偏移电压VOFFSET。因此,偏移电压VOFFSET对应于交流电压(第1电压)VMULT而可变。具体来说,交流电压(第1电压)VMULT越高,偏移电压VOFFSET越小。
图3所示的例中,交流电压(第1电压)VMULT越高,偏移电压VOFFSET越线性变小。
偏移电压VOFFSET的范围虽未特别限定,但图3所示的例中,例如将恒定电流I0的值如上所述设为167[nA],将第1电流产生电路713A2中的扫出型电流镜电路的电流镜比设为10:1,将连接在所述扫出型电流镜电路的电流源也就是电阻R11的电阻值设为2[mΩ],将第1电流产生电路713A2中的引出型电流镜比设为1:1,将电阻R10的电阻值设为161.2[kΩ]的情况下,偏移电压VOFFSET在6.9[mV]以上26.8[mV]以下的范围内可变。
如果将偏移电压VOFFSET的最小值的设计值例如如所述例那样设为6.9[mV],那么能将根据电路常数的偏差的偏移电压VOFFSET的实际的最小值设为零以上。
如果偏移电压VOFFSET的最小值小于零,那么图3所示的例中,偏移电压产生电路713A未正常动作,所以期望偏移电压VOFFSET的最小值为零以上。另外,由于也考虑设为偏移电压VOFFSET的最小值小于零的情况下不产生不良情况这样的电路构成,所以也考虑使偏移电压VOFFSET的最小值小于零。
此外,也可在偏移电压产生电路713A设置调整电路常数的修整元件,抑制电路常数的偏差,使偏移电压VOFFSET的最小值的设计值为零或接近零。作为所述修整元件,可列举例如为了调整连接在第1电流产生电路713A2中的扫出型电流镜电路的电流源也就是电阻的电阻值,而设置在多个电阻的并联电路内的至少1个保险丝。所述保险丝例如能通过雷射修整切断。
以上为偏移电压产生电路713A的构成相关的说明。接着,说明运算电路713的偏移电压产生电路713A以外的电路的具体构成例。运算电路713除偏移电压产生电路713A以外,包含第1运算电路713B、第1转换电路713C、第2转换电路713D及第2运算电路713E。
图4表示第1运算电路713B的一例。第1运算电路713B包含电阻R12~R15及运算放大器OP2。对电阻R12的一端施加第2电压V2。电阻R12的另一端及电阻R13的一端连接在运算放大器OP2的非反转输入端子。电阻R13的另一端连接在接地电位。对电阻R14的一端施加恒定电压VBURST。电阻R14的另一端及电阻R15的一端连接在运算放大器OP2的反转输入端子。电阻R15的另一端连接在运算放大器OP2的输出端子。第1运算电路713B输出从第2电压V2减去恒定电压VBURST所得的电压(V2-VBURST)。
图5表示第1转换电路713C的一例。第1转换电路713C包含运算放大器OP3、电阻R16及NPN双极晶体管M9。对运算放大器OP3的非反转输入端子施加电压(V2-VBURST)。在运算放大器OP3的反转输入端子及输出端子连接电阻R16的一端。在电阻R16的另一端连接接地电位。在运算放大器OP3的电源端子连接NPN双极晶体管M9的集电极与基极。NPN双极晶体管M9的发射极连接在接地电位。第1转换电路713C将电压(V2-VBURST)转换成电流(I2-IBURST),将电流(I2-IBURST)作为NPN双极晶体管M9的基极电流输出。
图6表示第2转换电路713D的一例。第2转换电路713D包含运算放大器OP4、电阻R17及NPN双极晶体管M10。对运算放大器OP4的非反转输入端子施加交流电压(第1电压)VMULT。在运算放大器OP4的反转输入端子及输出端子连接电阻R17的一端。在电阻R17的另一端连接接地电位。在运算放大器OP4的电源端子连接NPN双极晶体管M10的集电极及基极。NPN双极晶体管M10的发射极连接在接地电位。第2转换电路713D将交流电压(第1电压)VMULT转换成电流IMULT,将电流IMULT作为NPN双极晶体管M10的基极电流输出。
图7表示第2运算电路713E的一例。第2运算电路20E包含电阻R18~R24、电流源IS2、NPN双极晶体管M11~M20、PMOS晶体管M21及M22、NMOS晶体管M23及M24、PNP双极晶体管M25、以及NOT(非)栅极NG1。将从恒定电压电路704输出的恒定电压VDD施加到电阻R18~R22的各一端、NPN双极晶体管M12的集电极、PMOS晶体管M21的源极及背栅极、PMOS晶体管M22的源极及背栅极、PNP双极晶体管M25的发射极。电阻R18的另一端连接在NPN双极晶体管M11的集电极。NPN双极晶体管M11的发射极连接在电流源IS2的一端及NPN双极晶体管M15的基极。电流源IS2的另一端连接在接地电位。NPN双极晶体管M12的基极及发射极连接在PNP双极晶体管M25的基极及NPN双极晶体管M13的集电极。NPN双极晶体管M13的发射极连接在NPN双极晶体管M15的集电极。NPN双极晶体管M15的发射极连接在NPN双极晶体管M16的发射极。电阻R19的另一端连接在NPN双极晶体管M14的集电极。NPN双极晶体管M14的发射极连接在NPN双极晶体管M11的基极及NPN双极晶体管M16的集电极。电阻R20的另一端连接在NPN双极晶体管M17的集电极。NPN双极晶体管M17的发射极连接在NPN双极晶体管M16的基极及NPN双极晶体管M18的集电极。NPN双极晶体管M18的发射极连接在接地电位。NPN双极晶体管M18的基极连接在第2转换电路713D内的NPN双极晶体管M10的基极及集电极。NPN双极晶体管M10及M18构成电流镜电路。电阻R21的另一端连接在NPN双极晶体管M19的集电极。NPN双极晶体管M19的发射极连接在NPN双极晶体管M17的基极及NPN双极晶体管M20的集电极。NPN双极晶体管M20的发射极连接在接地电位。NPN双极晶体管M20的基极连接在第1转换电路713C内的NPN双极晶体管M9的基极及集电极。NPN双极晶体管M9及M20构成电流镜电路。电阻R22的另一端连接在电阻R23的一端、NPN双极晶体管M13的栅极、NPN双极晶体管M14的栅极、及NPN双极晶体管M19的栅极。电阻R23的另一端连接在接地电位。PMOS晶体管M21的栅极及漏极连接在PMOS晶体管M22的栅极。PMOS晶体管M21及M22构成电流镜电路。PMOS晶体管M22的漏极连接在NMOS晶体管M23的漏极及NOT栅极的输入端子。对NMOS晶体管M23的栅极供给启动信号EN。NMOS晶体管M23的源极及背栅极连接在接地电位。NOT栅极的输出端子连接在NMOS晶体管M24的栅极。NMOS晶体管M24的源极及背栅极连接在接地电位。NMOS晶体管M24的漏极连接在电阻R24的一端。电阻R24的另一端连接在PNP双极晶体管M25的集电极及电阻R10的一端。电阻R10的另一端连接在接地电位。第2运算电路713E将电流(I2-IBURST)与电流IMULT相乘,将它的乘算结果也就是输出电流IOUT输出到电阻R10。电阻R10将输出电流IOUT转换为电压K×VMULT(V2-VBURST)。另外,常数K由第1转换电路713C内的电阻R16的电阻值与电阻R10的电阻值的比、及第2转换电路713D内的电阻R17的电阻值与电阻R10的电阻值的比决定。第2运算电路713E内的电流源IS2输出的电流I3为与电压VMULT的峰值(最大值)成比例的电压。另外,第2运算电路713E能通过启动信号EN切换启动状态与禁用状态。
图7所示的电阻R10与设置在图3所示的偏移电压产生电路713A内的电阻R10相同。因此,也对电阻R10施加偏移电压VOFFSET。因此,作为电阻R10的两端电压在电阻R10中产生的第4电压V4由以下式表示。
V4=K×VMULT(V2-VBURST)+VOFFSET
此处,为了说明PFC电路7的效果,将从PFC电路7去除偏移电压产生电路713A后的电路与PFC电路7进行比较。
从PFC电路7去除偏移电压产生电路713A后的电路中,通过驱动电路DRV1的动作,第1电压VH在0[V]附近的开关晶体管M1的接通时间变短。因此,第1电压VH在0[V]附近时,无法将设置在整流电路5的输出侧的电容器6充分放电,结果,导致从整流电路5输出的电流暂时停止,输入电流IAC产生失真(参考图8的虚线)。
另一方面,PFC电路7中,第1电压VH在0[V]附近时,偏移电压VOFFSET变大,第4电压V4也变大,所以通过驱动电路DRV1的动作,开关晶体管M1的接通时间变长。因此,第1电压VH在0[V]附近时,能将设置在整流电路5的输出侧的电容器6充分放电,结果,从整流电路5顺畅地输出电流,抑制输入电流IAC的失真(参考图8的实线)。也就是说,IC700能抑制PFC电路7的THD。
另外,由于除第1电压VH在0[V]附近以外,无需增大偏移电压VOFFSET,所以期望如所述实施方式那样,偏移电压VOFFSET可变。然而,也可允许附加第1电压VH在0[V]附近以外的无用的偏移电压VOFFSET,固定偏移电压VOFFSET。
所述比较器702、过热保护电路705、比较器708、及比较器709分别为检测IC700的异常的异常检测电路。所述的AND栅极721在利用异常检测电路检测出异常时,使IC700的输出停止。另外,本实施方式中,IC700的输出停止意指施加到端子OUT的电压保持低电平的状态,开关晶体管M1的开关动作停止的状态。
IC700还具备抑制电路727。抑制电路727在利用异常检测电路检测出异常时,抑制IC700的消耗电流。
图10是表示抑制电路727的一例的图。图10所示的抑制电路727包含OR栅极727A与振荡器727B。
OR栅极727A将低电压封锁信号UVLO、静态过电压保护信号SOVP、短路保护信号SP、过热保护信号TSD的逻辑和供给到振荡器727B。
振荡器727B在OR栅极727A的输出信号为高电平时变为禁用状态,不输出时钟信号CLK。另一方面,振荡器727B在OR栅极727A的输出信号为低电平时变为启动状态,输出时钟信号CLK。未供给时钟信号CLK时,运算电路713停止动作。因此,利用异常检测电路检测出异常时,能抑制振荡器727B及运算电路713的消耗电流,进而抑制IC700的消耗电流。另外,也可将从振荡器727B输出的时钟信号CLK供给到运算电路713以外的逻辑电路。
IC700还具备过电压检测电路728及电流引出电路729(图9中未图示)。
图11是表示过电压检测电路728及电流引出电路729的一例的图。
过电压检测电路728为磁滞比较器,将电源电压VCC与阈值电压进行比较,将比较结果输出到后述的开关729B。如果电源电压VCC为阈值电压以上,那么过电压检测电路728的输出信号变为高电平(表示为过电压的电平),如果电源电压VCC未达阈值电压,那么变为低电平(表示非过电压的电平)。过电压检测电路728所使用的阈值电压根据过电压检测电路728的输出信号的电平,将第9阈值电压VTH9(例如34[V])与第10阈值电压VTH10(例如38[V])进行转变。
电流引出电路729包含恒定电流源729A及开关729B。开关729B的一端经由恒定电流源729A连接在端子VCC。开关729B的另一端连接在端子GND。开关729B在过电压检测电路728的输出信号为高电平时接通,在过电压检测电路728的输出信号为低电平时断开。因此,恒定电流源729A仅在电源电压VCC为过电压时,从端子VCC引出恒定电流。另外,与本实施方式不同,电源电压VCC为过电压时,也可电源电压VCC越大,越增大从端子VCC引出的电流。这种变化例中,例如能通过输出电源电压VCC与基准电压的误差的误差放大器、及输出与误差放大器的输出对应的电流值的电流的电流源实现。
图12是表示IC700的电源电压VCC的波形的时序图。另外,图12中,为了比较,也图示以往的半导体集成电路装置101的电源电压VCC的波形。
IC700中,由于开关晶体管M1的开关动作停止时,利用抑制电路727抑制IC700的消耗电流,所以能增加电源电压VCC。由此,IC700与以往的半导体集成电路装置101不同,能在第2时点t2响应负载变动。也就是说,IC700与以往的半导体集成电路装置101相比,能改善负载响应性。
此外,PFC电路7中,使电源电压VCC在开关晶体管M1的开关动作停止时,比开关晶体管M1的开关动作未停止时更大。由此,能进一步改善负载响应性。例如,通过使从IC700内的恒定电流源输出的恒定电流值小于从以往的半导体集成电路装置101的恒定电流源输出的恒定电流值,能使电源电压VCC在开关晶体管M1的开关动作停止时比开关晶体管M1的开关动作未停止时更大。
由于IC700具备过电压检测电路728及电流引出电路729,所以在电源电压VCC成为过电压时,能降低电源电压VCC。
此外,由于使用IC700的情况下,能抑制电源电压VCC的降低,所以能减小电容器C7的电容。因此,例如能将电容器C7设为低价的陶瓷电容器而非电解电容器。
此外,如果减小电容器C7的电容,那么对电子机器1接入电源时,电容器C7的充电时间变短,所以能缩短电子机器1的起动时间。
[符号的说明]
1:电子机器
5:整流电路
7:功率改善电路
700:IC
705:过热保护电路
702,708,709:比较器
710:误差放大电路
713:运算电路
715:比较器
721:AND栅极
727:抑制电路。
Claims (16)
1.一种控制电路,是具有DC/DC转换器的功率改善电路的控制电路,具备:
输入电压检测端子,构成为接收具有全波整流波形的第1电压;
误差放大电路,构成为将与所述DC/DC转换器的输出电压对应的第1检测电压与基准电压的误差放大,产生第2电压;
运算电路,构成为通过将所述第1电压与所述第2电压相乘而产生第3电压,对所述第3电压施加偏移电压而产生第4电压;
比较器,构成为将与所述DC/DC转换器的开关晶体管中流动的电流对应的第2检测电压与所述第4电压进行比较;及
驱动电路,构成为接通/断开驱动所述开关晶体管,根据所述比较器的输出,每当所述第2检测电压高于所述第4电压时,断开所述开关晶体管。
2.根据权利要求1所述的控制电路,其中所述运算电路构成为根据所述第1电压,使所述偏移电压可变。
3.根据权利要求2所述的控制电路,其中所述运算电路构成为以所述第1电压越高,所述偏移电压越小的方式,使所述偏移电压可变。
4.根据权利要求3所述的控制电路,其中所述运算电路构成为以所述第1电压越高,所述偏移电压越线性变小的方式,使所述偏移电压可变。
5.根据权利要求1到4中任一权利要求所述的控制电路,其中所述偏移电压的最小值为零以上。
6.根据权利要求2到5中任一权利要求所述的控制电路,其中所述运算电路构成为具备:
恒定电流电路,以产生恒定电流的方式构成;及第1电流产生电路,以产生与所述第1电压对应的第1电流的方式构成;且
基于从所述恒定电流引出所述第1电流后的电流,产生所述偏移电压。
7.一种功率改善电路,具备:
DC/DC转换器的输出电路,包含开关晶体管;及
权利要求1到6中任一权利要求所述的控制电路,以驱动所述开关晶体管的方式构成。
8.一种电子机器,具备:
整流电路,以将交流电压全波整流的方式构成;及
权利要求7所述的功率改善电路,以接收所述整流电路的输出电压的方式构成。
9.一种半导体集成电路装置,是具备以被施加电源电压的方式构成的端子的半导体集成电路装置,具备:
异常检测电路,构成为检测异常;
输出停止电路,构成为在利用所述异常检测电路检测出异常时,停止所述半导体集成电路装置的输出;及
抑制电路,构成为在利用所述异常检测电路检测出异常时,抑制所述半导体集成电路装置的消耗电流。
10.根据权利要求9所述的半导体集成电路装置,还具备:
过电压检测电路,构成为检测所述电源电压为过电压;及
电流引出电路,构成为通过所述过电压检测电路检测出所述电源电压的过电压时,从所述端子引出电流。
11.根据权利要求9或10所述的半导体集成电路装置,其中
所述抑制电路包含:振荡电路,构成为使时钟信号振荡;及逻辑电路,基于所述时钟信号动作;且
利用所述异常检测电路检测出异常时,所述振荡电路成为禁用状态。
12.一种负载驱动电路,具备权利要求9到11中任一权利要求所述的半导体集成电路装置,
基于所述半导体集成电路装置的输出驱动负载。
13.根据权利要求12所述的负载驱动电路,其中所述电源电压在所述半导体集成电路装置的输出停止时,比所述半导体集成电路装置的输出未停止时大。
14.根据权利要求12或13所述的负载驱动电路,为功率改善电路。
15.一种电子机器,具备:负载;及
驱动所述负载的权利要求12到14中任一权利要求所述的负载驱动电路。
16.根据权利要求15所述的电子机器,为能进行调光及调色的至少一个的照明机器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-168299 | 2020-10-05 | ||
JP2020168299A JP2022060692A (ja) | 2020-10-05 | 2020-10-05 | 力率改善回路の制御回路 |
JP2020169303A JP2022061347A (ja) | 2020-10-06 | 2020-10-06 | 半導体集積回路装置 |
JP2020-169303 | 2020-10-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114384964A true CN114384964A (zh) | 2022-04-22 |
Family
ID=80931830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111159057.2A Pending CN114384964A (zh) | 2020-10-05 | 2021-09-30 | 功率改善电路的控制电路及半导体集成电路装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11705807B2 (zh) |
CN (1) | CN114384964A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112947657B (zh) * | 2021-01-29 | 2022-05-27 | 漳州立达信光电子科技有限公司 | 高低端驱动系统 |
US11622429B1 (en) * | 2021-09-28 | 2023-04-04 | Stmicroelectronics S.R.L. | QR-operated switching converter current driver |
JP2023068926A (ja) * | 2021-11-04 | 2023-05-18 | 三菱電機株式会社 | 半導体装置 |
CN115995954B (zh) * | 2023-03-22 | 2023-07-25 | 广东汇芯半导体有限公司 | 一种pfc智能模块 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5402268B2 (ja) * | 2008-10-16 | 2014-01-29 | 富士電機株式会社 | インターリーブ制御電源装置、該電源装置の制御回路および制御方法 |
JP5774904B2 (ja) | 2011-02-08 | 2015-09-09 | ローム株式会社 | 力率改善回路およびその制御回路、それらを用いた電子機器 |
JP7404666B2 (ja) * | 2019-06-11 | 2023-12-26 | 富士電機株式会社 | 集積回路、電源回路 |
-
2021
- 2021-09-30 CN CN202111159057.2A patent/CN114384964A/zh active Pending
- 2021-10-01 US US17/491,883 patent/US11705807B2/en active Active
-
2023
- 2023-05-05 US US18/312,807 patent/US20230275507A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230275507A1 (en) | 2023-08-31 |
US20220109366A1 (en) | 2022-04-07 |
US11705807B2 (en) | 2023-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108200685B (zh) | 用于可控硅开关控制的led照明系统 | |
CN114384964A (zh) | 功率改善电路的控制电路及半导体集成电路装置 | |
US8130520B2 (en) | Power supply apparatus and semiconductor integrated circuit device | |
US9253832B2 (en) | Power supply circuit with a control terminal for different functional modes of operation | |
US8604707B2 (en) | Power supply | |
US9763295B2 (en) | Switching converter and lighting device using the same | |
JP5056395B2 (ja) | スイッチング電源装置 | |
JP6256839B2 (ja) | 発光ダイオード駆動装置及び半導体装置 | |
CN102163920A (zh) | 电源控制用半导体集成电路以及绝缘型直流电源装置 | |
US20150381032A1 (en) | Soft-off control circuit, power converter and associated control method | |
US20080291709A1 (en) | Switching power supply apparatus | |
US10264635B2 (en) | Ripple suppression circuit and light emitting diode driver | |
TWI611723B (zh) | 驅動電路 | |
CN106163037B (zh) | 发光二极管驱动电路和发光二极管照明设备 | |
JP2013033651A (ja) | 発光体駆動装置及びこれを用いた照明機器 | |
US20230387793A1 (en) | Control circuit, power factor correction circuit, and electric appliance | |
US20140070719A1 (en) | Driving circuit having voltage dividing circuits and coupling circuit for controlling duty cycle of transistor and related circuit driving method thereof | |
US20230253872A1 (en) | Switching control circuit, power supply circuit | |
US10164513B1 (en) | Method of acquiring input and output voltage information | |
KR100462787B1 (ko) | 전원회로와 이를 구비하는 플라즈마 디스플레이 패널의전원공급장치 | |
CN111654946A (zh) | 用于led恒流控制的线电压补偿系统 | |
JP4552850B2 (ja) | 2線式電子スイッチ | |
JP2001086757A (ja) | スイッチング電源装置の力率改善回路 | |
JP2022061347A (ja) | 半導体集積回路装置 | |
CN219918725U (zh) | 电源装置及显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |