JP5090433B2

JP5090433B2 - 電源装置

Info

Publication number: JP5090433B2
Application number: JP2009289068A
Authority: JP
Inventors: 寿市村山
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2009-12-21
Filing date: 2009-12-21
Publication date: 2012-12-05
Anticipated expiration: 2029-12-21
Also published as: JP2011130631A

Description

本発明は電源装置、特に昇圧型の力率改善回路を備えた電源装置において、好適な効率を達成し得る電源装置に関する。

従来、商用交流などの交流電圧を入力とし、所望とする出力電圧を得るために、力率改善回路を組み込んだ電源装置が例えば特許文献１などで知られている。このような電源装置の典型的な回路例を、図３に示す。

同図において、１は商用電源、２は商用電源１からの交流入力電圧Ｖinを整流するダイオードブリッジ、３はＤＣ−ＤＣコンバータ４の前段に介装される力率改善回路であり、ダイオードブリッジ２からの整流電圧ＶＡが力率改善回路３に入力されるようになっている。力率改善回路３は、チョークコイル１１と、ＭＯＳ型ＦＥＴなどの制御端子付きのスイッチング素子１２と、ダイオード１３と、平滑コンデンサ１４とを備えて構成され、ダイオードブリッジ２の一端からＤＣ−ＤＣコンバータ４の一端に至る正入力ライン５に、チョークコイル１１およびダイオード１３が順に挿入接続され、前記チョークコイル１１の他端とダイオード１３のアノードとの接続点と、ダイオードブリッジ２の他端からＤＣ−ＤＣコンバータ４の他端に至る負入力ライン６との間にスイッチング素子１２が接続され、さらにダイオード１３のカソードと負入力ライン６との間に平滑コンデンサ１４が接続される。また１５は、スイッチング素子１２をスイッチング制御するために、このスイッチング素子１２の制御端子にパルス駆動信号を供給する制御回路である。

上記構成において、制御回路１５からのオンパルス信号を受けてスイッチング素子１２がオンすると、正入力ライン５からチョークコイル１１を通してスイッチング素子１２に電流が流れることで、該チョークコイル１１内に励磁エネルギーが蓄積され、制御回路１５からのオフパルス信号を受けてスイッチング素子１２がオフすると、該励磁エネルギーによって昇圧電流がダイオードブリッジ２からチョークコイル１１とダイオード１３を順に通過して平滑コンデンサ１４に流入し、ダイオードブリッジ２からの整流電圧ＶＡよりも高い直流昇圧電圧ＶＢが平滑コンデンサ１４の両端間に生成される。ＤＣ−ＤＣコンバータ４は、この昇圧電圧ＶＢを入力として、出力端子１６，１７間から負荷１８に所望の安定化した直流出力電圧Ｖoutを供給するようになっている。

また前記制御回路１５は、ダイオードブリッジ２からの整流電圧ＶＡと、平滑コンデンサ１４の両端間に生成される昇圧電圧ＶＢとを監視し、整流電圧ＶＡの脈流波形に沿ってチョークコイル１１内に電流が流れるように、スイッチング素子１２をスイッチング制御する。これにより、平滑コンデンサ１４の導通角を広げて、電源装置としての力率を改善することが可能になる。ここで制御回路１５は、昇圧電圧ＶＢが所定値よりも高い場合に、チョークコイル１１内を流れる電流の波高値が全体に低くなるように、また昇圧電圧ＶＢが所定値よりも低い場合に、チョークコイル１１内を流れる電流の波高値が全体に高くなるように、前記スイッチング素子１２をスイッチングして、昇圧電圧ＶＢを一定値に保つように制御している。

特開２００１−８６７５７号公報

ところで、上述した昇圧チョッパ方式の電源装置では、特許文献１でも指摘しているように、力率改善回路３の損失が整流電圧ＶＡと昇圧電圧ＶＢとの差が大きくなるに従って増加し、またＤＣ−ＤＣコンバータ４の損失も、その入力電圧となる昇圧電圧ＶＢが高くなるに従って増加する傾向がある。

ところが、従来の力率改善回路３は回路動作の簡便性を考慮して、昇圧電圧ＶＢが一定で例えば３８０Ｖ程度に固定されており、商用電源１の入力電圧Ｖinが１００Ｖ〜２４０Ｖの範囲で用いられる現状下では、常に整流電圧ＶＡと昇圧電圧ＶＢとの差を最適化して、効率が良くなるポイントで力率改善回路３を動作させているとはいえなかった。

こうした問題に対して特許文献１では、入力電圧検出回路により整流電圧ＶＡを検出して、整流電圧ＶＡが高い場合には昇圧電圧ＶＢを高くし、逆に整流電圧ＶＡが低い場合には昇圧電圧ＶＢを低くするように、スイッチング素子１２のスイッチングを制御することで、整流電圧ＶＡの波高値に力率改善の為に必要な一定の電圧昇圧分を加算した値となるように昇圧電圧ＶＢを適正化して、電力変換効率の向上を図った電源装置が提案されている。

しかし特許文献１のように、単純に整流電圧ＶＡの高低に応じて昇圧電圧ＶＢを可変させるだけでは、電源装置への入力電圧Ｖinを遮断したときに、出力電圧Ｖoutが安定した範囲内を保持している時間、すなわち出力保持時間について、負荷１８の状態に基づく最適な出力保持時間が得られてないという問題がある。この場合、特に負荷１８が待機動作中のような軽負荷時において、不必要に長い出力保持時間に設定されていると、電源装置として無駄な電力消費が生じてしまい、効率が低下する。

本発明は上記問題点に着目してなされたもので、昇圧電圧を変えることで損失の低減を図り、同時に負荷の状態に応じて適正な出力保持時間を得ることができる電源装置を提供することを目的とする。

本発明の電源装置は、上記目的を達成するために、安定化した直流電圧を負荷に供給するＤＣ−ＤＣコンバータの前段に力率改善回路を介挿して構成され、前記力率改善回路は、スイッチング素子をスイッチングすることにより整流電圧を昇圧し、力率を改善してその昇圧電圧を前記ＤＣ−ＤＣコンバータに出力する電源装置において、前記整流電圧を検出して、電圧検出信号を出力する電圧検出手段と、前記負荷電力を検出して、電力検出信号を出力する電力検出手段と、前記電力検出信号から前記負荷電力に応じた出力保持時間を設定し、この出力保持時間の設定値を満足する範囲で、前記電圧検出信号から前記整流電圧に応じた前記昇圧電圧の指令値を算出して、その指令値に従うようなパルス駆動信号を前記スイッチング素子に出力する制御手段と、を備えている。

上記構成において、前記制御手段は、設定された前記出力保持時間が長いほど、前記昇圧電圧の下限指令値を高くし、設定された前記出力保持時間が短いほど、前記昇圧電圧の下限指令値を低くして、この下限指令値を下回らないように、前記電圧検出手段で検出される前記整流電圧の波高値が高いほど、前記昇圧電圧の指令値を高くし、前記整流電圧の波高値が低いほど、前記昇圧電圧の指令値を低くして、前記昇圧電圧の指令値を決定するのが好ましい。

請求項１の発明によれば、単に電圧検出手段が整流電圧を検出するだけでなく、別な電力検出手段が負荷電力を検出するので、その負荷電力に応じた最適な出力保持時間を制御手段で設定し、当該出力保持時間の設定値を満足する範囲で、整流電圧から目標となる昇圧電圧の指令値を算出して、電源装置として損失が低減するようなスイッチング制御を、スイッチング素子に対して行なうことができる。したがって、整流電圧に応じて昇圧電圧を変えることで損失の低減を図り、同時に負荷の状態に応じて適正な出力保持時間を得ることが可能になる。

請求項２の発明によれば、負荷電流の大小に拘らず、負荷として必要な出力保持時間は確実に保証され、しかも整流電圧の波高値に応じて、損失が低減する最適な昇圧電圧となるように、スイッチング素子をスイッチング制御することが可能になる。

本発明の一実施例における電源装置の概略的構成を示すブロック図である。同上、電源装置の具体的構成を示す回路図である。従来の典型的な電源装置の回路例を示す図である。

以下、添付図面である図１および図２を参照して、本発明の電源装置に関する好適な実施例を説明する。なお、背景技術で示した従来例と同一箇所には同一符号を付し、重複する部分の説明は極力省略する。

図１は、本実施例で提案する電源装置の概略的な構成を示すものである。同図に示すように、本実施例の電源装置は商用電源１からの交流入力電圧Ｖinを整流器２１により整流した電圧ＶＡに変換し、この整流電圧ＶＡよりも高い昇圧電圧ＶＢを力率改善回路３で生成して、直流−直流変換器であるスイッチング方式のＤＣ−ＤＣコンバータ４に入力し、所望の安定化した直流出力電圧Ｖoutを出力端子１６，１７間から負荷１８に供給するようになっている。ここで整流器２１は、例えば前述のダイオードブリッジ２で構成され、整流器２１からの整流電圧ＶＡが入力ライン５，６を介して力率改善回路３に印加される。

制御回路２５は、整流電圧ＶＡよりも高い昇圧電圧ＶＢを生成しながら、整流電圧ＶＡの脈動波形に近似した入力電流が力率改善回路３に流れて、電源装置としての力率が改善されるように、力率改善回路３の動作を制御するものである。またここでは、整流電圧ＶＡを検出した電圧検出信号を制御回路２５に出力する電圧検出回路２６と、負荷１８が必要とする電力（以下、単に負荷電力という）を検出した電力検出信号を制御回路２５に出力する電流検出回路２７がそれぞれ設けられる。

制御回路２５の内部構成は図示しないが、ＣＰＵ（中央処理装置）や記憶部を備えたマイクロコンピュータなどを有し、そのマイクロコンピュータに昇圧電圧ＶＢの指令値（目標値）が書き込まれている。そして、前述の電圧検出回路２６からの電圧検出信号と、電流検出回路２７からの電力検出信号を読み込んで、それらの検出信号に対応する指令値を読み出し、その指令値に従った制御信号（パルス駆動信号）を力率改善回路３に出力して、該力率改善回路３からの昇圧電圧ＶＢを適切な値に調整することで、消費電力の低減を図りつつ、必要な出力保持時間を確保するようになっている。

図２は、図１で示した電源装置のより具体的な構成を示している。同図において、ここでの力率改善回路３は、チョークコイル１１，スイッチング素子１２，ダイオード１３および平滑コンデンサ１４を備え、制御回路２５からのオンパルス信号を受けてスイッチング素子１２がオンすると、正入力ライン５からチョークコイル１１を通してスイッチング素子１２に電流が流れることで、該チョークコイル１１内に励磁エネルギーが蓄積され、制御回路２５からのオフパルス信号を受けてスイッチング素子１２がオフすると、該励磁エネルギーによって昇圧電流がダイオードブリッジ２からチョークコイル１１とダイオード１３を順に通過して平滑コンデンサ１４に流入し、ダイオードブリッジ２からの整流電圧ＶＡよりも高い直流昇圧電圧ＶＢを平滑コンデンサ１４の両端間に生成するように構成される。このように力率改善回路３は、従来例と全く同じ回路構成を有するが、他の知られている回路構成であっても構わない。またスイッチング素子１２は、ＭＯＳ型ＦＥＴ以外の制御端子付き半導体素子（例えば、トランジスタ）であってもよい。

電圧検出回路２６は、整流器２１と力率改善回路３とを接続する入力ライン５，６間に分圧抵抗３３，３４とを備えて構成され、前記整流電圧ＶＡを分圧した電圧検出信号を出力するものである。これにより、整流器２１からの整流電圧ＶＡは分圧抵抗３３，３４で分圧された後、電圧検出信号として制御回路２５に与えられる。制御回路２５は、整流電圧ＶＡの最大ピーク値を、内部の演算処理により算出することができる。

電流検出回路２７は、ＤＣ−ＤＣコンバータ４と出力端子１７との間に接続した負出力ライン４２に、電流検出器としての抵抗４３を介挿して構成され、この抵抗４３の両端間に発生する電圧を前記電力検出信号として制御回路２５に出力しているが、抵抗４３の損失を避けるために、例えばカレントトランスを代わりに用いてもよい。また、一次側である力率改善回路３の入力側に電流検出回路２７を設けてもよい。さらに、こうした抵抗４３やカレントトランスを、ＤＣ−ＤＣコンバータ４と出力端子１６との間に接続した正出力ライン４１に介挿してもよく、電流検出回路２７として負荷電流に見合う電力検出信号が生成できれば、どのような回路構成であっても構わない。

前記制御回路２５には、システムとして必要な出力保持時間を設定する出力保持時間設定手段４５が設けられる。この出力保持時間の設定値は、予め制御回路２５に書き込んでおいてもよいし、例えば電流検出回路２７からの電力検出信号に基づいて逐次算出できるようにしてもよい。この場合、実際の負荷電流に応じて所望の出力保持時間が設定される。

制御手段２５は、電圧検出回路２６からの電圧検出信号と、電流検出回路２７からの電流検出信号を一定時間毎に読み込み、電流検出信号から負荷電流に応じて必要な出力保持時間を出力保持時間設定手段４５で設定すると共に、この出力保持時間の設定値を満足する範囲で、電圧検出信号から整流電圧ＶＡに応じて電源装置として最適な効率が得られる昇圧電圧ＶＢの指令値を内部のデジタル処理により算出し、その指令値に従ったパルス駆動信号を力率改善回路３のスイッチング素子１２に出力する機能を有する。

上記構成において、商用電源１からの入力電圧Ｖinが電源装置に印加され、制御回路２５に所定の動作電圧が与えられると、制御回路２５からスイッチング素子１２にパルス駆動信号が出力される。これによりスイッチング素子１２がスイッチング動作を開始し、整流器２１からの整流電圧ＶＡよりも高い昇圧電圧ＶＢが生成されると共に、制御回路２５は、ダイオードブリッジ２からの整流電圧ＶＡと、平滑コンデンサ１４の両端間に生成される昇圧電圧ＶＢとを監視し、整流電圧ＶＡの脈流波形に沿ってチョークコイル１１内に電流が流れるように、スイッチング素子１２のスイッチング動作を制御する。これにより、平滑コンデンサ１４の導通角を広げて、電源装置としての力率を改善することが可能になる。ＤＣ−ＤＣコンバータ４は前記昇圧電圧ＶＢを入力として、所望の安定化した直流出力電圧Ｖoutを出力端子１６，１７間に生成し、これを負荷１８に供給する。

一方、制御回路２５は電圧検出回路２６からの電圧検出信号と、電流検出回路２７からの電力検出信号を取り込んで、出力保持時間設定手段４５で設定される出力保持時間を満たす範囲で、電源装置として最適な効率が得られる昇圧電圧ＶＢの指令値を算出する。具体的には、設定された出力保持時間が長くなれば、昇圧電圧ＶＢの下限指令値は高くなり、逆に設定された出力保持時間が短くなれば、昇圧電圧ＶＢの下限指令値は低くなる。これに電圧検出回路２６からの電圧検出信号を加味して、前記下限指令値以上の範囲で、整流電圧ＶＡの波高値が高いほど、昇圧電圧ＶＢの指令値を高くし、整流電圧ＶＡの波高値が低いほど、昇圧電圧ＶＢの指令値を低くして、損失が低減する昇圧電圧ＶＢの指令値を決定する。そして、実際の昇圧電圧ＶＢを監視しながら、この昇圧電圧ＶＢが制御回路２５により算出した指令値に従うような導通幅を有するパルス駆動信号を、スイッチング素子１２の制御端子に出力する。

これにより、実際の整流電圧ＶＡすなわち電源装置への入力電圧Ｖinと負荷電流ひいては負荷電力とを監視して、ユーザが所望する出力保持時間を満足しつつ、損失の低減を図ることが可能になる。特に、負荷１８が待機動作中のような軽負荷時において、不必要に長い出力保持時間に設定されることはなく、その分電源装置として消費電力を低減することが可能になる。

以上のように本実施例では、安定化した直流出力電圧Ｖoutを負荷１８に供給するＤＣ−ＤＣコンバータ４の前段に力率改善回路３を介挿して構成され、スイッチング素子１２をスイッチングすることにより整流電圧ＶＡを昇圧し、力率を改善してその昇圧電圧ＶＢをＤＣ−ＤＣコンバータに出力するように力率改善回路３を構成したものにおいて、整流電圧ＶＡを検出して、電圧検出信号を出力する電圧検出手段としての電圧検出回路２６と、負荷電流を検出して、電力検出信号を出力する電力検出手段としての電流検出回路２７と、電力検出信号から負荷電力に応じた出力保持時間を設定し、この出力保持時間の設定値を満足する範囲で、電圧検出信号から整流電圧ＶＡに応じた昇圧電圧ＶＢの指令値を算出して、その指令値に従うようなパルス駆動信号をスイッチング素子１２に出力する制御手段としての制御回路２５と、を備えている。

このようにすると、単に電圧検出回路２６が整流電圧ＶＡを検出するだけでなく、別な電流検出回路２７が負荷電力を検出するので、その負荷電力に応じた最適な出力保持時間を制御回路２５で設定し、当該出力保持時間の設定値を満足する範囲で、整流電圧ＶＡから目標となる昇圧電圧ＶＢの指令値を算出して、電源装置として損失が低減するようなスイッチング制御を、スイッチング素子１２に対して行なうことができる。したがって、整流電圧ＶＡに応じて昇圧電圧ＶＢを変えることで損失の低減を図り、同時に負荷１８の状態に応じて適正な出力保持時間を得ることが可能になる。

また本実施例の制御回路２５は、電流検出回路２７で検出される負荷電力に応じて所定の出力保持時間を設定するように構成している。

こうすると、例えば負荷１８が待機動作中のような軽負荷時には負荷電力が少ないので、制御回路２５により昇圧電圧ＶＢが自動的に小さく設定され、電源装置による無駄な電力消費を避けて、効率を向上することが可能になる。

さらに本実施例の制御回路２５は、設定された出力保持時間が長いほど、昇圧電圧ＶＢの下限指令値を高くし、設定された出力保持時間が短いほど、昇圧電圧ＶＢの下限指令値を低くして、この下限指令値を下回らないように、電圧検出回路２６で検出される整流電圧ＶＡの波高値が高いほど、昇圧電圧ＶＢの指令値を高くし、整流電圧ＶＡの波高値が低いほど、昇圧電圧ＶＢの指令値を低くして、前記昇圧電圧ＶＢの指令値を決定する構成を有している。

こうすれば、負荷電流の大小に拘らず、負荷１８として必要な出力保持時間は確実に保証され、しかも整流電圧ＶＡの波高値に応じて、損失が低減する最適な昇圧電圧ＶＢとなるように、スイッチング素子１２をスイッチング制御することが可能になる。

なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。実施例中の電圧検出回路２６や電流検出回路２７の内部構成は、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。これはＤＣ−ＤＣコンバータ４についても同様で、従来から知られている種々の回路方式を採用できる。

３力率改善回路
４ＤＣ−ＤＣコンバータ
１２スイッチング素子
２５制御回路（制御手段）
２６電圧検出回路（電圧検出手段）
２７電流検出回路（電力検出手段）

Claims

安定化した直流電圧を負荷に供給するＤＣ−ＤＣコンバータの前段に力率改善回路を介挿して構成され、
前記力率改善回路は、スイッチング素子をスイッチングすることにより整流電圧を昇圧し、力率を改善してその昇圧電圧を前記ＤＣ−ＤＣコンバータに出力する電源装置において、
前記整流電圧を検出して、電圧検出信号を出力する電圧検出手段と、
前記負荷電力を検出して、電力検出信号を出力する電力検出手段と、
前記電力検出信号から前記負荷電力に応じた出力保持時間を設定し、この出力保持時間の設定値を満足する範囲で、前記電圧検出信号から前記整流電圧に応じた前記昇圧電圧の指令値を算出して、その指令値に従うようなパルス駆動信号を前記スイッチング素子に出力する制御手段と、を備えたことを特徴とする電源装置。
前記制御手段は、設定された前記出力保持時間が長いほど、前記昇圧電圧の下限指令値を高くし、設定された前記出力保持時間が短いほど、前記昇圧電圧の下限指令値を低くして、この下限指令値を下回らないように、前記電圧検出手段で検出される前記整流電圧の波高値が高いほど、前記昇圧電圧の指令値を高くし、前記整流電圧の波高値が低いほど、前記昇圧電圧の指令値を低くして、前記昇圧電圧の指令値を決定するものであることを特徴とする請求項１記載の電源装置。