JP3287062B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3287062B2 JP3287062B2 JP13279893A JP13279893A JP3287062B2 JP 3287062 B2 JP3287062 B2 JP 3287062B2 JP 13279893 A JP13279893 A JP 13279893A JP 13279893 A JP13279893 A JP 13279893A JP 3287062 B2 JP3287062 B2 JP 3287062B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control transistor
- emitter
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、制御トランジスタで
の発熱を抑制することで効率を向上させたリニア・レギ
ュレータ方式の電源回路に関する。
の発熱を抑制することで効率を向上させたリニア・レギ
ュレータ方式の電源回路に関する。
【０００２】
【従来の技術】図３は、ツェナーダイオードを基準電圧
とするいわゆるリニア・レギュレータ方式の従来の電源
回路の構成を示す回路図である。図において、１は交流
電源接続端子、２はスイッチ、３は交流電源接続端子１
から供給される交流電圧を整流するダイオードブリッジ
回路、４はダイオードブリッジ回路３で整流された電圧
を平滑化する平滑用コンデンサ、５は制御トランジスタ
Ｑ１のコレクタ端子とエミッタ端子との間に接続された
抵抗、６は制御トランジスタＱ１を介して流れる充電電
流を制限するための電流制限用抵抗、７は制御トランジ
スタＱ１のコレクタ側とベース端子間に接続された抵
抗、８は制御トランジスタＱ１のベース端子とトランジ
スタＱ３のコレクタ端子に接続された抵抗である。
とするいわゆるリニア・レギュレータ方式の従来の電源
回路の構成を示す回路図である。図において、１は交流
電源接続端子、２はスイッチ、３は交流電源接続端子１
から供給される交流電圧を整流するダイオードブリッジ
回路、４はダイオードブリッジ回路３で整流された電圧
を平滑化する平滑用コンデンサ、５は制御トランジスタ
Ｑ１のコレクタ端子とエミッタ端子との間に接続された
抵抗、６は制御トランジスタＱ１を介して流れる充電電
流を制限するための電流制限用抵抗、７は制御トランジ
スタＱ１のコレクタ側とベース端子間に接続された抵
抗、８は制御トランジスタＱ１のベース端子とトランジ
スタＱ３のコレクタ端子に接続された抵抗である。
【０００３】９はトランジスタＱ３のエミッタ端子とグ
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１はツェナーダイオード９のツェ
ナー電圧以上の出力電圧を得るための出力電圧調整用抵
抗であり、出力電圧調整用抵抗１１はその抵抗値を可変
することができる。１２は出力電圧に含まれるリップル
を除去するためのコンデンサ、１３はツェナーダイオー
ド９のカソード端子と出力側との間に接続された抵抗、
１４は＋Ｂ電源供給回路である。
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１はツェナーダイオード９のツェ
ナー電圧以上の出力電圧を得るための出力電圧調整用抵
抗であり、出力電圧調整用抵抗１１はその抵抗値を可変
することができる。１２は出力電圧に含まれるリップル
を除去するためのコンデンサ、１３はツェナーダイオー
ド９のカソード端子と出力側との間に接続された抵抗、
１４は＋Ｂ電源供給回路である。
【０００４】次に動作について説明する。この電源回路
では、ダイオードブリッジ回路３の出力には平滑用コン
デンサ４が接続されているため、制御トランジスタＱ１
のコレクタ電圧Ｖｃの波形は、図４に示すような波形と
なる。この制御トランジスタＱ１の出力電圧、すなわち
エミッタ電圧Ｖｅの波形は図４に示すような安定化され
た直流電圧波形となり、制御トランジスタＱ１内で熱と
して消費される電力損失は、図４に示すコレクタ電圧Ｖ
ｃの波形からエミッタ電圧Ｖｅの波形を差し引いた斜線
部分により表される。
では、ダイオードブリッジ回路３の出力には平滑用コン
デンサ４が接続されているため、制御トランジスタＱ１
のコレクタ電圧Ｖｃの波形は、図４に示すような波形と
なる。この制御トランジスタＱ１の出力電圧、すなわち
エミッタ電圧Ｖｅの波形は図４に示すような安定化され
た直流電圧波形となり、制御トランジスタＱ１内で熱と
して消費される電力損失は、図４に示すコレクタ電圧Ｖ
ｃの波形からエミッタ電圧Ｖｅの波形を差し引いた斜線
部分により表される。
【０００５】
【発明が解決しようとする課題】上述した従来の電源回
路は、以上のように構成されているので、制御トランジ
スタＱ１での電力損失が大きく、発熱量が大きくなる問
題点があった。この発明は、上記した課題を除去するた
めになされたものであり、この発明の目的はトランジス
タにおける電力損失を抑制し、少ない発熱量で出力電圧
の制御を行なうことの出来る電源回路を提供することに
ある。
路は、以上のように構成されているので、制御トランジ
スタＱ１での電力損失が大きく、発熱量が大きくなる問
題点があった。この発明は、上記した課題を除去するた
めになされたものであり、この発明の目的はトランジス
タにおける電力損失を抑制し、少ない発熱量で出力電圧
の制御を行なうことの出来る電源回路を提供することに
ある。
【０００６】
【課題を解決するための手段】この発明に係る電源回路
は、交流電源を直流化する整流回路と、前記整流回路の
直流出力の脈流分を除去して平滑化するリップルフィル
タと、前記整流回路と前記リップルフィルタとの間に介
挿接続された制御トランジスタと、ツェナー電圧を基準
電圧として生成するツェナダイオードと、前記制御トラ
ンジスタの出力変化を検出する検出回路と、前記ツェナ
ダイオードにエミッタが接続され、前記制御トランジス
タのベースにコレクタが接続され、前記検出回路にベー
スが接続されて、前記検出回路の検出電圧と前記基準電
圧との電圧差が生じることによって前記コレクタと前記
エミッタとの間がオンした場合には、前記制御トランジ
スタをオフとし、電圧差が生じず前記コレクタと前記エ
ミッタとの間がオフした場合には、前記制御トランジス
タをオンに制御する比較・増幅用スイッチング制御素子
とを備えてなり、前記整流回路の直流出力の脈流分の期
間は前記検出回路の検出電圧が上昇して、前記基準電圧
の電圧値に対して差が大きくなり、前記比較・増幅用ス
イッチング制御素子がオンとなることによって前記制御
トランジスタが間欠的にオフされるように構成したこと
を特徴とするものである。
は、交流電源を直流化する整流回路と、前記整流回路の
直流出力の脈流分を除去して平滑化するリップルフィル
タと、前記整流回路と前記リップルフィルタとの間に介
挿接続された制御トランジスタと、ツェナー電圧を基準
電圧として生成するツェナダイオードと、前記制御トラ
ンジスタの出力変化を検出する検出回路と、前記ツェナ
ダイオードにエミッタが接続され、前記制御トランジス
タのベースにコレクタが接続され、前記検出回路にベー
スが接続されて、前記検出回路の検出電圧と前記基準電
圧との電圧差が生じることによって前記コレクタと前記
エミッタとの間がオンした場合には、前記制御トランジ
スタをオフとし、電圧差が生じず前記コレクタと前記エ
ミッタとの間がオフした場合には、前記制御トランジス
タをオンに制御する比較・増幅用スイッチング制御素子
とを備えてなり、前記整流回路の直流出力の脈流分の期
間は前記検出回路の検出電圧が上昇して、前記基準電圧
の電圧値に対して差が大きくなり、前記比較・増幅用ス
イッチング制御素子がオンとなることによって前記制御
トランジスタが間欠的にオフされるように構成したこと
を特徴とするものである。
【０００７】
【作用】この発明の電源回路では、整流回路の直流出力
を平滑せずに制御トランジスタに供給して、その制御ト
ランジスタを、整流回路の直流出力の脈流成分に応じて
間欠的にオフさせることにより、制御トランジスタのエ
ミッタ側の電圧波形がコレクタ側の電圧波形に近似する
よう制御しているので、制御トランジスタにおいて電力
損失となるコレクタ電圧とエミッタ電圧との差を小さく
することができ、制御トランジスタでの発熱量を可及的
に抑制できる。また、エミッタ電圧は、これのリップル
分がリップルフィルタで除去されて平滑化されたのち
に、所要の一定電圧として出力される。
を平滑せずに制御トランジスタに供給して、その制御ト
ランジスタを、整流回路の直流出力の脈流成分に応じて
間欠的にオフさせることにより、制御トランジスタのエ
ミッタ側の電圧波形がコレクタ側の電圧波形に近似する
よう制御しているので、制御トランジスタにおいて電力
損失となるコレクタ電圧とエミッタ電圧との差を小さく
することができ、制御トランジスタでの発熱量を可及的
に抑制できる。また、エミッタ電圧は、これのリップル
分がリップルフィルタで除去されて平滑化されたのち
に、所要の一定電圧として出力される。
【０００８】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。図１はこの実施例における電源回路の構成を
示す電気回路図である。図において、１は交流電源接続
端子、２はスイッチ、３は交流電源接続端子１から供給
される交流電力を整流するダイオードブリッジ回路、５
は制御トランジスタＱ１のコレクタ端子とエミッタ端子
との間に接続された抵抗、６は制御トランジスタＱ１を
流れる充電電流を制限するための電流制限用抵抗、７は
制御トランジスタＱ１のコレクタ側とベース端子間に接
続された抵抗、８は制御トランジスタＱ１のベース端子
とトランジスタＱ３のコレクタ端子に接続された抵抗で
ある。
説明する。図１はこの実施例における電源回路の構成を
示す電気回路図である。図において、１は交流電源接続
端子、２はスイッチ、３は交流電源接続端子１から供給
される交流電力を整流するダイオードブリッジ回路、５
は制御トランジスタＱ１のコレクタ端子とエミッタ端子
との間に接続された抵抗、６は制御トランジスタＱ１を
流れる充電電流を制限するための電流制限用抵抗、７は
制御トランジスタＱ１のコレクタ側とベース端子間に接
続された抵抗、８は制御トランジスタＱ１のベース端子
とトランジスタＱ３のコレクタ端子に接続された抵抗で
ある。
【０００９】９は、制御トランジスタＱ１のベース電圧
を可変制御する比較・増幅用スイッチング制御素子であ
るトランジスタＱ３のエミッタ端子とグランドとの間に
接続され、基準電圧を生成するツェナーダイオード、１
０と１１は制御トランジスタＱ１のエミッタ電圧を分圧
して検出する検出回路を構成する抵抗であり、抵抗１１
はその抵抗値を可変することができる。１３はツェナー
ダイオード９のカソード端子と出力側との間に接続され
た抵抗、１４は＋Ｂ電源供給回路である。
を可変制御する比較・増幅用スイッチング制御素子であ
るトランジスタＱ３のエミッタ端子とグランドとの間に
接続され、基準電圧を生成するツェナーダイオード、１
０と１１は制御トランジスタＱ１のエミッタ電圧を分圧
して検出する検出回路を構成する抵抗であり、抵抗１１
はその抵抗値を可変することができる。１３はツェナー
ダイオード９のカソード端子と出力側との間に接続され
た抵抗、１４は＋Ｂ電源供給回路である。
【００１０】２１はトランジスタＱ２を使用したリップ
ルフィルタであり、コンデンサＣ１，Ｃ２，Ｃ３とトラ
ンジスタＱ２のベースバイアス抵抗２２などから構成さ
れている。図２は制御トランジスタＱ１のエミッタ電圧
Ｖｅの波形とコレクタ電圧Ｖｃの波形とを対比して示す
波形図である。
ルフィルタであり、コンデンサＣ１，Ｃ２，Ｃ３とトラ
ンジスタＱ２のベースバイアス抵抗２２などから構成さ
れている。図２は制御トランジスタＱ１のエミッタ電圧
Ｖｅの波形とコレクタ電圧Ｖｃの波形とを対比して示す
波形図である。
【００１１】次に動作について説明する。図２に示す時
刻ｔ０までは、検出回路の両抵抗１０，１１の接続点の
電圧、つまり制御トランジスタＱ１のエミッタ電圧に比
例した検出電圧であってトランジスタＱ３のベース電圧
がツェナー電圧よりも低いことから、制御トランジスタ
Ｑ１はオンとなる。時刻ｔ０とｔ１との間では、コレク
タ電圧Ｖｃが高くなってトランジスタＱ３導通すること
により、制御トランジスタＱ１のベース電圧はグランド
側に引かれると共に制御トランジスタＱ１のベース電流
が減少し制御トランジスタＱ１がオフとなり、制御トラ
ンジスタＱ１のエミッタ電圧Ｖｅの上昇が抑制される。
従って、この間の発熱がなくなる。
刻ｔ０までは、検出回路の両抵抗１０，１１の接続点の
電圧、つまり制御トランジスタＱ１のエミッタ電圧に比
例した検出電圧であってトランジスタＱ３のベース電圧
がツェナー電圧よりも低いことから、制御トランジスタ
Ｑ１はオンとなる。時刻ｔ０とｔ１との間では、コレク
タ電圧Ｖｃが高くなってトランジスタＱ３導通すること
により、制御トランジスタＱ１のベース電圧はグランド
側に引かれると共に制御トランジスタＱ１のベース電流
が減少し制御トランジスタＱ１がオフとなり、制御トラ
ンジスタＱ１のエミッタ電圧Ｖｅの上昇が抑制される。
従って、この間の発熱がなくなる。
【００１２】時刻ｔ１と時刻ｔ２との間では、コレクタ
電圧Ｖｃが低くなることによりトランジスタＱ３がオフ
となり、制御トランジスタＱ１がオンとなって出力電圧
の安定化が行われるのであるが、制御トランジスタＱ１
のコレクタ電圧Ｖｃの波形とエミッタ電圧Ｖｅとの波形
は図２に示すようにほぼ等しい波形となる。従って、制
御トランジスタＱ１において熱として消費される電力損
失は、図２に示す時刻ｔ０〜ｔ１の間のコレクタ電圧Ｖ
ｃの波形とエミッタ電圧Ｖｅの波形との差となる。この
ため、時刻ｔ０からｔ２までの制御トランジスタＱ１の
発熱は、従来の電力損失量に比べて著しく抑制されたも
のとなる。そして、制御トランジスタＱ１の出力は、リ
ップルフィルタ２１により平滑化されて安定化されて＋
Ｂ電源供給回路１４に供給される。
電圧Ｖｃが低くなることによりトランジスタＱ３がオフ
となり、制御トランジスタＱ１がオンとなって出力電圧
の安定化が行われるのであるが、制御トランジスタＱ１
のコレクタ電圧Ｖｃの波形とエミッタ電圧Ｖｅとの波形
は図２に示すようにほぼ等しい波形となる。従って、制
御トランジスタＱ１において熱として消費される電力損
失は、図２に示す時刻ｔ０〜ｔ１の間のコレクタ電圧Ｖ
ｃの波形とエミッタ電圧Ｖｅの波形との差となる。この
ため、時刻ｔ０からｔ２までの制御トランジスタＱ１の
発熱は、従来の電力損失量に比べて著しく抑制されたも
のとなる。そして、制御トランジスタＱ１の出力は、リ
ップルフィルタ２１により平滑化されて安定化されて＋
Ｂ電源供給回路１４に供給される。
【００１３】整流回路３の出力電圧が上昇すると、図２
に示すように制御トランジスタＱ１のコレクタ電圧波形
の振幅も大きくなることになるが、それに応じて制御ト
ランジスタＱ１のオフ期間が長くなると共にオン期間は
短くなり、出力電圧の調整が行なわれる。
に示すように制御トランジスタＱ１のコレクタ電圧波形
の振幅も大きくなることになるが、それに応じて制御ト
ランジスタＱ１のオフ期間が長くなると共にオン期間は
短くなり、出力電圧の調整が行なわれる。
【００１４】
【発明の効果】以上説明したようにこの発明によれば、
整流回路の直流出力を平滑化することなく制御トランジ
スタに供給して、制御トランジスタをコレクタ電圧の脈
流分に応じて間欠的にオフさせることにより、制御トラ
ンジスタのエミッタ電圧をコレクタ電圧に近似させるよ
うにしたので、制御トランジスタにおける電力損失量を
格段に抑制することができる。また、制御トランジスタ
のエミッタ電圧はリップルフィルタによりリップルを除
去されるので、一定の直流電圧を支障なく出力すること
ができる。
整流回路の直流出力を平滑化することなく制御トランジ
スタに供給して、制御トランジスタをコレクタ電圧の脈
流分に応じて間欠的にオフさせることにより、制御トラ
ンジスタのエミッタ電圧をコレクタ電圧に近似させるよ
うにしたので、制御トランジスタにおける電力損失量を
格段に抑制することができる。また、制御トランジスタ
のエミッタ電圧はリップルフィルタによりリップルを除
去されるので、一定の直流電圧を支障なく出力すること
ができる。
【図１】この発明の一実施例による電源回路の構成を示
す電気回路図である。
す電気回路図である。
【図２】この発明の一実施例による電源回路の制御トラ
ンジスタのコレクタ電圧波形とエミッタ電圧波形を示す
波形図である。
ンジスタのコレクタ電圧波形とエミッタ電圧波形を示す
波形図である。
【図３】従来の電源回路の構成を示す電気回路図であ
る。
る。
【図４】従来の電源回路の制御トランジスタのコレクタ
電圧波形とエミッタ電圧波形を示す波形図である。
電圧波形とエミッタ電圧波形を示す波形図である。
３ 整流回路 ５ バイパス抵抗 ９ ツェナーダイオード ２１ リップルフィルタ Ｑ１ 制御トランジスタ
Claims (1)
- 【請求項１】 交流電源を直流化する整流回路と、 前記整流回路の直流出力の脈流分を除去して平滑化する
リップルフィルタと、 前記整流回路と前記リップルフィルタとの間に介挿接続
された制御トランジスタと、 ツェナー電圧を基準電圧として生成するツェナダイオー
ドと、 前記制御トランジスタの出力変化を検出する検出回路
と、 前記ツェナダイオードにエミッタが接続され、前記制御
トランジスタのベースにコレクタが接続され、前記検出
回路にベースが接続されて、前記検出回路の検出電圧と
前記基準電圧との電圧差が生じることによって前記コレ
クタと前記エミッタとの間がオンした場合には、前記制
御トランジスタをオフとし、電圧差が生じず前記コレク
タと前記エミッタとの間がオフした場合には、前記制御
トランジスタをオンに制御する比較・増幅用スイッチン
グ制御素子とを備えてなり、 前記整流回路の直流出力の脈流分の期間は前記検出回路
の検出電圧が上昇して、前記基準電圧の電圧値に対して
差が大きくなり、前記比較・増幅用スイッチング制御素
子がオンとなることによって前記制御トランジスタが間
欠的にオフされるように構成したことを特徴とする電源
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13279893A JP3287062B2 (ja) | 1993-05-11 | 1993-05-11 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13279893A JP3287062B2 (ja) | 1993-05-11 | 1993-05-11 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327149A JPH06327149A (ja) | 1994-11-25 |
| JP3287062B2 true JP3287062B2 (ja) | 2002-05-27 |
Family
ID=15089819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13279893A Expired - Lifetime JP3287062B2 (ja) | 1993-05-11 | 1993-05-11 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3287062B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7473130B2 (ja) | 2020-09-23 | 2024-04-23 | 国立研究開発法人物質・材料研究機構 | アルカリ金属イオン検出センサー及び放射性セシウムイオン検出センサー |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5352372B2 (ja) * | 2009-08-03 | 2013-11-27 | サクサ株式会社 | Ａｃ／ｄｃ電源装置 |
| US9093903B2 (en) * | 2011-09-28 | 2015-07-28 | Monolithic Power Systems, Inc. | Power converter with voltage window and the method thereof |
| CN108153368B (zh) * | 2017-11-22 | 2021-06-04 | 珠海格力电器股份有限公司 | 闭环反馈稳压电路 |
-
1993
- 1993-05-11 JP JP13279893A patent/JP3287062B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7473130B2 (ja) | 2020-09-23 | 2024-04-23 | 国立研究開発法人物質・材料研究機構 | アルカリ金属イオン検出センサー及び放射性セシウムイオン検出センサー |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06327149A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0779700B1 (en) | DC power supply with enhanced input power factor | |
| EP0805548B1 (en) | Power factor correction circuit | |
| US5712774A (en) | Device for suppressing higher harmonic current of power source | |
| JP4339129B2 (ja) | スイッチ・モード電源 | |
| JP3455253B2 (ja) | スイッチモード電源 | |
| JP3287062B2 (ja) | 電源回路 | |
| JP3484904B2 (ja) | 力率改善回路 | |
| JPH08205527A (ja) | スイッチング電源 | |
| JPH0570193U (ja) | スイッチング電源 | |
| JP3226904B2 (ja) | スイッチング電源装置の力率改善回路 | |
| JP2990867B2 (ja) | 順変換装置 | |
| JPH0898393A (ja) | 直流電源装置 | |
| JPH0898518A (ja) | トランスレス直流電源回路 | |
| JP3227637B2 (ja) | 電源回路 | |
| JP2515403Y2 (ja) | スイッチング電源 | |
| JP2774895B2 (ja) | スイッチングレギュレータ | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
| KR19980027480A (ko) | 역률 보상회로 | |
| JP3281052B2 (ja) | 電源回路 | |
| JP3508553B2 (ja) | 直流電源装置 | |
| JPH0336222Y2 (ja) | ||
| JPH06233541A (ja) | スイッチングレギュレータ | |
| JPS6127113Y2 (ja) | ||
| JPH08289536A (ja) | 電源装置 | |
| KR100724492B1 (ko) | 디씨 링크전압 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |