JP3455253B2 - スイッチモード電源 - Google Patents
スイッチモード電源Info
- Publication number
- JP3455253B2 JP3455253B2 JP26317293A JP26317293A JP3455253B2 JP 3455253 B2 JP3455253 B2 JP 3455253B2 JP 26317293 A JP26317293 A JP 26317293A JP 26317293 A JP26317293 A JP 26317293A JP 3455253 B2 JP3455253 B2 JP 3455253B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- current
- supply voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
- H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、スイッチモード電源
（Ｓｗｉｔｃｈ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌ
ｙ）に関する。特に、本発明は、交流主供給電圧から整
流された入力供給電圧を得て出力供給電圧を発生するス
イッチモード電源に関する。 【０００２】 【発明の背景】このようなスイッチモード電源は、典型
的には、全波整流ブリッジであり、正弦波主供給電圧を
整流し、入力フィルタコンデンサを充電して、整流され
た入力供給電圧を発生する。フィルタコンデンサは、入
力供給電圧における基本周波数および主供給電圧の高調
波のリプルを減少させるのに十分な大きい値を有する。
このようにして、リプル電圧が出力供給電圧に発生する
のが防止される。 【０００３】フィルタコンデンサは、高いピーク値を有
する幅の狭い入力電流のパルスを主供給電圧源から引き
出す。電流パルスは正弦波主供給電圧のピーク値付近で
のみ起こる。従って、入力電流の波形には、主供給電圧
周波数の望ましくない低周波の高調波が含まれる。その
結果、望ましくないことに、力率が約０．６５に低下す
ると共に、主供給電圧の波形のひずみが増加する。 【０００４】最近、入力電流の波形中に含まれる低周波
の高調波の許容量を減らす目的で、欧州標準ＥＮ６０
５５５−２を改正することに関心が高まっている。出力
供給電圧におけるリプル電圧を著しく増加させずに、入
力電流の波形中に含まれる低周波の高調波を減らすこと
が望ましい。 【０００５】 【発明の概要】本発明の特徴を具体化するスイッチモー
ド電源は、交流の主供給電圧源を含んでいる。第１の整
流器は、主電圧源に結合されて、主供給電圧を整流す
る。この場合、主供給電圧の周波数に関連する周波数の
低周波成分をフィルタで除去せずに、濾波されない整流
された第１の供給電圧を発生する。第１の切換え構成は
第１の切換え信号に応答し、第１の供給電圧が加えられ
るインダクタンスに結合され、主電源電圧の周波数より
も実質的に高い周波数で第１の複数の電流パルスを発生
する。第１の複数の電流パルスは第２の整流器を介して
結合され、整流された出力供給電流の第１の部分を発生
する。第３の整流器は主電圧源とフィルタコンデンサに
結合され、主供給電圧を整流し、フィルタコンデンサ内
に電流パルスを発生し、フィルタコンデンサ内に第２の
整流された供給電圧を発生する。第２の切換え構成は、
第２の供給電圧に結合され、第２の切換え信号に応答し
て、フィルタコンデンサに結合されているインダクタン
ス内に、主供給電圧の周波数よりも実質的に高い周波数
で第２の複数の電流パルスを発生する。第２の複数の電
流パルスは整流器を介して結合され、出力供給電流の第
２の部分を発生する。フィルタコンデンサ内で、一定の
電流パルスのパルス幅は長くなり、最大振幅は減少す
る。発明の目的 本願発明の目的は、出力供給電圧におけるリプル電圧を
増加させずに、入力電流の波形中に含まれる低周波の高
調波を減らし、且つ力率を増加させたスイッチモード電
源を提供することである。 発明の構成 交流主供給電圧源（１０７）と、前記主供給電圧源に結
合されて、前記主供給電圧の周波数に関連する周波数の
低周波成分をフィルタで取り除かずに前記主供給電圧を
整流することにより、濾波されない、整流された、第１
の供給電圧（Ｖ１）を発生する第１の整流器（１０２）
と、第１の切換え信号（Ｖ９）に応答し、前記第１の供
給電圧が供給されるインダクタンス（Ｗ１）に結合さ
れ、該インダクタンスに前記主供給電圧の周波数よりも
実質的に高い周波数で第１の複数の電流パルス（ｉＰ
１）を発生する第１の切換え手段（Ｑ１）であって、該
第１の複数の電流パルスは第２の整流器（Ｄ４）を介し
て結合され、整流された出力供給電流（ｉＳ４）の第１
の部分を発生する、前記第１の切換え手段（Ｑ１）と、
フィルタコンデンサ（Ｃ２）と、前記主供給電圧源と前
記フィルタコンデンサに結合され、前記主供給電圧を整
流して、前記フィルタコンデンサに第３の複数の電流パ
ルス（ｉ３）を供給し、前記フィルタコンデンサに、整
流された第２の供給電圧（Ｖ２）を発生する第３の整流
器（Ｄ２）と、前記第２の供給電圧（Ｖ２）に結合さ
れ、第２の切換え信号（Ｖ１２）に応答して、前記フィ
ルタコンデンサに結合されるインダクタンス（Ｗ２）
に、前記主供給電圧の周波数よりも実質的に高い周波数
で第２の複数の電流パルス（ｉＰ２）を発生する第２の
切換え手段（Ｑ２）であって、該第２の複数の電流パル
スは前記第２の整流器（Ｄ４）を介して結合され、前記
出力供給電流の第２の部分を発生する、前記第２の切換
え手段（Ｑ２）と、前記フィルタコンデンサに供給され
た前記第３の複数の電流パルス（ｉ３）の経路に結合さ
れた抵抗手段（Ｒ１３）とを具えた、スイッチモード電
源。 【０００６】 【実施例】図１は、電流重ね合わせ技術と呼ばれる技術
を利用する、本発明の特徴を具体化しているスイッチモ
ード電源１００を示す。図１のスイッチモード電源１０
０は、例えば、１２０ワットの電力を供給するのに適し
ている。交流電圧ＶＭを発生する主供給電圧源１０７
は、比較的小さいフィルタコンデンサＣ１に、全波整流
された交流入力供給電圧Ｖ１を発生する。電圧源１０７
の交流電圧ＶＭは、例えば、ライン周波数５０Ｈｚの正
弦波である。コンデンサＣ１の容量は小さいので、電圧
Ｖ１の低い周波数の高調波はフィルタコンデンサＣ１に
より除去されない。電圧Ｖ１は、濾波されない、全波整
流された正弦波電圧の波形を有し、スイッチングダイオ
ードＤ１を介して、フライバック変成器Ｔの１次巻線の
終端Ｗ２ａに結合される。 【０００７】切換え信号Ｖ９は、制御可能な周波数と衝
撃係数を有し、抵抗Ｒ３を介して、抵抗Ｒ１４とＭＯＳ
スイッチングトランジスタＱ１のゲートに結合され、信
号Ｖ９が高レベルすなわち１２ボルトであるときにのみ
トランジスタＱ１をオンにする。トランジスタＱ１のド
レイン電極は巻線Ｗ１の他方の終端に結合される。信号
Ｖ９は、パルス幅変調器として動作するＴＤＡ４６０５
型集積回路（ＩＣ）の出力端子に発生される。信号Ｖ９
の周波数は２０〜５０ｋＨｚの範囲内に選定される。 【０００８】信号Ｖ９の一定のサイクルにおいて、信号
Ｖ９が高レベルに達した後に、パルス電流ｉＰ１はダイ
オードＤ１を流れる。ダイオードＤ１における電流ｉＰ
１と等しいアップランプ電流ｉＰは巻線Ｗ１内に発生さ
れ、変成器Ｔに磁気エネルギーを貯える。信号Ｖ９が高
レベルから低レベルに変化した直後に、トランジスタＱ
１は非導通となり、フライバック動作が起こる。その結
果、変成器Ｔの２次巻線Ｗ２，Ｗ３，Ｗ４，Ｗ５にフラ
イバックパルス電流が発生する。フライバックの期間、
トランジスタＱ１のドレイン電圧は、スナッバ（ｓｎｕ
ｂｂｅｒ）回路（図示せず）によって制限される。 【０００９】巻線Ｗ４における電流パルスｉＳ４のよう
なフライバック電流パルスがパルスｉＰから発生される
結果として、直流出力供給電圧Ｖ３，Ｖ４，Ｖ５，Ｖ８
が、それぞれ整流ダイオードＤ３，Ｄ４，Ｄ５，Ｄ８を
介して、コンデンサＣ３，Ｃ４，Ｃ５，Ｃ８に発生す
る。電圧Ｖ４は、例えば水平偏向出力段３７を起動し、
電圧Ｖ５は、例えば、テレビジョン受像機の音声段を起
動する。 【００１０】変成器Ｔは、電気ショック（ｅｌｅｃｔｒ
ｉｃ ｓｈｏｃｋ）の危険に関連して、電圧源１０７お
よび“ホット（ｈｏｔ）”接地導体（触れると電気ショ
ックを受ける）Ｈを、“コールド（ｃｏｌｄ）”接地導
体Ｇ（触れても電気ショックを受けない）から絶縁す
る。電圧Ｖ３とＶ８はホット接地導体Ｈに結合される。
一方、電圧Ｖ４とＶ５はコールド接地導体Ｇに結合され
る。 【００１１】通常の動作において、巻線Ｗ３におけるフ
ライバックパルスを濾波し整流しそして分圧することに
より、例えば、電圧Ｖ４を示す直流感知電圧Ｖ３０が回
路３０に発生する。抵抗３０ａは調節可能であり、電圧
Ｖ３０を調節することにより出力供給電圧を調節する。
感知電圧Ｖ３０はＩＣ１０３の感知入力端子ピン１に供
給される。電圧Ｖ３０はＩＣ１０３において基準電圧１
０３ａと比較される。電圧Ｖ３０と基準電圧１０３ａの
差より誤差電圧１０３ｂが発生される。誤差電圧１０３
ｂは停止比較器１０３ｃの入力に結合され、信号Ｖ９の
パルス幅すなわち“高”から“低”への遷移を制御し、
出力電圧Ｖ４およびＶ５のレベルを調節する。 【００１２】また、電圧Ｖ１は、発明的特徴を具体化す
る抵抗Ｒ１３と整流ダイオードＤ２の直列構成を介して
フィルタコンデンサＣ２に結合され、コンデンサＣ２に
供給電圧Ｖ２を発生する。電圧Ｖ２は一定の直流電圧で
あり、電圧Ｖ１のピーク電圧に比例する。電圧Ｖ２は、
トランジスタＱ２が導通しているとき、ＭＯＳスイッチ
ングトランジスタＱ２とスイッチングダイオードＤ６を
介して、接合端子Ｗ２ａに結合される。端子Ｗ２ａは変
成器Ｔの１次巻線Ｗ１のダイオードＤ１と２次巻線Ｗ２
の間に結合されている。 【００１３】フライバックの間に、巻線Ｗ２を介して発
生する直流電圧Ｖ８は電圧Ｖ２よりも約１５Ｖ高い。電
圧Ｖ８は、直列に結合されている抵抗Ｒ８と抵抗Ｒ１２
を介して、トランジスタＱ２のゲートに結合され、トラ
ンジスタＱ２のゲートに結合されているトランジスタＱ
３がオフになると、スイッチングトランジスタをオンに
する。電圧Ｖ８は、電圧Ｖ２よりも高いので、ＭＯＳト
ランジスタＱ２をオンにするのに十分である。トランジ
スタＱ２のソース電極とゲート電極の間に結合される保
護ダイオードＤ７はトランジスタＱ２のゲート／ソース
間電圧の遷移を制限する。 【００１４】また、図１の信号Ｖ９は、トランジスタＱ
２の切換え動作周波数を制御する。トランジスタＱ２の
切換え動作周波数を制御するために、図１の信号Ｖ９
は、ダイオードＤ９を介して、抵抗Ｒ７とコンデンサＣ
７により形成されるランプ波発生器に結合される。ツエ
ナーダイオードＤ１０はコンデンサＣ７におけるランプ
波信号Ｖ７の最大電圧を９．１ボルトに制限する。信号
Ｖ９が高いとき、ダイオードＤ９は逆バイアスされ、コ
ンデンサＣ７は、抵抗Ｒ７を介して電圧Ｖ２により充電
される。従って、コンデンサＣ７における信号Ｖ７は直
線的に増加する。信号Ｖ９が低くなると、ダイオードＤ
９は導通し、コンデンサＣ７は、ＩＣ１０３のピン５に
おいて形成される低インピーダンス出力を通って、直ち
に放電される。 【００１５】図２のａ〜ｈは、図１の回路の動作を説明
するのに役に立つ波形を示す。図１および図２のａ〜ｈ
において同じ様な記号および番号は同じ様な構成要素ま
たは機能を表わす。 【００１６】図１の信号Ｖ９のパルス幅は、コンデンサ
Ｃ７に発生する信号Ｖ７の最大レベルを決める。ダイオ
ードＤ１を介して巻線Ｗ１に結合される電圧は全波整流
された正弦波形なので、ＩＣ１０３への帰還信号によっ
て、信号Ｖ９のパルス幅は全波整流された電圧Ｖ１に応
じて変化させられる。従って、信号Ｖ７の最大値または
包絡線も、図２のｄに示すように、電圧Ｖ１の１０ミリ
セカンドの期間の間、電圧Ｖ１に応じて変化する。例え
ば、図２のｄにおいて、信号Ｖ７の期間と図２のａの電
圧Ｖ１の期間との比は分りやすくするために拡大されて
いる。 【００１７】図１の信号Ｖ７は、トランジスタＱ４とト
ランジスタＱ５により形成される比較器の反転入力端子
に供給される。抵抗Ｒ５はトランジスタＱ４とＱ５にエ
ミッタ電流を発生する。トランジスタＱ４のコレクタ抵
抗Ｒ４は、比較器の出力端子１３ａにおいて出力信号Ｖ
１０を発生する。 【００１８】出力信号Ｖ１０はトランジスタＱ３のベー
スに結合され、トランジスタＱ３の切換え動作を制御す
る。トランジスタＱ３のコレクタは、抵抗Ｒ８とＲ１２
により形成される負荷構成に結合され、供給電圧Ｖ８に
より起動され、トランジスタＱ２のゲートに切換え信号
Ｖ１２を発生する。 【００１９】信号Ｖ９が高レベルに遷移した直後に、ダ
イオードＤ１は導通状態となり、電流ｉＰ１が発生す
る。トランジスタＱ２がオフになっている間は、電流ｉ
Ｐ２は発生されない。比較器の出力信号Ｖ１０が高にな
っていて、トランジスタＱ３をオンにし、従って、トラ
ンジスタＱ２をオフにしている限り、トランジスタＱ２
は非導通状態になっている。信号Ｖ９が高になった後
に、１次電流ｉＰ１と信号Ｖ７はそれぞれアップランプ
状に増加する。 【００２０】信号Ｖ９の一定の切換え期間の間、図２の
ｄの信号Ｖ７が比較器の閾値電圧Ｖ１１よりも高いレベ
ルに達すると、図２のｅの比較器出力信号Ｖ１０は高レ
ベルから低レベルに変化する。信号Ｖ１０が低レベルに
なると、図１のトランジスタＱ３はオフになり、トラン
ジスタＱ２は、図２のｆの信号Ｖ１２によりオンにな
る。 【００２１】トランジスタＱ２が導通すると、図１のダ
イオードＤ６は導通し、ダイオードＤ１は非導通状態に
なる。従って、入力供給電圧Ｖ１は巻線Ｗ１から結合を
はずされ、電圧Ｖ２はトランジスタＱ２を介して巻線Ｗ
１に結合される。図１のダイオードＤ６における１次電
流ｉＰ２は、図２のｇおよび図２のｈに示すように、電
流ｉＰ１のパルスが止むときから電流ｉＰを途切れずに
流れ続けさせる。 【００２２】図１のＩＣ１０３により電圧Ｖ３０に従っ
て決まる、予め定められる期間の後に、信号Ｖ９は再び
低レベルに変化し、信号Ｖ７は低くなる。また信号Ｖ９
は、ダイオードＤ１３を介して、抵抗Ｒ４と抵抗Ｒ１０
の間の接続端子１３ａに結合される。ダイオードＤ１３
は、信号Ｖ９が低レベルにあるときに導通する。信号Ｖ
９が低くなった直後に、図２のｅの信号Ｖ１０は、図１
のダイオードＤ１３が導通するので、強制的に低くな
る。従って、トランジスタＱ１とＱ３はオフになる。ト
ランジスタＱ３のコレクタにおける信号Ｖ１２は高であ
るが、トランジスタＱ１はオフになるので、トランジス
タＱ２は電流を流さない。有利なことに、ダイオードＤ
１３の働きにより、信号Ｖ９が低であるときに、抵抗Ｒ
８とＲ１２に電流は流れない。その結果減少する電力消
費は、入力電力１２０ワットにおいて約２．５ワットで
ある。信号Ｖ９が高くなると、ダイオードＤ９とＤ１３
はオフになり、新しいサイクルが始まる。 【００２３】電流ｉＰ１とｉＰ２の重なりにより決まる
１次電流ｉＰは、図３のａに入力１００ワットの場合が
示されている。その結果生じる主電流ＩＭは、図３のｂ
に、実線で示される波形を有する。比較のために、図３
のｂの破線の波形は、ブリッジ整流器の出力に大容量の
フィルタを備えている従来の電源の主電流ｉＭ”に相当
し、同じ１００ワットの入力に対するものである。電圧
ＶＭの各半期間に、電流ｉＰ１のパルスの最大値は基本
周波数において正弦波状に支配的に変化する。コンデン
サＣ２は、抵抗Ｒ１３を介して、主電圧ＶＭの最大値の
付近でのみ充電される。 【００２４】発明的特徴に従って、抵抗Ｒ１３はブリッ
ジ整流器１０２のダイオードの導通期間を増加させる。
それによって、図３のｂに示すように、抵抗１３は充電
電流ｉ３の変化率と最大振幅を減少させる。従って、有
利なことに、電流ｉＭに含まれる高調波（例えば、第
３、第５、第７、第９、第１１の高調波）は減少する。
電流ｉ３のパルスの最大値は低い。何故ならば、コンデ
ンサＣ２に蓄積されるエルネギは１次電流ｉＰの一部分
だけしか供給しないからである。消費される電力の約６
５％は電流ｉＰ１により得られ、３５％は電流ｉＰ２に
より得られる。 【００２５】閾値電圧Ｖ１１は、電流ｉＰ２のパルスの
パルス幅と電圧ｉＰ１のパルスのパルス幅との比率を制
御する。全波整流された電圧Ｖ１の一定期間に電圧Ｖ３
０にリプル電圧が含まれるので、パルス幅変調された信
号Ｖ９のパルス幅および信号Ｖ７のピーク値は、それぞ
れ電圧Ｖ１がゼロのときほぼ最大となり、電圧Ｖ１が最
大のとき最小となる。トランジスタＱ４とＱ５により形
成される比較器の閾値電圧Ｖ１１を設定するために、信
号Ｖ７は、ダイオードＤ１２を介して、抵抗Ｒ９とコン
デンサＣ１０の並列構成に結合される。コンデンサＣ１
０に発生される電圧は、信号Ｖ７のピーク値の低周波包
絡線に従って変化するが、高周波成分はフィルタで除去
される。コンデンサＣ１０における電圧は、ダイオード
Ｄ１１を介して、コンデンサＣ９とトランジスタＱ５の
ベース電極に結合される。ダイオードＤ１１とコンデン
サＣ９は最小レベル検出器として働き、信号Ｖ７のピー
ク値の包絡線の最小値を検出する。ダイオードＤ１２に
おける順方向電圧は、ダイオードＤ１１に発生する反対
方向電圧により温度補償される。信号Ｖ７のピーク値の
包絡線は電圧Ｖ１に応じて変化する。コンデンサＣ９に
発生されるスライスレベルまたは閾値電圧Ｖ１１は、電
圧Ｖ１の期間内の信号Ｖ９の最小パルス幅により決ま
る。電圧Ｖ１１は、トランジスタＱ４とＱ５により形成
される比較器の非反転入力に供給される。 【００２６】一定の負荷に対し、電圧Ｖ１１のレベルは
相対的に一定である。従って、電流ｉＰ１の各パルスの
パルス幅は同じである。しかるに、有利なことに、電流
ｉＰ２のパルスのパルス幅は、電圧Ｖ１がゼロのときの
最大値から、電圧Ｖ１がピーク値のときの最小値に変化
する。 【００２７】例えば、負荷が増加すると、信号Ｖ９の各
期間に、信号Ｖ９のパルス幅が増加する。従って、信号
Ｖ９の最小パルス幅も増加し、そのため、電圧Ｖ１１を
増加させる傾向がある。電圧Ｖ１１が増加すると、信号
Ｖ９の各パルスの期間に、信号Ｖ１０が低くなる時点を
遅延させ、従って、トランジスタＱ２が導通状態になる
時点を遅延させる傾向がある。その結果、電流ｉＰ１の
パルスのパルス幅は増加する。信号Ｖ９のパルス幅も増
加するので、トランジスタＱ２の導通期間の長さとトラ
ンジスタＱ１の導通期間の長さの比率は、例えば、電圧
Ｖ１１が一定の電圧である場合よりも変動が少なくなる
傾向にある。従って、有利なことに、出力電圧Ｖ４のリ
プル電圧は、電圧Ｖ１１が一定である場合よりも、負荷
の変動により受ける影響は少ない。電流ｉ３とｉＰ１の
比率は負荷による変動が少なくなる。従って、電流ｉＭ
に含まれる高調波あるいは力率も、負荷により受ける影
響が少ない。 【００２８】予め定められる、負荷の増加する状態にお
いて、電流ｉ２のピーク値は制限される。負荷がさらに
増加すると、電流ｉ１のピーク値も制限される。２次側
の短絡の場合のように、負荷がさらに増加すると、ＩＣ
１０３にバーストモードの動作が起こる。 【００２９】信号Ｖ９の各サイクルにおいて、図２のｃ
の信号Ｖ９が高レベルになると、ＩＣ１０３のピン２に
おけるコンデンサＣ６（図１）は、電圧Ｖ２より抵抗Ｒ
２を介して発生する一定の電流ｉ２と、電圧Ｖ１から抵
抗Ｒ１を介して発生する、全波整流された正弦波形を有
する電流ｉ１との和に等しい電流により充電される。図
２のｃの信号Ｖ９が低レベルにあるとき、図２のｂの電
圧Ｖ６は、図１のＩＣ１０３により決まるように、１ボ
ルトにクランプされる。図２のｃの信号Ｖ９が高レベル
になると、図１のコンデンサＣ６は、図２のｂに示すよ
うに、ランプ波電圧Ｖ６を発生する。コンデンサＣ６
は、全波整流された電圧Ｖ１からの電流ｉ１により充電
されるので、電流ｉ１の波形は電圧Ｖ１の波形と類似し
ている。ＩＣ１０３において、電圧Ｖ６は過負荷比較器
１０３ｄの入力に結合される。過負荷状態で、電圧Ｖ６
が比較器１０３ｄをトリガするのに十分な大きさである
時、信号Ｖ９は高から低に遷移する。従って、電圧Ｖ６
は、過負荷状態の下で発生され得る、信号Ｖ９の最大パ
ルス幅を決める。電圧Ｖ６は、スイッチモード電源１０
０により発生され得る最大電力を決めることになる。 【００３０】電圧Ｖ６の変化率または最大レベルは電圧
Ｖ１の期間に変動し、電圧Ｖ１が最小である時、信号Ｖ
９のパルス幅の上限は、過負荷状態が起こる前は、電圧
Ｖ１が最大であるときよりも大きい。このようにして、
電圧Ｖ１のピークで起こる、信号Ｖ９のパルス幅の一定
の上限に対して、信号Ｖ９のさらに大きなパルス幅（従
って、より大きな調整範囲）が電圧Ｖ１のピークから離
れた所で得られる。 【００３１】ＩＣ１０３において、電圧Ｖ６は停止比較
器１０３ｃの入力に結合される。正常の動作において、
電圧Ｖ６は、電圧Ｖ３０に加えて、信号Ｖ９のパルス幅
を制御する。その結果、電圧Ｖ１がそのピークにあると
き、電圧Ｖ６は信号Ｖ９のパルス幅を、電圧Ｖ１がピー
ク以下のときよりも小さくさせる。このようにして、信
号Ｖ９のパルス幅は、電圧Ｖ６を介して、フィードフォ
ワード（ｆｅｅｄ−ｆｏｒｗａｒｄ）方法で変調され
る。有利なことに、フィードフォワード方法の結果、出
力電圧Ｖ４，Ｖ５，Ｖ８，Ｖ３におけるリプル電圧は減
少する。 【００３２】スイッチモード電源１００をテレビジョン
受像機に使用する場合、信号オン／オフは、テレビジョ
ン受像機が待機動作モードで働くことを要求されるとき
および通常の動作モードで働くことを要求されるときを
決める。巻線Ｗ４に結合されスイッチモード電源１００
により起動される負荷の大きさは、例えば、マイクロプ
ロセッサ（図示せず）で発生されるオン／オフ制御信号
により決まる。信号オン／オフはコールド接地導体Ｇに
結合される。 【００３３】信号オン／オフにより起動される待機動作
モードの検出は、ホット接地導体Ｈに結合されるオン／
オフ制御信号Ｖ１３を発生する検出器３１により行われ
る。待機モードの動作では、巻線Ｗ４とＷ５に結合され
る負荷の大きさは通常の動作モードのときよりもかなり
小さい。負荷が減少するので、待機動作モードで感知電
圧Ｖ３０が生じる傾向がある。従って、ＩＣ１０３は信
号Ｖ９のパルス幅を減少させる。また、信号Ｖ９の周波
数はフライバック変成器Ｔの共振周波数（約１００ｋＨ
ｚ）に増加する。 【００３４】検出器３１は、信号Ｖ９により決まる巻線
Ｗ３におけるパルスに応答し、巻線Ｗ３におけるパルス
の周波数に従って、巻線Ｗ４とＷ５に結合される負荷の
大きさを検出する。巻線Ｗ３におけるパルスは、検出器
３１において、抵抗３２とコンデンサ３３により形成さ
れる低域フィルタを介して整流器３４に結合される。従
って、整流器３４は、コンデンサ３５に、巻線Ｗ３にお
けるパルスの遷移エッジの間隔の長さを表わす直流電圧
を発生する。 【００３５】待機動作モードで、巻線Ｗ３は１００ｋＨ
ｚのほぼ正弦波電圧を供給する。この電圧は、抵抗３２
とコンデンサ３３により形成される低域フィルタにより
減衰される。従って、コンデンサ３５における電圧は、
検出器３１の出力トランジスタ３６をオンにするのに十
分な程小さくならない。その結果、信号Ｖ１３は高レベ
ルにある。一方、通常の動作モードでは、周波数はより
低く、トランジスタ３６は絶えず導通状態に保たれ、信
号Ｖ１３は低レベルにある。このようにして、周波数検
出器３１は、待機／通常動作モードを示す、ホット接地
導体Ｈに結合される信号Ｖ１３を発生する。 【００３６】信号Ｖ１３はダイオードＤ１４を介してト
ランジスタＱ３のベースに結合される。信号Ｖ１３は、
信号Ｖ９のレベルにかかわりなく、トランジスタＱ３を
導通させる。従って、待機モードの間、トランジスタＱ
２はオフになり、電流ｉＰ２はゼロになる。この場合、
直流電流は、抵抗Ｒ８とＲ１２を通って流れ、トランジ
スタＱ３を介して、大地に達する。正の温度係数の抵抗
であるＲ１２は熱せられ、抵抗値が相当に増加する。従
って、待機モードの間、抵抗Ｒ８における電力消費は更
に減少する。待機モードの間、トランジスタＱ２は常に
オフになっているので、回路全体の電力消費はさらに減
少する。この技術を使用すると２つの利点が得られる。
第１に、待機入力電力は１４ワットから１０ワットに減
少する。第２に、待機モードの間、ｉＰ１の電流成分し
かないので、高調波は著しく減少する。 【００３７】待機動作モードの間、電圧Ｖ３，Ｖ４，Ｖ
５も調整される。しかしながら、漏れインダクタンスの
ために、感知電圧Ｖ３０と出力電圧Ｖ４の比率は、待機
モードで、電圧Ｖ４が通常の動作モードにおけるよりも
大きくなる傾向がある。水平出力段３７を起動する電圧
Ｖ４のこのような増加は、構成要素の応力が増加するの
で、望ましくない。 【００３８】オン／オフ制御信号Ｖ１３は、抵抗３８と
ダイオード３９の直列構成を介してＩＣ１０３の感知入
力端子ピン１に結合され、感知電圧Ｖ３０のレベルを増
加させる。その結果、信号Ｖ９の衝撃係数は減少する。
従って、有利なことに、電圧Ｖ４は、ダイオード３９を
介して結合される信号の効果がなかった場合に比べて減
少する。例えば、回路構成要素の値は、電圧Ｖ４が待機
モードにおいて通常の動作モードにおけるよりもさらに
小さくなるように、選定することができる。 【００３９】図４は図１の実施例と類似した本発明の第
２の実施例を示し、相違点を以下に述べる。図５のａ〜
ｅは図４の回路の動作を説明するのに役に立つ波形を示
す。図１、図２のａ〜ｈ、図３のａ〜ｃ、図４、図５の
ａ〜ｅにおいて、同じ様な記号および番号は同じ様な構
成要素または機能を表わすが、図４において、対応する
構成要素には、記号（′）が付加されている。図４のス
イッチモード電源１００′で、トランジスタＱ２′はバ
イポーラトランジスタである。トランジスタＱ２′のベ
ース電流は、半波整流ダイオードＤ８′とベース抵抗Ｒ
８′を介して供給される。信号Ｖ１０′はトランジスタ
Ｑ５′のコレクタから取り出され、トランジスタＱ６′
で形成されるインバータ段を介してトランジスタＱ３′
のベースに結合される。トランジスタＱ３′をオンにす
ることが必要とされる場合、トランジスタＱ６′のコレ
クタ電圧は割合に大きい。従って、ベース抵抗７０′は
割合に大きい抵抗である。有利なことに、抵抗７０′は
大きいので、信号Ｖ９′が低レベルにあり、トランジス
タＱ３′がオフになることを要求されるときに、この回
路は信号Ｖ９′のレベルの許容誤差にさほど影響されな
い。 【００４０】負荷が増加すると、抵抗Ｒ１３′の電圧降
下が増大する。従って、トランジスタＱ２′がオンにな
ると、トランジスタＱ２′のベース電圧は減少する。有
利なことに、ベース電圧が減少するのでベース電流は増
加する。トランジスタＱ２′のコレクタ電流が増加する
とき、トランジスタＱ２′を飽和状態に維持するため
に、ベース電流の増加は望ましい。信号Ｖ１３′はトラ
ンジスタＱ６′のベースに結合され、待機モードでトラ
ンジスタＱ６′をオンにする。 【００４１】負荷（図示せず）に短絡状態が生じると、
巻線Ｗ３′の両端間の電圧はゼロになる。従って、トラ
ンジスタ３６′はオフになる。その結果、電圧３０′が
増加し、信号Ｖ９′の衝撃係数を減少させる傾向とな
り、短絡が防止される。 【００４２】電源の負荷が予め定められる値（例えば、
８０ワット）よりも小さくなると、トランジスタＱ５′
のベースに結合されるダイオード２００′はトランジス
タＱ５′のベース電圧を４ボルトにクランプする。従っ
て、トランジスタＱ５′のベース電圧はそれ以下に減少
しない。従って、ダイオード２００′は導通期間の最大
値を設定し、または、低負荷におけるトランジスタＱ
２′の最大衝撃係数を設定する。従って、有利なこと
に、負荷がさらに減少しても、電流ｉ３′により決まる
力率は減少しない。トランジスタＱ２′の衝撃係数に上
限を設けることにより、抵抗Ｒ１３′の値は、負荷が減
少したときにトランジスタＱ２′の最大衝撃係数がさら
に増加する場合よりも小さくできる。従って、有利なこ
とに、抵抗Ｒ１３′における電力消費は、ダイオード２
００′のクランプ動作を使用しない場合よりも少なくす
ることができる。有利なことに、トランジスタＱ２′の
衝撃係数に上限を設けても、電源の出力においてリプル
電圧の増加を生じない。何故ならば、電源の出力におけ
るフィルタコンデンサは、低負荷においてリプルを減少
させるのに十分なだけ大きいからである。 【００４３】図６の１群のグラフは、図４の抵抗Ｒ１
３′の種々異なる値に対する力率の変動を、電源への入
力電力の関数として示したものである。抵抗Ｒ１３′の
種々の値に対し入力電力１００Ｗにおける効率ηも示さ
れている。 【００４４】図７の１群のグラフは、図４の入力電流Ｉ
Ｍ′に含まれる高調波を示し、抵抗Ｒ１３′が２２オー
ムのときおよび１００オームのときのものである。比較
のために、“提案された標準”に含まれる最大許容高調
波も示されている。
（Ｓｗｉｔｃｈ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌ
ｙ）に関する。特に、本発明は、交流主供給電圧から整
流された入力供給電圧を得て出力供給電圧を発生するス
イッチモード電源に関する。 【０００２】 【発明の背景】このようなスイッチモード電源は、典型
的には、全波整流ブリッジであり、正弦波主供給電圧を
整流し、入力フィルタコンデンサを充電して、整流され
た入力供給電圧を発生する。フィルタコンデンサは、入
力供給電圧における基本周波数および主供給電圧の高調
波のリプルを減少させるのに十分な大きい値を有する。
このようにして、リプル電圧が出力供給電圧に発生する
のが防止される。 【０００３】フィルタコンデンサは、高いピーク値を有
する幅の狭い入力電流のパルスを主供給電圧源から引き
出す。電流パルスは正弦波主供給電圧のピーク値付近で
のみ起こる。従って、入力電流の波形には、主供給電圧
周波数の望ましくない低周波の高調波が含まれる。その
結果、望ましくないことに、力率が約０．６５に低下す
ると共に、主供給電圧の波形のひずみが増加する。 【０００４】最近、入力電流の波形中に含まれる低周波
の高調波の許容量を減らす目的で、欧州標準ＥＮ６０
５５５−２を改正することに関心が高まっている。出力
供給電圧におけるリプル電圧を著しく増加させずに、入
力電流の波形中に含まれる低周波の高調波を減らすこと
が望ましい。 【０００５】 【発明の概要】本発明の特徴を具体化するスイッチモー
ド電源は、交流の主供給電圧源を含んでいる。第１の整
流器は、主電圧源に結合されて、主供給電圧を整流す
る。この場合、主供給電圧の周波数に関連する周波数の
低周波成分をフィルタで除去せずに、濾波されない整流
された第１の供給電圧を発生する。第１の切換え構成は
第１の切換え信号に応答し、第１の供給電圧が加えられ
るインダクタンスに結合され、主電源電圧の周波数より
も実質的に高い周波数で第１の複数の電流パルスを発生
する。第１の複数の電流パルスは第２の整流器を介して
結合され、整流された出力供給電流の第１の部分を発生
する。第３の整流器は主電圧源とフィルタコンデンサに
結合され、主供給電圧を整流し、フィルタコンデンサ内
に電流パルスを発生し、フィルタコンデンサ内に第２の
整流された供給電圧を発生する。第２の切換え構成は、
第２の供給電圧に結合され、第２の切換え信号に応答し
て、フィルタコンデンサに結合されているインダクタン
ス内に、主供給電圧の周波数よりも実質的に高い周波数
で第２の複数の電流パルスを発生する。第２の複数の電
流パルスは整流器を介して結合され、出力供給電流の第
２の部分を発生する。フィルタコンデンサ内で、一定の
電流パルスのパルス幅は長くなり、最大振幅は減少す
る。発明の目的 本願発明の目的は、出力供給電圧におけるリプル電圧を
増加させずに、入力電流の波形中に含まれる低周波の高
調波を減らし、且つ力率を増加させたスイッチモード電
源を提供することである。 発明の構成 交流主供給電圧源（１０７）と、前記主供給電圧源に結
合されて、前記主供給電圧の周波数に関連する周波数の
低周波成分をフィルタで取り除かずに前記主供給電圧を
整流することにより、濾波されない、整流された、第１
の供給電圧（Ｖ１）を発生する第１の整流器（１０２）
と、第１の切換え信号（Ｖ９）に応答し、前記第１の供
給電圧が供給されるインダクタンス（Ｗ１）に結合さ
れ、該インダクタンスに前記主供給電圧の周波数よりも
実質的に高い周波数で第１の複数の電流パルス（ｉＰ
１）を発生する第１の切換え手段（Ｑ１）であって、該
第１の複数の電流パルスは第２の整流器（Ｄ４）を介し
て結合され、整流された出力供給電流（ｉＳ４）の第１
の部分を発生する、前記第１の切換え手段（Ｑ１）と、
フィルタコンデンサ（Ｃ２）と、前記主供給電圧源と前
記フィルタコンデンサに結合され、前記主供給電圧を整
流して、前記フィルタコンデンサに第３の複数の電流パ
ルス（ｉ３）を供給し、前記フィルタコンデンサに、整
流された第２の供給電圧（Ｖ２）を発生する第３の整流
器（Ｄ２）と、前記第２の供給電圧（Ｖ２）に結合さ
れ、第２の切換え信号（Ｖ１２）に応答して、前記フィ
ルタコンデンサに結合されるインダクタンス（Ｗ２）
に、前記主供給電圧の周波数よりも実質的に高い周波数
で第２の複数の電流パルス（ｉＰ２）を発生する第２の
切換え手段（Ｑ２）であって、該第２の複数の電流パル
スは前記第２の整流器（Ｄ４）を介して結合され、前記
出力供給電流の第２の部分を発生する、前記第２の切換
え手段（Ｑ２）と、前記フィルタコンデンサに供給され
た前記第３の複数の電流パルス（ｉ３）の経路に結合さ
れた抵抗手段（Ｒ１３）とを具えた、スイッチモード電
源。 【０００６】 【実施例】図１は、電流重ね合わせ技術と呼ばれる技術
を利用する、本発明の特徴を具体化しているスイッチモ
ード電源１００を示す。図１のスイッチモード電源１０
０は、例えば、１２０ワットの電力を供給するのに適し
ている。交流電圧ＶＭを発生する主供給電圧源１０７
は、比較的小さいフィルタコンデンサＣ１に、全波整流
された交流入力供給電圧Ｖ１を発生する。電圧源１０７
の交流電圧ＶＭは、例えば、ライン周波数５０Ｈｚの正
弦波である。コンデンサＣ１の容量は小さいので、電圧
Ｖ１の低い周波数の高調波はフィルタコンデンサＣ１に
より除去されない。電圧Ｖ１は、濾波されない、全波整
流された正弦波電圧の波形を有し、スイッチングダイオ
ードＤ１を介して、フライバック変成器Ｔの１次巻線の
終端Ｗ２ａに結合される。 【０００７】切換え信号Ｖ９は、制御可能な周波数と衝
撃係数を有し、抵抗Ｒ３を介して、抵抗Ｒ１４とＭＯＳ
スイッチングトランジスタＱ１のゲートに結合され、信
号Ｖ９が高レベルすなわち１２ボルトであるときにのみ
トランジスタＱ１をオンにする。トランジスタＱ１のド
レイン電極は巻線Ｗ１の他方の終端に結合される。信号
Ｖ９は、パルス幅変調器として動作するＴＤＡ４６０５
型集積回路（ＩＣ）の出力端子に発生される。信号Ｖ９
の周波数は２０〜５０ｋＨｚの範囲内に選定される。 【０００８】信号Ｖ９の一定のサイクルにおいて、信号
Ｖ９が高レベルに達した後に、パルス電流ｉＰ１はダイ
オードＤ１を流れる。ダイオードＤ１における電流ｉＰ
１と等しいアップランプ電流ｉＰは巻線Ｗ１内に発生さ
れ、変成器Ｔに磁気エネルギーを貯える。信号Ｖ９が高
レベルから低レベルに変化した直後に、トランジスタＱ
１は非導通となり、フライバック動作が起こる。その結
果、変成器Ｔの２次巻線Ｗ２，Ｗ３，Ｗ４，Ｗ５にフラ
イバックパルス電流が発生する。フライバックの期間、
トランジスタＱ１のドレイン電圧は、スナッバ（ｓｎｕ
ｂｂｅｒ）回路（図示せず）によって制限される。 【０００９】巻線Ｗ４における電流パルスｉＳ４のよう
なフライバック電流パルスがパルスｉＰから発生される
結果として、直流出力供給電圧Ｖ３，Ｖ４，Ｖ５，Ｖ８
が、それぞれ整流ダイオードＤ３，Ｄ４，Ｄ５，Ｄ８を
介して、コンデンサＣ３，Ｃ４，Ｃ５，Ｃ８に発生す
る。電圧Ｖ４は、例えば水平偏向出力段３７を起動し、
電圧Ｖ５は、例えば、テレビジョン受像機の音声段を起
動する。 【００１０】変成器Ｔは、電気ショック（ｅｌｅｃｔｒ
ｉｃ ｓｈｏｃｋ）の危険に関連して、電圧源１０７お
よび“ホット（ｈｏｔ）”接地導体（触れると電気ショ
ックを受ける）Ｈを、“コールド（ｃｏｌｄ）”接地導
体Ｇ（触れても電気ショックを受けない）から絶縁す
る。電圧Ｖ３とＶ８はホット接地導体Ｈに結合される。
一方、電圧Ｖ４とＶ５はコールド接地導体Ｇに結合され
る。 【００１１】通常の動作において、巻線Ｗ３におけるフ
ライバックパルスを濾波し整流しそして分圧することに
より、例えば、電圧Ｖ４を示す直流感知電圧Ｖ３０が回
路３０に発生する。抵抗３０ａは調節可能であり、電圧
Ｖ３０を調節することにより出力供給電圧を調節する。
感知電圧Ｖ３０はＩＣ１０３の感知入力端子ピン１に供
給される。電圧Ｖ３０はＩＣ１０３において基準電圧１
０３ａと比較される。電圧Ｖ３０と基準電圧１０３ａの
差より誤差電圧１０３ｂが発生される。誤差電圧１０３
ｂは停止比較器１０３ｃの入力に結合され、信号Ｖ９の
パルス幅すなわち“高”から“低”への遷移を制御し、
出力電圧Ｖ４およびＶ５のレベルを調節する。 【００１２】また、電圧Ｖ１は、発明的特徴を具体化す
る抵抗Ｒ１３と整流ダイオードＤ２の直列構成を介して
フィルタコンデンサＣ２に結合され、コンデンサＣ２に
供給電圧Ｖ２を発生する。電圧Ｖ２は一定の直流電圧で
あり、電圧Ｖ１のピーク電圧に比例する。電圧Ｖ２は、
トランジスタＱ２が導通しているとき、ＭＯＳスイッチ
ングトランジスタＱ２とスイッチングダイオードＤ６を
介して、接合端子Ｗ２ａに結合される。端子Ｗ２ａは変
成器Ｔの１次巻線Ｗ１のダイオードＤ１と２次巻線Ｗ２
の間に結合されている。 【００１３】フライバックの間に、巻線Ｗ２を介して発
生する直流電圧Ｖ８は電圧Ｖ２よりも約１５Ｖ高い。電
圧Ｖ８は、直列に結合されている抵抗Ｒ８と抵抗Ｒ１２
を介して、トランジスタＱ２のゲートに結合され、トラ
ンジスタＱ２のゲートに結合されているトランジスタＱ
３がオフになると、スイッチングトランジスタをオンに
する。電圧Ｖ８は、電圧Ｖ２よりも高いので、ＭＯＳト
ランジスタＱ２をオンにするのに十分である。トランジ
スタＱ２のソース電極とゲート電極の間に結合される保
護ダイオードＤ７はトランジスタＱ２のゲート／ソース
間電圧の遷移を制限する。 【００１４】また、図１の信号Ｖ９は、トランジスタＱ
２の切換え動作周波数を制御する。トランジスタＱ２の
切換え動作周波数を制御するために、図１の信号Ｖ９
は、ダイオードＤ９を介して、抵抗Ｒ７とコンデンサＣ
７により形成されるランプ波発生器に結合される。ツエ
ナーダイオードＤ１０はコンデンサＣ７におけるランプ
波信号Ｖ７の最大電圧を９．１ボルトに制限する。信号
Ｖ９が高いとき、ダイオードＤ９は逆バイアスされ、コ
ンデンサＣ７は、抵抗Ｒ７を介して電圧Ｖ２により充電
される。従って、コンデンサＣ７における信号Ｖ７は直
線的に増加する。信号Ｖ９が低くなると、ダイオードＤ
９は導通し、コンデンサＣ７は、ＩＣ１０３のピン５に
おいて形成される低インピーダンス出力を通って、直ち
に放電される。 【００１５】図２のａ〜ｈは、図１の回路の動作を説明
するのに役に立つ波形を示す。図１および図２のａ〜ｈ
において同じ様な記号および番号は同じ様な構成要素ま
たは機能を表わす。 【００１６】図１の信号Ｖ９のパルス幅は、コンデンサ
Ｃ７に発生する信号Ｖ７の最大レベルを決める。ダイオ
ードＤ１を介して巻線Ｗ１に結合される電圧は全波整流
された正弦波形なので、ＩＣ１０３への帰還信号によっ
て、信号Ｖ９のパルス幅は全波整流された電圧Ｖ１に応
じて変化させられる。従って、信号Ｖ７の最大値または
包絡線も、図２のｄに示すように、電圧Ｖ１の１０ミリ
セカンドの期間の間、電圧Ｖ１に応じて変化する。例え
ば、図２のｄにおいて、信号Ｖ７の期間と図２のａの電
圧Ｖ１の期間との比は分りやすくするために拡大されて
いる。 【００１７】図１の信号Ｖ７は、トランジスタＱ４とト
ランジスタＱ５により形成される比較器の反転入力端子
に供給される。抵抗Ｒ５はトランジスタＱ４とＱ５にエ
ミッタ電流を発生する。トランジスタＱ４のコレクタ抵
抗Ｒ４は、比較器の出力端子１３ａにおいて出力信号Ｖ
１０を発生する。 【００１８】出力信号Ｖ１０はトランジスタＱ３のベー
スに結合され、トランジスタＱ３の切換え動作を制御す
る。トランジスタＱ３のコレクタは、抵抗Ｒ８とＲ１２
により形成される負荷構成に結合され、供給電圧Ｖ８に
より起動され、トランジスタＱ２のゲートに切換え信号
Ｖ１２を発生する。 【００１９】信号Ｖ９が高レベルに遷移した直後に、ダ
イオードＤ１は導通状態となり、電流ｉＰ１が発生す
る。トランジスタＱ２がオフになっている間は、電流ｉ
Ｐ２は発生されない。比較器の出力信号Ｖ１０が高にな
っていて、トランジスタＱ３をオンにし、従って、トラ
ンジスタＱ２をオフにしている限り、トランジスタＱ２
は非導通状態になっている。信号Ｖ９が高になった後
に、１次電流ｉＰ１と信号Ｖ７はそれぞれアップランプ
状に増加する。 【００２０】信号Ｖ９の一定の切換え期間の間、図２の
ｄの信号Ｖ７が比較器の閾値電圧Ｖ１１よりも高いレベ
ルに達すると、図２のｅの比較器出力信号Ｖ１０は高レ
ベルから低レベルに変化する。信号Ｖ１０が低レベルに
なると、図１のトランジスタＱ３はオフになり、トラン
ジスタＱ２は、図２のｆの信号Ｖ１２によりオンにな
る。 【００２１】トランジスタＱ２が導通すると、図１のダ
イオードＤ６は導通し、ダイオードＤ１は非導通状態に
なる。従って、入力供給電圧Ｖ１は巻線Ｗ１から結合を
はずされ、電圧Ｖ２はトランジスタＱ２を介して巻線Ｗ
１に結合される。図１のダイオードＤ６における１次電
流ｉＰ２は、図２のｇおよび図２のｈに示すように、電
流ｉＰ１のパルスが止むときから電流ｉＰを途切れずに
流れ続けさせる。 【００２２】図１のＩＣ１０３により電圧Ｖ３０に従っ
て決まる、予め定められる期間の後に、信号Ｖ９は再び
低レベルに変化し、信号Ｖ７は低くなる。また信号Ｖ９
は、ダイオードＤ１３を介して、抵抗Ｒ４と抵抗Ｒ１０
の間の接続端子１３ａに結合される。ダイオードＤ１３
は、信号Ｖ９が低レベルにあるときに導通する。信号Ｖ
９が低くなった直後に、図２のｅの信号Ｖ１０は、図１
のダイオードＤ１３が導通するので、強制的に低くな
る。従って、トランジスタＱ１とＱ３はオフになる。ト
ランジスタＱ３のコレクタにおける信号Ｖ１２は高であ
るが、トランジスタＱ１はオフになるので、トランジス
タＱ２は電流を流さない。有利なことに、ダイオードＤ
１３の働きにより、信号Ｖ９が低であるときに、抵抗Ｒ
８とＲ１２に電流は流れない。その結果減少する電力消
費は、入力電力１２０ワットにおいて約２．５ワットで
ある。信号Ｖ９が高くなると、ダイオードＤ９とＤ１３
はオフになり、新しいサイクルが始まる。 【００２３】電流ｉＰ１とｉＰ２の重なりにより決まる
１次電流ｉＰは、図３のａに入力１００ワットの場合が
示されている。その結果生じる主電流ＩＭは、図３のｂ
に、実線で示される波形を有する。比較のために、図３
のｂの破線の波形は、ブリッジ整流器の出力に大容量の
フィルタを備えている従来の電源の主電流ｉＭ”に相当
し、同じ１００ワットの入力に対するものである。電圧
ＶＭの各半期間に、電流ｉＰ１のパルスの最大値は基本
周波数において正弦波状に支配的に変化する。コンデン
サＣ２は、抵抗Ｒ１３を介して、主電圧ＶＭの最大値の
付近でのみ充電される。 【００２４】発明的特徴に従って、抵抗Ｒ１３はブリッ
ジ整流器１０２のダイオードの導通期間を増加させる。
それによって、図３のｂに示すように、抵抗１３は充電
電流ｉ３の変化率と最大振幅を減少させる。従って、有
利なことに、電流ｉＭに含まれる高調波（例えば、第
３、第５、第７、第９、第１１の高調波）は減少する。
電流ｉ３のパルスの最大値は低い。何故ならば、コンデ
ンサＣ２に蓄積されるエルネギは１次電流ｉＰの一部分
だけしか供給しないからである。消費される電力の約６
５％は電流ｉＰ１により得られ、３５％は電流ｉＰ２に
より得られる。 【００２５】閾値電圧Ｖ１１は、電流ｉＰ２のパルスの
パルス幅と電圧ｉＰ１のパルスのパルス幅との比率を制
御する。全波整流された電圧Ｖ１の一定期間に電圧Ｖ３
０にリプル電圧が含まれるので、パルス幅変調された信
号Ｖ９のパルス幅および信号Ｖ７のピーク値は、それぞ
れ電圧Ｖ１がゼロのときほぼ最大となり、電圧Ｖ１が最
大のとき最小となる。トランジスタＱ４とＱ５により形
成される比較器の閾値電圧Ｖ１１を設定するために、信
号Ｖ７は、ダイオードＤ１２を介して、抵抗Ｒ９とコン
デンサＣ１０の並列構成に結合される。コンデンサＣ１
０に発生される電圧は、信号Ｖ７のピーク値の低周波包
絡線に従って変化するが、高周波成分はフィルタで除去
される。コンデンサＣ１０における電圧は、ダイオード
Ｄ１１を介して、コンデンサＣ９とトランジスタＱ５の
ベース電極に結合される。ダイオードＤ１１とコンデン
サＣ９は最小レベル検出器として働き、信号Ｖ７のピー
ク値の包絡線の最小値を検出する。ダイオードＤ１２に
おける順方向電圧は、ダイオードＤ１１に発生する反対
方向電圧により温度補償される。信号Ｖ７のピーク値の
包絡線は電圧Ｖ１に応じて変化する。コンデンサＣ９に
発生されるスライスレベルまたは閾値電圧Ｖ１１は、電
圧Ｖ１の期間内の信号Ｖ９の最小パルス幅により決ま
る。電圧Ｖ１１は、トランジスタＱ４とＱ５により形成
される比較器の非反転入力に供給される。 【００２６】一定の負荷に対し、電圧Ｖ１１のレベルは
相対的に一定である。従って、電流ｉＰ１の各パルスの
パルス幅は同じである。しかるに、有利なことに、電流
ｉＰ２のパルスのパルス幅は、電圧Ｖ１がゼロのときの
最大値から、電圧Ｖ１がピーク値のときの最小値に変化
する。 【００２７】例えば、負荷が増加すると、信号Ｖ９の各
期間に、信号Ｖ９のパルス幅が増加する。従って、信号
Ｖ９の最小パルス幅も増加し、そのため、電圧Ｖ１１を
増加させる傾向がある。電圧Ｖ１１が増加すると、信号
Ｖ９の各パルスの期間に、信号Ｖ１０が低くなる時点を
遅延させ、従って、トランジスタＱ２が導通状態になる
時点を遅延させる傾向がある。その結果、電流ｉＰ１の
パルスのパルス幅は増加する。信号Ｖ９のパルス幅も増
加するので、トランジスタＱ２の導通期間の長さとトラ
ンジスタＱ１の導通期間の長さの比率は、例えば、電圧
Ｖ１１が一定の電圧である場合よりも変動が少なくなる
傾向にある。従って、有利なことに、出力電圧Ｖ４のリ
プル電圧は、電圧Ｖ１１が一定である場合よりも、負荷
の変動により受ける影響は少ない。電流ｉ３とｉＰ１の
比率は負荷による変動が少なくなる。従って、電流ｉＭ
に含まれる高調波あるいは力率も、負荷により受ける影
響が少ない。 【００２８】予め定められる、負荷の増加する状態にお
いて、電流ｉ２のピーク値は制限される。負荷がさらに
増加すると、電流ｉ１のピーク値も制限される。２次側
の短絡の場合のように、負荷がさらに増加すると、ＩＣ
１０３にバーストモードの動作が起こる。 【００２９】信号Ｖ９の各サイクルにおいて、図２のｃ
の信号Ｖ９が高レベルになると、ＩＣ１０３のピン２に
おけるコンデンサＣ６（図１）は、電圧Ｖ２より抵抗Ｒ
２を介して発生する一定の電流ｉ２と、電圧Ｖ１から抵
抗Ｒ１を介して発生する、全波整流された正弦波形を有
する電流ｉ１との和に等しい電流により充電される。図
２のｃの信号Ｖ９が低レベルにあるとき、図２のｂの電
圧Ｖ６は、図１のＩＣ１０３により決まるように、１ボ
ルトにクランプされる。図２のｃの信号Ｖ９が高レベル
になると、図１のコンデンサＣ６は、図２のｂに示すよ
うに、ランプ波電圧Ｖ６を発生する。コンデンサＣ６
は、全波整流された電圧Ｖ１からの電流ｉ１により充電
されるので、電流ｉ１の波形は電圧Ｖ１の波形と類似し
ている。ＩＣ１０３において、電圧Ｖ６は過負荷比較器
１０３ｄの入力に結合される。過負荷状態で、電圧Ｖ６
が比較器１０３ｄをトリガするのに十分な大きさである
時、信号Ｖ９は高から低に遷移する。従って、電圧Ｖ６
は、過負荷状態の下で発生され得る、信号Ｖ９の最大パ
ルス幅を決める。電圧Ｖ６は、スイッチモード電源１０
０により発生され得る最大電力を決めることになる。 【００３０】電圧Ｖ６の変化率または最大レベルは電圧
Ｖ１の期間に変動し、電圧Ｖ１が最小である時、信号Ｖ
９のパルス幅の上限は、過負荷状態が起こる前は、電圧
Ｖ１が最大であるときよりも大きい。このようにして、
電圧Ｖ１のピークで起こる、信号Ｖ９のパルス幅の一定
の上限に対して、信号Ｖ９のさらに大きなパルス幅（従
って、より大きな調整範囲）が電圧Ｖ１のピークから離
れた所で得られる。 【００３１】ＩＣ１０３において、電圧Ｖ６は停止比較
器１０３ｃの入力に結合される。正常の動作において、
電圧Ｖ６は、電圧Ｖ３０に加えて、信号Ｖ９のパルス幅
を制御する。その結果、電圧Ｖ１がそのピークにあると
き、電圧Ｖ６は信号Ｖ９のパルス幅を、電圧Ｖ１がピー
ク以下のときよりも小さくさせる。このようにして、信
号Ｖ９のパルス幅は、電圧Ｖ６を介して、フィードフォ
ワード（ｆｅｅｄ−ｆｏｒｗａｒｄ）方法で変調され
る。有利なことに、フィードフォワード方法の結果、出
力電圧Ｖ４，Ｖ５，Ｖ８，Ｖ３におけるリプル電圧は減
少する。 【００３２】スイッチモード電源１００をテレビジョン
受像機に使用する場合、信号オン／オフは、テレビジョ
ン受像機が待機動作モードで働くことを要求されるとき
および通常の動作モードで働くことを要求されるときを
決める。巻線Ｗ４に結合されスイッチモード電源１００
により起動される負荷の大きさは、例えば、マイクロプ
ロセッサ（図示せず）で発生されるオン／オフ制御信号
により決まる。信号オン／オフはコールド接地導体Ｇに
結合される。 【００３３】信号オン／オフにより起動される待機動作
モードの検出は、ホット接地導体Ｈに結合されるオン／
オフ制御信号Ｖ１３を発生する検出器３１により行われ
る。待機モードの動作では、巻線Ｗ４とＷ５に結合され
る負荷の大きさは通常の動作モードのときよりもかなり
小さい。負荷が減少するので、待機動作モードで感知電
圧Ｖ３０が生じる傾向がある。従って、ＩＣ１０３は信
号Ｖ９のパルス幅を減少させる。また、信号Ｖ９の周波
数はフライバック変成器Ｔの共振周波数（約１００ｋＨ
ｚ）に増加する。 【００３４】検出器３１は、信号Ｖ９により決まる巻線
Ｗ３におけるパルスに応答し、巻線Ｗ３におけるパルス
の周波数に従って、巻線Ｗ４とＷ５に結合される負荷の
大きさを検出する。巻線Ｗ３におけるパルスは、検出器
３１において、抵抗３２とコンデンサ３３により形成さ
れる低域フィルタを介して整流器３４に結合される。従
って、整流器３４は、コンデンサ３５に、巻線Ｗ３にお
けるパルスの遷移エッジの間隔の長さを表わす直流電圧
を発生する。 【００３５】待機動作モードで、巻線Ｗ３は１００ｋＨ
ｚのほぼ正弦波電圧を供給する。この電圧は、抵抗３２
とコンデンサ３３により形成される低域フィルタにより
減衰される。従って、コンデンサ３５における電圧は、
検出器３１の出力トランジスタ３６をオンにするのに十
分な程小さくならない。その結果、信号Ｖ１３は高レベ
ルにある。一方、通常の動作モードでは、周波数はより
低く、トランジスタ３６は絶えず導通状態に保たれ、信
号Ｖ１３は低レベルにある。このようにして、周波数検
出器３１は、待機／通常動作モードを示す、ホット接地
導体Ｈに結合される信号Ｖ１３を発生する。 【００３６】信号Ｖ１３はダイオードＤ１４を介してト
ランジスタＱ３のベースに結合される。信号Ｖ１３は、
信号Ｖ９のレベルにかかわりなく、トランジスタＱ３を
導通させる。従って、待機モードの間、トランジスタＱ
２はオフになり、電流ｉＰ２はゼロになる。この場合、
直流電流は、抵抗Ｒ８とＲ１２を通って流れ、トランジ
スタＱ３を介して、大地に達する。正の温度係数の抵抗
であるＲ１２は熱せられ、抵抗値が相当に増加する。従
って、待機モードの間、抵抗Ｒ８における電力消費は更
に減少する。待機モードの間、トランジスタＱ２は常に
オフになっているので、回路全体の電力消費はさらに減
少する。この技術を使用すると２つの利点が得られる。
第１に、待機入力電力は１４ワットから１０ワットに減
少する。第２に、待機モードの間、ｉＰ１の電流成分し
かないので、高調波は著しく減少する。 【００３７】待機動作モードの間、電圧Ｖ３，Ｖ４，Ｖ
５も調整される。しかしながら、漏れインダクタンスの
ために、感知電圧Ｖ３０と出力電圧Ｖ４の比率は、待機
モードで、電圧Ｖ４が通常の動作モードにおけるよりも
大きくなる傾向がある。水平出力段３７を起動する電圧
Ｖ４のこのような増加は、構成要素の応力が増加するの
で、望ましくない。 【００３８】オン／オフ制御信号Ｖ１３は、抵抗３８と
ダイオード３９の直列構成を介してＩＣ１０３の感知入
力端子ピン１に結合され、感知電圧Ｖ３０のレベルを増
加させる。その結果、信号Ｖ９の衝撃係数は減少する。
従って、有利なことに、電圧Ｖ４は、ダイオード３９を
介して結合される信号の効果がなかった場合に比べて減
少する。例えば、回路構成要素の値は、電圧Ｖ４が待機
モードにおいて通常の動作モードにおけるよりもさらに
小さくなるように、選定することができる。 【００３９】図４は図１の実施例と類似した本発明の第
２の実施例を示し、相違点を以下に述べる。図５のａ〜
ｅは図４の回路の動作を説明するのに役に立つ波形を示
す。図１、図２のａ〜ｈ、図３のａ〜ｃ、図４、図５の
ａ〜ｅにおいて、同じ様な記号および番号は同じ様な構
成要素または機能を表わすが、図４において、対応する
構成要素には、記号（′）が付加されている。図４のス
イッチモード電源１００′で、トランジスタＱ２′はバ
イポーラトランジスタである。トランジスタＱ２′のベ
ース電流は、半波整流ダイオードＤ８′とベース抵抗Ｒ
８′を介して供給される。信号Ｖ１０′はトランジスタ
Ｑ５′のコレクタから取り出され、トランジスタＱ６′
で形成されるインバータ段を介してトランジスタＱ３′
のベースに結合される。トランジスタＱ３′をオンにす
ることが必要とされる場合、トランジスタＱ６′のコレ
クタ電圧は割合に大きい。従って、ベース抵抗７０′は
割合に大きい抵抗である。有利なことに、抵抗７０′は
大きいので、信号Ｖ９′が低レベルにあり、トランジス
タＱ３′がオフになることを要求されるときに、この回
路は信号Ｖ９′のレベルの許容誤差にさほど影響されな
い。 【００４０】負荷が増加すると、抵抗Ｒ１３′の電圧降
下が増大する。従って、トランジスタＱ２′がオンにな
ると、トランジスタＱ２′のベース電圧は減少する。有
利なことに、ベース電圧が減少するのでベース電流は増
加する。トランジスタＱ２′のコレクタ電流が増加する
とき、トランジスタＱ２′を飽和状態に維持するため
に、ベース電流の増加は望ましい。信号Ｖ１３′はトラ
ンジスタＱ６′のベースに結合され、待機モードでトラ
ンジスタＱ６′をオンにする。 【００４１】負荷（図示せず）に短絡状態が生じると、
巻線Ｗ３′の両端間の電圧はゼロになる。従って、トラ
ンジスタ３６′はオフになる。その結果、電圧３０′が
増加し、信号Ｖ９′の衝撃係数を減少させる傾向とな
り、短絡が防止される。 【００４２】電源の負荷が予め定められる値（例えば、
８０ワット）よりも小さくなると、トランジスタＱ５′
のベースに結合されるダイオード２００′はトランジス
タＱ５′のベース電圧を４ボルトにクランプする。従っ
て、トランジスタＱ５′のベース電圧はそれ以下に減少
しない。従って、ダイオード２００′は導通期間の最大
値を設定し、または、低負荷におけるトランジスタＱ
２′の最大衝撃係数を設定する。従って、有利なこと
に、負荷がさらに減少しても、電流ｉ３′により決まる
力率は減少しない。トランジスタＱ２′の衝撃係数に上
限を設けることにより、抵抗Ｒ１３′の値は、負荷が減
少したときにトランジスタＱ２′の最大衝撃係数がさら
に増加する場合よりも小さくできる。従って、有利なこ
とに、抵抗Ｒ１３′における電力消費は、ダイオード２
００′のクランプ動作を使用しない場合よりも少なくす
ることができる。有利なことに、トランジスタＱ２′の
衝撃係数に上限を設けても、電源の出力においてリプル
電圧の増加を生じない。何故ならば、電源の出力におけ
るフィルタコンデンサは、低負荷においてリプルを減少
させるのに十分なだけ大きいからである。 【００４３】図６の１群のグラフは、図４の抵抗Ｒ１
３′の種々異なる値に対する力率の変動を、電源への入
力電力の関数として示したものである。抵抗Ｒ１３′の
種々の値に対し入力電力１００Ｗにおける効率ηも示さ
れている。 【００４４】図７の１群のグラフは、図４の入力電流Ｉ
Ｍ′に含まれる高調波を示し、抵抗Ｒ１３′が２２オー
ムのときおよび１００オームのときのものである。比較
のために、“提案された標準”に含まれる最大許容高調
波も示されている。
【図面の簡単な説明】
【図１】電流の重ね合わせ技術を利用する、本発明の特
徴を具体化しているスイッチモード電源を示す。 【図２】図１のスイッチモード電源の動作を説明するの
に役に立つ波形を示す。 【図３】図１のスイッチモード電源の動作を説明するの
に役に立つ付加的波形を示す。 【図４】本発明の第２の実施例を示す。 【図５】図４の構成の動作を説明するのに役に立つ波形
を示す。 【図６】図４の構成における入力電力の力率を示す図表
である。 【図７】図４の構成における入力電流に含まれる高調波
を示す図表である。 【符号の説明】 ３１ 検出器 ３３ コンデンサ ３４ 整流器 ３５ コンデンサ ３６ トランジスタ ３７ 水平出力段 ３８ 抵抗 ３９ ダイオード １００ スイッチモード電源 １０２ 全波ブリッジ整流器 １０３ 集積回路（ＩＣ） １０３ａ 基準電圧 １０３ｂ 誤差電圧 １０７ 主供給電圧源
徴を具体化しているスイッチモード電源を示す。 【図２】図１のスイッチモード電源の動作を説明するの
に役に立つ波形を示す。 【図３】図１のスイッチモード電源の動作を説明するの
に役に立つ付加的波形を示す。 【図４】本発明の第２の実施例を示す。 【図５】図４の構成の動作を説明するのに役に立つ波形
を示す。 【図６】図４の構成における入力電力の力率を示す図表
である。 【図７】図４の構成における入力電流に含まれる高調波
を示す図表である。 【符号の説明】 ３１ 検出器 ３３ コンデンサ ３４ 整流器 ３５ コンデンサ ３６ トランジスタ ３７ 水平出力段 ３８ 抵抗 ３９ ダイオード １００ スイッチモード電源 １０２ 全波ブリッジ整流器 １０３ 集積回路（ＩＣ） １０３ａ 基準電圧 １０３ｂ 誤差電圧 １０７ 主供給電圧源
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−29482（ＪＰ，Ａ)
実開 平１−109290（ＪＰ，Ｕ)
米国特許4937727（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H04N 3/18
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 交流主供給電圧源と、 前記主供給電圧源に結合されて、前記主供給電圧の周波
数に関連する周波数の低周波成分をフィルタで取り除か
ずに前記主供給電圧を整流することにより、濾波されな
い、整流された、第１の供給電圧を発生する第１の整流
器と、 第１の切換え信号に応答し、前記第１の供給電圧が供給
されるインダクタンスに結合され、該インダクタンスに
前記主供給電圧の周波数よりも実質的に高い周波数で第
１の複数の電流パルスを発生する第１の切換え手段であ
って、該第１の複数の電流パルスは第２の整流器を介し
て結合され、整流された出力供給電流の第１の部分を発
生する、前記第１の切換え手段と、 フィルタコンデンサと、 前記主供給電圧源と前記フィルタコンデンサに結合さ
れ、前記主供給電圧を整流して、前記フィルタコンデン
サに第３の複数の電流パルスを供給し、前記フィルタコ
ンデンサに、整流された第２の供給電圧を発生する第３
の整流器と、 前記第２の供給電圧に結合され、第２の切換え信号に応
答して、前記フィルタコンデンサに結合されるインダク
タンスに、前記主供給電圧の周波数よりも実質的に高い
周波数で第２の複数の電流パルスを発生する第２の切換
え手段であって、該第２の複数の電流パルスは前記第２
の整流器を介して結合され、前記出力供給電流の第２の
部分を発生する、前記第２の切換え手段と、 前記フィルタコンデンサに供給された前記第３の複数の
電流パルスの経路に結合された抵抗手段とを具えた、ス
イッチモード電源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB929219663A GB9219663D0 (en) | 1992-09-17 | 1992-09-17 | Switch mode power supply with low input current distortion |
| GB9219663.3 | 1992-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06225172A JPH06225172A (ja) | 1994-08-12 |
| JP3455253B2 true JP3455253B2 (ja) | 2003-10-14 |
Family
ID=10722060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26317293A Expired - Fee Related JP3455253B2 (ja) | 1992-09-17 | 1993-09-16 | スイッチモード電源 |
Country Status (8)
| Country | Link |
|---|---|
| EP (4) | EP0588168B1 (ja) |
| JP (1) | JP3455253B2 (ja) |
| KR (1) | KR100282327B1 (ja) |
| CN (1) | CN1040715C (ja) |
| DE (4) | DE69324423T2 (ja) |
| GB (1) | GB9219663D0 (ja) |
| SG (3) | SG90005A1 (ja) |
| TR (1) | TR28065A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4420528C1 (de) * | 1994-06-13 | 1995-06-22 | Siemens Ag | Schaltnetzteil mit niedriger Verlustleistung im Standby-Betriebszustand |
| US5673184A (en) * | 1994-09-01 | 1997-09-30 | Deutsche Thomson-Brandt Gmbh | Switch mode power supply circuit with increased power factor for mains |
| US5956240A (en) * | 1996-11-15 | 1999-09-21 | Thomson Consumer Electronics, Inc. | Quick-reset circuit for auxiliary power supply |
| DE19707707C2 (de) * | 1997-02-26 | 1998-12-24 | Siemens Ag | Pulsweitenmodulator |
| US5896279A (en) * | 1997-04-10 | 1999-04-20 | Api Technology Co., Ltd. | Constant-voltage clamping forward conversion switching power supply |
| US6441590B1 (en) * | 1999-03-26 | 2002-08-27 | Sarnoff Corporation | Two stage architecture for a monitor power supply |
| US6259319B1 (en) * | 1999-08-19 | 2001-07-10 | Lucent Technologies Inc. | Adaptive gain and/or phase adjustment control system and method |
| JP2001275345A (ja) * | 2000-03-27 | 2001-10-05 | Sony Corp | 電源装置 |
| CN100342633C (zh) | 2001-03-16 | 2007-10-10 | 汤姆森特许公司 | 对干线系统具有降低的谐波负载的电源和对应的设备 |
| CN1946798A (zh) | 2004-03-03 | 2007-04-11 | 克拉通聚合物研究有限公司 | 包含具有高流动性和高弹性的嵌段共聚物的聚合物组合物 |
| US7770039B2 (en) | 2008-05-29 | 2010-08-03 | iGo, Inc | Primary side control circuit and method for ultra-low idle power operation |
| US7779278B2 (en) | 2008-05-29 | 2010-08-17 | Igo, Inc. | Primary side control circuit and method for ultra-low idle power operation |
| US7795759B2 (en) | 2008-06-27 | 2010-09-14 | iGo, Inc | Load condition controlled power strip |
| US7800252B2 (en) | 2008-06-27 | 2010-09-21 | Igo, Inc. | Load condition controlled wall plate outlet system |
| US7795760B2 (en) | 2008-07-25 | 2010-09-14 | Igo, Inc. | Load condition controlled power module |
| AU2011236113B2 (en) * | 2008-06-27 | 2012-01-12 | Igo, Inc. | Load condition controlled power circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4370701A (en) * | 1981-04-24 | 1983-01-25 | Rockwell International Corporation | Energy conserving drive circuit for switched mode converter utilizing current snubber apparatus |
| FR2569913B1 (fr) * | 1984-09-05 | 1986-09-19 | Matra | Convertisseur de courant continu en courant continu a decoupage |
| EP0419728A1 (de) * | 1989-09-29 | 1991-04-03 | Siemens Aktiengesellschaft | Schaltungsanordnung für ein festfrequentes Sperrwandler-Schaltnetzteil |
| US5013980A (en) * | 1988-11-01 | 1991-05-07 | Thomson Consumer Electronics, Inc. | Voltage regulator in a television apparatus |
| US4941078A (en) * | 1989-03-07 | 1990-07-10 | Rca Licensing Corporation | Synchronized switch-mode power supply |
| DE4033856A1 (de) * | 1990-01-19 | 1991-07-25 | Siemens Ag | Schaltender umrichter mit einer schaltungsanordnung zur stromistwertbildung |
| DE4113676C1 (en) * | 1991-04-26 | 1992-09-17 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | Semiconductor switch control circuit - includes beat source for activating inverters and comparator to deactivate them |
| ES2083745T3 (es) * | 1991-06-13 | 1996-04-16 | Rca Thomson Licensing Corp | Suministro de energia electrica en el modo de conmutacion con distorsion reducida de la corriente de entrada. |
-
1992
- 1992-09-17 GB GB929219663A patent/GB9219663D0/en active Pending
-
1993
- 1993-09-02 EP EP93114055A patent/EP0588168B1/en not_active Expired - Lifetime
- 1993-09-02 EP EP93114068A patent/EP0588173B1/en not_active Expired - Lifetime
- 1993-09-02 SG SG9602018A patent/SG90005A1/en unknown
- 1993-09-02 SG SG1996000849A patent/SG75752A1/en unknown
- 1993-09-02 DE DE69324423T patent/DE69324423T2/de not_active Expired - Lifetime
- 1993-09-02 DE DE69325862T patent/DE69325862T2/de not_active Expired - Fee Related
- 1993-09-02 DE DE69333712T patent/DE69333712T2/de not_active Expired - Fee Related
- 1993-09-02 DE DE69330511T patent/DE69330511T2/de not_active Expired - Lifetime
- 1993-09-02 EP EP93114067A patent/EP0588172B1/en not_active Expired - Lifetime
- 1993-09-02 SG SG1996007990A patent/SG52695A1/en unknown
- 1993-09-02 EP EP99100215A patent/EP0910160B1/en not_active Expired - Lifetime
- 1993-09-14 TR TR00824/93A patent/TR28065A/xx unknown
- 1993-09-16 JP JP26317293A patent/JP3455253B2/ja not_active Expired - Fee Related
- 1993-09-16 CN CN93117810A patent/CN1040715C/zh not_active Expired - Fee Related
- 1993-09-16 KR KR1019930018611A patent/KR100282327B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69330511T2 (de) | 2002-03-28 |
| JPH06225172A (ja) | 1994-08-12 |
| EP0588172A3 (en) | 1994-08-10 |
| EP0588173B1 (en) | 1999-04-14 |
| KR100282327B1 (ko) | 2001-02-15 |
| SG75752A1 (en) | 2000-10-24 |
| EP0910160A2 (en) | 1999-04-21 |
| EP0588172B1 (en) | 1999-08-04 |
| DE69325862D1 (de) | 1999-09-09 |
| DE69330511D1 (de) | 2001-09-06 |
| EP0588168A3 (en) | 1994-08-10 |
| DE69324423D1 (de) | 1999-05-20 |
| GB9219663D0 (en) | 1992-10-28 |
| EP0910160A3 (en) | 1999-04-28 |
| SG52695A1 (en) | 1998-09-28 |
| DE69333712D1 (de) | 2004-12-30 |
| EP0910160B1 (en) | 2004-11-24 |
| EP0588168B1 (en) | 2001-08-01 |
| KR940008197A (ko) | 1994-04-29 |
| DE69333712T2 (de) | 2005-10-06 |
| TR28065A (tr) | 1995-12-11 |
| EP0588168A2 (en) | 1994-03-23 |
| EP0588172A2 (en) | 1994-03-23 |
| EP0588173A2 (en) | 1994-03-23 |
| DE69324423T2 (de) | 1999-08-05 |
| EP0588173A3 (en) | 1994-08-10 |
| CN1040715C (zh) | 1998-11-11 |
| CN1085696A (zh) | 1994-04-20 |
| SG90005A1 (en) | 2002-07-23 |
| DE69325862T2 (de) | 1999-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349516A (en) | Switch mode power supply with reduced input current distortion | |
| JP3455253B2 (ja) | スイッチモード電源 | |
| JP3260024B2 (ja) | 電源回路 | |
| JPH07177745A (ja) | スイッチングレギュレータ | |
| US7158389B2 (en) | Switching power supply circuit | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| JP3305317B2 (ja) | 低減された入力電流歪みを有するスイッチモード電源 | |
| EP1102387A2 (en) | DC power supply apparatus | |
| KR20030047787A (ko) | 스위칭 전원회로 | |
| JP3588429B2 (ja) | 電力変換装置 | |
| JPH09168281A (ja) | 直流電源装置 | |
| JP2677738B2 (ja) | スイッチングレギュレータ | |
| JP2905540B2 (ja) | パルスアーク溶接用電源 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP2004229398A (ja) | 電源装置 | |
| JP2000232789A (ja) | 電源装置 | |
| CN110707795A (zh) | 充电电路与充电装置 | |
| JP2003189614A (ja) | スイッチング電源回路 | |
| JPH0731155A (ja) | インバータ装置 | |
| JP2002262563A (ja) | 力率改善コンバータ | |
| JPH06276744A (ja) | 電源装置 | |
| JPH104684A (ja) | スイッチング電源装置 | |
| JPH0547464A (ja) | 同期型スイツチング回路 | |
| JPH0678541A (ja) | 力率改善電源装置 | |
| JPH0787693B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |