JP2677738B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JP2677738B2 JP2677738B2 JP17676292A JP17676292A JP2677738B2 JP 2677738 B2 JP2677738 B2 JP 2677738B2 JP 17676292 A JP17676292 A JP 17676292A JP 17676292 A JP17676292 A JP 17676292A JP 2677738 B2 JP2677738 B2 JP 2677738B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- triangular wave
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスイッチングレギュレー
タすなわち高周波スイッチング方式直流安定化電源に関
するものである。
タすなわち高周波スイッチング方式直流安定化電源に関
するものである。
【０００２】
【従来の技術】図７は従来のスイッチングレギュレータ
の概略回路図を示す。１次側には、交流電源１と、全波
整流器２と、入力用平滑コンデンサ３ａと、高周波トン
ランス４の１次巻線と、高周波半導体スイッチング素子
である例えばＦＥＴ５（電界効果型トランジスタ）とか
ら主回路が構成されている。ＦＥＴ５のゲート端子はパ
ルス幅変調（ＰＷＭ）制御回路６のゲート出力端子に接
続されている。一方、２次側には、高周波トランス４の
２次巻線と、整流用ダイオード７と、転流用フライホィ
ールダイオード８と、平滑用チョークコイル９と、出力
用平滑コンデンサ１０から主回路が構成されている。ま
た、この２次側主回路の出力端子には、出力電圧検出用
抵抗１１及び分圧抵抗１２が接続されるとともに、負荷
１３の負荷回路が接続されている。前記出力電圧検出用
抵抗１１と分圧抵抗１２の間の分電圧はパルス幅変調制
御回路６の出力電圧入力端子に接続されている。
の概略回路図を示す。１次側には、交流電源１と、全波
整流器２と、入力用平滑コンデンサ３ａと、高周波トン
ランス４の１次巻線と、高周波半導体スイッチング素子
である例えばＦＥＴ５（電界効果型トランジスタ）とか
ら主回路が構成されている。ＦＥＴ５のゲート端子はパ
ルス幅変調（ＰＷＭ）制御回路６のゲート出力端子に接
続されている。一方、２次側には、高周波トランス４の
２次巻線と、整流用ダイオード７と、転流用フライホィ
ールダイオード８と、平滑用チョークコイル９と、出力
用平滑コンデンサ１０から主回路が構成されている。ま
た、この２次側主回路の出力端子には、出力電圧検出用
抵抗１１及び分圧抵抗１２が接続されるとともに、負荷
１３の負荷回路が接続されている。前記出力電圧検出用
抵抗１１と分圧抵抗１２の間の分電圧はパルス幅変調制
御回路６の出力電圧入力端子に接続されている。
【０００３】このスイッチングレギュレータでは、交流
電源１より供給される交流が全波整流器２によって全波
整流され、入力用平滑コンデンサ３ａによって平滑され
て、図８に示すようなリップル成分を含む直流電圧が発
生する。この直流電圧はＦＥＴ５によりスイッチングさ
れて高周波パルス電圧となり、高周波トランス４により
所要電圧に変圧される。変圧された高周波パルス電圧は
整流用ダイオード７と転流用フライホィールダイオード
８、平滑用チョークコイル９、出力用平滑コンデンサ１
０によって平滑されて、図１０に示すような直流とな
る。
電源１より供給される交流が全波整流器２によって全波
整流され、入力用平滑コンデンサ３ａによって平滑され
て、図８に示すようなリップル成分を含む直流電圧が発
生する。この直流電圧はＦＥＴ５によりスイッチングさ
れて高周波パルス電圧となり、高周波トランス４により
所要電圧に変圧される。変圧された高周波パルス電圧は
整流用ダイオード７と転流用フライホィールダイオード
８、平滑用チョークコイル９、出力用平滑コンデンサ１
０によって平滑されて、図１０に示すような直流とな
る。
【０００４】交流入力電圧及び負荷が一定であれば、高
周波パルス電圧のパルス幅は一定であり、負荷には常に
一定の直流電圧Ｖ0が供給される。しかし、交流入力電
圧又は負荷の変動に伴って出力電圧Ｖ0が変化しようと
するので、パルス幅変調制御回路６は出力電圧検出用抵
抗１１と分圧抵抗１２の間の分電圧によって検出される
電圧変化ΔＶに応じてＦＥＴ５へのゲート出力を変更す
ることにより、１次側高周波パルス電圧のパルス幅を制
御して出力電圧Ｖ0を一定にする。
周波パルス電圧のパルス幅は一定であり、負荷には常に
一定の直流電圧Ｖ0が供給される。しかし、交流入力電
圧又は負荷の変動に伴って出力電圧Ｖ0が変化しようと
するので、パルス幅変調制御回路６は出力電圧検出用抵
抗１１と分圧抵抗１２の間の分電圧によって検出される
電圧変化ΔＶに応じてＦＥＴ５へのゲート出力を変更す
ることにより、１次側高周波パルス電圧のパルス幅を制
御して出力電圧Ｖ0を一定にする。
【０００５】
【発明が解決しようとする課題】しかながら、前記従来
のスイッチングレギュレータでは、入力用平滑コンデン
サ３ａの両端に図８に示すようなリップル成分を含む直
流電圧が加わり、そのリップル部分を充電するのに電流
が集中する結果、交流入力電流は図９に示すような第
３，第５等の奇数高調波を多く含む非線形の波形とな
る。このため、この種のスイッチングレギュレータが普
及するに従って、入力配電線路にある変電所のトランス
が発熱したり、異常音が発生する等の高調波障害が近年
問題となってきた。また、進み力率による無効電流分が
多く流れて配線容量が増大するという問題があった。さ
らに、１次側の入力用平滑コンデンサ３ａは低周波の交
流入力を平滑するため、容量が大きく、装置の大型化、
コストの増大を招いていた。本発明はかかる問題点に鑑
みてなされたもので、交流入力電流の波形が線形化さ
れ、力率が改善されるとともに、小型で安価なスイッチ
ングレギュレータを提供することを目的とするものであ
る。
のスイッチングレギュレータでは、入力用平滑コンデン
サ３ａの両端に図８に示すようなリップル成分を含む直
流電圧が加わり、そのリップル部分を充電するのに電流
が集中する結果、交流入力電流は図９に示すような第
３，第５等の奇数高調波を多く含む非線形の波形とな
る。このため、この種のスイッチングレギュレータが普
及するに従って、入力配電線路にある変電所のトランス
が発熱したり、異常音が発生する等の高調波障害が近年
問題となってきた。また、進み力率による無効電流分が
多く流れて配線容量が増大するという問題があった。さ
らに、１次側の入力用平滑コンデンサ３ａは低周波の交
流入力を平滑するため、容量が大きく、装置の大型化、
コストの増大を招いていた。本発明はかかる問題点に鑑
みてなされたもので、交流入力電流の波形が線形化さ
れ、力率が改善されるとともに、小型で安価なスイッチ
ングレギュレータを提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、高周波トランスの１次側に平滑回路を含
まない整流回路とスイッチング素子とを設けるととも
に、前記整流回路の交流入力側に高周波フィルターを設
けた１次側回路と、前記高周波トランスの２次側に整
流，平滑回路を設けた２次側回路と、２次側高周波電圧
よりスイッチング周波数に同期する三角波電圧を形成
し、該三角波電圧に２次側直流出力検出電圧を重畳する
重畳三角波電圧形成回路と、該重畳三角波電圧形成回路
で形成された重畳三角波電圧が基準電圧を越えたときに
パルスを出力する超高速コンパレータと、該超高速コン
パレータからの出力パルス信号を超高速フォトカプラを
介して受け入れ、当該出力パルス信号に基づき、ラッチ
特性を利用してクロックパルスをレベルダウンして次の
クロックパルスの立ち上がりまで保持し、当該クロック
パルスをスイッチングパルス信号として前記１次側回路
のスイッチング素子に出力する制御回路と、を備えたも
のである。なお、前記１次側回路には平滑回路は含まな
いとしているが、出力容量に比べ極めて容量の低い平滑
回路は含んでいてもよい。
め、本発明は、高周波トランスの１次側に平滑回路を含
まない整流回路とスイッチング素子とを設けるととも
に、前記整流回路の交流入力側に高周波フィルターを設
けた１次側回路と、前記高周波トランスの２次側に整
流，平滑回路を設けた２次側回路と、２次側高周波電圧
よりスイッチング周波数に同期する三角波電圧を形成
し、該三角波電圧に２次側直流出力検出電圧を重畳する
重畳三角波電圧形成回路と、該重畳三角波電圧形成回路
で形成された重畳三角波電圧が基準電圧を越えたときに
パルスを出力する超高速コンパレータと、該超高速コン
パレータからの出力パルス信号を超高速フォトカプラを
介して受け入れ、当該出力パルス信号に基づき、ラッチ
特性を利用してクロックパルスをレベルダウンして次の
クロックパルスの立ち上がりまで保持し、当該クロック
パルスをスイッチングパルス信号として前記１次側回路
のスイッチング素子に出力する制御回路と、を備えたも
のである。なお、前記１次側回路には平滑回路は含まな
いとしているが、出力容量に比べ極めて容量の低い平滑
回路は含んでいてもよい。
【０００７】
【作用】前記構成によれば、交流電源より１次側に入力
された交流は整流回路により全波整流された後、この平
滑されていない正弦全波波形の状態でスイッチング素子
によりスイッチングされる。スイッチングされた正弦波
状高周波パルス電圧は、２次側に出力され、整流，平滑
回路を経て平滑な直流出力電圧となって負荷に供給され
る。一方、２次側の正弦波状高周波パルス電圧の電圧が
高くなるにつれて、重畳三角波電圧形成回路により形成
される重畳三角波電圧が基準電圧を越える時点が早くな
り、超高速コンパレータより出力されるパスル信号が早
くなってゆくので、制御回路におけるクロックパルスの
レベルダウンが早くなり、スイッチング素子に出力され
るスイッチングパルスのパルス幅が短くなる。このよう
に、正弦波状高周波パルス電圧の電圧が高くなるに従
い、そのパルス幅は逆正弦波状に短くなる結果、直流出
力電圧は一定となる。また、交流入力電圧又は負荷の変
動により直流出力電圧が変化しようとすると、重畳三角
波電圧が基準電圧を越える時点が変化し、超高速コンパ
レータからのパルス信号の出力時点が変化する。この結
果、制御回路は、超高速コンパレータからの出力パルス
信号の変化に応じて、ラッチ特性を利用してクロックパ
ルスのレベルダウンを行い、そのクロックパルスをスイ
ッチングパルス信号としてスイッチング素子に出力す
る。これにより、スイッチング素子によるスイッチング
パルス幅が変化し、直流出力電圧は一定に維持される。
された交流は整流回路により全波整流された後、この平
滑されていない正弦全波波形の状態でスイッチング素子
によりスイッチングされる。スイッチングされた正弦波
状高周波パルス電圧は、２次側に出力され、整流，平滑
回路を経て平滑な直流出力電圧となって負荷に供給され
る。一方、２次側の正弦波状高周波パルス電圧の電圧が
高くなるにつれて、重畳三角波電圧形成回路により形成
される重畳三角波電圧が基準電圧を越える時点が早くな
り、超高速コンパレータより出力されるパスル信号が早
くなってゆくので、制御回路におけるクロックパルスの
レベルダウンが早くなり、スイッチング素子に出力され
るスイッチングパルスのパルス幅が短くなる。このよう
に、正弦波状高周波パルス電圧の電圧が高くなるに従
い、そのパルス幅は逆正弦波状に短くなる結果、直流出
力電圧は一定となる。また、交流入力電圧又は負荷の変
動により直流出力電圧が変化しようとすると、重畳三角
波電圧が基準電圧を越える時点が変化し、超高速コンパ
レータからのパルス信号の出力時点が変化する。この結
果、制御回路は、超高速コンパレータからの出力パルス
信号の変化に応じて、ラッチ特性を利用してクロックパ
ルスのレベルダウンを行い、そのクロックパルスをスイ
ッチングパルス信号としてスイッチング素子に出力す
る。これにより、スイッチング素子によるスイッチング
パルス幅が変化し、直流出力電圧は一定に維持される。
【０００８】
【実施例】次に、本発明の実施例を図面に従って説明す
る。図１は、本発明に係るスイッチングレギュレータの
概略回路を示す。この回路は、図７に示す従来のスイッ
チングレギュレータ回路の入力用平滑コンデンサ３ａを
省略して出力用平滑コンデンサ１０に含めるとともに、
整流回路２の入力側に高周波ラインフィルタ３を設ける
一方、パルス幅変調制御回路６の代わりに新たなパルス
幅変調制御回路１４を設けたものであり、それ以外は従
来の回路と同一の構成であるので、対応する部分には同
一符号が付してある。前記パルス幅変調制御回路１４
は、主に、補助電圧形成回路１５と、制御回路としての
スイッチングレギュレータ用ＩＣ１６と、重畳三角波形
成回路１７と、超高速コンパレータ１８と、超高速フォ
トカプラ１９とから構成されている。
る。図１は、本発明に係るスイッチングレギュレータの
概略回路を示す。この回路は、図７に示す従来のスイッ
チングレギュレータ回路の入力用平滑コンデンサ３ａを
省略して出力用平滑コンデンサ１０に含めるとともに、
整流回路２の入力側に高周波ラインフィルタ３を設ける
一方、パルス幅変調制御回路６の代わりに新たなパルス
幅変調制御回路１４を設けたものであり、それ以外は従
来の回路と同一の構成であるので、対応する部分には同
一符号が付してある。前記パルス幅変調制御回路１４
は、主に、補助電圧形成回路１５と、制御回路としての
スイッチングレギュレータ用ＩＣ１６と、重畳三角波形
成回路１７と、超高速コンパレータ１８と、超高速フォ
トカプラ１９とから構成されている。
【０００９】補助電圧形成回路１５は、全波整流器２の
出力側より定電圧を形成して、これをスイッチングレギ
ュレータ用ＩＣ１６に制御用電圧として供給する回路で
ある。また、この補助電圧形成回路１５には、超高速フ
ォトカプラ１９のフォトトランジスタ１９ｂと、後述す
るトランジスタ２５のベース電流制限抵抗２０と、ブリ
ーダ抵抗２１とが直列に接続されている。スイッチング
レギュレータ用ＩＣ１６は、デューティ比が５０％で周
波数が好ましくは可聴周波数以上のクロックパルスを形
成するクロック発振回路や、ラッチ特性を有する過電流
検出回路等を備えたＰＷＭ制御用専用ＩＣであり、三菱
電機（株）製のＭ５１９９６が好ましい。このスイッチ
ングレギュレータ用ＩＣ１６に外部ＣＲ回路を取り付け
ることにより任意にスイッチング周波数を決めることが
できる。ただし、本ブロック図では説明の便宜上発振用
ＣＲ回路は省略し、ＩＣ１６のブロック内にあるものと
して説明する。
出力側より定電圧を形成して、これをスイッチングレギ
ュレータ用ＩＣ１６に制御用電圧として供給する回路で
ある。また、この補助電圧形成回路１５には、超高速フ
ォトカプラ１９のフォトトランジスタ１９ｂと、後述す
るトランジスタ２５のベース電流制限抵抗２０と、ブリ
ーダ抵抗２１とが直列に接続されている。スイッチング
レギュレータ用ＩＣ１６は、デューティ比が５０％で周
波数が好ましくは可聴周波数以上のクロックパルスを形
成するクロック発振回路や、ラッチ特性を有する過電流
検出回路等を備えたＰＷＭ制御用専用ＩＣであり、三菱
電機（株）製のＭ５１９９６が好ましい。このスイッチ
ングレギュレータ用ＩＣ１６に外部ＣＲ回路を取り付け
ることにより任意にスイッチング周波数を決めることが
できる。ただし、本ブロック図では説明の便宜上発振用
ＣＲ回路は省略し、ＩＣ１６のブロック内にあるものと
して説明する。
【００１０】前記ＦＥＴ５のドレン端子には過電流検出
抵抗２２が設けられ、この過電流検出抵抗２２とドレン
端子の中点と、スイッチングレギュレータ用ＩＣ１６の
アース端子との間には過電流検出用分圧抵抗２３，２４
が設けられている。この過電流検出用分圧抵抗２３，２
４間の分圧はスイッチングレギュレータ用ＩＣのＯＣＰ
端子に入力されて、過電流が検出されるようになってい
る。また、スイッチングレギュレータ用ＩＣのＶｃｃ端
子は、トランジスタ２５、制限分圧抵抗２６及び前記分
圧抵抗２４を介してアース端子に接続され、制限分圧抵
抗２６と分圧抵抗２４の間の分圧はスイッチングレギュ
レータ用ＩＣのＯＣＰ端子に入力されるようになってい
る。前記トランジスタ２５のベースは、前記ベース電流
制限抵抗２０とブリーダ抵抗２１の間の中点に接続され
ている。
抵抗２２が設けられ、この過電流検出抵抗２２とドレン
端子の中点と、スイッチングレギュレータ用ＩＣ１６の
アース端子との間には過電流検出用分圧抵抗２３，２４
が設けられている。この過電流検出用分圧抵抗２３，２
４間の分圧はスイッチングレギュレータ用ＩＣのＯＣＰ
端子に入力されて、過電流が検出されるようになってい
る。また、スイッチングレギュレータ用ＩＣのＶｃｃ端
子は、トランジスタ２５、制限分圧抵抗２６及び前記分
圧抵抗２４を介してアース端子に接続され、制限分圧抵
抗２６と分圧抵抗２４の間の分圧はスイッチングレギュ
レータ用ＩＣのＯＣＰ端子に入力されるようになってい
る。前記トランジスタ２５のベースは、前記ベース電流
制限抵抗２０とブリーダ抵抗２１の間の中点に接続され
ている。
【００１１】重畳三角波形成回路１７は、転流用フライ
ホィールダイオード８の出力側に接続された直流分カッ
トコンデンサ２７と、抵抗２８及びコンデンサ２９で形
成されるＣＲ積分回路とからなっている。出力電圧検出
用抵抗１１と分圧抵抗１２の間の中点は、抵抗２８とコ
ンデンサ２９の間の中点に接続されるとともに、超高速
コンパレータ１８の−入力端子に接続されている。この
重畳三角波形成回路１７は、２次側高周波電圧よりスイ
ッチング周波数に同期する三角波電圧を形成し、該三角
波電圧に２次側直流出力検出電圧を重畳して（以下、こ
の直流出力検出電圧が重畳された三角波電圧を重畳三角
波電圧という。）、超高速コンパレータ１８の−入力端
子に入力するものである。
ホィールダイオード８の出力側に接続された直流分カッ
トコンデンサ２７と、抵抗２８及びコンデンサ２９で形
成されるＣＲ積分回路とからなっている。出力電圧検出
用抵抗１１と分圧抵抗１２の間の中点は、抵抗２８とコ
ンデンサ２９の間の中点に接続されるとともに、超高速
コンパレータ１８の−入力端子に接続されている。この
重畳三角波形成回路１７は、２次側高周波電圧よりスイ
ッチング周波数に同期する三角波電圧を形成し、該三角
波電圧に２次側直流出力検出電圧を重畳して（以下、こ
の直流出力検出電圧が重畳された三角波電圧を重畳三角
波電圧という。）、超高速コンパレータ１８の−入力端
子に入力するものである。
【００１２】超高速コンパレータ１８の＋入力端子に
は、２次側回路の出力端子に接続された抵抗３０と基準
電圧用素子（ツェナーダイオード）３１により得られる
基準電圧が入力され、出力端子には、２次側回路の出力
電圧がフォトカプラ１９の発光ダイオード１９ａと抵抗
３２を介して印加されている。この超高速コンパレータ
１８は、前記重畳三角波形成回路１７からの重畳三角波
電圧が基準電圧より低いときは出力をＨ（ハイ）レベル
とし、重畳三角波電圧が基準電圧を越えた時点で超高速
で出力をＬ（ロー）レベルにするものである。超高速フ
ォトカプラ１９は、１次側のフォトトランジスタ１９ｂ
と２次側の発光ダイオード１９ａとからなり、１次側と
２次側とを絶縁する目的で使用され、発光ダイオード１
９ａに電流が流れると超高速で発光してフォトトランジ
スタ１９ｂがオンするようになっている。前記超高速コ
ンパレータ１８及び超高速フォトカプラ１９を使用する
のは、次のクロックパルスの立ち上がりが来る前に、ク
ロックパルスのレベルダウンを瞬時に処理することがで
きるようにするためである。
は、２次側回路の出力端子に接続された抵抗３０と基準
電圧用素子（ツェナーダイオード）３１により得られる
基準電圧が入力され、出力端子には、２次側回路の出力
電圧がフォトカプラ１９の発光ダイオード１９ａと抵抗
３２を介して印加されている。この超高速コンパレータ
１８は、前記重畳三角波形成回路１７からの重畳三角波
電圧が基準電圧より低いときは出力をＨ（ハイ）レベル
とし、重畳三角波電圧が基準電圧を越えた時点で超高速
で出力をＬ（ロー）レベルにするものである。超高速フ
ォトカプラ１９は、１次側のフォトトランジスタ１９ｂ
と２次側の発光ダイオード１９ａとからなり、１次側と
２次側とを絶縁する目的で使用され、発光ダイオード１
９ａに電流が流れると超高速で発光してフォトトランジ
スタ１９ｂがオンするようになっている。前記超高速コ
ンパレータ１８及び超高速フォトカプラ１９を使用する
のは、次のクロックパルスの立ち上がりが来る前に、ク
ロックパルスのレベルダウンを瞬時に処理することがで
きるようにするためである。
【００１３】以上の構成からなるスイッチングレギュレ
ータの動作を以下に説明する。交流電源１より供給され
る正弦波交流は、全波整流器２により図２に示す正弦波
状全波脈流波形に整流され、高周波トランス４の１次側
に供給される。一方、パルス幅変調制御回路１４から１
００ＫＨｚのスイッチングパルス信号がＦＥＴ５のゲー
ト端子に印加されるので、このＦＥＴ５により、前記１
次側の正弦波状全波電圧はスイッチング（チョッピン
グ）されて２次側への高周波キャリアとなる。
ータの動作を以下に説明する。交流電源１より供給され
る正弦波交流は、全波整流器２により図２に示す正弦波
状全波脈流波形に整流され、高周波トランス４の１次側
に供給される。一方、パルス幅変調制御回路１４から１
００ＫＨｚのスイッチングパルス信号がＦＥＴ５のゲー
ト端子に印加されるので、このＦＥＴ５により、前記１
次側の正弦波状全波電圧はスイッチング（チョッピン
グ）されて２次側への高周波キャリアとなる。
【００１４】前記ＦＥＴ５によりスイッチングされた１
次側の高周波パルス電圧は、高周波トランス４により変
圧されて２次側に出力される。ここで、重畳三角波形成
回路１７は、スイッチング周波数に同期した三角波を形
成し、２次側出力検出電圧と重畳する。この重畳三角波
電圧が基準電圧を越えた瞬間、超高速コンパレータ１８
がＬ信号を出力するので、発光ダイオード１９ａに電流
が流れてフォトカプラ１９がオンするとともに、トラン
ジスタ２５がオンしてコレクタ電流が流れる。この結
果、抵抗２６，２４間の分圧が、抵抗２３，２４間の過
電流検出電圧より優先されてスイッチングレギュレータ
用ＩＣ１６のＯＣＰ端子に入力される。そして、スイッ
チングレギュレータ用ＩＣ１６は、ラッチ特性を利用し
てクロックパルスをレベルダウンし、この状態を次ぎの
クロックパルスの立ち上がりまで保持する。このように
してパルス幅調整されたクロックパルスはスイッチング
パルス信号としてＦＥＴ５のゲート端子に出力される。
次側の高周波パルス電圧は、高周波トランス４により変
圧されて２次側に出力される。ここで、重畳三角波形成
回路１７は、スイッチング周波数に同期した三角波を形
成し、２次側出力検出電圧と重畳する。この重畳三角波
電圧が基準電圧を越えた瞬間、超高速コンパレータ１８
がＬ信号を出力するので、発光ダイオード１９ａに電流
が流れてフォトカプラ１９がオンするとともに、トラン
ジスタ２５がオンしてコレクタ電流が流れる。この結
果、抵抗２６，２４間の分圧が、抵抗２３，２４間の過
電流検出電圧より優先されてスイッチングレギュレータ
用ＩＣ１６のＯＣＰ端子に入力される。そして、スイッ
チングレギュレータ用ＩＣ１６は、ラッチ特性を利用し
てクロックパルスをレベルダウンし、この状態を次ぎの
クロックパルスの立ち上がりまで保持する。このように
してパルス幅調整されたクロックパルスはスイッチング
パルス信号としてＦＥＴ５のゲート端子に出力される。
【００１５】ところで、図４に示すように、２次側高周
波パルス電圧の電圧が低いとき（Ｖｉｎ1）は、重畳三
角波形成回路１７からの重畳三角波電圧が基準電圧（Ｖ
ｒｅｆ）を越える時点が遅いが、電圧が高くなるにつれ
て（Ｖｉｎ2〜Ｖｉｎ4）、重畳三角波電圧が基準電圧を
越える時点が早くなる。この状態を連続して示すと図３
のようになる。図３において、Ａはスイッチングレギュ
レータ用ＩＣ１６のＯＣＰ端子への入力信号であり、Ｂ
はスイッチングレギュレータ用ＩＣ１６より出力される
スイッチングパルス信号であり、Ｃは２次側高周波パル
ス電圧、Ｄは直流出力電圧であり、これらは図１中にも
示されている。前述のように高周波パルス電圧が高くな
るにつれ、重量三角波が基準電圧を越える時点が早くな
るので、超高速コンパレータ１８がＬレベルを出力する
タイミングは、２次側高周波パルス電圧が高くなるにつ
れて早くなり、これに伴って図３中Ａで示すようにスイ
ッチングレギュレータ用ＩＣ１６のＯＣＰ入力パルス信
号が早められる。この結果、２次側高周波パルス電圧が
高くなるに伴って、図３中Ｂで示すように、スイッチン
グレギュレータ用ＩＣ１６でのクロックパルスのレベル
ダウン時点が次第に早くなり、スイッチングパルス信号
の幅が短くなる。このようにして、スイッチングパルス
信号が幅変調されるので、２次側高周波パルス電圧は、
図３中Ｃに示すように、電圧が低いときはＴｏｎが長
く、位相π／２のピーク電圧に近付くにつれてＴｏｎが
短くなる逆正弦波状の波形となる。
波パルス電圧の電圧が低いとき（Ｖｉｎ1）は、重畳三
角波形成回路１７からの重畳三角波電圧が基準電圧（Ｖ
ｒｅｆ）を越える時点が遅いが、電圧が高くなるにつれ
て（Ｖｉｎ2〜Ｖｉｎ4）、重畳三角波電圧が基準電圧を
越える時点が早くなる。この状態を連続して示すと図３
のようになる。図３において、Ａはスイッチングレギュ
レータ用ＩＣ１６のＯＣＰ端子への入力信号であり、Ｂ
はスイッチングレギュレータ用ＩＣ１６より出力される
スイッチングパルス信号であり、Ｃは２次側高周波パル
ス電圧、Ｄは直流出力電圧であり、これらは図１中にも
示されている。前述のように高周波パルス電圧が高くな
るにつれ、重量三角波が基準電圧を越える時点が早くな
るので、超高速コンパレータ１８がＬレベルを出力する
タイミングは、２次側高周波パルス電圧が高くなるにつ
れて早くなり、これに伴って図３中Ａで示すようにスイ
ッチングレギュレータ用ＩＣ１６のＯＣＰ入力パルス信
号が早められる。この結果、２次側高周波パルス電圧が
高くなるに伴って、図３中Ｂで示すように、スイッチン
グレギュレータ用ＩＣ１６でのクロックパルスのレベル
ダウン時点が次第に早くなり、スイッチングパルス信号
の幅が短くなる。このようにして、スイッチングパルス
信号が幅変調されるので、２次側高周波パルス電圧は、
図３中Ｃに示すように、電圧が低いときはＴｏｎが長
く、位相π／２のピーク電圧に近付くにつれてＴｏｎが
短くなる逆正弦波状の波形となる。
【００１６】この２次側の高周波パルス電圧は整流用ダ
イオード７によって再度直流化され、さらに転流用フラ
イホィールダイオード８と平滑用チョークコイル９と出
力用平滑コンデンサ１０によって平滑されて出力され
る。このときの直流出力電圧Ｖ0は、次式で示される。 Ｖ0＝Ｔｏｎ／Ｔ×Ｖｉｎ …（１） ここで、Ｔｏｎは前述のように逆正弦波状であり、Ｖｉ
ｎは正弦波状であるため、出力電圧Ｖ0は図３中Ｄで示
すような平坦な直流波形となる。高周波トランス４の１
次側及び２次側の電流は図３中Ｃに示す高周波パルス電
圧と相似の波形となる。また、２次側高周波パルス電圧
に対する交流入力電流は、整流器２の入力側に設けた高
周波フィルタ３を通すことにより、正弦波に近似した線
形波形となり、図９に示す従来のような最大値付近に電
流が集中することがなくなる。なお、２次側高周波パル
ス電圧の最大瞬時値を直流出力電圧Ｖ0に対して十分大
きく（例えば４倍以上）すればする程、入力電流はさら
に線形化される。
イオード７によって再度直流化され、さらに転流用フラ
イホィールダイオード８と平滑用チョークコイル９と出
力用平滑コンデンサ１０によって平滑されて出力され
る。このときの直流出力電圧Ｖ0は、次式で示される。 Ｖ0＝Ｔｏｎ／Ｔ×Ｖｉｎ …（１） ここで、Ｔｏｎは前述のように逆正弦波状であり、Ｖｉ
ｎは正弦波状であるため、出力電圧Ｖ0は図３中Ｄで示
すような平坦な直流波形となる。高周波トランス４の１
次側及び２次側の電流は図３中Ｃに示す高周波パルス電
圧と相似の波形となる。また、２次側高周波パルス電圧
に対する交流入力電流は、整流器２の入力側に設けた高
周波フィルタ３を通すことにより、正弦波に近似した線
形波形となり、図９に示す従来のような最大値付近に電
流が集中することがなくなる。なお、２次側高周波パル
ス電圧の最大瞬時値を直流出力電圧Ｖ0に対して十分大
きく（例えば４倍以上）すればする程、入力電流はさら
に線形化される。
【００１７】以上のように、交流入力電圧及び負荷が一
定であれば、パルス幅変調制御回路１４より図３中 に
示す駆動パルス信号がＦＥＴ５に出力されてスイッチン
グされるので、負荷にはある直流出力電圧Ｖ0が得られ
る。いま、交流入力電圧又は負荷が変動して出力電圧Ｖ
0が上昇しようとすると、その変化に応じて重畳三角波
形成回路１７で形成される重畳三角波電圧が増加するの
で、基準電圧を越える時点が全体的に早くなり、スイッ
チングレギュレータ用ＩＣ１６のＯＣＰ端子への入力パ
ルス信号が早められて、スイッチングパルス信号のパル
ス幅が全体的に短くなる。この結果、２次側高周波パル
ス電圧のパルス幅が全体的に短くなってＴｏｎが減少
し、上記（１）式から明らかなように出力電圧Ｖ0は低
下して一定に維持される。
定であれば、パルス幅変調制御回路１４より図３中 に
示す駆動パルス信号がＦＥＴ５に出力されてスイッチン
グされるので、負荷にはある直流出力電圧Ｖ0が得られ
る。いま、交流入力電圧又は負荷が変動して出力電圧Ｖ
0が上昇しようとすると、その変化に応じて重畳三角波
形成回路１７で形成される重畳三角波電圧が増加するの
で、基準電圧を越える時点が全体的に早くなり、スイッ
チングレギュレータ用ＩＣ１６のＯＣＰ端子への入力パ
ルス信号が早められて、スイッチングパルス信号のパル
ス幅が全体的に短くなる。この結果、２次側高周波パル
ス電圧のパルス幅が全体的に短くなってＴｏｎが減少
し、上記（１）式から明らかなように出力電圧Ｖ0は低
下して一定に維持される。
【００１８】なお、この実施例においては、負荷が大き
い場合に図６に示すように、交流入力電圧が０Ｖになる
時点に同期してリップル電圧が現れるが、これは出力用
平滑コンデンサ１０の容量を大きくすることにより軽減
することができる。
い場合に図６に示すように、交流入力電圧が０Ｖになる
時点に同期してリップル電圧が現れるが、これは出力用
平滑コンデンサ１０の容量を大きくすることにより軽減
することができる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によれば以下の効果を有する。高周波トランスの１次側
で正弦波状の全波整流波形を直接スイッチングし、パル
ス幅が逆正弦波状に変化する高周波パルスを２次側に出
力するため、高周波トランスの１次側，２次側を流れる
電流は高周波パルス電流となり、この高周波パルスから
なる交流入力電流は整流器の入力側に設けた高周波フィ
ルタを通ることにより正弦波状に線形化される。したが
って、従来のように奇数高調波を含む非線形成分が大幅
に軽減された入力電流波形となり、入力配線路にある変
電所のトランスの異常発熱や騒音が軽減される。スイッ
チング素子によるスイッチング動作の周波数は極めて高
く、このスイッチングにより得られる高周波パルスが２
次側チョークコイルを介して出力用平滑コンデンサに印
加されるため、力率が改善され、無効電流が少なくなる
とともに、チョークコイルが小型化される。１次側には
低周波交流入力を平滑する大容量の入力用平滑コンデン
サが無く、また２次側の出力用平滑コンデンサは高周波
パルスを平滑するものであってリップル電流が極めて少
なく、しかもその容量は従来の入力用平滑コンデンサと
出力用平滑コンデンサの容量を加えたものよりも小さく
なるので、装置が小型化し、安価になる。
によれば以下の効果を有する。高周波トランスの１次側
で正弦波状の全波整流波形を直接スイッチングし、パル
ス幅が逆正弦波状に変化する高周波パルスを２次側に出
力するため、高周波トランスの１次側，２次側を流れる
電流は高周波パルス電流となり、この高周波パルスから
なる交流入力電流は整流器の入力側に設けた高周波フィ
ルタを通ることにより正弦波状に線形化される。したが
って、従来のように奇数高調波を含む非線形成分が大幅
に軽減された入力電流波形となり、入力配線路にある変
電所のトランスの異常発熱や騒音が軽減される。スイッ
チング素子によるスイッチング動作の周波数は極めて高
く、このスイッチングにより得られる高周波パルスが２
次側チョークコイルを介して出力用平滑コンデンサに印
加されるため、力率が改善され、無効電流が少なくなる
とともに、チョークコイルが小型化される。１次側には
低周波交流入力を平滑する大容量の入力用平滑コンデン
サが無く、また２次側の出力用平滑コンデンサは高周波
パルスを平滑するものであってリップル電流が極めて少
なく、しかもその容量は従来の入力用平滑コンデンサと
出力用平滑コンデンサの容量を加えたものよりも小さく
なるので、装置が小型化し、安価になる。
【図１】 本発明に係るスイッチングレギュレータの回
路図である。
路図である。
【図２】 １次側整流器の出力電圧の波形図である。
【図３】 パルス幅変調制御のタイムチャートである。
【図４】 三角波の形成状態の説明図である。
【図５】 本発明による入力電流の波形図である。
【図６】 本発明によるリップルが多い場合の出力電圧
の波形図である。
の波形図である。
【図７】 従来のスイッチングレギュレータの回路図で
ある。
ある。
【図８】 図７に示す従来のスイッチングレギュレータ
の１次側平滑コンデンサの出力波形図である。
の１次側平滑コンデンサの出力波形図である。
【図９】 図７に示す従来のスイッチングレギュレータ
の入力電流の波形図である。
の入力電流の波形図である。
【図１０】 図７に示す従来のスイッチングレギュレー
タの出力電圧の波形図である。
タの出力電圧の波形図である。
１…交流電源、 ２…全波整流
器（整流回路）、３…高周波ラインフィルタ、
４…高周波トランス、５…ＦＥＴ（スイッチング素
子）、 ７…整流用ダイオード、８…転流用フライ
ホィールダイオード、 ９…平滑用チョークコイル、１
０…出力用平滑コンデンサ、１６…スイッチングレギュ
レータ用ＩＣ（制御回路） １７…重畳三角波形成回路、１８…超高速コンパレー
タ、１９…超高速フォトカプラ。
器（整流回路）、３…高周波ラインフィルタ、
４…高周波トランス、５…ＦＥＴ（スイッチング素
子）、 ７…整流用ダイオード、８…転流用フライ
ホィールダイオード、 ９…平滑用チョークコイル、１
０…出力用平滑コンデンサ、１６…スイッチングレギュ
レータ用ＩＣ（制御回路） １７…重畳三角波形成回路、１８…超高速コンパレー
タ、１９…超高速フォトカプラ。
Claims (1)
- 【請求項１】 高周波トランスの１次側に平滑回路を含
まない整流回路とスイッチング素子とを設けるととも
に、前記整流回路の交流入力側に高周波フィルターを設
けた１次側回路と、 前記高周波トランスの２次側に整流，平滑回路を設けた
２次側回路と、 ２次側高周波電圧よりスイッチング周波数に同期する三
角波電圧を形成し、該三角波電圧に２次側直流出力検出
電圧を重畳する重畳三角波電圧形成回路と、 該重畳三角波電圧形成回路で形成された重畳三角波電圧
が基準電圧を越えたときにパルスを出力する超高速コン
パレータと、 該超高速コンパレータからの出力パルス信号を超高速フ
ォトカプラを介して受け入れ、当該出力パルス信号に基
づき、ラッチ特性を利用してクロックパルスをレベルダ
ウンして次のクロックパルスの立ち上がりまで保持し、
当該クロックパルスをスイッチングパルス信号として前
記１次側回路のスイッチング素子に出力する制御回路
と、 を備えたことを特徴とするスイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17676292A JP2677738B2 (ja) | 1992-07-03 | 1992-07-03 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17676292A JP2677738B2 (ja) | 1992-07-03 | 1992-07-03 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0622546A JPH0622546A (ja) | 1994-01-28 |
| JP2677738B2 true JP2677738B2 (ja) | 1997-11-17 |
Family
ID=16019372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17676292A Expired - Fee Related JP2677738B2 (ja) | 1992-07-03 | 1992-07-03 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677738B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8299730B2 (en) * | 2010-02-09 | 2012-10-30 | Power Integrations, Inc. | Integrated on-time extension for non-dissipative bleeding in a power supply |
| US8553439B2 (en) | 2010-02-09 | 2013-10-08 | Power Integrations, Inc. | Method and apparatus for determining zero-crossing of an AC input voltage to a power supply |
| JP7392864B2 (ja) * | 2020-09-02 | 2023-12-06 | ヤマハ株式会社 | スイッチング電源装置 |
-
1992
- 1992-07-03 JP JP17676292A patent/JP2677738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622546A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287086B2 (ja) | スイッチングレギュレータ | |
| US5146398A (en) | Power factor correction device provided with a frequency and amplitude modulated boost converter | |
| US7821801B2 (en) | Power factor correction method for AC/DC converters and corresponding converter | |
| US6396717B2 (en) | Switching power supply having an improved power factor by voltage feedback | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| WO2002060044A1 (fr) | Dispositif de puissance | |
| US7158389B2 (en) | Switching power supply circuit | |
| EP0588843B1 (en) | Switch mode power supply with reduced input current distortion | |
| JP2677738B2 (ja) | スイッチングレギュレータ | |
| JPH07131984A (ja) | 直流電源装置 | |
| JP2726355B2 (ja) | スイッチングレギュレータ | |
| JPS6323563A (ja) | 電源装置 | |
| JPH05161357A (ja) | 電源装置 | |
| JP3096211B2 (ja) | スイッチングレギュレータ | |
| WO2024090066A1 (ja) | Ｄｃ／ｄｃコンバータおよび電源装置 | |
| JP3346443B2 (ja) | スイッチング電源装置 | |
| KR940002674Y1 (ko) | 전자식 형광등용 안정기 회로 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP2637646B2 (ja) | 直流電源回路 | |
| JPH06284713A (ja) | スイッチング電源回路 | |
| JP3019717B2 (ja) | スイッチング電源装置 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JPH09131056A (ja) | 力率改善コンバータ回路 | |
| JPH0732603B2 (ja) | 直流電源装置 | |
| JP3175756B2 (ja) | 高力率コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |