WO2024090066A1 - Ｄｃ／ｄｃコンバータおよび電源装置 - Google Patents

Abstract

電力部２１と制御部２２とを備えるＤＣ／ＤＣコンバータ２０であって、制御部２２は、電力部２１の出力を目標値に近づけるための第１制御指令値ＣＣを生成する第１制御部２３と、入力電圧リップルＶＲを抽出する入力電圧リップル抽出部２４と、出力電流リップルＩＲを抽出する出力電流リップル抽出部２５と、入力電圧リップルＶＲの極性に関する符号Ｆを出力電流リップルＩＲに乗算して極性付き出力リップルＦＩＲを算出し、極性付き出力リップルＦＩＲをリップル目標値に近づけるためのゲインＧを入力電圧リップルＶＲに乗算して第２制御指令値ＦＧを生成する第２制御部２６と、第１制御指令値ＣＣおよび第２制御指令値ＦＧに基づいて電力部２１のスイッチング素子を制御するスイッチング制御部２７と、を備えることを特徴とする。

Description

ＤＣ／ＤＣコンバータおよび電源装置

　本発明は、ＤＣ／ＤＣコンバータおよび電源装置に関する。

　近年、電気自動車用の急速充電器は、電気自動車のバッテリー容量の増加に伴い、従来の数１０［ｋＷ］から、２００［ｋＷ］等の大容量のものが増加しつつある。そのため、急速充電器で使用される電源装置の小型化、高効率化、低コスト化がより重要になっている。

　急速充電器の電源装置は、ＡＣ／ＤＣコンバータおよびＤＣ／ＤＣコンバータからなる電源ユニットを備える。ＤＣ／ＤＣコンバータとして、従来は電圧電流型のＤＣ／ＤＣコンバータが使用されていたが、近年は上記の背景を踏まえて、制御技術の向上により、小型化、高効率化、低コスト化が可能なＬＬＣ方式、ＣＬＬＣ方式等の電流共振型のＤＣ／ＤＣコンバータが使用されている。電流共振型のＤＣ／ＤＣコンバータは、入力電圧、出力電圧および出力電流によって駆動周波数を広範囲に変化させて制御する必要がある。

　電気自動車の充電規格であるＣＨＡｄｅＭＯ規格は、急速充電器のリップルノイズを、例えば、１０［Ｈｚ］以下／１．５［Ａｐｐ］未満、５［Ｈｚ］以下／３［Ａｐｐ］未満と規定している。電流共振型のＤＣ／ＤＣコンバータの場合、入力電圧に含まれるリップルノイズ（入力電圧リップル）は、１次側スイッチング回路から高周波絶縁トランス経由で２次側整流回路に伝搬し、出力電流に含まれるリップルノイズ（出力電流リップル）として出力される。出力電流リップルは電気自動車のバッテリーに悪影響を与えるため、一般的には、ＤＣ／ＤＣコンバータと前段のＡＣ／ＤＣコンバータとの間（またはＡＣ／ＤＣコンバータ内）に電源ライン用ノイズフィルタ回路（以下、フィルタ回路）を設け、入力電圧リップルを低減することにより出力電流リップルを低減している。

　フィルタ回路の小型化および低コスト化を図るためには、フィルタ回路のカットオフ周波数を高くする必要がある。しかしながら、フィルタ回路のカットオフ周波数を高くすると、リップルノイズの低周波成分がフィルタ回路から流出してしまう。ＡＣ／ＤＣコンバータの交流端側に接続される交流電源が５０［Ｈｚ］または６０［Ｈｚ］の三相交流の場合、例えば、交流電源から入力される交流電流の６次高調波である３００［Ｈｚ］または３６０［Ｈｚ］の高調波電流（ＡＣリップル）が、フィルタ回路から流出してしまう。交流電源が５０［Ｈｚ］または６０［Ｈｚ］の単相交流の場合、例えば、交流電源から入力される交流電流の２次の低次高調波である１００［Ｈｚ］または１２０［Ｈｚ］の低次高調波電流（ＡＣリップル）が、フィルタ回路から流出してしまう。

　一方で、フィルタ回路のカットオフ周波数を低くすると、リップルノイズの低周波成分を低減できるが、フィルタ回路を構成するチョークコイルの大型化およびフィルタ回路を構成する電解コンデンサの大容量化を招く。その結果、フィルタ回路ひいては電源装置が、大型化および高コスト化してしまう。特に、単相交流電源の場合は、２次の低次ＡＣリップルに対応しようとすると、より低いカットオフ周波数にする必要があり、フィルタ回路の大型化を招く。

　そこで、特許文献１に記載の電流共振型ＤＣ／ＤＣコンバータでは、制御部に、入力電圧リップルを抽出する入力電圧リップル抽出部と、出力電流リップルが一定値以下になるようなゲインを生成するゲイン生成部とを設けている。特許文献１に記載の電流共振型ＤＣ／ＤＣコンバータは、ゲインを乗算した入力電圧リップルによりフィードフォワード制御を行うので、フィルタ回路のカットオフ周波数を高くしても出力電流リップルを低減することができる。

　また、特許文献２に記載のＬＬＣコンバータは、入力電圧と平均入力電圧との差分により生成したフィードフォワード信号と、出力電流のフィードバック信号とに基づいて駆動周波数を調整することで、出力電流リップルを低減している。

特願２０２１－１７２４２１号 中国特許第１１３３４６７７４号明細書

　特許文献１に記載の電流共振型ＤＣ／ＤＣコンバータでは、フィードフォワード制御が過制御になった場合、過制御を検出して抑制することができないため、出力電流リップルを低減することができないという問題が生じる。特に、上記急速充電器では電気自動車のバッテリー電圧が１５０［Ｖ］から４５０［Ｖ］と大きく変化するので、電流共振型ＤＣ／ＤＣコンバータの入力電圧を変化させて制御する場合もあり、電流リップルの規制値も電流値によって変化するため、動作状態によっては過制御となり前記した問題が生じる。特許文献２に記載のＬＬＣコンバータでも、フィードフォワード制御の補正ゲインを上げるとフィードフォワード制御が過制御になり、その場合、特許文献１に記載の電流共振型ＤＣ／ＤＣコンバータと同様の問題が生じる。

　本発明は上記事情に鑑みてなされたものであって、その課題とするところは、過制御になっても出力リップルを低減することが可能なＤＣ／ＤＣコンバータおよび電源装置を提供することにある。

　上記課題を解決するために、本発明に係るＤＣ／ＤＣコンバータは、
　スイッチング素子で構成された駆動回路および整流回路を含み、入力電圧を前記スイッチング素子でスイッチングし、前記整流回路で整流して直流の出力を得る電力部と、
　前記駆動回路を制御する制御部と、
を備えるＤＣ／ＤＣコンバータであって、
　前記制御部は、
　前記出力を目標値に近づけるための第１制御指令値を生成する第１制御部と、
　前記入力電圧に含まれる入力電圧リップルを抽出する入力電圧リップル抽出部と、
　前記出力に含まれる出力リップルを抽出する出力リップル抽出部と、
　前記入力電圧リップルの極性を含む値を前記出力リップルに乗算して極性付き出力リップルを算出し、前記極性付き出力リップルをリップル目標値に近づけるためのゲインを生成し、前記入力電圧リップルに前記ゲインを乗算した第２制御指令値を生成する第２制御部と、
　前記第１制御指令値および前記第２制御指令値に基づいて前記駆動回路をフィードフォワード制御するスイッチング制御部と、を備えることを特徴とする。

　この構成では、第２制御部が極性付き出力リップルに基づいてゲインを生成するため、過制御の場合と過制御ではない場合（正常制御時の場合）とで、ゲインの極性が逆になる。スイッチング制御部は、入力電圧リップルに上記ゲインを乗算した第２制御指令値に基づいて駆動回路をフィードフォワード制御するため、過制御が抑制され、出力リップルを低減することが可能となる。また、この構成では、正常制御時と同様の制御処理を行い、過制御を抑制することができる。

　前記ＤＣ／ＤＣコンバータにおいて、
　前記第２制御部は、極性判定部を備え、
　前記極性判定部は、前記極性を含む値として、前記入力電圧リップルが正の場合は＋１の値を出力し、前記入力電圧リップルが負の場合は－１の値を出力するよう構成できる。

　前記ＤＣ／ＤＣコンバータにおいて、
　前記第２制御部は、ゲイン付き極性判定部を備え、
　前記ゲイン付き極性判定部は、前記極性を含む値として、ゲイン調整を行った前記入力電圧リップルを出力するよう構成できる。

　前記ＤＣ／ＤＣコンバータにおいて、
　前記第２制御部は、
　前記極性付き出力リップルを算出する第１乗算器と、
　前記極性付き出力リップルと前記リップル目標値との差分を算出する演算部と、
　前記差分に基づいて前記ゲインを生成するＰＩ制御部と、
　前記入力電圧リップルに前記ゲインを乗算する第２乗算器と、を備えるよう構成できる。

　前記ＤＣ／ＤＣコンバータにおいて、
　前記ＰＩ制御部は、前記入力電圧に応じてＰＩゲインの大きさを変化させるよう構成できる。

　前記ＤＣ／ＤＣコンバータにおいて、
　前記出力リップル抽出部は、前記出力リップルとして、前記出力に含まれる出力電流リップルまたは出力電圧リップルを抽出するよう構成できる。

　前記ＤＣ／ＤＣコンバータにおいて、
　前記入力電圧リップル抽出部は、Ｎ個の周波数（Ｎは２以上の整数）の前記入力電圧リップルを抽出し、
　前記出力リップル抽出部は、前記Ｎ個の周波数の前記出力リップルを抽出し、
　前記第２制御部は、前記Ｎ個の周波数の前記入力電圧リップルおよび前記Ｎ個の周波数の前記出力リップルに基づいて、前記Ｎ個の前記第２制御指令値を生成し、
　前記スイッチング制御部は、前記第１制御指令値および前記Ｎ個の前記第２制御指令値に基づいて前記駆動回路をフィードフォワード制御するよう構成できる。

　上記課題を解決するために、本発明に係る電源装置は、
　ＡＣ／ＤＣコンバータと、
　前記ＡＣ／ＤＣコンバータの直流端に接続された上記いずれかのＤＣ／ＤＣコンバータと、を備えることを特徴とする。

　前記電源装置では、
　前記ＤＣ／ＤＣコンバータの出力電圧に応じて前記ＡＣ／ＤＣコンバータの出力電圧を変化させることが好ましい。

　本発明によれば、過制御になっても出力リップルを低減することが可能なＤＣ／ＤＣコンバータおよび電源装置を提供することができる。

本発明の第１実施形態に係るＤＣ／ＤＣコンバータおよび電源装置の例を示すブロック図である。 本発明の第１実施形態に係るＤＣ／ＤＣコンバータの制御部内の各部の波形の例（正常制御時の場合）を示す図である。 本発明の第１実施形態に係るＤＣ／ＤＣコンバータの制御部内の各部の波形の例（過制御時の場合）を示す図である。 本発明の第２実施形態に係るＤＣ／ＤＣコンバータおよび電源装置の例を示すブロック図である。 本発明の第２実施形態に係るＤＣ／ＤＣコンバータの制御部の例を示すブロック図である。

　以下、添付図面を参照して、本発明に係るＤＣ／ＤＣコンバータおよび電源装置の実施形態について説明する。

［第１実施形態］
　図１に、本発明の第１実施形態に係る電源装置１を示す。電源装置１は、ＡＣ／ＤＣコンバータ１０と、本発明の第１実施形態に係る電流共振型のＤＣ／ＤＣコンバータ２０（電力部２１および制御部２２）とを備える。

　ＡＣ／ＤＣコンバータ１０は、交流端および直流端を備え、交流端が交流電源２（例えば、三相交流出力の商用電源）に接続され、直流端がＤＣ／ＤＣコンバータ２０の電力部２１に接続される。また、ＡＣ／ＤＣコンバータ１０は、少なくとも１つのスイッチング素子を含む電力変換部と、当該電力変換部を制御する制御部と、電源ライン用ノイズフィルタ回路（以下、フィルタ回路）とを備える。ＡＣ／ＤＣコンバータ１０は、交流電源２から入力された交流電力を電力変換部のＡＣ／ＤＣ変換動作により直流電力に変換し、フィルタ回路を介してＤＣ／ＤＣコンバータ２０の電力部２１に出力する。制御部は、例えば、定電圧制御により出力電圧を制御する。電力変換部は、ＰＦＣ（力率改善）機能を有してもよい。

　ＡＣ／ＤＣコンバータ１０のフィルタ回路は、例えば、チョークコイルおよびコンデンサ（電解コンデンサやフィルムコンデンサ）で構成されるＬＣフィルタ回路である。本実施形態のフィルタ回路は、フィルタ回路の小型化および低コスト化を図るために、カットオフ周波数を比較的高い値に設定している。このため、フィルタ回路は、ＡＣ／ＤＣコンバータ１０のスイッチング素子のスイッチング周波数に同期して発生するスイッチングノイズおよびスイッチングリップルの大部分を遮断する。一方、このフィルタ回路は、交流電源２の周波数（５０［Ｈｚ］または６０［Ｈｚ］）に同期して発生するＡＣリップルは通過させてしまう。そのため、ＡＣ／ＤＣコンバータ１０の定電圧出力、すなわち、ＤＣ／ＤＣコンバータ２０の入力電圧には、交流電源２の周波数に同期して発生する入力電圧リップルが含まれる。なお、フィルタ回路は、一部がＡＣ／ＤＣコンバータ１０とＤＣ／ＤＣコンバータ２０との間、もしくはＤＣ／ＤＣコンバータ２０の入力部に設けられていてもよい。

　ＤＣ／ＤＣコンバータ２０の電力部２１は、端子Ｔ１～Ｔ４を備え、端子Ｔ１、Ｔ２がＡＣ／ＤＣコンバータ１０に接続され、端子Ｔ３、Ｔ４が負荷である蓄電池３（例えば、電気自動車のリチウムイオンバッテリー）に接続される。また、電力部２１は、１次側スイッチング回路２１ａと、共振回路２１ｂと、絶縁トランス２１ｃと、２次側整流回路２１ｄとを備える。電力部２１は、ＡＣ／ＤＣコンバータ１０から入力された直流の入力電圧に基づいて所望の直流電流（充電電流）を生成し、当該直流電流を蓄電池３に供給する。なお、負荷は蓄電池３に限らない。

　１次側スイッチング回路２１ａは、少なくとも１つのスイッチング素子で構成された駆動回路で、例えば、フルブリッジ回路、３相ブリッジ回路またはハーフブリッジ回路である。スイッチング素子には、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）等のパワー半導体を用いることができる。スイッチング素子の電流路には、ダイオード（内蔵ダイオードを含む）が逆方向に並列接続されるとともに、コンデンサ（寄生容量を含む）が並列接続されていてもよい。

　共振回路２１ｂは、共振コイル（インダクタンス）および共振コンデンサ（キャパシタンス）を備えるＬＣ共振回路である。共振回路２１ｂは、絶縁トランス２１ｃの励磁コイル（インダクタンス）および１次側コイルとともに、ＬＬＣ方式の共振回路を構成する。なお、共振コイルは、絶縁トランス２１ｃの漏れ磁束による漏れインダクタンスだけで構成してもよいし、絶縁トランス２１ｃの漏れ磁束による漏れインダクタンスおよび個別のコイルで構成してもよい。

　絶縁トランス２１ｃは、１次側コイル（１次巻き線）と２次側コイル（２次巻き線）とを備える高周波絶縁トランスである。１次側コイルは、共振回路２１ｂを介して１次側スイッチング回路２１ａに接続され、２次側コイルは、２次側整流回路２１ｄに接続される。絶縁トランス２１ｃは、１個または複数個の高周波絶縁トランスで構成される。

　２次側整流回路２１ｄは、複数のダイオードで構成されるダイオード整流回路または複数のパワー半導体による複数のスイッチング素子で構成される同期整流回路と、コンデンサを含む平滑回路とを備える。

　ＤＣ／ＤＣコンバータ２０の制御部２２は、第１制御部２３と、入力電圧リップル抽出部２４と、出力電流リップル抽出部２５と、第２制御部２６と、スイッチング制御部２７とを備える。制御部２２の上記各部２３～２７は、アナログ回路で構成されてもよいし、マイクロコントローラやＤＳＰ等を含むデジタル回路で構成されてもよいし、アナログ回路とデジタル回路とを組み合わせた回路で構成されてもよい。また、制御部２２は、ＡＣ／ＤＣコンバータ１０の制御部を兼ねてもよい。

　なお、制御部２２の上記各部２３～２７間では、各種信号の入出力が行われるが、以下の説明では、各種信号の信号名から文言「信号」を省略する。例えば、「電流値に関する信号」は単に「電流値」と表現し、「差分信号」は単に「差分」と表現する。後述する第２実施形態でも、同様とする。

　第１制御部２３は、出力電流検出部２３ａと、演算部２３ｂと、ＰＩ制御部２３ｃとを備える。出力電流検出部２３ａは、２次側整流回路２１ｄから出力されるＤＣ／ＤＣコンバータ２０の出力電流を検出し、出力電流の電流値を演算部２３ｂに出力する。演算部２３ｂは、出力電流の電流値と外部装置から入力された出力電流の目標値（指令値）との差分を算出し、当該差分をＰＩ制御部２３ｃに出力する。ＰＩ制御部２３ｃは、上記差分に基づくＰＩ（比例積分）演算を行い、出力電流の電流値を目標値に近づけるための第１制御指令値ＣＣを生成する。

　入力電圧リップル抽出部２４は、１次側スイッチング回路２１ａに入力されるＤＣ／ＤＣコンバータ２０の入力電圧を検出し、入力電圧に含まれるリップルノイズ（以下、入力電圧リップル）を抽出する。入力電圧リップルには、上記のとおり、スイッチングノイズ、スイッチングリップル、ＡＣリップルが含まれる。入力電圧リップル抽出部２４は、入力電圧リップルを抽出するためのフィルタ、例えば、ＬＰＦ（低域通過濾波器）とＨＰＦ（高域通過濾波器）とを組み合わせたＢＰＦ（帯域通過濾波器）を備える。入力電圧リップル抽出部２４は、抽出した入力電圧リップルの電圧値（以下、リップル電圧値ＶＲ）を第２制御部２６に出力する。

　出力電流リップル抽出部２５は、出力電流検出部２３ａで検出した出力電流に含まれるリップルノイズ（以下、出力電流リップル）を抽出する。出力電流リップル抽出部２５は、入力電圧リップル抽出部２４と同様に、例えば、ＬＰＦ（低域通過濾波器）とＨＰＦ（高域通過濾波器）とを組み合わせたＢＰＦ（帯域通過濾波器）を備える。出力電流リップル抽出部２５は、抽出した出力電流リップルの電流値（以下、リップル電流値ＩＲ）を第２制御部２６に出力する。

　第２制御部２６は、極性判定部２６ａと、第１乗算器２６ｂと、演算部２６ｃと、ＰＩ制御部２６ｄと、第２乗算器２６ｅとを備える。

　極性判定部２６ａは、リップル電圧値ＶＲの極性を判定し、極性の符号Ｆを出力する。符号Ｆは、正（本実施形態では、＋１）または負（本実施形態では、－１）の値を持つ。すなわち、極性判定部２６ａは、リップル電圧値ＶＲが正の場合は＋１の値を持つ符号Ｆを出力し、リップル電圧値ＶＲが負の場合は－１の値を持つ符号Ｆを出力する。

　第１乗算器２６ｂは、出力電流リップル抽出部２５から入力されたリップル電流値ＩＲと極性判定部２６ａから入力された符号Ｆとを乗算することにより、極性付きリップル電流値ＦＩＲを算出する。第１乗算器２６ｂは、リップル電流値ＩＲと符号Ｆとの積である極性付きリップル電流値ＦＩＲを演算部２６ｃに出力する。

　演算部２６ｃは、第１乗算器２６ｂから入力された極性付きリップル電流値ＦＩＲと予め設定されたリップル目標値との差分を算出し、当該差分をＰＩ制御部２６ｄに出力する。リップル目標値は、出力電流リップルのピーク間電流値の目標値であり、本実施形態では０［Ａｐｐ］に設定される。

　ＰＩ制御部２６ｄは、極性付きリップル電流値ＦＩＲとリップル目標値との差分に基づくＰＩ（比例積分）演算を行い、極性付きリップル電流値ＦＩＲを目標値に近づけるためのゲインＧを生成する。ＰＩ制御部２６ｄは、整流を目的とした平滑フィルタの機能も兼ねている。

　第２乗算器２６ｅは、入力電圧リップル抽出部２４から入力されたリップル電圧値ＶＲとＰＩ制御部２６ｄから入力されたゲインＧとを乗算することにより、リップル電圧値ＶＲとゲインＧとの積である第２制御指令値ＦＧを生成する。

　スイッチング制御部２７は、演算部２７ａと、パルス生成部２７ｂとを備える。スイッチング制御部２７は、出力電流値を目標値に近づけるための第１制御指令値ＣＣに対して、リップル電圧値ＶＲとゲインＧとの積である第２制御指令値ＦＧによりフィードフォワード制御を行う。具体的には、演算部２７ａは、ＰＩ制御部２３ｃから入力された第１制御指令値ＣＣと第２乗算器２６ｅから入力された第２制御指令値ＦＧとを加算し、当該加算値をパルス生成部２７ｂに出力する。パルス生成部２７ｂは、第１制御指令値ＣＣと第２制御指令値ＦＧとの加算値に基づいて、１次側スイッチング回路２１ａのスイッチング素子の駆動周波数を決定し、当該駆動周波数でスイッチング素子をオン／オフさせるためのスイッチングパルスを生成する。

　すなわち、パルス生成部２７ｂは、１次側スイッチング回路２１ａに対して周波数変調制御を行う。周波数変調制御に従って１次側スイッチング回路２１ａのスイッチング素子がオン／オフすることで、共振回路２１ｂを経由して絶縁トランス２１ｃの１次側コイルに共振電流が流れる。なお、低出力時には、パルス生成部２７ｂは、１次側スイッチング回路２１ａに対してバースト（間欠）制御や位相シフト制御等の制御を行ってもよい。２次側整流回路２１ｄが同期整流回路を備える場合、パルス生成部２７ｂは、同期整流制御に必要な情報を電力部２１から取得し、２次側整流回路２１ｄのスイッチング素子を共振電流に同期させてオン／オフさせるためのスイッチングパルスを生成して、２次側整流回路２１ｄの同期整流制御を行う。また、高出力時には、パルス生成部２７ｂは、１次側スイッチング回路２１ａに同期して２次側整流回路２１ｄの一部のスイッチング素子をオンすることで２次側整流回路２１ｄを短絡し、ブースト制御を行ってもよい。

　次に、図２および図３を参照して、より詳細に、ＤＣ／ＤＣコンバータ２０の動作について説明する。図２は、フィードフォワード制御が過制御になっていない正常制御時における制御部２２内の各部の波形の例を示す図である。図３は、フィードフォワード制御が過制御になっている過制御時における制御部２２内の各部の波形の例を示す図である。以下では、説明を簡単にするために入力電圧リップルを正弦波としているが、入力電圧リップルは正弦波以外の不規則な波形でもよく、その場合は動作も不規則な波形に対応した動作となる。

　上記正常制御時の場合、図２の時刻ｔ１～ｔ３において、入力電圧リップル抽出部２４で抽出した入力電圧リップルのリップル電圧値ＶＲは、０°から３６０°までの１周期分の正弦波の瞬時値である（図２（Ａ））。極性判定部２６ａの符号Ｆは、時刻ｔ１～ｔ２ではリップル電圧値ＶＲが正なので＋１の値となり、時刻ｔ２～ｔ３ではリップル電圧値ＶＲが負なので－１の値となる（図２（Ｂ））。

　ＤＣ／ＤＣコンバータ２０では上記入力電圧リップルによる出力電流リップルが発生するため、時刻ｔ１～ｔ３において、出力電流リップル抽出部２５で抽出した出力電流リップルのリップル電流値ＩＲは、リップル電圧値ＶＲと同様に、０°から３６０°までの１周期分の正弦波の瞬時値となる（図２（Ｃ））。

　極性付きリップル電流値ＦＩＲは、時刻ｔ１～ｔ２では符号Ｆが＋１でリップル電流値ＩＲが正であるため正の波形となり、時刻ｔ２～ｔ３では符号Ｆが－１でリップル電流値ＩＲが負であるため同じく正の波形となる（図２（Ｄ））。さらに、本実施形態ではリップル目標値が０であるため、ＰＩ制御部２６ｄには極性付きリップル電流値ＦＩＲが正の波形のまま入力される。

　ＰＩ制御部２６ｄでは、時刻ｔ１～ｔ３において、正の波形の極性付きリップル電流値ＦＩＲを平滑した正のゲインＧが得られる（図２（Ｅ））。その結果、リップル電圧値ＶＲとゲインＧとの積である第２制御指令値ＦＧは、リップル電圧値ＶＲと同じ極性の波形となる（図２（Ｆ））。

　そのため、正常制御時の場合、制御部２２は、第１制御指令値ＣＣに基づくフィードバック制御とともに、第２制御指令値ＦＧに基づくフィードフォワード制御を行うことで、出力電流リップル補正を行い、出力電流リップルを低減させることができる。

　上記フィードフォワード制御が過制御となる過制御時の場合、図３の時刻ｔ１～ｔ３において、リップル電圧値ＶＲおよび符号Ｆは正常制御時と同様の波形となる（図３（Ａ）および図３（Ｂ））。一方、出力電流リップルのリップル電流値ＩＲは、過制御によるフィードフォワード制御量の過多のためにリップル電圧値ＶＲと逆の極性の波形となる（図３（Ｃ））。すなわち、リップル電流値ＩＲは、時刻ｔ１～ｔ２のリップル電圧値ＶＲが正の時は負の波形となり、時刻ｔ２～ｔ３のリップル電圧値ＶＲが負の時は正の波形となる。

　その結果、過制御時の極性付きリップル電流値ＦＩＲは、時刻ｔ１～ｔ２では符号Ｆが＋１でリップル電流値ＩＲが負であるため負の波形となり、時刻ｔ２～ｔ３では符号Ｆが－１でリップル電流値ＩＲが正であるため同じく負の波形となる（図３（Ｄ））。ＰＩ制御部２６ｄには、極性付きリップル電流値ＦＩＲが負の波形のまま入力される。

　ＰＩ制御部２６ｄでは、時刻ｔ１～ｔ３において、負の波形の極性付きリップル電流値ＦＩＲを平滑した負のゲインＧが得られる（図３（Ｅ））。このように、過制御時のゲインＧは正常制御時のゲインＧとは逆の極性になり負の値となるため、リップル電圧値ＶＲとゲインＧとの積である第２制御指令値ＦＧは、リップル電圧値ＶＲとは逆の極性の波形となる（図３（Ｆ））。すなわち、第２制御指令値ＦＧは、時刻ｔ１～ｔ２において負の波形となり、時刻ｔ２～ｔ３において正の波形となる。

　これにより、過制御時にあっても、制御部２２は、第１制御指令値ＣＣに基づくフィードバック制御とともに、第２制御指令値ＦＧに基づくフィードフォワード制御を行うことで、フィードフォワード制御の過制御を抑制し、出力電流リップルを低減させることができる。

　以上のように、ＤＣ／ＤＣコンバータ２０は、過制御時であっても正常制御時と同様の制御処理を行うことでフィードフォワード制御の過制御を抑制できるため、過制御を検出するための特別な構成が不要となり、過制御を抑制するための特別な制御処理も不要となる。さらに、ＤＣ／ＤＣコンバータ２０は、フィードフォワードによる補正ゲイン（ＰＩ制御部２６ｄのＰＩゲイン）を大きくしても安定的に制御を行うことができ、適切に入力電圧リップルによる出力電流リップルを低減させることができる。また、本制御方法によれば、入力電圧リップル波形と出力電流リップル波形の位相がずれていた場合でも、過制御時と同様の制御を行うことができるので、位相ずれによる過制御になることなく、安定に制御を行うことができる。

　なお、電源装置１は、ＤＣ／ＤＣコンバータ２０の出力電圧に応じてＤＣ／ＤＣコンバータ２０の入力電圧（ＡＣ／ＤＣコンバータ１０の出力電圧）を変化させてもよい。ＤＣ／ＤＣコンバータ２０の出力電圧が小さい場合は入力電圧を小さくし、ＤＣ／ＤＣコンバータ２０の出力電圧が大きい場合は入力電圧を大きくすることが好ましい。

　入力電圧を大きくすると、入力電圧リップルによる出力電流リップルも大きくなるので、フィードフォワードによる補正ゲイン（ＰＩ制御部２６ｄのＰＩゲイン）は大きい方がよい。一方で、入力電圧を小さくすると、入力電圧リップルによる出力電流リップルも小さくなるので、上記補正ゲインが大きいとフィードフォワード制御が過制御になる可能性が高くなる。そこで、ＤＣ／ＤＣコンバータ２０は、入力電圧に応じて上記補正ゲインを変化させることが好ましい。例えば、ＤＣ／ＤＣコンバータ２０は、入力電圧が大きい場合は上記補正ゲインが大きくなり、入力電圧が小さい場合は上記補正ゲインが小さくなるように、上記補正ゲインの大きさを変化させてもよい。

［第２実施形態］
　図４に、本発明の第２実施形態に係る電源装置１’を示す。図４に示すように、電源装置１’は、ＡＣ／ＤＣコンバータ１０と、本発明の第２実施形態に係る電流共振型のＤＣ／ＤＣコンバータ２０’とを備える。電源装置１’は、ＤＣ／ＤＣコンバータ２０’を除いて、第１実施形態の電源装置１（図１）と同じ構成である。

　ＤＣ／ＤＣコンバータ２０’は、電力部２１および制御部２２’を備える。ＤＣ／ＤＣコンバータ２０’は、制御部２２’を除いて、第１実施形態のＤＣ／ＤＣコンバータ２０（図１）と同じ構成である。

　図５に示すように、制御部２２’は、第１制御部２３と、入力電圧リップル抽出部２４’（２４Ｋ、２４Ｌ、２４Ｍ）と、出力電流リップル抽出部２５’（２５Ｋ、２５Ｌ、２５Ｍ）と、第２制御部２６’（２６Ｋ、２６Ｌ、２６Ｍ）と、スイッチング制御部２７とを備える。

　制御部２２’は、第１制御部２３（出力電流検出部２３ａ、演算部２３ｂおよびＰＩ制御部２３ｃ）と、スイッチング制御部２７（演算部２７ａおよびパルス生成部２７ｂ）とが第１実施形態と同じ構成であり、入力電圧リップル抽出部２４’（２４Ｋ、２４Ｌ、２４Ｍ）と、出力電流リップル抽出部２５’（２５Ｋ、２５Ｌ、２５Ｍ）と、第２制御部２６’（２６Ｋ、２６Ｌ、２６Ｍ）とが第１実施形態と異なる構成である。この構成の相違により、制御部２２’は、異なる３個（本実施形態では、Ｋ次、Ｌ次、Ｍ次）の周波数のリップルノイズに対応している。

　入力電圧リップル抽出部２４Ｋは、入力電圧に含まれるＫ次の周波数のリップルノイズ（以下、入力電圧リップル）を抽出する。入力電圧リップル抽出部２４Ｋは、入力電圧リップルを抽出するためのフィルタ、例えば、ＬＰＦ（低域通過濾波器）とＨＰＦ（高域通過濾波器）とを組み合わせたＢＰＦ（帯域通過濾波器）を備える。入力電圧リップル抽出部２４Ｋは、抽出したＫ次の入力電圧リップルの電圧値（リップル電圧値ＶＲ_Ｋ）を第２制御部２６Ｋに出力する。

　同様に、入力電圧リップル抽出部２４Ｌは、入力電圧に含まれるＬ次の周波数の入力電圧リップルを抽出し、抽出したＬ次の入力電圧リップルの電圧値（リップル電圧値ＶＲ_Ｌ）を第２制御部２６Ｌに出力する。また、入力電圧リップル抽出部２４Ｍは、入力電圧に含まれるＭ次の周波数の入力電圧リップルを抽出し、抽出したＭ次の入力電圧リップルの電圧値（リップル電圧値ＶＲ_Ｍ）を第２制御部２６Ｍに出力する。このように、入力電圧リップル抽出部２４’は、Ｋ次、Ｌ次、Ｍ次の周波数に対応している点を除いて、第１実施形態の入力電圧リップル抽出部２４と共通する。

　出力電流リップル抽出部２５Ｋは、出力電流検出部２３ａで検出した出力電流に含まれるＫ次の周波数のリップルノイズ（以下、出力電流リップル）を抽出する。出力電流リップル抽出部２５Ｋは、例えば、ＬＰＦ（低域通過濾波器）とＨＰＦ（高域通過濾波器）とを組み合わせたＢＰＦ（帯域通過濾波器）を備える。出力電流リップル抽出部２５Ｋは、抽出したＫ次の出力電流リップルの電流値（リップル電流値ＩＲ_Ｋ）を第２制御部２６Ｋに出力する。

　同様に、出力電流リップル抽出部２５Ｌは、出力電流検出部２３ａで検出した出力電流に含まれるＬ次の周波数の出力電流リップルを抽出し、抽出したＬ次の出力電流リップルの電流値（リップル電流値ＩＲ_Ｌ）を第２制御部２６Ｌに出力する。また、出力電流リップル抽出部２５Ｍは、出力電流検出部２３ａで検出した出力電流に含まれるＭ次の周波数の出力電流リップルを抽出し、抽出したＭ次の出力電流リップルの電流値（リップル電流値ＩＲ_Ｍ）を第２制御部２６Ｍに出力する。このように、出力電流リップル抽出部２５’は、Ｋ次、Ｌ次、Ｍ次の周波数に対応している点を除いて、第１実施形態の出力電流リップル抽出部２５と共通する。

　第２制御部２６Ｋ、２６Ｌ、２６Ｍのそれぞれは、極性判定部２６ａと、第１乗算器２６ｂと、演算部２６ｃと、ＰＩ制御部２６ｄと、第２乗算器２６ｅとを備える。第２制御部２６’は、Ｋ次、Ｌ次、Ｍ次の周波数に対応している点を除いて、第１実施形態の第２制御部２６と共通する。極性判定部２６ａ、第１乗算器２６ｂ、演算部２６ｃ、ＰＩ制御部２６ｄ、および第２乗算器２６ｅのそれぞれは、第１実施形態と同じ構成である。

　例えば、第２制御部２６Ｋにおいては、極性判定部２６ａは、リップル電圧値ＶＲ_Ｋの極性を判定し、極性の符号Ｆ_Ｋを出力する。符号Ｆ_Ｋは、＋１または－１の値を持つ。すなわち、極性判定部２６ａは、リップル電圧値ＶＲ_Ｋが正の場合は＋１の値を持つ符号Ｆ_Ｋを出力し、リップル電圧値ＶＲ_Ｋが負の場合は－１の値を持つ符号Ｆ_Ｋを出力する。

　第１乗算器２６ｂは、出力電流リップル抽出部２５Ｋから入力されたリップル電流値ＩＲ_Ｋと極性判定部２６ａから入力された符号Ｆ_Ｋとを乗算することにより、極性付きリップル電流値ＦＩＲ_Ｋを算出する。第１乗算器２６ｂは、リップル電流値ＩＲ_Ｋと符号Ｆ_Ｋとの積である極性付きリップル電流値ＦＩＲ_Ｋを演算部２６ｃに出力する。

　演算部２６ｃは、第１乗算器２６ｂから入力された極性付きリップル電流値ＦＩＲ_Ｋと予め設定されたリップル目標値との差分を算出し、当該差分をＰＩ制御部２６ｄに出力する。リップル目標値は、出力電流リップルのピーク間電流値の目標値であり、本実施形態では０［Ａｐｐ］に設定される。

　ＰＩ制御部２６ｄは、極性付きリップル電流値ＦＩＲ_Ｋとリップル目標値との差分に基づくＰＩ（比例積分）演算を行い、極性付きリップル電流値ＦＩＲ_Ｋを目標値に近づけるためのゲインＧ_Ｋを生成する。ＰＩ制御部２６ｄは、整流を目的とした平滑フィルタの機能も兼ねている。

　第２乗算器２６ｅは、入力電圧リップル抽出部２４Ｋから入力されたリップル電圧値ＶＲ_ＫとＰＩ制御部２６ｄから入力されたゲインＧ_Ｋとを乗算することにより、リップル電圧値ＶＲ_ＫとゲインＧ_Ｋとの積である第２制御指令値ＦＧ_Ｋを生成する。

　第２制御部２６Ｌ、２６Ｍにおいても同様である。すなわち、第２制御部２６Ｌは、入力電圧リップル抽出部２４Ｌから入力されたリップル電圧値ＶＲ_Ｌと、出力電流リップル抽出部２５Ｌから入力されたリップル電流値ＩＲ_Ｌから、第２制御指令値ＦＧ_Ｌを生成する。また、第２制御部２６Ｍは、入力電圧リップル抽出部２４Ｍから入力されたリップル電圧値ＶＲ_Ｍと、出力電流リップル抽出部２５Ｍから入力されたリップル電流値ＩＲ_Ｍから、第２制御指令値ＦＧ_Ｍを生成する。

　スイッチング制御部２７は、演算部２７ａと、パルス生成部２７ｂとを備える。スイッチング制御部２７は、出力電流値を目標値に近づけるための第１制御指令値ＣＣに対して、リップル電圧値ＶＲｘ（ｘ＝Ｋ、Ｌ、Ｍ）とゲインＧｘ（ｘ＝Ｋ、Ｌ、Ｍ）との積である第２制御指令値ＦＧｘ（ｘ＝Ｋ、Ｌ、Ｍ）によりフィードフォワード制御を行う。具体的には、演算部２７ａは、ＰＩ制御部２３ｃから入力された第１制御指令値ＣＣと第２乗算器２６ｅから入力された第２制御指令値ＦＧｘ（ｘ＝Ｋ、Ｌ、Ｍ）とを加算し、当該加算値をパルス生成部２７ｂに出力する。パルス生成部２７ｂは、第１制御指令値ＣＣと第２制御指令値ＦＧｘとの加算値に基づいて、１次側スイッチング回路２１ａのスイッチング素子の駆動周波数を決定し、当該駆動周波数でスイッチング素子をオン／オフさせるためのスイッチングパルスを生成する。

　本実施形態に係るＤＣ／ＤＣコンバータ２０’では、制御部２２’は、入力電圧に含まれるＫ次、Ｌ次、Ｍ次の周波数の入力電圧リップルを抽出し、Ｋ次、Ｌ次、Ｍ次の周波数の出力電流リップルを所定値以下にするための電流ゲイン（ゲインＧｘ（ｘ＝Ｋ、Ｌ、Ｍ））を生成し、当該電流ゲインによってＫ次、Ｌ次、Ｍ次の周波数の入力電圧リップルをフィードフォワード制御する。したがって、本実施形態に係るＤＣ／ＤＣコンバータ２０’によれば、より的確にＫ次、Ｌ次、Ｍ次の周波数の出力電流リップルを低減することができる。

　以上、本発明に係るＤＣ／ＤＣコンバータおよび電源装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。

　本発明に係るＤＣ／ＤＣコンバータは、スイッチング素子で構成された駆動回路および整流回路を含み、入力電圧をスイッチング素子でスイッチングし、整流回路で整流して直流の出力を得る電力部と、駆動回路を制御する制御部と、を備えるＤＣ／ＤＣコンバータであって、制御部は、出力を目標値に近づけるための第１制御指令値を生成する第１制御部と、入力電圧に含まれる入力電圧リップルを抽出する入力電圧リップル抽出部と、出力に含まれる出力リップルを抽出する出力リップル抽出部と、入力電圧リップルの極性を含む値を出力リップルに乗算して極性付き出力リップルを算出し、極性付き出力リップルをリップル目標値に近づけるためのゲインを生成し、入力電圧リップルにゲインを乗算した第２制御指令値を生成する第２制御部と、第１制御指令値および第２制御指令値に基づいて駆動回路をフィードフォワード制御するスイッチング制御部と、を備えるのであれば、適宜構成を変更できる。

　例えば、上記第１実施形態において、第２制御部２６は、極性判定部２６ａの代わりにゲイン付き極性判定部を備えてもよい。ゲイン付き極性判定部は、１よりも小さいゲインでリップル電圧値ＶＲのゲイン調整を行い、ゲイン調整後のリップル電圧値ＶＲ’を第１乗算器２６ｂに出力する。この場合、ＰＩ制御部２６ｄが上記実施形態と同じ値のゲインＧを生成できるように、ＰＩ制御部２６ｄのＰＩゲインを適宜変更することが好ましい。また、極性判定部２６ａやゲイン付き極性判定部をなくして、リップル電圧値ＶＲを直接第１乗算器２６ｂに入力し、かつＰＩ制御部２６ｄの出力（ゲインＧ）が許容値に収まるようにＰＩゲインを適宜変更してもよい。上記第２実施形態においても同様である。

　上記第２実施形態では、入力電圧リップル抽出部２４’は、３個の周波数（Ｋ次、Ｌ次、Ｍ次）の入力電圧リップルを抽出しているが、Ｎ個の周波数（Ｎは２以上の整数）の入力電圧リップルを抽出してもよい。同様に、出力電流リップル抽出部２５’は、３個の周波数（Ｋ次、Ｌ次、Ｍ次）の出力電流リップルを抽出しているが、Ｎ個の周波数の出力電流リップルを抽出してもよい。制御部２６’は、Ｎ個の周波数の入力電圧リップルおよびＮ個の周波数の出力電流リップルに基づいて、Ｎ個の第２制御指令値を生成してもよい。スイッチング制御部２７は、第１制御指令値およびＮ個の第２制御指令値に基づいて、１次側スイッチング回路２１ａ（駆動回路）をフィードフォワード制御してもよい。すなわち、制御部２２’は、異なるＮ個の周波数のリップルノイズに対応するよう構成できる。

　上記第１および第２実施形態では、出力電流リップルについて説明したが、出力電圧リップル、出力電力リップルについても同様である。例えば、出力電圧リップルの場合は、出力電流検出部２３ａにおける出力電流検出に代えて出力電圧検出部による出力電圧検出を行い、出力電流リップル抽出部２５における出力電流リップルの抽出に代えて出力電圧リップル抽出部による出力電圧リップルの抽出を行う。

　本発明に係るＤＣ／ＤＣコンバータは、双方向動作が可能なＣＬＬＣ、ＣＬＬＬＣ方式の電流共振型ＤＣ／ＤＣコンバータであってもよいし、他の方式の電流共振型ＤＣ／ＤＣコンバータであってもよいし、共振回路２１ｂを有しない電圧電流型ＤＣ／ＤＣコンバータ、位相シフト方式、ＤＡＢ（Dual Active Bridge）方式等のＤＣ／ＤＣコンバータであってもよい。また、上記第１および第２実施形態のパルス生成部２７ｂは、周波数変調制御のためのスイッチングパルスを出力する代わりに、ＰＷＭ制御や位相シフト制御のためのスイッチングパルスを出力してもよい。また、本発明に係るＤＣ／ＤＣコンバータは、絶縁トランス２１ｃを有しない非絶縁のＤＣ／ＤＣコンバータであってもよい。

　上記第１実施形態の制御部２２は、例えば、出力電流検出部２３ａおよび入力電圧リップル抽出部２４をアナログ回路で構成し、他の各部をデジタル回路で構成してもよい。この場合、制御部２２は、出力電流検出部２３ａおよび入力電圧リップル抽出部２４の出力をＡ／Ｄ変換処理してデジタル回路で読み取り、当該デジタル回路内でソフトウェア処理を行い、パルス生成部２７ｂの出力をＤ／Ａ変換処理して、１次側スイッチング回路２１ａにスイッチングパルスを出力してもよい。上記第２実施形態においても同様である。

　本発明に係る電源装置は、本発明に係るＤＣ／ＤＣコンバータを複数備えていてもよいし、ＡＣ／ＤＣコンバータおよび本発明に係るＤＣ／ＤＣコンバータからなる電源ユニットを複数備えていてもよい。

１、１’　　電源装置
２　　交流電源
３　　蓄電池
１０　　ＡＣ／ＤＣコンバータ
２０、２０’　　ＤＣ／ＤＣコンバータ
２１　　電力部
２１ａ　　１次側スイッチング回路（駆動回路）
２１ｂ　　共振回路
２１ｃ　　絶縁トランス
２１ｄ　　２次側整流回路
２２、２２’　　制御部
２３　　第１制御部
２３ａ　　出力電流検出部
２３ｂ　　演算部
２３ｃ　　ＰＩ制御部
２４、２４’　　入力電圧リップル抽出部
２５、２５’　　出力電流リップル抽出部
２６、２６’　　第２制御部
２６ａ　　極性判定部
２６ｂ　　第１乗算器
２６ｃ　　演算部
２６ｄ　　ＰＩ制御部
２６ｅ　　第２乗算器
２７　　スイッチング制御部
２７ａ　　演算部
２７ｂ　　パルス生成部

Claims (9)

1. 　スイッチング素子で構成された駆動回路および整流回路を含み、入力電圧を前記スイッチング素子でスイッチングし、前記整流回路で整流して直流の出力を得る電力部と、
   　前記駆動回路を制御する制御部と、
   を備えるＤＣ／ＤＣコンバータであって、
   　前記制御部は、
   　前記出力を目標値に近づけるための第１制御指令値を生成する第１制御部と、
   　前記入力電圧に含まれる入力電圧リップルを抽出する入力電圧リップル抽出部と、
   　前記出力に含まれる出力リップルを抽出する出力リップル抽出部と、
   　前記入力電圧リップルの極性を含む値を前記出力リップルに乗算して極性付き出力リップルを算出し、前記極性付き出力リップルをリップル目標値に近づけるためのゲインを生成し、前記入力電圧リップルに前記ゲインを乗算した第２制御指令値を生成する第２制御部と、
   　前記第１制御指令値および前記第２制御指令値に基づいて前記駆動回路をフィードフォワード制御するスイッチング制御部と、を備える
   ことを特徴とするＤＣ／ＤＣコンバータ。
2. 　前記第２制御部は、極性判定部を備え、
   　前記極性判定部は、前記極性を含む値として、前記入力電圧リップルが正の場合は＋１の値を出力し、前記入力電圧リップルが負の場合は－１の値を出力する
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
3. 　前記第２制御部は、ゲイン付き極性判定部を備え、
   　前記ゲイン付き極性判定部は、前記極性を含む値として、ゲイン調整を行った前記入力電圧リップルを出力する
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
4. 　前記第２制御部は、
   　前記極性付き出力リップルを算出する第１乗算器と、
   　前記極性付き出力リップルと前記リップル目標値との差分を算出する演算部と、
   　前記差分に基づいて前記ゲインを生成するＰＩ制御部と、
   　前記入力電圧リップルに前記ゲインを乗算する第２乗算器と、を備える
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
5. 　前記ＰＩ制御部は、前記入力電圧に応じてＰＩゲインの大きさを変化させる
   ことを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
6. 　前記出力リップル抽出部は、前記出力リップルとして、前記出力に含まれる出力電流リップルまたは出力電圧リップルを抽出する
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
7. 　前記入力電圧リップル抽出部は、Ｎ個の周波数（Ｎは２以上の整数）の前記入力電圧リップルを抽出し、
   　前記出力リップル抽出部は、前記Ｎ個の周波数の前記出力リップルを抽出し、
   　前記第２制御部は、前記Ｎ個の周波数の前記入力電圧リップルおよび前記Ｎ個の周波数の前記出力リップルに基づいて、前記Ｎ個の前記第２制御指令値を生成し、
   　前記スイッチング制御部は、前記第１制御指令値および前記Ｎ個の前記第２制御指令値に基づいて前記駆動回路をフィードフォワード制御する
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
8. 　ＡＣ／ＤＣコンバータと、
   　前記ＡＣ／ＤＣコンバータの直流端に接続された請求項１に記載のＤＣ／ＤＣコンバータと、を備える
   ことを特徴とする電源装置。
9. 　前記ＤＣ／ＤＣコンバータの出力電圧に応じて前記ＡＣ／ＤＣコンバータの出力電圧を変化させることを特徴とする請求項８に記載の電源装置。

Images