JP3953531B2

JP3953531B2 - スイッチモード電源

Info

Publication number: JP3953531B2
Application number: JP52928298A
Authority: JP
Inventors: フランスパンシアー
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1997-03-21
Filing date: 1998-02-27
Publication date: 2007-08-08
Anticipated expiration: 2018-02-27
Also published as: DE69801732T2; DE69801732D1; JP2000511039A

Description

技術分野
本発明は、或る期間内で帰還情報を平均化することにより出力電圧を安定化すやるようなスイッチモード電源に関する。本発明は、また、このようなスイッチモード電源を有する表示装置にも関する。
背景技術
未だ公開されていない国際特許出願第PCT/IB96/00972号（代理人整理番号：PHN15,485）は、一次巻線と二次巻線とを備えるトランスを有するスイッチモード電源を開示している。上記一次巻線は可制御スイッチング素子を介して入力電源電圧に接続され、これにより駆動信号の制御の下で上記スイッチング素子を開成及び閉成させることにより上記一次巻線を経て流れる周期的に断続される一次電流を得るようにしている。該一次巻線は、測定信号を発生させるための帰還巻線としても使用されている。前記二次巻線は整流ダイオードを介して平滑コンデンサと負荷との並列接続に接続され、これにより該負荷にＤＣ出力電圧を供給する。当該スイッチモード電源は、更に、上記測定信号に応答して上記駆動信号を発生させ、これにより上記ＤＣ出力電圧を安定化させる駆動回路も有している。或る実施例においては、当該スイッチモード電源は、更に、前記スイッチング素子の開状態で前記測定信号を時間選択的に伝送させるための時間ウィンドウ信号を発生させる時間ウィンドウ発生器を有している。スイッチング素子が開いている期間に対応する時間ウィンドウを得るための幾つかの方法が開示されている。上記時間ウィンドウの開始は、前記一次巻線と並列に接続される緩衝器回路（snubber circuit）の一部である抵抗の両端間の電圧を測定することにより、又は上記一次巻線と直列に接続される抵抗の両端間の電圧を測定することにより、又は前記可制御スイッチング素子のスイッチオフ時点により決定される。また、該時間ウィンドウの終わりは、上記次巻線の両端間の電圧を測定することにより、又は当該スイッチモード電源の連続モード動作の場合は前記可制御スイッチング素子のスイッチオン時点により決定される。
前記一次巻線の両端間の電圧は、抵抗を介してカレントミラー回路の入力端に供給される。該カレントミラー回路の出力端は、上記一次巻線の両端間の電圧に依存する制御電流を出力する。そして、この制御電流から基準電流を減算することにより差電流が発生される。この差電流は、前記時間ウィンドウの間でのみ閉成されるスイッチを介してコンデンサに流され、これにより該時間ウィンドウ内でのみ当該コンデンサを充電又は放電させる。このコンデンサの電圧は前記駆動信号を決定する。
ところで、上記時間ウィンドウ発生器は一次巻線に接続されるので高電圧に耐えることができなければならず、従って、価格効率を上げるために当該時間ウィンドウ発生器を集積化する場合は高価格な高電圧集積回路を使用しなければならない。
発明の開示
従って、本発明の一つの目的は、経済的で廉価なスイッチモード電源を提供することにある。
本発明の第１の特徴によれば、
一次巻線Ｌpと、二次巻線Ｌsと、補助巻線Ｌaとを有するトランスＴであって、二次巻線Ｌsが整流素子Ｄを介して平滑コンデンサＣsに結合されてＤＣ出力電圧Ｖoutを出力するようになされているトランスＴと、
一次巻線Ｌpと直列に結合された主電流経路を有し、該直列結合が入力電圧Ｖinを入力するように配された可制御スイッチング素子Ｓ1と、
可制御スイッチング素子Ｓ1の制御入力端に駆動信号Ｄrを供給して該可制御スイッチング素子Ｓ1を周期的にオンとオフとに切り換える駆動回路１と、
補助巻線Ｌaから帰還情報Ｖa；Ｉconを入力するように結合されて駆動回路１に制御信号Ｃoを供給し、これにより可制御スイッチング素子Ｓ1のオン及び／又はオフ期間を制御して定常状態における帰還情報Ｖa；Ｉconの所望の値を得るようにする帰還回路２と、
を有し、前記帰還回路２は、帰還情報Ｖa；Ｉconを入力するように結合されて該帰還情報Ｖa；ＩconがＤＣ出力電圧Ｖoutに関係する期間を示すような指示信号Ｗiを出力するウィンドウ発生手段２０を有し、該帰還回路２は、更に、帰還情報に関係する情報Ｉm；Ｉdと指示信号Ｗiとを入力するよう結合されて帰還情報に関係する情報Ｉm；Ｉdを上記期間内で平均化し、これにより制御信号Ｃoを得る平均化手段２１を有していることを特徴とするスイッチモード電源が提供される。
請求項１０に記載されるような本発明の第２の特徴によれば、請求項１に記載したスイッチモード電源を有する表示装置が提供される。
また、有利な実施例が従属請求項に記載されている。
本発明によるスイッチモード電源は、帰還回路に帰還情報を供給する補助巻線をトランス上に有する。上記帰還回路は平均化回路とウィンドウ回路とを有する。このウィンドウ回路は期間を示す指示信号を発生する。そして、上記平均化回路は、この期間中に上記帰還情報に関係する情報を平均する。この帰還情報に関係する情報は、情報信号、又は該情報信号と情報基準値との差であってよい。前述した未公開の国際特許出願第PCT/IB96/00972号は、平均化回路を活性化するための上記期間を補助巻線を使用して発生するようなウィンドウ回路は開示していない。このような補助巻線を用いることにより、高電圧は発生せず、安価な低電圧回路を使用することができる。
米国特許第5,008,796号は一次、二次及び補助巻線を備えたトランスを有するスイッチモード電源を開示している。この一次巻線は、周期的に導通及び非導通になるトランジスタを介して入力電圧に結合されている。上記二次巻線は平滑コンデンサと負荷との並列接続に二次側整流ダイオードを介して接続され、これにより該負荷にＤＣ電源電圧を供給する。このＤＣ出力電圧の調整を達成するため、上記補助巻線により発生される電圧が補助整流ダイオードを用いて整流され、サンプリングコンデンサに蓄積される。この補助整流ダイオードは、上記二次側整流ダイオードが導通する期間と略同じ期間内に導通するような向きを有している。このようにして、該補助整流ダイオードにより供給される電圧は上記ＤＣ出力電圧に関係したものとなる。増幅器が、上記サンプリングコンデンサの電圧を基準電圧と比較し、エラー信号をパルス幅変調器に供給する。このパルス幅変調器は上記トランジスタのゲートに結合された出力端を有している。このトランジスタの導通時間は上記エラー信号に応じて調整され、これにより上記サンプリングコンデンサに一定電圧を維持してＤＣ出力電圧を安定化させる。この場合、補助巻線と一次巻線との良好な結合により、一次巻線と二次巻線との間の漏れに応答して一次巻線上に発生するオーバーシュートが補助巻線にも発生する。この補助巻４線上のオーバーシュートは、補助整流ダイオードによりサンプリングコンデンサに供給され、このダイオードは該サンプリングダイオードと一緒にピーク整流器として作用する。かくして、上記ＤＣ電源電圧の調節は劣ったものとなるであろう。米国特許第5,008,796号に開示された上記電源は、補助巻線とサンプリングコンデンサとの間に介挿されたスイッチと、補助巻線電圧が所定の基準電圧を越えた後の所定期間に該補助巻線をサンプリングコンデンサから切り離すスイッチ駆動回路とを有するような回路を設けることにより、上記オーバーシュートの影響を最小化している。このように、上記スイッチは、補助巻線電圧が上記所定基準電圧を越える時点で該補助巻線をサンプリングコンデンサから切り離し、上記所定期間が終了するまで切り離されたままとする。この所定期間は補助巻線電圧の立ち下がりが発生するよりも時間的に十分前に終了させ、補助巻線電圧を二次側整流ダイオードの導通時の間にサンプルすることができるようにしなければならない。何故なら、この時間内のみにおいて補助巻線電圧は二次巻線により供給されるＤＣ電源電圧の値に関する情報を提供するからである。
上記先行技術は帰還情報の平均化又は積分を開示していない。逆に、補助巻線とサンプリングコンデンサとの間に接続された前記ダイオードは、サンプリングコンデンサと一緒に、補助巻線電圧のピーク整流を行っている。
前記帰還情報に関係する情報を期間内で平均して、一次巻線と直列な可制御スイッチング素子用の駆動信号を得るようにする本発明によるスイッチモード電源においては、上記ピーク整流の問題は発生しないので上記先行技術の教示は関係しない。実際は一連のオーバーシュート及びアンダーシュートである補助巻線電圧の上記オーバーシュート部分は平均化動作により平均される。この補助巻線電圧のオーバーシュート部分の間の平均化は、幾らか高過ぎる平均結果をもたらすが、これは前記立ち上がり及び立ち下がり縁の（一部の）間での低過ぎる平均結果を幾らか補償する。前記先行技術の教示は、帰還情報の平均化を用いる本発明によるスイッチモード電源の調節動作を悪化しさえする。これは、この場合平均化期間が補助巻線電圧のオーバーシュート部分を含まず、従って立ち下がり縁の平均化結果に対する貢献が大きな影響を有するという事実による。この場合、平均化結果は一層低い値を示すであろう。
請求項２に記載された本発明の実施例においては、ウィンドウ回路は、補助巻線から受け取られる帰還情報が何の期間で所定の検出基準値より大きくなるかを検出することにより、該期間を示す指示信号を発生する。このようにして、当該期間の開始及び終了を上記帰還情報のみを用いて規定することが可能となる。
前述した未公開の国際特許出願第PCT/IB96/00972号は、何時帰還電流が基準電流より大きくなるかを検出することのみにより平均化回路を駆動するための上記期間を発生するようなウィンドウ回路は開示していない。上記未公開の国際特許出願のウィンドウ発生器は、当該時間ウィンドウの開始及び終了を各々得るために別の回路が必要とされるので、複雑である。本発明による帰還回路は、単一の信号のみを処理すればよいので、回路設計が簡単になる。当該帰還回路が集積回路の一部である場合には、２つの代わりに１つの情報のみを処理することは当該集積回路が要するピンが１ピン少なくなるという利点を有する。上記未公開の国際特許出願のウィンドウ発生回路が、可制御スイッチング素子のスイッチオフ又はオン時点を用いて当該ウィンドウの開始又は終了を各々決定するとしたら、帰還信号の立ち上がり縁又は立ち下がり縁も平均化結果に影響することになるので、当該調節動作は悪化するであろう。本発明による帰還回路においては、前記所定の検出基準値が、ＤＣ出力電圧が所望の安定化された値を有するような定常状態において発生する帰還情報の所望の値の近傍に選定される。このような検出値の選定により、当該帰還情報の立ち上がり及び立ち下がり傾斜の間に実質的に発生する帰還情報の平均化がなされることになり、これら傾斜の悪い影響を最小化し、かくして改善された調節を達成することができる。
前記先行技術の米国特許は、補助巻線電圧が所定の基準値以上である期間内にスイッチが閉成されるようにし、該所定の基準値が、補助巻線電圧の立ち上がり及び立ち下がり縁が上記期間内では実質的に発生しないように選択されたものであるようなことは開示していない。更に、先に説明したように、上記先行技術の教示は、帰還情報の平均化を用いる本発明によるスイッチモード電源の調節動作を悪化さえする。
請求項３に記載した本発明の実施例においては、補助巻線により供給される帰還電圧は、該補助巻線とカレントミラーの入力端との間に配置される抵抗により帰還電流に変換される。該カレントミラーは入力端に一定の電圧を有するので、上記帰還電流は帰還電圧の良好な再現となる。この帰還電流は前記平均化回路により平均される。
請求項４に記載した本発明の実施例は、平均化回路が帰還電流と帰還基準電流との間の差を平均しさえすればよいという利点を有している。このことは、当該電源調節の安定した動作を保証する。ＤＣ出力電圧が所望の値に安定化されている定常状態では、上記差は零である。もし帰還情報が帰還基準値よりも大きくなると、上記平均化回路が零でない差を平均し、前記可制御スイッチング素子を制御して上記帰還情報を上記差が再び零となるまで減少させ、これによりＤＣ出力電圧を安定化させる。このようにして、次の平均化期間の前に平均化回路をリセットして累積平均結果を防止するような事前の対策を講じる必要はない。
請求項７に記載した本発明の実施例は、上記所定の基準値が帰還基準値の固定比のものであるという利点を有している。上記帰還基準値は定常状態における前記帰還情報の値であるから、帰還情報が上記所定の基準値より大きい期間は適切な比を選択することにより容易に決定することができる。この因数は０．５と０．９５との間の範囲で有利に選択することができる。０．５以下の因数によると、前記立ち上がり及び立ち下がり縁の大きすぎる部分が平均結果に影響してしまう。０．８以上の因数が好ましい。０．９５以上の因数は、帰還情報がＤＣ出力電圧への負荷の突然の大きな増加により小さ過ぎる値を有する場合に上記期間が発生されなくなるという危険性の原因となる。
請求項８に記載の本発明の実施例は、二次巻線に接続された整流素子が導通を停止した場合に発生するかもしれない補助巻線内のリンギングが、該補助巻線の電圧がＤＣ出力電圧に関係しなくなる時点で平均化動作を開始させるのを防止する。
請求項９に記載の本発明の実施例は、補助巻線電圧を用いて可能なよりも一層良好な調節が必要な場合に、光カプラ帰還の使用に対する柔軟性を提供する。光カプラのトランジスタは前記コンデンサに接続される。当該光カプラは、ＤＣ出力電圧が所望の値を有さない非定常状態の間に、帰還回路よりも上記コンデンサのほうに大幅に多くの電流を供給するので、当該スイッチモード電源の調節は該光カプラを経る電流により実施される。
【図面の簡単な説明】
本発明の上記及び他の特徴は以下に図面を参照して説明する実施例から明らかになるであろうが、これら図面において、
第１図は、本発明によるスイッチモード電源を有する表示装置のブロック図を示し、
第２図は、本発明による帰還回路の一実施例の詳細な回路図を示し、
第３図は、本発明によるスイッチモード電源の補助巻線により出力される電圧の波形を示し、
第４図は、本発明による帰還回路の他の実施例の詳細な回路図を示し、
第５図は、本発明による帰還回路の更に他の実施例の詳細な回路図を示し、
第６図は、減磁保護信号を発生する回路のブロック図を示し、
第７図は、光カプラを用いて調節がなされる本発明による一実施例の回路図を示す。
発明を実施するための最良の形態
第１図は、本発明によるスイッチモード電源を有する表示装置のブロック図を示している。
この表示装置は、陰極線管又は液晶表示器等のマトリクス表示器でよい表示器５と、入力表示情報Ｉinを処理して表示器５を駆動するのに適した駆動信号Ｄsを得る信号処理回路４と、これら信号処理回路４及び表示器５にＤＣ出力電圧Ｖoutのような電圧を供給するスイッチモード電源とを有している。
当該スイッチモード電源は、一次巻線Ｌpと、二次巻線Ｌsと、補助巻線Ｌaとを備えるトランスＴを有している。上記一次巻線Ｌpと直列に可制御スイッチング素子Ｓ1が接続され、該直列接続は入力電圧Ｖinを入力する。この入力電圧Ｖinは整流された主電圧であってもよい。上記可制御スイッチング素子Ｓ1は、その制御入力端に駆動回路１から駆動信号Ｄrを入力するが、該駆動信号は当該可制御スイッチング素子Ｓ1を周期的にオン及びオフに切り換えて前記一次巻線Ｌpに周期的に変化する一次電流を得るようにするためのものである。二次巻線Ｌsは、二次側整流ダイオードＤを介して、平滑コンデンサＣsと負荷Ｚとの並列接続にＤＣ出力電圧Ｖoutを供給する。図示のフライバックコンバータにおいては、上記一次電流は可制御スイッチング素子Ｓ1が閉成された時点で上昇し始める。この可制御スイッチング素子Ｓ1が開成する時点で一次巻線Ｌpの両端間の電圧は符号を変えて、二次側整流ダイオードＤが導通を開始し、これにより一次巻線Ｌpに蓄積されたエネルギを二次巻線Ｌsを介して負荷Ｚに伝送する。殆どの応用例では、上記ＤＣ出力電圧Ｖoutは安定化されねばならない。従って、トランスＴは補助巻線Ｌaを有している。この補助巻線Ｌaは、二次側ダイオードＤが導通する期間内に、上記ＤＣ出力電圧に密接に関係する補助巻線電圧Ｖaを出力する。帰還回路２は、補助巻線電圧Ｖa又は該補助巻線電圧Ｖaに関係する帰還電流Ｉconである帰還情報Ｖa；Ｉconを入力し、これにより駆動回路１に制御情報Ｃoを供給することにより可制御スイッチング素子Ｓ1のオン及び／又はオフ時間に影響を及ぼすようにして、上記帰還電圧Ｖa、従ってＤＣ出力電圧Ｖoutの所望の値を得るようにする。帰還回路２はウィンドウ発生回路２０を有し、該回路は帰還情報Ｖa；Ｉcon及び基準値ref1を入力して、上記帰還情報Ｖa；Ｉconが基準値ref1より大である期間を示す指示信号Ｗiを出力する。帰還回路２は更に平均化回路２１を有し、該回路は帰還情報Ｖa；Ｉcon及び指示信号Ｗiを入力して上記ウィンドウ期間内で帰還情報に関係する情報を平均化する。
第２図に示す帰還回路を備える第１図に示したようなスイッチモード電源の動作を第３図に示す波形を参照して説明する。
第２図は、本発明による帰還回路２の一実施例の詳細な回路図を示す。補助巻線Ｌaは一次側接地点に接続された第１端と、抵抗３を介して帰還回路２の帰還入力端に接続された第２端とを有している。この帰還回路２は集積回路（以下、ＩＣと呼ぶ）又は個別部品を備える回路であってもよい。尚、第２図に示す本実施例はＩＣ構成に基づくものである。補助巻線Ｌaの上記第２端は整流器５を介して平滑コンデンサ４に接続することもでき、これにより当該回路用の電源電圧Ｖccを当該スイッチモード電源の一次側で発生する。
帰還電流Ｉconは、抵抗３を介して第１カレントミラー２３の入力端に流れる。この第１カレントミラー２３は、一次側接地点電位に近い安定した電圧を上記帰還入力端に発生させ、これにより補助巻線電圧Ｖaの良好な再現であるような帰還電流Ｉconを発生させる。カレントミラー２３は、鏡写された帰還電流Ｉmを第２カレントミラー２５の入力端２４に供給する出力端を有している。この第２カレントミラー２５は、上記鏡写された帰還電流Ｉmを鏡写して２つの出力電流Ｉm1及びＩm2を出力端２６及び２９に各々発生させる。
上記出力端２６は電流源２７を介して一次側接地点に接続されている。該電流源２７は一次側接地点に流れる電流Ｉref1を出力する。高利得及び高入力インピーダンスを持つバッファ２８の入力端が上記出力端２６に接続されている。カレントミラー２５及び電流源２７が非常に高いが有限なインピーダンスを持つという事実により、このノードにおける電圧は、出力電流Ｉm1が基準電流Ｉref1より大きい場合はハイとなり、出力電流Ｉm1が基準電流Ｉref1より小さい場合はローとなる。バッファ２８の出力端は、２入力論理ＡＮＤゲート３３の入力端３１に接続されている。このＡＮＤゲート３３の他の入力端３２は、第６図に示すような減磁感知回路５０、５１により発生される減磁信号を入力する。この減磁信号は、前記トランスの減磁の間ではハイとなり、当該スイッチモード電源のスイッチングサイクルの残りの部分ではローとなる。ＡＮＤゲート３３の出力端３４は可制御スイッチ３５の制御入力端に接続されている。該スイッチ３５は上記出力端３４がハイレベルを出力する場合に導通状態になる。
カレントミラー２５の出力端２９は、一次側接地点に流れる電流Ｉref2を出力する電流源３０とスイッチ３５の主端子とのノード３８に接続されている。スイッチ３５の他方の主端子はノード３７に接続されている。コンデンサ３６が該ノード３７と接地点との間に接続されている。該ノード３７における電圧は駆動回路１に供給される制御電圧Ｃoであり、従って該電圧は通常のパルス幅変調器の場合はデューティサイクルをを調整し、又は共振系の場合は周波数を調整することができる。
始動時には、コンデンサ３６の電圧は、上記デューティサイクルが該サイクルの最大点又は最大点の近傍にあるような値に設定されねばならない。さもなければ、当該系は始動しないであろう。
第３図は、本発明によるスイッチモード電源の補助巻線Ｌaにより出力される電圧Ｖaの波形を示している。
時点ｔ0では、可制御スイッチ素子Ｓ1は導通しており、入力電圧Ｖinは一次巻線Ｌpの両端間に供給され、補助巻線電圧Ｖaは補助巻線Ｌaと一次巻線Ｌpとの間のトランス比により乗算された入力電圧Ｖinに等しいような負の値Ｖnegを有する。この場合、二次側整流ダイオードＤは非導通状態である。時点ｔ1では、可制御スイッチング素子Ｓ1が導通を停止し、一次巻線Ｌpの両端間の電圧は極性が変化し、二次側整流ダイオードＤは導通を開始する。ここでは、二次巻線Ｌsの両端間の電圧は、負荷の両端間のＤＣ出力電圧Ｖoutに二次側整流ダイオードＤの両端間の電圧を加えたものに等しい。以下の説明では、二次側整流ダイオードＤの両端間の電圧の影響は無視する。もし、補助巻線Ｌaが二次巻線Ｌsに電磁的に理想的に結合されていたとすれば、補助巻線電圧Ｖａは、第３図に破線で示すように補助巻線Ｌaと二次巻線Ｌsとの間のトランス比により乗算されたＤＣ出力電圧Ｖoutに等しい値Ｖnomとなるであろう。しかしながら、補助巻線Ｌaは一次巻線Ｌpにも電磁的に結合されているので、トランスＴの漏れインダクタンスにより一次巻線Ｌpの両端間に発生するオーバーシュート電圧が補助巻線Ｌaの両端間にも発生する（第３図にｂで示すｔ3とｔ4との間のオーバーシュート部分参照）。時点ｔ5では、二次側整流ダイオードＤが導通を停止し、無動作期間（dead period）が始まる。この無動作期間は、可制御スイッチング素子Ｓ1が再び導通するよう制御される時点ｔ10で終了する。上記不動期間の開始時には、二次側ダイオードＤは導通を停止し、可制御スイッチング素子Ｓ1は未だ導通していないので、補助巻線Ｌaは当該系内の寄生量とで共振する可能性がある。
第２図に示したような帰還回路を備える第１図に図示したスイッチモード電源の動作を以下に説明する。
先ず、二次巻線Ｌsにより負荷Ｚに供給されるＤＣ出力電圧Ｖoutが、所望の値を有すると仮定する。補助巻線電圧Ｖaは、二次側整流ダイオードＤが導通する期間ｔ3〜ｔ5の間ではＤＣ出力電圧Ｖoutに密接に関係する。もしスイッチ３５が導通状態にあると、該スイッチ３５を経る電流は基準電流Ｉref2と出力電流Ｉm2との間の差に等しくなる。平均化時間（スイッチ３５が導通している時間である）の間において、出力電流Ｉm2の平均値が基準電流Ｉref2に等しい場合は、ノード３７における電圧は変化しないままである。好ましい実施例においては、両出力電流Ｉm1及びＩm2は帰還電流Ｉconに等しい。この場合、ＤＣ出力電圧Ｖoutが上記所望の値を有するような定常状態においては、帰還電流Ｉconは基準電流Ｉref2に等しく、補助巻線電圧Ｖaは抵抗３の値の基準電流Ｉref2による乗算であるような値Ｖnomに等しい。
ＤＣ出力電圧Ｖoutが或る割合で低下すると、補助巻線Ｌaの両端間電圧の正の部分、従って帰還電流Ｉconも同じ割合で低下するであろう。この場合、出力電流Ｉm2は基準電流Ｉref2より小さくなり、コンデンサ３６は放電される。かくして、コンデンサ３６の電圧は低下し、良く知られているパルス幅モードコントローラが使用されている場合はデューティサイクルが増加されるであろう。一方、ＤＣ出力電圧Ｖoutが上昇した場合は、コンデンサ３６の電圧も上昇し、デューティサイクルは減少するであろう。このようにして、良好な調整が達成される。この場合、反応速度は非常に高くすることができ、基準電流Ｉref2とコンデンサ３６の値のみに依存する。
当該系が、ＤＣ出力電圧が前記所望の値で安定化されているような定常状態動作の場合は、帰還電流Ｉconは基準電流Ｉref2に等しい。対応するＤＣ出力電圧Ｖoutは補助巻線Ｌaと二次巻線Ｌsとの間の巻線比、及び抵抗３の値に依存する。このようにして、ＤＣ出力電圧Ｖoutは抵抗３の値を調整することにより調整することができ、当該系内の実質的に全ての許容差を補償することができる。
第４図は、本発明による帰還回路の他の実施例の詳細な回路図を示している。第４図は第２図とは、基準電流源２７とバッファ２８とが以下に述べるような要素に置換されている点が相異している。即ち、カレントミラー２５の出力端２６は抵抗Ｒ1を介して一次側接地点に接続されると共に、増幅器３８の非反転入力端に接続されている。該増幅器３８の反転入力端は抵抗Ｒ2を介して一次側接地点に接続されると共に、基準電流Ｉref1を出力する電流源３９に接続されている。そして、増幅器３８の出力端はＡＮＤゲート３３の入力端３１に接続されている。ここで、抵抗Ｒ2は抵抗Ｒ1よりも小さな値を有する。スイッチ３５は、抵抗Ｒ1の両端間電圧が抵抗Ｒ2の両端間電圧よりも大きい（及び減磁信号がスイッチ３５の閉成を許可する）場合、即ち帰還電流Ｉconが電流源３９により出力される電流Ｉref1の抵抗Ｒ2と抵抗Ｒ1との間の比による倍数よりも大きい場合に、閉成される。実際の状況では、Ｒ2とＲ1との間の比は０．５〜０．９５の間であろう。この比が小さく選定されると、帰還情報Ｖaの立ち上がり及び立ち下がり傾斜の悪影響が大きくなり過ぎる。また、この比が大きく選定されると、帰還情報Ｖaが該値より低下してしまう危険性が大きくなり過ぎる。最後に述べたような状況では、当該スイッチモード電源は調整不能となるであろう。
第５図は、本発明による帰還回路の他の実施例の詳細な回路図である。ここでは、補助巻線Ｌaは一次側接地点に接続された第１端と、抵抗３を介して当該帰還回路２の帰還入力端に接続された第２端とを有している。帰還電流Ｉconは、抵抗３を介して第１カレントミラー２３の入力端に流れる。このカレントミラー２３は、鏡写された帰還電流Ｉmをスイッチ３５の第１主端子に供給する出力端を有している。電流源３０は、上記スイッチ３５の第１主端子に流す基準電流Ｉref2を出力する。スイッチ３５の第２主端子はノード３７に接続されている。コンデンサ３６がノード３７と接地点との間に接続されている。ノード３７の電圧は前記駆動回路１に供給される制御電圧Ｃoであり、該電圧は通常のパルス幅変調器の場合はデューティサイクルを調整し、共振系の場合は周波数を調整する。コンデンサ３６は上記の鏡写された帰還電流Ｉmと基準電流Ｉref2との差により充電又は放電される。比較器３９は、前記補助巻線電圧Ｖaを入力する非反転入力端と、基準電圧Ｖrefを入力する反転入力端と、スイッチ３５を制御するための出力端とを有している。スイッチ３５は、補助巻線電圧Ｖaが基準電圧Ｖrefよりも大きい場合に導通状態になる。
第６図は減磁保護信号を発生する回路の回路図を示す。比較器５０は前記帰還電圧Ｖaと一次側接地点電位の近傍に選定された基準値Ｒefとを入力し、帰還情報Ｖa；Ｉconが基準値Ｒefよりも大きいか否かを指示する情報を出力する。判定回路５１は、該指示情報を入力し減磁信号を出力する。減磁信号は、帰還情報Ｖa；Ｉconが基準値Ｒefを越える（第３図の時点ｔ2より幾らか遅い）時点で活性状態になり、該帰還情報Ｖa；Ｉconが基準値Ｒefより低下する（第３図の時点ｔ7より幾らか早い）時点で非活性状態になる。判定回路５１は、上記減磁信号を可制御スイッチング素子Ｓ1が時点ｔ10において駆動信号Ｄrにより次の切り換え期間でオンされるまで非活性状態に維持することにより、第３図に示すようなｔ8〜ｔ10の間に発生する共振波形の正の各部分を抑圧する。このような減磁保護自体は、モトローラ半導体技術データ「高柔軟性グリーンＳＭＰＳコントローラMC44603」から既知である。
第７図は本発明の一実施例の回路図を示し、該実施例においては光カプラ４０、４１を用いて調整が達成される。帰還回路２がＩＣ内に集積化され、ノード３７が当該ＩＣのピンで利用可能であるなら、このピンは光カプラ帰還用の入力端として用いることができる。第７図は、コンデンサ３６とスイッチ３５とを有する帰還回路２の一部を示している。光カプラダイオード４０と抵抗４２との直列接続がＤＣ出力電圧Ｖoutに接続されている。この光カプラダイオード４０は光カプラトランジスタ４１と光学的に結合されている。該光カプラトランジスタ４１はノード３７と電源電圧Ｖccとの間に接続されている。抵抗４３がノード３７と一次側接地点との間に接続されている。上記光カプラトランジスタを経る電流はスイッチ３５を介して流れる電流（典型的には平均１〜１０μＡ程度）よりも大幅に大きい（典型的には２〜１０ｍＡ）。従って、このような電流がスイッチ３５を介して流れたとしても、ノード３７における電圧はＤＣ出力電圧Ｖoutを安定化させるために十分なほど依然として正確である。
尚、上記コンデンサ３６はＩＣの中にあっても又は外にあってもよい。
本発明を上記好ましい実施例に関して説明したが、上記に概要を述べた原理の範囲内における本発明の変形は当業者にとっては明らかであり、従って本発明は上述した好ましい実施例に限定されるものではなく罹る変形例をも含むことを意図するものであることを理解されたい。
また、前記帰還回路２によりなされる機能は適切にプログラムされたマイクロプロセッサにより実行することもできる。この場合、アナログ帰還電圧Ｖa又はアナログ帰還電流Ｉconをデジタル値に変換するためにＡ／Ｄ変換器を用いることができる。また、ウィンドウ発生手段２０はデジタル値が基準値よりも大きいか否かを検出するマイクロプロセッサにより置換することができる。このマイクロプロセッサは、上記デジタル値が上記基準値よりも大きい期間内で発生する該デジタル値の平均値を計算する。また、平均化の代わりに、これら値を積分することも可能である。
また、前記ＤＣ出力電圧Ｖoutは負の極性を有していてもよい。帰還情報Ｖaは正の極性（実施例で述べたように）又は負の極性を有してもよい。後者の場合は、帰還回路２は帰還情報Ｖaの負の極性に対処するよう適応化されねばならない。
また、以下の各請求項における符号は、これら請求項の範囲を制限するものと見なしてはならない。

Claims

一次巻線と、二次巻線と、補助巻線とを有するトランスであって、前記二次巻線が整流素子を介して平滑コンデンサに結合されてＤＣ出力電圧を出力するようになされているトランスと、
前記一次巻線と直列に結合された主電流経路を有し、該直列結合が入力電圧を入力するように配された可制御スイッチング素子と、
前記可制御スイッチング素子の制御入力端に駆動信号を供給して該可制御スイッチング素子を周期的にオンとオフとに切り換える駆動回路と、
前記補助巻線から帰還情報を入力するように結合されて前記駆動回路に制御信号を供給し、これにより前記可制御スイッチング素子のオン及び／又はオフ期間を制御して定常状態における前記帰還情報の所望の値を得るようにする帰還回路と、
を有し、前記帰還回路は、前記帰還情報を入力するように結合されて該帰還情報が前記ＤＣ出力電圧に関係する期間を示すような指示信号を出力するウィンドウ発生手段を有し、前記帰還回路は、更に、前記帰還情報に関係する情報と前記指示信号とを入力するよう結合されて前記帰還情報に関係する前記情報を前記期間内で平均化し、これにより前記制御信号を得る平均化手段を有していることを特徴とするスイッチモード電源。
請求項１に記載のスイッチモード電源において、前記ウィンドウ発生手段は前記帰還情報が所定の検出基準値より大きい期間を示す指示信号を出力するように構成され、前記所定の検出基準値は前記帰還情報の立ち上がり縁及び立ち下がり縁の両方のかなりの部分が上記期間内で発生しないように前記帰還情報の前記所望の値の近傍に選定され、前記平均化手段は前記帰還情報に関係する情報を上記期間内で平均するように構成されていることを特徴とするスイッチモード電源。
請求項２に記載のスイッチモード電源において、当該スイッチモード電源は、更に、前記補助巻線から帰還電圧を入力するよう結合された第１端を持つ抵抗を有し、前記帰還回路は、前記抵抗の第２端に結合されて前記帰還情報を帰還電流として入力する入力端と、鏡写された帰還電流であるような前記帰還情報に関係する前記情報を出力する出力端とを持つようなカレントミラー回路を有していることを特徴とするスイッチモード電源。
請求項３に記載のスイッチモード電源において、前記帰還回路は、更に、帰還基準電流を前記カレントミラー回路の前記出力端に供給して差電流であるような前記帰還情報に関係する前記情報を得る基準電流源を有していることを特徴とするスイッチモード電源。
請求項３又は請求項４に記載のスイッチモード電源において、前記平均化手段はコンデンサとスイッチング素子とを有し、これにより前記帰還情報に関係する前記情報を、前記帰還情報が前記所定の検出基準値より大きいことを前記指示信号が示す前記期間内においてのみ前記コンデンサに供給し、前記コンデンサの電圧が前記制御信号を出力するように結合されていることを特徴とするスイッチングモード電源。
請求項２に記載のスイッチングモード電源において、前記ウィンドウ発生手段は、帰還電圧である前記帰還情報を基準電圧である前記所定の検出基準値と比較して前記帰還電圧が所定の基準電圧より大きい期間を示す前記指示信号を出力する電圧比較手段を有していることを特徴とするスイッチモード電源。
請求項４に記載のスイッチモード電源において、前記カレントミラー回路は他の鏡写された帰還電流を出力するように構成され、前記ウィンドウ発生手段は、前記他の鏡写された帰還電流を前記帰還情報として入力すると共に他の基準電流を前記所定の検出基準値として入力して、前記他の鏡写された帰還電流が前記他の基準電流より大きい期間を示す前記指示信号を発生するよう構成され、前記他の基準電流は所定因数により乗算された前記帰還基準電流であり、該因数は零より大きく１より小さいことを特徴とするスイッチモード電源。
請求項１に記載のスイッチモード電源において、当該スイッチモード電源は、更に、前記帰還情報を入力すると共に前記整流素子が導通している期間を示す減磁信号を出力する減磁検出回路を有し、前記平均化手段は、前記整流素子が導通していることを前記減磁信号が示している期間内のみにおいて前記帰還情報に関係する前記情報の平均化を許可するように構成されていることを特徴とするスイッチモード電源。
請求項５に記載のスイッチモード電源において、当該スイッチモード電源は、更に、前記二次巻線に結合されたフォトダイオードと、前記コンデンサに結合されたフォトトランジスタとを持つ光カプラを有し、前記フォトトランジスタを介して流れる電流は前記帰還情報に関係する前記情報よりも少なくとも１桁大きいことを特徴とするスイッチモード電源。
表示器と、
入力表示情報を入力して前記表示器に駆動信号を供給するよう結合され、これにより前記入力表示情報を表示させる信号処理回路と、
電源電圧を前記信号処理回路及び前記表示器に供給するスイッチモード電源と、
を有する表示装置であって、前記スイッチモード電源が、
一次巻線と、二次巻線と、補助巻線とを有するトランスであって、前記二次巻線が整流素子を介して平滑コンデンサに結合されてＤＣ出力電圧を出力するようになされているトランスと、
前記一次巻線と直列に結合された主電流経路を有し、該直列結合が入力電圧を入力するように配された可制御スイッチング素子と、
前記可制御スイッチング素子の制御入力端に駆動信号を供給して該可制御スイッチング素子を周期的にオンとオフとに切り換える駆動回路と、
前記補助巻線から帰還情報を入力するように結合されて前記駆動回路に制御信号を供給し、これにより前記可制御スイッチング素子のオン及び／又はオフ期間を制御して定常状態における前記帰還情報の所望の値を得るようにする帰還回路と、
を有し、前記帰還回路は、前記帰還情報を入力するように結合されて該帰還情報が前記ＤＣ出力電圧に関係する期間を示すような指示信号を出力するウィンドウ発生手段を有し、前記帰還回路は、更に、前記帰還情報に関係する情報と前記指示信号とを入力するよう結合されて前記帰還情報に関係する前記情報を前記期間内で平均化し、これにより前記制御信号を得る平均化手段を有していることを特徴とする表示装置。