JP2593250Y2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2593250Y2 JP2593250Y2 JP1442093U JP1442093U JP2593250Y2 JP 2593250 Y2 JP2593250 Y2 JP 2593250Y2 JP 1442093 U JP1442093 U JP 1442093U JP 1442093 U JP1442093 U JP 1442093U JP 2593250 Y2 JP2593250 Y2 JP 2593250Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- load
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Magnetic Resonance Imaging Apparatus (AREA)
Description
【０００１】
【産業上の利用分野】本考案はスイッチング電源に関
し、更に詳しくはＭＲ装置（ＭＲＩ）の勾配コイル駆動
用電源として用いて好適なスイッチング電源に関する。
し、更に詳しくはＭＲ装置（ＭＲＩ）の勾配コイル駆動
用電源として用いて好適なスイッチング電源に関する。
【０００２】
【従来の技術】図３は従来のスイッチング電源の構成例
を示すブロック図である。このスイッチング電源は、負
荷１に流れる電流が司令電圧Ｖｉｎに対応した値になる
ように、スイッチングパルスのパルス幅を変化させるよ
うになっている。つまり、ＰＷＭ（パルス幅変調）方式
のスイッチング電源である。この種のスイッチング電源
はＭＲ装置の勾配コイルを駆動するための電源として用
いて好適である。
を示すブロック図である。このスイッチング電源は、負
荷１に流れる電流が司令電圧Ｖｉｎに対応した値になる
ように、スイッチングパルスのパルス幅を変化させるよ
うになっている。つまり、ＰＷＭ（パルス幅変調）方式
のスイッチング電源である。この種のスイッチング電源
はＭＲ装置の勾配コイルを駆動するための電源として用
いて好適である。
【０００３】図において、１は司令電圧Ｖｉｎとフィー
ドバック信号Ｖｆとの差を演算する比較器、２は該比較
器１の出力を受け、積分器等の系の応答特性等を決定す
る回路よりなる制御回路である。３は制御回路２の出力
を受け、その出力に応じたスイッチングパルスのパルス
幅を決定するパルス幅変調回路である。４は該パルス幅
変調回路３の出力パルスに応じて、電源電圧Ｖｃｃをス
イッチングするインバータ、５は該インバータ４の出力
からスイッチングノイズ等を除去するフィルタである。
ドバック信号Ｖｆとの差を演算する比較器、２は該比較
器１の出力を受け、積分器等の系の応答特性等を決定す
る回路よりなる制御回路である。３は制御回路２の出力
を受け、その出力に応じたスイッチングパルスのパルス
幅を決定するパルス幅変調回路である。４は該パルス幅
変調回路３の出力パルスに応じて、電源電圧Ｖｃｃをス
イッチングするインバータ、５は該インバータ４の出力
からスイッチングノイズ等を除去するフィルタである。
【０００４】６はインバータ４により高周波電流が印加
される負荷である。負荷６としては、例えば勾配コイル
が用いられる。７は負荷６に流れる電流を検出する電流
検出器、８は該電流検出器７で検出した電流信号を電圧
信号に変換するＩ／Ｖ変換器である。このＩ／Ｖ変換器
８の出力がフィードバック信号として比較器１に入力さ
れている。このように構成された回路の動作を説明すれ
ば、以下のとおりである。
される負荷である。負荷６としては、例えば勾配コイル
が用いられる。７は負荷６に流れる電流を検出する電流
検出器、８は該電流検出器７で検出した電流信号を電圧
信号に変換するＩ／Ｖ変換器である。このＩ／Ｖ変換器
８の出力がフィードバック信号として比較器１に入力さ
れている。このように構成された回路の動作を説明すれ
ば、以下のとおりである。
【０００５】今、電源電圧Ｖｃｃがあるスイッチング周
波数のあるデューティ比率で、スイッチングされ、負荷
６に高周波電流が流れているものとする。この時の、負
荷６に流れる電流の値は電流検出器７で検出される。検
出された電流値は、続くＩ／Ｖ変換器８に入って電圧信
号に変換される。このＩ／Ｖ変換器８の出力が、フィー
ドバック信号Ｖｆとして比較器１に与えられる。
波数のあるデューティ比率で、スイッチングされ、負荷
６に高周波電流が流れているものとする。この時の、負
荷６に流れる電流の値は電流検出器７で検出される。検
出された電流値は、続くＩ／Ｖ変換器８に入って電圧信
号に変換される。このＩ／Ｖ変換器８の出力が、フィー
ドバック信号Ｖｆとして比較器１に与えられる。
【０００６】比較器１は、負荷６に流す電流値に対応し
た司令電圧Ｖｉｎとフィードバック信号Ｖｆとの差分を
演算する。この差分信号Ｖｅは、続く制御回路２に入っ
て系の応答特性が決定される。制御回路２の出力は、続
くパルス幅変調回路３に入る。パルス幅変調回路３は、
差分信号Ｖｅに応じたパルス幅のスイッチングパルスを
出力する。インバータ４は、このパルス幅変調回路３の
出力に応じて、電源電圧Ｖｃｃをスイッチングする。こ
の結果、負荷６には電流が流れることになる。
た司令電圧Ｖｉｎとフィードバック信号Ｖｆとの差分を
演算する。この差分信号Ｖｅは、続く制御回路２に入っ
て系の応答特性が決定される。制御回路２の出力は、続
くパルス幅変調回路３に入る。パルス幅変調回路３は、
差分信号Ｖｅに応じたパルス幅のスイッチングパルスを
出力する。インバータ４は、このパルス幅変調回路３の
出力に応じて、電源電圧Ｖｃｃをスイッチングする。こ
の結果、負荷６には電流が流れることになる。
【０００７】図４はインバータ４の構成例を示す回路図
である。図に示すように、インバータ４は、４個のスイ
ッチングトランジスタＱ１〜Ｑ４で構成されており、電
源電圧Ｖｃｃをスイッチングする。その出力Ｖｏはフィ
ルタ５を介して負荷６に接続される。そして、Ｑ１とＱ
４，Ｑ２とＱ３が同時にオンオフする。つまり、Ｑ１と
Ｑ４がオンの時にはＱ２とＱ３はオフ、Ｑ１とＱ４がオ
フの時にはＱ２とＱ３はオンになる。この結果、負荷６
には電流が流れることになる。
である。図に示すように、インバータ４は、４個のスイ
ッチングトランジスタＱ１〜Ｑ４で構成されており、電
源電圧Ｖｃｃをスイッチングする。その出力Ｖｏはフィ
ルタ５を介して負荷６に接続される。そして、Ｑ１とＱ
４，Ｑ２とＱ３が同時にオンオフする。つまり、Ｑ１と
Ｑ４がオンの時にはＱ２とＱ３はオフ、Ｑ１とＱ４がオ
フの時にはＱ２とＱ３はオンになる。この結果、負荷６
には電流が流れることになる。
【０００８】この時、負荷６に流れる電流は、電流検出
器７により検出され、Ｉ／Ｖ変換器８に送られる。Ｉ／
Ｖ変換器８は、出力電流に対応したフィードバック信号
Ｖｆを比較器１に入力する。比較器１は、司令信号Ｖｉ
ｎとフィードバック信号Ｖｆとの差分をとり差分信号Ｖ
ｅとして制御回路２に印加する。このような一連のフィ
ードバック制御において、負荷６に流れる電流は、司令
電圧Ｖｉｎに対応したものとなる。
器７により検出され、Ｉ／Ｖ変換器８に送られる。Ｉ／
Ｖ変換器８は、出力電流に対応したフィードバック信号
Ｖｆを比較器１に入力する。比較器１は、司令信号Ｖｉ
ｎとフィードバック信号Ｖｆとの差分をとり差分信号Ｖ
ｅとして制御回路２に印加する。このような一連のフィ
ードバック制御において、負荷６に流れる電流は、司令
電圧Ｖｉｎに対応したものとなる。
【０００９】ここで、フィードバックループ内のオープ
ンループ伝達特性を考える。比較器１の出力をＶｅと
し、制御回路２の伝達関数をＧとすると、制御回路２の
出力はＧＶｅとなる。ここで、パルス幅変調回路３のゲ
インをｋ1 とすると、パルス幅Ｐｗは次式で表される。
ンループ伝達特性を考える。比較器１の出力をＶｅと
し、制御回路２の伝達関数をＧとすると、制御回路２の
出力はＧＶｅとなる。ここで、パルス幅変調回路３のゲ
インをｋ1 とすると、パルス幅Ｐｗは次式で表される。
【００１０】 Ｐｗ＝ｋ1 ・Ｇ・Ｖｅ （１） インバータ４の周期をＴ、電源電圧をＶｃｃとすると、
フィルタ５の出力Ｖｏは、 Ｖｏ＝Ｐｗ・Ｖｃｃ／Ｔ＝ｋ1 ・Ｇ・Ｖｅ・Ｖｃｃ／Ｔ （２） となる。負荷６として勾配コイルを用いた場合、勾配コ
イル６のインピーダンスをＺとし、電流検出器７とＩ／
Ｖ変換器８のゲインをｋ2 とすると、比較器１にフィー
ドバックされる電圧Ｖｆは、 Ｖｆ＝ｋ1 ・ｋ2 ・Ｇ・Ｖｅ・Ｖｃｃ／Ｔ・Ｚ （３） となる。これより、オープンループの伝達関数は ｋ1 ・ｋ2 ・Ｇ・Ｖｃｃ／Ｔ・Ｚ （４） となり、電源電圧Ｖｃｃに比例することが分かる。
フィルタ５の出力Ｖｏは、 Ｖｏ＝Ｐｗ・Ｖｃｃ／Ｔ＝ｋ1 ・Ｇ・Ｖｅ・Ｖｃｃ／Ｔ （２） となる。負荷６として勾配コイルを用いた場合、勾配コ
イル６のインピーダンスをＺとし、電流検出器７とＩ／
Ｖ変換器８のゲインをｋ2 とすると、比較器１にフィー
ドバックされる電圧Ｖｆは、 Ｖｆ＝ｋ1 ・ｋ2 ・Ｇ・Ｖｅ・Ｖｃｃ／Ｔ・Ｚ （３） となる。これより、オープンループの伝達関数は ｋ1 ・ｋ2 ・Ｇ・Ｖｃｃ／Ｔ・Ｚ （４） となり、電源電圧Ｖｃｃに比例することが分かる。
【００１１】
【考案が解決しようとする課題】ところが、電源電圧Ｖ
ｃｃは商用電源を単に平滑整流したものが多く、商用周
波数で変動している。また、ＭＲＩにおいては、勾配出
力の波形は、瞬時値が大きいパルス状のものであること
が多いので、電源のもつ出力インピーダンスにより電源
電圧Ｖｃｃが大きく変動する場合もある。
ｃｃは商用電源を単に平滑整流したものが多く、商用周
波数で変動している。また、ＭＲＩにおいては、勾配出
力の波形は、瞬時値が大きいパルス状のものであること
が多いので、電源のもつ出力インピーダンスにより電源
電圧Ｖｃｃが大きく変動する場合もある。
【００１２】図５は出力電流と電源電圧の関係を示す図
である。（ａ）は出力電流Ｉを、（ｂ）は電源電圧Ｖｃ
ｃをそれぞれ示している。出力電流Ｉが立ち上がる領域
Ａでは、電源電圧Ｖｃｃは、出力インピーダンスと負荷
インピーダンスによる分圧の影響を受け、低下してい
る。（ｂ）において、Ｂ領域は整流によるリプルを示し
ている。
である。（ａ）は出力電流Ｉを、（ｂ）は電源電圧Ｖｃ
ｃをそれぞれ示している。出力電流Ｉが立ち上がる領域
Ａでは、電源電圧Ｖｃｃは、出力インピーダンスと負荷
インピーダンスによる分圧の影響を受け、低下してい
る。（ｂ）において、Ｂ領域は整流によるリプルを示し
ている。
【００１３】このような場合には、（４）式より明らか
なように系の伝達特性が変化することになり、応答特性
の劣化や、場合によっては発振を引き起こすおそれもあ
る。また、通常、電源電圧Ｖｃｃは、要求される最大出
力電圧が出力できる、必要最小限の値にすることが多い
（出力のスイッチングノイズ等は電源電圧が小さい程小
さい）。ところが、要求される仕様が変更になって、電
源電圧Ｖｃｃも変更となり、系の伝達特性が変化してし
まい、このため制御回路２に変更を加える必要があり、
種々の場合に対応しずらいという問題があった。
なように系の伝達特性が変化することになり、応答特性
の劣化や、場合によっては発振を引き起こすおそれもあ
る。また、通常、電源電圧Ｖｃｃは、要求される最大出
力電圧が出力できる、必要最小限の値にすることが多い
（出力のスイッチングノイズ等は電源電圧が小さい程小
さい）。ところが、要求される仕様が変更になって、電
源電圧Ｖｃｃも変更となり、系の伝達特性が変化してし
まい、このため制御回路２に変更を加える必要があり、
種々の場合に対応しずらいという問題があった。
【００１４】本考案はこのような課題に鑑みてなされた
ものであって、電源電圧の変化により系の伝達特性が影
響を受けないようにしたスイッチング電源を提供するこ
とを目的としている。
ものであって、電源電圧の変化により系の伝達特性が影
響を受けないようにしたスイッチング電源を提供するこ
とを目的としている。
【００１５】
【課題を解決するための手段】前記した課題を解決する
本考案は、司令電圧とフィードバック信号との差を求め
る比較器と、該比較器の出力を受けて系の応答特性を決
める制御回路と、該制御回路の出力をその第１の入力
に、電源電圧に対応した信号を第２の入力に受けて、第
１の入力を第２の入力で割算する割算器と、該割算器の
出力を受けて、所定のデューティ比率で電源電圧をスイ
ッチングして負荷を駆動すると共に、負荷に流れる電流
を検出して、前記フィードバック信号として与えるイン
バータ部とで構成されたことを特徴としている。
本考案は、司令電圧とフィードバック信号との差を求め
る比較器と、該比較器の出力を受けて系の応答特性を決
める制御回路と、該制御回路の出力をその第１の入力
に、電源電圧に対応した信号を第２の入力に受けて、第
１の入力を第２の入力で割算する割算器と、該割算器の
出力を受けて、所定のデューティ比率で電源電圧をスイ
ッチングして負荷を駆動すると共に、負荷に流れる電流
を検出して、前記フィードバック信号として与えるイン
バータ部とで構成されたことを特徴としている。
【００１６】
【作用】割算器を設け、制御回路出力を電源電圧に対応
した信号で割るようにした。この結果、（４）式より明
らかなように系の伝達特性に電源電圧Ｖｃｃを含む成分
がなくなり、電源電圧の変化により系の伝達特性が影響
を受けなくなる。これにより、安定な制御動作を行なう
ことができるようになる。
した信号で割るようにした。この結果、（４）式より明
らかなように系の伝達特性に電源電圧Ｖｃｃを含む成分
がなくなり、電源電圧の変化により系の伝達特性が影響
を受けなくなる。これにより、安定な制御動作を行なう
ことができるようになる。
【００１７】
【実施例】以下、図面を参照して本考案の実施例を詳細
に説明する。図１は本考案の原理ブロック図である。図
３と同一のものは、同一の符号を付して示す。図におい
て、１は司令電圧Ｖｉｎとフィードバック信号Ｖｆとの
差を求める比較器、２は該比較器１の出力を受けて系の
応答特性を決める制御回路、１０は該制御回路２の出力
Ｖｅをその第１の入力に、電源電圧Ｖｃｃに対応した信
号を第２の入力に受けて第１の入力を第２の入力で割算
する割算器、２０は該割算器１０の出力を受けて、所定
のデューティ比率で電源電圧をスイッチングして負荷６
を駆動すると共に、負荷６に流れる電流を検出して、前
記フィードバック信号として与えるインバータ部であ
る。
に説明する。図１は本考案の原理ブロック図である。図
３と同一のものは、同一の符号を付して示す。図におい
て、１は司令電圧Ｖｉｎとフィードバック信号Ｖｆとの
差を求める比較器、２は該比較器１の出力を受けて系の
応答特性を決める制御回路、１０は該制御回路２の出力
Ｖｅをその第１の入力に、電源電圧Ｖｃｃに対応した信
号を第２の入力に受けて第１の入力を第２の入力で割算
する割算器、２０は該割算器１０の出力を受けて、所定
のデューティ比率で電源電圧をスイッチングして負荷６
を駆動すると共に、負荷６に流れる電流を検出して、前
記フィードバック信号として与えるインバータ部であ
る。
【００１８】このように構成された装置において、系の
伝達特性には（４）式に示すように電源電圧Ｖｃｃが含
まれる。このＶｃｃを含む制御回路２の出力を割算器１
０の第１の入力に、第２の入力に電源電圧Ｖｃｃに対応
した信号を与える。割算器１０は第１の入力を第２の入
力で割る演算を行なう。この結果、割算器１０の出力
は、（４）式より ｋ1 ・ｋ2 ・Ｇ・Ｖｃｃ／Ｔ・Ｚ×１／Ｖｃｃ ＝ｋ1 ・ｋ2 ・Ｇ／Ｔ・Ｚ （５） となり、電源電圧Ｖｃｃに関する成分を含まなくなる。
従って、電源電圧Ｖｃｃの変動に影響されずに制御を行
なうことができるようになり、安定なフィードバック動
作が可能となる。
伝達特性には（４）式に示すように電源電圧Ｖｃｃが含
まれる。このＶｃｃを含む制御回路２の出力を割算器１
０の第１の入力に、第２の入力に電源電圧Ｖｃｃに対応
した信号を与える。割算器１０は第１の入力を第２の入
力で割る演算を行なう。この結果、割算器１０の出力
は、（４）式より ｋ1 ・ｋ2 ・Ｇ・Ｖｃｃ／Ｔ・Ｚ×１／Ｖｃｃ ＝ｋ1 ・ｋ2 ・Ｇ／Ｔ・Ｚ （５） となり、電源電圧Ｖｃｃに関する成分を含まなくなる。
従って、電源電圧Ｖｃｃの変動に影響されずに制御を行
なうことができるようになり、安定なフィードバック動
作が可能となる。
【００１９】図２は本考案の一実施例を示す構成ブロッ
ク図である。図１，図３と同一のものは、同一の符号を
付して示す。図において、１は司令電圧Ｖｉｎとフィー
ドバック信号Ｖｆとの差を求める比較器、２は該比較器
１の出力を受けて系の応答特性を決める制御回路、１０
は該制御回路２の出力Ｖｅをその第１の入力に、電源電
圧Ｖｃｃに対応した信号を第２の入力に受けて第１の入
力を第２の入力で割算する割算器、２０は該割算器１０
の出力を受けて、所定のデューティ比率で電源電圧をス
イッチングして勾配コイル６を駆動すると共に、勾配コ
イル６に流れる電流を検出して、前記フィードバック信
号として与えるインバータ部である。
ク図である。図１，図３と同一のものは、同一の符号を
付して示す。図において、１は司令電圧Ｖｉｎとフィー
ドバック信号Ｖｆとの差を求める比較器、２は該比較器
１の出力を受けて系の応答特性を決める制御回路、１０
は該制御回路２の出力Ｖｅをその第１の入力に、電源電
圧Ｖｃｃに対応した信号を第２の入力に受けて第１の入
力を第２の入力で割算する割算器、２０は該割算器１０
の出力を受けて、所定のデューティ比率で電源電圧をス
イッチングして勾配コイル６を駆動すると共に、勾配コ
イル６に流れる電流を検出して、前記フィードバック信
号として与えるインバータ部である。
【００２０】インバータ部２０において、３は割算器１
０の出力を受けて、対応したパルス幅のスイッチング信
号を作成するパルス幅変調回路、４は該パルス幅変調回
路３の出力を受けて勾配コイル６を駆動するインバー
タ、５は該インバータ４の出力を受けてノイズ成分を除
去するフィルタ、７は勾配コイル６に流れる電流を検出
する電流検出器、８は該電流検出器７の出力を受けて電
圧信号に変換して、前記フィードバック信号とするＩ／
Ｖ変換器である。電流検出器７としては、例えば電流／
電圧変換用の抵抗の他、ＣＴ（電流トランス）等を用い
ることができる。このように構成された装置の動作を説
明すれば、以下のとおりである。
０の出力を受けて、対応したパルス幅のスイッチング信
号を作成するパルス幅変調回路、４は該パルス幅変調回
路３の出力を受けて勾配コイル６を駆動するインバー
タ、５は該インバータ４の出力を受けてノイズ成分を除
去するフィルタ、７は勾配コイル６に流れる電流を検出
する電流検出器、８は該電流検出器７の出力を受けて電
圧信号に変換して、前記フィードバック信号とするＩ／
Ｖ変換器である。電流検出器７としては、例えば電流／
電圧変換用の抵抗の他、ＣＴ（電流トランス）等を用い
ることができる。このように構成された装置の動作を説
明すれば、以下のとおりである。
【００２１】今、電源電圧Ｖｃｃがあるスイッチング周
波数のあるデューティ比率で、スイッチングされ、勾配
コイル６に電流が流れているものとする。この時の、勾
配コイル６に流れる電流の値は電流検出器７で検出され
る。検出された電流値は、続くＩ／Ｖ変換器８に入って
電圧信号に変換される。このＩ／Ｖ変換器８の出力が、
フィードバック信号Ｖｆとして比較器１に与えられる。
波数のあるデューティ比率で、スイッチングされ、勾配
コイル６に電流が流れているものとする。この時の、勾
配コイル６に流れる電流の値は電流検出器７で検出され
る。検出された電流値は、続くＩ／Ｖ変換器８に入って
電圧信号に変換される。このＩ／Ｖ変換器８の出力が、
フィードバック信号Ｖｆとして比較器１に与えられる。
【００２２】比較器１は、勾配コイル６に流す電流値に
対応した司令電圧Ｖｉｎとフィードバック信号Ｖｆとの
差分を演算する。この差分信号Ｖｅは、続く制御回路２
に入って系の応答特性を決定する。制御回路２の出力
は、割算器１０の一方の入力（Ｘ入力）に入る。一方、
割算器１０の他方の入力（Ｙ入力）には電源電圧Ｖｃｃ
に対応した信号が入っている。
対応した司令電圧Ｖｉｎとフィードバック信号Ｖｆとの
差分を演算する。この差分信号Ｖｅは、続く制御回路２
に入って系の応答特性を決定する。制御回路２の出力
は、割算器１０の一方の入力（Ｘ入力）に入る。一方、
割算器１０の他方の入力（Ｙ入力）には電源電圧Ｖｃｃ
に対応した信号が入っている。
【００２３】前述したように、Ｘ入力には（４）式に示
すように電源電圧Ｖｃｃ成分が含まれている。割算器１
０は、Ｘ／Ｙなる演算を行なう。従って、その出力端子
ＺＯから出力される信号には、電源電圧Ｖｃｃ成分は含
まれなくなる。この電源電圧成分が除去された信号は、
パルス幅変調回路３に入る。該パルス幅変調回路３は、
入力差分信号Ｖｅに応じたパルス幅のスイッチングパル
スを出力する。インバータ４は、このパルス幅変調回路
３の出力に応じて、電源電圧Ｖｃｃをスイッチングす
る。この結果、勾配コイル６には電流が流れることにな
る。
すように電源電圧Ｖｃｃ成分が含まれている。割算器１
０は、Ｘ／Ｙなる演算を行なう。従って、その出力端子
ＺＯから出力される信号には、電源電圧Ｖｃｃ成分は含
まれなくなる。この電源電圧成分が除去された信号は、
パルス幅変調回路３に入る。該パルス幅変調回路３は、
入力差分信号Ｖｅに応じたパルス幅のスイッチングパル
スを出力する。インバータ４は、このパルス幅変調回路
３の出力に応じて、電源電圧Ｖｃｃをスイッチングす
る。この結果、勾配コイル６には電流が流れることにな
る。
【００２４】この時、勾配コイル６に流れる電流は、電
流検出器７により検出され、Ｉ／Ｖ変換器８に送られ
る。Ｉ／Ｖ変換器８は、出力電流に対応したフィードバ
ック信号Ｖｆを比較器１に入力する。比較器１は、司令
信号Ｖｉｎとフィードバック信号Ｖｆとの差分をとり差
分信号Ｖｅとして制御回路２に印加する。このような一
連のフィードバック制御において、勾配コイル６に流れ
る電流は、司令電圧Ｖｉｎに対応したものとなる。しか
も、本考案によればフィードバックループの制御信号に
電源電圧成分Ｖｃｃが含まれていないので、電源電圧成
分Ｖｃｃが変動しても、フィードバック制御を安定に行
なうことができる。このようにして、本考案によれば電
源電圧の変化により系の伝達特性が影響を受けないスイ
ッチング電源を実現することができる。そして、系の応
答特性の劣化や発振等がなく、制御動作も安定する。
流検出器７により検出され、Ｉ／Ｖ変換器８に送られ
る。Ｉ／Ｖ変換器８は、出力電流に対応したフィードバ
ック信号Ｖｆを比較器１に入力する。比較器１は、司令
信号Ｖｉｎとフィードバック信号Ｖｆとの差分をとり差
分信号Ｖｅとして制御回路２に印加する。このような一
連のフィードバック制御において、勾配コイル６に流れ
る電流は、司令電圧Ｖｉｎに対応したものとなる。しか
も、本考案によればフィードバックループの制御信号に
電源電圧成分Ｖｃｃが含まれていないので、電源電圧成
分Ｖｃｃが変動しても、フィードバック制御を安定に行
なうことができる。このようにして、本考案によれば電
源電圧の変化により系の伝達特性が影響を受けないスイ
ッチング電源を実現することができる。そして、系の応
答特性の劣化や発振等がなく、制御動作も安定する。
【００２５】
【考案の効果】以上、詳細に説明したように、本考案に
よれば電源電圧の変化により系の伝達特性が影響を受け
ないスイッチング電源を実現することができ、実用上の
効果が大きい。
よれば電源電圧の変化により系の伝達特性が影響を受け
ないスイッチング電源を実現することができ、実用上の
効果が大きい。
【図１】本考案の原理ブロック図である。
【図２】本考案の一実施例を示す構成ブロック図であ
る。
る。
【図３】従来のスイッチング電源の構成例を示す構成ブ
ロック図である。
ロック図である。
【図４】インバータの構成例を示す回路図である。
【図５】出力電流と電源電圧の関係を示す図である。
１ 比較器 ２ 制御回路 ６ 負荷 １０ 割算器 ２０ インバータ部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) A61B 5/055 H02M 3/00 - 3/44 H02M 7/42 - 7/98
Claims (3)
- 【請求項１】 司令電圧とフィードバック信号との差を
求める比較器（１）と、 該比較器（１）の出力を受けて系の応答特性を決める制
御回路（２）と、 該制御回路（２）の出力をその第１の入力に、電源電圧
に対応した信号を第２の入力に受けて、第１の入力を第
２の入力で割算する割算器（１０）と、 該割算器（１０）の出力を受けて、所定のデューティ比
率で電源電圧をスイッチングして負荷（６）を駆動する
と共に、負荷（６）に流れる電流を検出して、前記フィ
ードバック信号として与えるインバータ部（２０）とで
構成されたスイッチング電源。 - 【請求項２】 前記負荷（６）に流れる電流が、司令電
圧に対応した値になるように、インバータ部（２０）は
そのスイッチングパルスのパルス幅を調整するようにし
たことを特徴とする請求項１記載のスイッチング電源。 - 【請求項３】 前記インバータ部（２０）は、 割算器（１０）の出力を受けて、対応したパルス幅のス
イッチング信号を作成するパルス幅変調回路（３）と、 該パルス幅変調回路（３）の出力を受けて負荷（６）を
駆動するインバータ（４）と、 該インバータ（４）の出力を受けてノイズ成分を除去す
るフィルタ（５）と、 負荷（６）に流れる電流を検出する電流検出器（７）
と、 該電流検出器（７）の出力を受けて電圧信号に変換し
て、前記フィードバック信号とするＩ／Ｖ変換器（８）
とから構成されたことを特徴とする請求項１記載のスイ
ッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1442093U JP2593250Y2 (ja) | 1993-03-26 | 1993-03-26 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1442093U JP2593250Y2 (ja) | 1993-03-26 | 1993-03-26 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0674104U JPH0674104U (ja) | 1994-10-21 |
| JP2593250Y2 true JP2593250Y2 (ja) | 1999-04-05 |
Family
ID=11860534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1442093U Expired - Lifetime JP2593250Y2 (ja) | 1993-03-26 | 1993-03-26 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2593250Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663647A (en) * | 1995-12-29 | 1997-09-02 | General Electric Company | Switching gradient amplifier with adjustable DC bus voltage |
-
1993
- 1993-03-26 JP JP1442093U patent/JP2593250Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0674104U (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441597B1 (en) | Method and apparatus for sensing output inductor current in a DC-to-DC power converter | |
| US5475296A (en) | Digitally controlled switchmode power supply | |
| CN100481691C (zh) | 直流-直流转换器 | |
| US6385067B2 (en) | Analog/digital PWM control circuit of a winding | |
| US7310582B2 (en) | Electromagnetic flow meter with reduced power consumption and reduced exciting current | |
| JP5038841B2 (ja) | スイッチング電源装置 | |
| JP2790263B2 (ja) | 電流モード制御式コンバータ回路 | |
| US4553198A (en) | Power converter symmetry correction circuit | |
| JPH11178329A (ja) | 電流モードスイッチング変換器 | |
| US20230361683A1 (en) | Power supply system apparatus | |
| JP2593250Y2 (ja) | スイッチング電源 | |
| JP2515650B2 (ja) | 力率改善回路および力率改善回路を用いたスイッチング電源回路 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JP2735918B2 (ja) | 正負両出力形電源装置 | |
| JPH10215569A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004180294A (ja) | 電力増幅装置 | |
| JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| JP3560100B2 (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JP3210185B2 (ja) | Ｄｃ／ｄｃコンバータ制御回路 | |
| JP2002142456A (ja) | 直流電源装置 | |
| JP3191756B2 (ja) | スイッチング電源装置 | |
| JPH0640471Y2 (ja) | 電源装置 | |
| JPH02280670A (ja) | 電源装置 | |
| JPH10225109A (ja) | 正負電圧出力ｄｃ−ｄｃコンバータ | |
| JPH0121700B2 (ja) |