JP2515650B2 - 力率改善回路および力率改善回路を用いたスイッチング電源回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング電源回路
に使用されるコンデンサ・インプット型整流回路などの
力率改善回路およびこの力率改善回路を用いたスイッチ
ング電源回路に関するものである。

【０００２】

【従来の技術】一般に、昇圧チョッパ回路は、図５に示
すように、交流電源１０をブリッジ型全波整流器１１で
全波整流し、さらにコンデンサ１２で平滑化して、例え
ば、スイッチング電源のコンバータなどの負荷１３に供
給する。この回路において、ブリッジ型全波整流器１１
の直後のコンデンサ１２への入力電圧は、図６に示す整
流電圧波形のように、正弦波で、これが平滑化されてコ
ンデンサ１２の直後はリップル電圧波形となる。ところ
が、コンデンサ１２への入力電流は、入力電圧がコンデ
ンサ１２の電圧より高いときだけしか流れず、入力電圧
が正弦波であるのに、電流波形としては、導通角の狭
い、ピークの大きな波形となり、波高値が高くなる。し
たがって、力率が０．５程度と極めて悪くなる。

【０００３】そこで、従来より力率改善回路が使用され
ている。従来の力率改善回路は、図７に示すように、昇
圧チョッパと呼ばれるブースト回路が使用され、制御Ｉ
Ｃは、図８に示すような力率改善専用のＩＣ２１が使用
されている。これをさらに詳しく説明すると、図７にお
いて、交流電源１０をブリッジ型全波整流器１１の入力
側に結合し、このブリッジ型全波整流器１１の出力側
に、基本的昇圧チョッパ回路２４となるインダクタ１
４、ダイオード１５およびＭＯＳ−ＦＥＴなどのスイッ
チング素子１６が結合されている。さらにコンデンサ１
２、負荷１３が結合されている。前記ブリッジ型全波整
流器１１の出力側には、入力電圧波形を電流入力信号と
して検出するための抵抗１８を介して力率改善専用ＩＣ
２１の〔６〕ピンに結合され、また、抵抗１９とコンデ
ンサ２０の積分回路を介して実効入力電圧として〔８〕
ピンに結合されている。前記インダクタ１４の電流検出
用の抵抗１７が入力電流波形検出用として〔５〕ピンに
結合され、出力電圧検出端子が〔１１〕ピンに結合さ
れ、ＰＷＭ出力用の〔１６〕ピンが前記スイッチング素
子１６のゲートに結合されている。

【０００４】

【発明が解決しようとする課題】以上のように、従来の
図７においては、出力電圧を一定にし、かつ、入力電流
を入力電圧に相似した波形にするために、力率改善専用
ＩＣ２１の入力信号としては、入力電圧波形、実効入力
電圧、入力電流波形および出力電圧を、それぞれ適当な
検出手段にて検出し、４つの個別の入力端子である
〔６〕ビン、〔８〕ピン、〔５〕ピンおよび〔１１〕ピ
ンへの入力を二乗回路や乗算回路を用いて同時に制御す
ることによって達成されるものである。前記力率改善専
用ＩＣ２１は、制御が複雑であるばかりか、力率改善専
用ＩＣ２１の周辺の回路部品が多くなるため、複雑で高
価な制御回路になるという問題があった。

【０００５】本発明は、スイッチング電源回路に使用さ
れるコンデンサ・インプット型整流回路などの力率改善
回路において、制御が簡素化され、かつ、安価な制御回
路を得ることを目的とするものである。

【０００６】

【課題を解決するための手段】本発明は、全波整流した
電圧を昇圧チョッパ回路２４でスイッチングして一定の
出力電圧を負荷に供給する力率改善回路において、力率
改善用としてＰＷＭ制御用ＩＣ４０を用い、このＰＷＭ
制御用ＩＣ４０に内蔵した非反転誤差増幅器４１の−入
力端子〔２〕に、出力電流検出用抵抗６０と、この検出
電流によって生ずる電圧を基準電圧に対して分圧して入
力電圧に相似した反転信号として加える抵抗５７、５９
とを接続し、前記非反転誤差増幅器４１の＋入力端子
〔１〕に、前記出力電圧を分圧する抵抗５３、５４と、
前記抵抗５４と並列に接続され、前記抵抗５３との充電
時定数により出力電圧のリップル電圧を３×π／４だけ
位相が遅れるように調整するコンデンサ５５とを接続
し、前記非反転誤差増幅器４１の出力側に、この非反転
誤差増幅器４１の出力と、発振器４７による３角波とを
比較してＰＷＭ変調信号を得るためのコンパレータ４３
を接続し、このコンパレータ４３を前記昇圧チョッパ回
路２４のスイッチ素子１６に結合してなることを特徴と
する力率改善回路である。

【０００７】

【作用】出力電圧を一定にし、かつ、入力電流を入力電
圧と相似形にするには、非反転誤差増幅器４１の−入力
端子〔２〕に、入力電流を入力波形に相似した波形にす
るために、入力電圧に対して反転している微小信号を注
入するとともに、基準電圧Ｖｒｅｆを印加する。また、
＋入力端子〔１〕には、出力電圧を抵抗５３、５４で分
圧した信号を加える。

【０００８】このままの信号では、非反転誤差増幅器４
１の＋入力端子〔１〕と−入力端子〔２〕の電圧の位相
が一致していないので、コンデンサ５５を結合して、抵
抗５３とコンデンサ５５の充電時定数により、電圧の変
化を遅らせて、これを非反転誤差増幅器４１の＋入力端
子〔１〕の入力電圧とし、−入力端子〔２〕の入力電圧
と同じ位相にする。非反転誤差増幅器４１の出力信号
と、発振器４７の三角波信号とが、コンパレータ４３で
比較され、出力が得られる。この信号は、そのままＭＯ
Ｓ−ＦＥＴなどのスイッチング素子１６のゲート信号と
なり、昇圧チョッパ回路２４が動作する。このように、
ＰＷＭ制御用ＩＣ４０を用いて入力電流波形と出力電圧
だけで制御することができる。

【０００９】

【実施例】以下、本発明の一実施例を図１ないし図３に
基づいて説明する。図１における昇圧チョッパ回路は、
基本的には、図７と同様、交流電源１０をブリッジ型全
波整流器１１の入力側に結合し、このブリッジ型全波整
流器１１の出力側に、基本的昇圧チョッパ回路２４とな
るインダクタ１４、ダイオード１５およびＭＯＳ−ＦＥ
Ｔなどのスイッチング素子１６を結合し、さらにコンデ
ンサ１２、負荷１３を結合してなるものである。

【００１０】このような昇圧チョッパ回路２４におい
て、本発明では、力率改善専用ＩＣ２１に代えて汎用の
ＰＷＭ制御用ＩＣ４０を用い、入力電圧波形、実効入力
電圧、入力電流波形および出力電圧の４つの個別の入力
のうち、入力電圧波形と実効入力電圧とを使用しない
で、入力電流波形と出力電圧だけで制御するものであ
る。

【００１１】前記ＰＷＭ制御用ＩＣ４０は、図２に示す
ように、第１の非反転誤差増幅器４１、第２の非反転誤
差増幅器４２、コンパレータ４３、アンド回路４４、イ
ンバータ回路４５、フリップ・フロップ回路４６、発振
器４７、基準電圧調整器４８、ナンド回路４９、ナンド
回路５０、トランジスタ５１、トランジスタ５２からな
る。また、＋入力端子〔１〕ピンから〔１６〕ピンは、
入出力端子である。

【００１２】前記コンデンサ１２の両端間には、分圧用
の抵抗５３、５４が結合され、また、抵抗５４と並列に
信号の位相を揃えるためのコンデンサ５５が挿入されて
いる。前記ブリッジ型全波整流器１１と負荷１３とのグ
ランド側のライン間には、入力電流検出用抵抗６０が挿
入され、この抵抗６０の全波整流器１１側が抵抗５９を
介して−入力端子としての〔２〕ピンに結合されてい
る。〔１４〕ピンの基準電圧Ｖｒｅｆは、抵抗５７を介
して前記〔２〕ピンに結合され、さらに直流ゲインを決
める抵抗５８を介して非反転誤差増幅器４１の出力であ
る〔３〕ピンに結合されている。その他、６１ないし６
７は抵抗を示し、６８はコンデンサを示している。

【００１３】以上のような構成における作用を説明す
る。交流電源１０がブリッジ型全波整流器１１で全波整
流され、図３のａに示すような全波整流電圧が得られ
る。これがインダクタ１４、ダイオード１５、ＭＯＳ−
ＦＥＴ１６からなる昇圧チョッパ回路２４によって昇圧
チョッピングされてコンデンサ１２の両端に図３のｂの
ような商用周波数の２倍で、入力電流に対して遅れたリ
ップル電圧が発生し、負荷１３に供給される。

【００１４】つぎに、力率改善作用を説明する。出力電
圧を一定にし、かつ、入力電流を入力電圧と相似形にす
るには、第１の非反転誤差増幅器４１の−入力端子の
〔２〕ピンの入力を、出力電圧検出用の基準として使用
するため、抵抗５７を介して基準電圧Ｖｒｅｆを印加す
る。また、＋入力端子の〔１〕ピンには、出力電圧信号
を加える。これらの信号を第１の非反転誤差増幅器４１
で誤差増幅するに先立ち、入力電圧の谷部でオン時間が
広く、入力電圧の山部でオン時間が狭いパルス信号を得
るため、基準電圧波形として第１の非反転誤差増幅器４
１の−入力端子の〔２〕ピンに、入力電圧に対して反転
している微小信号を注入する。

【００１５】具体的には、出力電流検出用抵抗６０に流
れる図３のｈに示すような電流によって生ずる電圧Ｒｏ
・ｉを注入すると、第１の非反転誤差増幅器４１の−入
力端子の〔２〕ピンの入力電圧Ｖ（−）は、図３のｄに
示すように、基準電圧Ｖｒｅｆと、入力電圧に対して反
転している微小信号とが加算された波形となる。 また、第１の非反転誤差増幅器４１の＋入力端子の
〔１〕ピンの入力電圧Ｖ（＋）は、出力電圧を抵抗で分
圧したつぎのような信号が入力される。

【００１６】このままの信号では、第１の非反転誤差増
幅器４１の＋入力端子における〔１〕ピンの電圧位相が
入力電流に対して位相ずれしており、−入力端子の
〔２〕ピンの電圧は、図３のｂに示すように、商用周波
数の２倍で、入力電流に対して遅れており、位相が一致
していないので、位相を合わせなければならない。そこ
で、出力電圧を分圧する抵抗５４と並列にコンデンサ５
５を結合して、抵抗５３とコンデンサ５５の充電時定数
により、図３のｃのように電圧の変化を遅らせて、これ
を第１の非反転誤差増幅器４１の＋入力端子〔１〕の入
力電圧とし、−入力端子〔２〕の入力電圧と同じ位相に
して誤差増幅する。具体的には、第１の非反転誤差増幅
器４１の＋入力端子〔１〕の入力電圧は、第１の非反転
誤差増幅器４１の−入力端子〔２〕ピンの入力電圧に対
して、３×π／４だけ位相が遅れるようにコンデンサ５
５の容量を調整する。

【００１７】この状態で第１の非反転誤差増幅器４１に
より誤差増幅すると、増幅度が高すぎるので、抵抗５８
を調整することによって、第１の非反転誤差増幅器４１
の出力を図３のｅのように設定する。この第１の非反転
誤差増幅器４１の出力信号である図３のｅの信号と、発
振器４７の図３のｆの三角波信号とが、コンパレータ４
３で比較され、図３のｇのような入力電圧の谷部分で
は、オン時間が広く（昇圧比大）、入力電圧の山部分で
は、オン時間が狭い（昇圧比小）パルス信号が得られ
る。この信号は、そのままＭＯＳ−ＦＥＴなどのスイッ
チング素子１６のゲート信号となり、昇圧チョッパ回路
２４が動作する。なお、図１において、スイッチング素
子１６の前段のバッファ回路９１は、ＭＯＳ−ＦＥＴな
どからなるスイッチング素子１６のゲート容量が大きい
場合に用いられる回路である。このように、ＰＷＭ制御
用ＩＣ４０を用いて入力電流波形と出力電圧だけで制御
することができる。

【００１８】つぎに、本発明の力率改善回路の過電流保
護回路は、第２の非反転誤差増幅器４２の端子の〔１
６〕ピンに、基準電圧を抵抗６１と抵抗６３で分圧して
入力し、端子の〔１５〕ピンは、インダクタ１４の電流
を出力電流検出用抵抗６０で検出して抵抗６４を介して
入力し、基準電圧を越える電流に対してパルス幅を制御
し、ＭＯＳ−ＦＥＴなどのスイッチング素子１６のオン
時間を制限することでなし得るものである。過電流動作
点Ｉｏｃｐは、つぎのようになる。 となる。本発明では、図２に示すブロック構成の汎用Ｐ
ＷＭ制御ＩＣを用いたが、これに限定されるものではな
く、基準電圧、三角波発振器、誤差増幅器、コンパレー
タなどの内蔵された汎用ＰＷＭ制御ＩＣであれば応用で
きる。

【００１９】つぎに、本発明の力率改善回路をスイッチ
ング電源回路に応用した例を説明する。図４において、
７０は付加されたスイッチング電源で、このスイッチン
グ電源７０の＋側入力には、トランス７１の１次巻線７
２が結合され、この１次巻線７２に、ＭＯＳ−ＦＥＴか
らなるスイッチング素子７３を結合する。このスイッチ
ング素子７３のゲートには、スイッチングレギュレータ
用の制御ＩＣ７４が結合されている。前記トランス７１
の２次巻線７５には、整流器７６、転流用整流器７７、
リアクタ７８、コンデンサ７９を介して直流出力端子８
０、８１が結合されている。また、出力端子８０、８１
間には、誤差検出用のフィードバック回路８２が結合さ
れている。さらに、フォトインタラプタなどの絶縁手段
８３を介して前記制御ＩＣ７４に結合されている。

【００２０】前記トランス７１の補助巻線８４には、整
流器８５、コンデンサ８６からなる力率改善回路用の電
源が結合されているとともに、整流器８８、コンデンサ
８９、抵抗９０からなる前記制御ＩＣ用の電源が結合さ
れている。

【００２１】以上のような構成において、力率改善回路
で力率改善された直流出力がトランス７１、スイッチン
グ素子７３に供給され、ここで、チョッピングされてト
ランス７１の２次巻線７５に交流出力を得て、これを整
流、平滑化して出力端子８０、８１に直流電力を得る。
ここで、出力電圧に変動が生ずると、フィードバック回
路８２、絶縁手段８３を介して制御ＩＣ７４に信号を送
り、パルス幅制御、周波数制御などにより一定電圧を得
る。前記実施例では、スイッチング電源回路をフォワー
ド方式で記載したが、これに限定されるものではない。

【００２２】

【発明の効果】本発明は、上述のように、スイッチング
電源に使用される汎用のＰＷＭ制御ＩＣを用いたので、
乗算回路などの特殊な回路を採用した力率改善回路専用
ＩＣを用いなくとも、簡単な回路構成で、力率改善回路
が得られる。したがって、価格の低減と部品点数の削減
による信頼性の向上が期待できる。

【図面の簡単な説明】

【図１】本発明による力率改善回路の一実施例を示す電
気回路図である。

【図２】汎用のＰＷＭ制御ＩＣの説明図である。

【図３】各部の波形図である。

【図４】本発明による力率改善回路を用いたスイッチン
グ電源回路の一実施例を示す電気回路図である。

【図５】昇圧チョッパのない整流回路図である。

【図６】電流、電圧波形図である。

【図７】従来の力率改善回路図である。

【図８】力率改善専用ＩＣの説明図である。

【符号の説明】

１０…交流電源、１１…ブリッジ型全波整流器、１２…
コンデンサ、１３…負荷、１４…リアクタ、１５…ダイ
オード、１６…ＭＯＳ−ＦＥＴなどのスイッチング素
子、１７…抵抗、１８…抵抗、１９…抵抗、２０…コン
デンサ、２１…力率改善専用ＩＣ、２４…昇圧チョッパ
回路、４０…ＰＷＭ制御用ＩＣ、４１…第１の非反転誤
差増幅器、４２…第２の非反転誤差増幅器、４３…コン
パレータ、４４…アンド回路、４５…インバータ、４６
…フリップ・フロップ回路、４７…発振器、４８…基準
電圧調整器、４９…ナンド回路、５０Ｈ…ナンド回路、
５１…トランジスタ、５２…トランジスタ、５３…抵
抗、５４…抵抗、５５…コンデンサ、５６…基準電圧Ｖ
ｒｅｆ、５７…抵抗、５８…抵抗、５９…抵抗、６０…
入力電流検出用抵抗、６１…抵抗、６２…抵抗、６３…
抵抗、６４…抵抗、６７…抵抗、６８…コンデンサ、７
０…スイッチング電源、７１…トランス、７２…１次巻
線、７３…スイッチング素子、７４…制御ＩＣ、７５…
２次巻線、７６…整流器、７７…転流用整流器、７８…
リアクタ、７９…コンデンサ、８０…出力端子、８１…
出力端子、８２…フィードバック回路、８３…絶縁手
段、８４…補助巻線、８５…整流器、８６…コンデン
サ、８８…整流器、８９…コンデンサ、９０…抵抗、９
１…バッファ回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 全波整流した電圧を昇圧チョッパ回路２
   ４でスイッチングして一定の出力電圧を負荷に供給する
   力率改善回路において、力率改善用としてＰＷＭ制御用
   ＩＣ４０を用い、このＰＷＭ制御用ＩＣ４０に内蔵した
   非反転誤差増幅器４１の−入力端子〔２〕に、出力電流
   検出用抵抗６０と、この検出電流によって生ずる電圧を
   基準電圧に対して分圧して入力電圧に相似した反転信号
   として加える抵抗５７、５９とを接続し、前記非反転誤
   差増幅器４１の＋入力端子〔１〕に、前記出力電圧を分
   圧する抵抗５３、５４と、前記抵抗５４と並列に接続さ
   れ、前記抵抗５３との充電時定数により出力電圧のリッ
   プル電圧を３×π／４だけ位相が遅れるように調整する
   コンデンサ５５とを接続し、前記非反転誤差増幅器４１
   の出力側に、この非反転誤差増幅器４１の出力と、発振
   器４７による三角波とを比較してＰＷＭ変調信号を得る
   ためのコンパレータ４３を接続し、このコンパレータ４
   ３を前記昇圧チョッパ回路２４のスイッチ素子１６に結
   合してなることを特徴とする力率改善回路。
2. 【請求項２】 力率改善回路の負荷としてスイッチング
   電源のコンバータ回路を結合してなる請求項１記載の力
   率改善回路を用いたスイッチング電源回路。