JP3210185B2 - Ｄｃ／ｄｃコンバータ制御回路 - Google Patents
Ｄｃ／ｄｃコンバータ制御回路Info
- Publication number
- JP3210185B2 JP3210185B2 JP19423894A JP19423894A JP3210185B2 JP 3210185 B2 JP3210185 B2 JP 3210185B2 JP 19423894 A JP19423894 A JP 19423894A JP 19423894 A JP19423894 A JP 19423894A JP 3210185 B2 JP3210185 B2 JP 3210185B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- resistor
- output voltage
- shunt regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＤＣ／ＤＣコンバータ
制御回路に関するものであり、特に、ＤＣ／ＤＣコンバ
ータの出力電圧を誤差増幅してスイッチング素子を制御
する制御回路に関するものである。
制御回路に関するものであり、特に、ＤＣ／ＤＣコンバ
ータの出力電圧を誤差増幅してスイッチング素子を制御
する制御回路に関するものである。
【０００２】
【従来の技術】図６は主回路にフライバック型コンバー
タを例にとった一般的なＤＣ／ＤＣコンバータ制御回路
である。１は直流入力を他に供給するための高周波トラ
ンス、２は高周波トランスにより電力を負荷に供給でき
るよう直流入力電圧をスイッチングするスイッチング素
子、３はスイッチング素子２を駆動するための駆動回路
で、電源用パルス幅変調集積回路である。ＯＵＴ１、Ｏ
ＵＴ２は相互に絶縁されている出力回路であり、各々直
流電力が出力される。４、５は整流ダイオード、６、７
は平滑コンデンサであり整流回路を構成し出力は直流電
圧となる。出力回路ＯＵＴ１の場合、更にインダクタ８
とコンデンサ９でローパスフィルタを構成している。１
０、１１は出力回路ＯＵＴ１の直流出力電圧を分圧する
抵抗器である。誤差増幅回路をシャントレギュレータ１
２と抵抗器１３とコンデンサ１４とで構成し比例積分制
御（以下、ＰＩ制御という）を行う。１５はシャントレ
ギュレータ１２を動作させるための電流を得る抵抗器、
１６は駆動信号を駆動回路３に伝達するフォトカプラ、
１７はフォトカプラ１６に流れる電流を制限する抵抗
器、１８は駆動回路に相当する電源用パルス幅変調集積
回路の内部にある抵抗器、１９はコンデンサで、抵抗器
１８とコンデンサ１９とによりローパスフィルタが構成
される。
タを例にとった一般的なＤＣ／ＤＣコンバータ制御回路
である。１は直流入力を他に供給するための高周波トラ
ンス、２は高周波トランスにより電力を負荷に供給でき
るよう直流入力電圧をスイッチングするスイッチング素
子、３はスイッチング素子２を駆動するための駆動回路
で、電源用パルス幅変調集積回路である。ＯＵＴ１、Ｏ
ＵＴ２は相互に絶縁されている出力回路であり、各々直
流電力が出力される。４、５は整流ダイオード、６、７
は平滑コンデンサであり整流回路を構成し出力は直流電
圧となる。出力回路ＯＵＴ１の場合、更にインダクタ８
とコンデンサ９でローパスフィルタを構成している。１
０、１１は出力回路ＯＵＴ１の直流出力電圧を分圧する
抵抗器である。誤差増幅回路をシャントレギュレータ１
２と抵抗器１３とコンデンサ１４とで構成し比例積分制
御（以下、ＰＩ制御という）を行う。１５はシャントレ
ギュレータ１２を動作させるための電流を得る抵抗器、
１６は駆動信号を駆動回路３に伝達するフォトカプラ、
１７はフォトカプラ１６に流れる電流を制限する抵抗
器、１８は駆動回路に相当する電源用パルス幅変調集積
回路の内部にある抵抗器、１９はコンデンサで、抵抗器
１８とコンデンサ１９とによりローパスフィルタが構成
される。
【０００３】ここで、従来のＤＣ／ＤＣコンバータ制御
回路の動作について説明する。
回路の動作について説明する。
【０００４】主回路はスイッチング素子２がＯＮの期間
に入力端子である端子Ｐと端子Ｎとの間に印加された所
定の直流電力（直流入力電圧）を高周波トランス１に蓄
積し、スイッチング素子２がＯＦＦの期間になると高周
波トランス１に蓄積された電力によりＯＵＴ１、ＯＵＴ
２側の各巻線に電圧が発生する。その電圧は整流ダイオ
ード４、５と平滑コンデンサ６、７とからなる整流回路
により直流電圧に変換される。特に、ＯＵＴ１巻線では
インダクタ８とコンデンサ９とで構成されるローパスフ
ィルタで高周波成分を減衰させた直流出力電圧となる。
に入力端子である端子Ｐと端子Ｎとの間に印加された所
定の直流電力（直流入力電圧）を高周波トランス１に蓄
積し、スイッチング素子２がＯＦＦの期間になると高周
波トランス１に蓄積された電力によりＯＵＴ１、ＯＵＴ
２側の各巻線に電圧が発生する。その電圧は整流ダイオ
ード４、５と平滑コンデンサ６、７とからなる整流回路
により直流電圧に変換される。特に、ＯＵＴ１巻線では
インダクタ８とコンデンサ９とで構成されるローパスフ
ィルタで高周波成分を減衰させた直流出力電圧となる。
【０００５】出力回路ＯＵＴ１の直流出力電圧を、分圧
抵抗である抵抗器１０、１１によって分圧し、分圧電圧
を決定する。その電圧がシャントレギュレータ１２の基
準電圧よりも高いときにはシャントレギュレータ１２の
出力電圧が低くなり出力回路ＯＵＴ１の直流出力電圧と
シャントレギュレータとの電位差により抵抗器１７及び
フォトカプラ１６の発行側に流れる電流が大きくなる。
この電流がフォトカプラ１６で光絶縁され、光絶縁され
た電流は抵抗器１８とコンデンサ１９で構成されたロー
パスフィルタと通って高周波成分が減衰されるように処
理され、駆動回路３に伝達され、スイッチング素子２に
帰還がかかる。この結果、スイッチング素子２のデュー
ティ比が低下し、出力回路ＯＵＴ１、ＯＵＴ２の直流出
力電圧は低下する。
抵抗である抵抗器１０、１１によって分圧し、分圧電圧
を決定する。その電圧がシャントレギュレータ１２の基
準電圧よりも高いときにはシャントレギュレータ１２の
出力電圧が低くなり出力回路ＯＵＴ１の直流出力電圧と
シャントレギュレータとの電位差により抵抗器１７及び
フォトカプラ１６の発行側に流れる電流が大きくなる。
この電流がフォトカプラ１６で光絶縁され、光絶縁され
た電流は抵抗器１８とコンデンサ１９で構成されたロー
パスフィルタと通って高周波成分が減衰されるように処
理され、駆動回路３に伝達され、スイッチング素子２に
帰還がかかる。この結果、スイッチング素子２のデュー
ティ比が低下し、出力回路ＯＵＴ１、ＯＵＴ２の直流出
力電圧は低下する。
【０００６】一方、分圧電圧がシャントレギュレータ１
２の基準電圧よりも低いときはシャントレギュレータ１
２の出力電圧が高くなり直流出力電圧ＯＵＴ１とシャン
トレギュレータ１２の出力電圧の電位差により抵抗器１
７及びフォトカプラ１６の発光側に流れる電流が小さく
なる。この電流がフォトカプラ１６で光絶縁され、ロー
パスフィルタを通って駆動回路３に伝達され、スイッチ
ング素子２に帰還がかかり、スイッチング素子のデュー
ティ比が増加し、出力回路ＯＵＴ１、ＯＵＴ２の直流出
力電圧は増加する。
２の基準電圧よりも低いときはシャントレギュレータ１
２の出力電圧が高くなり直流出力電圧ＯＵＴ１とシャン
トレギュレータ１２の出力電圧の電位差により抵抗器１
７及びフォトカプラ１６の発光側に流れる電流が小さく
なる。この電流がフォトカプラ１６で光絶縁され、ロー
パスフィルタを通って駆動回路３に伝達され、スイッチ
ング素子２に帰還がかかり、スイッチング素子のデュー
ティ比が増加し、出力回路ＯＵＴ１、ＯＵＴ２の直流出
力電圧は増加する。
【０００７】このように、出力側の複数の直流電力の一
つを用いてスイッチング素子２に帰還をかけてデューテ
ィ比を適宜変更し、出力側の複数の巻線の直流出力電圧
を一定とする電圧維持手段を用いている。このため主回
路の負荷の変動、直流入力電圧の変化等があっても、直
流出力電圧ＯＵＴ１、ＯＵＴ２を一定電圧に保つことが
できる。また、抵抗器１０、１１を適切な抵抗値にする
ことで主回路１の直流出力電圧を所望の電圧値にするこ
とができる。
つを用いてスイッチング素子２に帰還をかけてデューテ
ィ比を適宜変更し、出力側の複数の巻線の直流出力電圧
を一定とする電圧維持手段を用いている。このため主回
路の負荷の変動、直流入力電圧の変化等があっても、直
流出力電圧ＯＵＴ１、ＯＵＴ２を一定電圧に保つことが
できる。また、抵抗器１０、１１を適切な抵抗値にする
ことで主回路１の直流出力電圧を所望の電圧値にするこ
とができる。
【０００８】
【発明が解決しようとする課題】上記のような従来のＤ
Ｃ／ＤＣコンバータ制御回路では、直流出力電圧と誤差
増幅器の出力電圧の差電圧から駆動信号を得るために、
誤差増幅回路で行っているＰＩ制御のゲインは０ｄＢよ
り下がることがない。
Ｃ／ＤＣコンバータ制御回路では、直流出力電圧と誤差
増幅器の出力電圧の差電圧から駆動信号を得るために、
誤差増幅回路で行っているＰＩ制御のゲインは０ｄＢよ
り下がることがない。
【０００９】図７において、抵抗器１０、抵抗器１３を
各々Ｒ１０、Ｒ１３とし、コンデンサ１４を１４とし、
直流出力電圧をＰ５、直流出力電圧と誤差増幅回路の出
力電圧との差電圧をＶとする。Ｐ５からＶまでの伝達関
数を求めると、
各々Ｒ１０、Ｒ１３とし、コンデンサ１４を１４とし、
直流出力電圧をＰ５、直流出力電圧と誤差増幅回路の出
力電圧との差電圧をＶとする。Ｐ５からＶまでの伝達関
数を求めると、
【００１０】
【数１】
【００１１】で示すことができる。 （１）式をボード線図で示すと図８になり、ＰＩ制御で
あることが分かる。図８から比例ゲインの値はＲ１３の
値を０にしても０ｄＢで、それ以下になり得ない。
あることが分かる。図８から比例ゲインの値はＲ１３の
値を０にしても０ｄＢで、それ以下になり得ない。
【００１２】主回路動作が連続モードである場合、主回
路の折点周波数以後において、ゲインは−４０ｄＢ／ｄ
ｅｃの傾きで減衰し、位相は−１８０度遅れる。ＰＩ制
御のゲインは一定で、位相を戻す特性はないので、従来
は一巡伝達関数が０ｄＢを交差する点（交差周波数）位
相余裕を持つために、進相補償という手段を用いてい
た。しかし、これは位相が戻るとともに、ゲインも大き
くなり、図７の抵抗器１８とコンデンサ１９で構成して
いるローパスフィルタを必要とするか、あるいはコンデ
ンサ１９の値を大きくして、ローパスフィルタの折れ点
周波数を小さくし、高周波数でゲインを下げなければノ
イズに弱くなる等の悪影響があった。
路の折点周波数以後において、ゲインは−４０ｄＢ／ｄ
ｅｃの傾きで減衰し、位相は−１８０度遅れる。ＰＩ制
御のゲインは一定で、位相を戻す特性はないので、従来
は一巡伝達関数が０ｄＢを交差する点（交差周波数）位
相余裕を持つために、進相補償という手段を用いてい
た。しかし、これは位相が戻るとともに、ゲインも大き
くなり、図７の抵抗器１８とコンデンサ１９で構成して
いるローパスフィルタを必要とするか、あるいはコンデ
ンサ１９の値を大きくして、ローパスフィルタの折れ点
周波数を小さくし、高周波数でゲインを下げなければノ
イズに弱くなる等の悪影響があった。
【００１３】一方、主回路動作が断続モードである場
合、ゲインはほぼ均一に−２０ｄＢ／ｄｅｃで減衰する
ので、交差周波数でＰＩ制御のゲインが一定、つまり位
相の後れが０度であれば位相余裕を持つことができる。
しかし、従来のＰＩ制御では高周波数でゲインを０ｄＢ
以下に減衰できない。そこで高周波数でのゲインを下げ
るため駆動回路の前でローパスフィルタ（抵抗器１８と
コンデンサ１９）を設け、ゲインを減衰させる手段を用
いている。この場合、ローパスフィルタの折れ点周波数
を交差周波数より小さくしてゲインを減衰させているの
で、制御回路の特性は折点周波数以降、ローパスフィル
タの特性となる。ローパスフィルタは１次遅れ制御であ
り、ＰＩ制御にみられるような折点周波数以上の周波数
で一定ゲインをとることがなく位相は９０度遅れで一定
になってしまう。よって主回路も９０度遅れているので
位相余裕が十分とれない等の悪影響があった。
合、ゲインはほぼ均一に−２０ｄＢ／ｄｅｃで減衰する
ので、交差周波数でＰＩ制御のゲインが一定、つまり位
相の後れが０度であれば位相余裕を持つことができる。
しかし、従来のＰＩ制御では高周波数でゲインを０ｄＢ
以下に減衰できない。そこで高周波数でのゲインを下げ
るため駆動回路の前でローパスフィルタ（抵抗器１８と
コンデンサ１９）を設け、ゲインを減衰させる手段を用
いている。この場合、ローパスフィルタの折れ点周波数
を交差周波数より小さくしてゲインを減衰させているの
で、制御回路の特性は折点周波数以降、ローパスフィル
タの特性となる。ローパスフィルタは１次遅れ制御であ
り、ＰＩ制御にみられるような折点周波数以上の周波数
で一定ゲインをとることがなく位相は９０度遅れで一定
になってしまう。よって主回路も９０度遅れているので
位相余裕が十分とれない等の悪影響があった。
【００１４】そこで、ＰＩ制御の比例ゲインを０ｄＢ以
下にし、位相余裕を持たせるための手段や、その手段に
よる悪影響をなくせるようなＤＣ／ＤＣコンバータ制御
回路の提供を課題とするものである。
下にし、位相余裕を持たせるための手段や、その手段に
よる悪影響をなくせるようなＤＣ／ＤＣコンバータ制御
回路の提供を課題とするものである。
【００１５】一方、特開平２−２０１６１４号公報にお
いて回路利得を下げ回路動作の安定化を計ることが記載
されているが、この方法では比例制御を行っているため
定常ゲインが高くとれず、外乱に弱かった。また、特開
平３−４３０８号でも出力電圧の安定を図る方策が記載
されているが、これは出力電圧が負の場合で回路構成が
異なっており、ＰＩ制御も行っていない。さらに、特公
昭６１−３２７８６号公報では、別電源の出力と誤差増
幅回路のの出力ととの差電圧によって制御しているが、
この目的は出力電圧を可変にできるというものである。
フィードバックしている電圧と、誤差増幅回路との差電
圧にはやはり出力電圧の影響を受けている。出力電圧に
別電源の電圧を上乗せしているのみで、出力電圧の影響
を受けた電圧と誤差増幅回路の出力の差電圧で制御して
いることに代わりはない。しかも、ＰＩ制御は行ってい
ない。
いて回路利得を下げ回路動作の安定化を計ることが記載
されているが、この方法では比例制御を行っているため
定常ゲインが高くとれず、外乱に弱かった。また、特開
平３−４３０８号でも出力電圧の安定を図る方策が記載
されているが、これは出力電圧が負の場合で回路構成が
異なっており、ＰＩ制御も行っていない。さらに、特公
昭６１−３２７８６号公報では、別電源の出力と誤差増
幅回路のの出力ととの差電圧によって制御しているが、
この目的は出力電圧を可変にできるというものである。
フィードバックしている電圧と、誤差増幅回路との差電
圧にはやはり出力電圧の影響を受けている。出力電圧に
別電源の電圧を上乗せしているのみで、出力電圧の影響
を受けた電圧と誤差増幅回路の出力の差電圧で制御して
いることに代わりはない。しかも、ＰＩ制御は行ってい
ない。
【００１６】この発明は、ＰＩ制御における比例ゲイン
を充分小さくすることができる実用的性能に優れた具体
的構成を持つＤＣ／ＤＣコンバータ制御回路を得ること
を目的とする
を充分小さくすることができる実用的性能に優れた具体
的構成を持つＤＣ／ＤＣコンバータ制御回路を得ること
を目的とする
【００１７】
【課題を解決するための手段】この発明は、分圧回路の
出力と誤差増幅回路の出力との差に応じてスイッチング
素子の駆動回路に入力し比例積分制御を行う具体的構成
を提供するものである。
出力と誤差増幅回路の出力との差に応じてスイッチング
素子の駆動回路に入力し比例積分制御を行う具体的構成
を提供するものである。
【００１８】
【作用】この発明のＤＣ／ＤＣコンバータ制御回路にお
いては、一定電圧専用巻線の直流出力電圧と誤差増幅回
路の出力電圧との差電圧、または定電圧化回路の出力電
圧と誤差増幅回路の出力電圧との差電圧、誤差増幅回路
の特性で一定となる電圧と誤差増幅回路の出力電圧との
差電圧によって駆動信号を得られる機構とを有するか
ら、制御回路はＰＩ制御を行いながら比例ゲインを０ｄ
Ｂよりも小さくでき、位相余裕を持たせるための手段
や、その手段による悪影響をなくすことができる。
いては、一定電圧専用巻線の直流出力電圧と誤差増幅回
路の出力電圧との差電圧、または定電圧化回路の出力電
圧と誤差増幅回路の出力電圧との差電圧、誤差増幅回路
の特性で一定となる電圧と誤差増幅回路の出力電圧との
差電圧によって駆動信号を得られる機構とを有するか
ら、制御回路はＰＩ制御を行いながら比例ゲインを０ｄ
Ｂよりも小さくでき、位相余裕を持たせるための手段
や、その手段による悪影響をなくすことができる。
【００１９】
【実施例】参考例１この参考例１は、この発明の説明をするためのものであ
って、後述する実施例１における対比説明に用いるもの
である。 図１は、主回路にフライバック型コンバータを
用いたものを示している。符号２から１７は従来例と同
様である。ここで１は出力用のトランスであるところの
２次巻線を三つ持った高周波トランスで、第１、第２お
よび第３の二次巻線を有し、第３の二次巻線として一定
電圧専用巻線２０を持つ。２１は整流ダイオード、２２
は平滑コンデンサ、２３はインダクタ、２４はコンデン
サである。インダクタ２３とコンデンサ２４とで非常に
小さい周波数のみが通過するローパスフィルタを構成
し、このローパスフィルタの出力と、抵抗器１５と抵抗
器１７の一端を接続する。抵抗器１５の他端はシャント
レギュレータ１２のカソード側に接続し、抵抗器１７の
他端はフォトカプラ１６の発光側アノード端子に接続す
る。シャントレギュレータ１２のアノード端子は、抵抗
器１１の一端とともに、直流出力電圧と一定電圧専用巻
線の直流出力電圧のグランドと共通である。
って、後述する実施例１における対比説明に用いるもの
である。 図１は、主回路にフライバック型コンバータを
用いたものを示している。符号２から１７は従来例と同
様である。ここで１は出力用のトランスであるところの
２次巻線を三つ持った高周波トランスで、第１、第２お
よび第３の二次巻線を有し、第３の二次巻線として一定
電圧専用巻線２０を持つ。２１は整流ダイオード、２２
は平滑コンデンサ、２３はインダクタ、２４はコンデン
サである。インダクタ２３とコンデンサ２４とで非常に
小さい周波数のみが通過するローパスフィルタを構成
し、このローパスフィルタの出力と、抵抗器１５と抵抗
器１７の一端を接続する。抵抗器１５の他端はシャント
レギュレータ１２のカソード側に接続し、抵抗器１７の
他端はフォトカプラ１６の発光側アノード端子に接続す
る。シャントレギュレータ１２のアノード端子は、抵抗
器１１の一端とともに、直流出力電圧と一定電圧専用巻
線の直流出力電圧のグランドと共通である。
【００２０】この参考例において、直流出力を一定電圧
とする電圧維持手段の動作は従来例と同様であるが、高
周波トランス１の２次側巻線の一つを一定電圧専用巻線
２０にし、駆動信号である抵抗器１７とフォトカプラ１
６の発光側に流れる電流は、インダクタ２３とコンデン
サ２４で構成されるローパスフィルタの出力電圧とシャ
ントレギュレータ１２のカソード端子電圧（誤差増幅回
路の出力電圧）の電位差で生じるものとなる。
とする電圧維持手段の動作は従来例と同様であるが、高
周波トランス１の２次側巻線の一つを一定電圧専用巻線
２０にし、駆動信号である抵抗器１７とフォトカプラ１
６の発光側に流れる電流は、インダクタ２３とコンデン
サ２４で構成されるローパスフィルタの出力電圧とシャ
ントレギュレータ１２のカソード端子電圧（誤差増幅回
路の出力電圧）の電位差で生じるものとなる。
【００２１】図１中、直流出力電圧をＰ５、一定電圧専
用巻線２０の直流出力電圧と誤差増幅回路の出力電圧の
差電圧をＶとし、抵抗器１０をＲ１０、抵抗器１３をＲ
１３、コンデンサ１４をＣ１４とするとＰ５からＶまで
の伝達関数は、一定電圧専用巻線２０の直流出力電圧は
周波数によって変化しないので、（２）式となる。
用巻線２０の直流出力電圧と誤差増幅回路の出力電圧の
差電圧をＶとし、抵抗器１０をＲ１０、抵抗器１３をＲ
１３、コンデンサ１４をＣ１４とするとＰ５からＶまで
の伝達関数は、一定電圧専用巻線２０の直流出力電圧は
周波数によって変化しないので、（２）式となる。
【００２２】
【数２】
【００２３】図２は（２）式をゲイン線図で示したもの
である。図２中に示すように、ＰＩ制御の比例ゲイン
は、抵抗器１０と抵抗器１３の値を適切なものとすると
０ｄＢ以下の値がとれる。これによって駆動信号に直接
直流出力電圧の変動が影響することはなくなり、制御回
路部のゲインを０ｄＢより小さくすることが可能とな
る。この実施例におけるＤＣ／ＤＣコンバータ制御回路
は、一定電圧専用巻線と、その直流出力電圧と誤差増幅
回路の出力電圧の差電圧によって駆動信号を得られる機
構とを具備するから、制御回路はＰＩ制御を行いながら
比例ゲインを０ｄＢよりも小さくでき、一巡伝達関数に
おいて位相余裕を持たせるための種々の手段や、その手
段による悪影響をなくすことができる。
である。図２中に示すように、ＰＩ制御の比例ゲイン
は、抵抗器１０と抵抗器１３の値を適切なものとすると
０ｄＢ以下の値がとれる。これによって駆動信号に直接
直流出力電圧の変動が影響することはなくなり、制御回
路部のゲインを０ｄＢより小さくすることが可能とな
る。この実施例におけるＤＣ／ＤＣコンバータ制御回路
は、一定電圧専用巻線と、その直流出力電圧と誤差増幅
回路の出力電圧の差電圧によって駆動信号を得られる機
構とを具備するから、制御回路はＰＩ制御を行いながら
比例ゲインを０ｄＢよりも小さくでき、一巡伝達関数に
おいて位相余裕を持たせるための種々の手段や、その手
段による悪影響をなくすことができる。
【００２４】参考例２この参考例２は、参考例１とともに、この発明の説明を
するためのものであって、後述する実施例１における対
比説明に用いるものである。 図３の主回路（図示しな
い）と、３および１０から１７は前記従来例と同様であ
る。２７、２８、２９は抵抗器、３０はシャントレギュ
レータである。抵抗器２７、抵抗器２８、抵抗器２９、
シャントレギュレータ３０で定電圧化回路を構成してい
る。定電圧化回路は、直流出力電圧を抵抗器２７を介し
てから、適切な値の抵抗器２８と抵抗器２９で分圧し、
分圧した電圧をシャントレギュレータ３０のリファレン
ス端子に入力する。シャントレギュレータ３０のアノー
ド端子は直流出力電圧のグランドと共通で、カソード端
子は抵抗器２７と抵抗器２８の一端に接続されていて一
定電圧となり、定電圧化回路の出力となる。この定電圧
化回路の出力と抵抗器１５、抵抗器１７の一端が接続さ
れており、抵抗器１５の他端はシャントレギュレータ１
２のカソード端子、抵抗器１７の他端はフォトカプラ１
６側の発光側アノード端子に接続されている。
するためのものであって、後述する実施例１における対
比説明に用いるものである。 図３の主回路（図示しな
い）と、３および１０から１７は前記従来例と同様であ
る。２７、２８、２９は抵抗器、３０はシャントレギュ
レータである。抵抗器２７、抵抗器２８、抵抗器２９、
シャントレギュレータ３０で定電圧化回路を構成してい
る。定電圧化回路は、直流出力電圧を抵抗器２７を介し
てから、適切な値の抵抗器２８と抵抗器２９で分圧し、
分圧した電圧をシャントレギュレータ３０のリファレン
ス端子に入力する。シャントレギュレータ３０のアノー
ド端子は直流出力電圧のグランドと共通で、カソード端
子は抵抗器２７と抵抗器２８の一端に接続されていて一
定電圧となり、定電圧化回路の出力となる。この定電圧
化回路の出力と抵抗器１５、抵抗器１７の一端が接続さ
れており、抵抗器１５の他端はシャントレギュレータ１
２のカソード端子、抵抗器１７の他端はフォトカプラ１
６側の発光側アノード端子に接続されている。
【００２５】この参考例において、直流出力電圧を一定
電圧とする電圧維持手段の動作は、従来例と同様である
が、駆動信号を定電圧化回路の出力電圧とシャントレギ
ュレータ１２のカソード端子電圧（誤差増幅回路の出力
電圧）の電位差によって得るものである。
電圧とする電圧維持手段の動作は、従来例と同様である
が、駆動信号を定電圧化回路の出力電圧とシャントレギ
ュレータ１２のカソード端子電圧（誤差増幅回路の出力
電圧）の電位差によって得るものである。
【００２６】よって、参考例１と同様にＰＩ制御の比例
ゲインは、抵抗器１０と抵抗器１３の値を適切なものと
すると０ｄＢ以下の値がとれる。このシャントレギュレ
ータを用いた定電圧化回路は、シャントレギュレータと
抵抗器３個で実現でき、実施例１の一定電圧専用巻線を
設けるより設計が簡単である。この参考例のＤＣ／ＤＣ
コンバータ制御回路は、定電圧化回路と、定電圧化回路
の出力電圧と誤差増幅回路の出力電圧の差電圧によって
駆動信号を得られる機構とを具備するから、制御回路は
ＰＩ制御を行いながら比例ゲインを０ｄＢよりも小さく
でき、一巡伝達関数において位相余裕を持たせるための
種々の手段や、その手段による悪影響をなくすことがで
きる。
ゲインは、抵抗器１０と抵抗器１３の値を適切なものと
すると０ｄＢ以下の値がとれる。このシャントレギュレ
ータを用いた定電圧化回路は、シャントレギュレータと
抵抗器３個で実現でき、実施例１の一定電圧専用巻線を
設けるより設計が簡単である。この参考例のＤＣ／ＤＣ
コンバータ制御回路は、定電圧化回路と、定電圧化回路
の出力電圧と誤差増幅回路の出力電圧の差電圧によって
駆動信号を得られる機構とを具備するから、制御回路は
ＰＩ制御を行いながら比例ゲインを０ｄＢよりも小さく
でき、一巡伝達関数において位相余裕を持たせるための
種々の手段や、その手段による悪影響をなくすことがで
きる。
【００２７】実施例１ 図４の主回路（図示しない）と、３および１１から１７
は、前記従来例と同様である。３１から３２は抵抗器で
ある。抵抗器３１、抵抗器３２、抵抗器１１を適切な値
にとり直流出力電圧を２段階に分圧している。図に示す
ように分圧した電圧をＶ１、Ｖ２とする。Ｖ１は、抵抗
１３、コンデンサ１４を介してシャントレギュレータ１
２のカソード端子に入力し、また、それと並列にＶ１と
シャントレギュレータ１２のカソード端子を抵抗器１５
を介して接続し、更に、並列に抵抗器１７とフォトカプ
ラ１６の発光側を接続する。電圧Ｖ２はシャントレギュ
レータ１２のリファレンス端子に入力する。シャントレ
ギュレータ１２のアノード端子は抵抗器１１の他端とと
もに直流出力電圧のグランドと共通である。
は、前記従来例と同様である。３１から３２は抵抗器で
ある。抵抗器３１、抵抗器３２、抵抗器１１を適切な値
にとり直流出力電圧を２段階に分圧している。図に示す
ように分圧した電圧をＶ１、Ｖ２とする。Ｖ１は、抵抗
１３、コンデンサ１４を介してシャントレギュレータ１
２のカソード端子に入力し、また、それと並列にＶ１と
シャントレギュレータ１２のカソード端子を抵抗器１５
を介して接続し、更に、並列に抵抗器１７とフォトカプ
ラ１６の発光側を接続する。電圧Ｖ２はシャントレギュ
レータ１２のリファレンス端子に入力する。シャントレ
ギュレータ１２のアノード端子は抵抗器１１の他端とと
もに直流出力電圧のグランドと共通である。
【００２８】この実施例において、直流出力電圧を一定
電圧とする電圧維持手段の動作は、従来例と同様である
が、Ｖ１、Ｖ２はシャントレギュレータと特性上一定電
圧に保たれるので、Ｖ１の電圧と、シャントレギュレー
タカソード端子電圧（誤差増幅回路出力電圧）との電位
差により駆動信号を得ている。
電圧とする電圧維持手段の動作は、従来例と同様である
が、Ｖ１、Ｖ２はシャントレギュレータと特性上一定電
圧に保たれるので、Ｖ１の電圧と、シャントレギュレー
タカソード端子電圧（誤差増幅回路出力電圧）との電位
差により駆動信号を得ている。
【００２９】図４において、抵抗器１１、抵抗器１３、
抵抗器１７、抵抗器３１、抵抗器３２を各々Ｒ１３、Ｒ
１７、Ｒ３１とし、コンデンサ１４をＣ１４とする。直
流出力電圧をＰ５、Ｒ１７両端の電圧をＶ１７とする
と、直流出力電圧Ｐ５が５Ｖである場合、Ｖ２電圧は、
シャントレギュレータ１２のリファレンス端子電圧であ
るので２．５となる。よって、Ｒ１１、Ｒ３１、Ｒ３２
は、Ｒ３１＋Ｒ３２＝Ｒ１１の関係を満たす必要があ
る。更に、Ｒ１７とフォトカプラ１６の発光側に流れる
電流が駆動回路３の制御範囲内であるようにＶ１は電圧
値を持たなければならない。そこで、Ｒ１１、Ｒ３１、
Ｒ３２は、Ｖ１が直流出力電圧の９８％とすると、Ｒ３
１＝（Ｒ３２＋Ｒ１１）＊０．０２の関係を持つ。
抵抗器１７、抵抗器３１、抵抗器３２を各々Ｒ１３、Ｒ
１７、Ｒ３１とし、コンデンサ１４をＣ１４とする。直
流出力電圧をＰ５、Ｒ１７両端の電圧をＶ１７とする
と、直流出力電圧Ｐ５が５Ｖである場合、Ｖ２電圧は、
シャントレギュレータ１２のリファレンス端子電圧であ
るので２．５となる。よって、Ｒ１１、Ｒ３１、Ｒ３２
は、Ｒ３１＋Ｒ３２＝Ｒ１１の関係を満たす必要があ
る。更に、Ｒ１７とフォトカプラ１６の発光側に流れる
電流が駆動回路３の制御範囲内であるようにＶ１は電圧
値を持たなければならない。そこで、Ｒ１１、Ｒ３１、
Ｒ３２は、Ｖ１が直流出力電圧の９８％とすると、Ｒ３
１＝（Ｒ３２＋Ｒ１１）＊０．０２の関係を持つ。
【００３０】Ｐ５からＶ１７の伝達関数は、
【００３１】
【数３】
【００３２】となる。 （３）式をゲイン線図で表すと図５となる。図５からわ
かるように周波数１／〔（Ｒ１７＋Ｒ１３）＊Ｃ１４〕
［ｒａｄ］以降にＰＩ制御が実現できる。それ以前の周
波数では比例ゲインをとることになるので、定常偏差が
悪くならないような低域ゲインをＡｄＢ程度とする。Ｒ
１７とＲ３１はＲ１７／Ｒ３１＝１０A/20を満たさなけ
ればならない。と同時に、Ｒ１７はフォトカプラ１６の
発光側の電流制限抵抗であるので、大き過ぎて駆動回路
の制御範囲を越えないように注意する必要がある。
かるように周波数１／〔（Ｒ１７＋Ｒ１３）＊Ｃ１４〕
［ｒａｄ］以降にＰＩ制御が実現できる。それ以前の周
波数では比例ゲインをとることになるので、定常偏差が
悪くならないような低域ゲインをＡｄＢ程度とする。Ｒ
１７とＲ３１はＲ１７／Ｒ３１＝１０A/20を満たさなけ
ればならない。と同時に、Ｒ１７はフォトカプラ１６の
発光側の電流制限抵抗であるので、大き過ぎて駆動回路
の制御範囲を越えないように注意する必要がある。
【００３３】以上の注意点を留意することによって、Ｐ
Ｉ制御のゲインを０ｄＢ以下に下げることができる。参
考例１のように一定電圧専用巻線を用いることもなく、
参考例２のように別のシャントレギュレータを用いるこ
ともなく、ＰＩ制御用のシャントレギュレータ一つで構
成できる。
Ｉ制御のゲインを０ｄＢ以下に下げることができる。参
考例１のように一定電圧専用巻線を用いることもなく、
参考例２のように別のシャントレギュレータを用いるこ
ともなく、ＰＩ制御用のシャントレギュレータ一つで構
成できる。
【００３４】この実施例のＤＣ／ＤＣコンバータ制御回
路は、誤差増幅回路の特性で一定となる電圧と誤差増幅
回路の出力電圧の差電圧によって駆動信号を得られる機
構を具備するから、制御回路はＰＩ制御を行いながら比
例ゲインを０ｄＢよりも小さくでき、一巡伝達関数にお
いて位相余裕を持たせるための種々の手段や、その手段
による悪影響をなくすことができる。また、この実施例
のＤＣ／ＤＣコンバータ制御回路は、誤差増幅回路の特
性で一定となる電圧と誤差増幅回路の出力電圧との差電
圧によって駆動信号を得られる機構を具備し、低域での
ゲインをＡｄＢとした場合、フォトカプラ１６の発光側
アノード端子に接続されている抵抗器１７の値Ｒ１７が
第１の分圧抵抗器３１の値Ｒ３１の１０A/20倍の抵抗値
を持つことにより、１／Ｃ１４（Ｒ１３＋Ｒ１７）［ｒ
ａｄ］周波数以上でＰＩ制御が実現できる。かつ、広域
での比例ゲインは０ｄＢより小さくなり得る。よって、
一巡伝達関数において位相余裕を持たせるための種々の
手段や、その手段による悪影響をなくすことができる。
路は、誤差増幅回路の特性で一定となる電圧と誤差増幅
回路の出力電圧の差電圧によって駆動信号を得られる機
構を具備するから、制御回路はＰＩ制御を行いながら比
例ゲインを０ｄＢよりも小さくでき、一巡伝達関数にお
いて位相余裕を持たせるための種々の手段や、その手段
による悪影響をなくすことができる。また、この実施例
のＤＣ／ＤＣコンバータ制御回路は、誤差増幅回路の特
性で一定となる電圧と誤差増幅回路の出力電圧との差電
圧によって駆動信号を得られる機構を具備し、低域での
ゲインをＡｄＢとした場合、フォトカプラ１６の発光側
アノード端子に接続されている抵抗器１７の値Ｒ１７が
第１の分圧抵抗器３１の値Ｒ３１の１０A/20倍の抵抗値
を持つことにより、１／Ｃ１４（Ｒ１３＋Ｒ１７）［ｒ
ａｄ］周波数以上でＰＩ制御が実現できる。かつ、広域
での比例ゲインは０ｄＢより小さくなり得る。よって、
一巡伝達関数において位相余裕を持たせるための種々の
手段や、その手段による悪影響をなくすことができる。
【００３５】
【発明の効果】この発明によれば、スイッチング素子駆
動回路の入力を直流出力電圧の変動の影響を受けないよ
うにすることができ、ＰＩ制御における比例ゲインを充
分小さくすることができる実用的性能に優れた具体的構
成を持つＤＣ／ＤＣコンバータ制御回路を得ることがで
きる。
動回路の入力を直流出力電圧の変動の影響を受けないよ
うにすることができ、ＰＩ制御における比例ゲインを充
分小さくすることができる実用的性能に優れた具体的構
成を持つＤＣ／ＤＣコンバータ制御回路を得ることがで
きる。
【図１】 この発明の参考例１によるＤＣ／ＤＣコンバ
ータ主回路と制御回路を示す回路図である。
ータ主回路と制御回路を示す回路図である。
【図２】 この発明の参考例１によるＤＣ／ＤＣコンバ
ータ制御回路の特性を示すゲイン線図である。
ータ制御回路の特性を示すゲイン線図である。
【図３】 この発明の参考例２によるＤＣ／ＤＣコンバ
ータ制御回路を示す回路図である。
ータ制御回路を示す回路図である。
【図４】 この発明の実施例１によるＤＣ／ＤＣコンバ
ータ制御回路を示す回路図である。
ータ制御回路を示す回路図である。
【図５】 この発明の実施例１によるＤＣ／ＤＣコンバ
ータ制御回路の特性を示すゲイン線図である。
ータ制御回路の特性を示すゲイン線図である。
【図６】 従来のＤＣ／ＤＣコンバータ主回路と制御回
路を示す回路図である。
路を示す回路図である。
【図７】 従来のＤＣ／ＤＣコンバータ制御回路を示す
回路図である。
回路図である。
【図８】 従来のＤＣ／ＤＣコンバータ制御回路の特性
を示すゲイン線図である。
を示すゲイン線図である。
１ 高周波トランス、２ スイッチング素子、３ 駆動
回路、４ 整流ダイオード、５ 整流ダイオード、６
平滑コンデンサ、７ 平滑コンデンサ、８インダクタ、
９ コンデンサ、１０ 抵抗器、１１ 抵抗器、１２
シャントレギュレータ、１３ 抵抗器、１４ コンデン
サ、１５ 抵抗器、１６ フォトカプラ、１７ 抵抗
器、１８ 抵抗器、１９ コンデンサ、２０ 一定電圧
専用巻線、２１ 整流ダイオード、２２ 平滑コンデン
サ、２３ インダクタ、２４コンデンサ、２５ インダ
クタ、２６ コンデンサ、２７ 抵抗器、２８ 抵抗
器、２９ 抵抗器、３０ シャントレギュレータ、３１
抵抗器、３２ 抵抗器。
回路、４ 整流ダイオード、５ 整流ダイオード、６
平滑コンデンサ、７ 平滑コンデンサ、８インダクタ、
９ コンデンサ、１０ 抵抗器、１１ 抵抗器、１２
シャントレギュレータ、１３ 抵抗器、１４ コンデン
サ、１５ 抵抗器、１６ フォトカプラ、１７ 抵抗
器、１８ 抵抗器、１９ コンデンサ、２０ 一定電圧
専用巻線、２１ 整流ダイオード、２２ 平滑コンデン
サ、２３ インダクタ、２４コンデンサ、２５ インダ
クタ、２６ コンデンサ、２７ 抵抗器、２８ 抵抗
器、２９ 抵抗器、３０ シャントレギュレータ、３１
抵抗器、３２ 抵抗器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−260743（ＪＰ，Ａ) 特開 平１−114761（ＪＰ，Ａ) 特開 昭58−105312（ＪＰ，Ａ) 実開 平６−13350（ＪＰ，Ｕ) 実開 昭64−47587（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (1)
- 【請求項１】 駆動回路からの駆動信号によりスイッチ
ング素子をスイッチング動作させ、直流入力電圧を変成
して直流出力電圧を得るＤＣ／ＤＣコンバータを主回路
に持つＤＣ／ＤＣコンバータ制御回路において、前記直
流出力電圧を分圧するために高電位側からグランド側へ
順次接続された第１、第２、第３の抵抗器と、前記第
１、第２の抵抗器の接続点を少なくとも一つのコンデン
サを介してシャントレギュレータのカソード端子に接続
して構成した積分回路と、前記第２の抵抗器の終端を前
記シャントレギュレータのリファレンス端子に接続し前
記シャントレギュレータのアノード端子を直流出力電圧
のグランドと共通にした誤差増幅回路とを備え、前記第
１と第２の抵抗器の接続点電圧と前記シャントレギュレ
ータのカソード端子電圧との電位差で電流制限抵抗器に
流れる電流を前記スイッチング素子の駆動回路に伝達す
るとともに、前記電流制限抵抗器の抵抗値を駆動回路の
制御範囲内で十分大きくすることを特徴とするＤＣ／Ｄ
Ｃコンバータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19423894A JP3210185B2 (ja) | 1994-08-18 | 1994-08-18 | Ｄｃ／ｄｃコンバータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19423894A JP3210185B2 (ja) | 1994-08-18 | 1994-08-18 | Ｄｃ／ｄｃコンバータ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0866024A JPH0866024A (ja) | 1996-03-08 |
| JP3210185B2 true JP3210185B2 (ja) | 2001-09-17 |
Family
ID=16321283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19423894A Expired - Fee Related JP3210185B2 (ja) | 1994-08-18 | 1994-08-18 | Ｄｃ／ｄｃコンバータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210185B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018148A (ja) * | 2004-07-05 | 2006-01-19 | Funai Electric Co Ltd | 液晶駆動装置 |
| JP6329344B2 (ja) * | 2013-06-25 | 2018-05-23 | ローム株式会社 | 電力供給装置および電子機器 |
| JP2016144243A (ja) * | 2015-01-30 | 2016-08-08 | ニチコン株式会社 | スイッチング電源装置の過電流検出回路 |
-
1994
- 1994-08-18 JP JP19423894A patent/JP3210185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0866024A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6643148B1 (en) | Audio band conducted emissions suppression on power feeders | |
| US3772588A (en) | Dual control loop switching regulator | |
| US4975819A (en) | Cuk type direct/direct voltage converter and mains supply with direct conversion achieved with a converter such as this | |
| US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
| US4521726A (en) | Control circuitry for a pulse-width-modulated switching power supply | |
| JP3210185B2 (ja) | Ｄｃ／ｄｃコンバータ制御回路 | |
| US4644254A (en) | Switch controller having a regulating path and an auxiliary regulating path parallel thereto | |
| US4739463A (en) | High voltage source providing continuously regulated output voltage, preferably for supplying low-power ion and electron beam machining and evaporating apparatuses | |
| US5995386A (en) | Control circuit arrangement for limiting output current in power switching transistor | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JP2735918B2 (ja) | 正負両出力形電源装置 | |
| JPH0750871Y2 (ja) | 直流安定化電源の並列運転制御装置 | |
| US6317340B1 (en) | Circuit configuration for driving a pulse width modulator in a switched mode power supply | |
| JPS58107267A (ja) | 溶接用電源 | |
| JP2833993B2 (ja) | スイッチングレギュレータ | |
| JP2842941B2 (ja) | プリレギュレート方式出力可変電源 | |
| JPH11214775A (ja) | 電源装置 | |
| JP2575480Y2 (ja) | 安定化電源回路 | |
| JP2593250Y2 (ja) | スイッチング電源 | |
| JPH048666Y2 (ja) | ||
| JP2982930B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0511794U (ja) | スイツチングレギユレ−タ直流電源装置 | |
| JPH05145348A (ja) | スイツチング形直流電力増幅器 | |
| JPH0619329Y2 (ja) | リンギングチョークコンバータ | |
| JPS603676Y2 (ja) | スイツチングレギユレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |