JP2006018148A - 液晶駆動装置 - Google Patents

Abstract

【課題】 抵抗ラダー回路の幾つかの出力ノードにボルテージフォロワのような回路規模を大きくする回路を不要とし、高い精度で階調電圧を生成しつつ回路の簡素化を図れる階調回路を備えた液晶駆動装置を提供する。
【解決手段】 階調回路２５により生成された階調電圧Ｖ０〜Ｖ９に基づいて液晶パネルを階調駆動する液晶駆動装置において、階調回路２５は、参照電圧Ｖｒｅｆに基づき電源電圧端子ＶＤＤＡから貫通電流を流すことで所定ノードに基準電圧Ｖ０を生成するシャントレギュレータ用ＩＣ ＲＥＧ０と、基準電圧Ｖ０を抵抗分割して参照電圧Ｖｒｅｆを生成する複数の抵抗素子Ｒ３５，Ｒ３６，Ｒ３７と、基準電圧Ｖ０を抵抗分割して複数段の階調電圧Ｖ０〜Ｖ９を生成する抵抗ラダー回路４とを備え、上記参照電圧Ｖｒｅｆを生成する複数の抵抗素子Ｒ３５，Ｒ３６，Ｒ３７として抵抗値の許容誤差が±０．５％以下の素子を用いている。
【選択図】 図２

Description

この発明は、液晶パネルを階調駆動する液晶駆動装置に関し、その回路の簡素化と製造コストを低減する技術に関する。

液晶パネルは横方向に伸びる走査電極と縦方向に伸びるデータ線とに電圧が印加されることで、それらが交差する画素の表示駆動がなされる。さらに、データ線の駆動電圧を複数階調にすることでその階調電圧に応じて画素の明暗が変化して階調表示や多数色の表示が可能となる。

従来の液晶駆動装置には、上記のようにデータ線を階調駆動するために複数階調の電圧を生成する階調回路が設けられ、この階調回路により生成された階調電圧の何れかが表示データに従って選択されてデータ線に印加されるようになっている。

このような階調回路について、従来、回路の低消費電力化や、回路規模の縮小化を図る発明が幾つかなされている（例えば特許文献１，２）。また、液晶温度に応じて階調電圧が自動的に変更されるようにした発明もなされている（例えば特許文献３）。
特開２００３−２３３３５６号公報 特開２００１−６７０４７号公報 特開平８−１７９２８２号公報

液晶駆動装置の階調回路は、図３に示されるように、基準電圧Ｖ０を抵抗ラダー回路Ｒ４０〜Ｒ４９で抵抗分割して階調電圧Ｖ０〜Ｖ９を生成する構成が一般的であるが、従来、階調電圧Ｖ０〜Ｖ９の誤差の低減、並びに、出力電流の変動に伴う電圧変動の低減を図る目的で、抵抗ラダー回路Ｒ４０〜Ｒ４９の幾つかの出力ノードＮ０〜Ｎ３にオペアンプ等から構成されるボルテージフォロワ回路ＯＰＥ１〜ＯＰＥ４を付加することがあった。

しかしながら、近年、階調回路やその後段の回路の低消費電力化が図られ、階調回路の出力電流は小さなものになってきている。その結果、出力電流の変動に伴う階調電圧の変動を余り気にする必要がなくなり、階調回路に付加されていたボルテージフォロワ回路ＯＰＥ１〜ＯＰＥ４の役割の一つは不要になった。

しかしながら、このボルテージフォロワ回路ＯＰＥ１〜ＯＰＥ４は階調電圧Ｖ０〜Ｖ９の誤差の低減というもう一つの役割も担っていたため、回路から省くことが出来なかった。

この発明の目的は、高い精度で階調電圧を生成しつつ、抵抗ラダー回路の幾つかの出力ノードにボルテージフォロワのような回路規模を大きくする回路を不要とし、回路の簡素化とコストの低減を図れる階調回路を有する液晶駆動装置を提供することにある。

本発明は、上記目的を達成するため、階調回路により生成された階調電圧に基づいて液晶パネルを階調駆動する液晶駆動装置において、前記階調回路は、参照電圧に基づき電源電圧端子から貫通電流を流すことで所定ノードに基準電圧を生成する電流制御手段（例えば３端子出力可変型のシャントレギュレータ用デバイス）と、前記基準電圧を抵抗分割して前記参照電圧を生成する複数の抵抗素子と、前記基準電圧を抵抗分割して複数段の階調電圧を生成する抵抗ラダー回路とを備え、前記参照電圧を生成する複数の抵抗素子は抵抗値の許容誤差が±０．５％以下の素子である構成とした。

このような手段によれば、参照電圧を生成する抵抗素子の抵抗値の許容誤差を小さくすることで、電流制御手段（シャントレギュレータ用ＩＣ）や参照電圧生成用の抵抗素子からなるシャントレギュレータにより、精度の高い基準電圧が生成され、それにより階調電圧の精度が高くされる。従って、例えば抵抗ラダー回路の幾つかの出力ノードにボルテージフォロワのような回路規模を大きくする回路を付加する必要がなくなり、回路の簡素化およびコストの低減を図ることが出来る。

具体的には、前記電流制御手段は、その第１端子が抵抗を介して第１電源電圧端子に接続されるとともに第２端子が第２電源電圧端子に接続され、前記複数の抵抗素子は前記シャントレギュレータの第１端子と第２電源電圧端子との間に直列に接続され、当該複数の抵抗素子の何れかの接続ノードが前記電流制御手段の参照電圧入力端子に接続されるように構成することが出来る。

また、具体的には、前記抵抗ラダー回路は、前記基準電圧の出力ノードと第２電源電圧端子との間に直列に接続された複数の抵抗素子と、これら複数の抵抗素子の各接続ノードと第２電源電圧端子との間にそれぞれ接続された複数の容量素子とから構成することが出来る。

以上説明したように、本発明に従うと、高い精度で階調電圧が生成されて液晶パネルを正確に階調駆動できるとともに、階調回路の抵抗ラダー回路にボルテージフォロワのような回路を付加する必要がなくなり、回路規模全体の縮小および部品コストの低減が図れるという効果がある。

以下、本発明の実施の形態を図面に基づいて説明する。

図１は、本発明の実施の形態の液晶駆動装置の構成を示すブロック図である。

この実施の形態の液晶駆動装置１は、例えば横方向の伸びる複数の走査電極と縦方向に伸びる複数のデータ線とが設けられたアクティブマトリックス型の液晶パネルに対してその表示駆動を行うものであり、走査線駆動回路１０の複数の出力線Voutv1〜Voutvsと液晶パネルの走査線とが接続されるとともに、ボルテージフォロワ回路２０の複数の出力線Vout1〜Voutkと液晶パネルのデータ線とが接続されるようになっている。

この液晶駆動装置１は、各画素の三色の階調データＤＲ，ＤＧ，ＤＢを入力する入力ラッチ回路２４と、液晶パネルの１ライン分の階調データを蓄積するシフトレジスタ２３と、シフトレジスタ２３に格納された１ライン分の階調データを受けてラッチパルスＬＰに応じて転送するラッチ回路２２と、ラッチ回路２２から転送された１ライン分の階調データを各画素のデータに応じた階調電圧Ｖ０〜Ｖ９に変換するＤＡコンバータ２１と、この階調電圧Ｖ０〜Ｖ９をＤＡコンバータ２１に供給する階調回路２５と、ＤＡコンバータ２１からの供給電圧に応じて各データ線を駆動するボルテージフォロワ回路２０と、データ線への電圧印加のタイミング制御を行う出力制御回路２６と、タイミングパルスＴＰ１に従って液晶パネルの走査線を順に駆動していく走査線駆動回路１０と、図示しないが走査線駆動やデータ線駆動に係る動作およびデータ入力などの全体的なタイミング制御を行う制御回路と、液晶パネルのコモン電極を駆動する駆動回路や電源回路等を備えている。

図２は、階調回路２５の詳細を示す回路図である。

階調回路２５は、電源電圧ＶＤＤＡを受けて、例えば１０階調の電圧Ｖ０〜Ｖ９を生成するものであり、電源電圧ＶＤＤＡから基準電圧Ｖ０を生成するシャントレギュレータ回路３と、基準電圧Ｖ０を抵抗分割して階調電圧Ｖ０〜Ｖ９を生成する抵抗ラダー回路４とから構成される。また、シャントレギュレータ回路３と抵抗ラダー回路４との間には、ノイズ除去用のコンデンサＣ５１，Ｃ５２が設けられている。

シャントレギュレータ回路３は、電圧降下用の抵抗Ｒ３１、電流制御手段としての３端子シャントレギュレータ用ＩＣ ＲＥＧ０、参照電圧Ｖｒｅｆを生成するための複数の抵抗素子Ｒ３５〜Ｒ３７、ノイズ除去用のローパスフィルタ（コンデンサＣ３１、抵抗Ｒ３２とコンデンサＣ３２）とから構成される。

シャントレギュレータ用ＩＣ ＲＥＧ０は、参照電圧入力端子Ｒの電位に基づきカソード（第１端子）Ｋからアノード（第２端子）Ａに貫通電流を流してカソードＫの電位を所定値にコントロールする３端子出力可変型のシャントレギュレータ用ＩＣである。そのカソードＫには抵抗Ｒ３１を介して電源電圧端子（ＶＤＤＡ）が、アノードＡにはグランドＧＮＤ（第２電源電圧）が、参照電圧入力端子Ｒには抵抗素子Ｒ３５〜Ｒ３７の参照電圧Ｖｒｅｆの出力ノードが、それぞれ接続されている。

参照電圧生成用の抵抗素子Ｒ３５〜Ｒ３７は、抵抗値の許容差が±０．５％（Ｄタイプ）のもの、或いはそれより許容誤差の小さなものが採用されている。

抵抗ラダー回路４は、基準電圧Ｖ０とグランドＧＮＤとの間に直列に接続された１０個の抵抗素子Ｒ４０〜Ｒ４９と、これら抵抗素子Ｒ４０〜Ｒ４９の各接続ノードとグランドＧＮＤとの間にそれぞれ接続されたノイズ吸収用のコンデンサＣ４１〜Ｃ４９とから構成されている。これらの抵抗素子Ｒ４０〜Ｒ４９は抵抗値の許容誤差が±１．０％（Ｆタイプ）のものが採用されている。

このような構成の階調回路２５によれば、図３の従来の階調回路と比較して分かるように、抵抗ラダー回路の幾つかの出力ノードにボルテージフォロワ回路ＯＰＥ１〜ＯＰＥ４が接続されていない分、回路規模の縮小と部品コストの低減が図られている。また、図３の従来の階調回路では、ボルテージフォロワ回路ＯＰＥ１〜ＯＰＥ４の作用により階調電圧の誤差低減が図られていたが、本実施の形態の階調回路２５では、シャントレギュレータ用ＩＣ ＲＥＧ０の参照電圧Ｖｒｅｆを生成する抵抗素子Ｒ３５〜Ｒ３７について、その抵抗値の精度を高くして基準電圧Ｖ０の精度を上げているので、それによりボルテージフォロワ回路ＯＰＥ１〜ＯＰＥ４を付加したのと同程度に階調電圧Ｖ０〜Ｖ９の誤差低減が図られている。

以上のように、この実施の形態の液晶駆動装置によれば、階調回路２５の構成を簡素化することで、全体的に回路規模の縮小と部品コストの低減を図ることが出来る。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、本実施の形態ではシャントレギュレータ用ＩＣ（電流制御手段）のカソードに基準電圧Ｖ０が生成される構成としているが、シャントレギュレータ用ＩＣのカソードにトランジスタや抵抗素子を接続し、これら素子の一端に基準電圧Ｖ０が生成されるように構成することも出来る。

また、電流制御手段として、シャントレギュレータ用ＩＣの替わりに、参照電圧と所定電圧とを比較する差動アンプ、および、この差動アンプの出力をベースに受けて貫通電流を流すトランジスタからなる回路等を適用しても良い。

その他、液晶駆動装置の構成ブロックなど実施の形態で具体的に示した細部等は、発明の趣旨を逸脱しない範囲で適宜変更可能である。

本発明の実施の形態の液晶駆動装置の構成を示すブロック図である。 図１の階調回路の詳細を示す回路図である。 従来の液晶駆動装置に適用されていた階調回路の一例を示す回路図である。

符号の説明

１ 液晶駆動装置
３ シャントレギュレータ回路
４ 抵抗ラダー回路
１０ 走査線駆動回路
２０ ボルテージフォロワ回路
２１ ＤＡコンバータ
２３ シフトレジスタ
２５ 階調回路
ＲＥＧ０ シャントレギュレータ用ＩＣ
Ｒ３１ 抵抗
Ｒ３５〜Ｒ３７ 参照電圧を生成する抵抗素子
Ｒ４０〜Ｒ４９ ラダー抵抗
Ｃ４１〜Ｃ４９ コンデンサ
Ｖ０ 基準電圧
Ｖ１〜Ｖ９ 階調電圧

Claims (5)

1. 階調回路により生成された階調電圧に基づいて液晶パネルを階調駆動する液晶駆動装置において、
   前記階調回路は、
   カソードが抵抗を介して第１電源電圧端子に接続されるとともに、アノードが第２電源電圧端子に接続され、参照電圧に基づいてカソードから貫通電流を流すことで所定ノードに基準電圧を生成するシャントレギュレータ用ＩＣと、
   前記所定ノードと第２電源電圧端子との間に直列に接続され前記基準電圧を抵抗分割して前記参照電圧を生成する複数の抵抗素子と、
   前記所定ノードと第２電源電圧端子との間に直列に接続され前記基準電圧を抵抗分割して複数の階調電圧を生成する複数の抵抗素子、および、これら複数の抵抗素子の各接続ノードと第２電源電圧端子との間にそれぞれ接続された複数の容量素子からなる抵抗ラダー回路と、を備え、
   前記参照電圧を生成する複数の抵抗素子は抵抗値の許容誤差が±０．５％以下の素子であることを特徴とする液晶駆動装置。
2. 階調回路により生成された階調電圧に基づいて液晶パネルを階調駆動する液晶駆動装置において、
   前記階調回路は、
   参照電圧に基づき電源電圧端子から貫通電流を流すことで所定ノードに基準電圧を生成する電流制御手段と、
   前記基準電圧を抵抗分割して前記参照電圧を生成する複数の抵抗素子と、
   前記基準電圧を抵抗分割して複数段の階調電圧を生成する抵抗ラダー回路とを備え、
   前記参照電圧を生成する複数の抵抗素子は抵抗値の許容誤差が±０．５％以下の素子であることを特徴とする液晶駆動装置。
3. 前記電流制御手段は３端子出力可変型のシャントレギュレータ用ＩＣであることを特徴とする請求項２記載の液晶駆動装置。
4. 前記電流制御手段は、第１端子が抵抗を介して第１電源電圧端子に接続されるとともに第２端子が第２電源電圧端子に接続され、
   前記複数の抵抗素子は前記基準電圧の出力ノードと第２電源電圧端子との間に直列に接続され、当該複数の抵抗素子の何れかの接続ノードが前記電流制御手段の参照電圧入力端子に接続されていることを特徴とする請求項２又は３に記載の液晶駆動装置。
5. 前記抵抗ラダー回路は、前記基準電圧の出力ノードと第２電源電圧端子との間に直列に接続された複数の抵抗素子と、これら複数の抵抗素子の各接続ノードと第２電源電圧端子との間にそれぞれ接続された複数の容量素子とから構成されることを特徴とする請求項２〜４の何れかに記載の液晶駆動装置。

Images