JPH1011026A - 画像表示装置の駆動回路 - Google Patents

画像表示装置の駆動回路

Info

Publication number
JPH1011026A
JPH1011026A JP16020996A JP16020996A JPH1011026A JP H1011026 A JPH1011026 A JP H1011026A JP 16020996 A JP16020996 A JP 16020996A JP 16020996 A JP16020996 A JP 16020996A JP H1011026 A JPH1011026 A JP H1011026A
Authority
JP
Japan
Prior art keywords
potential
output
signal
image signal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16020996A
Other languages
English (en)
Inventor
Tatsuji Asakawa
辰司 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP16020996A priority Critical patent/JPH1011026A/ja
Publication of JPH1011026A publication Critical patent/JPH1011026A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】高性能のＬＣＤ用駆動回路を得る。 【解決手段】直列転送されるアナログ画像信号をサンプ
ルホールドしたアナログ信号又は階調データを持つディ
ジタル画像信号から変換されたアナログ画像信号を差動
増幅段と出力段を備えたバッファアンプから各列に出力
し、１行の選択期間、画像表示装置の各列に画像信号を
直流的に安定に供給し、画像信号を各行毎列電極に供給
開始する時、一時的に出力段の出力抵抗を低くして高速
応答せしめる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テレビジョン、コ
ンピューター、ワードプロセッサー等に使用される、液
晶によるマトリクス型の画像表示装置の駆動回路に関す
る。
【０００２】
【従来の技術】図１３は、二枚の硝子基板間に液晶を挟
持し、マトリクスの画素毎に能動素子で液晶を駆動する
画像表示装置の画素の構成図であり、（Ｉ，Ｊ）〜（Ｉ
＋１，Ｊ＋１）の４画素を示している。（Ｉ，Ｊ）の画
素において、トランジスター１６３のゲートは行電極信
号Ｇ（Ｉ）が加えられるＩ行の行電極に接続され、ソー
スは画像信号Ｃ（Ｊ）が加えられるＪ列の列電極に接続
され、ドレインは画素電極１６４と容量１６５の一方の
電極に接続されている。共通電極１６６は画素電極１６
４と対向し、間に液晶１６７が挟持されている。
【０００３】Ｇ（Ｉ＋１）は（Ｉ＋１）行の行電極の信
号、Ｃ（Ｊ＋１）は（Ｊ＋１）列の画像信号、Ｖc はマ
トリクスの各画素に共通な液晶の共通電極の電位であ
り、各画素の画素電極と接続している容量の一方の電極
に相対する他方の電極を、マトリクスの各画素に共通に
接続した、容量の共通電極の電位がＶM である。マトリ
クスの各行電極、各列電極、容量の共通電極と、各画素
のトランジスター、画素電極、容量は、一枚の硝子基板
上に配置され、対向する一枚の硝子基板上に、画素毎に
赤、緑、青に対応するカラーフィルターと、液晶の共通
電極が形成されており、液晶が両基板間に挟持されてい
る。
【０００４】Ｉ行の行電極信号Ｇ（Ｉ）がオンの電位
（ＶGG）になると、Ｉ行の（Ｉ，Ｊ）、（Ｉ，Ｊ＋１）
の各画素のオンしたトランジスターを通して、Ｊ，（Ｊ
＋１）列の各列の画像信号Ｃ（Ｊ），Ｃ（Ｊ＋１）が各
画素の液晶と容量の並列容量に書き込まれ、Ｇ（Ｉ）が
オフの電位（ＶEE）で（Ｉ＋１）行の行電極信号Ｇ（Ｉ
＋１）がオンの電位（ＶGG）になると、Ｉ行のトランジ
スターをオフしてＩ行の各画素に画像信号を保持すると
ともに、（Ｉ＋１）行の（Ｉ＋１，Ｊ），（Ｉ＋１，Ｊ
＋１）の各画素のトランジスターがオンして、Ｊ，（Ｊ
＋１）列の各列の画像信号Ｃ（Ｊ），Ｃ（Ｊ＋１）を
（Ｉ＋１）行の各画素の液晶と容量の並列容量に書き込
む。
【０００５】このような動作を複数行で順次行なって、
複数行、複数列のマトリクスの各画素に画像信号が書き
込まれ、保持される。
【０００６】画像表示装置の全行の各画素に画像信号が
書き込まれる一つのフィールドに続く、次の１フィール
ドでは、液晶の共通電極の電位に対して各画素に書き込
まれる画像信号の極性を反転させて、液晶を交流駆動す
る。ＮＴＳＣ方式のテレビジョン信号から画像を表示す
る場合、フィールド周期は６０Ｈｚであり、画像信号を
１フィールド毎に極性を反転させると共に、対応して液
晶の共通電極の電位Ｖc 、容量の共通電極の電位ＶM
を、１フィールド毎に電位を反転又は変化させて液晶を
交流駆動する。液晶の共通電極の電位Ｖc と容量の共通
電極の電位ＶM を、同電位として駆動できる。
【０００７】画像信号と液晶の共通電極の電位との関
係、各画素のトランジスターのオン、オフする特性のた
め、各画素の画素電極に保持される画像信号と液晶の共
通電極の電位との間の電圧が、フィールド毎に対称に反
転しない場合、６０Ｈｚのフィールド周波数ではフリッ
カーが生じる。ＶαからＶβの電位範囲で１フィールド
毎に反転する画像信号の中心電位（Ｖα＋Ｖβ）／２と
Ｖa とＶb の電位を１フィールド毎に交互にとる液晶の
共通電極の電位の中心電位（Ｖa ＋Ｖb ）／２とを、Δ
Ｖオフセットさせて調整し、フリッカーを最小とし、明
暗のコントラストが良く、全画面一様な表示状態になる
ようにしている。
【０００８】図１４は従来の画像表示装置の駆動回路の
回路図であり、図１５はその駆動回路に使用されるレベ
ル変換回路の回路図、図１６の分図（ａ）と分図（ｂ）
は、同様にその駆動回路に使用される、それぞれバッフ
ァアンプ、バッファアンプの定電流源用トランジスター
のゲートのバイアス回路の回路図であり、図１７は、図
１３の画素構成を有する画像表示装置の、図１４の駆動
回路の動作を示す信号波形図である。
【０００９】１６８はサンプリング開始信号ＨSTをクロ
ックＣＰで転送し、サンプリング信号Ｄs （１），Ｄs
（２），Ｄs （３），…を出力するシフトレジスターで
ある。１６９はレベル変換回路であり、サンプリング信
号Ｄs （１）をＶDD−ＶSSの電源系からＶDD−ＶCCの電
源系の信号にレベル変換してデータスイッチ１７０を制
御している。サンプリング信号Ｄs （１）が‘１’（Ｖ
DD）でオンするデータスイッチ１７０によって、画像信
号Ｄ1 が直列に順次転送されるデータ線よりデータ容量
１７１に、そのタイミングの画像信号をサンプリング
し、サンプリング信号Ｄs （１）が‘０’（ＶSS）でデ
ータスイッチ１７０をオフして、データ容量１７１の画
像信号をホールドする。
【００１０】１７４はレベル変換回路で、トランスファ
ースイッチをオンさせるイネーブル信号Ｗ0 は、ＶDD−
ＶSSの電源系からＶDD−ＶCCの電源系の信号にレベル変
換され、バッファ１７５より出力されている。データ容
量１７１にサンプル・ホールドされた画像信号は、バッ
ファアンプ１７２を通してバッファ出力され、イネーブ
ル信号Ｗ0 が‘１’（ＶDD）でオンするトランスファー
スイッチ１７３を通して画像表示装置の１列の列電極に
画像信号Ｃ（１）が供給される。
【００１１】１列のレベル変換回路１６９、データスイ
ッチ１７０、データ容量１７１、バッファアンプ１７
２、トランスファースイッチから成るサンプル・ホール
ド回路は、各列で同様に構成されている。３本のデータ
線にはそれぞれ画像信号Ｄ1 ，Ｄ2 ，Ｄ3 が直列に転送
され、画像信号Ｄf （ｆ＝１，２，３）は、シフトレジ
スターの（３（Ｎ−１）＋ｆ）番目（Ｎは正の整数）の
出力をサンプリング信号Ｄs （３（Ｎ−１）＋ｆ）とす
る（３（Ｎ−１）＋ｆ）列のサンプル・ホールド回路に
サンプル・ホールドされている。図１７はサンプリング
開始信号ＨSTをクロックＣＰで転送し、クロックの一周
期毎に順次‘１’（ＶDD）となるサンプリング信号Ｄs
（１），Ｄs （２），Ｄs （３）を示しており、図１４
の画像信号Ｄ1 ，Ｄ2 ，Ｄ3 は、それぞれサンプリング
信号Ｄs （１），Ｄs （２），Ｄs（３）でオン、オフ
する１列、２列、３列のデータスイッチによって、デー
タ容量に列毎順次サンプル・ホールドされる。続く４
列、５列、６列のサンプル・ホールド回路は、それぞれ
画像信号Ｄ1 ，Ｄ2 ，Ｄ3 をサンプリング信号Ｄs
（４），Ｄs （５），Ｄs （６）でサンプリングする。
【００１２】全列のサンプル・ホールド回路に画像信号
がサンプル・ホールドされると、図１７に示すイネーブ
ル信号Ｗ0 が‘１’（ＶDD）となる第一のタイミングで
全列のトランスファースイッチをオンさせ、画像表示装
置の各列にバッファアンプより並列に画像信号Ｃ（３
（Ｎ−１）＋ｆ）を出力する。図１４はＮ＝１．２を示
しており、１列、２列、３列、４列、５列、６列にそれ
ぞれ画像信号Ｃ（１），Ｃ（２），Ｃ（３），Ｃ
（４），Ｃ（５），Ｃ（６）を出力する。イネーブル信
号Ｗ0 は次行のサンプリング開始信号ＨSTが‘１’（Ｖ
DD）となって出力されるまでに‘０’（ＶSS）となり、
全列のトランスファースイッチをオフさせて、画像表示
装置の各列電極に画像信号を保持する。
【００１３】画像表示装置の行電極には、図１７の１
行、２行の行電極信号Ｇ（１），Ｇ（２）に示す様に、
イネーブル信号Ｗ0 が‘１’（ＶDD）の第１のタイミン
グになる前に、一行の行電極をオンの電位（ＶGG）と
し、イネーブル信号Ｗ0 が次の第一のタイミングになる
前までオンの電位を維持してその１水平走査と同等な期
間を選択期間とし、続いてその一行の行電極をオフの電
位（ＶEE）の非選択期間にすると共に、次行の行電極
を、オンの電位（ＶGG）の選択期間とする、動作の繰返
しの信号が加えられる。選別期間にある行の各画素のト
ランジスターがオンして、各列電極より画像信号を書き
入れ、非選択期間には各画素のトランジスターがオフし
て画像信号を１フィールド期間保持する。
【００１４】図１５の１７６は、図１４の１６９，１７
４に示すレベル変換回路でＶDD−ＶSSの電源系の入力信
号Ｙ0 をＶDD−ＶCCの電源系（ＶDD＞ＶSS＞ＶCC）の出
力信号Ｙにレベル変換する。レベル変換回路は、電源電
位ＶDDとＶCCに、一方は入力信号Ｙ0 をゲート入力とす
るＰチャンネルトランジスター１７８とＮチャネルトラ
ンジスター１７９を接続し、他方はＶDD−ＶSSの電源系
のインバータ１７７による入力信号Ｙ0 の反転信号をゲ
ート入力とするＰチャンネルトランジスター１８０とＮ
チャンネルトランジスター１８１を接続し、トランジス
ター１７８，１７９間と、１８０，１８１間には、ゲー
トを互いに他方のＰチャンネルトランジスターのドレイ
ンに接続したＮチャンネルトランジスター１８２と１８
３をそれぞれ接続している。
【００１５】一方のＰチャンネルトランジスター１７８
とＮチャンネルトランジスター１８２，１７９の直列接
続と、他方のＰチャンネルトランジスター１８０とＮチ
ャンネルトランジスター１８３，１８１の直列接続は、
それぞれＶDD−ＶCCの電源系の出力信号として、入力信
号Ｙ0 の反転信号と正転信号を出力する。一方のＹ0の
反転信号を、ＶDD−ＶCCの電源系のインバータ１８４で
反転して、正転信号にし、出力信号Ｙとしている。
【００１６】図１６の１８５は、図１４の１７２に示す
バッファアンプで利得はほぼ１であり、入力信号Ａと同
様な信号を出力信号Ｘとして出力する。分図（ａ）のバ
ッファアンプで１８７と１８８は、差動入力用のＮチャ
ンネルトランジスターの対であり、電源電位ＶCCとの間
の電位Ｖb をゲート入力とする定電流源用のＮチャンネ
ルトランジスター１８６を直列接続し、電源電位ＶDDと
の間に負荷用のＰチャンネルトランジスターの対１８９
と１９０をそれぞれ直列接続し、Ｐチャンネルトランジ
スターの対１８９と１９０のゲートを共通にＰチャンネ
ルトランジスター１８９のドレインに接続している。１
８７と１８８、１８９と１９０の各トランジスターの対
は、図１４の半導体集積回路上で近接配置され、チャン
ネル幅とチャンネル長の各寸法及びトランジスターの特
性を同じにしている。
【００１７】差動増幅器の電圧フォロワーでバッファア
ンプを構成しており、Ｎチャンネルトランジスター１８
７のゲートが非反転入力端子で入力信号Ａを入力し、Ｎ
チャンネルトランジスター１８８のゲートが反転入力端
子で、トランジスター１８８と１９０のドレインの接続
点からの出力端子と接続されて出力信号Ｘを出力してい
る。
【００１８】定電流源用のＮチャンネルトランジスター
１８６のゲートのバイアス電位Ｖbは、電源電位ＶDD−
ＶCC間、又はＶSS−ＶCC間を分圧して作る。又は分図
（ｂ）の様に電源電位ＶDD−ＶCC間に、電位ＶB をゲー
ト入力とするＰチャンネルトランジスター１９１と、ゲ
ートとドレインを接続したＮチャンネルトランジスター
１９２を直列接続し、ドレインの接続点より、図１４の
各列の分図（ａ）に示すバッファアンプの定電流源用の
Ｎチャンネルトランジスター１８６がオンするゲートの
バイアス電位Ｖb を出力する。
【００１９】電位ＶB は、電源電位ＶDD−ＶSS間、又は
ＶDD−ＶCC間を分圧して、図１４の半導体集積回路外よ
り与えられるか、トランジスターのチャンネル幅／チャ
ンネル長の比を、Ｐチャンネルトランジスター１９１を
Ｎチャンネルトランジスター１９２より小さくして抵抗
性にし、半導体集積回路内に供給される電位ＶSS又はＶ
CCを電位ＶB とする。
【００２０】テレビジョン、コンピュータ、ワードプロ
セッサー用の画像表示装置は、大面積、高精細になって
きており、行電極数の増加とともに１列のトランジスタ
ーの素子数と列電極に付く容量が増えている。図１４の
従来の画像表示装置の駆動回路では、１水平走査期間、
シフトレジスター１６８からのサンプリング信号によ
り、赤、緑、青の色にそれぞれ対応する画像信号Ｄ1 ，
Ｄ2 ，Ｄ3 を順次、各列にサンプル・ホールドした後の
水平帰線期間内に、イネーブル信号Ｗ0 を‘１’
（ＶDD）としてトランスファースイッチ１７３をオンさ
せてバッファアンプ１７２より列電極に画像信号を供給
している。
【００２１】バッファアンプとトランスファースイッチ
には水平帰線期間内の短時間に列電極に画像信号を書き
入れる高速応答性、画像表示装置の列電極に接続されて
いる各トランジスターと、交差する各行極の構成には、
次の水平帰線期間まで列電極に画像信号が安定に保持す
るための低オフ電流特性が必要とされ、画像表示装置の
大表示容量化とともに製造が難しくなる欠点があった。
【００２２】
【発明が解決しようとする課題】本発明は、従来技術の
有する前述の欠点を解消することを目的とするものであ
り、従来知られていなかった構成を持つ画像表示装置の
駆動回路を新規に提供する。
【００２３】
【課題を解決するための手段】本発明は前述の課題を解
決すべくなされたものであり、請求項１は直列に順次転
送される画像信号をサンプリングし、直並列変換してバ
ッファアンプより出力する画像表示装置の駆動回路にお
いて、直列に転送される画像信号を、サンプリング開始
信号が転送されるシフトレジスターの出力をサンプリン
グ信号としてオン、オフするデータスイッチによって、
データ容量に列毎順次サンプル・ホールドし、データ容
量よりバッファアンプに信号を転送するトランスファー
スイッチをオンさせる第一のタイミングに同期してデー
タ容量の共通電極の電位を変化させて、画像表示装置の
各列にバッファアンプより並列に画像信号を出力するこ
とを特徴とする画像表示装置の駆動回路を提供する。
【００２４】請求項２は、一画素あたり複数のビットで
構成され、第一組、第二組に分けられて各組毎直列に順
次転送されるディジタル画像信号を、サンプリング開始
信号が転送されるシフトレジスターの出力をイネーブル
信号とする第一組、第二組の複数のラッチによってサン
プリングし、第一組はそのサンプリングした複数のビッ
トのディジタル画像信号をデコーダーによって選択出力
に変換し、第一の電位と第二の電位の間を分圧した複数
の分圧出力電位のそれぞれに接続されるスイッチを該選
択出力で制御して分圧出力電位の一つを選択して第一出
力とし、第二組は前記サンプリングした複数のビットの
ディジタル画像信号を第一のタイミングでイネーブルと
なるラッチによって記憶し、その記憶した複数のビット
のディジタル画像信号をデコーダーによって選択出力し
て変換し、第三の電位と第四の電位の間を分圧した複数
の分圧出力電位のそれぞれに接続されるスイッチを該選
択出力で制御して分圧出力電位の一つを選択して第二出
力とし、第二組の第三の電位と第四の電位の間の電圧は
第一組の第二の電位と第二の電位に近い分圧出力電位と
の間の電圧以内にあり、バッファアンプの入力に一方の
電極が接続されたデータ容量に、前記第一のタイミング
でオンする２個のスイッチを通して一方の電極に第一出
力、他方の電極に第五の電位を接続し、続いて前記２個
のスイッチをオフし、第一のタイミング以外でオンする
スイッチを通してデータ容量の他方の電極に第二出力を
接続してデータ容量の一方の電極の電位を変化させ、直
列に転送される複数のビットのディジタル画像信号か
ら、画像表示装置の各列に並列に出力される階調に対応
するアナログ画像信号に変換してバッファアンプより出
力する画像表示装置の駆動回路を提供する。
【００２５】請求項３は、一画素あたり複数のビットで
構成され、第一組、第二組に分けられて各組毎直列に順
次転送されるディジタル画像信号を、サンプリング開始
信号が転送されるシフトレジスターの出力をイネーブル
信号とする第一組、第二組の複数のラッチによってサン
プリングし、第一組はそのサンプリングした複数のビッ
トのディジタル画像信号をデコーダーによって選択出力
に変換し、第一の電位と第二の電位の間を分圧した複数
の分圧出力電位のそれぞれに接続されるスイッチを該選
択出力で制御して分圧出力電位の一つを選択して第一出
力とし、第二組は前記サンプリングした複数のビットの
ディジタル画像信号をデコーダーによって選択出力して
変換し、第三の電位と第四の電位の間を分圧した複数の
分圧出力電位のそれぞれに接続されるスイッチを該選択
出力で制御して分圧出力電位の一つを選択して第二出力
とし、第二組の第三の電位と第四の電位の間の電圧は第
一組の第二の電位と第二の電位に近い分圧出力電位との
間の電圧以内にあり、バッファアンプの入力に一方の電
極が接続されたデータ容量に、第一のタイミングでオン
する２個のスイッチを通して一方の電極に第一出力、他
方の電極に第二出力を接続し、続いて前記２個のスイッ
チをオフし、第一のタイミング以外でオンするスイッチ
を通してデータ容量の他方の電極に第五の電位を接続し
てデータ容量の一方の電極の電位を変化させ、直列に転
送される複数のビットのディジタル画像信号から、画像
表示装置の各列に並列に出力される階調に対応するアナ
ログ画像信号に変換してバッファアンプより出力する画
像表示装置の駆動回路を提供する。
【００２６】請求項４は、バッファアンプが差動増幅段
と出力段を有し、該出力段は同形式で寸法の異なるトラ
ンジスターよりなる二回路の並列接続から構成され、二
回路の一方をオフする機能を有する請求項１、２又は３
の画像表示装置の駆動回路を提供する。
【００２７】請求項５は、バッファアンプは、出力段の
二回路の一方が第一のタイミングから次行のサンプリン
グ開始信号が出力されるまでの間にオンし、以後オフす
る請求項４の画像表示装置の駆動回路を提供する。
【００２８】本発明の画像表示装置の駆動回路は、直列
に転送されるアナログの画像信号をサンプル・ホールド
してバッファアンプより各列に出力する、又は直列に転
送される階調に対応するディジタルの画像信号を、サン
プリングしデコーダーによって変換した選択出力で、電
位間を分圧した分圧出力電位を選択し構成されるアナロ
グの画像信号をバッファアンプより各列に出力する様に
構成し、差動増幅段と出力段を備えたバッファアンプよ
り水平走査相当の期間、画像表示装置の各列に画像信号
を直流的に安定に供給し、画像信号を各行毎列電極に供
給開始する時、一時的に出力段の出力抵抗を低くして高
速応答する様にしたものである。
【００２９】画像信号が高速かつ直流的に安定に供給さ
れるので、画像表示装置の各列の各行のトランジスター
と、交差する電極の構成のオフ電流は、駆動回路の各列
のバッファアンプの出力から供給される電流の範囲内に
あれば良く、大表示容量の画像表示装置を製造し易くす
る。
【００３０】
【実施例】図１は本発明の画像表示装置の駆動回路の回
路図であり、第１の実施例を示していて、図２はその駆
動回路のサンプル・ホールド回路の、データ容量の共通
電極の電位を作る回路の回路図、図３は同様にその駆動
回路のサンプル・ホールド回路のバッファアンプの回路
図、図４は、図１３の画像構成を有す画像表示装置の、
図１の駆動回路の動作を示す信号波形図である。図５と
図６は、それぞれ図３のバッファアンプに代えて使用さ
れるバッファアンプの回路図である。
【００３１】１はサンプリング開始信号ＨSTをクロック
ＣＰで転送し、サンプリング信号Ｄs （１），Ｄs
（２），…を出力するシフトレジスターである。２はレ
ベル変換回路であり、サンプリング信号Ｄs （１）をＶ
DD−ＶSSの電源系からＶDD−ＶCCの電源系の信号にレベ
ル変換してデータスイッチ３を制御している。サンプリ
ング信号Ｄs （１）が‘１’（ＶDD）でオンするデータ
スイッチ３によって、画像信号Ｄ1 が直列に順次転送さ
れるデータ線よりデータ容量４に、そのタイミングの画
像信号をサンプリングし、サンプリング信号Ｄs （１）
が‘０’（ＶSS）でデータスイッチ３をオフして、デー
タ容量４の画像信号をホールドする。
【００３２】７，９はそれぞれレベル変換回路で、トラ
ンスファースイッチをオンさせるイネーブル信号Ｗ1
と、バッファアンプの出力抵抗を一時的に低くする、出
力の調節信号Ｗを、ＶDD−ＶSSの電源系からＶDD−ＶCC
の電源系の信号にレベル変換し、それぞれバッファ８，
１０を通して出力している。データ容量４にサンプル・
ホールドされた画像信号は、イネーブル信号Ｗ1 が
‘１’（ＶDD）でオンするトランスファースイッチ５を
通してバッファアンプ６の入力容量に導かれ、その時、
出力の調節信号Ｗが‘１’（ＶDD）となってバッファア
ンプ６の出力電流を大きくし、画像表示装置の１列の列
電極に画像信号Ｃ（１）が高速に供給される。
【００３３】１列のレベル変換回路２、データスイッチ
３、データ容量４、トランスファースイッチ５、バッフ
ァアンプ６から成るサンプル・ホールド回路は、各例で
同様に構成されている。複数のｍ本のデータ線それぞれ
に順に転送される画像信号Ｄ1 ，Ｄ2 〜Ｄm をサンプリ
ング開始信号ＨSTが転送されるシフトレジスターの出力
Ｄs （１），Ｄs （２），…をサンプリング信号として
同時にオン、オフする、第１列３に対応する複数のｍ列
の各データスイッチによって、４に対応する各データ容
量に複数のｍ列毎順次サンプル・ホールドしている。
【００３４】即ち、画像信号Ｄｆ（ｆ＝１，２，…ｍ）
は、シフトレジスターのＮ番目（Ｎは正の整数）の出力
をサンプリング信号Ｄs （Ｎ）とする（ｍ（Ｎ−１）＋
ｆ）列のサンプル・ホールド回路にサンプル・ホールド
されている。
【００３５】図４はサンプリング開始信号ＨSTをクロッ
クＣＰで転送し、クロックの一周期毎に順次‘１’（Ｖ
DD）となるサンプリング信号Ｄs （１），Ｄs （２）を
示しており、図１の画像信号Ｄ1 ，Ｄ2 ，…Ｄm は、サ
ンプリング信号Ｄs （１）でオン、オフする１列、２
列、…ｍ列のデータスイッチによって、データ容量に同
時にサンプル・ホールドされる。続いてサンプリング信
号Ｄs （２）により（ｍ＋１），（ｍ＋２），…列のサ
ンプル・ホールド回路に、画像信号Ｄ1 ，Ｄ2 ，…がサ
ンプル・ホールドされる。
【００３６】全列のサンプル・ホールド回路に画像信号
がサンプル・ホールドされると、図４に示すイネーブル
信号Ｗ1 が‘１’（ＶDD）となる第一のタイミングに同
期して、データ容量の共通電極の電位選択信号Ｓが
‘１’（ＶDD）となってデータ容量の共通電極の電位Ｖ
FFを変化させ、イネーブル信号Ｗ1 により全列のトラン
スファースイッチがオンして、各列のバッファアンプの
入力に画像信号を転送する。
【００３７】次にイネーブル信号Ｗ1 が‘０’（ＶSS）
でトランスファースイッチをオフし、電位選択信号Ｓが
‘０’（ＶSS）となってデータ容量の共通電極の電位Ｖ
FFを元の電位に戻し、バッファアンプはトランスファー
スイッチがオフする以前に入力容量に保持した入力をバ
ッファして出力し、画像表示装置の各列にバッファアン
プより並列に画像信号Ｃ（ｍ（Ｎ−１）＋ｆ）を出力す
る。図１はＮ＝１，２，…を示しており、１列、２列、
…ｍ列、（ｍ＋１）列、（ｍ＋２）列、…にそれぞれ画
像信号Ｃ（１），Ｃ（２），…Ｃ（ｍ），Ｃ（ｍ＋
１），Ｃ（ｍ＋２），…を出力している。
【００３８】図４でＤ0 とＶc 0は、それぞれフィールド
毎に反転するデータ線の画像信号（Ｄ1 ，Ｄ2 ，…Ｄ
m ）と液晶の共通電極の電位を表わし、Ｄ（１），Ｄ
（２），Ｄ（３）とその反転信号Ｄ（１）* ，Ｄ（２）
* ，Ｄ（３）* で、それぞれ画像表示装置の１行、２
行、３行の画像信号が転送されることを示している。画
像信号Ｄ0 はＶαからＶβの電位範囲で、液晶の共通電
極の電位Ｖc 0がＶb の１フィールドは順にＤ（１），Ｄ
（２），Ｄ（３），…の画像信号を転送し、液晶の共通
電極の電位Ｖc 0がＶa の１フィールドは順に反転の画像
信号Ｄ（１）* ，Ｄ（２）* ，Ｄ（３）* ，…を転送
し、１フィールド毎に各画素の液晶にかかる電圧の極性
を反転して交流駆動する。
【００３９】イネーブル信号Ｗ1 が‘１’（ＶDD）とな
る第一のタイミングに同期してデータ容量の共通電極の
電位選択信号Ｓを‘１’（ＶDD）とし、図１に示し図２
で後述するデータ容量の共通電極の電位ＶFFをΔＶオフ
セットさせ、各データ容量に保持されている画像信号の
電位をほぼΔＶ変化させ、バッファアンプよりほぼΔＶ
変化させた画像信号を出力する。１フィールド毎の極性
反転による液晶の交流駆動で、液晶の共通電極の電位の
中心電位（Ｖa ＋Ｖb ）／２に対して、バッファアンプ
より出力される画像信号の中心電位（Ｖα＋Ｖβ）／２
＋ΔＶと、データ線に転送される画像信号Ｄ0 （Ｄ1 ，
Ｄ2 ，…Ｄm ）の中心電位（Ｖα＋Ｖβ）／２との間の
オフセット電圧を調整して、画像表示装置に表示される
画像のフリッカーを最小となるようにする。
【００４０】ＤとＶc は、それぞれ１行毎即ち１水平走
査期間毎、かつ１フィールド毎に反転するデータ線の画
像信号（Ｄ1 ，Ｄ2 ，…Ｄm ）と液晶の共通電極の電位
を表わしている。１フィールドの間、画像信号Ｄは一行
毎順にＤ（１），Ｄ（２）*，Ｄ（３），…の画像信
号、液晶の共通電極の電位Ｖc はイネーブル信号Ｗ1 が
‘１’（ＶDD）となる第一のタイミングに同期して１行
毎順にＶa ，Ｖb ，Ｖa，Ｖb ，…の電位となり、次の
１フィールドでは画像信号Ｄは１行毎順にＤ（１）* ，
Ｄ（２），Ｄ（３）* ，…、液晶の共通電極の電位Ｖc
は１行毎順にＶb，Ｖa ，Ｖb ，Ｖa ，…となってい
る。
【００４１】データ線に転送される画像信号Ｄ（Ｉ）ま
たはＤ（Ｉ）* （Ｉ＝１，２，３，…）は、１水平走査
期間毎、図１のシフトレジスター１からのサンプリング
信号Ｄs （１），Ｄs （２），…により各列にサンプル
・ホールドした後、水平帰線期間内にイネーブル信号Ｗ
1 を‘１’（ＶDD）としトランスファー・スイッチ５を
通してバッファアンプ６より画像表示装置の列電極に供
給しており、データ線に一行の画像信号が転送される期
間よりおよそ１水平走査期間遅れて画像表示装置に供給
されるので、ほぼ次行の画像信号Ｄ（Ｉ＋１）* 又はＤ
（Ｉ＋１）がデータ線に転送される期間に、対応して液
晶の共通電極の電位Ｖc をＶb 又はＶaとし、行電極信
号Ｇ（Ｉ）を選択期間の電位ＶGGとしている。
【００４２】Ｇ（１），Ｇ（２）は１行、２行の行電極
信号であり、イネーブル信号Ｗ1 が‘１’（ＶDD）の第
一のタイミングになる前に１行の行電極をオンの電位
（ＶGG）の選択期間として１行の各画素のトランジスタ
ーをオンさせ、イネーブル信号Ｗ1 が‘１’（ＶDD）の
第一のタイミングに同期して１行の各画素に、各列のバ
ッファアンプより画像信号を書き入れ、イネーブル信号
Ｗ1 が次の第一のタイミングになる前に１行の行電極を
オフの電位（ＶEE）の非選択期間として１行の各画素の
トランジスターをオフし、２行の行電極をオンの電位
（ＶGG）の選択期間とし、イネーブル信号Ｗ1 が‘１’
（ＶDD）の第一のタイミングに同期して２行の各画素に
画像信号を書き入れている。このような行電極信号の動
作を複数行で順次行なって各画素に画像信号を書き入
れ、各行が次の選択期間になるまでの１フィールドの間
画像を保持している。
【００４３】１フィールド毎に反転する液晶の共通電位
Ｖc 0の中心電位に対して、データ線の画像信号Ｄ0 （Ｄ
1 ，Ｄ2 ，…Ｄm ）をサンプリングし、オフセットさせ
てバッファアンプより出力している各列の画像信号の中
心電位を、オフセット電圧を調整してフリッカーを最小
となるようにし、１行毎かつ１フィールド毎に反転する
データ線の画像信号Ｄ（Ｄ1 ，Ｄ2 ，…Ｄm ）と液晶の
共通電極の電位Ｖc にして、画面上で空間的には１行毎
に画素の液晶の電圧の極性を反転させ、時間的には１フ
ィールド毎に各画素の液晶の電圧の極性を反転させて交
流駆動し、フリッカーの無い優れた画質の画像が表示さ
れる。
【００４４】図２はデータ容量の共通電極の電位ＶFFを
作る回路である。電源電位ＶDDとＶPP（ＶDD＞ＶSS＞Ｖ
PP≧ＶCC）との間を抵抗Ｒ13とＲ13の直列接続で分圧
し、その中間接続点より電圧フォロワー１１を通し、電
源電位ＶDDとの間を安定化容量１２で安定化してサンプ
リング動作時の電位を作り、電源電位ＶDDとＶPPとの間
を抵抗Ｒ11、可変抵抗Ｒ12と抵抗Ｒ11の直列接続で分圧
し、三端子可変抵抗Ｒ12の中間端子より電圧フォロワー
１４を通し、電源電位ＶDDとの間を安定化容量１５で安
定化してバッファアンプへの転送時の電位を作ってい
る。
【００４５】データ容量の共通電極の電位選択信号Ｓ
は、レベル変換回路１７でＶDD−ＶSSの電源系からＶDD
−ＶCCの電源系の信号にレベル変換し、ＶDD−ＶCCの電
源系のインバーター１８で信号を反転させて、スイッチ
１６と１３を制御している。Ｓが‘０’（ＶSS）ではス
イッチ１３がオンして、データ容量の共通電極の電位Ｖ
FFをサンプリング動作時の電位、（ＶDD＋ＶPP）／２と
し、Ｓが‘１’（ＶDD）ではスイッチ１６がオンして、
電位ＶFFをバッファアンプへの転送時の電位、（ＶDD＋
ＶPP）／２＋ΔＶとする。
【００４６】図４に示す画像信号Ｄ0 ，Ｄの中心電位
（Ｖα＋Ｖβ）／２と、液晶の共通電極の電位Ｖc 0，Ｖ
c の中心電位（Ｖa ＋Ｖb ）／２は、同電位とし、電位
関係ＶGG≧ＶDD＞Ｖα＋ΔＶ，Ｖα，Ｖa ＞Ｖβ＋Δ
Ｖ，Ｖβ，Ｖb ＞ＶCC＞ＶEEで画像表示装置を構成し
て、図１の駆動回路のサンプルホールド回路のデータ容
量の共通電極の電位ＶFFのオフセット電圧ΔＶは、図２
の可変抵抗Ｒ12により、ＶDDとＶPPの中間電位に対し
て、±（ＶDD−ＶPP）・（Ｒ12／２）・（２・Ｒ11＋Ｒ
12）の範囲で調整される。この回路で対になっている抵
抗Ｒ11とＲ13は、電源電位ＶDD又はＶPPの一方の側の抵
抗を定電圧ダイオードに替えても、電位ＶFFのオフセッ
ト電圧を調整することができる。
【００４７】図３は、図１の６に示すバッファアンプ
で、差動増幅段と出力段を有する電圧フォロワーで構成
している。２０と２１は差動入力用のＮチャンネルトラ
ンジスターの対であり、それぞれ入力信号Ａと出力信号
Ｘをゲート入力とし、電源電位ＶCCとの間に電位Ｖb を
ゲート入力とする定電流源用のＮチャンネルトランジス
ター１９を直列接続し、電源電位ＶDDとの間に負荷用の
Ｐチャンネルトランジスターの対２２と２３をそれぞれ
直列接続し、Ｐチャンネルトランジスターの対２２と２
３のゲートを共通にＰチャンネルトランジスター２２の
ドレインに接続して差動増幅段を構成している。
【００４８】２０と２１、２２と２３の各トランジスタ
ーの対は図１の半導体集積回路上で近接配置され、チャ
ンネル幅とチャンネル長の各寸法及びトランジスターの
特性を同じにしている。
【００４９】出力段は、電位Ｖb をゲート入力とし、ソ
ースを電源電位ＶCCに接続したＮチャンネルトランジス
ター２４と、差動増幅段のトランジスター２１と２３の
ドレインの接続点からの出力をゲート入力とし、ドレイ
ンを電源電位ＶDDに接続したＮチャンネルトランジスタ
ー２５の直列接続のソースフォロワー回路と、同形式で
トランジスター２４，２５と寸法の異なるＮチャンネル
トランジスター２６と２７の直列接続のソースフォロワ
ー回路の、二回路の並列接続から構成され、トランジス
ター２５，２７のソースと、トランジスター２４，２６
のドレインの接続点より出力信号Ｘを出力している。
【００５０】ＷX は出力の調節信号であり、図１の出力
の調節信号Ｗの‘１’（ＶDD），‘０’（ＶSS）に対応
して、各ＶDD，ＶCCとなり、ＶDD−ＶCCの電源系で動作
するインバータ２８でＷX の反転信号を出力する。出力
の調節信号Ｗx が‘１’（ＶDD）で、Ｎチャンネルトラ
ンジスター２６，２７の各ゲートに接続されたＮチャン
ネルトランジスター２９、並列接続されたＮチャンネル
トランジスター３１とＰチャンネルトランジスター３２
がオンして、トランジスター２６，２７のゲートをトラ
ンジスター２４，２５と同様に、それぞれ電位Ｖb 、差
動増幅段の出力に接続する。出力の調節信号ＷX が
‘０’（ＶCC）ではトランジスター２９，３１と３２が
オフし、電源電位ＶCCとＮチャンネルトランジスター２
６，２７の各ゲート間に接続されたＮチャンネルトラン
ジスター３０，３３がオンして、トランジスター２６，
２７のソースフォロワー回路をオフする。
【００５１】出力の調節信号ＷX が‘１’（ＶDD）で出
力段の並列接続される回路のトランジスター２６，２７
の各チャンネル幅／チャンネル長の寸法比は、対応する
出力段のトランジスター２４，２５の寸法比より選ば
れ、このトランジスター２６，２７から成る回路は、イ
ネーブル信号Ｗ1 が‘１’となる第一のタイミングから
次行のサンプリング開始信号ＨSTが‘１’（ＶDD）で出
力されるまでの、水平帰線期間にオンし、以後オフす
る。図１、図４に示すようにイネーブル信号Ｗ1 が
‘１’（ＶDD）となる第一のタイミングと同時に出力の
調節信号Ｗ，ＷX を‘１’（ＶDD）として一時的にバッ
ファアンプ６の出力電流を大きくし、画像表示装置のマ
トリクスの大きな容量負荷を高速に駆動する。
【００５２】図１、図４のＷ1 ，Ｗでは、バッファアン
プ６の出力段の二回路の一方をオフするタイミングは、
トランスファースイッチ５をオフするタイミングと同じ
にしているが、それぞれ分離して良い。イネーブル信号
Ｗ1 より出力の調節信号Ｗ，ＷX の‘１’（ＶDD）の期
間を長くし、トランスファースイッチ５がオフしてから
バッファアンプ６の出力段の二回路の一方をオフするよ
うにできる。次行のサンプリング開始信号ＨSTの‘１’
（ＶDD）が出力されるまでの間、出力段を二回路の並列
としてバッファアンプの出力抵抗を低くして選択行の各
列に画像信号を供給し、以後は二回路の一方をオフしバ
ッファアンプに流れる電流を低くして駆動回路の消費電
力を低減し、安定な出力電位の画像信号が供給される。
【００５３】図５は図３に代えて、図１の６に用いられ
るバッファアンプである。３５と３６は同寸法、同特性
の、差動入力用のＮチャンネルトランジスターの対であ
り、それぞれ入力信号Ａと出力信号Ｘをゲート入力と
し、電源電位ＶCCとの間に電位Ｖb をゲート入力とする
定電流源用のＮチャンネルトランジスター３４を直列接
続し、電源電位ＶDDとの間に、同寸法、同特性で、ゲー
トを共通にＰチャンネルトランジスター３７のドレイン
に接続した負荷用のＰチャンネルトランジスターの対３
７と３８をそれぞれ直列接続して差動増幅段を構成して
いる。
【００５４】電位Ｖb をゲート入力とし、ソースを電源
電位ＶCCに接続したＮチャンネルトランジスター３９に
ゲートをドレインに接続したＰチャンネルトランジスタ
ー４０を直列接続し、さらに差動増幅段のトランジスタ
ー３６と３８のドレインの接続点からの出力をゲート入
力とし、ドレインを電源電位ＶDDに接続したＮチャンネ
ルトランジスター４１を直列接続して、差動増幅段の出
力レベルシフト段を構成している。
【００５５】Ｎチャンネルトランジスター３９は定電流
源となり、Ｐチャンネルトランジスター４０とＮチャン
ネルトランジスター４１は、その定電流が流れるように
オンする。Ｐチャンネルトランジスター４０、Ｎチャン
ネルトランジスター４１の各ゲート−ソース間電圧が、
各閾値電圧ＶthP ，ＶthN を越えている電圧をそれぞれ
ΔＶGP，ΔＶGNとすると、Ｎチャンネルトランジスター
４１のゲート電位である差動増幅段の出力より、（Ｖ
thN ＋ＶthP ）＋（ΔＶGN＋ＶGP）低い電位がＰチャン
ネルトランジスター４０のゲート及びドレインの電位に
なる。
【００５６】出力段は、レベルシフト段のトランジスタ
ー３９と４０のドレインの接続点からの出力をゲート入
力とし、ドレインを電源電位ＶCCに接続したＰチャンネ
ルトランジスター４２と、差動増幅段のトランジスター
３６と３８のドレインの接続点からの出力をゲート入力
とし、ドレインを電源電位ＶDDに接続したＮチャンネル
トランジスター４３の直列接続の相補型のソースフォロ
ワー回路と、同形式でトランジスター４２，４３と寸法
の異なるＰチャンネルトランジスター４４とＮチャンネ
ルトランジスター４５の直列接続の相補型のソースフォ
ロワー回路の、二回路を並列接続し、出力信号Ｘを出力
している。
【００５７】出力の調節信号ＷX をゲート入力とするＮ
チャンネルトランジスター４７と、ＷX をインバーター
４６で反転した信号をゲート入力とするＰチャンネルト
ランジスター４８は、トランジスター４４と４５の相補
型のソースフォロワー回路と各電源電位ＶCCとＶDDとの
間に直列接続され、出力の調節信号ＷX が‘１’
（ＶDD）でトランジスター４７，４８がオンして、トラ
ンジスター４４と４５の相補型のソースフォロワー回路
をトランジスター４２と４３の相補型のソースフォロワ
ー回路に並列接続してバッファアンプの出力抵抗を低く
し、ＷX が‘０’（ＶCC）ではトランジスター４７，４
８がオフして、トランジスター４４と４５の相補型のソ
ースフォロワー回路をオフする。
【００５８】トランジスターのチャンネル幅／チャンネ
ル長の寸法比は、レベルシフト段の各トランジスター４
０，４１に対して、出力段の二回路の対応するトランジ
スター４２，４３と４４，４５で、Ｐチャンネルトラン
ジスター間の寸法比の倍率とＮチャンネルトランジスタ
ー間の寸法比の倍率を同じにし、出力の調節信号ＷXが
‘１’（ＶDD）で出力段に並列接続される回路のトラン
ジスター４４，４５の各寸法比を、対応する出力段のト
ランジスター４２，４３の寸法比より大きくしている。
【００５９】電圧フォロワーによるバッファアンプは、
出力信号Ｘを反転入力端子に接続しているので、イネー
ブル信号Ｗ1 が‘１’（ＶDD）の第一のタイミングと同
時に出力の調節信号ＷX が‘１’（ＶDD）になると、画
像表示装置の列電極の容量性負荷の電位と入力信号Ａと
の差を差動増幅段で反転増幅して出力段の相補型のソー
スフォロワー回路のゲートに入力し、高速に容量性負荷
の電位を入力信号Ａに近付ける様にソースフォロワー回
路より電流が供給され、バッファアンプの入力と出力の
電位がほぼ等しくなると、出力から画像表示装置の列電
極に流れる電流は等しくなる。
【００６０】出力の調節信号ＷX が‘０’（ＶCC）の
時、バッファアンプを流れる電流は、差動増幅段の定電
流源のトランジスター３４、レベルシフト段の定電源の
トランジスター３９を流れる各電流と、出力段のトラン
ジスター４２，４３のレベルシフト段のトランジスター
４０，４１との寸法比の倍率をレベルシフト段の電流に
乗じた電流の和になる。
【００６１】図６は図３、図５に代えて、図１の６に用
いられるバッファアンプである。５０と５１は同寸法、
同特性の、差動入力用のＮチャンネルトランジスターの
対であり、それぞれ入力信号Ａと出力信号Ｘをゲート入
力として、電源電位ＶCCとの間に電位Ｖb をゲート入力
とする定電流源用のＮチャンネルトランジスター４９を
直列接続し、電源電位ＶDDとの間に、同寸法、同特性
で、ゲートを共通にＰチャンネルトランジスター５２の
ドレインに接続した、負荷用のＰチャンネルトランジス
ターの対５２と５３をそれぞれ直列接続して差動増幅段
を構成している。
【００６２】電位Ｖb をゲート入力とし、ソースを電源
電位ＶCCに接続した、Ｎチャンネルトランジスター５４
に、差動増幅段のトランジスター５１と５３のドレイン
の接続点からの出力をゲート入力とし、ドレインを電源
電位ＶDDに接続したＮチャンネルトランジスター５５を
直列接続して、差動増幅段の出力より（ＶthN ＋Δ
ＶGN）低い電位を出力する第一のレベルシフト段を構成
し、電位ＶB をゲート入力とし、ソースを電源電位ＶDD
に接続したＰチャンネルトランジスター５６に、差動増
幅段のトランジスター５１と５３のドレインの接続点か
らの出力をゲート入力とし、ドレインを電源電位ＶCCに
接続したＰチャンネルトランジスター５７を直列接続し
て、差動増幅段の出力より（ＶthP ＋ΔＶGP）高い電位
を出力する第二のレベルシフト段を構成している。バイ
アス電位ＶB とＶb は（ＶDD−ＶB −ＶthP ）が（Ｖb
−ＶCC−ＶthN ）にほぼ等しく、図１６の分図（ｂ）の
回路で作られる。
【００６３】出力段は、第一のレベルシフト段の出力を
ゲート入力とし、ドレインを電源電位ＶCCに接続したＰ
チャンネルトランジスター５８と、第二のレベルシフト
段の出力をゲート入力とし、ドレインを電源電位ＶDDに
接続したＮチャンネルトランジスター５９の直列接続の
相補型のソースフォロワー回路と、同形式でトランジス
ター５８，５９よりチャンネル幅／チャンネル長の寸法
比の大きいＰチャンネルトランジスター６０とＮチャン
ネルトランジスター６１の直列接続の相補型のソースフ
ォロワー回路を並列接続し、出力信号Ｘを出力してい
る。
【００６４】出力の調節信号ＷX と、ＷX をインバータ
６２で反転した信号により、ＷX が‘１’（ＶDD）で並
列接続されたＮチャンネルトランジスター６３とＰチャ
ンネルトランジスター６４、及び並列接続されたＮチャ
ンネルトランジスター６５とＰチャンネルトランジスタ
ー６６がオンして、トランジスター６０，６１のゲート
をトランジスター５８，５９と同様に、それぞれ第一、
第二のレベルシフト段の出力に接続する。
【００６５】出力の調節信号ＷX が‘０’（ＶCC）では
トランジスター６３，６４，６５，６６がオフし、電源
電位ＶDDとＰチャンネルトランジスター６０のゲート間
に接続されたＰチャンネルトランジスター６７と、電源
電位ＶCCとＮチャンネルトランジスター６１のゲート間
に接続されたＮチャンネルトランジスター６８がオンし
て、トランジスター６０，６１の相補型のソースフォロ
ワー回路をオフする。
【００６６】図７は本発明の第２の実施例の画像表示装
置の駆動回路の回路図、図８はその駆動回路で選択し、
アナログ画像信号を構成する基になる分圧出力電位及び
液晶の共通電極用に選択される電位を作る回路の回路
図、図９は同様にその駆動回路で選択し構成されるアナ
ログ画像信号に相対して調整される、液晶の共通電極用
に選択される電位を作る回路の回路図、図１０は、図１
３の画素構成を有す画像表示装置の、図７の駆動回路の
動作を示す信号波形図である。
【００６７】６９はサンプリング開始信号ＨSTをクロッ
クＣＰで転送し、サンプリング信号Ｄs （１），Ｄs
（２），…を出力するシフトレジスターである。画像信
号は階調に対応して、１画素あたりの複数（ｋ＋ｑ）の
ビット（ｋ，ｑは正の整数）のディジタル画像信号で構
成され、上記ｋビットの信号を第一組、下位ｑビットの
信号を第二組として分け、第一組はｋ本のデータ線を一
まとまりとするデータバスの複数のｍ個に、それぞれｋ
ビットのＤA1，…ＤAmのディジタル画像信号を直列に順
次転送し、第二組はｑ本のデータ線を一まとまりとする
データバスの複数ｍ個に、それぞれｑビットのＤB1，…
ＤBmのディジタル画像信号を直列に順次転送し、ＤAfと
ＤBf（ｆ＝１，２，…ｍ）で（ｋ＋ｑ）ビットの１画素
に対応するディジタル画像信号を構成している。（ｋ＋
ｑ）ビットは２(k+q) の階調に対応している。
【００６８】７０は第一組の複数ｋ個のラッチ、７１は
第二組の複数ｑ個のラッチであり、シフトレジスターか
らのサンプリング信号Ｄs （１）をイネーブル信号とし
て、それぞれｋビット、ｑビットのディジタル画像信号
ＤA1，ＤB1をサンプリングする。第一組はラッチ７０で
サンプリングしたｋビットのデイジタル画像信号を、７
３のｋ個のレベル変換回路でＶDD−ＶSSの電源系からＶ
DD−ＶCCの電源系の信号にレベル変換し、デコーダ７５
でｋビットの入力から２k 個の出力数の選択出力に変換
している。
【００６９】２k 個の電位供給線を一まとまりとした電
源バスよりＶA として、第一の電位Ｖ＋ＶLLと、第二の
電位ＶLLの間を分圧した複数２k 個の分圧出力電位が供
給され、スイッチ７７はその分圧出力電位のそれぞれに
スイッチの入力端子が接続され、出力端子が共通接続さ
れた２k 個のスイッチから成り、デコーダー７５の２k
個のスイッチを個々に制御して分圧出力電位の一つを選
択して第一出力としている。
【００７０】第二組はラッチ７１でサンプリングしたｑ
ビットのディジタル画像信号を、後述する粗調選択信号
Ｓ1 が‘１’（ＶDD）となる第一のタイミングでイネー
ブルとなるｑ個のラッチ７２によって記憶し、その記憶
したｑビットのディジタル画像信号を、７４のｑ個のレ
ベル変換回路でＶDD−ＶSSの電源系からＶDD−ＶCCの電
源系の信号にレベル変換し、デコーダ７６でｑビットの
入力から２q 個の出力数の選択出力に変換している。
【００７１】２q 個の電位供給線を一まとまりとした電
源バスよりＶB として、第三の電位ｖ＋ＶMMと第四の電
位ＶMMの間を分圧した複数２q 個の分圧出力電圧が供給
され、その分圧出力電位のそれぞれにスイッチの入力端
子が接続され、出力端子が共通接続された２q 個のスイ
ッチ７８を、デコーダ７６の２q 個の選択出力で個々に
制御して分圧出力電位の一つを選択して第二出力として
いる。
【００７２】第一組のＶA の分圧出力電位は粗調用であ
り、第二の電位ＶLLを１番目の分圧出力電位、第一の電
位Ｖ＋ＶLLを２k 番目の分圧出力電位として間を分圧し
た粗調ステップの分圧出力電位であり、第二組のＶB の
分圧出力電位は微調用であり、第四の電位ＶMM、第三の
電位ｖ＋ＶMMをそれぞれ１番目、２q 番目の分圧出力電
位として間を分圧した微調ステップの分圧出力電位であ
り、第二組の第三の電位と第四の電位の間の電圧ｖは、
第一組の第二の電位と第二の電位に近い分圧出力電位と
の間の、粗調の１ステップの電圧以内にある。第一組の
粗調電圧幅はＶ、第二組の微調電圧幅はｖであり、微調
電圧幅ｖ＋微調のステップ電圧ｖ／（２q −１）がほぼ
粗調のステップ電圧Ｖ／（２k −１）になるようにして
いる。
【００７３】Ｓ1 は第一組の上位のｋビットのディジタ
ル画像信号により選択される分圧出力電位をデータ容量
に収納する、粗調データスイッチをオンさせる粗調選択
信号であり、Ｓ2 は第二組の下位ｑビットのディジタル
画像信号により選択される分圧出力電位でバッファアン
プに接続されたデータ容量の電位を調整する、微調デー
タスイッチをオンさせる微調選択信号であり、Ｗはバッ
ファアンプの出力抵抗を一時的に低くする、出力の調節
信号である。
【００７４】８４，８６，８８はそれぞれレベル変換回
路で、粗調選択信号Ｓ1 、微調選択信号Ｓ2 、出力の調
節信号Ｗを、ＶDD−ＶSSの電源系からＶDDのＶCCの電源
系の信号にレベル変換し、それぞれバッファ８５，８
７，８９を通して出力している。バッファアンプ８３の
入力に一方の電極が接続されたデータ容量８２に、粗調
選択信号Ｓ1 が‘１’（ＶDD）となる第一のタイミング
でオンする２個の粗調データスイッチ７９，８０を通し
て、データ容量８２の一方の電極にスイッチ７７からの
第一出力、他方の電極に第五の電位ＶNNを接続する。
【００７５】続いて粗調選択信号Ｓ1 が‘０’（ＶSS）
となって２個の粗調データスイッチ７９，８０をオフ
し、第一のタイミング以外で‘１’（ＶDD）となる微調
選択信号Ｓ2 によりオンする微調データスイッチ８１を
通して、データ容量の他方の電極にスイッチ７８からの
第二出力を接続して、データ容量の一方の電極の電位を
ほぼ（第二出力−ＶNN）変化させ、バッファアンプ８３
に入力するデータ容量８２の電位を、（第一出力＋第二
出力−ＶNN）の、階調に対応するアナログ画像信号に変
換している。
【００７６】図１０に示すように微調選択信号Ｓ2 は、
粗調選択信号Ｓ1 が第一のタイミング以後‘０’
（ＶSS）になってから、次の第一のタイミングになる前
まで‘１’（ＶDD）で微調データスイッチ８１をオンし
続け、データ容量８２からバッファアンプ８３へのアナ
ログ画像信号の電位は安定に保持される。
【００７７】微調選択信号Ｓ2 が‘１’（ＶDD）になっ
て直後に出力の調節信号Ｗが‘１’（ＶDD）となって、
バッファアンプ８３の出力電流を大きくし、画像表示装
置の１列の列電極に画像信号Ｃ（１）が高速に供給され
る。
【００７８】出力の調節信号Ｗは、粗調選択信号Ｓ1 が
‘１’（ＶDD）となる第一のタイミングから‘１’（Ｖ
DD）となり、次行のサンプリング開始信号が‘１’（Ｖ
DD）で出力されるまでに‘０’（ＶSS）となるようにし
ても良い。バッファアンプ８３としては、図３、図５、
図６のバッファアンプが使用される。
【００７９】１列のラッチ７０，７１，７２、レベル変
換回路７３，７４、デコーダー７５，７６、スイッチ７
７，７８、粗調データスイッチ７９，８０、微調データ
スイッチ８１、データ容量８２、バッファアンプ８３か
ら成るディジタル画像信号のサンプリング、アナログ画
像信号の変換の回路は各列で同様に構成されている。デ
ィジタル画像信号をサンプリングして静的に記憶するラ
ッチ７０，７１，７２は、サンプリングして動的にデー
タを保持する回路としても良く、ラッチ７２は粗調選択
信号Ｓ1 が‘１’（ＶDD）となる第一のタイミングに同
期してデータが書き込まれるフリップフロップでもよ
い。
【００８０】シフトレジスターのＮ番目（Ｎは正の整
数）の出力をイネーブル信号Ｄs （Ｎ）とし、ディジタ
ル画像信号ＤAf，ＤBf（ｆ＝１，２，…ｍ）をサンプリ
ングしているのは（ｍ＋（Ｎ−１）＋ｆ）列の回路であ
り、アナログ画像信号Ｃ（ｍ（Ｎ−１）＋ｆ）を出力す
る。ｍ列の回路はシフトレジスターの出力Ｄs （１）を
イネーブル信号としてディジタル画像信号ＤAm，ＤBmを
サンプリングし、アナログ画像信号Ｃ（ｍ）を出力し、
（ｍ＋１）列の回路はシフトレジスターの出力Ｄs
（２）をイネーブル信号としてディジタル画像信号
ＤA1，ＤB1をサンプリングし、アナログ画像信号Ｃ（ｍ
＋１）を出力している。
【００８１】図１０はサンプリング開始信号ＨSTをクロ
ックＣＰで転送し、クロックの一周期毎に順次‘１’
（ＶDD）となるシフトレジスターの出力Ｄs （１）、Ｄ
s （２）、１フィールド毎に反転するデータバスのディ
ジタル画像信号Ｄ0 （ＤA1ＤB1，…ＤAmＤBm）と液晶の
共通電極の電位Ｖc 0、１行毎かつ１フィールド毎に反転
するデータバスのディジタル画像信号Ｄ（ＤA1ＤB1，…
ＤAmＤBm）と液晶の共通電極の電位Ｖc 、粗調選択信号
Ｓ1 、微調選択信号Ｓ2 、出力の調節信号Ｗと１行、２
行の行電極信号Ｇ（１），Ｇ（２）のタイミングを示し
ている。
【００８２】Ｄ（１），Ｄ（２），Ｄ（３）とその反転
信号Ｄ（１）* ，Ｄ（２）* ，Ｄ（３）* で、それぞれ
画像表示装置の１行、２行、３行のディジタル画像信号
が転送されることを示している。１行毎かつ１フィール
ド毎に反転するディジタル画像信号Ｄと液晶の共通電極
の電位Ｖc の場合、各データ線に‘１’（ＶDD），
‘０’（ＶSS）の信号で、データバスに転送されるディ
ジタル画像信号Ｄ（Ｉ），Ｄ（Ｉ）* （Ｉ＝１，２，３
…）を、１水平走査期間毎、図７のシフトレジスター６
９からのサンプリング信号Ｄs （１），Ｄs （２），…
をイネーブル信号として各列にサンプリングした後、水
平帰線期間内に、粗調選択信号Ｓ1 に続いて微調選択信
号Ｓ2 を‘１’（ＶDD）とし、アナログ画像信号に交換
してバッファアンプより画像表示装置の列電極に供給し
ており、データバスの転送期間よりおよそ１水平走査期
間遅れて供給されるので、ほぼ次行のディジタル画像信
号Ｄ（Ｉ＋１）* 又はＤ（Ｉ＋１）のデータバスの転送
期間に、液晶の共通電極の電位Ｖc をＶb 又はＶa と
し、行電極信号Ｇ（Ｉ）を選択期間ＶGGとしている。
【００８３】１フィールド毎に反転するディジタル画像
信号Ｄ0 と液晶の共通電極の電位Ｖc 0で、ディジタル画
像信号Ｄ（１），Ｄ（２），Ｄ（３），…又はＤ（１）
* ，Ｄ（２）* ，Ｄ（３）* ，…が転送される１フィー
ルドの液晶の共通電極の電位がＶb 又はＶa であること
と対応している。行電極信号Ｇ（Ｉ）は、粗調選択信号
Ｓ1 が‘１’（ＶDD）の第一のタイミングになる前で微
調選択信号Ｓ2 が‘０’（ＶSS）になる前にＩ行の行電
極をオンの電位（ＶGG）の選択期間としてＩ行の各画素
のトランジスターをオンさせ、粗調選択信号Ｓ1 に続く
微調選択信号Ｓ2 の‘１’（ＶDD）のタイミングに同期
してＩ行の各画素に各列のバッファアンプより画像信号
を書き入れ、粗調選択信号Ｓ1 が次に‘１’（ＶDD）の
第一のタイミングになる前で微調選択信号Ｓ2 が‘０’
（ＶSS）になる前にＩ行の行電極をオフの電位（ＶEE）
の非選択期間としてＩ行の各画素のトランジスターをオ
フし、次の選択期間になるまでの１フィールドの間画像
を保持している。
【００８４】データバスに転送されるディジタル画像信
号Ｄ（Ｉ）をサンプリングし、デコーダによって変換し
た選択出力で、第一の電位Ｖ＋ＶLLと第二の電位Ｖ
LL間、第三の電位ｖ＋ＶMMと第四の電位ＶMM間をそれぞ
れ分圧した分圧出力電位を選択し構成されるアナログ画
像信号のバッファアンプからの出力に対して、液晶の共
通電極の電位はＶb であり、次のフィールドで転送され
るディジタル画像信号はＤ（Ｉ）の反転信号Ｄ（Ｉ）*
であり、サンプリングデコーダーによって変換した選択
出力で、第一、第二の電位間と、第三、第四の電位間の
各分圧出力電位を選択し構成される反転のアナログ画像
信号のバッファアンプからの出力に対して、液晶の共通
電極の電位はＶa であり、１フィールド毎に各画素の液
晶にかかる電圧の極性を反転して交流駆動している。
【００８５】電位関係はＶGG≧ＶDD＞Ｖ＋ｖ＋ＶLL＋Ｖ
MM−ＶNN＞ＶLL＋ＶMM−ＶNN≧ＶLL，ＶMM，ＶNN＞ＶCC
＞ＶEEで、第二の電位ＶLLと第四の電位ＶMMを同電位と
し、第一〜第四の電位をＶ＋ＶLL，ＶLL＝ＶMM，ｖ＋Ｖ
MMの三つの電位とすることができる。
【００８６】図１０に示す、１フィールド毎に反転する
データバスのディジタル画像信号Ｄ0 をサンプリング
し、デコーダーによって変換した選択出力で、電位間を
分圧した出力電位を選択し構成されるアナログ画像信号
の中心電位（Ｖ＋ｖ）／２＋ＶLL＋ＶMM−ＶNNと、液晶
の共通電極の電位Ｖc 0 の中心電位（Ｖa ＋Ｖb ）／２
とがΔＶオフセットされフリッカーが最小となるように
Ｖ＋ｖ＋ＶLL＋ＶMM−ＶNNからＶLL＋ＶMM−ＶNNの電位
範囲のアナログ画像信号に相対する、液晶の共通電極の
電位Ｖa とＶb の位置を調整し、ディジタル画像信号Ｄ
と液晶の共通電極の電位Ｖc にして、ディジタル画像信
号Ｄをサンプリングし、変換したアナログ画像信号と液
晶の共通電極の電位Ｖc を１行毎かつ１フィールド毎に
反転し、画面上で空間的には１行毎に画素の液晶の電圧
の極性を反転させ、時間的には１フィールド毎各画素の
液晶の電圧の極性を反転させて交流駆動し、フリッカー
の無い優れた画質の画像が表示される。
【００８７】アナログ画像信号の中心電位に対する液晶
の共通電極の電位の中心電位の、ΔＶのオフセット調整
は、画像信号用の第一〜第四の電位、それぞれＶ＋
ＶLL，ＶLL，ｖ＋ＶMM，ＶMMと液晶の共通電極の電位Ｖ
a ，Ｖb 間の予め定められた電位の構成に対して、第五
の電位ＶNNを可変にして調整するか、又は画像信号用の
第一〜第五の電位、それぞれＶ＋ＶLL，ＶLL，ｖ＋
ＶMM，ＶMM，ＶNNの予め定められた電位の構成に対して
液晶の共通電極の電位の中心電位を可変にして調整す
る。液晶の共通電極の電位の中心電位を可変にして調整
する場合、画像信号用の第四の電位ＶMMと第五の電位Ｖ
NNを同電位としてよい。
【００８８】階調に対応するディジタル画像信号の（ｋ
＋ｑ）のビット数が多い場合は、正転及び反転のディジ
タル画像信号を、予めΔＶに対応する電圧のディジタル
値のオフセットを同方向に入れたディジタル変換回路を
通してデータバスに転送するようにし、画像信号用の第
一〜第五の電位、それぞれＶ＋ＶLL，ＶLL，ｖ＋ＶMM，
ＶMM，ＶNNと液晶の共通電極の電位Ｖa ，Ｖb の予め定
められた電位の構成でオフセット調整することができ
る。ディジタル変換回路を読み出し用のメモリーで構成
する場合、ディジタル信号（ｋ＋ｑ）ビットと画像信号
の正転／反転用の符号１ビットの（ｋ＋ｑ＋１）ビット
をアドレスとして、（ｋ＋ｑ）ビットのデータでディジ
タル画像信号を出力し、変換内容をメモリーに入れてお
くことでオフセットの処理をする。
【００８９】図８はｋ＝３，ｑ＝３の場合の分圧出力電
位と液晶の共通電極用に選択される電位を作る回路であ
る。電源電位ＶDDとＶCC間に抵抗Ｒ3 と定電圧ダイオー
ド９０、可変抵抗Ｒ4 を直列接続し、抵抗Ｒ3 と定電圧
ダイオード９０の接続点より電圧フォロワー９１，９３
を通し、電源電位ＶDDとの間に安定化容量９２，９４を
接続してそれぞれ液晶の共通電極用に選択される電位Ｖ
b と、同電位で画像信号の分圧出力電位構成用の電位Ｖ
boとしている。電圧フォロワー９３の出力である電位Ｖ
boをレギュレーター９５の基準ＣＯＭとし、入力ＩＮを
電源電位ＶDDとし、電位Ｖboとの間に安定化容量９６を
接続した出力ＯＵＴより分圧出力電位構成用の電位Ｖao
を出力している。電位Ｖaoを電圧フォロワー９７を通
し、電源電位ＶDDとの間に安定化容量９８を接続して液
晶の共通電極用に選択される電位Ｖ a としている。
【００９０】図８は画像信号の分圧出力電位構成用の電
位ＶaoとＶboと液晶の共通電極の電位Ｖa ，Ｖb 間を予
め定められた電位の構成として、電位ＶaoとＶbo間に直
列に抵抗を接続して分圧し、画像信号用の第一の電位と
第二の電位ＶLL間を分圧した粗調ステップの８つの電位
と、第三の電位と第四の電位ＶMM間を分圧した微調ステ
ップの８つの電位を構成し、第五の電位ＶNNを可変にし
てΔＶのオフセット調整をする回路としている。
【００９１】電位ＶaoとＶbo間を抵抗Ｒ5 と可変抵抗Ｒ
6 の直列接続で分圧し、電圧フォロワー９９を通して第
５の電位ＶNNとし、電源電位ＶDDとの間に安定化容量１
００を接続している。可変抵抗Ｒ6 によりＶbo〜Ｖbo＋
（Ｖao−Ｖbo）・Ｒ6 ／（Ｒ5 ＋Ｒ6 ）の電位調整がで
きる。可変抵抗Ｒ4 は、画像表示装置の行電極の信号Ｖ
GG，ＶEEとの関係で、電位Ｖao−Ｖbo間を定電圧のま
ま、位置を調整するのに用いる。
【００９２】電位ＶaoとＶbo間に抵抗Ｒ0 、７本の抵抗
Ｒ1 、抵抗ｒ0 、７本の抵抗Ｒ2 抵抗Ｒを直列接続して
分圧し、抵抗Ｒ0 と１本目の抵抗Ｒ1 の接続点を第一の
電位Ｖ＋ＶLL、７本目の抵抗Ｒ1 と抵抗ｒ0 の接続点を
第二の電位ＶLL、抵抗ｒ0 と１本目の抵抗Ｒ2 の接続点
を第三の電位ｖ＋ＶMM、７本目の抵抗Ｒ2 と抵抗Ｒの接
続点を第四の電位ＶMMに相当する電位としている。
【００９３】７本の抵抗Ｒ1 の端と各接続点の電圧フォ
ロワー１０１，１０２，１０３，１０４，１０５，１０
６，１０７，１０８の各入力を接続し、各出力と電源電
位ＶDD間にそれぞれＣ1 で示す安定化容量を接続して粗
調ステップの８つの電位Ｖ1，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ
5 ，Ｖ6 ，Ｖ7 ，Ｖ8 を作り、７本の抵抗Ｒ2 の端と各
接続点に電圧フォロワー１０９，１１０，１１１，１１
２，１１３，１１４，１１５，１１６の各入力を接続
し、各出力と電源電位ＶDD間にそれぞれＣ2 で示す安定
化容量を接続して微調ステップの８つの電位ｖ1 ，ｖ
2 ，ｖ3 ，ｖ4 ，ｖ5,v6 ，ｖ7 ，ｖ8 を作っている。
【００９４】直列接続の全抵抗をＲT とすると、ＲT ＝
Ｒ＋Ｒ0 ＋ｒ0 ＋７Ｒ1 ＋７Ｒ2 で、ＶLL＝Ｖ1 ＝Ｖbo
＋（Ｖao−Ｖbo）・（Ｒ＋ｒ0 ＋７Ｒ2 ）／ＲT ，ＶMM
＝ｖ1 ＝Ｖbo＋（Ｖao−Ｖbo）・Ｒ／ＲT ，Ｖ＝（Ｖao
−Ｖbo）・（７Ｒ1 ）／ＲT，ｖ＝（Ｖao−Ｖbo）・
（７Ｒ2 ）／ＲT であり、ＶNNがＶMM−δＶであれば、
分圧出力電位より選択され構成されるアナログ画像信号
はＶ1 ＋δＶからＶ8 ＋ｖ＋δＶの範囲にある。分圧抵
抗Ｒ1 ，Ｒ2 間はＲ1 ＝８Ｒ2 であり、ｒ0 ＝Ｒ2 とし
てＲT ＝Ｒ＋Ｒ0 ＋８Ｒ1 、アナログ画像信号の中心電
位Ｖ1 ＋（Ｖ＋ｖ）／２＋δＶと液晶の共通電極の中心
電位Ｖbo＋（Ｖao−Ｖbo）／２との間の電圧は、（Ｖao
−Ｖbo）・（７．５Ｒ2 ＋（Ｒ−Ｒ0 ）／２）／ＲT ＋
δＶである。ＲとＲ0 はＲ＝Ｒ0 ＝Ｒ1 、又はＲ＝２Ｒ
1 ，Ｒ0 ＝０Ω等に設定され、（Ｖao−Ｖbo）の電圧は
例えば５Ｖである。
【００９５】例１として分圧抵抗をＲ＝Ｒ1 ，ｒ0 ＝Ｒ
2 ，Ｒ0 ＝Ｒ1 の場合に、選択された粗調用の電位をＶ
H （Ｈは１〜８の整数）、微調用の電位をｖg （ｇは１
〜８の整数）とし、ＶNN＝ｖ1 −δＶとすると、構成さ
れるアナログ画像信号の電位はＶH ＋ｖg −ｖ1 ＋δＶ
である。例２として分圧抵抗Ｒ＝Ｒz （Ｒz ＝０Ω〜２
Ｒ1 ），ｒ0 ＝２Ｒ1 −ＲZ ，Ｒ0 ＝Ｒ2 とし、ＶNN＝
ｖ8 −δＶで調整し、粗調用、微調用としてＶH ，ｖg
を選択すると、ＶH が例１より（Ｒ1 −Ｒ2 ）の抵抗に
よる電圧、（ｖ8 −ｖ1 ）高く、ｖg −ＶNNが（ｖ8 −
ｖ1 ）低くなって、例１と同電位のアナログ画像信号と
なる。
【００９６】これは微調ステップの電圧をｕ（ｖ＝７
ｕ）とすると粗調は例１より７ｕ高い電位になるように
し、微調のｖ1 〜ｖ8 即ちｖ1 〜ｖ1 ＋７ｕを例１のｖ
1 −７ｕ〜ｖ1 としたことに相当する。
【００９７】図９は液晶の共通電極用に選択される電位
Ｖa ，Ｖb を作る回路である。これは図８の画像信号の
分圧出力電位構成用の電位Ｖao，Ｖboと、電位ＶaoとＶ
bo間を分圧して作られる画像信号用の第一の電位、第二
の電位ＶLLと粗調ステップの８つの電位、第三の電位、
第四の電位ＶMMと微調ステップの８つの電位、第五の電
位ＶNNを予め定められた電位の構成とし、液晶の共通電
極の電位Ｖa ，Ｖb の中心電位を電位ＶaoとＶbo間で可
変にしてΔＶのオフセット調整をする回路である。
【００９８】その場合図８で可変抵抗Ｒ6 を固定してＶ
NNの電位を定めるか、Ｒ6 を０ΩとしてＶNNをＶboの電
位とする、又は第四の電位ＶMMを電圧フォロワーで出力
し、電源電圧ＶDDとの間に安定化容量を接続して、ＶNN
をＶMMと同電位とする。
【００９９】図８の電位ＶaoとＶbo間に抵抗Ｒ10、可変
抵抗Ｒ12、抵抗Ｒ10を直列接続して分圧し、三端子可変
抵抗Ｒ12の中間端子より電圧フォロワー１１７を通し、
電源電圧ＶCCとの間に安定化容量１１８を接続して、液
晶の共通電極の電位の中心電位としている。この中心電
位をレギュレーター１１９の基準ＣＯＭとし、入力ＩＮ
を電源電圧ＶCCに接続している。レギュレーター１１９
の基準ＣＯＭと制御端子ＣＮＴ間に抵抗Ｒ7 、制御端子
ＣＮＴと出力ＯＵＴ間に可変抵抗Ｒ8 を接続し、基準Ｃ
ＯＭと出力ＯＵＴ間に安定化容量１２０を接続している
基準ＣＯＭと制御端子ＣＮＴ間の電圧ＶSTに対して、基
準ＣＯＭと出力ＯＵＴ間の電圧はＶST（１＋Ｒ8 ／Ｒ
7 ）となる。
【０１００】レギュレーター１１９の出力ＯＵＴの電位
を電圧フォロワー１２１に入力し、出力と電源電圧ＶDD
間に安定化容量１２２を接続して液晶の共通電極の電位
Ｖbとし、入力抵抗と帰還抵抗を共にＲ9 とするオペア
ンプ１２３の非反転入力に、レギュレーター１１９の基
準ＣＯＭと同じ中心電位を入力し、レギュレーター１１
９の出力ＯＵＴの電位を入力抵抗Ｒ9 を通して反転入力
に入力し、出力と電源電位ＶDD間に安定化容量１２４を
接続して、中心電位を基準として電位Ｖb と反転の液晶
の共通電極の電位Ｖa としている。
【０１０１】ＶNN＝ＶMMでは、粗調ステップの電圧をＵ
として、Ｖ5 に近いＶ4 ＋（７．５／８）Ｕの画像信号
の中心電位に対して、ΔＶの定電圧オフセットさせて液
晶の共通電極の電位の中心電位を設定してもよい。図９
では可変抵抗Ｒ12で、アナログ画像信号の極性に対応し
て反転する液晶の共通電極の電位Ｖa ，Ｖb の中心電位
の位置が調整され、可変抵抗Ｒ8 で電位Ｖa ，Ｖb 間の
電圧が変えられて画像映りが調整される。
【０１０２】図１１は本発明の第３の実施例の画像表示
装置の駆動回路の回路図、図１２はその駆動回路で選択
し、アナログ画像信号を構成する基になる分圧出力電位
を作る回路の回路図であり、図１１、図１２はそれぞれ
図７、図８と対応している。１２５はサンプリング開始
信号ＨSTをクロックＣＰで転送し、サンプリング信号Ｄ
s （１），Ｄs （２），…を出力するシフトレジスター
である。
【０１０３】画像信号は階調に対応して、１画素あたり
複数（ｋ＋ｑ）のビット（ｋ，ｑは正の整数）のディジ
タル画像信号で構成され、上位ｋビットの信号を第一組
として複数のｍ個のデータバスにそれぞれｋビットのＤ
A1，…ＤAmのディジタル画像信号を直列に順次転送し、
下位ｑビットの信号を第二組としてｍ個のデータバスに
それぞれｑビットのＤB1，…ＤBmのディジタル画像信号
を直列に順次転送し、ＤAfとＤBf（ｆ＝１，２，…ｍ）
で（ｋ＋ｑ）ビットの一画素に対応するディジタル画像
信号としている。
【０１０４】１２６は第一組の複数ｋ個のラッチ、１２
７は第二組の複数ｑ個のラッチであり、シフトレジスタ
ーからのサンプリング信号Ｄs （１）をイネーブル信号
として、それぞれｋビット、ｑビットのディジタル画像
信号ＤA1，ＤB1をサンプリングする。
【０１０５】第一組はラッチ１２６でサンプリングした
ｋビットのディジタル画像信号を、１２８のｋ個のレベ
ル変換回路でＶDD−ＶSSの電源系からＶDD−ＶCCの電源
系の信号にレベル変換し、デコーダー１３０でｋビット
の入力から２k 個の出力数の選択出力に変換している。
【０１０６】電源バスよりＶA として、第一の電位Ｖ＋
ＶLLと第二の電位ＶLLの間を分圧した複数２k 個の分圧
出力電位が供給され、スイッチ１３２はその分圧出力電
位のそれぞれにスイッチの入力端子が接続され、出力端
子が共通接続された２k 個のスイッチから成り、デコー
ダー１３０の２k 個の選択出力で２k 個のスイッチを個
々に制御して分圧出力電位の一つを選択して第一出力と
している。
【０１０７】第二組はラッチ１２７でサンプリングした
ｑビットのディジタル画像信号を、１２９のｑ個のレベ
ル変換回路ＶDD−ＶSSの電源系からＶDD−ＶCCの電源系
の信号にレベル変換し、デコーダー１３１でｑビットの
入力から２q 個の出力数の選択出力に変換している。
【０１０８】電源バスよりＶB として、第三の電位−ｖ
＋ＶMMと第四の電位ＶMMの間を分圧した複数２q の分圧
出力電位が供給され、その分圧出力電位のそれぞれにス
イッチの入力端子が接続され、出力端子が共通接続され
た２q 個のスイッチ１３３を、デコーダー１３１の２q
個の選択出力で個々に制御して分圧出力電位の一つを選
択して第二出力としている。
【０１０９】第一組のＶA の分圧出力電位は粗調用で粗
調電圧幅はＶ、第二組のＶB の分圧出力電位は微調用で
微調電圧幅はｖであり、第二組の第三の電位と第四の電
位の間の、微調電圧幅に等しい電圧ｖは、第一組の第二
の電位と第二の電位に近い分圧出力電位との間の、粗調
の１ステップの電圧以内にある。
【０１１０】図７でそれぞれ粗調選択信号、微調選択信
号としていたＳ1 ，Ｓ2 は、図１１では、Ｓ1 は第一組
の上位ｋビットのディジタル画像信号により選択される
粗調用の分圧出力電位ＶH （Ｈは１〜２k の整数）と、
第二組の下位ｑビットのディジタル画像信号により選択
される微調用の分圧出力電位ｖg * （ｇは１〜２q の整
数）との間の電圧をデータ容量に収納する、粗調データ
スイッチと微調データスイッチをオンさせるデータ選択
信号であり、Ｓ2 はバッファアンプに接続されたデータ
容量の電位を確定するために、微調用の電位に接続され
たデータ容量の電極を基準とする電位に接続する、基準
調整スイッチをオンさせる、基準選択信号であり、Ｗは
バッファアンプの出力抵抗を一時的に低くする、出力の
調節信号である。
【０１１１】１３９，１４１，１４３はそれぞれレベル
変換回路で、データ選択信号Ｓ1 、基準選択信号Ｓ2 、
出力の調節信号Ｗを、ＶDD−ＶSSの電源系からＶDD−Ｖ
CCの電源系の信号にレベル変換し、それぞれバッファ１
４０，１４２，１４４を通して出力している。バッファ
アンプ１３８の入力に一方の電極が接続されたデータ容
量１３７に、データ選択信号Ｓ1 が‘１’（ＶDD）とな
る第一のタイミングでオンする２個のスイッチ、それぞ
れ粗調データスイッチ１３４と微調データスイッチ１３
５を通して、データ容量１３７の一方の電極にスイッチ
１３２からの第一出力、他方の電極スイッチ１３３から
の第二出力を接続する。
【０１１２】続いてデータ選択信号Ｓ1 が‘０’
（ＶSS）となって２個のスイッチ、それぞれ粗調データ
スイッチ１３４と微調データスイッチ１３５をオフし、
第一のタイミング以外で‘１’（ＶDD）となる基準選択
信号Ｓ2 によりオンする基準調整スイッチ１３６を通し
て、データ容量の他方の電極に第五の電位ＶNNを接続し
て、データ容量の一方の電極の電位をほぼ（−第二出力
＋ＶNN）変化させ、バッファアンプ１３８に入力するデ
ータ容量１３７の電位を（第一出力−第二出力＋ＶNN）
としている。
【０１１３】第一出力の電位をＶH （Ｈは１〜２k の整
数）と、第二出力の電位ｖg * （ｇは１〜２q の整数）
において、第三の電位−ｖ＋ＶMM、第四の電位ＶMM間の
分圧出力電位である第二出力の電位ｖg * は、微調ステ
ップの電圧をｕ、第四の電位ＶMMを基準とした電圧をｕ
g としてｖg * ＝−ｕg ＋ＶMM，ｕg ＝（ｇ−１）ｕ，
ｖ＝（２q −１）ｕであり、（第一出力−第二出力＋Ｖ
NN）は（ＶH ＋ｕg −ＶMM＋ＶNN）となって、粗調のＨ
番目の電位に微調のｇ番目の電圧を加算して、階調に対
応するアナログ画像信号に変換している。
【０１１４】図１１の駆動回路の動作は、図１０と同様
であり、基準選択信号Ｓ2 は、データ選択信号Ｓ1 が第
一のタイミング以後‘０’（ＶSS）になってから、次の
第一のタイミングになる前まで‘１’（ＶDD）で基準調
整スイッチ１３６をオンし続け、データ容量１３７から
バッファアンプ１３８へのアナログ画像信号の電位は安
定に保持される。
【０１１５】基準選択信号Ｓ2 が‘１’（ＶDD）になっ
て直後に出力の調節信号Ｗが‘１’（ＶDD）となって、
バッファアンプ１３８の出力電流を大きくし、画像表示
装置の１列の列電極に画像信号Ｃ（１）が高速に供給さ
れる。出力の調節信号Ｗは，データ選択信号Ｓ1 が
‘１’（ＶDD）となる第一のタイミングから‘１’（Ｖ
DD）となり、次行のサンプリング開始信号が‘１’（Ｖ
DD）で出力されるまでに‘０’（ＶSS）となる様にして
もよい。バッファアンプ１３８としては、図３、図５、
図６のバッファアンプが使用される。
【０１１６】シフトレジスターのＮ番目（Ｎは正の整
数）の出力をイネーブル信号Ｄs （Ｎ）とし、ディジタ
ル画像信号ＤAf，ＣBf（ｆ＝１，２，…ｍ）をサンプリ
ングしているのは（ｍ（Ｎ−１）＋ｆ）列の回路であ
り、アナログ画像信号Ｃ（ｍ（Ｎ−１）＋ｆ）を出力す
る。ｍ列の回路はシフトレジスターの出力Ｄs （１）を
イネーブル信号としてディジタル画像信号ＤAm，ＤBmを
サンプリングし、アナログ画像信号Ｃ（ｍ）を出力し、
（ｍ＋１）列の回路はシフトレジスターの出力Ｄ
s（２）をイネーブル信号としてディジタル画像信号Ｄ
A1，ＤB1をサンプリングし、アナログ画像信号Ｃ（ｍ＋
１）を出力している。
【０１１７】電位関係はＶGG≧ＶDD＞Ｖ＋ｖ＋ＶLL−Ｖ
MM＋ＶNN＞ＶLL−ＶMM＋ＶNN≧ＶLL，ＶMM，ＶNN＞ＶCC
＞ＶEEである。図１０に示す、１フィールド毎に反転す
るデータバスのディジタル画像信号Ｄ0 をサンプリング
し、デコーダーによって変換した選択出力で、電位間を
分圧した出力電位を選択し構成されるアナログ画像信号
の中心電位（Ｖ＋ｖ）／２＋ＶLL−ＶMM＋ＶNNと、液晶
の共通電極の電位Ｖｃ ０の中心電位（Ｖａ ＋Ｖb ）／
２とがΔＶオフセットされフリッカーが最小となるよう
に、Ｖ＋ｖ＋ＶLL−ＶMM＋ＶNNからＶLL−ＶMM＋ＶNNの
電位範囲のアナログ画像信号に相対する、液晶の共通電
極の電位Ｖa とＶb の位置を調整し、ディジタル画像信
号Ｄと液晶の共通電極の電位Ｖc にして、ディジタル画
像信号Ｄをサンプリングし、変換したアナログ画像信号
と液晶の共通電極の電位Ｖc を１行毎かつ１フィールド
毎に反転し、画面上で空間的には１行毎に画素の液晶の
電圧の極性を反転させ、時間的には１フィールド毎に各
画素の液晶の電圧の極性を反転させて交流駆動し、フリ
ッカーの無い優れた画質の画像が表示される。
【０１１８】図１２はｋ＝３，ｑ＝３の場合の分圧出力
電位を作る回路である。分圧出力電位構成用の電位
Ｖao，Ｖboと液晶の共通電極の電位Ｖa ，Ｖb は図８と
同様に作られたものとして、電位ＶaoとＶboの間に直列
に抵抗を接続して分圧し、画像信号用の第一の電位と第
二の電位ＶLL間を分圧した粗調ステップの８つの電位
と、第三の電位と第四の電位ＶMM間を分圧した微調ステ
ップの８つの電位を構成し、第五の電位ＶNNを可変にし
てΔＶのオフセット調整をする回路としている。電位Ｖ
aoとＶbo間を抵抗Ｒ5 と可変抵抗Ｒ6 の直列接続で分圧
し、電圧フォロワー１４５を通して第五の電位ＶNNと
し、電源電位ＶDDとの間に安定化容量１４６を接続して
いる。
【０１１９】電位ＶaoとＶbo間に抵抗Ｒ0 、７本の抵抗
Ｒ1 、抵抗ｒ0 、７本の抵抗Ｒ2 、抵抗Ｒを直列接続し
て分圧し、抵抗Ｒ0 と１本目の抵抗Ｒ1 の接続点を第一
の電位Ｖ＋ＶLL、７本目の抵抗Ｒ1 と抵抗ｒ0 の接続点
を第二の電位ＶLL、抵抗Ｒ0と１本目の抵抗Ｒ2 の接続
点を第四の電位ＶMM、７本目の抵抗Ｒ2 と抵抗Ｒの接続
点を第三の電位−ｖ＋ＶMMに相当する電位としている。
【０１２０】７本の抵抗Ｒ1 の端と各接続点に電圧フォ
ロワー１４７，１４８，１４９，１５０，１５１，１５
２，１５３，１５４の各入力を接続し、各出力と電源電
圧ＶDD間にそれぞれＣ1 で示す安定化容量を接続して粗
調ステップの８つの電位Ｖ1，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ
5 ，Ｖ6 ，Ｖ7 ，Ｖ8 を作り、７本の抵抗Ｒ2 の端と各
接続点に電圧フォロワー１５５，１５６，１５７，１５
８，１５９，１６０，１６１，１６２の各入力を接続
し、各出力と電源電位ＶDD間にそれぞれＣ2 で示す安定
化容量を接続して微調ステップの８つの電位ｖ1 * ，ｖ
2 * ，ｖ3 * ，ｖ4 * ，ｖ5 * ，ｖ6 * ，ｖ7 * ，ｖ8 *
を作っている。
【０１２１】直列接続の全抵抗をＲT とすると、ＲT ＝
Ｒ＋Ｒ0 ＋ｒ0 ＋７Ｒ1 ＋７Ｒ2 で、ＶLL＝Ｖ1 ＝Ｖbo
＋（Ｖao−Ｖbo）・（Ｒ＋ｒ0 ＋７Ｒ2 ）／ＲT ，ＶMM
＝ｖ1 * ＝Ｖbo＋（Ｖao−Ｖbo）・（Ｒ＋７Ｒ2 ）／Ｒ
T ，Ｖ＝（Ｖao−Ｖbo）・（７Ｒ1 ）／ＲT ，ｖ＝（Ｖ
ao−Ｖbo）・（７Ｒ2 ）／ＲT であり、ＶNNがＶMM＋δ
Ｖであれば、分圧出力電位より選択され構成されるアナ
ログ画像信号はＶ1 ＋δＶからＶ8 ＋ｖ＋δＶの範囲に
ある。分圧抵抗Ｒ1 ，Ｒ2 間はＲ1 ＝８Ｒ2 であり、ｒ
0 ＝Ｒ2 としてＲT ＝Ｒ＋Ｒ0 ＋８Ｒ1 、アナログの画
像信号の中心電位Ｖ1 ＋（Ｖ＋ｖ）／２＋δＶと液晶の
共通電極の中心電位Ｖbo＋（Ｖao−Ｖbo）／２との間の
電圧は、（Ｖao−Ｖbo）・（７．５Ｒ2 ＋（Ｒ−Ｒ0 ）
／２）／ＲT ＋δＶである。
【０１２２】ＲとＲ0 はＲ＝Ｒ0 ＝Ｒ1 、又はＲ＝２Ｒ
1 ，Ｒ0 ＝０Ω等に設定される。先述した第一出力の電
位ＶH （Ｈは１〜８の整数）と、第二出力の電位ｖg *
＝−ｕg ＋ＶMM（ｇは１〜８の整数）とすると、構成さ
れるアナログ画像信号の電位はＶH ＋ｕg ＋δＶであ
る。
【０１２３】第五の電位ＶNNは、第四の電位ＶMMの電圧
フォロワーの出力と電位Ｖaoとの間に、抵抗Ｒ5 と可変
抵抗Ｒ6 を直列接続し、抵抗の接続点より電圧フォロワ
ーで出力し、電源電位ＶDDとの間に安定化容量を接続し
て作ってもよい。
【０１２４】また図１２で、第四の電位ＶMMを電圧フォ
ロワーで出力し、電源電圧ＶDDとの間に安定化容量を接
続してＶNNをＶMMと同電位とし、画像信号の分圧出力電
位構成用の電位Ｖao，Ｖboと、電位ＶaoとＶbo間を分圧
して作られる画像信号用の第一の電位、第二の電位ＶLL
と粗調ステップの８つの電位、第三の電位、第四の電位
ＶMMと微調ステップの８つの電位、第五の電位ＶNNを予
め定められた電位の構成とし、図９のように液晶の共通
電極の電位Ｖa ，Ｖb の中心電位を電位ＶaoとＶbo間で
可変にして、ΔＶのオフセット調整をすることができ
る。
【０１２５】図７、図１１において第一組、第二組のデ
ィジタル画像信号をサンプリングしているラッチ７０，
１２６，１２７の出力には、ラッチ７１の出力を１水平
走査期間記憶しているラッチ７２のように、粗調選択信
号又はデータ選択信号Ｓ1 をイネーブル信号とするラッ
チ、或いはＳ1 をクロック信号とするフリップフロップ
を接続し、その記憶した複数ビットのディジタル画像信
号をそれぞれレベル変換回路７３，１２８，１２９に入
力するようにし、１水平走査期間ディジタル画像信号を
安定に保持するようにしてもよい。
【０１２６】データ容量８２又は１３７の一方の電極を
入力に接続していたバッファアンプ８３又は１３８とデ
ータ容量の間に、図１のデータ容量とバッファアンプ６
の入力の間にあるトランスファースイッチと同様なトラ
ンスファースイッチを付け、微調選択信号又は基準選択
信号Ｓ2 をイネーブル信号としてそのトランスファース
イッチを制御し、図７の８３、図１１の１３８のバッフ
ァアンプよりＳ2 が‘１’（ＶDD）の立上りに同期して
微調整されたアナログ画像信号を出力することができ
る。
【０１２７】その場合図１０の、１行、２行の行電極信
号Ｇ（１），Ｇ（２）に示す１行の行電極が選択期間と
なるタイミングを、微調選択信号又は基準選択信号Ｓ2
が‘１’（ＶDD）となる直前よりオンの電位（ＶGG）の
選択期間になる様ようにし、次にＳ2 が‘１’（ＶDD）
となる直前までを選択期間とし、以後をオフの電位（Ｖ
EE）の非選択期間とする。
【０１２８】１行が選択期間から非選択期間になる前の
微調選択信号又は基準選択信号Ｓ2が‘０’（ＶSS）の
期間は、粗調選択信号又はデータ選択信号Ｓ1 の‘１’
（ＶDD）の期間を覆っており、トランスファースイッチ
がオフし、バッファアンプの入力容量に保持されたアナ
ログ画像信号をバッファアンプより出力し続ける。出力
の調節信号Ｗは図１０に示すように、微調選択信号又は
基準選択信号Ｓ2 が‘１’（ＶDD）になってから、１水
平走査期間より短い時間‘１’（ＶDD）として一時的に
バッファアンプの出力電流を大きくして高速応答させ、
以後のＷの‘０’（ＶSS）の間はバッファアンプに流れ
る電流を低くし出力より直流的に安定な画像信号を供給
する。
【０１２９】
【発明の効果】本発明の画像表示装置の駆動回路は、直
列に転送されるアナログの画像信号をサンプル・ホール
ドしてバッファアンプより各列に出力する、又は直列に
転送される階調に対応するディジタルの画像信号をサン
プリングし、アナログの画像信号に変換してバッファア
ンプより各列に出力するように構成し、差動増幅段と出
力段を備えたバッファアンプより１行の選択期間、画像
表示装置の各列に画像信号を直流的に供給し、画像信号
を各行毎列電極に供給開始する時、一時的に出力段の出
力抵抗を低くして高速応答するようにしたものである。
【０１３０】画像表示装置の各画素のトランジスターと
電極の構成によるオフ電流のばらつきに対して画像信号
を安定に供給することができて、大表示容量の画像表示
装置を製造し易くする。
【０１３１】直列に転送されるアナログの画像信号をサ
ンプル・ホールドしてバッファアンプより各列に出力す
る構成では、１フィールド毎に反転するデータ線の画像
信号と液晶の共通電極の電位の各中心電位を同じにし、
サンプル・ホールド回路のデータ容量よりバッファアン
プに信号を転送する時、データ容量の共通電極の電位を
変化させて、バッファアンプより出力する画像信号の中
心電位と液晶の共通電極の電位の中心電位とのオフセッ
ト調整をしてフリッカーを最小とし、１行毎かつ１フィ
ールド毎に反転する画像信号と液晶の共通電極の電位に
して、フリッカーの無い優れた画質の画像を表示するこ
とができる。
【０１３２】直列に転送されるディジタル画像信号をサ
ンプリングし、アナログ画像信号に変換してバッファア
ンプにより各列に出力する構成では、（ｋ＋ｑ）ビット
のディジタル画像信号をサンプリングし、デコーダーに
よって変換した選択出力で、電位間を分圧した粗調用２
k 個、微調用２q 個の各分圧出力電位より出力電位を選
択し、２(k+q) の階調に対応するアナログ画像信号を作
っており、効率の良い変換をすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の画像表示装置の駆動回
路の回路図。
【図２】図１の駆動回路のサンプル・ホールド回路の、
データ容量の共通電極の電位を作る回路の回路図。
【図３】図１、図７、図１１の各駆動回路に使用される
バッファアンプの回路図。
【図４】図１の駆動回路の動作を示す信号波形図。
【図５】図１、図７、図１１の各駆動回路に使用される
バッファアンプの回路図。
【図６】図１、図７、図１１の各駆動回路に使用される
バッファアンプの回路図。
【図７】本発明の第２の実施例の画像表示装置の駆動回
路の回路図。
【図８】図７の駆動回路で選択する分圧出力電位および
液晶の共通電極用に選択される電位を作る回路の回路
図。
【図９】図７、図１１の駆動回路の画像信号に相対す
る、液晶の共通電極用に選択される電位を作る回路の回
路図。
【図１０】図７の駆動回路の動作を示す信号波形図。
【図１１】本発明の第３の実施例の画像表示装置の駆動
回路の回路図。
【図１２】図１１の駆動回路で選択する分圧出力電位を
作る回路の回路図。
【図１３】画像表示装置の画素の構成図。
【図１４】従来の画像表示装置の駆動回路の回路図。
【図１５】駆動回路に使用されるレベル変換回路の回路
図。
【図１６】駆動回路に使用される、分図（ａ）はバッフ
ァアンプの回路図、分図（ｂ）はバッファアンプのバイ
アス回路の回路図。
【図１７】図１４の駆動回路の動作を示す信号波形図。
【符号の説明】
１，６９，１２５：シフトレジスター ２，７，９，８４，８６，８８，１３９，１４１，１４
３：レベル変換回路 ３：データスイッチ ４，８２，１３７：データ容量 ５：トランスファースイッチ ６，８３，１３８：バッファアンプ ８，１０，８５，８７，８９，１４０，１４２，１４
４：バッファ ７０，７１，７２，１２６，１２７：ラッチ ７３，７４，１２８，１２９：レベル変換回路 ７５，７６，１３０，１３１：デコーダー ７７，７８，１３２，１３３：スイッチ ７９，８０，１３４：粗調データスイッチ ８１，１３５：微調データスイッチ １３６：基準調整スイッチ ＨST：サンプリング開始信号 ＣＰ：クロック Ｄs （１），Ｄs （２）：シフトレジスターから出力さ
れるサンプリング信号 Ｄ1 ，Ｄ2 ，Ｄm ：データ線に直列に転送される画像信
号 ＶFF：データ容量の共通電極の電位 Ｗ1 ：トランスファースイッチをオンさせるイネーブル
信号 Ｗ：バッファアンプの出力の調節信号 Ｃ（１），Ｃ（２），Ｃ（ｍ），Ｃ（ｍ＋１），Ｃ（ｍ
＋２）：各１列、２列、ｍ列、（ｍ＋１）列、（ｍ＋
２）列に出力される画像信号 Ｓ：データ容量の共通電極の電位選択信号 ＤA1，ＤAm：第一組のデータバスに直列に転送される複
数のビットのディジタル画像信号 ＤB1，ＤBm：第二組のデータバスに直列に転送される複
数のビットのディジタル画像信号 ＶA ：第一組の第一の電位と第二の電位（ＶLL）の間を
分圧した複数の分圧出力電位の電源バス ＶB ：第二組の第三の電位と第四の電位（ＶMM）の間を
分圧した複数の分圧出力電位の電源バス ＶNN：第五の電位 Ｓ1 ：粗調選択信号又はデータ選択信号 Ｓ2 ：微調選択信号又は基準選択信号 Ａ：入力信号 Ｘ：出力信号 ＷX ：出力の調節信号 Ｖb ，ＶB ：バイアス電位 ＶDD，ＶSS，ＶPP，ＶCC：電源電位 Ｄ0 ：１フィールド毎に反転するデータ線の画像信号又
はデータバスのディジタル画像信号 Ｖc 0：１フィールド毎に反転する液晶の共通電極の電位 Ｄ：１行毎かつ１フィールド毎に反転するデータ線の画
像信号又はデータバスのディジタル画像信号 Ｖc ：１行毎かつ１フィールド毎に反転する液晶の共通
電極の電位 Ｖa ，Ｖb ：液晶の共通電極の電位 Ｇ（１），Ｇ（２）：１行、２行の行電極信号 ＶGG：行電極のオンの電位 ＶEE：行電極のオフの電位

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】直列に順次転送される画像信号をサンプリ
    ングし、直並列変換してバッファアンプより出力する画
    像表示装置の駆動回路において、直列に転送される画像
    信号を、サンプリング開始信号が転送されるシフトレジ
    スターの出力をサンプリング信号としてオン、オフする
    データスイッチによって、データ容量に列毎順次サンプ
    ル・ホールドし、データ容量よりバッファアンプに信号
    を転送するトランスファースイッチをオンさせる第一の
    タイミングに同期してデータ容量の共通電極の電位を変
    化させて、画像表示装置の各列にバッファアンプより並
    列に画像信号を出力することを特徴とする画像表示装置
    の駆動回路。
  2. 【請求項２】一画素あたり複数のビットで構成され、第
    一組、第二組に分けられて各組毎直列に順次転送される
    ディジタル画像信号を、サンプリング開始信号が転送さ
    れるシフトレジスターの出力をイネーブル信号とする第
    一組、第二組の複数のラッチによってサンプリングし、
    第一組はそのサンプリングした複数のビットのディジタ
    ル画像信号をデコーダーによって選択出力に変換し、第
    一の電位と第二の電位の間を分圧した複数の分圧出力電
    位のそれぞれに接続されるスイッチを該選択出力で制御
    して分圧出力電位の一つを選択して第一出力とし、第二
    組は前記サンプリングした複数のビットのディジタル画
    像信号を第一のタイミングでイネーブルとなるラッチに
    よって記憶し、その記憶した複数のビットのディジタル
    画像信号をデコーダーによって選択出力して変換し、第
    三の電位と第四の電位の間を分圧した複数の分圧出力電
    位のそれぞれに接続されるスイッチを該選択出力で制御
    して分圧出力電位の一つを選択して第二出力とし、第二
    組の第三の電位と第四の電位の間の電圧は第一組の第二
    の電位と第二の電位に近い分圧出力電位との間の電圧以
    内にあり、バッファアンプの入力に一方の電極が接続さ
    れたデータ容量に、前記第一のタイミングでオンする２
    個のスイッチを通して一方の電極に第一出力、他方の電
    極に第五の電位を接続し、続いて前記２個のスイッチを
    オフし、第一のタイミング以外でオンするスイッチを通
    してデータ容量の他方の電極に第二出力を接続してデー
    タ容量の一方の電極の電位を変化させ、直列に転送され
    る複数のビットのディジタル画像信号から、画像表示装
    置の各列に並列に出力される階調に対応するアナログ画
    像信号に変換してバッファアンプより出力する画像表示
    装置の駆動回路。
  3. 【請求項３】一画素あたり複数のビットで構成され、第
    一組、第二組に分けられて各組毎直列に順次転送される
    ディジタル画像信号を、サンプリング開始信号が転送さ
    れるシフトレジスターの出力をイネーブル信号とする第
    一組、第二組の複数のラッチによってサンプリングし、
    第一組はそのサンプリングした複数のビットのディジタ
    ル画像信号をデコーダーによって選択出力に変換し、第
    一の電位と第二の電位の間を分圧した複数の分圧出力電
    位のそれぞれに接続されるスイッチを該選択出力で制御
    して分圧出力電位の一つを選択して第一出力とし、第二
    組は前記サンプリングした複数のビットのディジタル画
    像信号をデコーダーによって選択出力して変換し、第三
    の電位と第四の電位の間を分圧した複数の分圧出力電位
    のそれぞれに接続されるスイッチを該選択出力で制御し
    て分圧出力電位の一つを選択して第二出力とし、第二組
    の第三の電位と第四の電位の間の電圧は第一組の第二の
    電位と第二の電位に近い分圧出力電位との間の電圧以内
    にあり、バッファアンプの入力に一方の電極が接続され
    たデータ容量に、第一のタイミングでオンする２個のス
    イッチを通して一方の電極に第一出力、他方の電極に第
    二出力を接続し、続いて前記２個のスイッチをオフし、
    第一のタイミング以外でオンするスイッチを通してデー
    タ容量の他方の電極に第五の電位を接続してデータ容量
    の一方の電極の電位を変化させ、直列に転送される複数
    のビットのディジタル画像信号から、画像表示装置の各
    列に並列に出力される階調に対応するアナログ画像信号
    に変換してバッファアンプより出力する画像表示装置の
    駆動回路。
  4. 【請求項４】バッファアンプが差動増幅段と出力段を有
    し、該出力段は同形式で寸法の異なるトランジスターよ
    りなる二回路の並列接続から構成され、二回路の一方を
    オフする機能を有する請求項１、２又は３の画像表示装
    置の駆動回路。
  5. 【請求項５】バッファアンプは、出力段の二回路の一方
    が第一のタイミングから次行のサンプリング開始信号が
    出力されるまでの間にオンし、以後オフする請求項４の
    画像表示装置の駆動回路。
JP16020996A 1996-06-20 1996-06-20 画像表示装置の駆動回路 Pending JPH1011026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16020996A JPH1011026A (ja) 1996-06-20 1996-06-20 画像表示装置の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16020996A JPH1011026A (ja) 1996-06-20 1996-06-20 画像表示装置の駆動回路

Publications (1)

Publication Number Publication Date
JPH1011026A true JPH1011026A (ja) 1998-01-16

Family

ID=15710120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16020996A Pending JPH1011026A (ja) 1996-06-20 1996-06-20 画像表示装置の駆動回路

Country Status (1)

Country Link
JP (1) JPH1011026A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501467B2 (en) 1998-06-08 2002-12-31 Nec Corporation Liquid-crystal display panel drive power supply circuit
US6975313B2 (en) 2001-12-12 2005-12-13 Seiko Epson Corporation Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus
JP2006018148A (ja) * 2004-07-05 2006-01-19 Funai Electric Co Ltd 液晶駆動装置
US10422037B2 (en) 2014-09-19 2019-09-24 Toppan Printing Co., Ltd. Film formation apparatus and film formation method
JP2023089940A (ja) * 2021-12-16 2023-06-28 エルジー ディスプレイ カンパニー リミテッド ゲートドライバ及びそれを含む表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501467B2 (en) 1998-06-08 2002-12-31 Nec Corporation Liquid-crystal display panel drive power supply circuit
US6975313B2 (en) 2001-12-12 2005-12-13 Seiko Epson Corporation Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus
JP2006018148A (ja) * 2004-07-05 2006-01-19 Funai Electric Co Ltd 液晶駆動装置
US10422037B2 (en) 2014-09-19 2019-09-24 Toppan Printing Co., Ltd. Film formation apparatus and film formation method
JP2023089940A (ja) * 2021-12-16 2023-06-28 エルジー ディスプレイ カンパニー リミテッド ゲートドライバ及びそれを含む表示装置
US12014671B2 (en) 2021-12-16 2024-06-18 Lg Display Co., Ltd. Gate driver, display device including the same and method for operating a gate driver

Similar Documents

Publication Publication Date Title
JP4847702B2 (ja) 表示装置の駆動回路
KR100308630B1 (ko) 액티브 매트릭스 구동 회로 및 이를 구비한 액티브 매트릭스 액정 표시 장치
JP3138866B2 (ja) Ｔｆｔ−ｌｃｄ駆動回路
KR100366868B1 (ko) 디스플레이 장치의 구동 회로
US20030137526A1 (en) Display driving apparatus and display apparatus using same
US20100073389A1 (en) Display device
JP2003022054A (ja) 画像表示装置
JP2005165102A (ja) 表示装置、その駆動回路およびその駆動方法
JP2002041001A (ja) 画像表示装置およびその駆動方法
KR20050078243A (ko) 표시장치, 및 표시장치를 위한 구동회로
JP3930992B2 (ja) 液晶表示パネル用駆動回路及び液晶表示装置
JPH10260664A (ja) 液晶駆動回路とこれを用いた液晶装置
JP3568615B2 (ja) 液晶駆動装置，その制御方法及び液晶表示装置
KR20050068839A (ko) 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법
JPH08137443A (ja) 画像表示装置
US7589705B2 (en) Circuit and method for driving display panel
JP5047699B2 (ja) 増幅回路、デジタルアナログ変換回路及び表示装置
JPH1011026A (ja) 画像表示装置の駆動回路
JP3641913B2 (ja) 表示装置
KR20000035327A (ko) 디지탈화상신호 입력대응 구동회로내장형 액정표시장치
CN115602129A (zh) 显示装置及数据驱动器
JP3268075B2 (ja) 液晶表示装置の駆動回路
JP3385910B2 (ja) アクティブマトリクス液晶表示装置
JP2835254B2 (ja) 表示装置の駆動回路
JP3415736B2 (ja) 表示装置および表示パネルの駆動方法