JP3930992B2

JP3930992B2 - 液晶表示パネル用駆動回路及び液晶表示装置

Info

Publication number: JP3930992B2
Application number: JP03231599A
Authority: JP
Inventors: 秀夫佐藤; 佳朗三上; 誠津村; 玄士朗河内; 竜也大久保; 繁雄下村; 堅吉鈴木; 昌直山本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-02-10
Filing date: 1999-02-10
Publication date: 2007-06-13
Anticipated expiration: 2019-02-10
Also published as: KR20000057986A; US6628261B1; KR100698491B1; JP2000231365A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス方式の液晶表示装置の駆動回路に関し、特に駆動回路をアクティブマトリクス基板との同一の基板に形成した液晶表示装置に関わるものである。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、互いに直行して配置する複数の信号線と走査線の交点にトランジスタを形成した表示部と、複数の信号線と走査線の電圧を制御する駆動回路部で構成される。この表示部に使用するトランジスタは、アモルファスシリコン（ａ−Ｓｉ：amorphous−Silicon）薄膜トランジスタ（ＴＦＴ：Thin−Film Transistor），多結晶シリコン（ｐ−Ｓｉ：poly− Silicon）ＴＦＴ，単結晶シリコンのＭＯＳ（Metal−Oxide Semicondutor）トランジスタなどの種類がある。ここでａ−ＳｉＴＦＴはガラス基板に形成され、その駆動回路は単結晶シリコンの集積回路が外付けされる。ｐ−ＳｉＴＦＴは石英基板に形成する高温ｐ−ＳｉＴＦＴとガラス基板に形成する低温ｐ−ＳｉＴＦＴがある。これらのｐ−ＳｉＴＦＴを用いた液晶表示装置の駆動回路は表示部と同一の基板に形成される。また、ガラス基板に形成するアモルファスシリコンＴＦＴと低温ｐ−ＳｉＴＦＴは大型のサイズまで実現でき、石英基板と単結晶シリコン基板を用いるものは中，小型のサイズに限定される。
【０００３】
このようなアクティブマトリクス方式の液晶表示装置の構成および動作をさらに詳しく説明する。
【０００４】
表示部のトランジスタは、ゲートを走査線に、ドレインを信号線に、ソースを表示電極に接続している。この表示電極に対向して１面に透明電極を形成した対向基板を設け、液晶はこの表示電極と対向基板との間に挾持される。通常、表示電極には保持容量を接続するので、ソース電極には保持容量と液晶容量が並列に接続される。ここで、ゲート電極が選択状態になるとトランジスタは導通し、信号線の映像信号を液晶容量および保持容量に書き込む。ゲート電極が非選択状態になるとトランジスタはハイインピーダンスとなり、液晶容量に書き込まれた映像信号を保持する。
【０００５】
駆動回路部は、走査線の電圧を制御する走査回路と、信号線の電圧を制御する信号回路で構成されている。走査回路は、各走査線に１フレーム時間ごとに１回走査パルスを印加する。通常このパルスのタイミングはパネルの上側から下に向かって順にずれている。１フレームの時間としては１／６０秒がよく用いられる。代表的な画素構成である１０２４×７６８ドットのパネルでは、１フレーム時間に７６８回の走査がおこなわれるので、走査パルスの時間幅は約２０μｓとなる。この走査回路には通常シフトレジスタが用いられ、このシフトレジスタの動作速度は約５０ｋＨｚである。
【０００６】
一方、信号回路は、走査パルスが印加される１行分の画素に対応する液晶駆動電圧を各信号線に印加する。走査パルスが印加された選択画素では走査線に接続されたトランジスタのゲート電極の電圧が高くなり、トランジスタがオン状態になる。このとき、液晶駆動電圧は、信号線からトランジスタのドレイン，ソース間を経由して液晶に印加され、液晶容量と保持容量とを合わせた画素容量を充電する。この動作を繰り返すことにより、フレーム時間ごとに繰り返し映像信号に対応した電圧がパネル全面の画素容量に印加される。
【０００７】
アナログ方式の場合、信号線を駆動する信号回路はシフトレジスタとサンプル・ホールド回路で構成される。シフトレジスタは各画素に対応するサンプル・ホールド回路のタイミングを発生する。サンプル・ホールド回路では、このタイミングで各画素に対応する映像信号をサンプリングし、各信号線に液晶駆動電圧を供給する。この駆動方法は、タイミングを発生するシフトレジスタと映像信号をサンプリングするサンプルホールド回路を簡単な回路で構成できるので、主に駆動回路一体型の液晶表示パネルに使用される。
【０００８】
上記画素構成の場合、信号回路のシフトレジスタは走査回路の走査パルスの時間幅で１０２４のタイミングを発生する。このため、このシフトレジスタのタイミングの時間間隔は２０ｎｓ以下になり、このシフトレジスタは５０ＭＨ以上の動作速度が必要となる。サンプル・ホールド回路にはこのように短い時間タイミングで映像信号をサンプリングすることが要求される。駆動回路一体型の液晶表示装置では、映像信号を複数に分けて並列に入力することでサンプリングの時間を長くする方法が取られている。このためには、高速の映像信号をサンプリングによって複数の映像信号に分割するとともに、分割した信号を増幅，交流化を行う信号変換回路が必要になる。
【０００９】
一方、デジタル方式の場合、信号線を駆動する信号回路は、シフトレジスタ，２段のラッチ回路，デジタルアナログ変換回路（以下Ｄ／Ａ変換回路）で構成される。ディジタル信号で順次入力される映像信号はシフトレジスタと２段のラッチ回路によって各信号線に対応するラッチ回路に格納する。Ｄ／Ａ変換回路はこのデータをアナログ電圧に変換して、各信号線に液晶駆動電圧を供給する。
【００１０】
本方式のラッチ回路及びＤ／Ａ変換回路のビット数は、表示する階調で決定され、フルカラー表示に必要な各色２５６階調のとき８ビットとなる。上述の画素構成の場合、１６３８４ビット（８ビット×２×１０２４）のラッチ回路と、１０２４個の８ビットＤ／Ａ変換回路が必要となる。各信号線のＤ／Ａ変換回路は、ばらつきを小さくするため基準電圧をスイッチで選択する方法が用いられる。本デジタル方式では、映像信号がデジタル信号であるため、信号伝送時のＳ／Ｎの劣化を防止できる。
【００１１】
上述のアナログ方式とデジタル方式のいずれも、信号線を正確な電圧で駆動することが高品質の画像を表示するために必要である。信号線は容量性の負荷であり、その容量は表示部を構成するトランジスタのドレインとゲート間の容量，信号線と走査線の交差容量，信号線と対向基板の透明電極との容量などで決定されるので、表示部の大きさと画素構成数と共に増加する。このため、大型サイズの表示装置を実現が可能なａ−ＳｉＴＦＴでは、外付け集積回路の駆動回路に信号線の容量性負荷を駆動するバッファアンプが用いられている。このバッファアンプを用いた駆動技術は、容量の駆動力とともにオフセット電圧の低減が必要であり、差動増幅回路を用いる方法と、ソースホロア型の増幅回路を用いる方法がある。
【００１２】
差動増幅回路を用いる方法は例えば特開平5−297830 号公報に記載されている。これは、アナログ方式の信号線駆動回路に適用したものであり、サンプル・ホールド回路の機能を兼ね、アナログ方式の信号線駆動回路に適用している。その構成は、差動増幅回路，電圧保持用とオフセット補正用の容量及びスイッチから成り、差動増幅回路の持つオフセット電圧を容量に保持することで補正している。
【００１３】
ソースホロア型の増幅回路を用いる方法は、例えば米国特許第5,266,936 号に記載されている。これはデジタル方式の信号線駆動回路に適用したものであり、各信号線毎に設けられたＤ／Ａ変換回路の出力に設けられている。この回路は、ソースホロア回路，電圧保持回路，比較回路，ランプ電圧回路で構成し、ソースホロア回路を電圧保持回路を介してランプ電圧回路で駆動し、ソースホロア回路の出力電圧が比較回路の入力電圧と一致したとことで電圧保持回路を保持状態にするものである。
【００１４】
【発明が解決しようとする課題】
大型サイズの表示装置を実現可能なａ−ＳｉＴＦＴ用の駆動回路は、単結晶Ｓｉの集積回路で外付けされる。この駆動回路は集積回路の回路占有面積を実用的な範囲に押さえるために、現状では約３００本の信号線毎に分割して設けられる。一方、同様に大型サイズの表示装置が実現可能な低温ｐ−ＳｉＴＦＴでは、表示に必要な全ての信号線の駆動回路を同一基板に形成する必要がある。この信号線の数は前記の例では１０２４本である。さらに、カラー表示のものではこの３倍の３０７２本となる。
【００１５】
上記のように、駆動回路一体型の液晶表示装置では、従来の単結晶Ｓｉの集積回路で駆動する信号線数の約１０倍となる。このため、従来技術の信号線駆動回路では回路占有面積が大きくなり、駆動回路一体型の液晶駆動装置の駆動回路への適用が困難であった。
【００１６】
本発明は、駆動回路一体型の液晶表示装置の駆動回路の回路中での占有面積を小さくできるような液晶表示装置を提供することにある。
【００１７】
また、本発明の他の目的は、駆動回路一体型で大型サイズの液晶表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するための技術手段について以下説明する。
【００１９】
本発明における第１の液晶表示パネル用駆動回路は、入力電圧を所定のタイミングでサンプリングして液晶表示パネルの信号線を駆動する液晶パネル用駆動回路において、入力電圧を所定のタイミングでサンプリングするサンプルホールド回路と、該サンプルホールド回路の出力と信号線の電圧とを比較する比較回路と、前記信号線の電圧を制御するスイッチと、該スイッチに電圧を供給する電圧供給手段と、前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、前記制御回路は、前記信号線の電圧が前記サンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御する構成である。
【００２０】
本発明における第２の液晶表示パネル用駆動回路は、前述した第１の液晶表示パネル用駆動回路で、前記入力電圧が表示する映像信号と同一極性で変化する正極状態の制御信号と、前記映像信号と逆極性で変化する負極状態の制御信号を受け取り、前記サンプルホールド回路は該正極状態の制御信号と、負極状態の制御信号によりサンプリングするために、２つのサンプルホールド回路によって構成され、該２つのサンプルホールド回路に対応して、前記比較回路，前記制御回路及び前記スイッチを設けた構成である。
【００２１】
本発明における第３の液晶表示パネル用駆動回路は、前述した第２の液晶表示パネル用駆動回路で、前記２つのスイッチの一方にＮ型トランジスタを、もう一方にＰ型トランジスタを適用した構成である。
【００２２】
本発明の第４の液晶表示パネル用駆動回路は、前述した第２の液晶表示パネル用駆動回路で、前記２つのサンプルホールド回路の一方を第１のサンプルホールド回路とし、もう一方を第２のサンプルホールド回路とし、前記第１のサンプルホールド回路と該第１のサンプルホールド回路に対応した比較回路，制御回路，スイッチにより第１の駆動回路を構成し、
同様に第２のサンプルホールド回路と該第２のサンプルホールド回路に対応した比較回路，制御回路，スイッチにより第２の駆動回路を構成し、前記液晶表示パネル用駆動回路の動作を、入力電圧をサンプリングするサンプリング期間と、前記信号線の電圧を駆動する出力駆動期間とに分け、これらの期間が前記第１の駆動回路と前記第２の駆動回路で互いに異なる構成である。
【００２３】
本発明の第５の液晶表示パネル用駆動回路は、前述した第１の液晶表示パネル用駆動回路または第２の液晶表示パネル用駆動回路で、前記サンプルホールド回路と前記比較回路にインバータ型の論理回路を適用した構成である。
【００２４】
本発明の第６の液晶表示パネル用駆動回路は、前述した第２の液晶表示パネル用駆動回路で、前記電圧供給手段は、正極のランプ電圧と負極のランプ電圧とによる構成である。
【００２５】
本発明の第７の液晶表示パネル用駆動回路は、前述した第２の液晶表示パネル用駆動回路で、前記電圧供給手段は正極の固定電源と負極の固定電源を用い、前記スイッチは前記固定電源に接続する定電流源の電流を制御した構成である。
【００２６】
また、本発明の第１の液晶装置は、走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挟持した液晶表示装置において、映像信号である入力電圧を所定のタイミングでサンプリングするサンプル回路と、該サンプル回路の出力と前記信号線の電圧とを比較する比較回路と、前記信号線の出力電圧を制御するスイッチと、該スイッチに電圧を供給する電圧供給手段と、前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、前記制御回路は、前記信号線の電圧が前記サンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御する駆動回路を適用した構成である。
【００２７】
本発明の第２の液晶装置は、前述した第１の液晶装置の発明で、前記駆動回路を正極の入力電圧で動作する第１の駆動回路と、負極の入力電圧で動作する第２の駆動回路で構成した構成である。
【００２８】
本発明の第３の液晶装置は、走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挾持した液晶表示装置において、前記信号回路に、デジタルの映像信号を入力してアナログ電圧に変換するＤ／Ａ変換回路と、前記アナログ電圧を所定のタイミングでサンプリングするサンプルホールド回路と、該サンプルホールド回路の出力と前記信号線の電圧とを比較する比較回路と、前記信号線の出力電圧を制御するスイッチと、該スイッチに電圧を供給する電圧供給手段と、前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、前記制御回路は、前記信号線の電圧が前記サンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御する駆動回路を適用した構成である。
【００２９】
本発明の第４の液晶装置は、走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挟持した液晶表示装置において、デジタルの映像信号を入力して正極のアナログ電圧に変換する第１のＤ／Ａ変換回路と、負極のアナログ電圧に変換する第２のＤ／Ａ変換回路と、前記正極のアナログ電圧を入力して所定のタイミングでサンプリングして、前記信号線を駆動する第１の駆動回路と、前記負極のアナログ電圧を入力して所定のタイミングでサンプリングして、前記信号線を駆動する第２の駆動回路と、を有し、前記第１の駆動回路を、前記正極のアナログ電圧をサンプリングする第１のサンプルホールド回路と、前記第１のサンプルホールド回路の出力と前記信号線の電圧とを比較する第１の比較回路と、前記信号線の出力電圧を制御する第１のスイッチと、該第１のスイッチに電圧を供給する第１の電圧供給手段と、前記第１の比較回路の出力によって前記第１のスイッチのオン状態とオフ状態を制御する第１の制御回路で構成し、前記第１の制御回路は、前記信号線の電圧が前記第１のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記第１のスイッチを制御し、前記第２の駆動回路を、前記負極のアナログ電圧をサンプリングする第２のサンプルホールド回路と、前記第２のサンプルホールド回路の出力と前記信号線の電圧とを比較する第２の比較回路と、前記信号線の出力電圧を制御する第２のスイッチと、該第２のスイッチに電圧を供給する第２の電圧供給手段と、前記第２の比較回路の出力によって前記第２のスイッチのオン状態とオフ状態を制御する第２の制御回路で構成し、前記第２の制御回路は、前記信号線の電圧が前記第２のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記第２のスイッチを制御する構成である。
【００３０】
本発明の第５の液晶装置は、走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挾持した液晶表示装置において、第１及び第２のデジタル映像信号を互いに切替る第１及び第２の切替回路と、該第１の切替回路の出力に接続し、デジタルの映像信号を正極のアナログ電圧に変換する第１のＤ／Ａ変換回路と、前記第２の切替回路の出力に接続し、デジタルの映像信号を負極のアナログ電圧に変換する第２のＤ／Ａ変換回路と、前記第１及び第２のＤ／Ａ変換回路に接続される第１及び第２の映像信号線と、前記第１及び第２の映像信号線に接続し、前記信号線の第１及び第２の信号線を駆動する第１及び第２の出力手段で構成し、前記第１及び第２の出力手段がそれぞれ、前記第１の映像信号線に接続し正極の電圧を制御する第１の駆動回路と、前記第２の映像信号線に接続し負極の電圧を制御する第２の駆動回路から構成され、前記第１の駆動回路は入力された電圧を所定のタイミングでサンプリングする第１のサンプルホールド回路と、該第１のサンプルホールド回路の出力と前記第１又は第２の信号線の電圧とを比較する比較回路と、前記第１又は第２の信号線の電圧を制御するスイッチと、該スイッチに電圧を供給する電圧供給手段と、前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、該制御回路は、前記第１又は第２の信号線の電圧が前記第１のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御するものであり、前記第２の駆動回路は入力された電圧を所定のタイミングでサンプリングする第２のサンプルホールド回路と、該第２のサンプルホールド回路の出力と前記第１又は第２の信号線の電圧とを比較する比較回路と、前記第１又は第２の信号線の電圧を制御するスイッチと、該スイッチに電圧を供給する電圧供給手段と、前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、該制御回路は、前記第１又は第２の信号線の電圧が前記第２のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御するものであり、前記第１のデジタル映像信号の出力を前記第１のＤ／Ａ変換回路を介して、前記第１の出力手段を構成する前記第１の駆動回路で第１の信号線を、前記第２のデジタル映像信号の出力を前記第２のＤ／Ａ変換回路を介して、前記第２の出力手段を構成する前記第２の駆動回路で第２の信号線を駆動する第１の動作と、前記第１のデジタル映像信号の出力を前記第２のＤ／Ａ変換回路を介して、前記第１の出力手段を構成する前記第２の駆動回路で第１の信号線を、前記第２のデジタル映像信号の出力を前記第１のＤ／Ａ変換回路を介して、前記第２の出力手段を構成する前記第１の駆動回路で第２の信号線を駆動する第２の動作を有する構成である。
【００３２】
【発明の実施の形態】
以下、本発明の実施例を詳細に説明する。
【００３３】
図１は本発明における液晶表示パネル用駆動回路の第１の実施例を示すブロック構成図である。本実施例はｉ番目の信号線ＶＤ（ｉ）の駆動回路を示しており、シフトレジスタＳＲ（ｉ）と駆動回路ＤＲ（ｉ）で構成している。駆動回路ＤＲ（ｉ）は、切換え回路２１０，サンプルホールド回路２２０，２３０，比較回路２４０，２５０，制御回路２６０，２７０，スイッチ２８０，２９０で構成し、映像信号ＶＩＤ１，ＶＩＤ２，極性制御信号ＦＬＰ，出力制御電源ＶＲ１，ＶＲ２を入力している。
【００３４】
このように構成した本発明の実施例の概略動作を説明する。
【００３５】
シフトレジスタＳＲ（ｉ）はその走査方向によってＨＬ（ｉ）またはＨＲ(ｉ)を入力し、サンプル信号ＰＨ（ｉ）を出力する。切換え回路２１０はこの信号を極性制御信号ＦＬＰ１とその反転信号ＦＬＰ２によって、サンプルホールド回路２２０または２３０へ出力する。サンプルホールド回路２２０，２３０はそれぞれ、映像信号ＶＩＤ１，ＶＩＤ２をサンプル信号のタイミングでサンプリングし、このサンプリングした信号ＶＳＰ１，ＶＳＰ２を出力する。比較回路２４０，２５０は、信号ＶＳＰ１，ＶＳＰ２と信号線ＤＲ（ｉ）の信号をそれぞれ入力してその比較信号ＣＭＰ１，ＣＭＰ２を出力する。制御回路２６０，２７０は信号ＶＳＰ１，ＶＳＰ２と極性制御信号ＦＬＰ１とその反転信号ＦＬＰ２をそれぞれ入力してスイッチ制御信号ＳＷ１，ＳＷ２を出力する。スイッチ２８０，２９０はスイッチ制御信号ＳＷ１，ＳＷ２を入力して、信号線ＶＤ（ｉ）を制御する。以上の動作により、信号線ＶＤ（ｉ）の電圧を前記サンプルホールド回路の220,２３０の出力信号ＶＳＰ１またはＶＳＰ２と等しい電圧になるように制御することができる。
【００３６】
図２は第１の実施例の動作タイミング図である。
【００３７】
図２の動作タイミング図を用いて本実地例の動作をさらに詳しく説明する。
【００３８】
スタート信号ＨＳＴは信号回路のシフトレジスタを駆動する信号であり、表示する映像の各行のスタートタイミングを示している。ここでは２ｎ−１〜２ｎ＋１行（ｎは整数）の範囲で示している。ｉ段目のシフトレジスタＳＲ（ｉ）の出力ＰＨ（ｉ）は、スタート信号ＨＳＴからｉ段に相当する時間だけ遅れたタイミングで繰り返される。映像信号ＶＩＤ１，ＶＩＤ２は各行の画像に対応した信号であり、映像信号ＶＤＩ１は対向電極に印加する電圧であるＶＣＯＭに対し正極性であり、映像信号ＶＤＩ２はＶＣＯＭに対し負極性となる。この例ではｉ番目の信号線の電圧が他の信号線より高くなり、その電圧が行数とともに増加している。この映像信号は、印加電圧がゼロ電圧のときに白表示となる液晶の表示モードの場合、行数の増加と共に明るさが減少していく黒い縦線に対応している。極性制御信号ＦＬＰ１は前記スタート信号ＨＳＴ毎に反転する信号であり、この例では奇数行（２ｎ−１）が“Ｈ”で偶数行（２ｎ）が“Ｌ”である。
【００３９】
切換え回路２１０は、極性制御信号ＦＬＰ１とその反転信号ＦＬＰ２を入力してシフトレジスタの出力ＨＲ（ｉ）をサンプルホールド回路２２０または２３０へ出力する。サンプルホールド回路２２０，２３０は、この切換え回路２１０を通過したシフトレジスタの出力ＨＲ（ｉ）で映像信号ＶＩＤ１，ＶＩＤ２をサンプリングする。この結果、サンプルホールド回路２２０の出力ＶＳＰ１は、偶数行のときに正極性の映像信号ＶＩＤ１を前記出力ＨＲ（ｉ）のタイミングで、サンプルホールド回路２３０の出力ＶＳＰ２は、奇数行のときに負極性の映像信号ＶＩＤ２を出力ＨＲ（ｉ）のタイミングでそれぞれサンプリングした波形となる。出力制御電源ＶＲ１，ＶＲ２は、図示のように前記ＶＣＯＭを基準に時間と共に増加または減少するランプ電圧である。それらの電圧は、ＶＲ１が奇数行、ＶＲ２が遇数行に対応して交互に変化する。
【００４０】
制御回路２６０，２７０は極性制御信号ＦＬＰ１とその反転信号ＦＬＰ２で動作し、極性信号ＦＬＰ１が“Ｈ”の奇数行に対応する状態では制御回路２７０が選択され、極性信号ＦＬＰ１が“Ｌ”の偶数行に対応する状態では制御回路270が選択される。この結果、スイッチ制御信号ＳＷ２は、奇数行で、信号線の出力ＶＤ（ｉ）が出力ＶＳＰ２より高い電圧の場合に“Ｈ”状態になり、スイッチ制御信号ＳＷ１は、偶数行で、前記信号線の出力ＶＤ（ｉ）が出力ＶＳＰ１より低い電圧の場合に“Ｈ”状態になる。スイッチ２８０，２９０は、スイッチ制御信号ＳＷ１，ＳＷ２が“Ｈ”のときにオン状態になり出力ＶＤ（ｉ）を制御電圧ＶＲ１またはＶＲ２で変化させ、スイッチ制御信号ＳＷ１，ＳＷ２が“Ｌ”のときにオフ状態となり出力ＶＤ（ｉ）の電圧ホールド状態にする。
【００４１】
このように本発明の第１の実施例では、信号線の出力ＶＤ（ｉ）をスイッチ２８０または２９０と接続した制御電源ＶＲ１又はＶＲ２で変化させている。この出力ＶＤ（ｉ）、サンプルした電圧ＶＳＰ１またはＶＳＰ２と比較して等しい状態でその変化を停止する。この結果、信号線の出力電圧ＶＤ（ｉ）は電圧VSP1またはＶＳＰ２と等しくなる。このように、本実施例では、信号線の制御をスイッチで行う。このスイッチのオン抵抗の制約は、信号線の電圧ＶＤ（ｉ）が制御電源ＶＲ１またはＶＲ２のランプ電圧に対して遅れも誤差は電圧ＶＤ（ｉ）は電圧ＶＳＰ１またはＶＳＰ２と等しくできるので少ない。スイッチのオン抵抗と信号線の負荷容量のＣＲ時定数は、１行の走査期間の数割は十分に許容できる。例えば、１行の走査期間を２０μｓ、許容する割合を２割、信号線の負荷容量を１００ｐＦとすると、スイッチに必要なオン抵抗は４０ｋΩとなる。この値は、低温ｐ−ＳｉＴＦＴ等の駆動回路一体型に適用する各種トランジスタで十分小さなサイズで実現可能である。
【００４２】
このように構成した本発明の第１の実施例によれば、出力トランジスタの占有面積を低減することができる。
【００４３】
更に、本発明の第１の実施例では、奇数行に相当するときに、正極の映像信号をサンプリングして、負極の映像信号の出力制御を行い、偶数行に相当するときに、負極の映像信号をサンプリングして、正極の映像信号の出力制御を行っている。このようにサンプリングと出力電圧制御を交互に行うことにより、信号線の駆動時間を長くすることができ、信号線を制御するスイッチの占有面積を低減することができる。
【００４４】
図３に本発明の液晶表示パネルに適用する駆動回路の第２の実施例を示す。尚、図１に示す第１の実施例と等しい部分は同一符号で示している。
【００４５】
本実施例では、第１の実施例と比較して、切換え回路２１０，サンプルホールド回路２２０，２３０，制御回路２６０，２７０，スイッチ２８０，２９０の実現方法が異なるものである。
【００４６】
切換え回路２１０はＮＡＮＤゲート２１２，ＡＮＤゲート２１４で、サンプルホールド回路２２０，２３０はそれぞれＰ型TFT222，コンデンサ２２４とＮ型 TFT232，コンデンサ２３４，制御回路２６０，２７０はそれぞれＮＡＮＤゲート，ＡＮＤゲート，スイッチ２８０，２９０はそれぞれＰ型TFT282，Ｎ型TFT292で構成している。
【００４７】
切換え回路２１０の前記ＮＡＮＤゲート２１２はｉ段目のシフトレジスタＳＲ（ｉ）の出力ＰＨ（ｉ）と極性制御信号ＦＰＬ１を入力してサンプルホールド回路２２０のＰ型TFT222を制御し、ＡＮＤゲート２１４は出力ＰＨ（ｉ）と極性制御信号の反転信号ＦＰＬ２を入力してサンプルホールド回路２３０のＮ型TFT232を制御している。この構成により、極性制御信号ＦＬＰ１が“Ｈ”のとき、出力ＰＨ（ｉ）の出力を反転して前記Ｐ型TFT222のゲート電極を制御し、映像信号ＶＩＤ１をコンデンサ２２４にサンプリングし、極性制御信号ＦＬＰ１が“Ｌ”でその反転信号が“Ｈ”のとき、出力ＰＨ（ｉ）の出力を前記Ｎ型TFT232のゲート電極を制御して映像信号ＶＩＤ２をコンデンサ２３４にサンプリングしている。
【００４８】
制御回路２６０のＮＡＮＤゲート２６２は比較回路２４０の出力と極性制御信号の反転信号ＦＬＰ２を入力し、比較回路の２４０の反転信号でスイッチ２８０のＰ型ＴＦＴを制御し、制御回路２７０のＡＮＤゲート２７２は比較回路２５０の出力と極性制御信号ＦＬＰ１を入力し、比較回路の２５０の反転信号でスイッチ２９０のＮ型ＴＦＴを制御している。この構成により、極性制御信号の反転信号ＦＬＰ２が“Ｈ”で比較回路２４０の出力が“Ｈ”のときに、Ｐ型ＴＦＴがオン状態になり、極性制御信号ＦＬＰ１が“Ｈ”で比較回路２５０の出力が“Ｈ”のときに、Ｎ型ＴＦＴがオン状態になる。
【００４９】
以上の動作により、極性制御信号の反転信号ＦＬＰ２が“Ｈ”のとき、サンプルホールド回路２２０の電圧が前記信号線の電圧ＶＤ（ｉ）よりも低いときにＰ型ＴＦＴはオン状態になり、信号線のＶＤ（ｉ）を制御電源ＶＲ１で駆動し、高くなったときＰ型ＴＦＴはオフ状態になり信号線の電圧ＶＤ（ｉ）を保持状態にする。
【００５０】
一方、極性制御信号ＦＬＰ１が“Ｈ”のとき、サンプルホールド回路２３０の電圧が信号線の電圧ＶＤ（ｉ）よりも高いときにＮ型ＴＦＴはオン状態になり、信号線のＶＤ(ｉ)を制御電源ＶＲ２の電圧で駆動し、低くなったときＮ型ＴＦＴはオフ状態になり信号線の電圧ＶＤ（ｉ）を保持状態にする。
【００５１】
以上のように構成した本発明の第２の実施例でも本発明の第１の実施例と同様の効果がある。
【００５２】
更に、第２の実施例の構成において、正極の映像信号の制御を行うサンプルホールド回路２２０，正極の映像信号の出力電圧を制御するスイッチ２８０をＰ型ＴＦＴの単一導電体で、負極の映像信号の制御を行うサンプルホールド回路230,負極の映像信号の出力電圧を制御するスイッチ２９０をＮ型ＴＦＴの単一導電体で構成する。このように各スイッチを単一の導電体で構成することで、駆動回路の素子数を低減するとともに、駆動回路の占有面積を低減することができる。
【００５３】
図４に本発明の液晶表示パネルに適用する駆動回路の第３の実施例を示す。尚、図３に示す第２の実施例と同様の構成部分は同一符号で示している。
【００５４】
第３の実施例では、第２の実施例と比べて、サンプルホールド回路２２０，２３０，比較回路２４０，２５０，制御回路２６０の実現方法が異なっている。
サンプルホールド回路２２０，２３０はそれぞれ、Ｐ型TFT222，コンデンサ２２６とＮ型TFT232，コンデンサ２３６で、比較回路２４０，２５０はそれぞれ、インバータ２４１，２４２，コンデンサ２２６，２４３，Ｐ型TFT244，２４５，２４７とインバータ２５１，２５２，コンデンサ２３６，２５３，Ｎ型TFT254，２５５，２５７で、制御回路２６０はＮＯＲゲート２６４で構成している。
【００５５】
比較回路２４０のインバータ２４１,２４２は、極性制御信号ＦＬＰ１が“Ｈ"でその反転信号ＦＬＰ２が“Ｌ”となる奇数行のときにＰ型TFT244，２４５で入力と出力を接続する。この状態にすることで、各インバータの入出力の電圧はほぼ電源電圧の１／２にバイアスし、各インバータのバイアス電圧に対応する電荷がコンデンサ２４３に蓄えられる。この状態で、シフトレジスタＳＲ（ｉ）の出力ＰＨ（ｉ）をＮＡＮＤゲート２１２で反転してＰ型TFT222を制御し、正極の映像信号ＶＩＤ１をコンデンサ２２６にサンプリングする。次に、極性制御信号ＦＬＰ１が“Ｌ”でその反転信号ＦＬＰ２が“Ｈ”となる偶数行のときは、Ｐ型TFT244，２４５がオフ状態になり、Ｐ型TFT247はオン状態となる。このときインバータ２４１，２４２は電源電圧の１／２を基準とした反転増幅器として動作し、信号線の出力ＶＤ（ｉ）の電圧がサンプルホールド回路２２０でサンプリングした電圧と等しいときに、インバータ２４２の出力電圧は電源電圧のほぼ１／２のバイアス電圧と等しくなり、サンプリングした電圧よりも低いときに“Ｌ”となり、高いときに“Ｈ”となる。以上の動作により、正極の映像信号ＶＩＤ１をサンプリングした電圧と信号線の出力ＶＤ（ｉ）の電圧を比較する。
【００５６】
比較回路２５０，サンプルホールド回路２３０動作原理は同じである。比較回路２５０のインバータ２５１，２５２は、極性制御信号ＦＬＰ１が“Ｌ”でその反転信号ＦＬＰ２が“Ｈ”となる偶数行のときにＮ型TFT254，２５５で入力と出力を接続する。この状態にすることで、各インバータの入出力の電圧はほぼ電源電圧の１／２にバイアスし、各インバータのバイアス電圧に対応する電荷がコンデンサ２５３に蓄えられる。この状態で、シフトレジスタＳＲ（ｉ）の出力ＰＨ（ｉ）をＡＮＤゲート２１４を介してＮ型TFT232を制御し、負極の映像信号VID2をコンデンサ２３６にサンプリングする。次に、極性制御信号ＦＬＰ１が“Ｈ”でその反転信号ＦＬＰ２が“Ｌ”となる奇数行のときに、Ｎ型TFT254，２５５がオフ状態になり、Ｎ型TFT257はオン状態となる。このときインバータ２４１，２４２は電源電圧の１／２を基準とした反転増幅器として動作し、信号線の出力ＶＤ（ｉ）の電圧がサンプルホールド回路２３０でサンプリングした電圧と等しいときに、インバータ２５２の出力電圧は電源電圧のほぼ１／２のバイアス電圧と等しくなり、サンプリングした電圧よりも低いときに“Ｌ”となり、高いときに“Ｈ”となる。以上の動作により、負極の映像信号ＶＩＤ２をサンプリングした電圧と信号線の出力ＶＤ（ｉ）の電圧を比較する。
【００５７】
制御回路２６０のＯＲゲート２６４は比較回路２４０の出力と、極性制御信号ＦＬＰ１を入力して、スイッチ２８０のＰ型TFT282を制御している。この構成にすることで、極性制御信号ＦＬＰ１が“Ｌ”となる偶数行のときで、比較回路２４０の出力が“Ｌ”の場合のみ出力を“Ｌ”にして、Ｐ型ＴＦＴをオン状態にする。比較回路２４０の入力条件では、信号線の出力ＶＤ（ｉ）の電圧がサンプルホールド回路２２０でサンプリングした電圧に対して高い場合にＰ型ＴＦＴがオン状態になる。
【００５８】
以上のように各ブロックごとの動作は、図１に示した第１の実施例と同じであり、本発明の第３の実施例においても第１の実施例と同様の効果がある。さらに、第３の実施例の比較回路はインバータで構成するので、差動回路を用いた比較回路に対して、複雑なバイアス回路が不要になるとともに、比較できる電圧範囲を広くできる。
【００５９】
次に、液晶表示装置の実施例について説明する。
【００６０】
図５は本発明の液晶表示装置の第１の実施例を示すブロック構成図である。
【００６１】
本発明の液晶表示装置は、表示回路１００，信号回路３００，走査回路４００，画像信号制御回路５００で構成する。表示回路１００は、表示する画像に対応する電圧を液晶に印加する回路であり、画素回路１をマトリクス状に配置している。画素回路１はＮ型ＴＦＴ１ａ，保持容量１ｂ，液晶容量１ｃで構成し、Ｎ型ＴＦＴ１ａのゲート端子は走査線に、ドレイン端子は信号線に、ソース端子は液晶容量１ｃと保持容量１ｂに接続される。この保持容量１ｂと液晶容量１ｃの他端は、表示回路１００と対向して配置し液晶を挾持する対向基板の電極と同電位に接続される。信号回路３００は、画素回路１の信号線に供給する電圧を発生する回路であり、シフトレジスタ３２０と駆動回路ＤＲ１，ＤＲ２…で構成している。画動回路ＤＲ１，ＤＲ２…は図１，図３，図４で示した駆動回路に対応する。画像信号制御回路５００は、信号回路３００へ供給する映像信号ＶＩＤ１，ＶＩＤ２と、信号回路３００と走査回路４００へ供給する制御信号を発生する回路であり、信号処理回路５２０とタイミング制御回路５４０で構成している。信号処理回路５２０は映像信号ＶＩＤＯＥを増幅及び交流化した映像信号ＶＩＤ１，ＶＩＤ２を出力し、タイミング制御回路５４０は水平及び垂直の同期信号Ｈｓ，Ｖｓを入力して、シフトレジスタ３２０，駆動回路ＤＲ１，ＤＲ２…，走査回路４００を駆動するための制御信号を発生している。
【００６２】
以上のように構成した本発明の実施例の動作を図７のタイミング図で説明する。スタート信号ＶＳＴとクロック信号ＶＣＫは、走査回路４００に入力する制御信号である。スタート信号ＶＳＴは表示する映像のフレームの先頭を示し、クロック信号ＶＣＫは走査線の切換えタイミングを示している。信号回路３００は、クロック信号ＶＣＫの立ち上がりのタイミングで前記スタート信号ＨＳＴを取り込み、走査線の信号ＶＧ１，ＶＧ２…を出力する。
【００６３】
映像信号ＶＩＤ１，ＶＩＤ２は対向電極の電圧ＶＣＯＭに対してそれぞれ正極，負極であり、信号処理回路５２０で発生している。極性制御信号ＦＬＰ１は前記クロック信号ＶＣＫの周期で反転すると共に、さらにスタート信号のフレームの周期でも反転している。
【００６４】
図１３に本発明の液晶表示パネルに適用する駆動回路の第４の実施例を示す。尚、図４に示す第３の実施例と同様の構成部分は同一符号で示している。
【００６５】
第４の実施例では、第３の実施例に比べて、比較回路２４０，２５０の実現方法が異なっており、第３の実施例の前記比較回路に用いているインバータ２４１，２４２，２５１，２５２を、本実施例では差動増幅器２４８，２４９，２５８，２５９で実現している。
【００６６】
前記差動増幅器２４８，２４９，２５８，２５９は、それぞれが正極入力端子，負極入力端子，出力端子を有しており、正極入力端子はバイアス電圧VBIAS に共通に接続している。前記インバータ２４１，２４２，２５１，２５２の入力と出力は前記差動増幅器の負極入力端子と出力端子に対応するように接続している。
【００６７】
前記バイアス電圧ＶＢＩＡＳは電源電圧のほぼ１／２に設定するのが好ましい。このように設定することで、前記差動増幅器２４８，２４９，２５８，２５９の負極入力端子と出力の関係は前記インバータ２４１，２４２，２５１，２５２の入力と出力の関係と等しくすることができる。この結果、本発明の液晶表示パネルに適用する駆動回路の第４の実施例は、前記第３の実施例と同じ動作となり、第１の実施例と同様の効果が得られる。
【００６８】
さらに、第３の実施例に適用するインバータは入力電圧レベルによって電源電流が変化するのに対し、本発明の第４の実施例に適用する差動増幅器は、差動増幅段のバイアスを定電流源にすることで、入力レベルに依存しない固定値にして電源電流を一定にできる。この結果、複数のドレイン線の駆動回路が同時に動作する状態でも電源電流が一定となり、電源ラインを介したノイズを低減して、大型サイズの液晶表示装置の実現が可能になる。
【００６９】
スタート信号ＨＳＴと、クロック信号ＨＣＫは、シフトレジスタ３２０に入力する制御信号である。スタート信号ＨＳＴは表示する画素の先頭を示し、クロック信号ＨＣＫは画素に対応する走査のタイミングを示している。シフトレジスタ３２０はクロック信号ＨＣＫの立ち上がりのタイミングでスタート信号ＨＳＴを取り込み、駆動回路ＤＲ１，ＤＲ２…の制御信号ＰＨ１，ＰＨ２…を出力する。
信号を入力して各駆動回路ＤＲ１，ＤＲ２…は、図１の実施例で説明したように動作する。ここでは、２行目の信号線ＶＤ２を例に簡単に説明する。
【００７０】
ＶＳＰ１（２）は、正極の映像信号ＶＩＤ１を制御信号ＰＨ２でサンプルした信号であり、ＶＳＰ２（２）は、負極の映像信号ＶＩＤ２を制御信号ＰＨ２でサンプルした信号である。ＶＤ２は、２行目の信号線の電圧であり、図２に示したタイミング図と同様に、正極または負極のランプ電圧が信号ＶＳＰ１（２）又はＶＳＰ２（２）とクロスした点で一定値をとる。画素回路１では、この信号線の電圧を保持容量に充電して液晶を駆動する。
【００７１】
本実施例によれば、駆動回路を液晶表示装置の信号回路に適用することによって、駆動回路の占有面積が少ない回路内蔵型の液晶表示装置を実現できる。
【００７２】
図７は本発明の液晶表示装置の第２の実施例を示すブロック構成図である。尚、図６に示す本発明の液晶表示装置の第１に実施例と同様の機能は同一符号で示している。
【００７３】
図６に示す本発明の液晶表示装置の第１に実施例と異なるのは、信号回路300と画像信号制御回路５００の構成である。信号回路３００はデジタルアナログ（Ｄ／Ａ）変換回路ＤＡ１，ＤＡ２と映像信号線ＶＩＤ１，ＶＩＤ２，シフトレジスタＳＲ１，ＳＲ２…，駆動回路ＤＲ１，ＤＲ２…で構成している。画像信号制御回路５００は映像信号処理回路５６０とタイミング制御回路５８０で構成している。映像信号処理回路５６０は、ディジタルの映像信号ＤＡＴＡを入力して、信号回路のＤ／Ａ変換回路のディジタルの映像信号Ｄ１を出力し、タイミング制御回路５８０は、クロック信号ＤＣＬＫ，水平同期信号ＨＳＹＮＣ，垂直同期信号ＶＳＹＮＣを入力して前記シフトレジスタＳＲ１，ＳＲ２…，駆動回路DR1,ＤＲ２…，走査回路４００を駆動する信号を出力する。
【００７４】
信号回路３００のＤ／Ａ変換回路ＤＡ１はディジタルの映像信号を正極の映像信号に変換するＤ／Ａ変換回路であり、Ｄ／Ａ変換回路ＤＡ２は負極の映像信号に変換する。
【００７５】
本実施例によれば、ディジタルの映像信号を入力して動作するので、映像信号回路を簡潔な回路で構成できる。
【００７６】
図８は本発明の液晶表示装置の第３の実施例を示すブロック構成図である。図７に示す本発明の液晶表示装置の第２の実施例と異なるのは、信号回路３００の部分であり、この部分を示している。
【００７７】
この信号回路３００はディジタル信号の切換回路ＭＸ１〜ＭＸ４，Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４映像信号線ＶＩＤ１〜ＶＩＤ４，シフトレジスタＳＲ１…駆動回路ＤＲ１，ＤＲ２…で構成している。ここで、ＤＡ１，ＤＡ３は正極の映像信号を出力するＤ／Ａ変換回路であり、ＤＡ２，ＤＡ４は負極の映像信号を出力するＤ／Ａ変換回路である。
【００７８】
信号回路３００に入力するディジタルの映像信号Ｄ１〜Ｄ４は、シリアルに入力された映像信号をパラレルに変換したものであり、それぞれは隣あった画像のデータである。この映像信号Ｄ１からＤ４は、切換回路ＭＸ１〜ＭＸ４を介して、Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４へ入力される。切換回路ＭＸ１〜ＭＸ４は極性制御信号ＦＬＰ１によって制御され、Ｄ／Ａ変換回路ＤＡ１，ＤＡ２の入力をＤ１，Ｄ２またはＤ２，Ｄ１に、Ｄ／Ａ変換回路ＤＡ３，ＤＡ４の入力をＤ３，Ｄ４またはＤ４，Ｄ３に切換える。各Ｄ／Ａ変換回路ＤＡ１〜ＤＡ４は前記のデータを入力して、映像信号線ＶＩＤ１〜ＶＩＤ４へ変換したアナログ信号を出力する。この動作によって、映像信号線ＶＩＤ１〜ＶＩＤ４の信号は、極性切換信号ＰＬＰ１が“Ｈ”のときに、映像信号Ｄ１，Ｄ２，Ｄ３，Ｄ４の順に対応し、極性切換信号ＦＬＰ１が“Ｌ”のときに映像信号Ｄ２，Ｄ１，Ｄ４，Ｄ３の順に対応する。駆動回路ＤＲ１，ＤＲ２…はそれぞれに前記映像信号線の正極と負極の映像信号を入力してこれらを極性制御信号ＦＬＰ１で切換えている。具体的には正極の映像信号の映像信号線ＶＩＤ１と負極の映像信号の映像ＶＩＤ２をDR1,ＤＲ２に入力し、正極の映像信号の映像信号線ＶＩＤ３と負極の映像信号の映像ＶＩＤ４を前記ＤＲ３，ＤＲ４に入力する。入力した正極と負極の映像信号を極性制御信号で切換えている。この切換えはＤＲ１とＤＲ２またはＤＲ３とＤＲ４が逆極性になるように接続している。本実施例の場合、極性切換信号ＦＬＰ１が“Ｈ”のときに、駆動回路ＤＲ１〜ＤＲ４は順に、映像信号線ＶＩＤ１，VID2，ＶＩＤ３，ＶＩＤ４の信号をサンプリングし、極性切換信号ＦＬＰ１が“Ｌ”のときには順に、映像信号線ＶＩＤ２，ＶＩＤ１，ＶＩＤ４，ＶＩＤ３の信号をサンプリングする。前記シフトレジスタＳＲ１…は４本の信号線毎に設け、その出力ＰＨ１は映像信号Ｄ１〜Ｄ４に対応して変化する。
【００７９】
以上の動作によって、ＤＲ１〜ＤＲ４は、映像信号Ｄ１〜Ｄ４をアナログに変換した信号をサンプリングする。この時の映像信号の極性は、極性切換信号FLP1が“Ｈ”のときに正極，負極，正極，負極の順になり、極性切換信号ＦＬＰ１が“Ｌ”のときには負極，正極，負極，正極の順になる。
【００８０】
本実施例によれば、正極と負極のＤ／Ａ変換回路を切換えて使用できるので、Ｄ／Ａ変換回路の占有面積を１／２に低減できる。
【００８１】
図９は本発明の液晶表示パネル用駆動回路に適用する出力制御電源の実施例である。
【００８２】
本実施例は電流源ＩＢ１〜ＩＢ４，コンデンサＣ１，Ｃ２，Ｐ型ＴＦＴＴ１，Ｔ４，Ｎ型ＴＦＴＴ２，Ｔ３で構成している。電流源ＩＢ１の電流をコンデンサＣ１で積分して正極のランプ電圧を発生し、電流源ＩＢ２をＣ２で積分して負極のランプ電圧を発生する。発生したランプ電圧は、電流源ＩＢ３とＮ型TFT Ｔ３で構成するソースホロア回路または、電流源ＩＢ４とＰ型ＴＦＴＴ４で構成するソースホロア回路を介して出力制御電圧ＶＲ１，ＶＲ２を出力する。また、各ランプ電圧の初期化はＮ型ＴＦＴＴ１とＰ型ＴＦＴＴ２で行う。各TFTには極性制御信号の反転信号ＦＬＰ２を入力する。
【００８３】
以上の様に構成した実施例の動作を図１０に示すタイミング図で説明する。極性制御信号の反転信号ＦＬＰ２が“Ｌ”のときはＰ型ＴＦＴＴ１がオン状態になり、Ｎ型ＴＦＴＴ２がオフ状態になる。この結果、正極のランプ電圧は初期化され、負極のランプ電圧は電圧の減少を開始する。一方、極性制御信号の反転信号ＦＬＰ２が“Ｈ”のときは、Ｐ型ＴＦＴＴ１がオン状態になり、Ｎ型TFT Ｔ２がオフ状態になる。この結果、正極のランプ電圧は電圧の増加を開始し、負極のランプ電圧は初期化される。
【００８４】
図１１は本発明の液晶表示パネル用駆動回路の出力部の実施例を示す回路構成図である。本実施例では図３に示す実施例と異なるのはスイッチ２８０，２９０の構成である。スイッチ２８０はＰ型ＴＦＴ２８２，２８４で、スイッチ２９０はＮ型ＴＦＴ２９２，２９４で構成する。前記Ｐ型ＴＦＴ２８２，２８４はドレインとソースを直列にして信号線ＶＤ（ｉ）と電源ＶＤＤの間に接続し、前記Ｎ型ＴＦＴ２９２，２９４はドレインとソースを直列にして信号線ＶＤ（ｉ）と接地点ＧＮＤの間に接続する。Ｐ型ＴＦＴ２８２，２８４のゲートにはそれぞれ、バイアス電源ＶＢ２と制御回路２６０の出力が、Ｎ型ＴＦＴ２９２，２９４のゲートにはそれぞれ、バイアス電源ＶＢ１と制御回路２７０の出力が接続される。ここで、Ｐ型ＴＦＴ２８２とＮ型ＴＦＴ２９２は定電流源と動作する。この結果、スイッチ２８０または２９０がオン状態のときはＰ型ＴＦＴ２８２またはＮ型ＴＦＴ２９２による電流で信号線ＶＤ（ｉ）の寄生容量Ｃｓを充電をするので、信号線の電圧は図３で示す実施例と同じ波形となる。
【００８５】
本実施例によれば、出力駆動電源は一定電圧で良いので、制御回路が簡単になる。また、ランプ電圧を発生する回路を必要としない。
【００８６】
図１２は本発明の液晶表示装置の全体を示すブロック構成図である。
【００８７】
本ブロック図は駆動回路一体型液晶表示パネル６００と画像信号制御回路500で構成している。駆動回路一体型液晶表示パネル６００は表示回路１００，信号回路３００，走査回路４００で構成し、表示回路１００はシフトレジスタ３２０，サンプルホールド回路３４０，駆動回路３６０で構成している。本実施例では信号回路３００と走査回路４００を表示回路１００と同一の基板に形成している。
【００８８】
【発明の効果】
本発明の液晶表示パネル用駆動回路では、信号線をスイッチで制御するので、駆動回路の占有面積を低減することができる。さらに、このような駆動回路を用いることで、大型サイズの駆動回路一体型の液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の液晶表示パネル用駆動回路の第１の実施例を示すブロック構成図である。
【図２】本発明の液晶表示パネル用駆動回路の動作を示すタイミング図である。
【図３】本発明の液晶表示パネル用駆動回路の第２の実施例を示す回路構成図である。
【図４】本発明の液晶表示パネル用駆動回路の第３の実施例を示す回路構成図である。
【図５】本発明の液晶表示装置の第１の実施例を示すブロック構成図である。
【図６】本発明の液晶表示装置の実施例の動作を示すタイミング図である。
【図７】本発明の液晶表示装置の第２の実施例を示すブロック構成図。
【図８】本発明の液晶表示装置の第３のブロック構成図である。
【図９】本発明の液晶表示パネル用駆動回路に適用する電圧発生回路の実施例を示す回路構成図である。
【図１０】本発明の液晶表示パネル用駆動回路に適用する電圧発生回路の動作を示すタイミング図である。
【図１１】本発明の液晶表示パネル用駆動回路に適用する出力回路の他の実施例を示す回路構成図である。
【図１２】本発明の液晶表示装置の全体を示すブロック構成図である。
【図１３】本発明の液晶表示パネルに適用する駆動回路の第４の実施例である。
【符号の説明】
１…画素回路、１００…表示回路、２１０…切換え回路、２２０，２３０…サンプルホールド回路、２４０，２５０…比較回路、２６０，２７０…制御回路、２８０，２９０…スイッチ、３００…信号回路、４００…走査回路、５００…画像信号制御回路。

Claims

入力電圧を所定のタイミングでサンプリングして液晶表示パネルの信号線を駆動する液晶パネル用駆動回路において、
入力電圧を所定のタイミングでサンプリングするサンプルホールド回路と、
該サンプルホールド回路の出力と信号線の電圧とを比較する比較回路と、
前記信号線の電圧を制御するスイッチと、
該スイッチに電圧を供給する電圧供給手段と、
前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、
前記制御回路は、
前記信号線の電圧が前記サンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御する液晶表示パネル用駆動回路。
前記液晶表示パネル用駆動回路は、
前記入力電圧が表示する映像信号と同一極性で変化する正極状態の制御信号と、前記映像信号と逆極性で変化する負極状態の制御信号を受け取り、
前記サンプルホールド回路は該正極状態の制御信号と、負極状態の制御信号によりサンプリングするために、２つのサンプルホールド回路によって構成され、
該２つのサンプルホールド回路に対応して、前記比較回路，前記制御回路及び前記スイッチを設けた請求項第１項記載の液晶表示パネル用駆動回路。
前記２つのスイッチの一方にＮ型トランジスタを、もう一方にＰ型トランジスタを適用した請求項第２項記載の液晶表示パネル用駆動回路。
前記２つのサンプルホールド回路の一方を第１のサンプルホールド回路とし、もう一方を第２のサンプルホールド回路とし、
前記第１のサンプルホールド回路と該第１のサンプルホールド回路に対応した比較回路，制御回路，スイッチにより第１の駆動回路を構成し、
同様に第２のサンプルホールド回路と該第２のサンプルホールド回路に対応した比較回路，制御回路，スイッチにより第２の駆動回路を構成し、
前記液晶表示パネル用駆動回路の動作を、入力電圧をサンプリングするサンプリング期間と、前記信号線の電圧を駆動する出力駆動期間とに分け、これらの期間が前記第１の駆動回路と前記第２の駆動回路で互いに異なる請求項第２項記載の液晶表示パネル用駆動回路。
前記サンプルホールド回路と前記比較回路にインバータ型の論理回路を適用した請求項第１項または第２項記載の液晶表示パネル用駆動回路。
前記電圧供給手段は、正極のランプ電圧と負極のランプ電圧とによる請求項第２項記載の液晶表示パネル用駆動回路。
前記電圧供給手段は正極の固定電源と負極の固定電源を用い、前記スイッチは前記固定電源に接続する定電流源の電流を制御した請求項第２項記載の液晶表示パネル用駆動回路。
走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挟持した液晶表示装置において、
映像信号である入力電圧を所定のタイミングでサンプリングするサンプル回路と、
該サンプル回路の出力と前記信号線の電圧とを比較する比較回路と、
前記信号線の出力電圧を制御するスイッチと、
該スイッチに電圧を供給する電圧供給手段と、
前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、
前記制御回路は、
前記信号線の電圧が前記サンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御する駆動回路を適用した液晶表示装置。
前記駆動回路を正極の入力電圧で動作する第１の駆動回路と、負極の入力電圧で動作する第２の駆動回路で構成した請求項第８項記載の液晶表示装置。
走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挾持した液晶表示装置において、
前記信号回路に、
デジタルの映像信号を入力してアナログ電圧に変換するＤ／Ａ変換回路と、
前記アナログ電圧を所定のタイミングでサンプリングするサンプルホールド回路と、
該サンプルホールド回路の出力と前記信号線の電圧とを比較する比較回路と、
前記信号線の出力電圧を制御するスイッチと、
該スイッチに電圧を供給する電圧供給手段と、
前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、
前記制御回路は、前記信号線の電圧が前記サンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御する駆動回路を適用した液晶表示装置。
走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挟持した液晶表示装置において、
デジタルの映像信号を入力して正極のアナログ電圧に変換する第１のＤ／Ａ変換回路と、
負極のアナログ電圧に変換する第２のＤ／Ａ変換回路と、
前記正極のアナログ電圧を入力して所定のタイミングでサンプリングして、前記信号線を駆動する第１の駆動回路と、
前記負極のアナログ電圧を入力して所定のタイミングでサンプリングして、前記信号線を駆動する第２の駆動回路と、を有し、
前記第１の駆動回路を、
前記正極のアナログ電圧をサンプリングする第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力と前記信号線の電圧とを比較する第１の比較回路と、
前記信号線の出力電圧を制御する第１のスイッチと、
該第１のスイッチに電圧を供給する第１の電圧供給手段と、
前記第１の比較回路の出力によって前記第１のスイッチのオン状態とオフ状態を制御する第１の制御回路で構成し、
前記第１の制御回路は、前記信号線の電圧が前記第１のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記第１のスイッチを制御し、
前記第２の駆動回路を、
前記負極のアナログ電圧をサンプリングする第２のサンプルホールド回路と、
前記第２のサンプルホールド回路の出力と前記信号線の電圧とを比較する第２の比較回路と、
前記信号線の出力電圧を制御する第２のスイッチと、
該第２のスイッチに電圧を供給する第２の電圧供給手段と、
前記第２の比較回路の出力によって前記第２のスイッチのオン状態とオフ状態を制御する第２の制御回路で構成し、
前記第２の制御回路は、前記信号線の電圧が前記第２のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記第２のスイッチを制御する
液晶表示装置。
走査線と信号線の交点に設けたスイッチング素子と、前記走査線の電圧を制御する走査回路と、前記信号線の電圧を制御する信号回路を形成した第１の基板と、片面に透明電極を形成した第２の基板と、前記第１の基板と前記第２の基板間に液晶を挾持した液晶表示装置において、
第１及び第２のデジタル映像信号を互いに切替る第１及び第２の切替回路と、
該第１の切替回路の出力に接続し、デジタルの映像信号を正極のアナログ電圧に変換する第１のＤ／Ａ変換回路と、
前記第２の切替回路の出力に接続し、デジタルの映像信号を負極のアナログ電圧に変換する第２のＤ／Ａ変換回路と、
前記第１及び第２のＤ／Ａ変換回路に接続される第１及び第２の映像信号線と、
前記第１及び第２の映像信号線に接続し、前記信号線の第１及び第２の信号線を駆動する第１及び第２の出力手段で構成し、
前記第１及び第２の出力手段がそれぞれ、前記第１の映像信号線に接続し正極の電圧を制御する第１の駆動回路と、前記第２の映像信号線に接続し負極の電圧を制御する第２の駆動回路から構成され、
前記第１の駆動回路は入力された電圧を所定のタイミングでサンプリングする第１のサンプルホールド回路と、該第１のサンプルホールド回路の出力と前記第１又は第２の信号線の電圧とを比較する比較回路と、
前記第１又は第２の信号線の電圧を制御するスイッチと、
該スイッチに電圧を供給する電圧供給手段と、
前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、該制御回路は、前記第１又は第２の信号線の電圧が前記第１のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御するものであり、
前記第２の駆動回路は入力された電圧を所定のタイミングでサンプリングする第２のサンプルホールド回路と、該第２のサンプルホールド回路の出力と前記第１又は第２の信号線の電圧とを比較する比較回路と、
前記第１又は第２の信号線の電圧を制御するスイッチと、
該スイッチに電圧を供給する電圧供給手段と、
前記比較回路の出力によって前記スイッチのオン状態とオフ状態を制御する制御回路と、を有し、該制御回路は、前記第１又は第２の信号線の電圧が前記第２のサンプルホールド回路の出力と比較して等しい状態で変化を停止するように前記スイッチを制御するものであり、
前記第１のデジタル映像信号の出力を前記第１のＤ／Ａ変換回路を介して、前記第１の出力手段を構成する前記第１の駆動回路で第１の信号線を、前記第２のデジタル映像信号の出力を前記第２のＤ／Ａ変換回路を介して、前記第２の出力手段を構成する前記第２の駆動回路で第２の信号線を駆動する第１の動作と、
前記第１のデジタル映像信号の出力を前記第２のＤ／Ａ変換回路を介して、前記第１の出力手段を構成する前記第２の駆動回路で第１の信号線を、前記第２のデジタル映像信号の出力を前記第１のＤ／Ａ変換回路を介して、前記第２の出力手段を構成する前記第１の駆動回路で第２の信号線を駆動する第２の動作を有する液晶表示装置。