KR100499568B1 - 액정표시패널 - Google Patents

액정표시패널 Download PDF

Info

Publication number
KR100499568B1
KR100499568B1 KR10-2001-0088503A KR20010088503A KR100499568B1 KR 100499568 B1 KR100499568 B1 KR 100499568B1 KR 20010088503 A KR20010088503 A KR 20010088503A KR 100499568 B1 KR100499568 B1 KR 100499568B1
Authority
KR
South Korea
Prior art keywords
unit
signal
sampling
liquid crystal
crystal display
Prior art date
Application number
KR10-2001-0088503A
Other languages
English (en)
Other versions
KR20030058116A (ko
Inventor
박재덕
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088503A priority Critical patent/KR100499568B1/ko
Publication of KR20030058116A publication Critical patent/KR20030058116A/ko
Application granted granted Critical
Publication of KR100499568B1 publication Critical patent/KR100499568B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 외부 구동회로로부터 액정표시패널로 비디오 신호를 공급하는 라인 수를 감소시키고 외부 구동회로를 콤팩트화 할 수 있는 액정표시패널에 관한 것으로, 화소 영역을 정의하기 위해 복수개의 게이트 라인과 복수개의 데이터 라인이 서로 수직한 방향으로 배열되는 액정표시패널에 있어서, 입력되는 디지털 비디오 신호를 각 데이터 라인에 인가하기 위해 비디오 신호를 쉬프팅하는 쉬프트 레지스터와, N 타입 트랜지스터 및 P 타입 트랜지스터 중 어느 한 타입의 트랜지스터들로 구성되며, 상기 쉬프트 레지스터에서 쉬프팅된 디지털 비디오 신호를 아날로그 신호로 변환하기 위해 샘플링하고 홀딩하는 샘플링&홀더부와, N 타입 트랜지스터 및 P 타입 트랜지스터 중 어느 한 타입의 트랜지스터들로 구성되며, 상기 샘플링&홀더부에서 출력된 신호를 래치시켜 출력하는 래치부와, 상기 래치부에서 출력되는 신호를 디코딩하여 아날로그 비디오 신호를 상기 각 데이터 라인에 인가하는 디코더부가 상기 액정표시패널에 내장된 것이다.

Description

액정표시패널{Liquid crystal display panel}
본 발명은 액정표시패널에 관한 것으로, 특히 샘플링& 홀드와 래치부를 내장한 액정표시패널에 관한 것이다.
일반적으로 액정표시장치는 다른 표시장치에 비하여 상대적으로 경/박/단/소하므로 휴대용 표시장치로 각광을 받고 있으며, 대표적인 것이 노우트 북(Note Book) PC이다.
이와 같은 액정표시장치는 크게 영상신호를 표시하는 액정표시패널과 외부에서 상기 액정표시패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.
상기 액정표시 패널은, 도면에는 도시되지 않았지만, 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판) 사이에 액정이 주입된 표시장치로서, 상기 두개의 투명 기판 중 하나에는 일정 간격으로 배열된 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인에 의해 정의된 매트릭스 형태의 각 화소 영역에 형성된 복수개의 화소전극과, 상기 게이트 라인의 신호에 따라 상기 데이터 라인의 신호를 각 화소전극에 인가하는 복수개의 박막트랜지스터가 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된다. 그리고 나머지 기판에는 칼라필터층, 공통전극 및 블랙 매트릭스층이 형성된다.
따라서, 게이트 라인에 순차적으로 턴 온 신호를 인가하면 그 때마다 해당 라인의 화소 전극에 데이터 신호가 인가되므로 영상이 표시된다.
이와 같이 구성된 액정 표시 패널과 상기 액정표시 패널에 데이터를 인가하는 데이터 구동회로를 구비한 일반적인 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 블록 구성도이다.
즉, 상술한 바와 같이, 액정표시장치는, 복수개의 게이트 라인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖는 액정표시패널(1)과, 상기 액정표시패널(1)에 구동 신호와 데이터 신호를 공급하는 구동회로부(2)로 구분된다.
여기서, 상기 구동회로부(2)는, 상기 액정표시패널(1)의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버(1b)와 상기 액정표시패널(1)의 각 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 드라이버(1a)와, 액정표시패널의 구동 시스템으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호(DTEN)를 입력 받아 상기 액정표시패널(1)의 각 데이타 드라이버(1b)와 게이트 드라이버(1a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 포맷하여 출력하는 타이밍 콘트롤러(3)와, 상기 액정표시패널(1) 및 각부에 필요한 전압을 공급하는 전원 공급부(4)와, 상기 전원 공급부(4)로부터 전원을 인가 받아 상기 데이터 드라이버(1b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준전압부(5)와, 상기 전원 공급부(4)로부터 출력된 전압을 이용하여 액정표시패널(1)에 사용되는 정전압(VDD), 게이트 고전압(VGH), 게이트 저전압(VGL), 기준전압(Vref) 및 공통전압(Vcom) 등을 출력하는 DC/DC 변환부(6)를 구비하여 구성된다.
여기서, 상기 데이터 드라이버(1b)와 액정표시패널의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 2는 종래의 P타입 액정표시패널의 구성도이다.
액정표시패널(10)에는, 복수개의 게이트 라인과 복수개의 데이터 라인이 서로 수직한 방향으로 배열되어 실제 화면을 표시하는 디스플레이 영역인 액티브 영역(11)과, 상기 액티브 영역(11)내의 게이트 라인에 게이트 신호를 입력시켜주는 게이트 쉬프트 레지스터(12)와, 상기 액티브 영역(11)내의 데이터 라인에 비디오 신호를 입력시켜주는 데이터 쉬프트 레지스터(13)가 구성되어 있다.
그리고, 상기 액정표시패널 외부에, 콘트롤러(14)와 드라이브 IC(15) 및 레벨 쉬프터(16) 등이 구비된 외부 구동회로(17)가 구비되어, FPC 콘넥터(18)를 통해 액정표시패널에 연결되어 있다. 여기서, 도면에는 도시되지 않았지만 상기 드라이브 IC(15)에는 외부에서 입력되는 디지털 비디오 신호를 아날로그 비디오 신호로 변환시키기 위한 샘플링& 홀더, 래치부 등이 구비되어 있다.
이와 같이 구성된 종래의 액정표시패널 및 구동회로의 동작은 다음과 같다.
종래의 액정표시장치는 상기 액정표시패널의 외부에 구비되는 구동 회로(17)의 드라이브 IC(15)에서 디지털 비디오 신호를 아날로그 비디오 신호로 변환하여 상기 FPC 콘넥터(18)를 통해 액정표시패널(10)내의 데이터 쉬프트 레지스터(13)에 인가한다. 그러면 상기 데이터 쉬프트 레지스터(13)는 상기 FPC 콘넥터(18)의 라인 수에 상응하는 데이터 라인을 한 블록으로 하여 각 블록에 순차적으로 아날로그 비디오 신호를 인가한다.
그러나, 이와 같은 종래의 액정표시패널에 있어서는 다음과 같은 문제점이 있었다.
즉, 상술한 바와 같이, 상기 구동 회로의 드라이브 IC에서 디지털 비디오 신호를 아날로그 비디오 신호로 변환하여 액정표시패널에 공급하므로 상기 FPC 콘넥터의 비디오 라인 및 상기 FPC 콘넥터가 연결된 부분에서 상기 데이터 쉬프트 레지스터 사이에 형성되는 비디오 라인이 증가하게 된다.
또한, 외부 구동회로의 부품 수를 줄이는데 한계가 있기 때문에 제품의 콤팩트(Compact)화가 어렵다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 드라이브 IC의 핵심 회로인 샘플링 & 홀드와 래치 회로를 상기 액정표시패널내에 내장하여 상기 외부 구동회로로부터 액정표시패널로 비디오 신호를 공급하는 라인 수를 감소시키고 외부 구동회로를 콤팩트화 할 수 있는 액정표시패널을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시패널은, 화소 영역을 정의하기 위해 복수개의 게이트 라인과 복수개의 데이터 라인이 서로 수직한 방향으로 배열되는 액정표시패널에 있어서, 입력되는 디지털 비디오 신호를 각 데이터 라인에 인가하기 위해 비디오 신호를 쉬프팅하는 쉬프트 레지스터와, N 타입 트랜지스터 및 P 타입 트랜지스터 중 어느 한 타입의 트랜지스터들로 구성되며, 상기 쉬프트 레지스터에서 쉬프팅된 디지털 비디오 신호를 아날로그 신호로 변환하기 위해 샘플링하고 홀딩하는 샘플링&홀더부와, N 타입 트랜지스터 및 P 타입 트랜지스터 중 어느 한 타입의 트랜지스터들로 구성되며, 상기 샘플링&홀더부에서 출력된 신호를 래치시켜 출력하는 래치부와, 상기 래치부에서 출력되는 신호를 디코딩하여 아날로그 비디오 신호를 상기 각 데이터 라인에 인가하는 디코더부가 상기 액정표시패널에 내장됨에 그 특징이 있다.
이와 같은 특징을 갖는 본 발명에 따른 액정표시패널을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 액정표시패널 및 구동 회로 구성도이다.
본 발명에 따른 액정표시패널(10)은, 도 3에 도시한 바와 같이, 복수개의 게이트 라인과 복수개의 데이터 라인이 서로 수직한 방향으로 배열되어 실제 화면을 표시하는 액티브 영역(11)과, 상기 액티브 영역(11)내의 게이트 라인에 게이트 신호를 입력시켜주는 게이트 쉬프트 레지스터(12)와, 상기 액티브 영역(11)내의 데이터 라인에 비디오 신호를 입력시켜주는 데이터 쉬프트 레지스터(13)와, 상기 데이터 쉬프트 레지스터(13)를 통해 입력되는 디지털 비디오 신호를 아날로그 비디오 신호로 변환하기 위해 디지털 비디오 신호를 샘플링하고 홀딩하는 샘플링 & 홀더부(19)와, 상기 샘플링 & 홀더부(19)에서 출력되는 신호를 래치시키는 래치부(20)와 상기 래치부(20)에서 출력되는 신호를 디코딩하여 아날로그 비디오 신호를 출력하는 디코더부(21)가 구성되어 있다.
그리고, 상기 액정표시패널(10) 외부에, 콘트롤러(14)와 레벨 쉬프터(16) 등이 구비된 외부 구동회로(17)가 구비되어, FPC 콘넥터(18)를 통해 상기 액정표시패널(10)에 연결되어 있다.
이와 같이 구성된 본 발명의 액정표시패널에서 상기 샘플링 & 홀더부 및 래치부의 회로적 구성을 설명하면 다음과 같다.
도 4는 본 발명에 따른 액정표시패널의 샘플링 & 홀더부의 회로적 구성도이고, 도 5는 본 발명에 따른 액정표시패널의 래치부의 회로적 구성도이며, 도 6은 본 발명에 따른 샘플링 & 홀더부 및 래치부의 신호 파형도이다.
본 발명의 샘플링 & 홀더부는 P-MOS 트랜지스터로 구성된다. 즉, 도 4에 도시한 바와 같이, P-MOS 트랜지스터(TFT1-TFT2) 및 커패시터(C1) 등으로 이루어져 상기 쉬프트 레지스터(13)의 출력에 따라 디지털 비디오 신호를 샘플링하는 샘플링부(19a)와, P-MOS 트랜지스터(TFT10), 커패시터(C7) 등으로 이루어져 셋팅 신호(Set_S)에 의해 상기 샘플링부(19a)의 신호를 일시 저장하여 출력하는 홀딩부(19c)와, P-MOS 트랜지스터(TFT3-TFT9), 커패시터(C2-C6) 등으로 이루어져 상기 샘플링부(19a) 및 홀딩부(19c)를 외부의 콘트롤 신호(Reset_S)에 따라 리셋시키는 리셋부(19b)를 구비하여 구성된다.
이와 같이 구성된 샘플링 & 홀딩부의 동작을 설명하면 다음과 같다.
즉, 도 6과 같이, 디지털 비디오 신호 입력단(Dig.in)에 디지털 비디오 신호가 입력되고 노드(Vinp)에는 상기 데이터 쉬프트 레지스터(13) 출력이 입력되며, 상술한 바와 같이, 샘플링 & 홀더부(19)가 P-MOS로 구성되므로 정 전압(Vdd)은 -8V, 접지 전압(Vss)은 10V가 입력되고 셋트 및 리셋단(Set_S, Reset_S)에는 콘트롤 신호가 입력된다.
따라서, 상기 데이터 쉬프트 레지스터(13)가 순차적으로 턴 온(turn ON) 되면서 상기 노드(Vinp)에 턴 온 신호가 입력되어 상기 트랜지스터(TFT1) 및 트랜지스터(TFT2) 가 턴 온 된다. 그러면 이 때의 디지털 비디오 신호 입력단(Dig.in)에 입력된 디지털 비디오 신호는 상기 트랜지스터(TFT1, TFT2)를 통해 Q 노드에 입력된다.
이 때, 상기 입력되는 디지털 비디오 신호가 논리 값 "1"이면 -8V, 논리 값 "0"이면 10V가 상기 Q 노드에 입력되어 상기 데이터 쉬프트 레지스터(13)의 스캐닝이 완료될 때까지 상기 Q 노드에 디지털 정보가 저장된다.
상기 데이터 쉬프트 레지스터(13)의 스캐닝이 완료되면, 상기 셋트 입력단(Set_S)에펄스 신호(10V에서 -8V로 천이되는 신호)가 입력되므로 상기 Q 노드에 저장된 디지털 비디오 신호의 논리 값이 "1"이면 상기 홀딩부(19c)의 트랜지스터(TFT10)가 턴 온되어 출력단(SHout)으로 상기 셋트 입력단(Set S)에 입력된 펄스 신호(10V →-8V)가 전달된다. 그러나, 상기 Q 노드에 저장된 디지털 비디오 신호의 논리 값이 "0"이면 상기 트랜지스터(TFT10)가 턴 오프 이므로 상기 출력단에는 10V의 전압을 유지하여 상기 래치부(20)에 샘플링된 신호가 출력된다.
그리고 나서, 다시 디지털 비디오 신호를 받기 위하여 Q 노드의 논리 상태를 크리어해 주어야하므로, 상기 셋트 입력단(Set_S)에는 -8V 전압이 입력되다가 10V의 전압으로 변환되어 입력되고 동시에 상기 리셋단(Reset S)에 -8V의 전압이 입력되어 상기 트랜지스터(TFT5, TFT6)를 턴 온시켜 QB 노드에 -8V의 전압이 입력되도록 한다. 그러면, 상기 트랜지스터(TFT3, TFT4)가 턴 온되어 상기 Q노드의 전압을 Vss(10V) 전압으로 리셋 시킨다.
이와 같이 상기 샘플링 & 홀더부(19)는 상기 데이터 쉬프트 레지스터(13)를 1번부터 마지막까지 스캔닝하면서 그 때의 디지털 신호를 샘플링하고 홀딩하는 기능을 수행하게 된다.
한편, 도 5는 본 발명에 따른 액정표시패널의 래치부의 회로적 구성도이다.
본 발명의 래치부(20)도 마찬가지로 P-MOS 트랜지스터로 구성된다. 즉, P-MOS 트랜지스터(TFT11-TFT12) 및 커패시터(C11) 등으로 이루어져 상기 샘플링 & 홀더부(19)의 출력 신호를 입력하는 래치 입력부(20a)와, P-MOS 트랜지스터(TFT20), 커패시터(C17) 등으로 이루어져 상기 래치 입력부(20a)의 신호를 일시 저장하여 출력하는 래치 출력부(20c)와, P-MOS 트랜지스터(TFT13-TFT19), 커패시터(C12-C16) 등으로 이루어져 상기 래치 입력부(20a) 및 래치 출력부(20c)를 외부의 콘트롤 신호에 따라 리셋시키는 리셋부(20b)를 구비하여 구성된다.
이와 같이 구성된 래치부의 동작을 설명하면 다음과 같다.
즉, 입력단(Dig.in)에는 상기 샘플링 & 홀더부(19)에서 출력된 신호가 입력되고, 정 전압(Vdd)은 -8V, 접지 전압(Vss)은 10V가 입력되며, 셋트(Set_S)단에는 상기 샘플링 & 홀더부(19)와 동일한 셋트 신호가 입력되고 셋트(Set_L) 및 리셋트(Reset_L)단에는 콘트롤 신호가 입력된다.
따라서, 상기 샘플링 & 홀더부(19)의 셋트 신호(Set_S)와 동시에 상기 샘플링 & 홀더부(19)에서 출력된 신호는 상기 래치 입력부(20a)의 트랜지스터(TFT12)의 상태를 결정한다. 즉, 상기 샘플링 & 홀더부(19)의 출력이 논리 값 "1" (-8V)이면, 상기 트랜지스터(TFT12)가 턴 온되어 상기 샘플링 & 홀더부(19)의 셋트 신호(Set_S)를 Q 노드에 저장시킨다. 반대로, 상기 샘플링 & 홀더부(19)의 출력이 논리 값 "0" (10V)이면, 상기 트랜지스터(TFT12)가 턴 오프 되어 Q 노드에는 그 전 상태의 크리어 되었던 10V값이 유지된다.
이와 같이, 상기 샘플링 & 홀더부(19)의 출력값이 그대로 상기 Q 노드에 전달되고 이 때, 상기 입력되는 셋트(Set_L) 노드에 의해 일정 시간 동안 디코더부(21)로 전달된다. 이와 같은 동작이 완료되면, 리셋 노드(Reset_L)를 통해 리셋 신호가 입력되므로 상기 트랜지스터(TFT15, TFT16)를 턴 온되어 QB 노드에 -8V의 전압이 입력되도록 한다. 그러면, 상기 트랜지스터(TFT13, TFT14)가 턴 온되어 상기 Q노드의 전압을 Vss(10V) 전압으로 리셋 시켜 다음 신호를 기다리게 한다.
이상에서 설명한 바와 같은 본 발명의 액정표시장치의 구동회로에 있어서는 다음과 같은 효과가 있다.
즉, 상술한 바와 같이, 디지털 비디오 신호를 아날로그 비디오 신호로 변환하는 샘플링 & 홀더부 및 래치부를 액정표시패널의 내부에 내장하므로 구동 회로에서 디지털 비디오 신호를 액정표시패널에 공급하므로 상기 FPC 콘넥터의 비디오 라인 수 및 상기 FPC 콘넥터가 연결된 부분에서 상기 데이터 쉬프트 레지스터 사이에 형성되는 비디오 라인 수를 감소시킬 수 있다.
또한, 외부 구동회로의 부품 수를 줄일 수 있으므로 제품의 콤팩트(Compact)화가 가능하다.
도 1은 일반적인 액정표시장치의 블록 구성도
도 2는 종래의 액정표시패널의 구성도
도 3은 본 발명에 따른 액정표시패널의 구성도
도 4는 본 발명에 따른 액정표시패널의 샘플링 홀드 회로 구성도
도 5는 본 발명에 따른 액정표시패널의 래치부 회로 구성도
도 6은 본 발명에 따른 샘플링 & 홀더부 및 래치부의 신호 파형도
도면의 주요 부분에 대한 부호의 설명
10 : 액정표시패널 11 :액티브 영역
12 : 게이트 쉬프트 레지스터 13 : 데이터 쉬프트 레지스터
14 : 콘트롤러 16 : 레벨 쉬프터
17 : 구동회로 18 : FPC 콘넥터
19 : 샘플링 & 홀더부 19a : 샘플링부
19b, 20b : 리셋부 19c : 홀딩부
20 : 래치부 20a : 래치 입력부
20c : 래치 출력부 21 : 디코더부

Claims (6)

  1. 화소 영역을 정의하기 위해 복수개의 게이트 라인과 복수개의 데이터 라인이 서로 수직한 방향으로 배열되는 액정표시패널에 있어서,
    입력되는 디지털 비디오 신호를 각 데이터 라인에 인가하기 위해 비디오 신호를 쉬프팅하는 쉬프트 레지스터와,
    N 타입 트랜지스터 및 P 타입 트랜지스터 중 어느 한 타입의 트랜지스터들로 구성되며, 상기 쉬프트 레지스터에서 쉬프팅된 디지털 비디오 신호를 아날로그 신호로 변환하기 위해 샘플링하고 홀딩하는 샘플링&홀더부와,
    N 타입 트랜지스터 및 P 타입 트랜지스터 중 어느 한 타입의 트랜지스터들로 구성되며, 상기 샘플링&홀더부에서 출력된 신호를 래치시켜 출력하는래치부와,
    상기 래치부에서 출력되는 신호를 디코딩하여 아날로그 비디오 신호를 상기 각 데이터 라인에 인가하는 디코더부를 상기 액정표시패널에 내장함을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 샘플링 & 홀더부는, 상기 데이터 쉬프트 레지스터의 출력에 따라 디지털 비디오 신호를 샘플링하는 셈플링부와,
    셋팅 신호에 의해 상기 샘플링부의 신호를 일시 저장하여 출력하는 홀딩부와,
    상기 샘플링부 및 홀딩부를 외부의 콘트롤 신호에 따라 리셋시키는 리셋부를 구비하여 구성됨을 특징으로 하는 액정표시패널.
  3. 제 1 항에 있어서,
    상기 샘플링 & 홀더부는 복수개의 P 타입 트랜지스터로 구성됨을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 래치부는 상기 샘플링 & 홀더부의 출력 신호에 따라 상기 샘플링 & 홀더부의 셋트 신호를 입력하는 래치 입력부와,
    상기 래치 입력부의 신호를 일시 저장하여 제어신호에 의해 출력하는 래치 출력부와,
    제어신호 신호에 따라 상기 래치 입력부 및 래치 출력부를 리셋시키는 리셋부를 구비하여 구성됨을 특징으로 하는 액정표시패널.
  5. 제 1 항에 있어서,
    상기 래치부는 복수개의 P타입 트랜지스터로 구성됨을 특징으로 하는 표시패널.
  6. 제 1 항에 있어서,
    상기 게이트 라인에 게이트 신호를 입력시켜주는 게이트 쉬프트 레지스터가 상기 액정표시패널에 더 내장됨을 특징으로 하는 액정표시패널.
KR10-2001-0088503A 2001-12-29 2001-12-29 액정표시패널 KR100499568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088503A KR100499568B1 (ko) 2001-12-29 2001-12-29 액정표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088503A KR100499568B1 (ko) 2001-12-29 2001-12-29 액정표시패널

Publications (2)

Publication Number Publication Date
KR20030058116A KR20030058116A (ko) 2003-07-07
KR100499568B1 true KR100499568B1 (ko) 2005-07-07

Family

ID=32216046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088503A KR100499568B1 (ko) 2001-12-29 2001-12-29 액정표시패널

Country Status (1)

Country Link
KR (1) KR100499568B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696695B1 (ko) 2005-08-30 2007-03-20 삼성에스디아이 주식회사 샘플/홀드 회로 및 이를 이용한 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142577A (ja) * 1991-11-25 1993-06-11 Casio Comput Co Ltd マトリクス回路駆動装置
KR19990029652A (ko) * 1997-09-10 1999-04-26 이데이 노부유끼 액정 표시 소자
KR20000022834A (ko) * 1998-09-03 2000-04-25 야스카와 히데아키 전기 광학장치의 구동회로 및 전기 광학장치 및 전자기기
KR20000052541A (ko) * 1998-12-21 2000-08-25 이데이 노부유끼 디지털/아날로그 변환기 회로, 레벨 시프트 회로, 레벨시프트 회로를 사용하는 시프트 레지스터, 샘플링 래치회로, 래치 회로, 및 이들을 탑재한 액정 표시 장치
KR20000057912A (ko) * 1999-02-05 2000-09-25 가나이 쓰도무 구동회로 일체형 액정표시장치
KR20000057986A (ko) * 1999-02-10 2000-09-25 가나이 쓰토무 액정표시패널용 구동회로 및 액정표시장치
KR20010020641A (ko) * 1999-02-23 2001-03-15 야스카와 히데아키 전기광학장치의 구동회로, 전기광학장치 및 전자기기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142577A (ja) * 1991-11-25 1993-06-11 Casio Comput Co Ltd マトリクス回路駆動装置
KR19990029652A (ko) * 1997-09-10 1999-04-26 이데이 노부유끼 액정 표시 소자
KR20000022834A (ko) * 1998-09-03 2000-04-25 야스카와 히데아키 전기 광학장치의 구동회로 및 전기 광학장치 및 전자기기
KR20000052541A (ko) * 1998-12-21 2000-08-25 이데이 노부유끼 디지털/아날로그 변환기 회로, 레벨 시프트 회로, 레벨시프트 회로를 사용하는 시프트 레지스터, 샘플링 래치회로, 래치 회로, 및 이들을 탑재한 액정 표시 장치
KR20000057912A (ko) * 1999-02-05 2000-09-25 가나이 쓰도무 구동회로 일체형 액정표시장치
KR20000057986A (ko) * 1999-02-10 2000-09-25 가나이 쓰토무 액정표시패널용 구동회로 및 액정표시장치
KR20010020641A (ko) * 1999-02-23 2001-03-15 야스카와 히데아키 전기광학장치의 구동회로, 전기광학장치 및 전자기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696695B1 (ko) 2005-08-30 2007-03-20 삼성에스디아이 주식회사 샘플/홀드 회로 및 이를 이용한 표시 장치

Also Published As

Publication number Publication date
KR20030058116A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US7508479B2 (en) Liquid crystal display
KR100469877B1 (ko) 표시 장치 및 그 제어 방법
US7330180B2 (en) Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load
KR20190037860A (ko) 게이트 구동 회로 및 이를 구비한 평판 표시 장치
KR20190061356A (ko) Oled 표시패널
US20020167504A1 (en) Driving circuit and display including the driving circuit
US20120120044A1 (en) Liquid crystal display device and method for driving the same
EP1884917A2 (en) Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same
KR20070013013A (ko) 표시 장치
KR20050112611A (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
US7573454B2 (en) Display driver and electro-optical device
KR100465471B1 (ko) 표시 장치
US6417847B1 (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
US20070159439A1 (en) Liquid crystal display
KR100459624B1 (ko) 표시 장치
US11501717B2 (en) Gate driver that outputs gate voltage based on different signals and display device including the same
US6717468B1 (en) Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR100498968B1 (ko) 표시 장치
JPH10171421A (ja) 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
KR100499568B1 (ko) 액정표시패널
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR100522060B1 (ko) 표시 장치
KR101513155B1 (ko) 액정표시장치의 구동회로
US20040246214A1 (en) Liquid crystal display and sampling circuit therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 15