JPH10171421A

JPH10171421A - 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器

Info

Publication number: JPH10171421A
Application number: JP35235896A
Authority: JP
Inventors: Toru Aoki; 青木　　透
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-12-12
Filing date: 1996-12-12
Publication date: 1998-06-26
Anticipated expiration: 2016-12-12
Also published as: JP3661324B2

Abstract

(57)【要約】（修正有）【課題】液晶表示装置などにおいて、プリチャージを
画素データに基づいて行うことにより、画素データを正
確に電圧として画素に供給し、ゴーストを改善する。【解決手段】相展開回路３２は時系列的画像信号をサ
ンプリングして、そのサンプリング周期よりも長いデー
タ長に変換した相展開信号を並列に出力し、データ信号
線１１２に接続したサンプリング用スイッチ１０６は相
展開信号の一つを入力とし、相展開信号中の画素データ
をサンプリングしてデータ信号をデータ信号線に供給
し、データ線駆動回路１８０は、相展開信号のデータ長
に相当する期間よりも短いサンプリング期間信号を生成
してサンプリング回路に供給し、サンプリング期間信号
に基づいてプリチャージ期間信号を生成し、データ信号
線の一端にてサンプリング用スイッチと並列に接続した
プリチャージ用スイッチ１７２ａ…に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置等の画像表示装置、画像表示方法及
び表示駆動装置並びにそれを用いた電子機器に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】例えば、
アクティブマトリクス型の液晶表示装置では、一走査信
号ラインに複数接続されたＴＦＴ（薄膜トランジスタ）
等のスイッチング素子を介して、各画素の液晶層にデー
タを書き込む動作を、点順次駆動により実施している。

【０００３】ところで、近年のマルチメディア対応の要
求に答えるため、例えばパーソナルコンピュータ（Ｐ
Ｃ）またはエンジニアリング・ワークステーション（Ｅ
ＷＳ）にて、ビデオ信号などの自然画を表示する場合に
は、例えば２５６階調などの多階調化への対応が望まれ
ている。

【０００４】この多階調化への対応を、従来のディジタ
ルドライバにて実現しようとすると、入力信号数がビッ
ト数倍だけ多く必要となる。例えば、２５６階調のカラ
ー表示の場合には、３本（Ｒ，Ｇ，Ｂ）×８ビット＝２
４本の入力信号数となる。

【０００５】一方、アナログドライバであれば、カラー
表示の場合でも３本、白黒表示の場合では１本の入力信
号数で済む。さらに、ディジタルドライバは階調特性が
離散的であるのに対して、アナログドライバでは階調特
性が連続的であり、通常の映像信号に基づく表示に適す
る利点もある。

【０００６】ところで、アクティブマトリクス型液晶表
示装置では、上述の点順次駆動のために、画像信号中の
データをＴＦＴスイッチなどによりサンプルホールドす
る必要がある。このとき、ＴＦＴなどのスイッチング特
性が入力画像信号の周波数に対して十分に追従できない
という問題が生ずる。ドライバ内蔵の表示装置の場合
は、外付けドライバを用いた表示装置の場合に比べて、
サンプルホールド用ＴＦＴの能力が低く、その問題がよ
り顕著となる。また、多数の画素を有する高精細な表示
装置の場合は、入力画像信号の周波数が高くなることか
ら、上記問題がより顕著となる。

【０００７】このため、図３８に示すように、入力画像
信号を例えば６つのパラレル信号に相展開し、１画素あ
たりのデータ長を長くして、液晶パネルに入力される信
号周波数を低くする技術が提案されている（特願平６−
３１６９８８号）。

【０００８】この相展開により、例えばサンプルホール
ドスイッチとしてのＴＦＴの周波数特性が十分でなくて
も、１画素あたりのデータ長を長くして、解像度を高く
できる。

【０００９】図３８に示すように、６相展開されてそれ
ぞれ並列出力される各々の相展開信号のデータ長は、基
準クロックの６周期分の長さとなっている。

【００１０】これをＴＦＴなどのサンプルホールドスイ
ッチにてサンプリングする際に、例えばＴＦＴのゲート
に入力されるサンプリング期間信号により設定されるサ
ンプリング期間を、当初は図３８に示すように、基準ク
ロックの８周期分の長さに設定することを試みた。

【００１１】ＴＦＴのスイッチングの追従性を考慮し
て、相展開信号中のデータ長に対して十分なサンプリン
グ期間を設定したからである。また、このサンプリング
期間を有するサンプリング期間信号は、シフトレジスタ
のみを用いることで容易に生成できたからである。

【００１２】しかしながら、本発明者の実験によれば、
図３９に模式的に示すように、例えば矢印１を画面２に
表示しようしたとき、この矢印１の走査方向後段に、破
線で示すゴースト３が生ずる場合があることが判明し
た。

【００１３】また、液晶にかかる電圧の偏りによる表示
むらをなくし、液晶にかかる直流電流による液晶の劣化
などを防ぐために、液晶に印加される電圧の極性を所定
のタイミングで反転させる極性反転駆動が行われてい
る。極性反転駆動とは、液晶の一端に、液晶の他端に印
加される電位を基準として異なる極性（正又は負の極
性）の電圧を印加する駆動である。なお、本明細書にお
ける極性とは、液晶の両端に印加される電圧の極性を意
味する。極性反転駆動するには、アクティブマトリクス
型では、液晶を挟んで画素電極と対向する共通電極に印
加する電位を変化させるか、あるいは、画素電極に印加
される画像信号の電圧振幅の中間電位を基準として、画
像信号の電位レベルを変化させる。

【００１４】ここで、走査信号線を選択する毎に極性反
転を行ういわゆるライン反転あるいはこれにドット反転
を組み合わせた極性反転駆動方式が知られている。この
場合、同一データ信号線に接続され、かつ、異なる走査
信号線に接続された２つの画素に順次表示上で例えば同
じ黒を書き込む場合でも、極性反転駆動のために各々の
黒画像データの信号レベルは異なっている。このとき、
データ信号線自体が寄生容量を持つため、データ信号線
の電位を、正極性の黒電位から負極性の黒電位に変化さ
せるのに時間を要する。

【００１５】従来技術によれば、相展開信号中のデータ
長に対して十分なサンプリング期間を設定しているの
で、データ信号線を充放電するのに十分な時間を確保で
きた。しかしながら、上述のゴーストの問題を解消し得
ないので、サンプリング期間の設定に改善の余地があ
り、この際に併せて、サンプリング期間中にデータ信号
線をデータ電位となるまで充放電させる必要がある。

【００１６】そこで、本発明の目的とするところは、入
力画像信号を相展開しながらも、ゴーストを低減又は防
止でき、しかも、データ信号線を充放電するのに十分な
時間を確保して、画像信号中の画素データに忠実な電圧
を画素に供給して画質を向上することができる画像表示
装置、画像表示方法及び表示駆動装置並びにそれを用い
た電子機器を提供することにある。

【００１７】本発明の他の目的は、ドットクロックの高
速化に伴い点順次駆動ではサンプルホールド動作に追従
できない場合でも、ゴーストを低減又は防止しながら表
示駆動でき、しかも、画像信号の画素データに忠実な電
圧を画素に供給して画質を向上することができる画像表
示装置、画像表示方法及表示駆動装置並びにそれを用い
た電子機器を提供することにある。

【００１８】

【課題を解決するための手段】本発明に係る画像表示装
置は、複数のデータ信号線と複数の走査信号線の交差に
より形成される画素位置に、画素を配置して成る画像表
示部を有する。走査信号線選択手段は、走査信号を順次
前記走査信号線に供給する。ここで、画素に印加される
電圧の極性は、所定期間毎に反転されて駆動される。相
展開手段は、各々の前記画素位置に対応するデータを時
系列的に有する画像信号をサンプリングして、そのサン
プリング周期よりも長いデータ長に変換された複数の相
展開信号を並列に出力する。各々の前記データ信号線に
それぞれ接続された複数のサンプリング手段は、前記複
数の相展開信号の一つをそれぞれ入力とし、前記相展開
信号中の前記データをサンプリングして、前記データ信
号線にデータ信号として供給する。データ信号線駆動手
段は、前記相展開信号のデータ長に相当する期間よりも
短いサンプリング期間を持つサンプリング期間信号を生
成して、前記サンプリング用スイッチング手段に供給す
る。

【００１９】複数のプリチャージ用スイッチング手段
は、各々の前記データ信号線に前記データ信号を供給す
るための前記サンプリング期間の前のプリチャージ期間
に、該サンプリング期間にてサンプリングされる画素デ
ータに基づいて前記画素に印加される電圧の極性と同一
極性で各々の前記データ信号線をプリチャージする。

【００２０】本発明は、本発明の課題の一つであるゴー
ストの低減又は防止のために、以下のように機能する。

【００２１】まず、本発明者は、ゴーストの発生原因
が、図４０の通り、サンプリング手段を介して画素に供
給される波形に不要な成分が混入することにあると解析
した。この波形中への不要な成分の混入は、図３８に示
す通り、相展開信号のデータ長がドットクロックの６周
期であるのに対して、サンプリング期間がドットクロッ
クの８周期と長くなっていることに起因している。

【００２２】このため、図３８にて例えばビデオｎの信
号線を例に挙げると、サンプリング期間信号Ｓ／Ｈ
（ｎ）、Ｓ／Ｈ（ｎ＋６）、Ｓ／Ｈ（ｎ＋１２）は、そ
れぞれオーバーラップ期間を有するので、例えばＳ／Ｈ
（ｎ＋６）のサンプリング期間の初期では、サンプリン
グ期間信号Ｓ／Ｈ（ｎ）によりサンプリングされるデー
タまでも、Ｓ／Ｈ（ｎ＋６）のサンプリング期間信号に
よりサンプリングされてていた。

【００２３】この場合の現象を、液晶層に供給される電
位波形で観察して見た。この結果、サンプリング手段の
書き込み能力に依存して、図４０のように、矢印１のデ
ータが一旦書き込まれることの影響を受けて、波形中に
不要な成分が混入し、本来低くなるべきレベルの領域
が、同図のゴースト３と対応する位置でレベルが高くな
ることが分かった。

【００２４】本発明では、図９、図１４、図１８及び図
２２に象徴的に示すように、相展開信号のデータ長より
も、サンプリング期間を必ず短く設定できるため、本来
のデータでない他のデータの影響が少なくなり、ゴース
トを低減又は防止できる。

【００２５】本発明の課題の他の一つとして、サンプリ
ング期間内にデータ電位までデータ信号線を充放電する
ために、本発明は以下の通り機能する。

【００２６】すなわち、各々のデータ信号線にデータ信
号を供給するためのサンプリング期間の前のプリチャー
ジ期間に、該サンプリング期間にてサンプリングされる
画素データに基づいて前記画素に印加される電圧の極性
と同一極性で各々の前記データ信号線をプリチャージし
ている。このため、プリチャージ期間にて既に、データ
信号線の電位はプリチャージ電位まで達しているので、
サンプリング期間では、プリチャージ電位からデータ電
位になるまでデータ信号線を充放電すればよい。特に、
上述した通り本発明では相展開信号の電位をサンプリン
グするためのサンプリング期間を従来技術よりも短くし
ているが、プリチャージを実施することで、この短いサ
ンプリング期間でも上述の充放電を達成できる。従っ
て、サンプリング期間にて、画像データを正確にサンプ
リングできると共に、そのサンプリングされたデータ電
位にて、データ信号線に確実に充放電させることがで
き、画質が向上する。

【００２７】本発明では、複数のサンプリング用スイッ
チング手段及び複数のプリチャージ用スイッチング手段
とを、各々の前記データ信号線の一端に並列接続するこ
とが好ましい。

【００２８】データ信号線の両端にそれぞれ各スイッチ
ング手段を接続する場合に比べて、回路レイアウトが容
易となる。

【００２９】この場合、データ信号線駆動手段は、サン
プリング期間信号に基づいて、複数のプリチャージ用ス
イッチング手段をプリチャージ期間に亘ってオンさせる
プリチャージ期間信号を生成し、複数のプリチャージ用
スイッチング手段に供給することが好ましい。

【００３０】こうすると、サンプリング期間及びプリチ
ャージ期間を設定する回路が共用化され、その期間信号
のためのラインの引き回し長さも短くでき、ラインが有
する寄生容量に起因した期間信号の遅延を短縮できる。
これにより、サンプリング期間とプリチャージ期間とを
ほぼ設計通りに設定でき、両期間が信号の遅延に起因し
てオーバラップすることを防止できる。

【００３１】本発明の相展開手段は、Ｎ個の相展開信号
の画素データの先頭位置を、基準クロックに基づき順次
ずらして、Ｎ個の相展開信号をＮ本の相展開信号線に並
列に出力することができる。この場合、データ信号線駆
動手段は、サンプリング期間の開始時期を順次ずらして
設定するサンプリング期間信号を生成する。これによ
り、一本の前記走査信号に接続された前記画素を点順次
で駆動することができる。さらにデータ信号駆動手段
は、一のデータ信号線についてサンプリング期間を設定
するためのサンプリング期間信号を、他のデータ信号線
についてプリチャージ期間を設定するためのサンプリン
グ期間信号として兼用する。こうすると、データ信号線
駆動回路の回路規模が縮小し、回路レイアウトが容易と
なる。

【００３２】本発明では、データ信号線駆動手段が、入
力信号を順次シフトする複数段構成を有し、各段の出力
信号が、次段の出力信号と一部位相が重なるタイミング
で出力されるシフトレジスタと、各々のサンプリング用
スイッチング手段に接続され、前記シフトレジスタから
の互いに信号位相が重なる２つの前記出力信号が入力さ
れ、その論理積をサンプリング期間信号としてサンプリ
ング用スイッチング手段に出力する複数の論理積回路
と、を有することができる。

【００３３】より具体的には、シフトレジスタは、基準
クロックの一周期の２Ｋ（Ｋは自然数）倍のパルス幅を
持つ入力信号を基準クロックの一周期ずつ順次シフトし
て送出する。図８（Ａ）の例では、Ｋ＝４で、入力信号
ＤＸのパルス幅はドットクロックＤＣの一周期の８倍で
ある。図１３の例では、Ｋ＝３で、入力信号ＤＸのパル
ス幅はドットクロックＤＣの一周期の６倍である。図１
７の例では、Ｋ＝２で、入力信号ＤＸのパルス幅はドッ
トクロックＤＣの一周期の４倍である。

【００３４】さらに、各々のサンプリング用スイッチン
グ手段に接続された論理積回路は、シフトレジスタから
のシフト量の異なる２つの出力が入力され、その論理積
をサンプリング期間信号としてサンプリング用スイッチ
ング手段に出力している。

【００３５】これにより、ｋ（１≦ｋ≦一本の走査信号
線上の総画素数）番目のサンプリング用スイッチング手
段に接続された論理積回路には、１水平走査期間内のｋ
番目と（ｋ＋Ｋ）番目のシフトレジスタ出力が入力さ
れ、それらの論理積となるサンプリング期間信号に基づ
くサンプリング期間は、基準クロックの一周期のＫ倍と
なる。

【００３６】Ｋ＝４の実施例を示す図７では、例えばｋ
＝１とすると、１番目と５番目のシフトレジスタ出力が
論理積回路１６０ａに入力され、図８の通りサンプリン
グ期間は、ドットクロックＤＣの一周期の４（＝Ｋ）倍
である。

【００３７】Ｋ＝３の実施例である図１２では、例えば
ｋ＝１とすると、１番目と４番目のシフトレジスタ出力
が論理積回路１６０ａに入力され、図１３の通りサンプ
リング期間は、ドットクロックＤＣの一周期の３（＝
Ｋ）倍である。

【００３８】Ｋ＝２の実施例である図１６では、例えば
ｋ＝１とすると、１番目と３番目のシフトレジスタ出力
が論理積回路１６０ａに入力され、図１７の通りサンプ
リング期間は、ドットクロックＤＣの一周期の２（＝
Ｋ）倍である。

【００３９】この場合、データ信号線駆動手段は、複数
の論理積回路の出力に基づいて生成されたサンプリング
期間信号を前記のサンプリング用スイッチング手段に供
給し、そのサンプリング期間信号を、該信号が供給され
るサンプリング用スイッチとは並列接続されないプリチ
ャージ用スイッチに供給する。これにより、サンプリン
グ期間信号をプリチャージ期間信号として兼用すること
ができる。

【００４０】本発明では、相展開手段は、Ｎ個の相展開
信号の各々の画素データの先頭を一致させて、Ｎ本の相
展開信号線にＮ個の相展開信号を並列に出力することが
できる。これにより、図２２に象徴的に示すように、一
本の走査信号線に接続された複数の画素を、相展開信号
線の総数Ｎずつに同時駆動することができる。この場
合、データ信号線駆動手段は、Ｎ個のサンプリング用ス
イッチング手段に対して、サンプリング期間の開始時期
を一致させた共通のサンプリング期間信号を供給する。
さらにデータ信号線駆動手段は、その共通のサンプリン
グ期間信号を、Ｎ個のサンプリング用スイッチング手段
とそれぞれ並列関係に無い他のＮ個のプリチャージ用ス
イッチング手段に、共通のプリチャージ期間信号として
供給する。これにより、サンプリング期間信号をプリチ
ャージ期間信号として兼用できる。

【００４１】さらに、データ信号線駆動手段は、入力信
号を基準クロックの一周期ずつ順次シフトして送出する
シフトレジスタを有し、ｍ（１≦ｍ≦一本の走査信号線
上の総画素数／前記相展開信号線の総数）番目に同時駆
動されるデータ信号線に接続されたＮ個のサンプリング
用スイッチング手段に、一水平走査期間内の（３ｍ−
２）番目のシフトレジスタ出力をサンプリング期間信号
として供給することができる。より具体的には、このシ
フトレジスタは、基準クロックの一周期の２Ｋ（Ｋは自
然数）倍のパルス幅を持つ入力信号を、基準クロックの
一周期ずつ順次シフトして送出する。

【００４２】図２１の例では、Ｋ＝４で、入力信号ＤＸ
のパルス幅はドットクロックＤＣの一周期の８倍であ
る。

【００４３】こうすると、ｍ（１≦ｍ≦一本の走査信号
線上の総画素数／相展開信号線の総数）番目の同時駆動
時には、１水平走査期間内の（３ｍ−２）番目のシフト
レジスタ出力が複数のサンプリング用スイッチング手段
に入力され、サンプリング用スイッチング手段に設定さ
れるサンプリング期間は、基準クロックの一周期のＫ倍
となる。

【００４４】図２０の例では、例えばｍ＝１番目の同時
駆動では、３ｍ−２＝１番目のシフトレジスタ出力が、
Ｎ＝６個のサンプリング用スイッチング手段１０６に入
力されている。同様に、ｍ＝２番目の同時駆動では、３
ｍ−２＝４番目のシフトレジスタ出力が、次の６個のサ
ンプリング手段１０６に入力され、ｍ＝３番目の同時駆
動では、３ｍ−２＝７番目のシフトレジスタ出力が、次
の６個のサンプリング用スイッチング手段１０６に入力
されている。さらに、その（３ｍ−２）番目のシフトレ
ジスタ出力を、（ｍ＋１）番目に同時駆動されるデータ
信号線に接続された他のＮ個のプリチャージ用スイッチ
ング手段に供給することができる。これにより、サンプ
リング期間信号をプリチャージ期間信号として兼用でき
る。

【００４５】本発明では、全てのデータ信号線について
のプリチャージ期間を、水平帰線期間内に設定してもよ
い。こうすると、プリチャージ期間を設定するためのタ
イミング信号の生成は、水平同期信号に基づいて容易に
生成できる。

【００４６】本発明の画像表示部は、一対の基板間に液
晶を介在させた液晶パネルで構成できる。この場合、複
数のサンプリング用スイッチング手段は、一方の基板上
に形成された複数の薄膜トランジスタで構成することが
できる。そして、データ信号線駆動手段からのサンプリ
ング期間信号は、各々の前記薄膜トランジスタのゲート
に供給される。

【００４７】ＴＦＴは書き込み能力に限界があるが、デ
ータ長の長い画素データを持つ相展開信号が入力される
ことで十分なサンプリング期間を確保でき、しかもサン
プリング期間中に前回の画素データが書き込まれること
がないので、波形中に不要な成分が混入することが低減
し、ゴーストの発生を有効に防止できる。

【００４８】本発明では、相展開手段の前段に、入力さ
れる画像信号から、極性反転基準電位に対して第１の極
性で画素を駆動する第１極性画像信号と、この第１の極
性とは逆極性の第２の極性で画素を駆動する第２極性画
像信号とを生成して、第１、第２極性信号のいずれか一
方を相展開手段に出力する極性反転手段をさらに設ける
ことができる。このとき、相展開手段は、前記第１、第
２極性画像信号に基づいて、第１、第２極性相展開信号
を出力する。

【００４９】さらに、極性反転手段は、第１、第２極性
画像信号の一方を出力する第１の極性反転手段と、第
１、第２極性画像信号の他方を出力する第２の極性反転
手段と、を有することができる。

【００５０】本発明では、複数の極性反転手段を相展開
手段の後段に設けることもできる。この場合、複数の極
性反転手段は、複数の相展開信号の一つから、極性反転
基準電位に対して第１の極性で画素を駆動する第１極性
相展開信号と、第１の極性とは逆極性の第２の極性で画
素を駆動する第２極性相展開信号とを生成して、第１、
第２極性相展開信号のいずれか一方をそれぞれ前記複数
のサンプリング手段に出力する。

【００５１】これら各々の極性反転手段は、第１、第２
極性相展開信号の一方を出力する第１の極性反転手段
と、第１、第２極性相展開信号の他方を出力する第２の
極性反転手段と、を有することができる。

【００５２】本発明では、複数の相展開信号（又は第
１、第２極性相展開信号）を切り換えて複数のサンプリ
ング手段に供給する切換手段と、相展開手段での展開順
序を変更制御し、かつ展開順序に対応させて切換手段に
て複数の相展開信号（又は第１、第２極性相展開信号）
の供給先を変更制御する変更制御手段と、をさらに有す
ることができる。こうすると、相展開信号毎に生ずる例
えばＤＣオフセット成分のばらつきが、画面の縦ライン
にて強調されることを防止できる。

【００５３】本発明では、データ信号線を第１の極性で
プリチャージする第１のプリチャージ電位と、データ信
号線を第２の極性でプリチャージする第２のプリチャー
ジ電位とを、走査信号線を選択する毎に切り換えて複数
のプリチャージ用スイッチング手段に供給するプリチャ
ージ電位供給手段をさらに設けることができる。

【００５４】これにより、走査信号線を選択する毎に第
１，第２の極性間でプリチャージ電位を切り換えられ
る。

【００５５】本発明ではさらに、複数のプリチャージ用
スイッチング手段の奇数番目に接続された第１のプリチ
ャージラインと、複数のプリチャージ用スイッチング手
段の偶数番目に接続された第２のプリチャージライン
と、第１のプリチャージ電位と第２のプリチャージ電位
との間で走査信号線を選択する毎に切り換えて第１，第
２のプリチャージラインに供給するプリチャージ電位供
給手段と、をさらに設けることができる。こうすると、
いわゆるドット毎の極性反転駆動が可能となる。

【００５６】また、本発明は、画像表示部を駆動する表
示駆動装置を、画像表示部に対して外付け回路とするこ
ともできる。

【００５７】

【発明の実施の形態】以下、本発明をアクティブマトリ
クス型液晶表示装置に適用した実施例を、図面を用いて
具体的に説明する。

【００５８】（１）第１実施例（装置の概略構成）図１に、第１実施例に係る液晶表示
装置の全体概要が示されている。同図に示すように、こ
の液晶表示装置は、電子機器例えば液晶プロジェクタの
ライトバルブとして用いる小型液晶表示装置であり、液
晶パネルブロック１０と、タイミング回路ブロック２０
と、データ処理ブロック３０とに大別される。

【００５９】タイミング回路ブロック２０は、クロック
信号ＣＬＫと同期信号ＳＹＮＣとが入力され、所定のタ
イミング信号を出力するものである。

【００６０】データ処理回路ブロック３０は、相展開回
路３２と、増幅・反転回路３４を有する。相展開回路３
２は、一本の画像信号（本実施例では白黒の濃淡表示で
あり、画像信号は一本である）Ｄａｔａが入力され、画
素情報をＮ相展開（図１ではＮ＝６相としてある）した
Ｎ相の相展開信号を並列に出力するものである。なお、
液晶パネルブロック１０中の液晶パネル１００が３原色
のカラーフィルタを有するカラー液晶パネルの場合に
は、前記相展開回路３２には、Ｒ，Ｇ，Ｂの３本の画像
信号が入力され、この３本の画像信号から例えば６本の
相展開信号を生成することができる。このＮ相展開につ
いては後述する。

【００６１】増幅・反転回路３４は、Ｎ本の相展開信号
を、液晶パネルの駆動に必要な電圧に増幅し、必要に応
じて、極性反転基準電位を基準として極性反転するもの
である。なお、図１に示す増幅・反転回路３４と相展開
回路３２との位置を逆転させても良い。すなわち、画像
信号を増幅・反転回路３４にて増幅・極性反転させた後
に、相展開回路３２にて相展開しても良い。

【００６２】本実施例のデータ処理回路ブロック３０の
出力ラインは、６相展開を実施していることから、図１
に示すとおり、Ｄａｔａ１〜Ｄａｔａ６の６本に分岐さ
れている。

【００６３】液晶パネルブロック１０は、液晶パネル１
００と、走査側駆動回路１０２と、データ側駆動回路１
０４と、プリチャージ駆動回路１７０とを、同一回路基
板上に備えている。なお、これら駆動回路は、液晶パネ
ル基板とは分離して、外付けＩＣとして構成しても良
い。

【００６４】液晶パネル１００上には、例えば図１の行
方向に沿って伸びる複数の走査信号ライン１１０と、例
えば列方向に沿って伸びる複数のデータ信号ライン１１
２とが形成されている。なお、本実施例では、走査信号
ライン１１０の総数を４９２本とし、データ信号ライン
１１２の総数を６５２本としている。この各ライン１１
０，１１２の交差によって形成される画素位置には、ス
イッチング素子１１４と液晶層１１６とが直列に接続さ
れて表示要素が構成され、これが画素を形成している。
このスイッチング素子１１４がオンする期間を選択期間
と称し、オフする期間を非選択期間と称する。選択期間
にスイッチング素子１１４を介して液晶層１１６に供給
された電圧を、非選択期間にて保持する保持容量（図示
せず）が液晶層１１６に接続されている。本実施例で
は、スイッチング素子１１４を、例えば３端子型スイッ
チング素子としており、例えばＴＦＴにて構成してい
る。これに限らず、２端子型スイッチング素子例えばＭ
ＩＭ（金属−絶縁層−金属）素子、ＭＩＳ（金属−絶縁
層−半導体層）素子などを用いることができる。なお、
本実施例の液晶パネル１００は、２端子型または３端子
型のスイッチングを用いたアクティブマトリクス型の液
晶表示パネルに限らず、単純マトリクス型の液晶表示パ
ネルなど、他の種々の液晶パネルであってもよい。本実
施例の液晶パネル１００は、走査信号ライン１１０、デ
ータ信号ライン１１２及びそれに接続されるＴＦＴが形
成された第１の基板を有する。この第１の基板にはさら
に、ＴＦＴに接続された画素電極と、この画素電極を片
側電極とする保持容量とが形成されている。液晶パネル
１００はさらに、第１の基板と対向して配置され、共通
電極が形成された第２の基板を有する。そして、第１，
第２の基板間に液晶が封入されて、液晶パネル１００が
構成される。各画素位置の液晶層は、一端を画素電極、
他端を共通電極として、両極の電極により電界が印加さ
れる。

【００６５】走査側駆動回路１０２は、複数の走査信号
ライン１１０ａ，１１０ｂ…の中から、走査信号ライン
１１０を順次選択するための選択期間が設定された走査
信号を出力するものである。

【００６６】データ側駆動回路１０４は、データ処理回
路ブロック３０の出力線である６本の相展開信号ライン
Ｄａｔａ１〜Ｄａｔａ６と、液晶パネル１００のデータ
信号ライン１１２ａ，１１２ｂ…との間に配置されたサ
ンプルホールドスイッチ１０６に対して、液晶パネル１
００を点順次時駆動するためのサンプリング期間信号を
出力するものである。

【００６７】なお、第１の相展開信号ラインＤａｔａ１
は、サンプルホールドスイッチ１０６ａを介して、第１
のデータ信号ライン１１２ａと接続されている。同様に
して第２〜第６の相展開信号ラインＤａｔａ２〜Ｄａｔ
ａ６は、各々のサンプルホールドスイッチ１０６ｂ〜１
０６ｆを介して、第２〜第６のデータ信号ライン１１２
ｂ〜１１２ｆにそれぞれ接続されている。また、第１の
相展開信号ラインＤａｔａ１は、サンプルホールドスイ
ッチ１０６ｇを介して、第７のデータ信号ライン１１２
ｇにも接続されている。以下同様にして、第１の相展開
信号ラインＤａｔａ１は、６本先のデータ信号ライン１
１２に接続されている。第２〜第６の相展開信号ライン
Ｄａｔａ２〜Ｄａｔａ６も同様に、第２〜第６のデータ
信号ライン１１２ｂ〜１１２ｆよりも６の整数倍目とな
る各々のデータ信号ラインに順次接続されている。

【００６８】プリチャージ駆動回路１７０は、プリチャ
ージ用スイッチ１７２ａ、１７２ｂ…を所定のタイミン
グにてオンさせて、第１のプリチャージライン１７４ａ
又第２のプリチャージライン１７４ｂを、各データ信号
ライン１１２ａ，１１２ｂ…に接続して、データ信号ラ
イン１１２をプリチャージするためのものである。この
第１，第２のプリチャージライン１７４ａ，１７４ｂに
は、スイッチ１９０を介して、第１のプリチャージ電位
ＰＶ１，第２のプリチャージ電位ＰＶ２が、走査信号ラ
インを選択する毎に切り換えられて供給される。本実施
例ではドット反転駆動を実施することから、奇数番目の
データ信号ライン１７２ａ，１７２ｃ…は第１のプリチ
ャージライン１７４ａに接続され、偶数番目のデータ信
号ライン１７２ｂ，１７２ｄ…は第２のプリチャージラ
イン１７４ｂに接続されている。なお、このプリチャー
ジ動作の詳細については後述する。

【００６９】（Ｎ相展開の動作について）次に、図２を
参照して、データ処理回路ブロック３０における相展開
回路３２での、Ｎ相展開例えば６相展開の動作について
説明する。

【００７０】図２に示すとおり、データ処理回路ブロッ
ク３０に入力される画像信号は、液晶パネル１００の各
画素に対応するデータを時系列的に有するアナログ信号
となっている。６相展開を実施する相展開回路３２は、
この画像信号を基準クロック例えばドットクロックＤＣ
にてサンプリングしている。そして、この画像信号をサ
ンプリングして、そのサンプリング周期よりも長いデー
タ長に変換された６つの相展開信号を生成している。本
実施例では、ドットクロックＤＣの一周期の整数倍のデ
ータ長に伸張して、６本の並列な相展開信号に展開して
いる。この意味で、この相展開回路３２は、データ長を
伸張する機能と、シリアルな画像信号をパラレルな画像
信号にシリアル−パラレル変換する機能とを有する。例
えば、第１の相展開信号ラインＤａｔａ１に出力される
第１の相展開信号は、画像信号の例えば第１、第７、第
１３画素目のデータが、それぞれドットクロックＤＣの
一周期の６倍のデータ長に伸張される。同様にして、６
画素先のデータが前記データ長に順次伸張される。

【００７１】第２の相展開信号ラインＤａｔａ２に出力
される第２の相展開信号も同様に、第２，第８，第１４
画素目などのデータが、前記データ長に伸張されて出力
されている。

【００７２】本実施例では、この伸張及び展開動作を、
アナログインターフェースＩＣを用いて行っており、ア
ナログの画像信号を６相展開している。

【００７３】なお、第１実施例においては、第１〜第６
の相展開信号ラインＤａｔａ１〜Ｄａｔａ６に出力され
る第１〜第６の相展開信号は、各々の画素データの先頭
位置がドットクロックＤＣの一周期だけ順次ずれた状態
で出力される。

【００７４】（６相展開回路及び極性反転回路の具体例
の説明）図３、図４及び図５に、６相展開回路及び極性
反転回路の具体例が示されている。図３において、相展
開回路３２は、スイッチ５００ａ〜５００ｆと、コンデ
ンサ５０２ａ〜５０２ｆと、バッファ５０４ａ〜５０４
ｆとで構成される。そして、スイッチ５００ａ〜５００
ｆには、例えば図６に示すように位相がずれたサンプリ
ングクロックＳＣＬＫ１〜ＳＣＬＫ６が、それぞれ一対
一に対応して入力される。各スイッチ５００ａ〜５００
ｆは、そのクロックによりオンされた時に、データをサ
ンプリングして、その後段のコンデンサ５０２ａ〜５０
２ｆにデータの電荷をチャージさせる。各スイッチ５０
０ａ〜５００ｆは、そのクロックによりオフされている
間に、データ電位を保持する。これにより、図６に示す
ように、バッファ５０４ａ〜５０４ｆを介して６相展開
信号が得られる。

【００７５】各バッファ５０４ａ〜５０４ｆの後段に
は、増幅回路５０６ａ〜５０６ｆと、極性反転回路５０
８ａ〜５０８ｆとが設けられている。この増幅回路と極
性反転回路の一例が図４、図５に示されている。

【００７６】図４に示すとおり、増幅回路は例えばビデ
オアンプ（オペアンプでもよい）５１０にて構成されて
いる。極性反転回路は、抵抗Ｒ１，Ｒ２及び第１トラン
ジスタＴＲ１で構成された極性反転部５２０と、抵抗Ｒ
３と第２トランジスタＴＲ２とで構成されたバッファ５
３０と、抵抗Ｒ４と第３トランジスタＴＲ３とで構成さ
れたバッファ５４０と、バッファ５３０、５４０の出力
を択一的に選択するスイッチＳＷ１とを有する。

【００７７】説明の便宜上、ビデオアンプ５１０の出力
が図４の通りの矩形波である場合について説明する。こ
こで、図４の抵抗Ｒ１とＲ２との抵抗値がほぼ等しく、
Ｖｄｄを１２Ｖとする。この場合、図４の点Ａと点Ｂの
各電位は、例えば図４に示す通り、中間の電位例えば６
Ｖを境にほぼ線対称の電位となる。点Ａの電位は、例え
ば黒レベルが１１Ｖ、白レベルが７Ｖであり、点Ｂの電
位は、例えば黒レベルが１Ｖ、白レベルが５Ｖである。
このように、点Ａ及び点Ｂに現れる２つの画像信号は、
両信号の黒レベルの間の極性反転基準電位を基準として
極性が反転している。本実施例では、点Ｂに現れる信号
を負極性の画像信号とし、点Ａに現れる信号を正極性の
画像信号とする。なお、極性反転の基準となる電位は、
電源電位Ｖｄｄとグランド電位ＧＮＤの中心電位、つま
りアナログ画像信号の振幅中心電位Ｖｒｅｆとなる。

【００７８】点Ｂに現れる負極性の信号は、バッファ５
４０を介して端子Ｃに出力され、点Ａに現れる正極性の
信号は、バッファ５３０を介して端子Ｄに現れる。そし
て、これら正極性、負極性の相展開信号の一方が、極性
反転タイミング信号に基づいて切り換えられるスイッチ
ＳＷ１により選択されて出力される。

【００７９】本実施例では、図３２に示すように、走査
信号線の延びる方向での１ドット毎に極性反転駆動し、
かつ、データ線信号線の伸びる方向で１ライン毎に極性
反転駆動しており、これに合うように極性反転タイミン
グが定められている。なお、プリチャージが必要な場合
とは、少なくとも１ライン毎に極性反転駆動しているも
のであり、ドット反転は不可欠ではない。

【００８０】図５は、図３に示す増幅回路５０６ａ〜５
０６ｆと、極性反転回路５０８ａ〜５０８ｆの他の例を
示している。図５では、増幅回路５１０、差動増幅回路
５５０、５６０を設けている。増幅回路５１０を介して
差動増幅回路５５０に入力される画像信号のレベルは、
前述の振幅中心電位Ｖｒｅｆに対して正極性の電位とさ
れて、差動増幅回路５５０より端子Ｃに出力される。同
様に、増幅回路５１０を介して差動増幅回路５６０に入
力される画像信号のレベルは、前述の振幅中心電位Ｖｒ
ｅｆに対して負極性の電位とされて、差動増幅回路５６
０より端子Ｄに出力される。各端子Ｃ，Ｄの電位は、極
性反転タイミング信号に基づいてスイッチＳＷ１を切り
換えることで、選択して出力される。

【００８１】なお、図３の例では、相展開後に増幅及び
極性反転を実施しているため、６系統の増幅回路５０６
ａ〜５０６ｆと、６系統の極性反転回路５０８ａ〜５０
８ｆが必要となる。ただし、信号増幅前の信号振幅が小
さい段階で、コンデンサ５０２ａ〜５０２ｆにその信号
の電荷をチャージできるため、チャージ時間が速く、高
速化に対応できる利点がある。

【００８２】（データサンプリングの構成について）次
に、本実施例の特徴的構成であるデータ側駆動回路１０
４の詳細について、図７の回路図及び図８のタイミング
チャートを用いて説明する。

【００８３】このデータ側駆動回路１０４は、図７に示
すとおり、第１〜第４列のシフトレジスタ１２０〜１５
０を有している。これら各シフトレジスタ１２０〜１５
０は、図８（Ａ）に示す共通のシフトデータとなる入力
信号ＤＸを入力する。この入力信号ＤＸは、図８（Ａ）
に示すとおり、ドットクロック信号ＤＣの８周期に亘っ
てＨＩＧＨとなる信号とされている。また、第１列のシ
フトレジスタ１２０には、図７に示す第１クロック信号
ＣＬＸ１とその第１反転クロツク信号とが入力される。
第１クロック信号ＣＬＸ１は、図８（Ａ）に示すとお
り、入力信号ＤＸの半パルス幅のパルスが、入力信号Ｄ
Ｘのパルス幅の周期で繰り返し出力される。同様に、第
２列から第４列のシフトレジスタ１３０〜１５０には、
第２〜第４クロック信号ＣＬＸ２〜ＣＬＸ４及びその反
転クロック信号がそれぞれ入力される。第２〜第４のク
ロック信号ＣＬＸ２〜ＣＬＸ４は、その立ち上がり時期
が、第１のクロック信号ＣＬＸ１の立ち上がり時期より
も、ドットクロックＤＣの１周期毎に順次ずれたもので
ある。

【００８４】各列のシフトレジスタ１２０〜１５０は、
それぞれ多段のマスタースレイブ型クロックドインバー
タを含んで構成されている。第１のシフトレジスタ１２
０の第１段について説明すれば、マスターとなる第１の
クロックドインバータ１２１ａと、インバータ１２１ｂ
とが直接に接続され、このインバータ１２１ｂの入出力
線を結ぶ帰還線に、スレイブとなる第２のクロックドイ
ンバータ１２１ｃが接続されている。マスターとなるク
ロックドインバータ１２１ａは、第１クロック信号ＣＬ
Ｘ１がＨＩＧＨである時に、入力クロック信号ＤＸを反
転して出力する。スレイブとなる第２のクロックドイン
バータ１２１ｃも同様に、第１反転クロック信号／ＣＬ
Ｘ１がＨＩＧＨであるときに、インバータ１２１ｂの出
力信号を反転して出力する。

【００８５】この第１列のシフトレジスタ１２０におけ
る第１段目の動作を、図８（Ａ）のタイミングチャート
を参照して説明する。なお、参考までに、走査側駆動回
路１０２により出力される各種信号波形を、図８（Ｂ）
に示した。

【００８６】入力クロック信号ＤＸがＨＩＧＨとなる前
半部分（ドットクロックＤＣの４周期分）においては、
第１クロック信号ＣＬＸ１がＨＩＧＨとなり、第１のク
ロックドインバータ１２１ａの出力として、入力信号Ｄ
Ｘを反転したＬＯＷが出力される。このＬＯＷ信号は、
インバータ１２１ｂにて反転され、第１列シフトレジス
タ１２０の第１段目の出力としてまず、図８（Ａ）のＳ
Ｒ１−ＯＵＴ１に示すとおり、入力クロック信号ＤＸの
前半部分だけＨＩＧＨが出力される。

【００８７】入力クロック信号ＤＸの後半部分について
は、クロック信号ＣＬＸ１がＬＯＷになるのに対して、
スレイブの第２のクロックドインバータ１２１ｃに入力
される第１反転クロック信号／ＣＬＸ１がＨＩＧＨとな
る。この第２クロックドインバータ１２１ｃに入力され
る信号は、インバータ１２１ｂからのＨＩＧＨ信号であ
り、結果として、第２のクロックドインバータ１２１ｃ
からの出力は、この入力ＨＩＧＨ信号を反転したＬＯＷ
信号となる。このＬＯＷ信号は、インバータ１２１ｂに
て反転される。したがって、第１列のシフトレジスタ１
２０における第１段目の出力である第１の出力信号ＳＲ
１−ＯＵＴ１の後半部分もＨＩＧＨ信号が出力される。

【００８８】なお、図８（Ａ）のＳＲ１−ＯＵＴ１、…
ＳＲ４−ＯＵＴ１、…ＳＲ３−ＯＵＴ２は、第１〜第４
列のシフトレジスタ１２０〜１５０の出力を示す。符号
のＳＲ１〜ＳＲ４はシフトレジスタの第１列〜第４列を
示し、符号のＯＵＴ１、ＯＵＴ２…は、各シフトレジス
タの第１段番目、第２段目…の出力を示す。

【００８９】第２〜第３の出力信号ＳＲ２−ＯＵＴ１〜
ＳＲ４−ＯＵＴ１は、第２列から第４列のシフトレジス
タ１３０〜１５０の第１段目の動作により、図８（Ａ）
に示すとおり、第１の出力信号ＳＲ１−ＯＵＴ１の立ち
上がりから、ドットクロックＤＣの１周期分だけ順次ず
れた状態で出力される。

【００９０】第５番目の出力信号ＳＲ１−ＯＵＴ２は、
第１列のシフトレジスタ１２０の第２段目のマスタース
レイブ型クロックドインバータを用いて生成される。

【００９１】この第１列〜第４列のシフトレジスタ１２
０〜１５０の出力信号を、そのままサンプルホールドス
イッチ１０６ａ，１０６ｂ…に出力すると、図３８〜図
４０にて説明した従来のゴースト現象が生じてしまう。

【００９２】そこで、この第１実施例においては、第１
列〜第４列のシフトレジスタ１２０〜１５０と、サンプ
ルホールドスイッチ１０６ａ，１０６ｂ…との間に、ナ
ンド回路１６０ａ，１６０ｂ…と、インバータ１６２
ａ，１６２ｂ…とを設けている。

【００９３】このナンド回路とインバータとは、シフト
レジスタから出力された２つのタイミング信号の論理積
をとる回路として機能する。

【００９４】第１のデータ信号ライン１１２ａに接続さ
れたサンプルホールドスイッチ１０６ａの前段に設けら
れるナンド回路１６０ａには、第１列のシフトレジスタ
１２０の第１段目からの第１の出力信号ＳＲ１−ＯＵＴ
１と、第２段目からの第５の出力信号ＳＲ１−ＯＯＴ２
とが入力される。従って、このナンド回路１６０ａ及び
その後段のインバータ１６２ａを経由して得られるサン
プリング期間信号ＳＬ１−Ｄａｔａ１は、第１の出力信
号ＳＲ１−ＯＵＴ１と、第５の出力信号ＳＲ１−ＯＵＴ
２との論理積となり、図８（Ａ）に示すとおり、ドット
クロックＤＣの４周期の期間がサンプリング期間として
設定されることになる。

【００９５】図８（Ａ）のＳＬ１−Ｄａｔａ１、…ＳＬ
４−Ｄａｔａ４、…は、サンプルホールドスイッチ１０
６ａ、…１０６ｄ、…のＴＦＴのゲートに印加され、Ｈ
ｉｇｈレベルのときにそのＴＦＴをオンさせる。その信
号をＳＬ（ｎ）−Ｄａｔａ（ｍ）で表わしたとき、符号
Ｄａｔａ（ｍ）のｍ（ｍ＝１〜６）は、その信号により
サンプリングされる相展開信号ラインＤａｔａ１〜６の
番号を示す。符号ＳＬ（ｎ）のｎは、サンプリング期間
信号の順番を示す。

【００９６】第２のデータ信号ライン１１２ｂに接続さ
れたサンプルホールドスイッチ１０６ｂの前段では、ナ
ンド回路１６０ｂに対して、第２列のシフトレジスタ１
３０の第１段目からの信号ＳＲ２−ＯＵＴ１と、第２段
目からの信号ＳＲ２−ＯＵＴ２とが入力される。従っ
て、このナンド回路１６０ｂ及びその後段のインバータ
１６２ｂを経由して得られる第２番目のサンプリング期
間信号ＳＬ２−Ｄａｔａ２は、第１番目のサンプリング
期間信号ＳＬ１−Ｄａｔａ１よりも、ドットクロックＤ
Ｃの１周期だけ立ち上がりが遅れるが、サンプリング期
間は同様にドットクロックＤＣの４周期の期間となる。
なお、第３のデータ信号ライン以降のデータ信号ライン
の場合も同様である。

【００９７】（データサンプリング動作について）図９
は、各々のサンプルホールドスイッチ１０６に入力され
る相展開信号Ｄａｔａ１〜Ｄａｔａ６と、サンプリング
期間信号ＳＬ（ｎ）−Ｄａｔａ（ｍ）との関係を示して
いる。図９では、相展開信号Ｄａｔａ１をサンプリング
するサンプリング期間信号ＳＬ１−Ｄａｔａ１、ＳＬ７
−Ｄａｔａ１及びＳＬ１３−Ｄａｔａ１を示している。
第１のサンプルホールドスイッチ１０６ａには、図９に
示すとおり、ドットクロックＤＣの６周期分のデータ長
を有する情報が、このサンプルホールドスイッチ１０６
ａを構成するＴＦＴのソースラインに入力される。一
方、サンプルホールドスイッチ１０６ａを構成するＴＦ
Ｔのゲートには、ナンド回路１６０ａ、インバータ１６
２ａを経由したサンプリング期間信号ＳＬ１−Ｄａｔａ
１が入力されている。このサンプリング期間信号Ｓｌ−
Ｄａｔａ１は、相展開信号のデータ長がドットクロック
信号の６周期分であるのに対して、その前後で１周期分
が除去された４周期分のサンプリング期間（Ｈｉｇｈの
期間）に設定されている。

【００９８】このようなサンプリング期間を設定するこ
とで、たとえサンプルホールドスイッチ１０６をＴＦＴ
にて構成し、このＴＦＴの書き込み能力に限界があった
としても、液晶表示上、前回のデータに影響されない、
換言すればゴーストのない液晶表示を行うことができ
る。

【００９９】この理由は、サンプルホルードスイッチ１
０６を構成するＴＦＴのゲートは、相展開信号線上の画
像データが安定した後に、サンプリング期間信号のＨｉ
ｇｈレベルにより開かれることになるからである。しか
も、この相展開信号線上のデータが変化しないうちに、
ＴＦＴのゲートが閉じられるからである。さらに、同じ
相展開信号線Ｄａｔａ１に接続されるサンプルホールド
スイッチ１０６ａ、１０６ｇ、１０６ｎ…は、ＳＬ１−
Ｄａｔａ１、ＳＬ７−Ｄａｔａ１、ＳＬ１３−Ｄａｔａ
１のＨｉｇｈレベルの期間のずれから明らかなように、
ゲートの開閉タイミングをずらして駆動され、複数のゲ
ートが同時に開となることはない。このように、相展開
信号のデータ長の中の安定したデータ領域についてのみ
サンプリング期間を設定することで、前回のデータに影
響を受けない安定したデータのみを、データ信号ライン
１１２に送出することができる。このデータは、走査側
駆動回路１０２からの走査信号によりＯＮするスイッチ
ング素子１１４を介して、液晶層１１６及び保持容量に
書き込まれることになる。

【０１００】以下、同様にして、サンプリングスイッチ
１０６ｂ，１０６ｃ…を介して、安定したデータが、順
次対応するデータ信号ライン１１２ｂ，１１２ｃ…に送
出され、第１番目の走査信号ライン１１０ａにスイツチ
ング素子１１４を介して接続された液晶層１１６への書
き込みが点順次駆動により実施される。その後は、走査
側駆動回路１０２からの走査信号により、第２番目以降
の走査信号ライン１１０に接続されたスイッチング素子
１１４を順次ＯＮさせながら、上述のデータの書き込み
を繰り返し実施することになる。

【０１０１】（プリチャージ動作について）本実施例装
置では、各データ信号ラインについての上述したサンプ
リング期間の前に、そのサンプリング期間にてサンプリ
ングされる画素データに基づき画素に印加される電圧の
極性と同一極性で、各々のデータ信号線をプリチャージ
している。

【０１０２】このプリチャージの必要性について、図１
０（Ａ）（Ｂ）を用いて簡単に説明する。まず、最初の
選択期間にて走査信号線１１０ａを選択し（ＴＦＴ１１
４ａがオン）、データ信号線１１２ａを介して、液晶セ
ル１１６ａに、図１０（Ａ）に示す対向基板電極（共通
電極）を基準として負の黒レベル電位Ｂ１を書き込んで
黒表示を行った場合を考える。一水平走査後の次の選択
期間にて、走査信号線１１０ｂを選択し（ＴＦＴ１１４
ｂがオン）、前回と同じデータ信号線１１２ａを介し
て、液晶セル１１６ｂに、正の黒レベル電位Ｂ２を書き
込んで黒表示を行う。この場合、同じ黒表示であっても
極性が反転されているため、図１０（Ａ）に示すよう
に、黒レベル電位Ｂ１とＢ２とは最も電位差が大きい。

【０１０３】このため、画像信号自体によってデータ信
号線の寄生容量Ｃを充電するには、図１０（Ａ）の「Ｒ
１」に示すように、サンプリング期間Ｔ_SAM内にデータ
信号線の電位を黒レベル電位Ｂ１よりＢ２へと変化させ
なければならない。

【０１０４】ところが、本実施例では、上述した通り従
来の図３８のサンプリング期間よりもさらに短くしてい
るため、このサンプリング期間Ｔ_SAM内にデータ信号線
を黒レベル電位Ｂ１よりＢ２へ、あるいはその逆で黒レ
ベル電位Ｂ２よりＢ１へと変化させることが困難とな
る。

【０１０５】そこで、図１０（Ａ）に示すサンプリング
期間Ｔ_SAMに先立つプリチャージ期間Ｔ_PREにて、画像信
号により画素に印加される電圧の極性と同一極性である
第２のプリチャージ電位ＰＶ２にて、データ信号線１１
２ａをプリチャージしている。こうすると、プリチャー
ジ期間Ｔ_PREに黒レベル電位Ｂ１より第２のプリチャー
ジ電位ＰＶ２と比較的短時間にてプリチャージすること
ができる。その後のサンプリング期間Ｔ_SAMでは、第２
のプリチャージ電位ＰＶ２から黒レベル電位Ｂ２へと変
化させるだけでよい。このプリチャージ期間Ｔ_PRE及び
サンプリング期間Ｔ_SAMでのデータ信号線の寄生容量Ｃ
の充電（放電）量が少ないため、短時間で充放電ができ
る。

【０１０６】本実施例において、プリチャージ駆動回路
１７０にて設定されるプリチャージ期間について、図１
１を参照して説明する。

【０１０７】図１１は、一水平走査期間Ｈ_nと次の水平
走査期間Ｈ_n+1とに亘る期間における各々のデータ信号
線のサンプリング期間Ｔ_SAMを示している。プリチャー
ジ期間Ｔ_PREは、水平走査期間の開始からサンプリング
期間Ｔ_SAMの開始までのいずれかの時期に設定される。

【０１０８】各データ信号線について共通のプリチャー
ジ期間を設定するには、水平帰線期間Ｂ_n，Ｂ_n+1…に設
定すればよい。この水平帰線期間Ｂ_n，Ｂ_n+1…では、い
ずれのデータ信号線についてもサンプリング期間が設定
されないからである。

【０１０９】図１１から明らかなように、あるデータ信
号線について設定されるサンプリング期間の前に設定す
べきプリチャージ期間として、他のデータ信号線につい
てサンプリング期間をそのまま利用することができる。
例えば、データ信号線１１２ａのサンプリング期間Ｔ
_SAMａ（ｎ）を、図１１の破線で示すように、例えばデ
ータ信号線１１２ｅ又は１１２ｆなどのサンプリング期
間Ｔ_SAMｅ（ｎ），Ｔ_SAMｆ（ｎ）の前に設定すべきプリ
チャージ期間Ｔ_PREｅ（ｎ），Ｔ_PREｆ（ｎ）として兼用
できる。データ信号線１１２ａのサンプリング期間Ｔ
_SAMａ（ｎ）は、データ信号線１１２ｅ，１１２ｄ…の
サンプリング期間Ｔ_SAMｅ（ｎ），Ｔ_SAMｆ（ｎ）…とオ
ーバーラップしないからである。こうすると、図１に示
すデータ側駆動回路１０４とは別個にプリチャージ回路
１７０を設ける必要がない。なお、データ側駆動回路１
０４及びプリチャージ駆動回路１７０として機能する一
つのデータ線駆動回路を用いた実施例については、図１
５〜図１９に示す第３実施例にて詳細を後述する。

【０１１０】（２）第２実施例この第２実施例は、ドットクロックの６周期分のデータ
長を持つ相展開信号と、ドットクロックの３周期分のサ
ンプリング期間を持つサンプリング期間信号とを用い
て、液晶表示駆動を実施するものである。

【０１１１】図１２に示す通り、データ側駆動回路１０
４は、第１〜第３列のシフトレジスタ２００〜２２０を
有している。これら各シフトレジスタ２００〜２２０
は、図１３に示す通り共通のシフトデータとなる入力信
号ＤＸを入力する。この入力信号ＤＸは、図１３に示す
とおり、ドットクロック信号ＤＣの６周期に亘ってＨＩ
ＧＨとなる信号とされている。また、第１列のシフトレ
ジスタ２００には、図１３に示す第１クロック信号ＣＬ
Ｋ１とその第１反転クロツク信号／ＣＫＬ１とが入力さ
れる。第１クロック信号ＣＬＫ１は、図１３に示すとお
り、入力信号ＤＸの半パルス幅のパルスが、入力信号Ｄ
Ｘのパルス幅の周期で繰り返し出力される。同様に、第
２列、第３列のシフトレジスタ２１０，２２０には、第
２、第３クロック信号ＣＬＫ２、ＣＬＫ３及びその反転
クロック信号／ＣＬＫ２、／ＣＬＫ３がそれぞれ入力さ
れる。第２、第３のクロック信号ＣＬＫ２、ＣＬＫ３
は、その立ち上がり時期が、第１のクロック信号ＣＬＫ
１の立ち上がり時期よりも、ドットクロックＤＣの１周
期毎に順次ずれたものである。

【０１１２】各列のシフトレジスタ２００〜２２０は、
それぞれ多段のマスタースレイブ型クロックドインバー
タを含んで構成されている。

【０１１３】この第１列〜第３列のシフトレジスタ２０
０〜２２０の出力信号ＳＲ１−ＯＵＴ１、…ＳＲ３−Ｏ
ＵＴ２は、図１３に示す通りとなる。

【０１１４】第１のデータ信号ライン１１２ａに接続さ
れたサンプルホールドスイッチ１０６ａの前段に設けら
れるナンド回路１６０ａには、第１列のシフトレジスタ
２００の第１段目からの第１の出力信号ＳＲ１−ＯＵＴ
１と、第２段目からの第４の出力信号ＳＲ１−ＯＵＴ２
とが入力される。従って、このナンド回路１６０ａ及び
その後段のインバータ１６２ａを経由して得られるサン
プリング期間信号ＳＬ１−Ｄａｔａ１は、第１の出力信
号ＳＲ１−ＯＵＴ１と、第４の出力信号ＳＲ４−ＯＵＴ
２との論理積となり、図１３に示すとおり、ドットクロ
ックＤＣの３周期のＨｉｇｈ期間がサンプリング期間と
して設定されることになる。

【０１１５】同様に、第２のデータ信号ライン１１２ｂ
に接続されたサンプルホールドスイッチ１０６ｂの前段
では、ナンド回路１６０ｂに対して、第２列のシフトレ
ジスタ２１０の第１段目からの信号ＳＲ２−ＯＵＴ１
と、第２段目からの信号ＳＲ２−ＯＵＴ２とが入力され
る。従って、このナンド回路１６０ｂ及びその後段のイ
ンバータ１６２ｂを経由して得られる第２番目のサンプ
リング期間信号ＳＬ２−Ｄａｔａ２は、第１番目のサン
プリング期間信号ＳＬ１−Ｄａｔａ１よりも、ドットク
ロックＤＣの１周期だけ立ち上がりが遅れるが、サンプ
リング期間は同様にドットクロックＤＣの３周期のＨｉ
ｇｈ期間となる。なお、第３のデータ信号ライン以降の
データ信号ラインの場合も同様である。

【０１１６】なお、図１３の７番目のサンプリング期間
信号ＳＬ７−Ｄａｔａ１は、第１番目のサンプリング期
間信号ＳＬ１−Ｄａｔａ１と同一の相展開信号ラインＤ
ａｔａ１をサンプリングする信号である。図１３から明
らかなように、両者のサンプリング期間はずらして設定
される。

【０１１７】（データサンプリング動作について）図１
４は、各々のサンプリングスイッチ１０２に入力される
相展開信号Ｄａｔａ１〜Ｄａｔａ６と、サンプリング期
間信号ＳＬ（ｎ）−Ｄａｔａ（ｍ）との関係を示してい
る。この図１４は図９と同様の波形を示している。例え
ば、第１のサンプルホールドスイッチ１０６ａには、図
１４に示すとおり、ドットクロックＤＣの６周期のデー
タ長を有する情報が、このサンプルホールドスイッチ１
０６ａを構成するＴＦＴのソースラインに入力される。
一方、サンプルホールドスイッチ１０６ａを構成するＴ
ＦＴのゲートには、ナンド回路１６０ａ、インバータ１
６２ａを経由したサンプリング期間信号ＳＬ１−Ｄａｔ
ａ１が入力されている。このサンプリング期間信号ＳＬ
１−Ｄａｔａ１は、図１４に示す通り、相展開信号のデ
ータ長がドットクロック信号の６周期分であるのに対し
て、その前後で１．５周期分が除去された３周期分のサ
ンプリング期間に設定されている。従って、第１実施例
と同様にして、前回のデータの影響を受けない安定した
データを書き込むことが可能となる。

【０１１８】（プリチャージ動作について）この第２実
施例においては、第１実施例に対してサンプリング期間
の長さが異なるだけであるので、図１１と同様にしてプ
リチャージ期間を設定することができる。

【０１１９】（３）第３実施例この第３実施例は、ドットクロツクの６周期分のデータ
長を持つ相展開信号と、ドットクロツクの２周期分のサ
ンプリング期間を持つサンプリング期間信号とを用い
て、液晶表示駆動を実施するものである。

【０１２０】第１実施例と異なる点は、図１，図７に示
すデータ側駆動回路などを、図１５、図１６に示すもの
に変更した点である。すなわち、この第３実施例では、
図１，図７に示すデータ側駆動回路１０４及びプリチャ
ージ駆動回路１７０を、図１５に示す一つのデータ信号
線駆動回路１８０に変更した点である。このデータ信号
線駆動回路１８０は、プリチャージ期間の設定とサンプ
リング期間の設定とに兼用される。

【０１２１】（データ信号線駆動回路の構成について）
図１６に示す通り、データ信号線駆動回路１８０は、第
１、第２列のシフトレジスタ３００、３１０を有してい
る。これら各シフトレジスタ３００、３１０に共通に入
力されるシフトデータとなる入力信号ＤＸは、図１７に
示すとおり、ドットクロック信号ＤＣの４周期に亘って
ＨＩＧＨとなる信号とされている。また、第１列のシフ
トレジスタ３００には、図１６に示す第１クロック信号
ＣＬＫ１とその第１反転クロック信号とが入力される。
第１クロック信号ＣＬＫ１は、図１７に示すとおり、入
力信号ＤＸの半パルス幅のパルスが、入力信号ＤＸのパ
ルス幅の周期で繰り返し出力される。同様に、第２列の
シフトレジスタ３１０には、第２のクロック信号ＣＬＫ
２及びその反転クロック信号がそれぞれ入力される。第
２のクロック信号ＣＬＫ２は、その立ち上がり時期が、
第１のクロック信号ＣＬＫ１の立ち上がり時期よりも、
ドットクロックＤＣの１周期だけずれたものである。

【０１２２】各列のシフトレジスタ３００、３１０は、
それぞれ多段のマスタースレイブ型クロックドインバー
タを含んで構成されている。

【０１２３】この第１列、第２列のシフトレジスタ３０
０、３１０の出力信号ＳＲ１−ＯＵＴ１、…ＳＲ１−Ｏ
ＵＴ４は、図１７に示す通りとなる。

【０１２４】第１のデータ信号ライン１１２ａに接続さ
れたサンプルホールドスイッチ１０６ａの前段に設けら
れるナンド回路１６０ａには、第１列のシフトレジスタ
３００の第１段目からの第１の出力信号ＳＲ１−ＯＵＴ
１と、第２段目からの第３の出力信号ＳＲ１−ＯＵＴ２
とが入力される。従って、このナンド回路１６０ａ及び
その後段のインバータ１６２ａを経由して得られるサン
プリング期間信号ＳＬ１−Ｄａｔａ１は、第１の出力信
号ＳＲ１−ＯＵＴ１と、第３の出力信号ＳＲ１−ＯＵＴ
２との論理積となり、図１７に示すとおり、ドットクロ
ックＤＣの２周期の期間がサンプリング期間として設定
されることになる。

【０１２５】同様に、第２のデータ信号ライン１１２ｂ
に接続されたサンプルホールドスイッチ１０６ｂの前段
では、ナンド回路１６０ｂに対して、第２列のシフトレ
ジスタ３１０の第１段目からの信号ＳＲ２−ＯＵＴ１
と、第２段目からの信号ＳＲ２−ＯＵＴ２とが入力され
る。従って、このナンド回路１６０ｂ及びその後段のイ
ンバータ１６２ｂを経由して得られる第２番目のサンプ
リング期間信号ＳＬ２−Ｄａｔａ２は、第１番目のサン
プリング期間信号ＳＬ１−Ｄａｔａ１よりも、ドットブ
ロックＤＣの１周期だけ立ち上がりが遅れるが、サンプ
リング期間は同様にドットクロックＤＣの２周期の期間
となる。なお、第３のデータ信号ライン以降のデータ信
号ラインの場合も同様である。

【０１２６】また、この第３実施例では、図１５，図１
６に示す通り、例えばデータ信号線１１２ａの一端に、
サンプルホールドスイッチ１０６ａと、プリチャージ用
スイッチ１７２ａとを並列に接続している。他のデータ
信号線についても同様である。

【０１２７】さらにこの第３実施例では、図１６に示す
通り、インバータ１６２ａより得られるサンプリング期
間信号ＳＬ１−Ｄａｔａ１を、サンプリング用スイッチ
１０６ｄと並列接続されたプリチャージ用スイッチ１７
２ｄの制御端子に入力させている。この結果、データ信
号線１１２ａのためのサンプリング期間信号ＳＬ１−Ｄ
ａｔａ１は、データ信号線１７２ｄのためのプリチャー
ジ期間信号として兼用される。このように、第３実施例
では、ｎ本目のデータ信号線のためのサンプリング期間
信号を、ｎ＋３本目のデータ信号線のためのプリチャー
ジ期間信号として兼用している。

【０１２８】（データサンプリング動作について）図１
８は、各々のサンプリングスイッチ１０２に入力される
相展開信号Ｄａｔａ１〜Ｄａｔａ６と、サンプリング期
間信号ＳＬ（ｎ）−Ｄａｔａ（ｍ）との関係を示してい
る。この図１８は図９と同様の信号の波形を示してい
る。例えば、第１のサンプルホールドスイッチ１０６ａ
には、同図に示すとおり、ドットクロックＤＣの６周期
分のデータ長を有する情報が、このサンプルホールドス
イッチ１０６ａを構成するＴＦＴのソースラインに入力
される。一方、サンプルホールドスイッチ１０６ａを構
成するＴＦＴのゲートには、ナンド回路１６０ａ、イン
バータ１６２ａを経由したサンプリング期間信号ＳＬ１
−Ｄａｔａ１が入力されている。このサンプリング期間
信号ＳＬ１−Ｄａｔａ１は、相展開信号のデータ長がド
ットクロック信号ＤＣの６周期分であるのに対して、そ
の前後で２周期分が除去された２周期分のサンプリング
期間に設定されている。従って、第１、第２実施例と同
様にして、前回のデータの影響を受けない安定したデー
タを書き込むことが可能となる。

【０１２９】（プリチャージ動作について）このデータ
サンプリングの前に実施されるプリチャージ動作につい
て、図１９を参照して説明する。図１９は、各データ信
号線について設定されるプリチャージ期間Ｔ_PREとサン
プリング期間Ｔ_SAMとの関係を示している。

【０１３０】上述した通り、データ信号線駆動回路１８
０は、ｎ本目のデータ信号線について設定されるサンプ
リング期間を、ｎ＋３本目のデータ信号線のプリチャー
ジ期間として利用している。すなわち、図１９に示す通
り、１本目のデータ信号線１１２ａについて設定された
サンプリング期間を４本目のデータ信号線１１２ｄのた
めのプリチャージ期間として兼用している。同様に、２
本目のデータ信号線１１２ｂについて設定されたサンプ
リング期間を５本目のデータ信号線１１２ｅのためのプ
リチャージ期間として兼用している。このように、サン
プリング期間信号をプリチャージ信号として兼用できる
ので、図１５，図１６に示すように、データ信号線の一
端側にプリチャージ用スイッチ及びサンプリング用スイ
ッチを並列接続させ、それらのスイッチを駆動するデー
タ信号線駆動回路１８０を一つ設けるだけで済む。従っ
て、図１の場合と比較して回路規模が縮小し、回路レイ
アウトが容易になると共に、回路基板の小型化に寄与で
きる。

【０１３１】ここで、同一のデータ信号線について設定
されたプリチャージ期間とサンプリング期間との間に
は、図１８に示すドットクロックＤＣの１周期分の間隔
が設けられる。従って、プリチャージ用スイッチ１７２
ａ，１７２ｂ…をオフしてプリチャージが完了したデー
タ信号線について、サンプリングされたデータ電位を供
給することが可能となる。特に、プリチャージ期間を設
定するプリチャージ期間信号の供給ラインが引き回さ
れ、その供給ラインの寄生容量に起因して遅延が生じて
も、上述した間隔によりプリチャージ用スイッチとサン
プリング用スイッチとが同時にオンされる事態を防止で
きる。もし、両スイッチが同時にオンされると、本来の
データ以外の電位がサンプリングされ、画質が劣化して
しまうが、本実施例はその弊害を防止できる。

【０１３２】ここで、第１実施例でのプリチャージ期間
を設定を説明した図１１においては、プリチャージ期間
とサンプリング期間との間に第３実施例と同じ間隔をあ
けるためには、ｎ本目のデータ信号線のためのサンプリ
ング期間を、ｎ＋５本目のデータ信号線のためのプリチ
ャージ期間として設定しなければならない。この点、第
３実施例では、サンプリング期間の長さを第１実施例の
場合よりも短くすることで、プリチャージ期間信号のラ
インの引き回し長さを短くでき、回路レイアウトがより
簡易となり、プリチャージ期間信号の遅延も少なくな
る。

【０１３３】（４）第４実施例この第４実施例は、第１及び第３実施例の点順次駆動
を、相展開数と同数の例えば６画素同時駆動に変更した
ものである。例えばエンジニアリング・ワークステーシ
ョン（ＥＷＳ）であると、ドットクロックが高周波数化
（例えば１３０ＭＨｚ）され、点順次駆動のための位相
差は１０ｎｓｅｃ以下となる。この場合、サンプルホー
ルドスイッチをＴＦＴとすると、到底スイッチングが追
従できない。従って、このような場合に複数同時駆動が
有効である。以下、この第４実施例を図２０〜図２２を
参照して説明する。

【０１３４】（データ処理回路ブロックの構成及び相展
開信号について）第４実施例においては、第１〜第６の
相展開信号ラインＤａｔａ１〜Ｄａｔａ６に出力される
第１〜第６の相展開信号は、６画素同時書き込みを実現
するために、各々の画素データの切り換わりの先頭位置
が、図２２に示すように一致している。

【０１３５】このために、この第４実施例では、図２０
に示すデータ処理ブロック３０は、相展開回路３２と増
幅・反転回路３４との間に、サンプルホールド回路３６
を増設している。相展開回路３２にて第１回目のサンプ
ルホールド動作により、図２の通り、各相展開信号の各
々の画素データの先頭位置は、ドットクロックＤＣの１
周期ずつずれることになる。しかし、その後段のサンプ
ルホールド回路３６にて一括して再度サンプルホールド
することで、図２２に示す通り、第１〜第６の相展開信
号ラインＤａｔａ１〜Ｄａｔａ６に出力される第１〜第
６の相展開信号は、各々の画素データの先頭位置が一致
する。なお、後段のサンプルホールド回路３６として、
バッファメモリを用いることができる。また、相展開回
路３２の前段に、増幅・反転回路３４を配置しても良
い。

【０１３６】（データ側駆動回路の構成及びその動作に
ついて）図２０に示す通り、データ側駆動回路１０４
は、第１列のシフトレジスタ４００を有している。この
シフトレジスタ４００に入力されるシフトデータとなる
入力信号ＤＸ、クロック信号ＣＬＫ及びその反転クロッ
ク信号は、図８（Ａ）に示す第１実施例の入力信号Ｄ
Ｘ、第１クロック信号ＣＬＸ及びその反転クロック信号
と同一である。すなわち、入力信号ＤＸは、図２１に示
す通り、ドットクロック信号ＤＣの８周期に亘ってＨＩ
ＧＨとなる信号とされている。また、クロック信号ＣＬ
Ｋは、図２１に示すとおり、入力信号ＤＸの半パルス幅
のパルスが、入力信号ＤＸのパルス幅の周期で繰り返し
出力される。

【０１３７】シフトレジスタ４００は、多段のマスター
スレイブ型クロックドインバータを含んで構成されてい
る。このシフトレジスタ４００の各段の出力信号ＳＬ
１、…ＳＬ８は、図２１に示す通りとなる。

【０１３８】そして、この第４実施例では、第１〜第６
のデータ信号ライン１１２ａ〜１１２ｆに接続されたサ
ンプルホールドスイッチ１０６ａ〜１０６ｆのゲートに
は、シフトレジスタ４００の第１段目からの第１の出力
信号ＳＬ１が共通して入力される。

【０１３９】同様にして、第７〜第１２のデータ信号ラ
イン１１２ｇ〜１１２ｌに接続されたサンプルホールド
スイッチ１０６ｇ〜１０６ｌのゲートには、シフトレジ
スタ４００の第４段目からの第４の出力信号ＳＬ４が共
通して入力される。なお、第１３のデータ信号ライン以
降のデータ信号ラインの場合も同様である。

【０１４０】この結果、図２２に示すように、ドットク
ロックＤＣの６周期のデータ長の相展開信号に対して、
ドットクロックＤＣの４周期の期間がサンプリング期間
として共通に設定されることになる。従って、第１〜第
３実施例と同様にして、前回のデータの影響を受けない
安定したデータを書き込むことが可能となる。

【０１４１】なお、この第４実施例では、第１実施例と
同じ入力信号ＤＸ、クロック信号ＣＬＸ及びその反転ク
ロック信号を用いたが、第２、第３実施例の対応する信
号を用いることができる。第２実施例の信号を用いる
と、ドットクロックＤＣの３周期の期間がサンプリング
期間として共通に設定される。同様に、第３実施例の信
号を用いると、ドットクロックＤＣの２周期の期間がサ
ンプリング期間として共通に設定される。

【０１４２】（プリチャージ動作について）第４実施例
におけるプリチャージのタイミングについて、図２３を
参照して説明する。この第４実施例では、同時にサンプ
リングされる６本のデータ信号線１１２（ｇ）〜１１２
（ｌ）のサンプリング期間Ｔ_SAM２の前に設定されるプ
リチャージ期間Ｔ_PRE２として、同時にサンプリングさ
れる６本のデータ信号線１１２ａ〜１１２ｈのサンプリ
ング期間Ｔ_SAM１を兼用している。これに代えて、水平
帰線期間内に、全てのデータ信号線をプリチャージする
ことも可能である。

【０１４３】（５）第５実施例この第５実施例は、第１〜第３実施例の変形例であり、
図２４に示すとおり、データ処理回路ブロック３０に
て、まず増幅及び極性反転を行い、その後に６相展開を
実施している。この場合、図２４に示す通り、増幅・極
性反転回路３４は一系統だけで済む。従って、図３の場
合と比較して回路規模が縮小し、６本の相展開信号ライ
ン間の信号電位のばらつきは、６系統のサンプルホール
ド回路のＤＣオフセット分のみとなり少なくなる。な
お、図３の場合の６本の相展開信号ライン間の信号電位
のばらつきは、６個のビデオアンプでのゲインのばらつ
きが上乗せされてより大きくなる。図２４の増幅・極性
反転回路３４は図５の構成を用いても良く、下記にて説
明する第６実施例以降についても同様である。

【０１４４】（６）第６実施例この第６実施例は、第４実施例の変形例であり、第５実
施例と同様に、図２５に示すとおり、データ処理回路ブ
ロック３０にてまず増幅及び極性反転を行い、その後に
６相展開を実施している。この場合、図２５に示す通
り、増幅・極性反転回路３４は一系統だけで済む。従っ
て、図３の場合と比較して回路規模が縮小し、６本の画
像信号ラインの信号電位のばらつきもすくなくなる。

【０１４５】図２６は、図２５の回路の動作を説明する
タイミングチャートである。図２５の相展開回路３２の
出力が、図２６に示す１回目のサンプルホールド出力に
対応し、６相展開された信号となるのは上述の通りであ
る。図２５のサンプルホールド回路３６に設けられたス
イッチ５５０ａ〜５５０ｆは、図２６の第２のサンプル
ホールドクロックＳＣＬＫ７に基づいて同時にオン・オ
フ駆動される。この結果、図２５のバッファ５５４ａ〜
５５４ｆの出力は、図２６の２回目のサンプルホールド
出力として示すように、各々の画素データの先頭位置が
一致する。プリチャージ動作については、第４実施例と
同様に実施できる。

【０１４６】（７）第７実施例この第７実施例は、図２５の変形例を示し、図２７に示
す通り、相展開回路３２の後段に、２つのサンプルホー
ルド回路３６、３８を設けている。図２８は、図２７の
回路の動作を説明するタイミングチャートである。図２
７の相展開回路３２の出力が、図２８に示す１回目のサ
ンプルホールド出力に対応し、６相展開された信号とな
る。図２７のサンプルホールド回路３６に設けられたス
イッチ５５０ａ〜５５０ｃは、図２８のサンプリングク
ロックＳＣＬＫ７に基づいて同時にオン・オフ駆動され
る。この結果、図２７のバッファ５５４ａ〜５５４ｃ出
力は、図２８の２回目のサンプルホールド出力として示
すように、各々の画素データの先頭位置が一致する。図
２７のサンプルホールド回路３６に設けられたスイッチ
５５０ｄ〜５５０ｆは、図２８のサンプリングクロック
ＳＣＬＫ８に基づいて同時にオン・オフ駆動される。こ
の結果、図２７のバッファ５５４ａ〜５５４ｃ出力は、
図２８の２回目のサンプルホールド出力として示すよう
に、各々の画素データの先頭位置が一致する。図２７の
最終段のサンプルホールド回路３８に設けられたスイッ
チ５６０ａ〜５６０ｆは、図２８のサンプリングクロッ
クＳＣＬＫ９に基づいて同時にオン・オフ駆動される。
この結果、図２７のバッファ５６４ａ〜５６４ｆの出力
は、図２８の３回目のサンプルホールド出力として示す
ように、各々の画素データの先頭位置が一致する。

【０１４７】こうすると、各回のデータサンプリングに
おいて、６相展開されたデータ長のデータ領域の端部で
ない部分を常にサンプリングできる。従って、液晶パネ
ルの表示要素に供給される波形に不要な成分が混入する
ことが防止され、画質が向上する。この場合のプリチャ
ージ動作も、第４実施例と同様にして実施される。

【０１４８】（８）第８実施例この第８実施例は、液晶パネルの１ドット及び１ライン
毎の極性反転駆動を可能とし、かつ、６本の相展開信号
ライン間での信号のばらつきの偏りを低減するものであ
る。

【０１４９】図２９に示すとおり、ビデオアンプ５１０
の出力を入力する第１、第２の極性反転回路６００、６
１０が設けられている。この第１、第２の極性反転回路
６００、６１０の回路構成は図４と同じであり、最終段
のスイッチをそれぞれ第１のスイッチＳＷ１、第２のス
イッチＳＷ２とする。この第１、第２のスイッチＳＷ
１，２は、ドット反転駆動の場合に、互いに異なる極性
を選択するように駆動される。ライン反転のみを行う場
合には、この第１、第２のスイッチＳＷ１，２は互いに
同一極性を選択するように駆動される。

【０１５０】第１のスイッチＳＷ１の出力は、相展開回
路３４の１、３、５番目のスイッチ５００ａ，５００
ｃ，５００ｅに入力される。第２のスイッチＳＷ２の出
力は、相展開回路３４の２、４、６番目のスイッチ５０
０ｂ，５００ｄ，５００ｆに入力される。

【０１５１】１番目から６番目のスイツチ５００ａ〜５
００ｆを駆動するサンプリングクロックＳＨＣＬ１〜Ｓ
ＨＣＬ６は、図３０に示すように６種類用意され、セレ
クト信号Ｓ１〜Ｓ６に基づいてタイミング発生回路ブロ
ック２０にて発生される。この装置では、液晶パネル１
０の駆動の水平同期と垂直同期に基づいて、６種類のサ
ンプリングクロックＳＨＣＬ１〜ＳＨＣＬ６の供給を、
Ｓ１〜Ｓ６のパターンの中から選択して切り換えてい
る。このために、タイミング発生回路２０内には水平同
期信号をカウントする６進カウンタが設けられている。
６進カウンタがカウントする毎に、換言すれば、図１の
走査信号線１１０が新たに選択される一水平走査（１
Ｈ）毎に、セレクト信号Ｓ１〜Ｓ６を順に切り換えて出
力する。

【０１５２】ここで、相展開回路３２の出力となるバッ
ファ５０４ａ〜５０４ｆの相展開信号出力をそれぞれＶ
１〜Ｖ６と略称する。この出力Ｖ１〜Ｖ６を、画素位置
に並べ替えした場合に、図３１に示す駆動法が考えられ
る。

【０１５３】図３１は、１ライン目はセレクト信号Ｓ
１、２ライン目はセレクト信号Ｓ２、３ライン目はセレ
クト信号Ｓ３、…６ライン目はセレクト信号Ｓ６に従っ
てサンプリング順序を切り換え、以降のラインではこれ
を繰り返している。図３１中の＋，−はデータの極性を
示し、第１，第２のスイッチＳＷ１，ＳＷ２を、タイミ
ング発生回路ブロック２０からの信号により切り換える
ことで、図３１の通りのいわゆるドット反転駆動が可能
となる。図３１の駆動出力は、シリアル画素データａ
１，ａ２…（１ライン目）、ｂ１，ｂ２…（２ライン
目）で表すと、図３２の通りに各画素に供給されなけれ
ばならない。

【０１５４】この第８実施例では、図３１の出力を図３
２の通りに各画素に供給されるように、６本の相展開信
号出力ライン５０５ａ〜５０５ｆと、６本の相展開信号
供給ラインＤａｔａ１〜Ｄａｔａ６との接続を切り換え
る接続切換回路（ローテーション回路）７００を設けて
いる。この切換は、上述の相展開回路３４での相展開順
序の切換と同期して行う必要があり、タイミング発生回
路ブロック２０からの信号に基づいて、図３０に示す６
通りの中から選ばれる。この切換により、図３２に示す
ドット反転駆動を実現できる。

【０１５５】ここで、この第８実施例によれば、６本の
相展開信号ライン途中の例えばアンプのゲインのばらつ
きがあったとしても、例えばある一つのアンプのゲイン
が高くても、従来のように明るい画素が液晶パネル１０
０の縦方向に連続することがなく、斜め方向にちらばる
ため、視覚上目立たなくすることができる。

【０１５６】（９）第９実施例上述の各実施例の画像表示装置を用いて構成される電子
機器は、図３３に示す表示情報出力源１０００、表示情
報処理回路１００２、表示駆動回路１００４、液晶パネ
ルなどの表示パネル１００６、クロック発生回路１００
８及び電源回路１０１０を含んで構成される。表示情報
出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレ
ビ信号を同調して出力する同調回路などを含んで構成さ
れ、上述のタイミング回路ブロック２０に相当するクロ
ック発生回路１００８からのクロックに基づいて、ビデ
オ信号などの表示情報を出力する。表示情報処理回路１
００２は、上述の各実施例のデータ処理回路ブロック３
０に相当し、クロック発生回路１００８からのクロック
に基づいて表示情報を処理して出力する。この表示情報
処理回路１００２は、上述の増幅・極性反転回路、相展
開回路、ローテーション回路等の他、ガンマ補正回路及
びクランプ回路等を含むことができる。駆動回路１００
４は、上述の走査側駆動回路１０２、データ側駆動回路
１０４及びプリチャージ駆動回路１６０、あるいはデー
タ線駆動回路１８０を含んで構成され、液晶パネル１０
０６を表示駆動する。電源回路１０１０は、上述の各回
路に電力を供給する。

【０１５７】このような構成の電子機器として、図３４
に示す液晶プロジェクタ、図３５に示すマルチメディア
対応のパーソナルコンピュータ（ＰＣ）及びエンジニア
リング・ワークステーション（ＥＷＳ）、図３６に示す
ページャ、あるいは携帯電話、ワードプロセッサ、テレ
ビ、ビューファインダ型又はモニタ直視型のビデオテー
プレコーダ、電子手帳、電子卓上計算機、カーナビゲー
ション装置、ＰＯＳ端末、タッチパネルを備えた装置な
どを挙げることができる。

【０１５８】図３４に示す液晶プロジェクタは、透過型
液晶パネルをライトバルブとして用いた投写型プロジェ
クタであり、例えば３板プリズム方式の光学系を用いて
いる。図３４において、プロジェクタ１１００では、
白色光源のランプユニット１１０２から射出された投写
光がライトガイド１１０４の内部で、複数のミラー１１
０６および２枚のダイクロイックミラー１１０８によっ
てＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像
を表示する３枚のアクティブマトリクス型液晶パネル１
１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そ
して、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇお
よび１１１０Ｂによって変調された光は、ダイクロイッ
クプリズム１１１２に３方向から入射される。ダイクロ
イックプリズム１１１２では、レッドＲおよびブルーＢ
の光が９０°曲げられ、グリーンＧの光が直進するので
各色の画像が合成され、投写レンズ１１１４を通してス
クリーンなどにカラー画像が投写される。

【０１５９】図３５に示すパーソナルコンピュータ１２
００は、キーボード１２０２を備えた本体部１２０４
と、液晶表示画面１２０６とを有する。

【０１６０】図３６に示すページャ１３００は、金属製
フレーム１３０２内に、液晶表示基板１３０４、バック
ライト１３０６ａを備えたライトガイド１３０６、回路
基板１３０８、第１，第２のシールド板１３１０，１３
１２、２つの弾性導電体１３１４，１３１６、及びフィ
ルムキャリアテープ１３１８を有する。２つの弾性導電
体１３１４，１３１６、及びフィルムキャリアテープ１
３１８は、液晶表示基板１３０４と回路基板１３０８と
を接続するものである。

【０１６１】ここで、液晶表示基板１３０４は、２枚の
透明基板１３０４ａ，１３０４ｂの間に液晶を封入した
もので、これにより少なくとも液晶表示パネルが構成さ
れる。一方の透明基板に、図３３に示す駆動回路１００
４、あるいはこれに加えて表示情報処理回路１００２を
形成することができる。液晶表示基板１３０４に搭載さ
れない回路は、液晶表示基板の外付け回路とされ、図２
９の場合には回路基板１３０８に搭載できる。

【０１６２】図３６はページャの構成を示すものである
から回路基板１３０８が必要となる。しかし、電子機器
用の一部品として液晶表示装置が使用される場合であっ
て、透明基板に表示駆動回路などが搭載される場合に
は、その液晶表示装置の最小単位は液晶表示基板１３０
４である。あるいは、液晶表示基板１３０４を筺体とし
ての金属フレーム１３０２に固定したものを、電子機器
用の一部品である液晶表示装置として使用することもで
きる。さらに、バックライト式の場合には、金属製フレ
ーム１３０２内に、液晶表示基板１３０４と、バックラ
イト１３０６ａを備えたライトガイド１３０６とを組み
込んで、液晶表示装置を構成することができる。これら
に代えて、図３７に示すように、液晶表示基板１３０４
を構成する２枚の透明基板１３０４ａ，１３０４ｂの一
方に、金属の導電膜が形成されたポリイミドテープ１３
２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ
ＣａｒｒｉｅｒＰａｃｋａｇｅ）１３２０を接続し
て、電子機器用の一部品である液晶表示装置として使用
することもできる。

【０１６３】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズマディスプレー装置、ＣＲＴ等を用いた
画像表示装置にも適用可能である。また、相展開数、相
展開信号のデータ長及びそれに対するサンプリング期間
の長さ、あるいはプリチャージ期間の設定位置及び長さ
等は、上記実施例以外の各種の変形が可能である。

【０１６４】また、上記実施例においては、アナログ画
像信号を相展開してサンプルホールドする例に基づいて
説明したが、実施例における相展開やサンプリングのた
めの容量をデジタルメモリとすることができる。この場
合、デジタル画像信号を、並列な４ビットのデータとし
てＤａｔａ１−１〜１−４、…Ｄａｔａ６−１〜６−４
の相展開信号に変換し、Ｄａｔａ１−１〜１−４を同一
サンプリング期間信号によりラッチ回路にてサンプリン
グする。ラッチ回路の出力は、Ｄ／Ａ変換やパルス幅変
調されて、データ信号線に出力され、スイッチング素子
１１４を介して液晶層１１６に供給される。

【０１６５】また、上記実施例においては、ＴＦＴを画
素のスイッチング素子として用いた例を説明したが、ス
イッチング素子はＭＩＭ等の２端子素子でもよい。この
場合、走査信号線とデータ信号線との間に２端子素子と
液晶層とが直列接続されて画素が構成されるので、両信
号線の差電圧が画素に供給される。

【０１６６】また、上記実施例においては、ＴＦＴをス
イッチング素子として用い、液晶パネルの素子が形成さ
れた基板をガラスや石英の基板としたが、これに代えて
半導体基板を用いることもできる。この場合、ＴＦＴで
はなく、ＭＯＳトランジスタがスイッチング素子とな
る。

【０１６７】

【図面の簡単な説明】

【図１】図１は、本発明の第１実施例に係るアクティブ
マトリクス型液晶表示装置の概略説明図である。

【図２】図２は、６相展開駆動を説明するための概略説
明図である。

【図３】図３は、図１のデータ処理回路ブロックの回路
構成例を示す回路図である。

【図４】図４は、図３に示す増幅・極性反転回路の具体
例を示す回路図である。

【図５】図５は、図３に示す増幅・極性反転回路の他の
具体例を示す回路図である。

【図６】図６は、図３の相展開回路の動作を示すタイミ
ングチャートである。

【図７】図７は、第１実施例のデータ側駆動回路の詳細
を示す回路図である。

【図８】図８（Ａ）は図７に示すデータ側駆動回路のタ
イミングチャート、図８（Ｂ）は走査側駆動回路のタイ
ミングチャートである。

【図９】図９は、第１実施例の相展開信号のデータ長
と、サンプリング期間の関係を示す特性図である。

【図１０】図１０（Ａ）（Ｂ）は、プリチャージ動作を
説明するための概略説明図である。

【図１１】図１１は、第１実施例でのプリチャージ期間
を説明するための概略説明図である。

【図１２】図１２は、本発明の第２実施例のデータ側駆
動回路の詳細を示す回路図である。

【図１３】図１３は、図１２に示すデータ側処理回路の
タイミングチャートである。

【図１４】図１４は、第２実施例の相展開信号のデータ
長と、サンプリング期間の関係を示す特性図である。

【図１５】図１５は、第２実施例でのプリチャージ期間
を説明するための概略説明図である。

【図１６】図１６は、本発明の第３実施例のデータ信号
線駆動回路の詳細を示す回路図である。

【図１７】図１７は、図１６に示すデータ信号線駆動回
路のタイミングチャートである。

【図１８】図１８は、第３実施例の相展開信号のデータ
長と、サンプリング期間の関係を示す特性図である。

【図１９】図１９は、第３実施例でのプリチャージ期間
を説明するための概略説明図である。

【図２０】図２０は、本発明の第４実施例のデータ側駆
動回路及びデータ処理回路ブロックの詳細を示す回路図
である。

【図２１】図２１は、図２０に示すデータ側駆動回路の
タイミングチャートである。

【図２２】図２２は、第４実施例の相展開信号のデータ
長と、サンプリング期間の関係を示す特性図である。

【図２３】図２３は、第４実施例でのプリチャージ期間
を説明するための概略説明図である。

【図２４】図２４は、本発明の第５実施例のデータ処理
回路ブロックの構成例を示す回路図である。

【図２５】図２５は、本発明の第６実施例のデータ処理
回路ブロックの構成例を示す回路図である。

【図２６】図２６は、図２５の回路での相展開動作を示
すタイミングチャートである。

【図２７】図２７は、本発明の第７実施例のデータ処理
回路ブロックの構成例を示す回路図である。

【図２８】図２８は、図２７の回路での相展開動作を示
すタイミングチャートである。

【図２９】図２９は、本発明の第８実施例のデータ処理
回路ブロックの構成例を示す回路図である。

【図３０】図３０は、図２９に示す相展開回路に入力さ
れるサンプリング期間信号の種類と、それに対応して接
続切換回路にて切り換えられるライン接続状態を説明す
るための概略説明図である。

【図３１】図３１は、ドット毎の極性反転駆動の際の図
２９に示すバッファ出力を画素位置に並び替えた概略説
明図である。

【図３２】図３２は、図３１の駆動により達成されるド
ット毎の極性反転駆動の際の画素データの極性を示す概
略説明図である。

【図３３】図３３は、本発明の第９実施例に係る電子機
器のブロック図である。

【図３４】図３４は、本発明が適用されるプロジェクタ
の概略説明図である。

【図３５】図３５は、本発明が適用されるパーソナルコ
ンピュータの外観図である。

【図３６】図３６は、本発明が適用されるページャの分
解斜視図である。

【図３７】図３７は、外付け回路を備えた液晶表示装置
の一例を示す概略斜視図である。

【図３８】図３８は、相展開したときの問題点を説明す
るための概略説明図である。

【図３９】図３９は、図３８の相展開信号を用いて画像
表示したときのゴーストの発生を説明するための概略説
明図である。

【図４０】図４０は、図３９のゴーストが生ずる波形で
あって、液晶層に供給される電圧波形を模式的に示す波
形図である。

【符号の説明】

１０液晶パネルブロック２０タイミング回路ブロック３０データ処理ブロック３２相展開回路３４増幅・反転回路３６サンプルホールド回路１００液晶パネル１０２走査側駆動回路１０４データ側駆動回路１０６サンプルホールドスイッチ１１０走査信号ライン１１２データ信号ライン１１４スイッチング素子１１６液晶層１２０〜１５０シフトレジスタ１７０プリチャージ駆動回路１７２ａ，ｂプリチャージ用スイッチ１７４ａ，ｂ第１，第２のプリチャージライン１８０データ信号線駆動回路３００，３１０シフトレジスタ

Claims

【特許請求の範囲】

【請求項１】複数のデータ信号線と複数の走査信号線
の交差により形成される画素位置に、画素を配置して成
る画像表示部と、走査信号を順次前記走査信号線に供給する走査信号線選
択手段と、を有し、前記画素に印加される電圧の極性を所定期間毎
に反転させて駆動する画像表示装置において、各々の前記画素位置に対応するデータを時系列的に有す
る画像信号をサンプリングして、そのサンプリング周期
よりも長いデータ長に変換されたＮ個の相展開信号をＮ
本の相展開信号線に並列に出力する相展開手段と、各々の前記データ信号線にそれぞれ接続され、前記Ｎ個
の相展開信号の一つをそれぞれ入力とし、該相展開信号
中の前記画素データをサンプリング期間に亘ってサンプ
リングして、前記データ信号線にデータ信号として供給
する複数のサンプリング用スイッチング手段と、前記相展開信号のデータ長に相当する期間よりも短い前
記サンプリング期間に対応するサンプリング期間信号
を、前記サンプリング用スイッチング手段に供給して前
記データ信号線を駆動するデータ信号線駆動手段と、各々の前記データ信号線に前記データ信号を供給するた
めの前記サンプリング期間の前のプリチャージ期間に、
該サンプリング期間にてサンプリングされる画素データ
に基づいて前記画素に印加される電圧の極性と同一極性
で各々の前記データ信号線をプリチャージする複数のプ
リチャージ用スイッチング手段と、を有することを特徴とする画像表示装置。
【請求項２】請求項１において、前記複数のサンプリング用スイッチング手段及び複数の
プリチャージ用スイッチング手段とは、各々の前記デー
タ信号線の一端側に並列接続されることを特徴とする画
像表示装置。
【請求項３】請求項２において、前記データ信号線駆動手段は、前記サンプリング期間信
号に基づいて、前記複数のプリチャージ用スイッチング
手段を前記プリチャージ期間に亘ってオンさせるプリチ
ャージ期間信号を生成し、前記複数のプリチャージ用ス
イッチング手段に供給することを特徴とする画像表示装
置。
【請求項４】請求項３において、前記相展開手段は、Ｎ個の前記相展開信号の画素データ
の先頭位置を、基準クロックに基づき順次ずらして、Ｎ
個の前記相展開信号をＮ本の前記相展開信号線に並列に
出力し、前記データ信号線駆動手段は、前記サンプリング期間の
開始時期を順次ずらして設定する前記サンプリング期間
信号を生成し、かつ、一の前記データ信号線について前
記サンプリング期間を設定するための前記サンプリング
期間信号を、他の前記データ信号線についてプリチャー
ジ期間を設定するための前記サンプリング期間信号とし
て兼用することを特徴とする画像表示装置。
【請求項５】請求項４において、前記データ信号線駆動手段は、入力信号を順次シフトする複数段構成を有し、各段の出
力信号が、次段の出力信号と一部位相が重なるタイミン
グで出力されるシフトレジスタと、各々の前記サンプリング用スイッチング手段に接続さ
れ、前記シフトレジスタからの互いに信号位相が重なる
２つの前記出力信号が入力され、その論理積を前記サン
プリング期間信号として前記サンプリング用スイッチン
グ手段に出力する複数の論理積回路と、を有し、前記複数の論理積回路の出力に基づいて生成された前記
サンプリング期間信号を前記複数のサンプリング用スイ
ッチング手段に供給し、前記サンプリング期間信号を、
該信号が供給される前記サンプリング用スイッチとは並
列接続されないプリチャージ用スイッチに供給すること
で、前記サンプリング期間信号をプリチャージ期間信号
として兼用したことを特徴とする画像表示装置。
【請求項６】請求項３において、前記相展開手段は、Ｎ個の前記相展開信号の各々の前記
画素データの先頭を一致させて、Ｎ本の前記相展開信号
線にＮ個の前記相展開信号を並列に出力し、前記データ信号線駆動手段は、Ｎ個の前記サンプリング
用スイッチング手段に対して、サンプリング期間の開始
時期を一致させた共通のサンプリング期間信号を供給
し、かつ、他のＮ個のプリチャージ用スイッチング手段
に、共通のプリチャージ期間信号を供給することを特徴
とする画像表示装置。
【請求項７】請求項６において、前記共通のサンプリング期間信号を、前記他のＮ個のプ
リチャージ用スイッチング手段に、前記共通のプリチャ
ージ期間信号として供給することを特徴とする画像表示
装置。
【請求項８】請求項７において、前記データ信号線駆動手段は、入力信号を基準クロックの一周期ずつ順次シフトして送
出するシフトレジスタを有し、ｍ（１≦ｍ≦一本の走査信号線上の総画素数／前記相展
開信号線の総数）番目に同時駆動されるデータ信号線に
接続されたＮ個の前記サンプリング用スイッチング手段
に、一水平走査期間内の（３ｍ−２）番目の前記シフト
レジスタ出力をサンプリング期間信号として供給し、該（３ｍ−２）番目の前記シフトレジスタ出力を、（ｍ
＋１）番目に同時駆動されるデータ信号線に接続された
他のＮ個のプリチャージ用スイッチング手段に供給する
ことを特徴とする画像表示装置。
【請求項９】請求項１又は２において、全ての前記データ信号線についての前記プリチャージ期
間を、水平帰線期間内に設定したことを特徴とする画像
表示装置。
【請求項１０】請求項１乃至９のいずれかにおいて、前記画像表示部は、一対の基板間に液晶を介在させた液
晶パネルであり、複数の前記サンプリング用スイッチング手段は、一方の
前記基板上に形成された複数の薄膜トランジスタで構成
され、前記データ信号線駆動手段からの前記サンプリング期間
信号は、各々の前記薄膜トランジスタのゲートに供給さ
れることを特徴とする画像表示装置。
【請求項１１】請求項１乃至１０のいずれかにおい
て、前記画像表示部は、一対の基板間に液晶を介在させた液
晶パネルであって、前記データ信号線を介して前記画素
の一端に印加される電圧と、該画素の他端に印加される
電圧との差電圧を前記画素位置の前記液晶に印加し、か
つ前記液晶に印加される電界の極性を反転して駆動する
ものであり、前記相展開手段の前段に、入力される画像信号から、極
性反転基準電位に対して第１の極性で前記画素を駆動す
る第１極性画像信号と、前記第１の極性とは逆極性の第
２の極性で前記画素を駆動する第２極性画像信号とを生
成して、前記第１、第２極性画像信号のいずれか一方を
極性反転タイミング信号に基づいて前記相展開手段に出
力する極性反転手段がさらに設けられ、前記相展開手段は、前記第１、第２極性画像信号を相展
開して、第１、第２極性相展開信号を出力することを特
徴とする画像表示装置。
【請求項１２】請求項１乃至１０のいずれかにおい
て、前記画像表示部は、一対の基板間に液晶を介在させた液
晶パネルであって、前記データ信号線を介して前記画素
の一端に印加される電圧と、該画素の他端に印加される
電圧との差電圧を前記画素位置の前記液晶に印加し、か
つ前記液晶に印加される電界の極性を反転して駆動する
ものであり、前記相展開手段の後段に、前記Ｎ個の相展開信号の一つ
から、極性反転基準電位に対して第１の極性で前記画素
を駆動する第１極性相展開信号と、前記第１の極性とは
逆極性の第２の極性で前記画素を駆動する第２極性相展
開信号とを生成して、前記第１、第２極性相展開信号の
いずれか一方を極性反転タイミング信号に基づいて出力
する極性反転手段がさらに設けられたことを特徴とする
画像表示装置。
【請求項１３】請求項１乃至１２のいずれかにおい
て、前記データ信号線を前記第１の極性でプリチャージする
第１のプリチャージ電位と、前記データ信号線を前記第
２の極性でプリチャージする第２のプリチャージ電位と
を、前記走査信号線を選択する毎に切り換えて前記複数
のプリチャージ用スイッチング手段に供給するプリチャ
ージ電位供給手段をさらに設けたことを特徴とする画像
表示装置。
【請求項１４】請求項２において、前記複数のプリチャージ用スイッチング手段の奇数番目
に接続された第１のプリチャージラインと、前記複数のプリチャージ用スイッチング手段の偶数番目
に接続された第２のプリチャージラインと、前記データ信号線を前記第１の極性でプリチャージする
第１のプリチャージ電位と、前記データ信号線を前記第
２の極性でプリチャージする第２のプリチャージ電位と
を、前記走査信号線を選択する毎に切り換えて、前記第
１，第２のプリチャージラインに供給するプリチャージ
電位供給手段と、をさらに設けたことを特徴とする画像表示装置。
【請求項１５】請求項１乃至１４のいずれかに記載の
画像表示装置を有することを特徴とする電子機器。
【請求項１６】複数のデータ信号線と複数の走査信号
線の交差により形成される画素位置に画素を配置して成
る画像表示部を、前記画素に印加される電圧の極性を所
定期間毎に反転させて駆動する表示駆動装置において、走査信号を順次前記走査信号線に供給する走査信号線選
択手段と、各々の前記画素位置に対応するデータを時系列的に有す
る画像信号をサンプリングして、そのサンプリング周期
よりも長いデータ長に変換された複数の相展開信号を並
列に出力する相展開手段と、各々の前記データ信号線にそれぞれ接続され、前記複数
の相展開信号の一つをそれぞれ入力とし、前記相展開信
号中の前記データをサンプリングして、前記データ信号
線にデータ信号として供給する複数のサンプリング用ス
イッチング手段と、前記相展開信号のデータ長に相当する期間よりも短いサ
ンプリング期間のサンプリング期間信号を生成して、前
記サンプリング用スイッチング手段に供給するデータ信
号線駆動手段と、各々の前記データ信号線に前記データ信号を供給するた
めの前記サンプリング期間の前のプリチャージ期間に、
該サンプリング期間にてサンプリングされる画素データ
に基づいて前記画素に印加される電圧の極性と同一極性
で各々の前記データ信号線をプリチャージする複数のプ
リチャージ用スイッチング手段と、を設けたことを特徴とする表示駆動装置。
【請求項１７】複数のデータ信号線と複数の走査信号
線の交差により形成される画素位置に画素を有し、前記
画素に印加される電圧の極性を所定期間毎に反転させて
駆動する画像表示方法において、各々の前記画素位置に対応するデータを時系列的に有す
る画像信号をサンプリングして、そのサンプリング周期
よりも長いデータ長に変換された複数の相展開信号を並
列に出力する工程と、複数の前記相展開信号中の前記データを、前記相展開信
号のデータ長に相当する期間よりも短いサンプリング期
間にてそれぞれサンプリングする工程と、前記走査信号線を順次選択しながら、その選択された走
査信号線上の複数の前記画素に、前記相展開信号よりサ
ンプリングされたデータを前記データ信号線を介してデ
ータ信号として供給する工程と、各々の前記データ信号線に前記データ信号を供給するた
めの前記サンプリング期間の前のプリチャージ期間に、
該サンプリング期間にてサンプリングされる画素データ
に基づいて前記画素に印加される電圧の極性と同一極性
で各々の前記データ信号線をプリチャージする工程と、を有することを特徴とする画像表示方法。