JP2006106584A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2006106584A
JP2006106584A JP2004296243A JP2004296243A JP2006106584A JP 2006106584 A JP2006106584 A JP 2006106584A JP 2004296243 A JP2004296243 A JP 2004296243A JP 2004296243 A JP2004296243 A JP 2004296243A JP 2006106584 A JP2006106584 A JP 2006106584A
Authority
JP
Japan
Prior art keywords
video signal
signal supply
supply line
line
analog switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004296243A
Other languages
English (en)
Inventor
Masakatsu Kitani
正克 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2004296243A priority Critical patent/JP2006106584A/ja
Priority to US11/226,234 priority patent/US20060077158A1/en
Priority to TW094132671A priority patent/TWI314716B/zh
Priority to KR1020050094173A priority patent/KR100738775B1/ko
Publication of JP2006106584A publication Critical patent/JP2006106584A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】 映像信号の供給点の電圧を画素に書き込むことで表示品質向上を図る。
【解決手段】 映像信号供給線VINRを分岐させ、分岐後の映像信号供給線VINRaと映像信号供給線VINRbにアナログスイッチSWRn−3,SWRn−2,…を分散して接続することで、分岐後の1つの映像信号供給線VINRaでの電圧降下が他の映像信号供給線VINRb等に影響するのを防止できる。また、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、例えば、映像信号供給線VINRaに接続されたアナログスイッチSWRn−3の導通タイミングと直後に導通するアナログスイッチSWRn−1の導通タイミングとの間の時間間隔を2倍に長くして、映像信号供給線VINRaでの電圧降下がなくなった後にアナログスイッチSWRn−1を導通させることができるので、映像信号の供給点VINR0の電圧を画素に書き込むことができる。
【選択図】図2

Description

本発明は、映像信号の供給点の電圧を画素に書き込むことで表示品質の向上を図った液晶表示装置に関するものである。
近年における液晶表示装置は、テレビジョン受像機、コンピュータの表示装置、携帯電話端末などの様々な機器に使用され、今では必要不可欠なものとなっている。
液晶表示装置では、例えば、複数の信号線と複数の走査線とが交差し、各信号線へ映像信号を供給するための映像信号供給線が形成され、走査線と信号線とが交差する各交差部に画素が配置されており、さらに、映像信号供給線と各信号線の間にアナログスイッチを接続し、アナログスイッチを順次に導通させて、画素に映像信号を書き込むようになっている。
特開平11−109924号公報
上記のような構成の液晶表示装置では、映像信号供給線における映像信号の供給点の電圧を画素に書き込むことが望まれるが、映像信号供給線での電圧降下により当該供給点の電圧を画素に書き込めないことがある。
図4は、上記した従来の液晶表示装置においてアナログスイッチを制御して信号線を駆動する信号線駆動回路の一部を示す回路図であり、図5は、図4の信号線駆動回路が、水平方向に配置された各画素の電圧極性が同一となるHライン反転方式で、しかも、画素を予備書き込みする方式によってラスタ表示を行うときの、赤(R)の画素についてのタイミングチャートである。
図5に示すように、シフトレジスタS/Rn−3の出力信号SROn−3は、時刻t1と該時刻から1信号線分の書き込み時間Δtの2倍の時間が経過した時刻t3との間でアナログスイッチSWRn−3を導通させることにより映像信号供給線VINRと信号線XRn−3とを接続する。
シフトレジスタS/Rn−2の出力信号SROn−2は、時刻t1から時間Δtが経過した時刻t2と該時刻から時間Δtの2倍の時間が経過した時刻t4との間でアナログスイッチSWRn−2を導通させることにより映像信号供給線VINRと信号線XRn−2とを接続する。
つまり、信号線XRn−2に構成された画素は、時刻t2から時刻t3までの間において、信号線XRn−3に構成された画素に対する映像信号の電圧で予備書き込みされ、その後の時刻t3から時刻t4までの間において、信号線XRn−2に構成された画素に対する映像信号の電圧で書き込まれる。
その後、信号線XRn−1に構成された画素は、時刻t3から時刻t4までの間において、信号線XRn−2に構成された画素に対する映像信号の電圧で予備書き込みされ、その後の時刻t4から時刻t5までの間において、信号線XRn−1に構成された画素に対する映像信号の電圧で書き込まれる。なお、ラスタ表示なので、信号線XRn−3に構成された画素に対する映像信号の電圧と信号線XRn−2に構成された画素に対する映像信号の電圧とは等しくなっている。
その後、信号線XRnに構成された画素は、時刻t4から時刻t5までの間において、信号線XRn−1に構成された画素に対する映像信号の電圧で予備書き込みされ、その後の時刻t5から時刻t6までの間において、信号線XRnに構成された画素に対する映像信号の電圧で書き込まれる。
例えば、映像信号供給線VINRと接続する前に、信号線XRn−3,XRn−2,…の電圧が1.6Vで、映像信号供給線VINRにおける映像信号の供給点VINR0の電圧が3.6Vだった場合、映像信号供給線VINRと信号線XRn−3とが接続して、信号線XRn−3に構成された画素への充電が開始すると、映像信号供給線VINRでは当初大きな充電電流により大きな電圧降下が生じるが、充電電流は次第に小さくなるので、信号線XRn−3の電圧は次第に上昇していく。
しかし、画像を高精細に表示すべく信号線を多くした場合は、1信号線分の書き込み時間Δtを短くしなければならず、これにより、充電が終わらない内に、映像信号供給線VINRと信号線XRn−2とが接続すると、信号線XRn−3の電圧はそれ以上に上昇できなくなる。結果的に、信号線XRn−3の電圧(信号線XRn−3に構成された画素の電圧)は、映像信号供給線VINRと信号線XRn−3とが切り離されたときの電圧、つまり3.6Vよりも低い電圧となってしまう。また、他の信号線および該信号線に構成された画素の電圧も同様に、映像信号の供給点VINR0の電圧より低くなってしまう。
画素の電圧が低くなってしまうことは、図5に示すように、映像信号供給線VINRの終端点VINRXの電圧が供給点VINR0の電圧より低くなってしまうことによっても明らかである。
また、映像信号の供給点VINR0の電圧と信号線の電圧(画素の電圧)との電圧差ΔVは、信号線ごとに異なることがあり、そのため、従来の液晶表示装置では画面内で表示ムラを生じる可能性があった。
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、映像信号の供給点の電圧を画素に書き込むことで表示品質の向上を図った液晶表示装置を提供することにある。
上記の課題を解決するために、請求項1の液晶表示装置は、複数の信号線と複数の走査線とが交差し、各信号線へ映像信号を供給するための映像信号供給線が形成され、前記信号線と走査線とが交差する各交差部に画素が構成されるアレイ基板と、前記映像信号供給線と前記各信号線の間に接続されたアナログスイッチを順次に導通させる信号線駆動回路とを備え、前記映像信号供給線が分岐し、分岐後の映像信号供給線にアナログスイッチが分散して接続され、前記信号線駆動回路は、異なる映像信号供給線に接続されたアナログスイッチを連続して導通させることを特徴とする。
請求項1の本発明によれば、映像信号供給線を分岐させ、分岐後の映像信号供給線にアナログスイッチを分散して接続したことで、分岐後の1つの映像信号供給線での電圧降下が他の映像信号供給線に影響するのを防止でき、さらに、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、同一の映像信号供給線に接続された任意のアナログスイッチの導通タイミングと直後に導通するアナログスイッチの導通タイミングとの間の時間間隔を長くして、当該映像信号供給線での電圧降下がなくなった後に後者のアナログスイッチを導通させることができるので、映像信号の供給点の電圧を画素に書き込むことができ、その結果、表示品質を向上させることができる。
また、請求項2の液晶表示装置は、請求項1記載の液晶表示装置において、RGBの各色に対応する映像信号供給線が分岐し、分岐後の映像信号供給線にアナログスイッチが分散して接続され、前記信号線駆動回路が、各色について、異なる映像信号供給線に接続されたアナログスイッチを連続して導通させることを特徴とする。
請求項2の液晶表示装置によれば、RGBの各色に対応する映像信号供給線を分岐させ、分岐後の映像信号供給線にアナログスイッチを分散して接続し、各色について、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、映像信号の供給点の電圧を各色に対応する画素に書き込むことができ、その結果、カラー表示の表示品質を向上させることができる。
また、請求項3の液晶表示装置は、請求項1または2記載の液晶表示装置において、映像信号供給線が2つに分岐し、分岐後の映像信号供給線にアナログスイッチが分散して接続され、前記信号線駆動回路は、一方の映像信号供給線に接続されたアナログスイッチを導通させた後に他方の映像信号供給線に接続されたアナログスイッチを導通させることを特徴とする。
請求項3の液晶表示装置によれば、映像信号供給線を2つに分岐させ、分岐後の映像信号供給線にアナログスイッチを分散して接続し、一方の映像信号供給線に接続したアナログスイッチを導通させた後に他方の映像信号供給線に接続したアナログスイッチを導通させることで、映像信号の供給点の電圧を画素に書き込むことができ且つ映像信号供給線の分岐数を最小限にすることができる。
本発明の液晶表示装置によれば、映像信号供給線を分岐させ、分岐後の映像信号供給線にアナログスイッチを分散して接続したことで、分岐後の1つの映像信号供給線での電圧降下が他の映像信号供給線に影響するのを防止でき、さらに、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、同一の映像信号供給線に接続された任意のアナログスイッチの導通タイミングと直後に導通するアナログスイッチの導通タイミングとの間の時間間隔を長くして、当該映像信号供給線での電圧降下がなくなった後に後者のアナログスイッチを導通させることができるので、映像信号の供給点の電圧を画素に書き込むことができ、その結果、表示品質を向上させることができる。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明の実施の形態に係る液晶表示装置1の構成図である。液晶表示装置1は、複数の信号線Xと複数の走査線Yとが交差するガラス製等のアレイ基板11と、アレイ基板11に対し液晶層(図1では液晶素子CLとして示す)を挟んで対向するガラス製等の対向基板12とを備えている。
アレイ基板11では、信号線X走査線Yとが交差する各交差部に、当該走査線Yが駆動されて導通する画素トランジスタQと、該導通した画素トランジスタQを介して各信号線Xから映像信号が書き込まれる画素電極Pとが配置されている。
画素トランジスタQは、p−Si(ポリシリコン)形の薄膜トランジスタ(TFT:Thin Film Transistor)等であって、例えば、そのゲート、ソースおよびドレインが、それぞれ走査線Y、信号線Xおよび画素電極Pに接続される。
また、図示しないが、対向基板12は、画素電極Pの全てに対向する1つの対向電極を備え、この対向電極には、例えば電圧一定の直流電圧が印加される。また、対向基板12では、各画素電極Pに対向するように、赤(R)、緑(G)、青(B)のいずれかの色のカラーフィルタが規則的に配置され、これにより、赤の画素、緑の画素、青の画素が構成されてカラー表示が可能となっている。また、かかるカラー表示のために、アレイ基板11には、各色につきn本の信号線が形成されていることとする。
また、液晶表示装置1は、各走査線Yを順次に駆動して、その走査線Yに接続された画素トランジスタQを導通させる走査線駆動回路13と、1つの走査線Yが駆動されている1水平走査期間において、各信号線Xを順次に駆動する信号線駆動回路14とを備える。これらの駆動回路は、画素トランジスタQの製造プロセスと同一のプロセスによりアレイ基板11上に形成することで、製造工程を削減でき、また、当該回路を集積した集積回路や端子などの部品や配線数を削減して低コスト化を図ることができる。
液晶表示装置1では、赤(R)の画素に書き込まれる映像信号が供給される映像信号供給線VINR、緑(G)の画素に書き込まれる映像信号が供給される映像信号供給線VING、青(B)の画素に書き込まれる映像信号が供給される映像信号供給線VINBが、それぞれ信号線駆動回路14に対して配線されている。
図2は、信号線駆動回路14の一部を示す回路図である。詳しくは、1水平走査期間内で最後に駆動される各色4本の信号線を駆動する部分を主に示したものである。
信号線駆動回路14は、アナログスイッチSWRn−3、アナログスイッチSWGn−3、並びに、アナログスイッチSWBn−3を備え、赤(R)の画素に対応する信号線の中のn−3番目に駆動される信号線XRn−3、緑(G)の画素に対応する信号線の中のn−3番目に駆動される信号線XGn−3、並びに、青(B)の画素に対応する信号線の中のn−3番目に駆動される信号線XBn−3の図中における上端部に、アナログスイッチSWRn−3、アナログスイッチSWGn−3、並びに、アナログスイッチSWBn−3の一方の端子がそれぞれ接続されている。
同様に、信号線駆動回路14は、アナログスイッチSWBn−2、アナログスイッチSWGn−2、並びに、アナログスイッチSWBn−2を備え、赤(R)の画素に対応する信号線の中のn−2番目に駆動される信号線XRn−2、緑(G)の画素に対応する信号線の中のn−2番目に駆動される信号線XGn−2、並びに、青(B)の画素に対応する信号線の中のn−2番目に駆動される信号線XBn−2の図中における上端部に、アナログスイッチSWRn−2、アナログスイッチSWGn−2、並びに、アナログスイッチSWBn−2の一方の端子がそれぞれ接続されている。
同様に、信号線駆動回路14は、アナログスイッチSWBn−1、アナログスイッチSWGn−1、並びに、アナログスイッチSWBn−1を備え、赤(R)の画素に対応する信号線の中のn−1番目に駆動される信号線XRn−1、緑(G)の画素に対応する信号線の中のn−1番目に駆動される信号線XGn−1、並びに、青(B)の画素に対応する信号線の中のn−1番目に駆動される信号線XBn−1の図中における上端部に、アナログスイッチSWRn−1、アナログスイッチSWGn−1、並びに、アナログスイッチSWBn−1の一方の端子がそれぞれ接続されている。
同様に、信号線駆動回路14は、アナログスイッチSWBn、アナログスイッチSWGn、並びに、アナログスイッチSWBnを備え、赤(R)の画素に対応する信号線の中のn番目に駆動される信号線XRn、緑(G)の画素に対応する信号線の中のn番目に駆動される信号線XGn、並びに、青(B)の画素に対応する信号線の中のn番目に駆動される信号線XBnの図中における上端部に、アナログスイッチSWRn、アナログスイッチSWGn、並びに、アナログスイッチSWBnの一方の端子がそれぞれ接続されている。
また、信号線駆動回路14へ配線された映像信号供給線VINRは、図中左の部分が、赤(R)の映像信号の供給点VINR0となっており、この供給点VINR0から映像信号供給線VINRaおよび映像信号供給線VINRbの2つに分岐し、それぞれが走査線Yと平行に信号線XBnの図中右上方へと配線されて終端点VINRaXと終端点VINRbXで終端されている。なお、本実施の形態において映像信号の供給点は、映像信号供給線での電圧降下による電圧変動がない点または当該電圧変動が動作に支障のないほど小さい点とすればよい。
同様に、信号線駆動回路14へ配線された映像信号供給線VINGは、図中左の部分が、緑(G)の映像信号の供給点VING0となっており、この供給点VING0から映像信号供給線VINGaおよび映像信号供給線VINGbの2つに分岐し、それぞれが走査線Yと平行に信号線XBnの図中右上方へと配線されて終端点VINGaXと終端点VINGbXで終端されている。
同様に、信号線駆動回路14へ配線された映像信号供給線VINBは、図中左の部分が、青(B)の映像信号の供給点VINB0となっており、この供給点VINB0から映像信号供給線VINBaおよび映像信号供給線VINBbの2つに分岐し、それぞれが走査線Yと平行に信号線XBnの図中右上方へと配線されて終端点VINBaXと終端点VINBbXで終端されている。
また、信号線駆動回路14では、アナログスイッチSWRn−3およびアナログスイッチSWRn−1の他方の端子は、映像信号供給線VINRaに接続されている。一方、アナログスイッチSWRn−2およびアナログスイッチSWRnの他方の端子は、映像信号供給線VINRbに接続されている。
同様に、信号線駆動回路14では、アナログスイッチSWGn−3およびアナログスイッチSWGn−1の他方の端子は、映像信号供給線VINGaに接続されている。一方、アナログスイッチSWGn−2およびアナログスイッチSWGnの他方の端子は、映像信号供給線VINGbに接続されている。
同様に、信号線駆動回路14では、アナログスイッチSWBn−3およびアナログスイッチSWBn−1の他方の端子は、映像信号供給線VINBaに接続されている。一方、アナログスイッチSWBn−2およびアナログスイッチSWBnの他方の端子は、映像信号供給線VINBbに接続されている。
また、信号線駆動回路14は、シフトレジスタS/Rn−3を備え、その出力信号SROn−3で、アナログスイッチSWRn−3、アナログスイッチSWGn−3およびアナログスイッチSWBn−3を導通させるようになっている。
同様に、信号線駆動回路14は、シフトレジスタS/Rn−2を備え、その出力信号SROn−2で、アナログスイッチSWRn−2、アナログスイッチSWGn−2およびアナログスイッチSWBn−2を導通させるようになっている。
同様に、信号線駆動回路14は、シフトレジスタS/Rn−1を備え、その出力信号SROn−1で、アナログスイッチSWRn−1、アナログスイッチSWGn−1およびアナログスイッチSWBn−1を導通させるようになっている。
同様に、信号線駆動回路14は、シフトレジスタS/Rnを備え、その出力信号SROnで、アナログスイッチSWRn、アナログスイッチSWGnおよびアナログスイッチSWBnを導通させるようになっている。
なお、図2に示さない他の部分は、図2に示す部分と同様に構成されており、ここではその説明を省略する。
図3は、信号線駆動回路14が、水平方向の各画素の電圧極性が同一となるHライン反転方式で、しかも、画素を予備書き込みする方式によってラスタ表示を行うときの、赤(R)の画素についてのタイミングチャートである。
図3に示すように、シフトレジスタS/Rn−3の出力信号SROn−3は、時刻t1と該時刻から1信号線分の書き込み時間Δtの2倍の時間が経過した時刻t3との間でアナログスイッチSWRn−3の両端子を導通させることにより映像信号供給線VINRaと信号線XRn−3とを接続する。
シフトレジスタS/Rn−2の出力信号SROn−2は、時刻t1から時間Δtが経過した時刻t2と該時刻から時間Δtの2倍の時間が経過した時刻t4との間でアナログスイッチSWRn−2の両端子を導通させることにより映像信号供給線VINRbと信号線XRn−2とを接続する。
つまり、信号線XRn−2に構成された画素は、時刻t2から時刻t3までの間において、信号線XRn−3に構成された画素に対する映像信号の電圧で予備書き込みされ、その後の時刻t2から時刻t3までの間において、信号線XRn−2に構成された画素に対する映像信号の電圧で書き込まれる。これにより、その電圧に応じた強度の電界が画素電極Pと対向電極との間の液晶素子に印加され、その電界強度に応じた光が液晶から出射する。
なお、画素への電圧書き込み以降の作用は他の画素でも同様なので、以下では、シフトレジスタによるアナログスイッチの制御とそれにより変化する信号線の電圧を中心に説明する。
シフトレジスタS/Rn−1の出力信号SROn−1は、時刻t2から時間Δtが経過した時刻t3と該時刻から時間Δtの2倍の時間が経過した時刻t5との間でアナログスイッチSWRn−1の両端子を導通させることにより映像信号供給線VINRaと信号線XRn−1とを接続する。
シフトレジスタS/Rnの出力信号SROnは、時刻t3から時間Δtが経過した時刻t4と該時刻から時間Δtの2倍の時間が経過した時刻t6との間でアナログスイッチSWRnの両端子を導通させることにより映像信号供給線VINRbと信号線XRnとを接続する。
例えば、映像信号供給線VINRaと接続する前に、信号線XRn−3,XRn−1の電圧が1.6Vで、映像信号の供給点VINR0の電圧が3.6Vだった場合、映像信号供給線VINRaと信号線XRn−3とが接続して、信号線XRn−3に構成された画素への充電が開始すると、映像信号供給線VINRaでは当初大きな充電電流により大きな電圧降下が生じ、その後充電電流は次第に小さくなるので、信号線XRn−3の電圧は次第に上昇していく。
ここで、充電が終わらない内に、映像信号供給線VINRbと信号線XRn−2とが接続した場合は、映像信号供給線VINRbでは充電電流による電圧降下が生じるが、この電圧降下は映像信号供給線VINRaには影響しないので、信号線XRn−3の電圧は上昇を続け、次に映像信号供給線VINRaに再び大きな電圧降下が生じるのは、映像信号供給線VINRaと信号線XRn−1とが導通する時刻t3、つまり時刻t2より1信号線分の書き込み時間Δtだけ遅い時刻t3であるから、信号線XRn−3の電圧は映像信号の供給点VINR0の電圧3.6Vに達するまで上昇することができる。
なお、映像信号の供給点VINR0の電圧にまで画素の電圧が上昇することは、図3に示すように、映像信号供給線VINRaの終端点VINRaXの電圧や、映像信号供給線VINRbの終端点VINRbXの電圧が、供給点VINR0の電圧に達するまで上昇することによっても明らかである。
さて、一方で、映像信号供給線VINRaと導通する前に、信号線XRn−3,XRn−1の電圧が3.6Vで、映像信号の供給点VINR0の電圧が1.6Vだった場合は、逆の作用により、画素の電圧が映像信号の供給点VINR0の電圧にまで下降することとなり、いずれにしても、画素を映像信号の供給点VINR0の電圧で書き込むことができるようになる。
なお、図3に示さない緑(G)と青(B)の画素についての動作、並びに、残りの信号線に構成された画素についての動作は、図3に示した動作と同様なので、ここではその説明を省略する。
また、映像信号供給線を3本以上に分岐させ、上記したように、分岐後の映像信号供給線にアナログスイッチを分散して接続し、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、上記同様の動作がなされる。
上記動作により、液晶表示装置1では、映像信号の供給点の電圧と信号線の電圧(画素の電圧)との電圧差ΔVをなくせるので、これが信号線ごとに異なることもなく、結果として、画面内で表示ムラを防止することができる。
なお、液晶表示装置1はカラー表示を行うものであったが、モノクロ表示を行う液晶表示装置では、信号線駆動回路には、映像信号供給線が1本配線されるので、この映像信号供給線を分岐させ、分岐後の映像信号供給線にアナログスイッチを分散して接続し、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、当該液晶表示装置が行うモノクロ表示の表示品質を向上させることができる。
以上説明したように、本実施の形態に係る液晶表示装置によれば、例えば、映像信号供給線VINRを分岐させ、分岐後の映像信号供給線VINRaと映像信号供給線VINRbにアナログスイッチSWRn−3,SWRn−2,…を分散して接続したことで、分岐後の1つの映像信号供給線VINRaでの電圧降下が他の映像信号供給線VINRb等に影響するのを防止でき、さらに、アナログスイッチSWRn−3とアナログスイッチSWRn−2を連続して導通させたように、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、映像信号供給線VINRaに接続されたアナログスイッチSWRn−3の導通タイミングと直後に導通するアナログスイッチSWRn−1の導通タイミングとの間の時間間隔を2倍に長くして、映像信号供給線VINRaでの電圧降下がなくなった後にアナログスイッチSWRn−1を導通させることができるので、映像信号の供給点VINR0の電圧を画素に書き込むことができ、その結果、表示品質を向上させることができる。
また、RGBの各色に対応する映像信号供給線を分岐させ、分岐後の映像信号供給線にアナログスイッチを分散して接続し、各色について、異なる映像信号供給線に接続したアナログスイッチを連続して導通させることで、映像信号の供給点の電圧を各色に対応する画素に書き込むことができ、その結果、カラー表示の表示品質を向上させることができる。
また、映像信号供給線を2つに分岐させ、分岐後の映像信号供給線にアナログスイッチを分散して接続し、一方の映像信号供給線に接続したアナログスイッチを導通させた後に他方の映像信号供給線に接続したアナログスイッチを導通させることで、映像信号の供給点の電圧を画素に書き込むことができ且つ映像信号供給線の分岐数を最小限にすることができる。
本発明の実施の形態に係る液晶表示装置1の構成図である。 信号線駆動回路14の一部を示す回路図である。 信号線駆動回路14の動作を説明するためのタイミングチャートである。 従来の液晶表示装置が備える信号線駆動回路の一部を示す回路図である。 図4の信号線駆動回路の動作を説明するためのタイミングチャートである。
符号の説明
1…液晶表示装置
11…アレイ基板
12…対向基板
13…走査線駆動回路
14…信号線駆動回路
CL…液晶素子
P…画素電極
Q…画素トランジスタ
S/Rn−3〜S/Rn…シフトレジスタ
SWRn−3〜SWRn,SWGn−3〜SWGn,SWBn−3〜SWBn…アナログスイッチ
VINR,VINRa,VINRb,VING,VINGa,VINGb,VINB,VINBa,VINBb…映像信号供給線
VINR0,VING0,VINB0…映像信号の供給点
VINBaX,VINBbX,VINGaX,VINGbX,VINRaX,VINRbX…終端点
X,XRn−3〜XRn,XGn−3〜XGn,XBn−3〜XBn…信号線
Y 走査線

Claims (3)

  1. 複数の信号線と複数の走査線とが交差し、各信号線へ映像信号を供給するための映像信号供給線が形成され、前記信号線と走査線とが交差する各交差部に画素が構成されるアレイ基板と、前記映像信号供給線と前記各信号線の間に接続されたアナログスイッチを順次に導通させる信号線駆動回路とを備え、
    前記映像信号供給線が分岐し、分岐後の映像信号供給線にアナログスイッチが分散して接続され、前記信号線駆動回路は、異なる映像信号供給線に接続されたアナログスイッチを連続して導通させることを特徴とする液晶表示装置。
  2. RGBの各色に対応する映像信号供給線が分岐し、分岐後の映像信号供給線にアナログスイッチが分散して接続され、前記信号線駆動回路が、各色について、異なる映像信号供給線に接続されたアナログスイッチを連続して導通させることを特徴とする請求項1記載の液晶表示装置。
  3. 映像信号供給線が2つに分岐し、分岐後の映像信号供給線にアナログスイッチが分散して接続され、前記信号線駆動回路は、一方の映像信号供給線に接続されたアナログスイッチを導通させた後に他方の映像信号供給線に接続されたアナログスイッチを導通させることを特徴とする請求項1または2記載の液晶表示装置。
JP2004296243A 2004-10-08 2004-10-08 液晶表示装置 Abandoned JP2006106584A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004296243A JP2006106584A (ja) 2004-10-08 2004-10-08 液晶表示装置
US11/226,234 US20060077158A1 (en) 2004-10-08 2005-09-15 Liquid crystal display device
TW094132671A TWI314716B (en) 2004-10-08 2005-09-21 Liquid crystal display device
KR1020050094173A KR100738775B1 (ko) 2004-10-08 2005-10-07 액정 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004296243A JP2006106584A (ja) 2004-10-08 2004-10-08 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2006106584A true JP2006106584A (ja) 2006-04-20

Family

ID=36144733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004296243A Abandoned JP2006106584A (ja) 2004-10-08 2004-10-08 液晶表示装置

Country Status (4)

Country Link
US (1) US20060077158A1 (ja)
JP (1) JP2006106584A (ja)
KR (1) KR100738775B1 (ja)
TW (1) TWI314716B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6005184B2 (ja) * 2013-01-18 2016-10-12 シャープ株式会社 表示装置
CN105575354B (zh) 2016-03-09 2018-08-14 武汉华星光电技术有限公司 用于显示面板的驱动电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848139B2 (ja) * 1992-07-16 1999-01-20 日本電気株式会社 アクティブマトリクス型液晶表示装置とその駆動方法
JP3930992B2 (ja) * 1999-02-10 2007-06-13 株式会社日立製作所 液晶表示パネル用駆動回路及び液晶表示装置
JP3685029B2 (ja) * 2000-10-04 2005-08-17 セイコーエプソン株式会社 液晶表示装置、画像信号補正回路、液晶表示装置の駆動方法、および画像信号補正方法、ならびに電子機器
JP2004205855A (ja) * 2002-12-25 2004-07-22 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20060052088A (ko) 2006-05-19
TWI314716B (en) 2009-09-11
TW200622976A (en) 2006-07-01
US20060077158A1 (en) 2006-04-13
KR100738775B1 (ko) 2007-07-12

Similar Documents

Publication Publication Date Title
JP4006304B2 (ja) 画像表示装置
US20100328198A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US20020033809A1 (en) Display apparatus and method of driving same, and portable terminal apparatus
JP2016539365A (ja) 液晶パネルの駆動回路、駆動方法及び液晶表示装置
US8619014B2 (en) Liquid crystal display device
KR100384214B1 (ko) 평면표시장치, 표시제어장치 및 표시제어방법
TWI282542B (en) Liquid crystal display device
CN110992911B (zh) 显示面板的驱动方法和显示装置
US20190228734A1 (en) Pixel structure, manufacturing method and driving method thereof, and display device
US20130307839A1 (en) Liquid crystal display device having drive circuits with master/slave control
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
US6989811B2 (en) Liquid crystal display device and driving circuit thereof
KR20070118386A (ko) 액정표시장치의 구동장치
KR20200020328A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
US20090251403A1 (en) Liquid crystal display panel
US20110063260A1 (en) Driving circuit for liquid crystal display
JP4637868B2 (ja) 画像表示装置
US10935859B2 (en) Active matrix substrate and display device including same
JP2007240830A (ja) デマルチプレクサ、電気光学装置および電子機器
KR102080483B1 (ko) 인셀 터치 액정표시장치
KR100738775B1 (ko) 액정 디스플레이 장치
JP3968925B2 (ja) 表示駆動装置
JP2001312255A (ja) 表示装置
JP2007279590A (ja) 電気光学装置および電子機器
JP2001343921A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071002

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090528