JP6005184B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP6005184B2 JP6005184B2 JP2014557452A JP2014557452A JP6005184B2 JP 6005184 B2 JP6005184 B2 JP 6005184B2 JP 2014557452 A JP2014557452 A JP 2014557452A JP 2014557452 A JP2014557452 A JP 2014557452A JP 6005184 B2 JP6005184 B2 JP 6005184B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- branch
- display device
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明は、表示装置に関する。
本願は、2013年1月18日に、日本に出願された特願2013−007476号に基づき優先権を主張し、その内容をここに援用する。
本願は、2013年1月18日に、日本に出願された特願2013−007476号に基づき優先権を主張し、その内容をここに援用する。
液晶表示装置などの表示装置において、表示部を構成する複数のデータ線に映像信号を供給するデータドライバICを備えたものが知られている。例えば、データドライバICの出力端子の数がデータ線の本数よりも少ない場合、データドライバICの一つの端子から出力される映像信号を複数のデータ線に時分割で分配するデマルチプレクサ回路が用いられる。下記の特許文献1、2に、デマルチプレクサ回路を備えた表示装置が開示されている。
例えば特許文献2には、1個の入力端子と、7個の出力端子と、入力端子と各出力端子との間に接続され、3個の制御端子に供給される制御信号で制御される12個のトランジスタと、を備えたデマルチプレクサ回路の一例が開示されている。12個のトランジスタは、同一の出力端子に対して縦方向に並んだ2〜3個のトランジスタ、もしくは同一の制御端子に対して横方向に並んだ4個のトランジスタを含んでいる。
このようなデマルチプレクサ回路のパターン設計を行うと、デマルチプレクサ回路の占有面積が大きくなるという問題があった。表示装置を設計する際には、表示に寄与しない額縁部分を狭くすることが求められる。しかしながら、デマルチプレクサ回路の占有面積の増大は、表示装置の額縁部分の増大につながる。以下、本明細書では、表示装置の額縁部分を狭くすることを「狭額縁化」と称する。
本発明の一つの態様は、上記の課題を解決するためになされたものであって、デマルチプレクサ回路の占有面積を低減し、狭額縁化を図ることができる表示装置の提供を目的とする。
上記の目的を達成するために、本発明の一つの態様の表示装置は、M(M:自然数)本のデータ線とN(N:自然数)本のゲート線とが互いに交差し、前記データ線と前記ゲート線との交差に対応してM×N個のドットがマトリクス状に設けられた表示部と、ビデオ信号を出力するデータドライバと、前記M本のデータ線に対して前記データドライバから出力されたビデオ信号を時分割で分配するデマルチプレクサ回路と、前記N本のゲート線に走査信号を出力するゲートドライバと、を備え、前記デマルチプレクサ回路は、前記ビデオ信号が入力されるm(m:自然数、m<M)本の信号入力線と、制御信号が入力されるk(k:自然数、k=M/m)本の制御線と、前記信号入力線と前記データ線との間に接続されたM個のサンプリング用トランジスタと、を備え、1本の前記信号入力線に接続されたk個の前記サンプリング用トランジスタが、第1サンプリング用トランジスタと第2サンプリング用トランジスタとを含み、前記第1サンプリング用トランジスタは、第1枝部と第2枝部とを有する制御電極と、前記第1枝部と前記第2枝部との間に配置された入力電極、出力電極のいずれか一方と、前記第1枝部と前記第2枝部との外側に配置された入力電極、出力電極のいずれか他方と、を備え、前記入力電極が前記信号入力線に接続され、前記出力電極が前記データ線に接続される。
本発明の一つの態様の表示装置は、前記第2サンプリング用トランジスタは、直線状に延在する制御電極と、前記制御電極の一方に配置された入力電極と、前記制御電極の他方に配置された出力電極と、を備えてもよい。
本発明の一つの態様の表示装置は、前記第1サンプリング用トランジスタと前記第2サンプリング用トランジスタとが、前記データ線の延在方向において異なる位置に配置されてもよい。
本発明の一つの態様の表示装置は、前記第1サンプリング用トランジスタが前記制御線に相対的に近い位置に配置され、前記第2サンプリング用トランジスタが前記制御線から相対的に遠い位置に配置され、前記第1サンプリング用トランジスタの前記出力電極が前記第1枝部と前記第2枝部との間に配置され、前記第1サンプリング用トランジスタの前記入力電極が前記第1枝部と前記第2枝部との外側に配置されたことを特徴とする。
本発明の一つの態様の表示装置は、前記第2サンプリング用トランジスタが、前記制御線の延在方向に配置された複数のサンプリング用トランジスタで構成されてもよい。
本発明の一つの態様の表示装置は、前記制御線の延在方向に隣り合うサンプリング用トランジスタが、前記入力電極を共有してもよい。
本発明の一つの態様の表示装置は、前記第2サンプリング用トランジスタが、前記データ線の延在方向に配置された複数のサンプリング用トランジスタで構成されてもよい。
本発明の一つの態様の表示装置は、前記第1サンプリング用トランジスタが前記制御線から相対的に遠い位置に配置され、前記第2サンプリング用トランジスタが前記制御線に相対的に近い位置に配置され、前記第1サンプリング用トランジスタの前記入力電極が前記第1枝部と前記第2枝部との間に配置され、前記第1サンプリング用トランジスタの前記出力電極が前記第1枝部と前記第2枝部との外側に配置されたことを特徴とする。
本発明の一つの態様の表示装置は、前記第2サンプリング用トランジスタが、前記制御線の延在方向に配置された複数のサンプリング用トランジスタで構成されてもよい。
本発明の一つの態様の表示装置は、前記kが3であり、前記k本の制御線が、赤色ドット用制御線、緑色ドット用制御線、および青色ドット用制御線であり、赤色ドットと緑色ドットと青色ドットとにより一つの画素が構成されてもよい。
本発明の一つの態様によれば、デマルチプレクサ回路の占有面積を低減でき、狭額縁化が可能な表示装置を実現することができる。
[第1実施形態]
以下、本発明の第1実施形態について、図1〜図3を用いて説明する。
本実施形態では、表示装置として液晶表示装置の一例を挙げて説明する。
図1は、本実施形態の表示装置の全体構成を示す平面図である。図2は、デマルチプレクサ回路の等価回路図である。図3は、デマルチプレクサ回路のパターンを示す平面図である。
なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
以下、本発明の第1実施形態について、図1〜図3を用いて説明する。
本実施形態では、表示装置として液晶表示装置の一例を挙げて説明する。
図1は、本実施形態の表示装置の全体構成を示す平面図である。図2は、デマルチプレクサ回路の等価回路図である。図3は、デマルチプレクサ回路のパターンを示す平面図である。
なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
図1に示すように、本実施形態の液晶表示装置1は、アレイ基板2と、対向基板3と、アレイ基板2と対向基板3とを所定の間隔をおいて貼り合わせるシール材(図示略)と、アレイ基板2と対向基板3とシール材とにより囲まれた空間内に封入された液晶層(図示略)と、を備えている。液晶表示装置1は、その他、透過型液晶表示装置であればバックライト、一対の偏光板等を備えているが、これらは周知の構成であるため、説明および図示を省略する。
表示領域4は、複数のゲート線5と複数のデータ線6とを備えている。複数のゲート線5は、互いに平行に配置され、一方向(図1のx軸方向)に延在している。複数のデータ線6は、互いに平行に配置され、ゲート線5の延在方向に直交する方向(図1のy軸方向)に延在している。隣り合うゲート線5と隣り合うデータ線6とに囲まれた領域は、赤(R)のドット7R、緑(G)のドット7G、青(B)のドット7Bをそれぞれ構成する。
R,G,Bの3つのドット7R,7G,7Bで1つの画素8が構成される。ゲート5線とデータ線6との交差点の近傍に、画素スイッチング用の薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する、図示略)が備えられている。画素電極(図示略)は、TFTを介してゲート線5およびデータ線6に接続されている。表示領域4は、特許請求の範囲の「表示部」に相当する。
R,G,Bの3つのドット7R,7G,7Bで1つの画素8が構成される。ゲート5線とデータ線6との交差点の近傍に、画素スイッチング用の薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する、図示略)が備えられている。画素電極(図示略)は、TFTを介してゲート線5およびデータ線6に接続されている。表示領域4は、特許請求の範囲の「表示部」に相当する。
本実施形態の表示領域4においては、M(M:自然数)本のデータ線6とN(N:自然数)本のゲート線5とが互いに交差し、データ線6とゲート線5との交差に対応してM×N個のドットがマトリクス状に設けられている。例えば、表示領域4の画素数が水平方向で640、垂直方向で480であったとすると、データ線6の本数は1920本(640×3本)、ゲート線5の本数は480本である。
アレイ基板2および対向基板3の平面形状は、ともに長方形である。アレイ基板2の一辺(y軸方向に延在する辺)の長さは、対向基板3の対応する一辺の長さよりも長い。そのため、アレイ基板2の上端は、対向基板3の上端の外側に張り出している。アレイ基板2のうち、対向基板3の外側に張り出した部分を、以下、張り出し部2hと称する。アレイ基板2の張り出し部2hに、データドライバ10が実装されている。データドライバ10は、表示領域4の各データ線6にビデオ信号を供給する機能を有する。データドライバ10は、例えばICチップの形態でアレイ基板2に実装される。データドライバ10は、シフトレジスタ等を含む複数の機能ブロックを有しているが、これは周知の構成であるため、説明を省略する。
アレイ基板2の右辺および左辺に、走査線駆動回路11(ゲートドライバ)がそれぞれ設けられている。走査線駆動回路11は、表示領域4の各ゲート線5に走査信号を供給する機能を有する。表示領域4の複数のゲート線5のうち、例えば上から奇数番目のゲート線5は右辺側の走査線駆動回路11に接続され、上から偶数番目のゲート線5は左辺側の走査線駆動回路11に接続されている。走査線駆動回路11は、複数段のシフトレジスタ(図示略)を含み、シフトレジスタは、例えばアレイ基板にモノリシックに形成されたTFT(図示略)を含んで構成される。
デマルチプレクサ回路12は、複数のデータ線6とデータドライバ10との間に設けられている。デマルチプレクサ回路12は、データドライバ10の一つの出力端子から出力されるビデオ信号を複数のデータ線6に対して時分割で分配する機能を有する。
図2に示すように、デマルチプレクサ回路12は、m(m:自然数、m<M)本の信号入力線Vn,Vn+1と、k(k:自然数、本実施形態ではk=3、k=M/m)本の制御線BSW,GSW,RSWと、データ線6の本数と同じ数(M個)のサンプリング用トランジスタ13R,13G,13Bと、を備えている。信号入力線Vn,Vn+1には、ビデオ信号が入力される。制御線BSW,GSW,RSWには、サンプリング用トランジスタ13R,13G,13Bのオン/オフ動作を制御する制御信号が入力される。サンプリング用トランジスタ13R,13G,13Bは、各信号入力線Vn,Vn+1と各データ線SLRn,SLGn,SLBn,SLRn+1,SLGn+1,SLBn+1との間に接続されている。
図2では、デマルチプレクサ回路12のm本の信号入力線のうち、n本目の信号入力線Vnと(n+1)本目の信号入力線Vn+1とに係る回路部分のみを抜き出して示す。また、各データ線6を区別するために、以降、各データ線6に、符号SLRn,SLGn,SLBn,SLRn+1,SLGn+1,SLBn+1を付す。
例えば、信号入力線Vnに、3本のデータ線SLRn、SLGn、SLBnの各々に供給すべきビデオ信号S1,S2,S3がシリアルに入力される。一方、3本の制御線BSW,GSW,RSWには、それぞれ異なるタイミングで立ち上がり、サンプリング用トランジスタ13R,13G,13Bをオン状態とするパルスを有する制御信号がそれぞれ入力される。このとき、サンプリング用トランジスタ13R,サンプリング用トランジスタ13G,サンプリング用トランジスタ13Bが順次オン状態となり、ビデオ信号S1,S2,S3は、時分割で3本のデータ線SLRn、SLGn、SLBnの各々に分配される。信号入力線Vn+1についても同様である。
図2の等価回路図で示したデマルチプレクサ回路12を実際のパターンで実現した一つの例が図3である。
図3に示すように、3本の制御線BSW,GSW,RSWは、互いに平行に配置され、x方向に延在している。信号入力線Vn、信号入力線Vn+1は、制御線BSW,GSW,RSWと直交するように配置されている。
信号入力線Vnに接続される回路と信号入力線Vn+1に接続される回路とは同じパターンの繰り返しであるため、以下、信号入力線Vnに接続される回路パターンで代表して説明する。各制御線BSW,GSW,RSWと各データ線SLRn、SLGn、SLBnとの間には1個のサンプリング用トランジスタ13B1,13R2,13G2が接続されている。
図3に示すように、3本の制御線BSW,GSW,RSWは、互いに平行に配置され、x方向に延在している。信号入力線Vn、信号入力線Vn+1は、制御線BSW,GSW,RSWと直交するように配置されている。
信号入力線Vnに接続される回路と信号入力線Vn+1に接続される回路とは同じパターンの繰り返しであるため、以下、信号入力線Vnに接続される回路パターンで代表して説明する。各制御線BSW,GSW,RSWと各データ線SLRn、SLGn、SLBnとの間には1個のサンプリング用トランジスタ13B1,13R2,13G2が接続されている。
以下、説明を簡略化するため、「サンプリング用トランジスタ」を単に「トランジスタ」と称する。トランジスタは、具体的には、アレイ基板2上にモノリシックに形成された薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)で構成することができる。また、以下の説明で用いる「制御電極」はTFTの「ゲート」に相当し、「入力電極」はTFTの「ソース」に相当し、「出力電極」はTFTの「ドレイン」に相当する。
信号入力線Vnに接続される回路パターンは、合計3個のトランジスタ13B1,13R2,13G2を有している。本実施形態の場合、3個のトランジスタ13B1,13R2,13G2は、分岐した制御電極を有する第1トランジスタ13B1と、直線状の制御電極を有する第2トランジスタ13R2,13G2と、を含む。第1トランジスタ13B1は、制御線BSW,GSW,RSWに相対的に近い位置に配置され、第2トランジスタ13R2,13G2は、制御線BSW,GSW,RSWから相対的に遠い位置に配置されている。以下、トランジスタの位置を、制御線BSW,GSW,RSWに近い側から遠い側に向けて順次、D1段目、D2段目と称して説明する。
入力電極15は、コンタクト16を介して信号入力線Vnに接続されている。入力電極15は、各トランジスタ13B1,13R2,13G2の形成領域に延在する第1枝部15aと第2枝部15bと第3枝部15cとを備え、3個のトランジスタ13B1,13R2,13G2で共用の入力電極として機能する。
D1段目の青色用第1トランジスタ13B1は、青色ドットにビデオ信号を供給するデータ線SLBnに接続されている。青色用第1トランジスタ13B1は、第1枝部17aと第2枝部17bとに分岐した制御電極17と、第1枝部17aと第2枝部17bとの間に配置された出力電極18と、第1枝部17aと第2枝部17bとの外側に配置された入力電極15の第1枝部15aおよび第2枝部15bと、半導体層19と、を備えている。
制御電極17は、コンタクト20を介して青色ドット用制御線BSWに接続されている。半導体層19は、制御電極17の第1枝部17aと第2枝部17bとを跨ぐように設けられている。半導体層19は、複数のコンタクト21を介して入力電極15の第1枝部15aと第2枝部15bとに接続されている。半導体層19は、複数のコンタクト22を介して出力電極18に接続されている。
D2段目の緑色用第2トランジスタ13G2は、緑色ドットにビデオ信号を供給するデータ線SLGnに接続されている。緑色用第2トランジスタ13G2は、直線状に延在する制御電極24と、制御電極24の一方に配置された出力電極25と、制御電極24の他方に配置された入力電極15の第3枝部15cと、半導体層27と、を備えている。
制御電極24は、コンタクト28を介して緑色ドット用制御線GSWに接続されている。半導体層27は、制御電極24と後述する赤色用第2トランジスタ13R2の制御電極32とを跨ぐように設けられている。半導体層27は、複数のコンタクト29を介して入力電極15の第3枝部15cに接続されている。半導体層27は、複数のコンタクト30を介して出力電極25に接続されている。
D2段目の赤色用第2トランジスタ13R2は、赤色ドットにビデオ信号を供給するデータ線SLRnに接続されている。赤色用第2トランジスタ13R2は、直線状に延在する制御電極32と、制御電極32の一方に配置された出力電極33と、制御電極32の他方に配置された入力電極15の第3枝部15cと、半導体層27と、を備えている。
制御電極32は、コンタクト35を介して赤色ドット用制御線RSWに接続されている。半導体層27は、制御電極32と制御電極24とを跨ぐように設けられている。半導体層27は、複数のコンタクト37を介して出力電極33に接続されている。
このように、D2段目の緑色用第2トランジスタ13G2と赤色用第2トランジスタ13R2とは、制御線BSW,GSW,RSWの延在方向(x方向)に並んで配置されている。緑色用第2トランジスタ13G2と赤色用第2トランジスタ13R2とは、入力電極15(第3枝部15c)と半導体層27とを共用している。青色用第1トランジスタ13B1の入力電極15の第2枝部15bと、緑色用第2トランジスタ13G2の出力電極25の一部と、は、データ線の延在方向(y方向)に延在する同一直線上に配置されている。これにより、青色用第1トランジスタ13B1のx方向における占有部分PBと、緑色用第2トランジスタ13G2のx方向における占有部分PGと、は一部重なっている。
ここで、第1比較例のデマルチプレクサ回路を考える。
図7に示すように、第1比較例のデマルチプレクサ回路101は、全てのトランジスタ102R,102G,102Bを制御線BSW,GSW,RSWの延在方向(x方向)に直線状に並べて配置したものである。図7において、トランジスタ102R,102G,102Bを除いて、本実施形態の図3と共通の構成要素には同一の符号を付す。この配置では、制御線BSW,GSW,RSWの延在方向(x方向)の回路全体の寸法が極めて大きくなり、ドット間のピッチ(データ線のピッチ)が狭くなった場合、この配置を採用することが難しくなる。
図7に示すように、第1比較例のデマルチプレクサ回路101は、全てのトランジスタ102R,102G,102Bを制御線BSW,GSW,RSWの延在方向(x方向)に直線状に並べて配置したものである。図7において、トランジスタ102R,102G,102Bを除いて、本実施形態の図3と共通の構成要素には同一の符号を付す。この配置では、制御線BSW,GSW,RSWの延在方向(x方向)の回路全体の寸法が極めて大きくなり、ドット間のピッチ(データ線のピッチ)が狭くなった場合、この配置を採用することが難しくなる。
次に、トランジスタを横一列に並べることに代えて、複数のトランジスタのうちの一部を縦方向に並べた第2比較例のデマルチプレクサ回路を考える。
図8に示すように、第2比較例のデマルチプレクサ回路201は、複数のトランジスタ202R,202G,202BをD1段目、D2段目の2段に分けて配置したものである。図8において、トランジスタ202R,202G,202Bを除いて、本実施形態の図3と共通の構成要素には同一の符号を付す。この例では、青色用トランジスタ202BがD1段目に配置され、緑色用トランジスタ202Gおよび赤色用トランジスタ202RはD2段目に配置されている。緑色用トランジスタ202Gと赤色用トランジスタ202Rとは入力電極203と半導体層204とを共用しているものの、青色用トランジスタ202B、緑色用トランジスタ202Gおよび赤色用トランジスタ202Rは、全て同じ形状であり、同じ寸法である。各トランジスタ202R,202G,202Bのy方向寸法を例えば100μmとすると、デマルチプレクサ回路201全体のy方向寸法は200μm程度となる。
図8に示すように、第2比較例のデマルチプレクサ回路201は、複数のトランジスタ202R,202G,202BをD1段目、D2段目の2段に分けて配置したものである。図8において、トランジスタ202R,202G,202Bを除いて、本実施形態の図3と共通の構成要素には同一の符号を付す。この例では、青色用トランジスタ202BがD1段目に配置され、緑色用トランジスタ202Gおよび赤色用トランジスタ202RはD2段目に配置されている。緑色用トランジスタ202Gと赤色用トランジスタ202Rとは入力電極203と半導体層204とを共用しているものの、青色用トランジスタ202B、緑色用トランジスタ202Gおよび赤色用トランジスタ202Rは、全て同じ形状であり、同じ寸法である。各トランジスタ202R,202G,202Bのy方向寸法を例えば100μmとすると、デマルチプレクサ回路201全体のy方向寸法は200μm程度となる。
これに対して、図3に示すように、本実施形態のデマルチプレクサ回路12では、青色用第1トランジスタ13B1の制御電極17を分岐させ、制御電極17の第1枝部17aの両側に配置された入力電極15の第1枝部15aおよび出力電極18からなるトランジスタと、制御電極17の第2枝部17bの両側に配置された入力電極15の第2枝部15bおよび出力電極18からなるトランジスタと、を直列に接続した形態とした。青色用第1トランジスタ13B1をこのような形態としたことにより、y方向寸法を他のトランジスタに比べて半分にしても、実効的なチャネル幅は他のトランジスタと変わらず、駆動能力は他のトランジスタと変わらない。したがって、上記の第2比較例のトランジスタと同等の駆動能力を、y方向寸法が50μmのトランジスタで実現できる。
その結果、D1段目のトランジスタ部分のy方向寸法が50μm程度、D2段目のトランジスタ部分のy方向寸法が100μm程度となり、デマルチプレクサ回路12の全体のy方向寸法は150μm程度となる。すなわち、図3の本実施形態のデマルチプレクサ回路12のy方向寸法は、図8の第2比較例のデマルチプレクサ回路201のy方向寸法と比べて50μm程度短くなる。
このように、本実施形態のデマルチプレクサ回路12によれば、分岐した制御電極17を有する青色用第1トランジスタ13B1、直線状の制御電極24を有する緑色用第2トランジスタ13G2、および直線状の制御電極32を有する赤色用第2トランジスタ13R2を組み合わせたことにより、デマルチプレクサ回路12の占有面積を低減し、液晶表示装置1の狭額縁化を実現することができる。
本実施形態では、分岐した制御電極を有するトランジスタを青色用トランジスタに割り当て、直線状の制御電極を有するトランジスタを緑色用トランジスタおよび赤色用トランジスタに割り当てたが、この構成に限るものではない。分岐した制御電極を有するトランジスタを青色用トランジスタ、緑色用トランジスタ、赤色用トランジスタのいずれに割り当ててもよく、その場合、直線状の制御電極を有するトランジスタを残りのトランジスタに割り当てればよい。
[第2実施形態]
以下、本発明の第2実施形態について、図4を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、デマルチプレクサ回路のトランジスタ構成が第1実施形態と異なる。
図4は、本実施形態のデマルチプレクサ回路のパターンを示す平面図である。
図4において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第2実施形態について、図4を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、デマルチプレクサ回路のトランジスタ構成が第1実施形態と異なる。
図4は、本実施形態のデマルチプレクサ回路のパターンを示す平面図である。
図4において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
図4に示すように、本実施形態のデマルチプレクサ回路42において、入力電極43は、コンタクト16を介して信号入力線Vnに接続されている。入力電極43は、各トランジスタ44B2,44R2,44G1の形成領域に延在する第1枝部43aと第2枝部43bと第3枝部43cとを備え、3個のトランジスタ44B2,44R2,44G1で共用の入力電極として機能する。
第1実施形態では、分岐した制御電極を有するトランジスタをD1段目に配置し、直線状の制御電極を有するトランジスタをD2段目に配置した。これに対して、本実施形態では、直線状の制御電極を有するトランジスタをD1段目に配置し、分岐した制御電極を有するトランジスタをD2段目に配置した点が第1実施形態と異なる。
D1段目の青色用第2トランジスタ44B2は、青色ドットにビデオ信号を供給するデータ線SLBnに接続されている。青色用第2トランジスタ44B2は、直線状に延在する制御電極45と、制御電極45の一方に配置された出力電極46と、制御電極45の他方に配置された入力電極43の第1枝部43aと、半導体層47と、を備えている。
制御電極45は、コンタクト48を介して青色ドット用制御線BSWに接続されている。半導体層47は、複数のコンタクト49を介して入力電極43の第1枝部43aに接続されている。半導体層47は、複数のコンタクト50を介して出力電極46に接続されている。
D1段目の赤色用第2トランジスタ44R2は、赤色ドットにビデオ信号を供給するデータ線SLRnに接続されている。赤色用第2トランジスタ44R2は、直線状に延在する制御電極52と、制御電極52の一方に配置された出力電極53と、制御電極52の他方に配置された入力電極43の第3枝部43cと、半導体層54と、を備えている。
制御電極52は、コンタクト55を介して赤色ドット用制御線RSWに接続されている。半導体層54は、複数のコンタクト56を介して入力電極43の第3枝部43cに接続されている。半導体層54は、複数のコンタクト57を介して出力電極53に接続されている。
D2段目の緑色用第1トランジスタ44G1は、緑色ドットにビデオ信号を供給するデータ線SLGnに接続されている。緑色用第1トランジスタ44G1は、第1枝部59aと第2枝部59bとに分岐した制御電極59と、第1枝部59aと第2枝部59bとの間に配置された入力電極43の第2枝部43bと、第1枝部59aと第2枝部59bとの外側に配置された出力電極60と、半導体層61と、を備えている。
制御電極59は、コンタクト62を介して緑色ドット用制御線GSWに接続されている。半導体層61は、制御電極59の第1枝部59aと第2枝部59bとを跨ぐように設けられている。半導体層61は、複数のコンタクト63を介して入力電極43の第2枝部43bに接続されている。半導体層61は、複数のコンタクト64を介して出力電極60に接続されている。
D1段目の青色用第2トランジスタ44B2と赤色用第2トランジスタ44R2とは、制御線BSW,GSW,RSWの延在方向(x方向)に並んで配置されている。青色用第2トランジスタ44B2のx方向における占有部分PBと、緑色用第1トランジスタ44G1のx方向における占有部分PGと、は一部重なっている。赤色用第2トランジスタ44R2のx方向における占有部分PRと、緑色用第1トランジスタ44G1のx方向における占有部分PGと、は一部重なっている。
本実施形態のデマルチプレクサ回路42によれば、分岐した制御電極59を有する緑色用第1トランジスタ44G1、直線状の制御電極45を有する青色用第2トランジスタ44B2、および直線状の制御電極52を有する赤色用第2トランジスタ44R2を組み合わせたことにより、デマルチプレクサ回路42の占有面積を低減し、液晶表示装置の狭額縁化を実現することができる。
本実施形態では、分岐した制御電極を有するトランジスタを緑色用トランジスタに割り当て、直線状の制御電極を有するトランジスタを青色用トランジスタおよび赤色用トランジスタに割り当てたが、この構成に限るものではない。分岐した制御電極を有するトランジスタを青色用トランジスタ、緑色用トランジスタ、赤色用トランジスタのいずれに割り当ててもよく、その場合、直線状の制御電極を有するトランジスタを残りのトランジスタに割り当てればよい。
[第3実施形態]
以下、本発明の第3実施形態について、図5を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、デマルチプレクサ回路のトランジスタ構成が第1実施形態と異なる。
図5は、本実施形態のデマルチプレクサ回路のパターンを示す平面図である。
図5において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第3実施形態について、図5を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、デマルチプレクサ回路のトランジスタ構成が第1実施形態と異なる。
図5は、本実施形態のデマルチプレクサ回路のパターンを示す平面図である。
図5において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
図5に示すように、本実施形態のデマルチプレクサ回路72において、入力電極73は、コンタクト16を介して信号入力線Vnに接続されている。入力電極73は、各トランジスタ74B1,74G2,74R2の形成領域に延在する第1枝部73aと第2枝部73bとを備え、3個のトランジスタ74B1,74G2,74R2で共用の入力電極として機能する。
第1、第2実施形態では、分岐した制御電極を有するトランジスタと直線状の制御電極を有するトランジスタとをD1段目、D2段目の2段に配置した。これに対して、本実施形態では、3つのトランジスタ74B1,74G2,74R2を3段に配置した点が第1、第2実施形態と異なる。本実施形態では、トランジスタの位置を、制御線BSW,GSW,RSWに近い側から遠い側に向けて順次、D1段目、D2段目、D3段目と称して説明する。
D1段目の青色用第1トランジスタ74B1は、青色ドットにビデオ信号を供給するデータ線SLBnに接続されている。青色用第1トランジスタ74B1は、第1枝部75aと第2枝部75bとに分岐した制御電極75と、第1枝部75aと第2枝部75bとの間に配置された出力電極76と、第1枝部75aと第2枝部75bとの外側に配置された入力電極73と、半導体層77と、を備えている。
制御電極75は、コンタクト78を介して青色ドット用制御線BSWに接続されている。半導体層77は、制御電極75の第1枝部75aと第2枝部75bとを跨ぐように設けられている。半導体層77は、複数のコンタクト79を介して入力電極73の第1枝部73aと第2枝部73bとに接続されている。また、半導体層77は、複数のコンタクト80を介して出力電極76に接続されている。
D2段目の緑色用第2トランジスタ74G2は、緑色ドットにビデオ信号を供給するデータ線SLGnに接続されている。緑色用第2トランジスタ74G2は、直線状に延在する制御電極82と、制御電極82の一方に配置された出力電極83と、制御電極82の他方に配置された入力電極73の第2枝部73bと、半導体層84と、を備えている。
制御電極82は、コンタクト85を介して緑色ドット用制御線GSWに接続されている。半導体層84は、複数のコンタクト86を介して入力電極73の第2枝部73bに接続されている。半導体層84は、複数のコンタクト87を介して出力電極83に接続されている。
D3段目の赤色用第2トランジスタ74R2は、赤色ドットにビデオ信号を供給するデータ線SLRnに接続されている。赤色用第2トランジスタ74R2は、直線状に延在する制御電極89と、制御電極89の一方に配置された出力電極90と、制御電極89の他方に配置された入力電極73の第2枝部73bと、半導体層91と、を備えている。
制御電極89は、コンタクト92を介して赤色ドット用制御線RSWに接続されている。半導体層91は、複数のコンタクト93を介して入力電極73の第2枝部73bに接続されている。半導体層91は、複数のコンタクト94を介して出力電極90に接続されている。
D2段目の緑色用第2トランジスタ74G2とD3段目の赤色用第2トランジスタ74R2とは、データ線の延在方向(y方向)に並んで配置されている。3個のトランジスタ74B1,74G2,74R2に共通の入力電極となる第2枝部73bは直線状に延在している。青色用第1トランジスタ74B1の出力電極76の一部と緑色用第2トランジスタ74G2の出力電極83の一部と赤色用第2トランジスタ74R2の出力電極90の一部とは、データ線の延在方向(y方向)と平行に延在する同一直線上に配置されている。
したがって、各出力電極76,83,90と各データ線との接続部分は、互いに接触しないように折り曲げられた形状を有している。
したがって、各出力電極76,83,90と各データ線との接続部分は、互いに接触しないように折り曲げられた形状を有している。
以上の配置により、緑色用第2トランジスタ74G2のx方向における占有部分PGと、赤色用第2トランジスタ74R2のx方向における占有部分PRと、は略完全に重なっている。青色用第1トランジスタ74B1のx方向における占有部分PBと、緑色用第2トランジスタ74G2のx方向における占有部分PGおよび赤色用第2トランジスタ74R2のx方向における占有部分PRと、は一部重なっている。
本実施形態のデマルチプレクサ回路72によれば、分岐した制御電極75を有する青色用第1トランジスタ74B1と、直線状の制御電極82を有する緑色用第2トランジスタ74G2および直線状の制御電極89を有する赤色用第2トランジスタ74R2と、を組み合わせたことにより、デマルチプレクサ回路72の占有面積を低減し、液晶表示装置の狭額縁化を実現することができる。
本実施形態のデマルチプレクサ回路72では、3個のトランジスタ74B1,74G2,74R2を3段に配置しているため、第1、第2実施形態のデマルチプレクサ回路に比べてy方向寸法が大きくなる。しかしながら、各トランジスタ74B1,74G2,74R2のx方向における占有部分PB,PG,PRの重なりが第1、第2実施形態に比べて多いため、デマルチプレクサ回路72の全体のx方向寸法は第1、第2実施形態に比べて小さくなる。そのため、本実施形態のデマルチプレクサ回路72は、データ線のピッチが狭い液晶表示装置に好適に適用することができる。
本実施形態では、分岐した制御電極を有するトランジスタをD1段目の青色用トランジスタに割り当て、直線状の制御電極を有するトランジスタをD2段目の緑色用トランジスタおよびD3段目の赤色用トランジスタに割り当てたが、トランジスタの形状と配置はこれに限ることなく、適宜変更が可能である。
[第4実施形態]
以下、本発明の第4実施形態について、図6を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、デマルチプレクサ回路のトランジスタ構成が第1実施形態と異なる。
図6は、本実施形態のデマルチプレクサ回路のパターンを示す平面図である。
図6において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第4実施形態について、図6を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、デマルチプレクサ回路のトランジスタ構成が第1実施形態と異なる。
図6は、本実施形態のデマルチプレクサ回路のパターンを示す平面図である。
図6において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
図6に示す本実施形態のデマルチプレクサ回路66のうち、D1段目の青色用第1トランジスタ13B1の構成は、第1実施形態のデマルチプレクサ回路12と共通である。D2段目の緑色用第2トランジスタおよび赤色用第2トランジスタの構成は、第1実施形態のデマルチプレクサ回路12と異なる。第1実施形態のデマルチプレクサ回路12では、緑色用第2トランジスタ、赤色用第2トランジスタの各々は、y方向の寸法が長い1個のトランジスタで構成されていた。これに対し、本実施形態のデマルチプレクサ回路66では、緑色用第2トランジスタ、赤色用第2トランジスタの各々は、y方向で分割された2個のトランジスタで構成されている。
図6に示すように、本実施形態のデマルチプレクサ回路66において、D2段目の緑色用第2トランジスタは、半導体層27Aを有するトランジスタ13G2−1と、半導体層27Bを有するトランジスタ13G2−2と、がy方向に並んだ構成を有している。同様に、D2段目の赤色用第2トランジスタは、半導体層27Aを有するトランジスタ13R2−1と、半導体層27Bを有するトランジスタ13R2−2と、がy方向に並んだ構成を有している。トランジスタ13G2−1とトランジスタ13R2−1とは、1つの半導体層27Aを共有している。トランジスタ13G2−2とトランジスタ13R2−2とは、1つの半導体層27Bを共有している。その他、各トランジスタの制御電極、出力電極、入力電極等の構成は、第1実施形態と共通である。
本実施形態のデマルチプレクサ回路66においても、分岐した制御電極17を有する青色用第1トランジスタ13B1、直線状の制御電極24を有する緑色用第2トランジスタ13G2−1,13G2−2、および直線状の制御電極32を有する赤色用第2トランジスタ13R2−1,13R2−2を組み合わせたことにより、第1実施形態と同様、デマルチプレクサ回路66の占有面積を低減し、液晶表示装置の狭額縁化を実現することができる。
本実施形態では、D2段目の緑色用第2トランジスタおよび赤色用第2トランジスタを、分割された2個のトランジスタで構成したが、トランジスタの分割数は2個に限るものではない。
本実施形態では、D2段目の緑色用第2トランジスタおよび赤色用第2トランジスタを、分割された2個のトランジスタで構成したが、トランジスタの分割数は2個に限るものではない。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば上記実施形態では、6個のコンタクトを用いて入力電極もしくは出力電極と半導体層とを接続する形態でトランジスタを設計したが、特にこの形態に限ることなく、設計変更は適宜可能である。また、各配線の引き回しについても適宜変更が可能である。1本の信号入力線から3本のデータ線にビデオ信号を分配する構成に限ることなく、例えば4色のドットで一つの画素を構成する場合、1本の信号入力線から4本のデータ線にビデオ信号を分配する構成としてもよい。
また、第1トランジスタとして、制御電極の先端側が2本に分岐し、第1枝部と第2枝部とを有するトランジスタの例を示したが、制御電極の枝部の本数は2本に限ることなく、制御電極は3本以上の枝部を有していてもよい。
例えば上記実施形態では、6個のコンタクトを用いて入力電極もしくは出力電極と半導体層とを接続する形態でトランジスタを設計したが、特にこの形態に限ることなく、設計変更は適宜可能である。また、各配線の引き回しについても適宜変更が可能である。1本の信号入力線から3本のデータ線にビデオ信号を分配する構成に限ることなく、例えば4色のドットで一つの画素を構成する場合、1本の信号入力線から4本のデータ線にビデオ信号を分配する構成としてもよい。
また、第1トランジスタとして、制御電極の先端側が2本に分岐し、第1枝部と第2枝部とを有するトランジスタの例を示したが、制御電極の枝部の本数は2本に限ることなく、制御電極は3本以上の枝部を有していてもよい。
本発明の表示装置は、液晶表示装置に限定されるものではなく、デマルチプレクサ回路を備えた各種の表示装置に適用が可能である。例えば本発明の表示装置は、白の帯電粒子と黒の帯電粒子とを封入したマイクロカプセルを用いた電子ペーパーであってもよい。あるいは、本発明の表示装置は、電荷の注入により発光を生じる有機発光層を表示媒体とした有機エレクトロルミネッセンス表示装置であってもよい。
本発明は、液晶表示装置、電子ペーパー、有機エレクトロルミネッセンス表示装置等の各種表示装置に利用が可能である。
1…液晶表示装置(表示装置)、4…表示領域(表示部)、5…ゲート線、6…データ線、10…データドライバ、11…走査線駆動回路(ゲートドライバ)、12,42,66,72…デマルチプレクサ回路、13R,13G,13B,13R2,13R2−1,13R2−2,13G2,13G2−1,13G2−2,13B1,44B2,44R2,44G1,74B1,74G2,74R2…サンプリング用トランジスタ、15,43,73…入力電極、17,24,32,45,52,59,75,82,89…制御電極、17a,59a,75a…第1枝部、17b,59b,75b…第2枝部、18,25,33,46,53,60,76,83,90…出力電極、Vn,Vn+1…信号入力線、BSW,GSW,RSW…制御線、SLRn,SLGn,SLBn,SLRn+1,SLGn+1,SLBn+1…データ線。
Claims (10)
- M(M:自然数)本のデータ線とN(N:自然数)本のゲート線とが互いに交差し、前記データ線と前記ゲート線との交差に対応してM×N個のドットがマトリクス状に設けられた表示部と、
ビデオ信号を出力するデータドライバと、
前記M本のデータ線に対して前記データドライバから出力されたビデオ信号を時分割で分配するデマルチプレクサ回路と、
前記N本のゲート線に走査信号を出力するゲートドライバと、
を備え、
前記デマルチプレクサ回路は、前記ビデオ信号が入力されるm(m:自然数、m<M)本の信号入力線と、制御信号が入力されるk(k:自然数、k=M/m)本の制御線と、前記信号入力線と前記データ線との間に接続されたM個のサンプリング用トランジスタと、を備え、
1本の前記信号入力線に接続されたk個の前記サンプリング用トランジスタが、第1サンプリング用トランジスタと第2サンプリング用トランジスタとを含み、
前記第1サンプリング用トランジスタは、第1枝部と第2枝部とを有する制御電極と、前記第1枝部と前記第2枝部との間に配置された入力電極、出力電極のいずれか一方と、前記第1枝部と前記第2枝部との外側に配置された入力電極、出力電極のいずれか他方と、を備え、
前記入力電極が前記信号入力線に接続され、前記出力電極が前記データ線に接続されたことを特徴とする表示装置。 - 前記第2サンプリング用トランジスタは、直線状に延在する制御電極と、前記制御電極の一方に配置された入力電極と、前記制御電極の他方に配置された出力電極と、を備えたことを特徴とする請求項1に記載の表示装置。
- 前記第1サンプリング用トランジスタと前記第2サンプリング用トランジスタとが、前記データ線の延在方向において異なる位置に配置されていることを特徴とする請求項2に記載の表示装置。
- 前記第1サンプリング用トランジスタが前記制御線に相対的に近い位置に配置され、前記第2サンプリング用トランジスタが前記制御線から相対的に遠い位置に配置され、
前記第1サンプリング用トランジスタの前記出力電極が前記第1枝部と前記第2枝部との間に配置され、前記第1サンプリング用トランジスタの前記入力電極が前記第1枝部と前記第2枝部との外側に配置されたことを特徴とする請求項3に記載の表示装置。 - 前記第2サンプリング用トランジスタが、前記制御線の延在方向に配置された複数のサンプリング用トランジスタで構成されていることを特徴とする請求項4に記載の表示装置。
- 前記制御線の延在方向に隣り合うサンプリング用トランジスタが、前記入力電極を共有していることを特徴とする請求項5に記載の表示装置。
- 前記第2サンプリング用トランジスタが、前記データ線の延在方向に配置された複数のサンプリング用トランジスタで構成されていることを特徴とする請求項4に記載の表示装置。
- 前記第1サンプリング用トランジスタが前記制御線から相対的に遠い位置に配置され、前記第2サンプリング用トランジスタが前記制御線に相対的に近い位置に配置され、
前記第1サンプリング用トランジスタの前記入力電極が前記第1枝部と前記第2枝部との間に配置され、前記第1サンプリング用トランジスタの前記出力電極が前記第1枝部と前記第2枝部との外側に配置されたことを特徴とする請求項3に記載の表示装置。 - 前記第2サンプリング用トランジスタが、前記制御線の延在方向に配置された複数のサンプリング用トランジスタで構成されていることを特徴とする請求項8に記載の表示装置。
- 前記kが3であり、
前記k本の制御線が、赤色ドット用制御線、緑色ドット用制御線、および青色ドット用制御線であり、
赤色ドットと緑色ドットと青色ドットとにより一つの画素が構成されていることを特徴とする請求項1から請求項9までのいずれか一項に記載の表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007476 | 2013-01-18 | ||
JP2013007476 | 2013-01-18 | ||
PCT/JP2014/050412 WO2014112459A1 (ja) | 2013-01-18 | 2014-01-14 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6005184B2 true JP6005184B2 (ja) | 2016-10-12 |
JPWO2014112459A1 JPWO2014112459A1 (ja) | 2017-01-19 |
Family
ID=51209549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014557452A Active JP6005184B2 (ja) | 2013-01-18 | 2014-01-14 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9842559B2 (ja) |
JP (1) | JP6005184B2 (ja) |
CN (1) | CN104956427B (ja) |
WO (1) | WO2014112459A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016109845A (ja) * | 2014-12-05 | 2016-06-20 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6639866B2 (ja) | 2015-10-30 | 2020-02-05 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN205336415U (zh) * | 2016-02-06 | 2016-06-22 | 京东方科技集团股份有限公司 | 多路分配器电路、信号线电路及相应的输出电路和显示装置 |
CN107644616B (zh) | 2016-07-22 | 2020-01-07 | 上海和辉光电有限公司 | 一种显示装置 |
JP6773277B2 (ja) * | 2016-08-05 | 2020-10-21 | 天馬微電子有限公司 | 表示装置 |
WO2018190396A1 (ja) * | 2017-04-13 | 2018-10-18 | シャープ株式会社 | アクティブマトリクス基板 |
CN110692125B (zh) * | 2017-05-31 | 2023-10-27 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
JP6531787B2 (ja) * | 2017-06-26 | 2019-06-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
CN110197636A (zh) * | 2019-06-28 | 2019-09-03 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
CN110189725A (zh) * | 2019-06-28 | 2019-08-30 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
JP7438044B2 (ja) | 2020-07-10 | 2024-02-26 | シャープ株式会社 | アクティブマトリクス基板およびこれを備える表示装置 |
JP2022085123A (ja) * | 2020-11-27 | 2022-06-08 | セイコーエプソン株式会社 | 回路装置及び電気光学装置 |
CN114115606B (zh) * | 2021-11-30 | 2023-07-25 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484297A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Display device |
JP2005227513A (ja) * | 2004-02-12 | 2005-08-25 | Casio Comput Co Ltd | 表示装置 |
JP2007041229A (ja) * | 2005-08-02 | 2007-02-15 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型液晶表示装置 |
JP2012227316A (ja) * | 2011-04-19 | 2012-11-15 | Mitsubishi Electric Corp | フォトセンサ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100578914B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 |
JP2006106584A (ja) * | 2004-10-08 | 2006-04-20 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP4466710B2 (ja) * | 2007-10-04 | 2010-05-26 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
KR101407302B1 (ko) * | 2007-12-27 | 2014-06-13 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
JP4674280B2 (ja) * | 2008-03-13 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | デマルチプレクサ、それを用いた電子装置、液晶表示装置 |
CN102081246A (zh) * | 2009-12-01 | 2011-06-01 | 群康科技(深圳)有限公司 | 液晶显示面板及液晶显示装置 |
EP2562739B1 (en) * | 2010-04-22 | 2016-11-23 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
-
2014
- 2014-01-14 WO PCT/JP2014/050412 patent/WO2014112459A1/ja active Application Filing
- 2014-01-14 CN CN201480005103.5A patent/CN104956427B/zh active Active
- 2014-01-14 JP JP2014557452A patent/JP6005184B2/ja active Active
- 2014-01-14 US US14/761,031 patent/US9842559B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484297A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Display device |
JP2005227513A (ja) * | 2004-02-12 | 2005-08-25 | Casio Comput Co Ltd | 表示装置 |
JP2007041229A (ja) * | 2005-08-02 | 2007-02-15 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型液晶表示装置 |
JP2012227316A (ja) * | 2011-04-19 | 2012-11-15 | Mitsubishi Electric Corp | フォトセンサ |
Also Published As
Publication number | Publication date |
---|---|
WO2014112459A1 (ja) | 2014-07-24 |
CN104956427B (zh) | 2017-07-07 |
US20150356940A1 (en) | 2015-12-10 |
US9842559B2 (en) | 2017-12-12 |
JPWO2014112459A1 (ja) | 2017-01-19 |
CN104956427A (zh) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6005184B2 (ja) | 表示装置 | |
US10177172B2 (en) | Array substrate, display panel and display device including the same | |
JP6029247B2 (ja) | 液晶表示装置 | |
WO2018062023A1 (ja) | 表示パネル | |
US8941630B2 (en) | Device substrate | |
JP6080316B2 (ja) | 表示装置 | |
US9501960B2 (en) | Display panel | |
WO2014132799A1 (ja) | 表示装置 | |
US10319316B2 (en) | Electro-optical device including a plurality of scanning lines | |
JP2006209089A (ja) | 表示装置 | |
WO2017086273A1 (ja) | 表示基板及び表示装置 | |
JP2009198874A (ja) | 電気光学装置及び電子機器 | |
JP2017142304A (ja) | 表示装置 | |
JP2019203934A (ja) | 表示装置及び調光装置 | |
JP2015106109A (ja) | 電気光学装置、及び電子機器 | |
JP2013238829A (ja) | 液晶表示装置 | |
KR20080002336A (ko) | 액정표시장치 | |
JP4615245B2 (ja) | カラー画像表示装置 | |
JP6952239B2 (ja) | 表示装置 | |
KR102262709B1 (ko) | 평판표시장치 | |
JP2021063974A (ja) | 表示装置 | |
JP2005309201A (ja) | 配線基板及びこれを備えた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6005184 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |