CN110692125B - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN110692125B
CN110692125B CN201880036392.3A CN201880036392A CN110692125B CN 110692125 B CN110692125 B CN 110692125B CN 201880036392 A CN201880036392 A CN 201880036392A CN 110692125 B CN110692125 B CN 110692125B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
region
active matrix
tfts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880036392.3A
Other languages
English (en)
Other versions
CN110692125A (zh
Inventor
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110692125A publication Critical patent/CN110692125A/zh
Application granted granted Critical
Publication of CN110692125B publication Critical patent/CN110692125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的实施方式的有源矩阵基板具备：基板；多个第1TFT，其支撑于基板，设置在非显示区域；以及周边电路，其包含多个第1TFT。各第1TFT具有：第1栅极电极，其设置在基板上；第1栅极绝缘层，其覆盖第1栅极电极；第1氧化物半导体层，其隔着第1栅极绝缘层与第1栅极电极相对；以及第1源极电极和第1漏极电极，其连接到第1氧化物半导体层的源极接触区域和漏极接触区域。各第1TFT具有底部接触结构。第1栅极绝缘层的与沟道区域重叠的第1区域的厚度比第1栅极绝缘层的与源极接触区域和漏极接触区域重叠的第2区域的厚度小。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及有源矩阵基板及其制造方法，特别是涉及具备氧化物半导体TFT的有源矩阵基板及其制造方法。
背景技术
液晶显示装置等所使用的有源矩阵基板具有：显示区域，其具有多个像素；以及显示区域以外的区域(非显示区域或边框区域)。在显示区域中按每个像素设置有薄膜晶体管(Thin Film Transistor；以下，称为“TFT”)。作为TFT，已广泛使用将非晶硅膜作为活性层的TFT(以下，称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下，称为“多晶硅TFT”)。
最近，作为TFT的活性层的材料，已提出使用氧化物半导体来代替非晶硅、多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能比非晶硅TFT高速地动作。
在有源矩阵基板的非显示区域，有时会单片(一体)地形成驱动电路等周边电路。通过单片地形成驱动电路，实现非显示区域的窄小化、安装工序简化所带来的成本降低。例如，在非显示区域中，有时会单片地形成栅极驱动器电路，以COG(Chip on Glass：玻璃上芯片)方式安装源极驱动器电路。
在智能手机等窄边框化要求高的设备中，已提出不仅单片地形成栅极驱动器而且还单片地形成源极切换(Source Shared Driving：SSD；源极共享驱动)电路等多路分配电路(例如专利文献1)。SSD电路是从来自源极驱动器的各端子的1个视频信号线向多个源极配线分派(分配)视频数据的电路。通过搭载SSD电路，能使非显示区域中的配置端子部和配线的区域(端子部/配线形成区域)更窄。另外，来自源极驱动器的输出数量减少，能减小电路规模，因此能减少驱动器IC的成本。
驱动电路、SSD电路等周边电路包含TFT。在本说明书中，将在显示区域的各像素中作为开关元件配置的TFT称为“像素TFT”，将构成周边电路的TFT称为“电路TFT”。另外，将电路TFT中的构成驱动电路的TFT称为“驱动电路用TFT”，将在多路分配电路(SSD电路)中用作开关元件的TFT称为“DMX电路用TFT”。
如已说明的那样，氧化物半导体的迁移率虽然比非晶硅高，但现状是比多晶硅低。例如In-Ga-Zn-O系氧化物半导体(In：Ga：Zn＝1：1：1)的迁移率比多晶硅小约1个数量级。因此，氧化物半导体TFT与多晶硅TFT相比驱动能力较低(即导通电流较小)。因此，当有源矩阵基板使用氧化物半导体TFT时，与使用多晶硅TFT的情况相比，有时驱动能力会不足。例如，DMX电路用TFT被要求高的驱动能力。这是因为，多路分配电路需要以显示装置的驱动频率乘以分配数而得到的频率来驱动，并且要求DMX电路用TFT具有能在短期间内对源极总线进行充电的能力。
为了提高驱动能力(即，使导通电流增大)，可以考虑使氧化物半导体TFT采用“双栅结构”。在本说明书中，将在氧化物半导体层的基板侧及与基板相反的一侧分别配置有栅极电极的结构称为“双栅结构”。另外，将配置在氧化物半导体层的基板侧的栅极电极称为“下部栅极电极”，将配置在氧化物半导体层的上方的栅极电极称为“上部栅极电极”。
具备具有双栅结构的氧化物半导体TFT的有源矩阵基板例如公开于专利文献2。
现有技术文献
专利文献
专利文献1：国际公开第2011/118079号
专利文献2：国际公开第2016/076168号
发明内容
发明要解决的问题
然而，双栅结构的氧化物半导体TFT虽然TFT特性提高(导通电流增加)，但是由于其结构而寄生电容变大。寄生电容之所以变大，是因为在下部栅极电极与源极/漏极电极之间以及在上部栅极电极与源极/漏极电极之间分别形成寄生电容(静电电容)。
这样，当采用双栅结构时，虽然通过在氧化物半导体层的上下两侧配置栅极电极而导通电流增大，但是要充电的容量也会增加，因此在电路整体上充分提高充电能力是困难的。
本发明是鉴于上述问题而完成的，其目的在于既抑制寄生电容的增大又提高氧化物半导体TFT的驱动能力。
用于解决问题的方案
本发明的实施方式的有源矩阵基板具有：显示区域，其包含多个像素；以及非显示区域，其位于上述显示区域的周边，具备：基板；多个第1TFT，其支撑于上述基板，设置在上述非显示区域；以及周边电路，其包含上述多个第1TFT，上述多个第1TFT各自具有：第1栅极电极，其设置在上述基板上；第1栅极绝缘层，其覆盖上述第1栅极电极；第1氧化物半导体层，其隔着上述第1栅极绝缘层与上述第1栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；第1源极电极，其连接到上述第1氧化物半导体层的上述源极接触区域；以及第1漏极电极，其连接到上述第1氧化物半导体层的上述漏极接触区域，在上述有源矩阵基板中，上述多个第1TFT各自具有上述第1源极电极及上述第1漏极电极与上述第1氧化物半导体层的下表面接触的底部接触结构，上述第1栅极绝缘层的与上述沟道区域重叠的第1区域的厚度比上述第1栅极绝缘层的与上述源极接触区域和上述漏极接触区域重叠的第2区域的厚度小。
在某实施方式中，上述周边电路是多路分配电路。
在某实施方式中，上述有源矩阵基板还具备多个第2TFT，上述多个第2TFT支撑于上述基板，设置在上述显示区域和/或上述非显示区域，上述多个第2TFT各自具有：第2栅极电极，其设置在上述基板上；第2栅极绝缘层，其覆盖上述第2栅极电极；第2氧化物半导体层，其隔着上述第2栅极绝缘层与上述第2栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；第2源极电极，其连接到上述第2氧化物半导体层的上述源极接触区域；以及第2漏极电极，其连接到上述第2氧化物半导体层的上述漏极接触区域，上述多个第2TFT各自具有上述第2源极电极及上述第2漏极电极与上述第2氧化物半导体层的上表面接触的顶部接触结构。
在某实施方式中，上述第1栅极绝缘层的上述第1区域的厚度设定为，使得上述多个第1TFT中的每个第1TFT的栅极电容为上述多个第2TFT中的每个第2TFT的栅极电容的2倍以上。
在某实施方式中，上述有源矩阵基板还具备第3氧化物半导体层，上述第3氧化物半导体层覆盖上述第2氧化物半导体层的上述沟道区域，与上述第1氧化物半导体层由相同氧化物半导体膜形成。
在某实施方式中，上述多个第2TFT包含配置于上述多个像素中的每个像素的像素TFT。
在某实施方式中，上述有源矩阵基板还具备设置于上述非显示区域的驱动电路，上述多个第2TFT包含构成上述驱动电路的TFT。
在某实施方式中，上述第2氧化物半导体层具有层叠结构。
在某实施方式中，上述第1氧化物半导体层包含In-Ga-Zn-O系的半导体。
在某实施方式中，上述In-Ga-Zn-O系的半导体包含结晶质部分。
在本发明的实施方式的有源矩阵基板的制造方法中，上述有源矩阵基板具有：显示区域，其包含多个像素；以及非显示区域，其位于上述显示区域的周边，具备：基板；多个第1TFT，其支撑于上述基板，设置在上述非显示区域；以及周边电路，其包含上述多个第1TFT，上述多个第1TFT各自具有：第1栅极电极，其设置在上述基板上；第1栅极绝缘层，其覆盖上述第1栅极电极；第1氧化物半导体层，其隔着上述第1栅极绝缘层与上述第1栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；第1源极电极，其连接到上述第1氧化物半导体层的上述源极接触区域；以及第1漏极电极，其连接到上述第1氧化物半导体层的上述漏极接触区域，上述有源矩阵基板的制造方法包含：工序(A)，在上述基板上形成上述第1栅极电极；工序(B)，形成覆盖上述第1栅极电极的上述第1栅极绝缘层；工序(C)，在上述第1栅极绝缘层上形成上述第1源极电极和上述第1漏极电极；工序(D)，在上述工序(C)之后形成上述第1氧化物半导体层，其中，以上述第1源极电极及上述第1漏极电极与上述第1氧化物半导体层的下表面接触的方式形成上述第1氧化物半导体层；以及工序(E)，在上述工序(C)与上述工序(D)之间，使上述第1栅极绝缘层的在上述第1源极电极与上述第1漏极电极之间露出的第1区域比上述第1栅极绝缘层的与上述第1源极电极和上述第1漏极电极重叠的第2区域薄。
在某实施方式中，上述周边电路是多路分配电路。
在某实施方式中，在上述工序(E)中，将上述第1栅极绝缘层的上述第1区域变薄，以使得上述多个第1TFT中的每个第1TFT的栅极电容与不进行上述工序(E)的情况相比为2倍以上。
在某实施方式中，上述工序(B)包含：工序(B1)，形成覆盖上述第1栅极电极的氮化硅层；以及工序(B2)，在上述氮化硅层上形成氧化硅层，在上述工序(E)中，至少上述氧化硅层的位于上述第1区域的部分被除去。
在某实施方式中，上述有源矩阵基板的制造方法还包含：工序(F)，在上述工序(E)与上述工序(D)之间，使上述氮化硅层的位于上述第1区域的部分的表面氧化。
在某实施方式中，上述有源矩阵基板还具备多个第2TFT，上述多个第2TFT支撑于上述基板，设置在上述显示区域和/或上述非显示区域，上述多个第2TFT各自具有：第2栅极电极，其设置在上述基板上；第2栅极绝缘层，其覆盖上述第2栅极电极；第2氧化物半导体层，其隔着上述第2栅极绝缘层与上述第2栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；第2源极电极，其连接到上述第2氧化物半导体层的上述源极接触区域；以及第2漏极电极，其连接到上述第2氧化物半导体层的上述漏极接触区域，还包含：工序(G)，在上述工序(B)与上述工序(C)之间，在上述第2栅极绝缘层上形成上述第2氧化物半导体层，在上述工序(C)中，形成上述第1源极电极和上述第1漏极电极，并且以与上述第2氧化物半导体层的上表面接触的方式形成上述第2源极电极和上述第2漏极电极。
在某实施方式中，在上述工序(D)中，形成上述第1氧化物半导体层，并且形成覆盖上述第2氧化物半导体层的上述沟道区域的第3氧化物半导体层。
在某实施方式中，上述多个第2TFT包含配置于上述多个像素中的每个像素的像素TFT。
在某实施方式中，上述有源矩阵基板还具备设置于上述非显示区域的驱动电路，上述多个第2TFT包含构成上述驱动电路的TFT。
在某实施方式中，上述第2氧化物半导体层具有层叠结构。
在某实施方式中，上述第1氧化物半导体层包含In-Ga-Zn-O系的半导体。
在某实施方式中，上述In-Ga-Zn-O系的半导体包含结晶质部分。
发明效果
根据本发明的实施方式，既能抑制寄生电容的增大又能提高氧化物半导体TFT的驱动能力。
附图说明
图1是示出本发明的实施方式的有源矩阵基板1000的平面结构的一例的示意图。
图2是用于说明有源矩阵基板具备的多路分配电路DMX的构成和动作的图。
图3是示意性地示出有源矩阵基板1000具备的第1TFT10的截面图。
图4是示意性地示出有源矩阵基板1000具备的第2TFT20和第1TFT10的截面图。
图5的(a)、(b)以及(c)是示出有源矩阵基板的制造工序的工序截面图。
图6的(a)和(b)是示出有源矩阵基板的制造工序的工序截面图。
图7的(a)和(b)是示出有源矩阵基板的制造工序的工序截面图。
图8的(a)和(b)是示出有源矩阵基板的制造工序的工序截面图。
图9的(a)和(b)是示出有源矩阵基板的制造工序的工序截面图。
图10的(a)和(b)是示出有源矩阵基板的制造工序的工序截面图。
具体实施方式
以下，参照附图说明本发明的实施方式。此外，本发明不限于以下的实施方式。
在本实施方式的有源矩阵基板，单片地形成有至少1个周边电路。周边电路例如可以是SSD电路等多路分配电路(Demultiplexer circuit)。以下，以单片地形成有SSD电路和栅极驱动器且安装有源极驱动器的有源矩阵基板为例进行说明。
[有源矩阵基板的概略构成]
图1是示出本实施方式的有源矩阵基板1000的平面结构的一例的示意图。
有源矩阵基板1000具有显示区域DR和显示区域DR以外的区域(非显示区域)FR。显示区域DR包含排列为矩阵状的多个像素区域P。像素区域P是与显示装置的像素对应的区域。以下，有时将像素区域P简称为“像素”。非显示区域(有时也被称为“边框区域”)FR是位于显示区域DR的周边且无助于显示的区域。
在非显示区域FR，例如一体(单片)地设置有栅极驱动器GD、作为SSD电路发挥功能的多路分配电路DMX等。源极驱动器SD安装于有源矩阵基板1000。在图示的例子中，栅极驱动器GD配置在夹着显示区域DR位于两侧的区域FRa，源极驱动器SD安装于位于显示区域DR的下侧的区域FRb。多路分配电路DMX在区域FRb中配置在显示区域DR与源极驱动器SD之间。多路分配电路DMX与源极驱动器SD之间为形成多个端子部和配线的端子部/配线形成区域LR。
在显示区域DR形成有在行方向(x方向)上延伸的多个栅极总线GL和在列方向(y方向)上延伸的多个源极总线SL。各像素P例如由栅极总线GL和源极总线SL规定。栅极总线GL分别连接到栅极驱动器GD的各端子。源极总线SL分别连接到源极驱动器SD的各端子。
各像素P具有薄膜晶体管Pt和像素电极PE。薄膜晶体管Pt也被称为“像素TFT”。薄膜晶体管Pt的栅极电极电连接到对应的栅极总线GL，源极电极电连接到对应的源极总线SL。另外，薄膜晶体管Pt的漏极电极电连接到像素电极PE。在将有源矩阵基板1000应用到FFS(Fringe Field Switching：边缘场开关)模式等横电场模式的液晶显示装置的情况下，虽然未图示，但是在有源矩阵基板1000会对于多个像素设置共用的电极(共用电极)。
[多路分配电路的构成]
图2是用于说明有源矩阵基板1000中的多路分配电路DMX的构成和动作的图。
多路分配电路DMX配置在源极驱动器SD与显示区域DR之间。多路分配电路DMX包含多个单位电路100(1)～100(i)(i为2以上的整数)(以下，有时总称为“单位电路100”)。多路分配电路DMX和源极驱动器SD由设置于非显示区域FR的控制电路150控制。
源极驱动器SD的输出引脚(输出端子)PIN各自连接着多个视频信号线DO(1)～DO(i)(有时总称为“视频信号线DO”)中的任意一个视频信号线。1个视频信号线DO与被分成一组的n个(n是2以上的整数，在此n＝3)源极总线SL对应。在视频信号线DO与被分成一组的源极总线SL之间，按视频信号线单位设置有单位电路100。单位电路100从1个视频信号线DO将视频数据分配给n个源极总线SL。
在本说明书中，将多个视频信号线DO(1)～DO(i)中的第N个视频信号线设为DO(N)(N为1到i的整数)，将与视频信号线DO(N)相对应的单位电路100和源极总线SL分别设为100(N)、SL(N-1)～SL(M-n)。源极总线SL(N-1)～SL(N-n)例如可以是与R、G、B像素相对应的(即n＝3)。
各个单位电路100(N)具备：连接到视频信号线DO(N)的n个分支配线B1～Bn(以下，有时总称为“分支配线B”)；n个控制信号线SW1～SWn(以下，有时总称为“控制信号线SW”)；以及n个DMX电路用TFTDt(1)～Dt(n)(以下，有时总称为“DMX电路用TFTDt”)。控制信号线SW1～SWn连接到控制电路150。
DMX电路用TFTDt作为选择开关发挥功能。DMX电路用TFTDt的栅极电极电连接到控制信号线SW1～SWn中的对应的1个控制信号线。DMX电路用TFTDt的源极电极电连接到分支配线B1～Bn中的对应的1个分支配线。DMX电路用TFTDt的漏极电极连接到源极总线SL(N-1)～SL(N-3)中的对应的1个源极总线。
选择信号从控制信号线SW1～SW3供应到DMX电路用TFTDt的栅极电极。选择信号规定了同一组内的选择开关的导通期间，与来自源极驱动器SD的时间序列的信号输出是同步的。单位电路100(N)将通过分时地进行视频信号线DO(N)的输出而得到的数据电位按时间序列向多个源极总线SL(N-1)～源极总线SL(N-n)写入(分时驱动)。由此，能削减源极驱动器SD的输出引脚PIN的数量，因此能进一步减小非显示区域FR的面积(窄边框化)。
此外，使用多路分配电路DMX的显示装置的动作、分时驱动的时序图等例如公开于特开2008-225036号公报、特开2006-119404号公报、国际公开2011/118079号(专利文献1)等。在本说明书中，为了参考，援引特开2008-225036号公报、特开2006-119404号以及国际公开2011/118079号公报的全部公开内容。
[包含于周边电路的第1TFT的构成]
有源矩阵基板1000具有包含于周边电路(即设置于非显示区域FR)的多个第1TFT。以下，参照图3说明第1TFT的结构。图3是示意性地示出有源矩阵基板1000具备的第1TFT10的截面图。
如图3所示，第1TFT10支撑于基板1。第1TFT10具有栅极电极2A、栅极绝缘层3A、氧化物半导体层4A、源极电极5A以及漏极电极6A。
栅极电极2A设置在基板1上。栅极绝缘层3A覆盖栅极电极2A。
氧化物半导体层4A隔着栅极绝缘层3A与栅极电极2A相对。氧化物半导体层4A包含沟道区域4Ac、以及位于沟道区域4Ac的两侧的源极接触区域4As和漏极接触区域4Ad。
源极电极5A连接到氧化物半导体层4A的源极接触区域4As。漏极电极6A连接到氧化物半导体层4A的漏极接触区域4Ad。
第1TFT10的源极电极5A及漏极电极6A与氧化物半导体层4A的下表面接触。即，第1TFT10具有底部接触结构。
第1TFT10由无机绝缘层(钝化层)7覆盖。
在本实施方式的有源矩阵基板1000中，第1TFT10的栅极绝缘层3A的与沟道区域4Ac重叠的区域(以下有时也称为“第1区域”)的厚度d1比栅极绝缘层3A的与源极接触区域4As和漏极接触区域4Ad重叠的区域(以下有时也称为“第2区域”)的厚度d2小。即，栅极绝缘层3A的第1区域(与沟道区域4Ac对应的区域)选择性地被薄膜化。因此，不会导致栅极电极2A与源极电极5A及漏极电极6A之间的寄生电容的增加，并能提高第1TFT10的驱动能力。另外，第1TFT10不具有双栅结构(不具有位于氧化物半导体层4A的上方的另外的栅极电极)，因此也不会发生双栅结构所引起的寄生电容的增加(起因于在另外的栅极电极与源极电极及漏极电极之间形成寄生电容)。
从提高驱动能力的观点出发，可以说优选栅极绝缘层3A的第1区域的厚度d1与第2区域的厚度d2之差尽量大。具体地说，优选栅极绝缘层3A的第1区域的厚度d1设定为，使得第1TFT10的栅极电容与栅极绝缘层3A的第1区域未被薄膜化的情况(即假设第1区域的厚度d1与第2区域的厚度d2相同的情况)相比为2倍以上。
具有上述的构成的第1TFT10能具有高的驱动能力，因此例如适合用作DMX电路用TFTDt。第1TFT10也可以使用于多路分配电路以外的周边电路。
[第2TFT的构成]
有源矩阵基板1000也可以具备设置于显示区域DR和/或非显示区域FR且各自具有与第1TFT10不同的结构的多个第2TFT。多个第2TFT可以包含配置于多个像素P中的每个像素P的像素TFT。另外，多个第2TFT也可以包含构成驱动电路(例如栅极驱动器GD)的TFT。
以下，参照图4说明第2TFT的构成。图4是将有源矩阵基板1000具备的第2TFT20与第1TFT10一起示出的截面图。在此，以第1TFT10是DMX电路用TFTDt且第2TFT20是像素TFTPt的情况为例进行说明。另外，图4所例示的构成是FFS模式的液晶显示装置用的构成。
图4所示的第1TFT10(DMX电路用TFTDt)具有与图3所示的第1TFT10大致相同的结构。但是，在图4所示的例子中，栅极绝缘层3A具有包含氮化硅层3a和设置在氮化硅层3a上的氧化硅层3b的层叠结构。
如图4所示，第2TFT20(像素TFTPt)支撑于基板1。第2TFT20具有栅极电极2B、栅极绝缘层3B、氧化物半导体层4B、源极电极5B以及漏极电极6B。
栅极电极2B设置在基板1上。栅极绝缘层3B覆盖栅极电极2B。
氧化物半导体层4B隔着栅极绝缘层3B与栅极电极2B相对。氧化物半导体层4B包含沟道区域4Bc、以及位于沟道区域4Bc的两侧的源极接触区域4Bs和漏极接触区域4Bd。
源极电极5B连接到氧化物半导体层4B的源极接触区域4Bs。漏极电极6B连接到氧化物半导体层4B的漏极接触区域4Bd。
第2TFT20的源极电极5B及漏极电极6B与氧化物半导体层4B的上表面接触。即，第2TFT20具有顶部接触结构。
第2TFT20与第1TFT10同样由无机绝缘层(钝化层)7覆盖。在无机绝缘层7上设置有有机绝缘层(平坦化层)8。
在有机绝缘层8上设置有共用电极31。以覆盖共用电极31的方式设置有电介质层9。在电介质层9上设置有像素电极PE。
第2TFT20的栅极绝缘层3B的与沟道区域4Bc重叠的区域的厚度d3与栅极绝缘层3B的与源极接触区域4Bs及漏极接触区域4Bd重叠的区域的厚度d4相同。即，栅极绝缘层3B的与沟道区域4Bc对应的区域未被薄膜化。
有源矩阵基板1000还具备将第2TFT20的氧化物半导体层4B的沟道区域4Bc覆盖的氧化物半导体层4C。氧化物半导体层4C与第1TFT10的氧化物半导体层4A由相同氧化物半导体膜(即在相同工序中)形成。
在此，参照图5至图10说明具备第1TFT10和第2TFT20的有源矩阵基板1000的制造方法。图5的(a)～(c)、图6的(a)、(b)、图7的(a)、(b)、图8的(a)、(b)、图9的(a)、(b)以及图10的(a)、(b)是示出有源矩阵基板1000的制造工序的工序截面图。
首先，如图5的(a)所示，在基板1上形成栅极电极2A和2B。例如，在通过溅射法沉积导电膜后，通过光刻工艺将导电膜图案化，从而能形成栅极电极2A和2B。
例如，能使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等作为基板1。作为用于形成栅极电极2A和2B的导电膜(栅极金属膜)，能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)、金(Au)等金属或其合金或其氮化物的膜。另外，也可以使用将该多个膜层叠而成的层叠膜。在此，使用将Ti膜和Cu膜按该顺序层叠而成的膜作为栅极金属膜。栅极电极2A和2B的厚度例如为100nm以上500nm以下。
接下来，如图5的(b)所示，形成覆盖栅极电极2A和2B的栅极绝缘层3A和3B(以下也有时总称为“栅极绝缘层3”)。例如通过CVD法能形成栅极绝缘层3。作为栅极绝缘层3，能适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层3也可以具有层叠结构。在此，形成氮化硅层3a作为下层，形成氧化硅层3b作为上层。即，形成栅极绝缘层3的工序包含：形成覆盖栅极电极2A和2B的氮化硅层3a的工序；以及在氮化硅层3a上形成氧化硅层3b的工序。氮化硅层3a的厚度例如为325nm，氧化硅层3b的厚度例如为50nm。
接下来，如图5的(c)所示，在栅极绝缘层3(3B)上形成氧化物半导体层4B。例如，在通过溅射法沉积氧化物半导体膜后，通过光刻工艺将氧化物半导体膜图案化，从而能形成岛状的氧化物半导体层4B。氧化物半导体层4B以隔着栅极绝缘层3B与栅极电极2B重叠的方式形成。氧化物半导体层4B的厚度例如为10nm以上120nm以下。此外，如后所述，氧化物半导体层4B也可以具有层叠结构。
接下来，如图6的(a)所示，在栅极绝缘层3和氧化物半导体层4上形成源极电极5A、5B和漏极电极6A、6B。源极电极5B和漏极电极6B以与氧化物半导体层4B的上表面接触的方式形成。例如，在通过溅射法沉积导电膜后，通过光刻工艺将导电膜图案化，从而能形成源极电极5A、5B和漏极电极6A、6B。作为用于形成源极电极5和漏极电极6的导电膜(源极金属膜)，能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)、金(Au)等金属或其合金或其氮化物的膜。另外，也可以使用将该多个膜层叠而成的层叠膜。在此，使用将Ti膜和Cu膜按该顺序层叠而成的膜作为源极金属膜，通过湿式蚀刻将上层的Cu膜图案化，之后，通过干式蚀刻将下层的Ti膜图案化。源极电极5A、5B和漏极电极6A、6B的厚度例如为100nm以上500nm以下。
接下来，如图6的(b)所示，使栅极绝缘层3A的在源极电极5A与漏极电极6A之间露出的区域(第1区域)比栅极绝缘层3A的与源极电极5A和漏极电极6A重叠的区域(第2区域)薄。在此，通过延长将钛膜(源极金属膜的下层)图案化时的干式蚀刻的时间，将栅极绝缘层3A的一部分除去，将第1区域薄膜化。另外，在此，在栅极绝缘层3的薄膜化工序中，氧化硅层3b的位于第1区域的部分被除去，并且氮化硅层3a的位于第1区域的部分被除去到厚度方向的中途为止。
接下来，如图7的(a)所示，氮化硅层3a的位于第1区域的部分(即由于氧化硅层3b被除去而露出的部分)的表面氧化。该氧化工序例如能通过氧等离子体处理进行。源极金属膜的蚀刻、栅极绝缘层3A的蚀刻和氧等离子体处理能在相同真空装置内进行。通过氧化工序，氮化硅层3a的表面附近的部分3a’成为氧氮化硅层或氮氧化硅层。
接下来，如图7的(b)所示，形成氧化物半导体层4A。例如，在通过溅射法沉积氧化物半导体膜后，通过光刻工艺将氧化物半导体膜图案化，从而能形成岛状的氧化物半导体层4A。氧化物半导体层4A以源极电极5A及漏极电极5B与氧化物半导体层4A的下表面接触的方式形成。氧化物半导体层4A与氧化物半导体层4B可以由相同材料形成，也可以由不同材料形成。另外，在该工序中，形成氧化物半导体层4A，并且形成覆盖氧化物半导体层4B的沟道区域4Bc的氧化物半导体层4C。这样，能防止在将用于形成氧化物半导体层4A的氧化物半导体膜图案化时氧化物半导体层4B被除去。
接下来，如图8的(a)所示，形成覆盖源极电极5A、5B、漏极电极6A、6B和氧化物半导体层4A、4C的无机绝缘层(钝化层)7。例如通过CVD法能形成无机绝缘层7。作为无机绝缘层7，能适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。无机绝缘层7也可以具有层叠结构。例如，可以在基板1侧形成SiO2层作为下层，在其上形成SiNx层作为上层。当与氧化物半导体层4A接触的下层使用包含氧的层(例如SiO2等氧化物层)时，即使在由于来自外部的水分、杂质的侵入等在氧化物半导体层4A过度地产生了氧缺损的情况下，也能利用氧化物层所包含的氧使氧缺损恢复。无机绝缘层7的厚度例如为200nm以上700nm以下。
接下来，如图8的(b)所示，在无机绝缘层7形成使漏极电极6B的一部分露出的开口部7a。例如通过光刻工艺，能形成开口部7a。
接下来，如图9的(a)所示，在无机绝缘层7上形成有机绝缘层(平坦化层)8。有机绝缘层8例如能使用具有感光性的丙烯酸树脂材料形成。在有机绝缘层8的与无机绝缘层7的开口部7a重叠的区域设置开口部8a。无机绝缘层7的开口部7a与有机绝缘层8的开口部8a构成接触孔CH。有机绝缘层8的厚度例如为1.5μm以上3.0μm以下。此外，也可以将有机绝缘层8作为掩模进行无机绝缘层7的蚀刻来形成开口部7a。在该情况下，能将形成开口部7a时的光致抗蚀剂层的形成工序、剥离工序省略，因此能提高生产性。
接下来，如图9的(b)所示，在有机绝缘层8上形成共用电极31。例如，在有机绝缘层8上沉积透明导电膜后，将透明导电膜图案化，从而能形成共用电极31。例如能使用ITO作为透明导电膜的材料。共用电极31的厚度例如为40nm以上150nm以下。
接下来，如图10的(a)所示，以覆盖共用电极31的方式形成电介质层9。电介质层9例如是氮化硅(SiNx)层。电介质层9的厚度例如为100nm以上400nm以下。
之后，如图10的(b)所示，在电介质层9上形成像素电极PE。例如，在电介质层9上沉积透明导电膜后，将透明导电膜图案化，从而能形成像素电极PE。例如能使用ITO作为透明导电膜的材料。像素电极PE的厚度例如为40nm以上150nm以下。这样，能得到有源矩阵基板1000。
优选地，在将栅极绝缘层3A薄膜化的工序中，将栅极绝缘层3A的第1区域变薄，以使得第1TFT10的栅极电容与不进行该工序的情况相比为2倍以上。另外，也可以将栅极绝缘层3A的第1区域的厚度设定为，使得第1TFT10的栅极电容为第2TFT20的栅极电容的2倍以上。
第1TFT10的氧化物半导体层4A与第2TFT20的氧化物半导体层4B可以由相同材料形成，也可以由不同材料形成。在本实施方式中，第1TFT10的栅极绝缘层3A的第1区域选择性地被薄膜化，从而第1TFT10的驱动能力提高，但是也可以通过由不同的(也包含成分相同而组成比、结晶结构等不同的情况)材料形成第1TFT10的氧化物半导体层4A和第2TFT20的氧化物半导体层4B来进一步调整第1TFT10和/或第2TFT20的晶体管特性。
例如，也可以由迁移率比第2TFT20的氧化物半导体层4B的材料高的材料形成第1TFT10的氧化物半导体层4A。一般地，当使用高迁移率的半导体材料时，阈值电压会变低，易于变为耗尽特性。然而，DMX电路用TFT也可以是耗尽特性，优选导通电流大，因此适合使用高迁移率材料。相对于此，驱动电路用TFT为耗尽特性是不可取的，因此适合使用即使迁移率为标准的，阈值电压也稳定地为正的半导体材料。
此外，一般地，TFT具有沟道长度L(源极-漏极间的距离)越短则阈值电压越低的趋势。因此，优选DMX电路用TFT(第1TFT10)的沟道长度L比驱动电路用TFT(第2TFT20)的沟道长度L短。例如，DMX电路用TFT的沟道长度L为2μm以上5μm以下，驱动电路用TFT的沟道长度L为4μm以上10μm以下。
＜氧化物半导体＞
氧化物半导体层4A、4B所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大致垂直于层面取向的结晶质氧化物半导体等。
氧化物半导体层4A、4B也可以具有2层以上的层叠结构。在氧化物半导体层4A、4B具有层叠结构的情况下，氧化物半导体层4A、4B可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。
在图4例示的构成中，优选第2TFT20的氧化物半导体层4B具有层叠结构。氧化物半导体层4B的沟道区域4Bc在形成源极电极5B和漏极电极6B时的干式蚀刻和栅极绝缘膜3A的蚀刻时稍微被蚀刻，而产生蚀刻损伤所引起的陷阱能级。该陷阱能级成为晶体管特性的偏差、可靠性的恶化的原因。因此，优选将氧化物半导体层设为层叠结构。将载流子密度相对高的层配置在栅极绝缘层3B侧，并且将载流子密度相对低的层配置在无机绝缘层7侧。这样，陷阱能级会产生于载流子密度低的层，该层起到屏障的作用，因此能抑制晶体管特性和可靠性的恶化。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报中。为了参考，将特开2014-007399号公报的公开内容全部援引到本说明书中。
氧化物半导体层4A、4B例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层4A、4B例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大致垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的公开内容全部援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如，在包含多个像素的显示区域的周边，设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层4A、4B也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层4A、4B也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
工业上的可利用性
本发明的实施方式能适用于具备氧化物半导体TFT的有源矩阵基板。这种有源矩阵基板能应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1 基板
2A、2B 栅极电极
3、3A、3B 栅极绝缘层
3a 氮化硅层
3b 氧化硅层
4A、4B、4C 氧化物半导体层
4Ac、4Bc 沟道区域
4As、4Bs 源极接触区域
4Ad、4Bd 漏极接触区域
5A、5B 源极电极
6A、6B 漏极电极
7 无机绝缘层(钝化层)
7a 无机绝缘层的开口部
8 有机绝缘层(平坦化层)
8a 有机绝缘层的开口部
9 电介质层
10 第1TFT
20 第2TFT
31 共用电极
100 单位电路
150 控制电路
1000 有源矩阵基板
DR 显示区域
FR 非显示区域(边框区域)
P 像素区域(像素)
GD 栅极驱动器
SD 源极驱动器
DMX 多路分配电路
GL 栅极总线
SL 源极总线
Pt 像素TFT
PE 像素电极
DO 视频信号线
B 分支配线
SW 控制信号线
Dt DMX电路用TFT。

Claims (18)

1.一种有源矩阵基板，
具有：显示区域，其包含多个像素；以及非显示区域，其位于上述显示区域的周边，
具备：
基板；
多个第1TFT，其支撑于上述基板，设置在上述非显示区域；以及
周边电路，其包含上述多个第1TFT，
上述多个第1TFT各自具有：
第1栅极电极，其设置在上述基板上；
第1栅极绝缘层，其覆盖上述第1栅极电极；
第1氧化物半导体层，其隔着上述第1栅极绝缘层与上述第1栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；
第1源极电极，其连接到上述第1氧化物半导体层的上述源极接触区域；以及
第1漏极电极，其连接到上述第1氧化物半导体层的上述漏极接触区域，
上述有源矩阵基板的特征在于，
上述多个第1TFT各自具有上述第1源极电极及上述第1漏极电极与上述第1氧化物半导体层的下表面接触的底部接触结构，
上述第1栅极绝缘层的与上述沟道区域重叠的第1区域的厚度比上述第1栅极绝缘层的与上述源极接触区域和上述漏极接触区域重叠的第2区域的厚度小，
上述有源矩阵基板还具备多个第2TFT，上述多个第2TFT支撑于上述基板，设置在上述显示区域和/或上述非显示区域，
上述多个第2TFT各自具有：
第2栅极电极，其设置在上述基板上；
第2栅极绝缘层，其覆盖上述第2栅极电极；
第2氧化物半导体层，其隔着上述第2栅极绝缘层与上述第2栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；
第2源极电极，其连接到上述第2氧化物半导体层的上述源极接触区域；以及
第2漏极电极，其连接到上述第2氧化物半导体层的上述漏极接触区域，
上述多个第2TFT各自具有上述第2源极电极及上述第2漏极电极与上述第2氧化物半导体层的上表面接触的顶部接触结构，
上述有源矩阵基板还具备第3氧化物半导体层，上述第3氧化物半导体层覆盖上述第2氧化物半导体层的上述沟道区域，与上述第1氧化物半导体层由相同氧化物半导体膜形成。
2.根据权利要求1所述的有源矩阵基板，
上述周边电路是多路分配电路。
3.根据权利要求1所述的有源矩阵基板，
上述第1栅极绝缘层的上述第1区域的厚度设定为，使得上述多个第1TFT中的每个第1TFT的栅极电容为上述多个第2TFT中的每个第2TFT的栅极电容的2倍以上。
4.根据权利要求1所述的有源矩阵基板，
上述多个第2TFT包含配置于上述多个像素中的每个像素的像素TFT。
5.根据权利要求1所述的有源矩阵基板，
还具备设置于上述非显示区域的驱动电路，
上述多个第2TFT包含构成上述驱动电路的TFT。
6.根据权利要求1所述的有源矩阵基板，
上述第2氧化物半导体层具有层叠结构。
7.根据权利要求1至6中的任意一项所述的有源矩阵基板，
上述第1氧化物半导体层包含In-Ga-Zn-O系的半导体。
8.根据权利要求7所述的有源矩阵基板，
上述In-Ga-Zn-O系的半导体包含结晶质部分。
9.一种有源矩阵基板的制造方法，
上述有源矩阵基板具有：显示区域，其包含多个像素；以及非显示区域，其位于上述显示区域的周边，
具备：
基板；
多个第1TFT，其支撑于上述基板，设置在上述非显示区域；
周边电路，其包含上述多个第1TFT；以及
多个第2TFT，其支撑于上述基板，设置在上述显示区域和/或上述非显示区域，
上述多个第1TFT各自具有：
第1栅极电极，其设置在上述基板上；
第1栅极绝缘层，其覆盖上述第1栅极电极；
第1氧化物半导体层，其隔着上述第1栅极绝缘层与上述第1栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；
第1源极电极，其连接到上述第1氧化物半导体层的上述源极接触区域；以及
第1漏极电极，其连接到上述第1氧化物半导体层的上述漏极接触区域，
上述多个第2TFT各自具有：
第2栅极电极，其设置在上述基板上；
第2栅极绝缘层，其覆盖上述第2栅极电极；
第2氧化物半导体层，其隔着上述第2栅极绝缘层与上述第2栅极电极相对，包含沟道区域、以及位于上述沟道区域的两侧的源极接触区域和漏极接触区域；
第2源极电极，其连接到上述第2氧化物半导体层的上述源极接触区域；以及
第2漏极电极，其连接到上述第2氧化物半导体层的上述漏极接触区域，
上述有源矩阵基板的制造方法的特征在于，包含：
工序(A)，在上述基板上形成上述第1栅极电极；
工序(B)，形成覆盖上述第1栅极电极的上述第1栅极绝缘层；
工序(C)，在上述第1栅极绝缘层上形成上述第1源极电极和上述第1漏极电极；
工序(D)，在上述工序(C)之后形成上述第1氧化物半导体层，其中，以上述第1源极电极及上述第1漏极电极与上述第1氧化物半导体层的下表面接触的方式形成上述第1氧化物半导体层；
工序(E)，在上述工序(C)与上述工序(D)之间，使上述第1栅极绝缘层的在上述第1源极电极与上述第1漏极电极之间露出的第1区域比上述第1栅极绝缘层的与上述第1源极电极和上述第1漏极电极重叠的第2区域薄；以及
工序(G)，在上述工序(B)与上述工序(C)之间，在上述第2栅极绝缘层上形成上述第2氧化物半导体层，
在上述工序(C)中，形成上述第1源极电极和上述第1漏极电极，并且以与上述第2氧化物半导体层的上表面接触的方式形成上述第2源极电极和上述第2漏极电极，
在上述工序(D)中，形成上述第1氧化物半导体层，并且形成覆盖上述第2氧化物半导体层的上述沟道区域的第3氧化物半导体层。
10.根据权利要求9所述的有源矩阵基板的制造方法，
上述周边电路是多路分配电路。
11.根据权利要求9所述的有源矩阵基板的制造方法，
在上述工序(E)中，将上述第1栅极绝缘层的上述第1区域变薄，以使得上述多个第1TFT中的每个第1TFT的栅极电容与不进行上述工序(E)的情况相比为2倍以上。
12.根据权利要求9所述的有源矩阵基板的制造方法，
上述工序(B)包含：
工序(B 1)，形成覆盖上述第1栅极电极的氮化硅层；以及
工序(B2)，在上述氮化硅层上形成氧化硅层，
在上述工序(E)中，至少上述氧化硅层的位于上述第1区域的部分被除去。
13.根据权利要求12所述的有源矩阵基板的制造方法，
还包含：工序(F)，在上述工序(E)与上述工序(D)之间，使上述氮化硅层的位于上述第1区域的部分的表面氧化。
14.根据权利要求9所述的有源矩阵基板的制造方法，
上述多个第2TFT包含配置于上述多个像素中的每个像素的像素TFT。
15.根据权利要求9所述的有源矩阵基板的制造方法，
上述有源矩阵基板还具备设置于上述非显示区域的驱动电路，
上述多个第2TFT包含构成上述驱动电路的TFT。
16.根据权利要求9所述的有源矩阵基板的制造方法，
上述第2氧化物半导体层具有层叠结构。
17.根据权利要求9至16中的任意一项所述的有源矩阵基板的制造方法，
上述第1氧化物半导体层包含In-Ga-Zn-O系的半导体。
18.根据权利要求17所述的有源矩阵基板的制造方法，
上述In-Ga-Zn-O系的半导体包含结晶质部分。
CN201880036392.3A 2017-05-31 2018-05-21 有源矩阵基板及其制造方法 Active CN110692125B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017107836 2017-05-31
JP2017-107836 2017-05-31
PCT/JP2018/019489 WO2018221294A1 (ja) 2017-05-31 2018-05-21 アクティブマトリクス基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN110692125A CN110692125A (zh) 2020-01-14
CN110692125B true CN110692125B (zh) 2023-10-27

Family

ID=64455319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880036392.3A Active CN110692125B (zh) 2017-05-31 2018-05-21 有源矩阵基板及其制造方法

Country Status (3)

Country Link
US (1) US11069722B2 (zh)
CN (1) CN110692125B (zh)
WO (1) WO2018221294A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920800A (zh) * 2019-02-28 2019-06-21 武汉华星光电半导体显示技术有限公司 一种显示装置及其制作方法
JP2022014108A (ja) * 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR20220010682A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
JP2014205902A (ja) * 2012-11-08 2014-10-30 株式会社半導体エネルギー研究所 金属酸化物膜及び金属酸化物膜の成膜方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304829A (en) * 1989-01-17 1994-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device
JP2000039624A (ja) * 1998-07-22 2000-02-08 Hitachi Ltd 画像表示装置及びその製造方法
JP4407464B2 (ja) 2004-10-22 2010-02-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4306748B2 (ja) 2007-03-13 2009-08-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101623224B1 (ko) 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8441047B2 (en) 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101245400B1 (ko) 2010-03-24 2013-03-19 샤프 가부시키가이샤 신호 분배 회로, 신호 분배 장치 및 표시 장치
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US20130300456A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014112459A1 (ja) * 2013-01-18 2014-07-24 シャープ株式会社 表示装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102210298B1 (ko) * 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20170317217A1 (en) 2014-11-11 2017-11-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
JP2014205902A (ja) * 2012-11-08 2014-10-30 株式会社半導体エネルギー研究所 金属酸化物膜及び金属酸化物膜の成膜方法

Also Published As

Publication number Publication date
US11069722B2 (en) 2021-07-20
CN110692125A (zh) 2020-01-14
US20200185379A1 (en) 2020-06-11
WO2018221294A1 (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
US10558097B2 (en) Active matrix substrate and demultiplexer circuit
CN110692125B (zh) 有源矩阵基板及其制造方法
CN108140675B (zh) 半导体装置及其制造方法
CN109661696B (zh) 有源矩阵基板及其制造方法
WO2018199037A1 (ja) アクティブマトリクス基板およびその製造方法
TWI538210B (zh) 半導體裝置及其製造方法
CN110223985B (zh) 有源矩阵基板和多路分配电路
CN110730984B (zh) 有源矩阵基板和显示装置
CN109585455B (zh) 半导体装置
US10950705B2 (en) Active matrix substrate
CN110383493B (zh) 有源矩阵基板及其制造方法
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
US11569324B2 (en) Active matrix substrate and method for manufacturing same
US11695016B2 (en) Active matrix substrate and method for manufacturing same
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US10263016B2 (en) Active matrix substrate and method for producing the same
US20220005838A1 (en) Active matrix substrate and method for manufacturing same
US11791345B2 (en) Active matrix substrate and method for manufacturing same
JP7437359B2 (ja) アクティブマトリクス基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant