CN110730984B - 有源矩阵基板和显示装置 - Google Patents

有源矩阵基板和显示装置 Download PDF

Info

Publication number
CN110730984B
CN110730984B CN201880037299.4A CN201880037299A CN110730984B CN 110730984 B CN110730984 B CN 110730984B CN 201880037299 A CN201880037299 A CN 201880037299A CN 110730984 B CN110730984 B CN 110730984B
Authority
CN
China
Prior art keywords
electrode
oxide semiconductor
gate electrode
active matrix
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880037299.4A
Other languages
English (en)
Other versions
CN110730984A (zh
Inventor
武田悠二郎
松木园广志
织田明博
村重正悟
田中耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110730984A publication Critical patent/CN110730984A/zh
Application granted granted Critical
Publication of CN110730984B publication Critical patent/CN110730984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

本发明的实施方式的有源矩阵基板具备基板和支撑于基板的多个氧化物半导体TFT。各氧化物半导体TFT具有：下部栅极电极，其设置于基板上；栅极绝缘层，其覆盖下部栅极电极；氧化物半导体层，其配置于栅极绝缘层上；源极电极，其与氧化物半导体层的源极接触区域接触；漏极电极，其与氧化物半导体层的漏极接触区域接触；绝缘层，其覆盖氧化物半导体层、源极电极以及漏极电极；以及上部栅极电极，其设置于绝缘层上。当从基板的法线方向观看时，上部栅极电极与作为源极电极和漏极电极中的一方的第1电极不重叠，并且作为源极电极和漏极电极中的另一方的第2电极与下部栅极电极不重叠。

Description

有源矩阵基板和显示装置
技术领域
本发明涉及有源矩阵基板，特别是，涉及具备氧化物半导体TFT的有源矩阵基板。另外，本发明还涉及具备这种有源矩阵基板的显示装置。
背景技术
具备按每一像素设置有开关元件的有源矩阵基板的显示装置被广泛地应用。具备薄膜晶体管(ThinFilmTransistor：以下称为“TFT”)作为开关元件的有源矩阵基板被称为TFT基板。此外，在本说明书中，与显示装置的像素对应的TFT基板的区域有时也称为像素。另外，将在有源矩阵基板的各像素中作为开关元件设置的TFT称为“像素TFT”。
有时在有源矩阵基板中会单片(一体)地形成驱动电路等周边电路。在这种情况下，将构成周边电路的TFT称为“电路TFT”。
近年来，作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅或多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能够以高速动作。另外，氧化物半导体膜由比多晶硅膜更简便的工艺形成，因此也能够应用于需要大面积的装置。
例如In-Ga-Zn-O系氧化物半导体(In：Ga：Zn＝1：1：1)的迁移率虽然比非晶硅高(约为20倍)，但现状是比多晶硅低。因此，当将氧化物半导体TFT作为像素TFT使用时，与使用多晶硅TFT的情况相比，导通电流有可能减少。为了使导通电流增加，例如，可以考虑在氧化物半导体TFT中采用“双栅结构”。在本说明书中，将在氧化物半导体层的基板侧以及与基板相反的一侧分别配置有栅极电极的结构称为“双栅结构”。另外，将配置于氧化物半导体层的基板侧的栅极电极称为“下部栅极电极”，将配置于氧化物半导体层的上方的栅极电极称为“上部栅极电极”。
具备具有双栅结构的氧化物半导体TFT的有源矩阵基板例如公开于专利文献1和2中。
现有技术文献
专利文献
专利文献1：国际公开第2016/076168号
专利文献2：特开2016-184739号公报
发明内容
发明要解决的问题
然而，双栅结构的氧化物半导体TFT虽然TFT特性提高(导通电流增加)，但是由于其结构，寄生电容会变大，因此难以实用化。寄生电容变大的原因是，在下部栅极电极与源极/漏极电极之间以及在上部栅极电极与源极/漏极电极之间分别形成寄生电容(静电电容)。
此外，在专利文献2中，公开了通过调节下部栅极电极和上部栅极电极的电位来控制氧化物半导体TFT的电气特性的技术。根据专利文献2的技术，能够将电气特性不同的氧化物半导体TFT制作在同一基板上。然而，在专利文献2中并未谈及与上述的问题(寄生电容的增大)有关的内容，在使用专利文献2的技术制作的氧化物半导体TFT中也存在寄生电容大的问题。
本发明是鉴于上述问题而完成的，其目的在于使具有双栅结构的氧化物半导体TFT的寄生电容减少。
用于解决问题的方案
本发明的实施方式的有源矩阵基板具有由多个像素区域规定的显示区域，具备基板和支撑于上述基板的多个氧化物半导体TFT，在上述有源矩阵基板中，上述多个氧化物半导体TFT各自具有：下部栅极电极，其设置于上述基板上；栅极绝缘层，其覆盖上述下部栅极电极；氧化物半导体层，其配置于上述栅极绝缘层上，隔着上述栅极绝缘层与上述下部栅极电极重叠，并且包含沟道区域和位于沟道区域的两侧的源极接触区域及漏极接触区域；源极电极，其与上述氧化物半导体层的上述源极接触区域接触；漏极电极，其与上述氧化物半导体层的上述漏极接触区域接触；绝缘层，其覆盖上述氧化物半导体层、上述源极电极以及上述漏极电极；以及上部栅极电极，其设置于上述绝缘层上，隔着上述绝缘层与上述氧化物半导体层重叠，当从上述基板的法线方向观看时，上述上部栅极电极与作为上述源极电极和上述漏极电极中的一方的第1电极不重叠，并且作为上述源极电极和上述漏极电极中的另一方的第2电极与上述下部栅极电极不重叠。
在某实施方式中，上述上部栅极电极以使形成于上述上部栅极电极与上述第1电极之间的静电电容成为形成于上述上部栅极电极与上述第2电极之间的静电电容的80％以下的方式配置，上述第2电极以使形成于上述第2电极与上述下部栅极电极之间的静电电容成为形成于上述第1电极与上述下部栅极电极之间的静电电容的80％以下的方式配置。
在某实施方式中，当从上述基板的法线方向观看时，上述上部栅极电极的上述第1电极侧的端部与上述第1电极的上述上部栅极电极侧的端部分开2μm以上。
在某实施方式中，当从上述基板的法线方向观看时，上述第2电极的上述下部栅极电极侧的端部与上述下部栅极电极的上述第2电极侧的端部分开2μm以上。
在某实施方式中，上述氧化物半导体层的厚度是10μm以下。
在某实施方式中，上述多个氧化物半导体TFT包含设置于上述多个像素区域的多个像素TFT。
在某实施方式中，上述有源矩阵基板具有设置于上述显示区域的周边的非显示区域，具备设置于上述非显示区域的周边电路，上述多个氧化物半导体TFT包含：多个第1TFT，其设置于上述非显示区域，包含于上述周边电路；以及多个第2TFT，其设置于上述显示区域或者上述非显示区域，上述多个第1TFT的上述氧化物半导体层与上述多个第2TFT的上述氧化物半导体层由同一氧化物半导体膜形成，上述多个第1TFT的上述沟道区域中的载流子浓度高于上述多个第2TFT的上述沟道区域中的载流子浓度。
在某实施方式中，上述多个第1TFT的上述沟道区域中的载流子浓度是1×1017/cm3以上1×1019/cm3以下。
在某实施方式中，上述多个第1TFT的上述沟道区域中的载流子浓度是上述多个第2TFT的上述沟道区域中的载流子浓度的10倍以上1000倍以下。
在某实施方式中，上述绝缘层包含与上述多个第1TFT的上述沟道区域及上述多个第2TFT的上述沟道区域接触的氧化硅层，上述氧化硅层中的位于上述多个第1TFT上的第1部分以比位于上述多个第2TFT上的第2部分高的浓度包含氢。
在某实施方式中，上述多个第1TFT的阈值电压低于上述多个第2TFT的阈值电压。
在某实施方式中，上述多个第1TFT的阈值电压为负，上述多个第2TFT的阈值电压为正。
在某实施方式中，上述多个第2TFT包含配置于上述多个像素区域的多个像素TFT。
在某实施方式中，本发明的有源矩阵基板还具备设置于上述非显示区域的驱动电路，上述多个第2TFT包含构成上述驱动电路的TFT。
在某实施方式中，上述周边电路是多路分配电路。
在某实施方式中，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
在某实施方式中，上述In-Ga-Zn-O系半导体包含结晶质部分。
本发明的实施方式的显示装置具备具有上述的任意一种构成的有源矩阵基板。
发明效果
根据本发明的实施方式，能够使具有双栅结构的氧化物半导体TFT的寄生电容减少。
附图说明
图1是示出本发明的实施方式的有源矩阵基板100的平面结构的一例的概略图。
图2是有源矩阵基板100的像素区域PIX的等效电路图。
图3的(a)和(b)是示意性地示出有源矩阵基板100的俯视图及截面图。
图4是示出比较例的有源矩阵基板900的截面图。
图5的(a)是示出比较例的有源矩阵基板900的栅极信号的波形的图，(b)是示出有源矩阵基板100的栅极信号的波形的图。
图6的(a)～(c)是示出有源矩阵基板100的制造工序的工序截面图。
图7的(a)～(c)是示出有源矩阵基板100的制造工序的工序截面图。
图8是示意性地示出本发明的实施方式的有源矩阵基板100A的截面图。
图9是示出氧化物半导体TFT10是像素TFT的情况下的截面结构的例子的图。
图10是示意性地示出本发明的实施方式的有源矩阵基板200的截面图。
图11的(a)和(b)是用于说明由于氧化物半导体层4的厚度t小而得到的效果的图。
图12是示意性地示出本发明的实施方式的有源矩阵基板300的截面图。
图13的(a)和(b)是用于说明制造有源矩阵基板300的第1TFT10A及第2TFT10B的方法的工序截面图。
图14的(a)和(b)是用于说明制造有源矩阵基板300的第1TFT10A及第2TFT10B的方法的工序截面图。
图15是用于说明制造实施方式4的有源矩阵基板所具备的第1TFT10A及第2TFT10B的方法的工序截面图。
图16是用于说明多路分配电路DMX的构成和动作的图。
具体实施方式
(实施方式1)
以下，参照附图说明本实施方式的有源矩阵基板。以下，以单片地形成有栅极驱动器并安装有源极驱动器的有源矩阵基板为例进行说明。
首先，说明有源矩阵基板的结构的概略。图1是示出本实施方式的有源矩阵基板100的平面结构的一例的概略图。
如图1所示，有源矩阵基板100具有显示区域DR和显示区域DR以外的区域(被称为“非显示区域”或者“边框区域”)FR。显示区域DR由排列成矩阵状的多个像素区域PIX规定。像素区域PIX是与显示装置的像素对应的区域。有时也将像素区域PIX简称为“像素”。非显示区域FR是位于显示区域DR的周边且无助于显示的区域。
在显示区域DR中，形成有在x方向(行方向)上延伸的多个栅极总线GL(1)～GL(j)(j为2以上的整数，以下统称为“栅极总线GL”)和在y方向(列方向)上延伸的多个源极总线SL(1)～SL(k)(k为2以上的整数，以下统称为“源极总线SL”)。各像素区域PIX例如是由相互相邻的一对栅极总线GL和相互相邻的一对源极总线SL包围的区域。多个栅极总线GL分别连接到栅极驱动器GD的各端子。多个源极总线SL分别连接到源极驱动器SD的各端子。
在非显示区域FR中配置有周边电路。具体地说，在非显示区域FR中，一体(单片)地形成有驱动栅极总线GL的栅极驱动器GD，并安装有驱动源极总线SL的源极驱动器SD。此外，也可以是在非显示区域FR中，还配置有对源极总线SL进行分时驱动的源极切换(SourceShared Driving：SSD)电路等。
在图2中示出各像素区域PIX的等效电路。此外，图2中所示的液晶电容CLC是在具备有源矩阵基板100的液晶显示装置中形成的，在仅为有源矩阵基板100的状态下不会形成，但为了便于理解说明而将其图示出。
各像素区域PIX具有薄膜晶体管(像素TFT)Pt、液晶电容CLC以及辅助电容Cs。像素TFTPt从对应的栅极总线GL被供应栅极信号(扫描信号)，从对应的源极总线SL被供应源极信号(显示信号)。液晶电容CLC包括：电连接到像素TFTPt的漏极电极的像素电极、以与像素电极相对的方式设置的共用电极、以及位于像素电极和共用电极之间的液晶层。辅助电容Cs与液晶电容CLC并联电连接。在将有源矩阵基板100用于FFS(FringeFieldSwitching：边缘场开关)模式等横向电场模式的液晶显示装置的情况下，共用电极设置于有源矩阵基板100。与此相对，在将有源矩阵基板100用于纵向电场模式的液晶显示装置的情况下，共用电极设置于隔着液晶层与有源矩阵基板100相对配置的相对基板。
多个像素区域PIX按线顺序被扫描。当设置于某像素行的全部像素TFTPt由于从栅极总线GL供应的栅极信号而成为导通状态(被选择)时，与从源极总线SL供应的源极信号对应的显示电压会经由像素TFTPt施加到像素电极。另外，此时，在辅助电容Cs中存储与显示电压相应的电荷。当1个像素行的量的充电结束时，像素TFTPt成为截止状态，下一像素行的像素TFTPt被选择。在余下的像素行被依次扫描的期间，施加到像素电极的电压由在辅助电容Cs中存储的电荷大致维持。
接下来，参照图3的(a)和(b)说明有源矩阵基板100的更具体的构成。图3的(a)和(b)是分别示意性地示出有源矩阵基板100的俯视图及截面图。
有源矩阵基板100具备基板1和支撑于基板1的多个氧化物半导体TFT10。在图3的(a)和(b)中示出了与1个氧化物半导体TFT10对应的区域。
氧化物半导体TFT10具有下部栅极电极2、栅极绝缘层3、氧化物半导体层4、源极电极5以及漏极电极6。氧化物半导体TFT10还具有绝缘层7和上部栅极电极8。
下部栅极电极2设置于基板1上。栅极绝缘层3覆盖下部栅极电极2。
氧化物半导体层4配置于栅极绝缘层3上，隔着栅极绝缘层3与下部栅极电极2重叠。氧化物半导体层4包含沟道区域4c和位于沟道区域4c的两侧的源极接触区域4s及漏极接触区域4d。
源极电极5与氧化物半导体层4的源极接触区域4s接触。漏极电极6与氧化物半导体层4的漏极接触区域4d接触。
绝缘层7覆盖氧化物半导体层4、源极电极5以及漏极电极6。上部栅极电极8设置于绝缘层7上，隔着绝缘层7与氧化物半导体层4重叠。
如上所述，本实施方式的氧化物半导体TFT10具有下部栅极电极2和上部栅极电极8。即，氧化物半导体TFT10具有双栅结构。
在氧化物半导体TFT10中，当从基板1的法线方向观看时，上部栅极电极8与源极电极5不重叠。即，当从基板1的法线方向观看时，上部栅极电极8的源极电极5侧的端部与源极电极5的上部栅极电极8侧的端部分开规定的距离d1。因此，氧化物半导体层4在源极接触区域4s的旁边具有虽然与下部栅极电极2重叠但是与上部栅极电极8不重叠的区域of1。
另外，在氧化物半导体TFT10中，当从基板1的法线方向观看时，漏极电极6与下部栅极电极2不重叠。即，当从基板1的法线方向观看时，漏极电极6的下部栅极电极2侧的端部与下部栅极电极2的漏极电极6侧的端部分开规定的距离d2。因此，氧化物半导体层4在漏极接触区域4d的旁边具有虽然与上部栅极电极8重叠但是与下部栅极电极2不重叠的区域of2。
本实施方式的氧化物半导体TFT10通过具有这种构成，能够减少寄生电容。以下，更详细地说明其原因。图4是示出比较例的有源矩阵基板900的截面图。
比较例的有源矩阵基板900的氧化物半导体TFT910具有包含设置于氧化物半导体层4的下方和上方的下部栅极电极2和上部栅极电极8的双栅结构。但是，在有源矩阵基板900中，与本实施方式的有源矩阵基板100不同，当从基板1的法线方向观看时，源极电极5与下部栅极电极2和上部栅极电极8双方重叠，并且漏极电极6也与下部栅极电极2和上部栅极电极8双方重叠。
因此，在比较例的有源矩阵基板900中，在源极电极5与下部栅极电极2之间以及在源极电极5与上部栅极电极8之间形成寄生电容，并且在漏极电极6与下部栅极电极2之间以及在漏极电极6与上部栅极电极8之间形成寄生电容(图4中的双向箭头表示在电极间形成有无法忽略的大小的静电电容)。因此，在比较例的有源矩阵基板900中，寄生电容变大。
供应到栅极总线GL或源极总线SL的信号是矩形波，有必要将需要的电压按照需要的定时输入像素TFT。随着近年来的液晶显示装置的高清晰化或大面积化，分配到1个像素的导通时间(水平扫描期间)变短。因此，优选尽量抑制由寄生电容导致的信号的延迟。然而，在比较例的有源矩阵基板900中，如上所述寄生电容变大。因此，当将氧化物半导体TFT910作为像素TFT使用时，例如如图5的(a)所示，栅极信号会延迟(信号波形会钝化)。
与此相对，在本实施方式的有源矩阵基板100中，当从基板1的法线方向观看时，上部栅极电极8与源极电极5不重叠，另外，漏极电极6与下部栅极电极2不重叠。因而，能够减少形成于源极电极5与上部栅极电极8之间以及漏极电极6与下部栅极电极2之间的寄生电容(静电电容)。因此，能够抑制信号的延迟(信号波形的钝化)。例如，如图5的(b)所示，能够抑制栅极信号的延迟。
优选上部栅极电极8以使形成于上部栅极电极8与源极电极5之间的静电电容成为形成于上部栅极电极8与漏极电极6之间的静电电容的80％以下的方式配置。另外，优选漏极电极6以使形成于漏极电极6与下部栅极电极2之间的静电电容成为形成于源极电极5与下部栅极电极2之间的静电电容的80％以下的方式配置。
从使上部栅极电极8与源极电极5之间的静电电容足够小的观点来看，优选当从基板1的法线方向观看时，上部栅极电极8的源极电极5侧的端部与源极电极5的上部栅极电极8侧的端部分开2μm以上(即区域of1的宽度d1为2μm以上)。
另外，从使漏极电极6与下部栅极电极2之间的静电电容足够小的观点来看，优选当从基板1的法线方向观看时，漏极电极6的下部栅极电极2侧的端部与下部栅极电极2的漏极电极6侧的端部分开2μm以上(即区域of2的宽度d2为2μm以上)。
此外，可以是源极电极5的边缘与下部栅极电极2的边缘大致对齐(即可以是源极电极5与下部栅极电极2几乎不重叠)，也可以是源极电极5与下部栅极电极2重叠。但是，从减小寄生电容的观点来看，优选源极电极5与下部栅极电极2重叠的宽度尽量小。
参照图6和图7说明本实施方式的有源矩阵基板100的制造方法。图6的(a)～(c)和图7的(a)～(c)是示出有源矩阵基板100的制造工序的工序截面图。
首先，如图6的(a)所示，在基板1上形成下部栅极电极2。例如，在通过溅射法沉积导电膜之后，通过光刻工艺将导电膜图案化，由此能够形成下部栅极电极2。
作为基板1，例如能够使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。作为用于形成下部栅极电极2的导电膜(栅极金属膜)，能够适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)、金(Au)等金属或其合金、或者其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。在此，使用将Ti膜、Al膜以及Ti膜按该顺序层叠而成的膜作为栅极金属膜。下部栅极电极2的厚度例如是100nm以上500nm以下。
接着，如图6的(b)所示，形成覆盖下部栅极电极2的栅极绝缘层3。例如能够通过CVD法形成栅极绝缘层3。作为栅极绝缘层3，能够适当地使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层3也可以具有层叠结构。例如，也可以在基板1侧形成用于防止杂质等从基板1扩散的SiNx层作为下层，在其之上形成用于确保绝缘性的SiO2层作为上层。栅极绝缘层2的厚度例如是150nm以上400nm以下。
接下来，如图6的(c)所示，在栅极绝缘层3上形成氧化物半导体层4。例如，在通过溅射法沉积氧化物半导体膜之后，通过光刻工艺将氧化物半导体膜图案化，由此能够形成岛状的氧化物半导体层4。氧化物半导体层4以隔着栅极绝缘层3与下部栅极电极2重叠的方式形成。在此，形成具有In：Ga：Zn＝1：1：1的组分比的In-Ga-Zn-O系半导体层作为氧化物半导体层4。氧化物半导体层4的厚度例如是10nm以上200nm以下。
接着，如图7的(a)所示，在栅极绝缘层3和氧化物半导体层4上形成源极电极5和漏极电极6。例如，在通过溅射法沉积导电膜之后，通过光刻工艺将导电膜图案化，由此能够形成源极电极5和漏极电极6。作为用于形成源极电极5和漏极电极6的导电膜(源极金属膜)，能够适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)、金(Au)等金属或其合金、或者其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。在此，使用将Ti膜(或者Mo膜)、Al膜以及Ti膜(或者Mo膜)按该顺序层叠而成的膜作为源极金属膜。源极电极5和漏极电极6的厚度例如是100nm以上500nm以下。
接下来，如图7的(b)所示，形成覆盖氧化物半导体层4、源极电极5以及漏极电极6的绝缘层(钝化层)7。例如能够通过CVD法形成绝缘层7。作为绝缘层7，能够适当地使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。绝缘层7也可以具有层叠结构。例如，也可以在基板1侧形成SiO2层作为下层，在其之上形成SiNx层作为上层。若在与氧化物半导体层4接触的下层使用包含氧的层(例如SiO2等氧化物层)，则在由于来自外部的水分或杂质的侵入等而在氧化物半导体层4过度地产生了氧缺陷的情况下，也能够通过氧化物层所包含的氧来使氧缺陷恢复。绝缘层7的厚度例如是100nm以上500nm以下。
之后，如图7的(c)所示，在绝缘层7上形成上部栅极电极8。例如，在通过溅射法沉积导电膜之后，通过光刻工艺将导电膜图案化，由此能够形成上部栅极电极8。在此，作为用于形成上部栅极电极8的导电膜，虽然使用IZO膜，但是不限于此。例如，也可以使用ITO膜，还可以使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)、金(Au)等金属或其合金、或者其金属氮化物的膜。上部栅极电极8的厚度例如是10nm以上400nm以下。
这样，能够得到具备氧化物半导体TFT10的有源矩阵基板100。
在图8中示出本实施方式的另一有源矩阵基板100A。在图8所示的有源矩阵基板100A中，当从基板1的法线方向观看时，氧化物半导体TFT10的上部栅极电极8与漏极电极6不重叠。即，当从基板1的法线方向观看时，上部栅极电极8的漏极电极6侧的端部与漏极电极6的上部栅极电极8侧的端部分开规定的距离d3。因此，氧化物半导体层4在漏极接触区域4d的旁边具有虽然与下部栅极电极2重叠但是与上部栅极电极8不重叠的区域of3。
另外，当从基板1的法线方向观看时，源极电极5与下部栅极电极2不重叠。即，当从基板1的法线方向观看时，源极电极5的下部栅极电极2侧的端部与下部栅极电极2的源极电极5侧的端部分开规定的距离d4。因此，氧化物半导体层4在源极接触区域4s的旁边具有虽然与上部栅极电极8重叠但是与下部栅极电极2不重叠的区域of4。
这样，有源矩阵基板100A的氧化物半导体TFT10具有使图3所示的有源矩阵基板100的氧化物半导体TFT10的源极侧和漏极侧反转而成的结构。
在有源矩阵基板100A中，能够减少形成于漏极电极6与上部栅极电极8之间以及源极电极5与下部栅极电极2之间的寄生电容(静电电容)。因此，能够抑制信号的延迟(信号波形的钝化)。
优选上部栅极电极8以使形成于上部栅极电极8与漏极电极6之间的静电电容成为形成于上部栅极电极8与源极电极5之间的静电电容的80％以下的方式配置。另外，优选源极电极5以使形成于源极电极5与下部栅极电极2之间的静电电容成为形成于漏极电极6与下部栅极电极2之间的静电电容的80％以下的方式配置。
从使上部栅极电极8与漏极电极6之间的静电电容足够小的观点来看，优选当从基板1的法线方向观看时，上部栅极电极8的漏极电极6侧的端部与漏极电极6的上部栅极电极8侧的端部分开2μm以上(即区域of3的宽度d3为2μm以上)。
另外，从使源极电极5与下部栅极电极2之间的静电电容足够小的观点来看，优选当从基板1的法线方向观看时，源极电极5的下部栅极电极2侧的端部与下部栅极电极2的源极电极5侧的端部分开2μm以上(即区域of4的宽度d4为2μm以上)。
本实施方式的有源矩阵基板100和100A的氧化物半导体TFT10能够适合用作像素TFTPt。在图9中，示出将有源矩阵基板100的氧化物半导体TFT10作为像素TFT使用的情况下的截面结构的一例。
如图9所示，以覆盖像素TFTPt(氧化物半导体TFT10)的方式设置有有机绝缘层(平坦化层)9，在有机绝缘层9上设置有像素电极PE。像素电极PE在未图示的接触孔中电连接到像素TFTPt的漏极电极6。有机绝缘层9例如由感光性树脂材料形成。像素电极PE由透明的导电材料(例如IZO或ITO)形成。如已经说明的那样，上部栅极电极8既可以由透明的导电材料形成，也可以由金属材料形成。
此外，本实施方式的有源矩阵基板100和100A的氧化物半导体TFT10也可以作为电路TFT(构成周边电路的TFT)使用。
(实施方式2)
参照图10说明本实施方式的有源矩阵基板200。图10是示意性地示出有源矩阵基板200的截面图。以下，以有源矩阵基板200与图3所示的有源矩阵基板100的不同之处为中心进行说明。
在有源矩阵基板200中，氧化物半导体TFT10的氧化物半导体层4的厚度t是规定值以下。具体地说，氧化物半导体层4的厚度t是10μm以下。
由于氧化物半导体层4的厚度t足够小(如本实施方式所示是10μm以下)，从而能够更可靠地得到由双栅结构带来的TFT特性的提高效果。以下，参照图11的(a)和(b)说明其原因。
在氧化物半导体层4的厚度t大的情况下，如在图11的(a)中示意性地示出的那样，氧化物半导体层4中的实际上作为沟道区域4c发挥功能的部分(图中附有交叉影线的部分)成为好像被分成了两层的状态，有时无法得到所希望的特性提高效果。
与此相对，若氧化物半导体层4的厚度t足够小，则如在图11的(b)中示意性地示出的那样，氧化物半导体层4中的实际上作为沟道区域4c发挥功能的部分不会被分成两层(即下部栅极电极2所致的激励区域和上部栅极电极8所致的激励区域实现共用化)，因此能够更可靠地得到所希望的特性提高效果。
(实施方式3)
在智能电话等窄边框化要求高的设备中，提出了除了单片地形成栅极驱动器以外，还单片地形成源极切换(SourceSharedDriving：SSD)电路等多路分配电路。SSD电路是从来自源极驱动器的各端子的1根视频信号线向多根源极总线分配视频数据的电路。通过SSD电路的搭载，能够将非显示区域中的配置端子部和配线的区域(端子部/配线形成区域)进一步缩窄。另外，来自源极驱动器的输出数量减少，能够缩小电路规模，因此能够减少驱动器IC的成本。
在本说明书中，将电路TFT中的构成驱动电路的TFT称为“驱动电路用TFT”，将在多路分配电路(SSD电路)中作为开关元件使用的TFT称为“DMX电路用TFT”。
在有源矩阵基板中，当与像素TFT或驱动电路用TFT使用同一氧化物半导体膜形成DMX电路用TFT时，会存在如下问题。
DMX电路用TFT所要求的特性不同于驱动电路用TFT所要求的特性，难以兼顾这些特性。例如，在栅极驱动器所使用的驱动电路用TFT中，为了防止电路误动作，通常使用阈值电压Vth为正的增强型TFT。然而，在增强型TFT中，难以进一步提高导通电流，有可能无法适用于DMX电路用TFT。
根据本实施方式，能够将具有不同的特性的多个氧化物半导体TFT分别制作在同一基板上。另外，例如，能够使DMX电路用TFT的氧化物半导体层的载流子浓度高于像素TFT、驱动电路用TFT等其它TFT的氧化物半导体层的载流子浓度。其结果是，不仅能够维持像素TFT、驱动电路用TFT等的TFT特性，而且能够进一步降低DMX电路用TFT的阈值电压，因此能够提高DMX电路用TFT的导通电流。因而，能够容易地兼顾DMX电路用TFT所要求的特性和驱动电路用TFT或者像素TFT所要求的特性。
在本实施方式的有源矩阵基板中，形成有使用同一氧化物半导体膜形成的、多个第1TFT和多个第2TFT。第1TFT与第2TFT具有不同的特性。例如，第1TFT的阈值电压可以高于第2TFT的阈值电压。第1TFT例如包含构成多路分配电路的DMX电路用TFT。第2TFT例如包含像素TFT、或者构成栅极驱动器GD的驱动电路用TFT。第2TFT也可以包含驱动电路用TFT和像素TFT这两者。
参照图12说明本实施方式的有源矩阵基板300。图12是例示有源矩阵基板300所具备的第1TFT10A和第2TFT10B的截面图。在此，第1TFT10A是DMX电路用TFT，第2TFT10B是驱动电路用TFT。第1TFT10A和第2TFT10B是具有由相同的氧化物半导体膜形成的活性层的、顶栅结构的氧化物半导体TFT。
第1TFT10A具有下部栅极电极2A、栅极绝缘层3、氧化物半导体层4A、源极电极5A、漏极电极6A、绝缘层7以及上部栅极电极8A。氧化物半导体层4A包含沟道区域4Ac。同样地，第2TFT10B具有下部栅极电极2B、栅极绝缘层3、氧化物半导体层4B、源极电极5B、漏极电极6B、绝缘层7以及上部栅极电极8B。氧化物半导体层4B包含沟道区域4Bc。第1TFT10A和第2TFT10B的各层的平面形状、尺寸、沟道长度L、沟道宽度等可以相互不同。
第1TFT10A和第2TFT10B的氧化物半导体层4A和4B由同一氧化物半导体膜形成。氧化物半导体层4A和4B可以具有相同的组分比(在氧化物半导体膜为In-Ga-Zn-O系半导体膜的情况下为In：Ga：Zn：O)。另外，氧化物半导体层4A和4B也可以具有实质上相同的厚度。“具有实质上相同的厚度”是指对氧化物半导体膜未进行局部地使其薄膜化(或者厚膜化)的处理，例如，由于根据成膜工艺的不同而产生的膜厚分布，氧化物半导体层4A和4B的厚度可以不同。
第1TFT10A的上部栅极电极8A与源极电极5A不重叠，另外，第1TFT10A的漏极电极6A与下部栅极电极2A不重叠。同样地，第2TFT10B的上部栅极电极8B与源极电极5B不重叠，另外，第2TFT10B的漏极电极6B与下部栅极电极2B不重叠。因此，在本实施方式的有源矩阵基板300中，也能够与实施方式1的有源矩阵基板100同样地减少寄生电容。
另外，在本实施方式中，第1TFT10A的氧化物半导体层4A的沟道区域4Ac中的载流子浓度(以下称为“第1载流子浓度”)Ca高于第2TFT10B的氧化物半导体层4B的沟道区域4Bc中的载流子浓度(以下称为“第2载流子浓度”)Cb(Ca＞Cb)。这种构成例如能够通过对第1TFT10A的沟道区域4Ac供应氢、氩等还原性气体而得到。当对氧化物半导体供应氢时，会由于氧化物半导体的还原反应而在氧化物半导体中生成氧缺陷，产生载流子电子。其结果是，载流子浓度被提高。在后面描述使氧化物半导体层4A和氧化物半导体层4B的载流子浓度不同的具体方法。
通过使第1TFT10A的沟道区域4Ac的第1载流子浓度Ca高于第2TFT10B的沟道区域4Bc的第2载流子浓度Cb，从而第1TFT10A的阈值电压(以下称为“第1阈值电压”)Vth(a)低于第2TFT10B的阈值电压(以下称为“第2阈值电压”)Vth(b)(Vth(a)＜Vth(b))。通过这样使第1TFT10A与第2TFT10B的特性相互不同，能够分别制作适用于SSD电路的TFT和适用于驱动电路或像素的TFT。
此外，第1载流子浓度Ca和第2载流子浓度Cb例如能够使用霍尔元件来测定。更具体地说明的话，能够分别制作包含采用与第1TFT10A和第2TFT10B所包含的氧化物半导体层4A、4B同样的工艺形成的氧化物半导体层的霍尔元件，并根据其元件特性求出氧化物半导体层的载流子浓度。另外，通过求出包含氧化物半导体层4A、4B的TFT的特性(例如，阈值电压(Vth)、导通电流)与根据上述的对应的霍尔元件求出的载流子浓度的关系，能够知道载流子浓度与TFT特性的关系。
也可以是第1TFT10A为耗尽型，第2TFT10B为增强型。由此，能够进一步提高作为DMX电路用TFT使用的第1TFT10A的导通电流。另外，当将第2TFT10B作为驱动电路用TFT使用时，能够抑制电路误动作的发生，因此能够抑制成品率的下降。
根据本实施方式，能够使用与像素TFT或驱动电路用TFT相同的氧化物半导体膜形成与这些TFT相比阈值电压Vth较低的、即导通电流被提高的DMX电路用TFT。
＜第1TFT10A和第2TFT10B的制造方法＞
图13的(a)、(b)和图14的(a)、(b)是用于说明在基板1上制造第1TFT10A及第2TFT10B的方法的一例的工序截面图，示出了基板1中的形成第1TFT10A的区域(以下称为“第1区域”)R1和形成第2TFT10B的区域(以下称为“第2区域”)R2。
首先，如图13的(a)所示，在基板1上依次形成下部栅极电极2A、2B、栅极绝缘层3、氧化物半导体层4A、4B、源极电极5A、5B以及漏极电极6A、6B。这些工序能够与图6的(a)～图7的(a)所示的工序同样地进行。
接着，如图13的(b)所示，形成覆盖第2区域R2并且在第1区域R1上具有开口部的掩模(抗蚀剂层)51。掩模51只要具有覆盖形成于第2区域R2的氧化物半导体层4B的沟道区域4Bc并且使形成于第1区域R1的氧化物半导体层4A的沟道区域4Ac露出的形状即可。
在该状态下，从掩模51的上方进行等离子体处理。在此，在等离子体CVD装置内，照射使用了还原性气体(氢气、氩气等稀有气体等)的等离子体53。等离子体53被照射到氧化物半导体层4A。由此，生成氧缺陷，产生载流子电子，因此能够提高沟道区域4Ac的载流子浓度(第1载流子浓度)Ca。另一方面，氧化物半导体层4B被掩模51保护，因此不会暴露于等离子体中，其载流子浓度(第2载流子浓度)Cb被维持。因而，还能够使第1载流子浓度Ca高于第2载流子浓度Cb。
第2TFT10B的沟道区域4Bc的第2载流子浓度Cb例如是1×1010/cm3以上1×1016/cm3以下，第1TFT10A的沟道区域4Ac的第1载流子浓度Ca例如可以是1×1017以上1×1019以下。另外，第1载流子浓度Ca也可以是第2载流子浓度Cb的10倍以上1000倍以下。用于提高第1载流子浓度Ca的等离子体处理例如可以将氢气的流量设定为100～1000sccm、将基板温度设定为200～300℃、将RFpower(射频功率)设定为100～200W、将压力设定为50～200Pa来进行。等离子体处理时间例如可以是30s～200s。在等离子体处理后，在大气气氛中以200℃以上300℃以下的温度进行0.5～2小时的退火处理。通过这种等离子体处理和退火处理，能够将氧化物半导体层4A的沟道区域4Ac的载流子浓度(第1载流子浓度Ca)控制为上述范围。另一方面，氧化物半导体层4B由掩模(抗蚀剂层)51保护而不受等离子体的影响，因此能够将其载流子浓度(第2载流子浓度Cb)保持为低的原样状态。
此外，例如在特开2008-40343号公报中，公开了将氧化物半导体层暴露于还原性等离子体中而使其低电阻化，并作为导电体(例如作为像素电极)使用。与此相对，在本实施方式中，按照不会低电阻化至(载流子浓度不会增加至)能够将氧化物半导体层作为导电体使用的程度这样的条件进行等离子体处理。具体地说，通过缩短等离子体处理时间或者在等离子体处理后以规定的条件进行退火处理，从而能够抑制氧化物半导体层被导电体化。
接着，将掩模51除去，如图14的(a)所示，形成覆盖氧化物半导体层4A、4B、源极电极5A、5B以及漏极电极6A、6B的绝缘层7。该工序能够与图7的(b)所示的工序同样地进行。接着，在干燥气体或者大气中，例如以200℃以上400℃以下的温度进行热处理。热处理时间例如可以是1～2小时。由此，能够减少由于形成绝缘层7而产生于氧化物半导体层4A、4B的氧缺陷。此外，也能够将该热处理和在等离子体处理后进行的退火处理同时进行。
之后，如图14的(b)所示，在绝缘层7上形成上部栅极电极8A、8B。该工序能够与图7的(c)所示的工序同样地进行。这样，能够制造第1TFT10A和第2TFT10B。
此外，本实施方式的第1TFT10A和第2TFT10B的制造方法不限于上述内容。使位于第1区域R1的氧化物半导体层4A的沟道区域4Ac的载流子浓度高于位于第2区域R2的氧化物半导体层4B的沟道区域4Bc的载流子浓度的工序也可以用等离子体处理以外的方法来进行。例如，如在后述的实施方式中说明的那样，通过选择性地对绝缘层7中的位于第1区域R1的部分供应氢，也能够提高沟道区域4Ac的载流子浓度。
(实施方式4)
本实施方式的有源矩阵基板所具备的第1TFT10A和第2TFT10B具有与图12所示的第1TFT10A和第2TFT10B同样的构成。本实施方式与实施方式3的不同之处在于，通过选择性地向绝缘层7中的位于第1区域R1的部分供应氢，来使第1TFT10A的沟道区域4Ac的载流子浓度高于第2TFT10B的沟道区域4Bc的载流子浓度。
图15是用于说明本实施方式的第1TFT10A和第2TFT10B的制造方法的截面图。
首先，在第1区域R1和第2区域R2中的每一个区域内依次形成栅极电极2A、2B、栅极绝缘层3、氧化物半导体层4A、4B、源极电极5A、5B以及漏极电极6A、6B。这些工序能够与图6的(a)～图7的(a)所示的工序同样地进行。
接着，与图7的(b)所示的工序同样地在氧化物半导体层4A、4B、源极电极5A、5B以及漏极电极6A、6B上形成供氧性的层(例如氧化硅层)作为绝缘层7。
接下来，如图15所示，形成覆盖第2区域R2并且在第1区域R1上具有开口部的掩模(抗蚀剂层)51。在该状态下从掩模51的上方进行等离子体处理。在此，在等离子体CVD装置内照射使用了氢气等还原性气体的等离子体53。由此，向绝缘层7中的位于第1区域R1的第1部分7A导入氢。绝缘层7中的位于第2区域R2的第2部分7B由掩模51保护，因此氢的导入被抑制。因而，绝缘层7中的位于第1TFT10A上的第1部分7A以比位于第2TFT10B上的第2部分7B高的浓度包含氢。等离子体处理例如可以将氢气的流量设定为100～1000sccm、将基板温度设定为200～300℃、将RFpower设定为100～1000W、将压力设定为50～200Pa来进行。等离子体处理时间例如可以是30s～600s。
之后，与上述的方法同样地在干燥气体或者大气中以200～400℃(优选200～300℃)的温度进行0.5～2小时(优选1～2小时)的热处理。通过热处理，供应到绝缘层7的第1部分7A的氢的一部分扩散到氧化物半导体层4A。因此，在与第1部分7A接触的沟道区域4Ac中，由于氢被还原而产生氧缺陷，载流子浓度变高。其结果是，能够使沟道区域4Ac的第1载流子浓度Ca高于沟道区域4Bc的第2载流子浓度Cb。
在本实施方式中，第1载流子浓度Ca例如也可以是1×1017以上1×1019以下。另外，第1载流子浓度Ca也可以是第2载流子浓度Cb的10倍以上1000倍以下。第1载流子浓度Ca例如能够根据针对绝缘层7的第1部分7A的等离子体处理的处理条件来控制。例如，通过在以上述条件进行了等离子体处理之后，按例如200～300℃的温度进行热处理，能够将第1载流子浓度Ca控制为上述范围。
此外，向绝缘层7供应氢的方法不限于等离子体处理，也可以是离子掺杂法。
(多路分配电路的构成和动作)
实施方式3和4的第1TFT10A例如能够适合用作在显示装置的周边区域设置的多路分配电路DMX的开关元件(DMX电路用TFT)。在此，说明使用了第1TFT10A的多路分配电路。
图16是用于说明多路分配电路DMX的构成和动作的图。
在源极驱动器SD与显示区域DR之间配置有多路分配电路DMX。多路分配电路DMX包含多个单位电路U(1)～U(i)(i为2以上的整数)(以下有时统称为“单位电路U”)。多路分配电路DMX和源极驱动器SD由设置于非显示区域FR的控制电路150来控制。
源极驱动器SD的输出引脚PIN各自连接着多个视频信号线DO(1)～DO(i)(有时统称为“视频信号线DO”)中的任意一个视频信号线。1根视频信号线DO与被分成一组的n个(n为2以上的整数，在此为n＝3)源极总线SL相对应。在视频信号线DO与被分成一组的源极总线SL之间以视频信号线为单位设置有单位电路U。单位电路U从1个视频信号线DO向n个源极总线SL分配视频数据。
在本说明书中，将多个视频信号线DO(1)～DO(i)中的第N个视频信号线设为DO(N)(N为1到i的整数)，将与视频信号线DO(N)相对应的单位电路U和源极总线SL分别设为U(N)、SL(N-1)～SL(M-n)。源极总线SL(N-1)～SL(N-n)例如也可以与R、G、B像素相对应(即n＝3)。
各个单位电路U(N)具备连接到视频信号线DO(N)的n个分支配线B1～Bn、n个控制信号线SW1～SWn、以及n个DMX电路用TFT10A(1)～10A(n)(以下有时统称为“DMX电路用TFT10A”)。控制信号线SW1～SWn连接到控制电路150。
DMX电路用TFT10A作为选择开关发挥功能。DMX电路用TFT10A的栅极电极电连接到控制信号线SW1～SWn中的对应的1个控制信号线。DMX电路用TFT10A的源极电极电连接到分支配线B1～Bn中的对应的1个分支配线。DMX电路用TFT10A的漏极电极连接到源极总线SL(N-1)～SL(N-3)中的对应的1个源极总线。
从控制信号线SW1～SW3向DMX电路用TFT10A的栅极电极供应选择信号。选择信号规定了同一组内的选择开关的导通期间，与来自源极驱动器SD的时间序列性信号输出是同步的。单位电路U(N)将通过对视频信号线DO(N)的输出进行分时而得到的数据电位按时间序列向多个源极总线SL(N-1)～源极总线SL(N-n)进行写入(分时驱动)。由此，能够减少源极驱动器SD的输出引脚PIN的数量，因此能够进一步减少非显示区域FR的面积(窄边框化)。
此外，例如在特开2008-225036号公报、特开2006-119404号公报、国际公开第2011/118079号等中公开了使用多路分配电路DMX的显示装置的动作、分时驱动的时序图等。在本说明书中，为了参照，引用特开2008-225036号公报、特开2006-119404号以及国际公开第2011/118079号公报的全部公开内容。
＜氧化物半导体＞
氧化物半导体层4(或者4A、4B)所包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直取向的结晶质氧化物半导体等。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等记载于例如特开2014-007399号公报中。为了参照，在本说明书中引用特开2014-007399号公报的全部公开内容。
氧化物半导体层4(4A、4B)例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层4(4A、4B)例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组分比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能够由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体既可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系半导体，优选c轴与层面大体垂直地取向的结晶质In-Ga-Zn-O系半导体。
此外，结晶质In-Ga-Zn-O系半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等中。为了参照，在本说明书中引用特开2012-134475号公报和特开2014-209727号公报的全部公开内容。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如，在包含多个像素的显示区域的周边，与显示区域设置于相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层4(4A、4B)也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层7(或者7A、7B)也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
工业上的可利用性
本发明的实施方式能够适用于具备氧化物半导体TFT的有源矩阵基板。这种有源矩阵基板能够应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图形传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1：基板
2、2A、2B：下部栅极电极
3：栅极绝缘层
4、4A、4B：氧化物半导体层
4c、4Ac、4Bc：沟道区域
4s：源极接触区域
4d：漏极接触区域
5、5A、5B：源极电极
6、6A、6B：漏极电极
7：绝缘层(钝化层)
8、8A、8B：上部栅极电极
9：有机绝缘层(平坦化层)
10：氧化物半导体TFT
10A：第1TFT
10B：第2TFT
51：掩模
53：等离子体
100、100A、200、300：有源矩阵基板
150：控制电路
B：分支配线
CLC：液晶电容
Cs：辅助电容
DMX：多路分配电路
DR：显示区域
FR：非显示区域
GD：栅极驱动器
GL：栅极总线
PE：像素电极
PIX：像素区域
Pt：像素TFT
R1：第1区域
R2：第2区域
SD：源极驱动器
SL：源极总线
SW：控制信号线
U：多路分配电路的单位电路。

Claims (11)

1.一种有源矩阵基板，
具有由多个像素区域规定的显示区域，
具备基板和支撑于上述基板的多个氧化物半导体TFT，上述有源矩阵基板的特征在于，
上述多个氧化物半导体TFT各自具有：
下部栅极电极，其设置于上述基板上；
栅极绝缘层，其覆盖上述下部栅极电极；
氧化物半导体层，其配置于上述栅极绝缘层上，隔着上述栅极绝缘层与上述下部栅极电极重叠，并且包含沟道区域和位于沟道区域的两侧的源极接触区域及漏极接触区域；
源极电极，其与上述氧化物半导体层的上述源极接触区域接触；
漏极电极，其与上述氧化物半导体层的上述漏极接触区域接触；
绝缘层，其覆盖上述氧化物半导体层、上述源极电极以及上述漏极电极；以及
上部栅极电极，其设置于上述绝缘层上，隔着上述绝缘层与上述氧化物半导体层重叠，
当从上述基板的法线方向观看时，上述上部栅极电极与作为上述源极电极和上述漏极电极中的一方的第1电极不重叠，并且作为上述源极电极和上述漏极电极中的另一方的第2电极与上述下部栅极电极不重叠。
2.根据权利要求1所述的有源矩阵基板，
上述上部栅极电极以使形成于上述上部栅极电极与上述第1电极之间的静电电容成为形成于上述上部栅极电极与上述第2电极之间的静电电容的80％以下的方式配置，
上述第2电极以使形成于上述第2电极与上述下部栅极电极之间的静电电容成为形成于上述第1电极与上述下部栅极电极之间的静电电容的80％以下的方式配置。
3.根据权利要求1或2所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述上部栅极电极的上述第1电极侧的端部与上述第1电极的上述上部栅极电极侧的端部分开2μm以上。
4.根据权利要求1或2所述的有源矩阵基板，
当从上述基板的法线方向观看时，上述第2电极的上述下部栅极电极侧的端部与上述下部栅极电极的上述第2电极侧的端部分开2μm以上。
5.根据权利要求1或2所述的有源矩阵基板，
上述氧化物半导体层的厚度是10μm以下。
6.根据权利要求1或2所述的有源矩阵基板，
上述多个氧化物半导体TFT包含设置于上述多个像素区域的多个像素TFT。
7.根据权利要求1或2所述的有源矩阵基板，
具有设置于上述显示区域的周边的非显示区域，
具备设置于上述非显示区域的周边电路，
上述多个氧化物半导体TFT包含：多个第1TFT，其设置于上述非显示区域，包含于上述周边电路；以及多个第2TFT，其设置于上述显示区域或者上述非显示区域，
上述多个第1TFT的上述氧化物半导体层与上述多个第2TFT的上述氧化物半导体层由同一氧化物半导体膜形成，
上述多个第1TFT的上述沟道区域中的载流子浓度高于上述多个第2TFT的上述沟道区域中的载流子浓度。
8.根据权利要求7所述的有源矩阵基板，
上述周边电路是多路分配电路。
9.根据权利要求1或2所述的有源矩阵基板，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
10.根据权利要求9所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
11.一种显示装置，其特征在于，
具备权利要求1至10中的任意一项所述的有源矩阵基板。
CN201880037299.4A 2017-06-08 2018-06-04 有源矩阵基板和显示装置 Active CN110730984B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017113268 2017-06-08
JP2017-113268 2017-06-08
PCT/JP2018/021389 WO2018225690A1 (ja) 2017-06-08 2018-06-04 アクティブマトリクス基板および表示装置

Publications (2)

Publication Number Publication Date
CN110730984A CN110730984A (zh) 2020-01-24
CN110730984B true CN110730984B (zh) 2021-12-03

Family

ID=64567393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880037299.4A Active CN110730984B (zh) 2017-06-08 2018-06-04 有源矩阵基板和显示装置

Country Status (3)

Country Link
US (1) US11145766B2 (zh)
CN (1) CN110730984B (zh)
WO (1) WO2018225690A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2022001468A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 薄膜晶体管、显示基板及显示装置
CN112420618B (zh) * 2020-11-17 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
US20230034080A1 (en) * 2021-07-27 2023-02-02 Hannstouch Solution Incorporated Light sensing unit of light sensing device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893117A (zh) * 2005-06-30 2007-01-10 株式会社半导体能源研究所 半导体器件以及其制造方法
WO2011089841A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102486907A (zh) * 2010-12-01 2012-06-06 精工爱普生株式会社 薄膜晶体管形成用基板、半导体装置、电装置
CN103141026A (zh) * 2011-10-03 2013-06-05 松下电器产业株式会社 半导体装置、电力转换器及电力转换器的控制方法
CN103928470A (zh) * 2013-06-24 2014-07-16 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN106019743A (zh) * 2016-06-15 2016-10-12 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及相关装置
CN106405963A (zh) * 2016-10-31 2017-02-15 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987303B2 (ja) * 2001-06-06 2007-10-10 株式会社半導体エネルギー研究所 表示装置
US7541614B2 (en) * 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP4407464B2 (ja) 2004-10-22 2010-02-03 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI336945B (en) * 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4306748B2 (ja) 2007-03-13 2009-08-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
CN101995709B (zh) * 2009-08-27 2012-10-03 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN105206676B (zh) 2009-11-06 2019-12-10 株式会社半导体能源研究所 半导体装置及其制造方法
KR101963300B1 (ko) * 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101245400B1 (ko) 2010-03-24 2013-03-19 샤프 가부시키가이샤 신호 분배 회로, 신호 분배 장치 및 표시 장치
CN201788341U (zh) * 2010-08-31 2011-04-06 京东方科技集团股份有限公司 阵列基板、液晶面板及液晶显示器
FR2968125B1 (fr) * 2010-11-26 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101165456B1 (ko) * 2011-03-07 2012-07-12 이성호 전압변동을 이용한 정전식 터치 검출수단, 검출방법 및 터치스크린패널과, 그러한 정전식 터치스크린패널을 내장한 표시장치
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2015166857A1 (ja) * 2014-04-28 2017-04-20 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
JP6416899B2 (ja) * 2014-06-03 2018-10-31 シャープ株式会社 半導体装置およびその製造方法
US20170317217A1 (en) 2014-11-11 2017-11-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893117A (zh) * 2005-06-30 2007-01-10 株式会社半导体能源研究所 半导体器件以及其制造方法
WO2011089841A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102486907A (zh) * 2010-12-01 2012-06-06 精工爱普生株式会社 薄膜晶体管形成用基板、半导体装置、电装置
CN103141026A (zh) * 2011-10-03 2013-06-05 松下电器产业株式会社 半导体装置、电力转换器及电力转换器的控制方法
CN103928470A (zh) * 2013-06-24 2014-07-16 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN106019743A (zh) * 2016-06-15 2016-10-12 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及相关装置
CN106405963A (zh) * 2016-10-31 2017-02-15 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Semiconductor Capacitance Penalty per Gate;Amlan Majumdar;《IEEE Electron Device Letters》;20140411;全文 *
一种基于双栅材料的单极性类金属氧化物半导体碳纳米管场效应管设计方法;周海亮;《物理学报》;20100715;全文 *

Also Published As

Publication number Publication date
CN110730984A (zh) 2020-01-24
US11145766B2 (en) 2021-10-12
US20200152802A1 (en) 2020-05-14
WO2018225690A1 (ja) 2018-12-13

Similar Documents

Publication Publication Date Title
US10134785B2 (en) Semiconductor device and method for manufacturing same
US10558097B2 (en) Active matrix substrate and demultiplexer circuit
CN110730984B (zh) 有源矩阵基板和显示装置
CN108140675B (zh) 半导体装置及其制造方法
US20170125452A1 (en) Semiconductor device
US10714552B2 (en) Active matrix substrate having plurality of circuit thin film transistors and pixel thin film transistors
TWI538210B (zh) 半導體裝置及其製造方法
WO2018199037A1 (ja) アクティブマトリクス基板およびその製造方法
CN104508808A (zh) 半导体装置及其制造方法
CN110383493B (zh) 有源矩阵基板及其制造方法
CN110692125B (zh) 有源矩阵基板及其制造方法
CN113764517A (zh) 有源矩阵基板及其制造方法
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN113903753A (zh) 有源矩阵基板及其制造方法
CN113903752A (zh) 有源矩阵基板及其制造方法
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20210327911A1 (en) Active matrix substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant