CN113764517A - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN113764517A
CN113764517A CN202110613024.4A CN202110613024A CN113764517A CN 113764517 A CN113764517 A CN 113764517A CN 202110613024 A CN202110613024 A CN 202110613024A CN 113764517 A CN113764517 A CN 113764517A
Authority
CN
China
Prior art keywords
oxide semiconductor
tft
layer
semiconductor layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110613024.4A
Other languages
English (en)
Inventor
今井元
大东彻
上田辉幸
原义仁
前田昌纪
川崎达也
平田义晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN113764517A publication Critical patent/CN113764517A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供具备特性相互不同的多个氧化物半导体TFT的有源矩阵基板。一种有源矩阵基板，具备第1TFT和第2TFT，第1TFT具有第1氧化物半导体层和隔着第1栅极绝缘层配置在第1氧化物半导体层的一部分上的第1栅极电极，第1栅极绝缘层具有包含第1绝缘膜和配置在第1绝缘膜上的第2绝缘膜的层叠结构，第2TFT具有第2氧化物半导体层和第2栅极电极，第2氧化物半导体层具有比第1氧化物半导体层高的迁移率，第2栅极电极隔着第2栅极绝缘层配置在第2氧化物半导体层的一部分上，第2栅极绝缘层包含第2绝缘膜，并且不包含第1绝缘膜，在第2氧化物半导体层与基板之间还具备包含第1绝缘膜的下部绝缘层。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及有源矩阵基板及其制造方法。
背景技术
液晶显示装置、有机电致发光(EL)显示装置等所使用的有源矩阵基板具有：显示区域，其具有多个像素；以及显示区域以外的区域(非显示区域或边框区域)。在显示区域中，按每一像素具备薄膜晶体管(Thin Film Transistor；以下称为“TFT”)等开关元件。作为这种开关元件，以往以来，广泛使用以非晶硅膜为活性层的TFT(以下称为“非晶硅TFT”)、以多晶硅膜为活性层的TFT(以下称为“多晶硅TFT”)。
作为TFT的活性层的材料，已提出使用氧化物半导体来代替非晶硅、多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能以比非晶硅TFT高的速度动作。
TFT的结构大体分为底栅结构和顶栅结构。当前，氧化物半导体TFT多采用底栅结构，但也提出了使用顶栅结构(例如专利文献1)。在顶栅结构中，能够使栅极绝缘层变薄，因此能得到高的电流供应性能。
有时在有源矩阵基板的非显示区域单片(一体)地形成驱动电路等周边电路。通过单片地形成驱动电路，能实现非显示区域的窄小化、安装工序简化所带来的成本降低。例如，有时在非显示区域中单片地形成栅极驱动电路，以COG(Chip on Glass：玻璃上芯片)方式安装源极驱动电路。
在智能手机等窄边框化要求高的设备中，除栅极驱动器之外有时也单片地形成源极切换(Source Shared Driving：SSD)电路等多路分配电路。SSD电路是从来自源极驱动器的各端子的1个视频信号线向多个源极配线分配视频数据的电路。通过SSD电路的搭载，能进一步缩窄非显示区域中的配置端子部和配线的区域(端子部/配线形成区域)。另外，来自源极驱动器的输出数量减少，能使电路规模变小，因此能降低驱动器IC的成本。
驱动电路、SSD电路等周边电路包含TFT。在本说明书中，将配置在显示区域的各像素的TFT称为“像素TFT”，将构成周边电路的TFT称为“电路TFT”。另外，将电路TFT中的构成驱动电路的TFT称为“驱动电路用TFT”，将构成SSD电路的TFT称为“SSD电路用TFT”。
在将氧化物半导体TFT用作像素TFT的有源矩阵基板中，从制造工艺的观点来看，优选电路TFT也使用与像素TFT相同的氧化物半导体膜，并且利用共同的工艺来形成。因此，电路TFT和像素TFT通常具有相同的结构。这些TFT的特性也大致相同。
现有技术文献
专利文献
专利文献1：特开2015-109315号公报
发明内容
发明要解决的问题
然而，对于像素TFT与电路TFT，所要求的特性分别不同。另外，即使在电路TFT之中，例如对于驱动电路用TFT与SSD电路用TFT，所要求的特性也是不同的。近年来，单片地形成于有源矩阵基板的周边电路的种类在增加，伴随于此，对于电路TFT，所要求的性能进一步多样化。
而且，在有机EL显示装置中，在1个像素内设置至少包含两种像素TFT(被称为“驱动用TFT”和“选择用TFT”。)和电容元件的像素电路。选择用TFT具有使向驱动用TFT的施加电压变化来选择像素的功能。驱动用TFT具有供应发光所需的电流的功能。选择用TFT与驱动用TFT承担不同的功能，因此，各自被要求的特性也可能不同。
在这样具备用途不同的多个TFT的有源矩阵基板中，为了使各TFT能够具有根据用途而要求的特性，就需要分开制作具有不同特性的多个氧化物半导体TFT。
本发明的实施方式是鉴于上述情况而完成的，其目的在于提供一种有源矩阵基板，其具备具有顶栅结构并且特性相互不同的多个氧化物半导体TFT。
用于解决问题的方案
本说明书公开了以下项目所记载的有源矩阵基板和有源矩阵基板的制造方法。
[项目1]
一种有源矩阵基板，具备：基板；以及多个氧化物半导体TFT，其支撑于上述基板，包含第1TFT和第2TFT，在上述有源矩阵基板中，
上述第1TFT具有：
第1氧化物半导体层；
第1栅极电极，其隔着第1栅极绝缘层配置在上述第1氧化物半导体层的一部分上；以及
第1源极电极及第1漏极电极，其电连接到上述第1氧化物半导体层，
上述第1栅极绝缘层具有包含第1绝缘膜和配置在上述第1绝缘膜上的第2绝缘膜的层叠结构，
上述第2TFT具有：
第2氧化物半导体层，其具有比上述第1氧化物半导体层高的迁移率；
第2栅极电极，其隔着第2栅极绝缘层配置在上述第2氧化物半导体层的一部分上；以及
第2源极电极及第2漏极电极，其电连接到上述第2氧化物半导体层，
上述第2栅极绝缘层包含上述第2绝缘膜，并且不包含上述第1绝缘膜，
上述有源矩阵基板还具备下部绝缘层，上述下部绝缘层配置在上述第2氧化物半导体层与上述基板之间，包含上述第1绝缘膜。
[项目2]
根据项目1所述的有源矩阵基板，其中，
上述第2氧化物半导体层的侧面与上述下部绝缘层的侧面是对齐的。
[项目3]
根据项目1或2所述的有源矩阵基板，其中，
上述第1栅极绝缘层的侧面与上述第1栅极电极的侧面是对齐的，上述第2栅极绝缘层的侧面与上述第2栅极电极的侧面是对齐的。
[项目4]
根据项目1至3中的任意一项所述的有源矩阵基板，其中，
上述第1绝缘膜和上述第2绝缘膜均是氧化硅膜。
[项目5]
根据项目1至4中的任意一项所述的有源矩阵基板，其中，
上述第1TFT还具备隔着第3绝缘膜配置在上述第1氧化物半导体层的上述基板侧的第1导电层，当从上述基板的法线方向观看时，上述第1导电层是与上述第1氧化物半导体层至少部分地重叠的，
上述第2TFT还具备隔着上述第3绝缘膜配置在上述下部绝缘层的上述基板侧的第2导电层，当从上述基板的法线方向观看时，上述第2导电层是与上述第2氧化物半导体层至少部分地重叠的。
[项目6]
根据项目1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
还具备：
像素TFT，其配置在上述多个像素区域中的每一像素区域；以及
周边电路，其配置在上述非显示区域，
上述像素TFT是上述第1TFT，
上述周边电路包含上述第2TFT。
[项目7]
根据项目1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
还具备配置在上述非显示区域的、栅极驱动电路和SSD电路，
上述栅极驱动电路包含上述第1TFT，
上述SSD电路包含上述第2TFT。
[项目8]
根据项目1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
上述多个像素区域中的每一像素区域具有包含选择用TFT、驱动用TFT以及电容元件的像素电路，
上述驱动用TFT是上述第1TFT，
上述选择用TFT是上述第2TFT。
[项目9]
根据项目1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
还具备：
像素电路，其配置在上述多个像素区域中的每一像素区域，并且包含选择用TFT、驱动用TFT以及电容元件；以及
栅极驱动电路，其配置在上述非显示区域，
上述驱动用TFT是上述第1TFT，
上述栅极驱动电路包含上述第2TFT。
[项目10]
根据项目1至9中的任意一项所述的有源矩阵基板，其中，
还具有层间绝缘层，上述层间绝缘层覆盖上述第1氧化物半导体层、上述第1栅极电极、上述第2氧化物半导体层以及上述第2栅极电极，
上述第1源极电极、上述第1漏极电极、上述第2源极电极以及上述第2漏极电极配置在上述层间绝缘层上。
[项目11]
根据项目1至9中的任意一项所述的有源矩阵基板，其中，
还具有层间绝缘层，上述层间绝缘层覆盖上述第1氧化物半导体层、上述第1栅极电极、上述第2氧化物半导体层以及上述第2栅极电极，
上述第1漏极电极、上述第2源极电极以及上述第2漏极电极配置在上述层间绝缘层上，
上述第1源极电极隔着第3绝缘膜配置在上述第1氧化物半导体层的上述基板侧。
[项目12]
根据项目1至11中的任意一项所述的有源矩阵基板，其中，
上述第1氧化物半导体层和上述第2氧化物半导体层分别包含In和/或Sn，
上述第1氧化物半导体层中的In和Sn相对于全部金属元素的原子个数比的合计小于上述第2氧化物半导体层中的In和Sn相对于全部金属元素的原子个数比的合计。
[项目13]
根据项目1至11中的任意一项所述的有源矩阵基板，其中，
上述第1氧化物半导体层和上述第2氧化物半导体层均包含In-Ga-Zn-O系半导体，上述第1氧化物半导体层中的In相对于全部金属元素的原子个数比低于上述第2氧化物半导体层中的In相对于全部金属元素的原子个数比。
[项目14]
根据项目13所述的有源矩阵基板，其中，
上述第1氧化物半导体层和/或上述第2氧化物半导体层中的上述In-Ga-Zn-O系半导体包含结晶质部分。
[项目15]
一种有源矩阵基板的制造方法，上述有源矩阵基板具备多个氧化物半导体TFT，在上述有源矩阵基板的制造方法中，上述多个氧化物半导体TFT包含形成于第1TFT形成区域的第1TFT和形成于第2TFT形成区域的第2TFT，上述有源矩阵基板的制造方法包含如下工序：
(A)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中，在基板上形成第1氧化物半导体膜；
(B)通过进行上述第1氧化物半导体膜的图案化，在上述第1TFT形成区域中，形成成为上述第1TFT的活性层的第1氧化物半导体层，在上述第2TFT形成区域中，除去上述第1氧化物半导体膜；
(C)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中形成第1绝缘膜，其中，上述第1绝缘膜覆盖上述第1氧化物半导体层；
(D)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中，在上述第1绝缘膜上形成具有比上述第1氧化物半导体膜高的迁移率的第2氧化物半导体膜；
(E)通过进行上述第2氧化物半导体膜的图案化，在上述第1TFT形成区域中，除去上述第2氧化物半导体膜，在上述第2TFT形成区域中，形成成为上述第2TFT的活性层的第2氧化物半导体层；
(F)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中形成第2绝缘膜，其中，上述第2绝缘膜覆盖上述第2氧化物半导体层和上述第1绝缘膜；
(G)通过在上述第2绝缘膜上形成第1导电膜并使用抗蚀剂掩模进行上述第1导电膜的图案化，在上述第1TFT形成区域形成第1栅极电极，在上述第2TFT形成区域形成第2栅极电极，其中，当从上述基板的法线方向观看时，上述第1栅极电极重叠于上述第1氧化物半导体层的一部分，上述第2栅极电极重叠于上述第2氧化物半导体层的一部分；以及
(H)进行上述第1绝缘膜和上述第2绝缘膜的图案化，其中，
在上述第1TFT形成区域中，通过以上述抗蚀剂掩模或者上述第1栅极电极为掩模对上述第1绝缘膜和上述第2绝缘膜进行图案化，在上述第1栅极电极与上述第1氧化物半导体层之间形成具有包含上述第1绝缘膜和上述第2绝缘膜的层叠结构的第1栅极绝缘层，
在上述第2TFT形成区域中，通过以上述抗蚀剂掩模或者上述第2栅极电极为掩模对上述第2绝缘膜进行图案化，在上述第2栅极电极与上述第2氧化物半导体层之间形成包含上述第2绝缘膜的第2栅极绝缘层，并且以上述第2氧化物半导体层为掩模对上述第1绝缘膜进行图案化，在上述第2氧化物半导体层与上述基板之间形成包含上述第1绝缘膜的下部绝缘层。
发明效果
根据本发明的一实施方式，可提供一种有源矩阵基板，其具备具有顶栅结构并且特性不同的多个氧化物半导体TFT。另外，根据本发明的一实施方式，可提供一种有源矩阵基板的制造方法，其能分开制作特性不同的多个氧化物半导体TFT。
附图说明
图1是示出第1实施方式的有源矩阵基板1000的平面结构的一个例子的概略图。
图2是例示有源矩阵基板1000中的第1TFT100和第2TFT200的截面图。
图3是在有源矩阵基板1000中例示第1TFT100和第2TFT200的Vg-Id特性的图。
图4A是示出有源矩阵基板1000的制造方法的工序截面图。
图4B是示出有源矩阵基板1000的制造方法的工序截面图。
图4C是示出有源矩阵基板1000的制造方法的工序截面图。
图4D是示出有源矩阵基板1000的制造方法的工序截面图。
图4E是示出有源矩阵基板1000的制造方法的工序截面图。
图4F是示出有源矩阵基板1000的制造方法的工序截面图。
图4G是示出有源矩阵基板1000的制造方法的工序截面图。
图4H是示出有源矩阵基板1000的制造方法的工序截面图。
图4I是示出有源矩阵基板1000的制造方法的工序截面图。
图4J是示出有源矩阵基板1000的制造方法的工序截面图。
图4K是示出有源矩阵基板1000的制造方法的工序截面图。
图4L是示出有源矩阵基板1000的制造方法的工序截面图。
图4M是示出有源矩阵基板1000的制造方法的工序截面图。
图4N是示出有源矩阵基板1000的制造方法的工序截面图。
图5是示出有源矩阵基板1000的制造方法的工序截面图。
图6是第1实施方式的另一有源矩阵基板1001中的第1TFT100和第2TFT200的示意性截面图。
图7是例示移位寄存电路的图。
图8是示出单位移位寄存电路SR的一个例子的图。
图9是用于说明SSD电路的构成和动作的图。
图10是示出第2实施方式的有源矩阵基板2000的平面结构的一个例子的概略图。
图11是例示像素电路的图。
图12是示出有源矩阵基板2000中的第1TFT100和第2TFT200的示意性截面图。
图13是在有源矩阵基板2000中例示第1TFT100和第2TFT200的Vg-Id特性的图。
附图标记说明
1：基板
3：基底绝缘膜
5：层间绝缘层
7：无机绝缘层
9：有机绝缘层
10：电介质层
12：第1导电层
14：第1氧化物半导体层
14c：第1区域
14d：漏极接触区域
14s：源极接触区域
15：第1栅极绝缘层
15A：下层
15B：上层
16：第1栅极电极
17：第1源极电极
18：第1漏极电极
22：第2导电层
23：下部绝缘层
24：第2氧化物半导体层
24c：第1区域
24d：漏极接触区域
24s：源极接触区域
25：第2栅极绝缘层
26：第2栅极电极
27：第2源极电极
28：第2漏极电极
40：SSD电路用TFT
70：电容元件
71：驱动用TFT
72：选择用TFT
75：平坦化层
500：SSD单位电路
600：SSD电路
700：像素电路
1000、1001、2000：有源矩阵基板
CE：共用电极
PE：像素电极
CH：像素接触孔
DR：显示区域
FR：非显示区域
GL：栅极总线
SL：源极总线
L1：第1绝缘膜
L2：第2绝缘膜
ML：下部金属层
M1：第1金属层
M2：第2金属层
ML：下部金属层
OS1：第1氧化物半导体膜
OS2：第2氧化物半导体膜。
具体实施方式
如上所述，对于设置于有源矩阵基板的TFT，按其每一用途所要求的特性是不同的。以下，对优选的TFT特性的一个例子进行说明。
在SSD电路所使用的SSD电路用TFT中，需要流过比较大的导通电流，要求高的电流驱动力。若使用电流驱动力小的TFT，则有时难以通过预定的时间对源极总线进行充电。另外，若为了确保所希望的电流驱动力而增大TFT的沟道宽度，则TFT的尺寸会增大，有可能无法实现窄边框化。因此，在SSD电路用TFT中，优选降低阈值电压来进一步提高导通电流。SSD电路用TFT例如可以具有具备负的阈值电压的耗尽(depletion)特性。
相对于此，在栅极驱动器等驱动电路所使用的驱动电路用TFT中，优选使其阈值电压比SSD电路用TFT的阈值电压向正方向偏移，来减小截止漏电流。若截止漏电流大，则可能会成为消耗电力的增大、驱动电路的动作不良、误动作等的原因。驱动电路用TFT例如可以具有具备正的阈值电压的增强(enhancement)特性。
另外，作为液晶显示装置所使用的像素TFT，优选使用截止漏电流小的TFT。像素TFT可以具有耗尽特性，也可以具有增强特性。
然而，难以利用相同氧化物半导体膜形成特性不同的多个TFT。例如，虽然SSD电路用TFT优选使用具有高迁移率的氧化物半导体，但是伴随着氧化物半导体的高迁移率化，TFT的阈值电压易于向负方向偏移，有成为耗尽特性的倾向。因此，有时高迁移率的氧化物半导体并不适合于驱动电路用TFT。另一方面，为了得到增强特性，驱动电路用TFT优选使用迁移率比较低的氧化物半导体。但是，在具有增强特性的TFT中，难以进一步提高导通电流，因此有可能不适合于例如SSD电路等其它周边电路。
而且，在有机EL显示装置中，在1个像素内设有至少包含驱动用TFT和选择用TFT的像素电路。为了在有机EL显示装置中适当地进行多灰度级显示，优选驱动用TFT的Vg(栅极电压)-Id(漏极电流)特性在某种程度上是平缓的(也就是说不是陡峭的)。因此，对于驱动用TFT，要求其与选择用TFT或驱动电路用TFT相比，亚阈值特性的倾斜度较小，即亚阈值系数(S值)较大。另一方面，在选择用TFT中，S值可以不大。反而要求S值小，开关速度高。
此外，TFT的用途和被要求的特性不限于上述的例子，是多样化的。
本发明的发明人基于上述见解，发现了在液晶显示装置、有机EL显示装置等显示装置所使用的有源矩阵基板中分开制作特性相互不同的多个顶栅TFT的方法。
(第1实施方式)
以下，参照附图来说明第1实施方式的有源矩阵基板。本实施方式的有源矩阵基板例如用于液晶显示装置。
＜有源矩阵基板1000的基本构成＞
图1是示出本实施方式的有源矩阵基板1000的平面结构的一个例子的概略图。
有源矩阵基板1000具有显示区域DR和显示区域DR以外的区域(非显示区域或边框区域)FR。显示区域DR包括按矩阵状排列的像素区域PIX。像素区域PIX(有时也简称为“像素”)是与显示装置的像素对应的区域。非显示区域FR是位于显示区域DR的周边且无助于显示的区域。
在非显示区域FR中，例如在基板1上单片地设置有栅极驱动器、作为SSD电路发挥功能的多路分配电路等。源极驱动器例如安装于有源矩阵基板1000。
在显示区域DR中，形成有在行方向(x方向)上延伸的多个栅极总线GL和在列方向(y方向)上延伸的多个源极总线SL。各像素区域PIX例如由栅极总线GL和源极总线SL规定。栅极总线GL分别连接到栅极驱动器的各端子。源极总线SL分别连接到源极驱动器的各端子。
各像素区域PIX具有薄膜晶体管Tp和像素电极PE。薄膜晶体管Tp有时也被称为“像素TFT”。薄膜晶体管Tp的栅极电极电连接到对应的栅极总线GL，源极电极电连接到对应的源极总线SL。漏极电极电连接到像素电极PE。在将有源矩阵基板1000应用于FFS(FringeField Switching：边缘场开关)模式等横向电场模式的显示装置的情况下，虽未图示，但在有源矩阵基板1000中设置有多个像素共用的电极(共用电极)。
在有源矩阵基板1000的非显示区域中形成有构成周边电路的多个电路TFT。电路TFT包含构成栅极驱动器的驱动电路用TFT、构成SSD电路的SSD电路用TFT等。
＜有源矩阵基板1000中的TFT结构＞
接下来，对有源矩阵基板1000所包含的多个顶栅TFT的结构进行说明。
在本实施方式中，有源矩阵基板1000具备具有顶栅结构的多个氧化物半导体TFT。多个氧化物半导体TFT至少包含1个第1TFT和1个第2TFT。
作为第1TFT的活性层的第1氧化物半导体层由第1氧化物半导体膜OS1形成，作为第2TFT的活性层的第2氧化物半导体层由第2氧化物半导体膜OS2形成。也就是说，第1氧化物半导体层与第2氧化物半导体层是不同的层。
图2是例示形成于有源矩阵基板1000的第1TFT100和第2TFT200的截面图。第1TFT100可以是像素TFT，第2TFT200可以是电路TFT(例如驱动电路用TFT)。有源矩阵基板1000可以具有多个第1TFT100和多个第2TFT200，但在此仅图示单个第1TFT100和单个第2TFT200来进行说明。
首先，说明有源矩阵基板1000的层结构。有源矩阵基板1000从基板1侧起依次包含下部金属层ML、基底绝缘膜3、第1氧化物半导体膜OS1、第1绝缘膜L1、第2氧化物半导体膜OS2、第2绝缘膜L2、第1金属层M1、层间绝缘层5以及第2金属层M2。因而，第1氧化物半导体膜OS1是比第2氧化物半导体膜OS2靠下的层。
“下部金属层ML”是包含由下部导电膜形成的电极/配线等的层，例如，包含各TFT的遮光层。“第1金属层M1”是包含由第1导电膜形成的电极/配线等的层，例如包含栅极总线GL、各TFT的栅极电极等。“第2金属层M2”是包含由第2导电膜形成的电极/配线等的层，例如包含源极总线SL、各TFT的源极电极以及漏极电极等。
在附图中，有时在各构成要素的附图标记之后以用括号括起来的方式标注示出金属层、绝缘膜或者半导体膜的标记。例如，有时对形成于第1金属层M1内的电极或者配线在其附图标记之后标注“(M1)”。
接下来，说明TFT结构。第1TFT100和第2TFT200分别是支撑于基板1的具有顶栅结构的氧化物半导体TFT。
第1TFT100具有：第1氧化物半导体层14，其由第1氧化物半导体膜OS1形成；第1栅极电极16，其隔着第1栅极绝缘层15配置在第1氧化物半导体层14的一部分上；以及第1源极电极17和第1漏极电极18，其电连接到第1氧化物半导体层14。
第1栅极绝缘层15具有包含由第1绝缘膜L1形成的下层15A和配置在第1绝缘膜L1上的由第2绝缘膜L2形成的上层15B的层叠结构。下层15A的侧面与上层15B的侧面可以是对齐的。在此，两个层的“侧面对齐”是指包含在这两个层使用相同抗蚀剂掩模被进行了蚀刻的情况下或者在以其中一方为掩模进行了另一方的蚀刻的情况下能得到的结构。
第1氧化物半导体层14包含：第1区域14c，其隔着第1栅极绝缘层15被第1栅极电极16覆盖；以及第2区域，当从基板1的法线方向观看时，其未被第1栅极电极16覆盖。第2区域可以是与第1区域14c相比电阻率较低的低电阻区域。低电阻区域例如能通过以第1栅极电极16为掩模对第1氧化物半导体层14进行低电阻化处理来形成。
当从基板1的法线方向观看时，第2区域(低电阻区域)包含分别位于第1区域14c的两侧的源极接触区域14s和漏极接触区域14d。源极接触区域14s是电连接到第1源极电极17的区域，漏极接触区域14d是电连接到第1漏极电极18的区域。
第1栅极绝缘层15也可以覆盖第1区域14c并且不覆盖源极接触区域14s和漏极接触区域14d。在图示的例子中，第1栅极绝缘层15仅形成于从基板1的法线方向观看时与第1栅极电极16重叠的区域。第1栅极绝缘层15的侧面与第1栅极电极16的侧面可以是对齐的。
第1栅极电极16在第1栅极绝缘层15上配置成当从基板1的法线方向观看时与第1区域14c重叠，并且与源极接触区域14s和漏极接触区域14d不重叠。
第1TFT100也可以在第1氧化物半导体层14的基板1侧具有作为遮光层发挥功能的第1导电层12。第1导电层12被基底绝缘膜3覆盖。第1氧化物半导体层14配置在基底绝缘膜3上。第1导电层12可以配置成当从基板1的法线方向观看时与第1氧化物半导体层14中的至少第1区域14c重叠。由此，能抑制由来自基板1侧的光(背光源光)导致的第1氧化物半导体层14的特性劣化。第1导电层12可以是电浮动状态，也可以固定为GND电位(0V)。或者，也可以通过将第1导电层12利用未图示的连接部电连接到第1栅极电极16而使第1导电层12作为下部栅极电极发挥功能。
另一方面，第2TFT200具有：第2氧化物半导体层24，其由第2氧化物半导体膜OS2形成；第2栅极电极26，其隔着第2栅极绝缘层25配置在第2氧化物半导体层24的一部分上；以及第2源极电极27和第2漏极电极28，其电连接到第2氧化物半导体层24。第2氧化物半导体层24具有比第1氧化物半导体层14高的迁移率。
第2栅极绝缘层25包含第2绝缘膜L2，但也可以不包含第1绝缘膜L1。第2栅极绝缘层25的侧面与第2栅极电极26的侧面可以是对齐的。
在第2氧化物半导体层24和基板1之间配置有下部绝缘层23。下部绝缘层23由第1绝缘膜L1形成。也就是说，下部绝缘层23与第1TFT100的第1栅极绝缘层15中的下层15A为相同的层。第2氧化物半导体层24的侧面与下部绝缘层23的侧面可以是对齐的。
第2氧化物半导体层24与第1氧化物半导体层14同样地包含：第1区域24c，其隔着第2栅极绝缘层25被第2栅极电极26覆盖；以及第2区域(低电阻区域)，当从基板1的法线方向观看时，其未被第2栅极电极26覆盖。当从基板1的法线方向观看时，第2区域包含分别位于第1区域24c的两侧的源极接触区域24s和漏极接触区域24d。源极接触区域24s是电连接到第2源极电极27的区域，漏极接触区域24d是电连接到第2漏极电极28的区域。
第2栅极绝缘层25也可以覆盖第1区域24c并且不覆盖源极接触区域24s和漏极接触区域24d。在图示的例子中，第2栅极绝缘层25仅形成于从基板1的法线方向观看时与第2栅极电极26重叠的区域。第2栅极绝缘层25的侧面与第2栅极电极26的侧面可以是对齐的。
第2栅极电极26在第2栅极绝缘层25上配置成当从基板1的法线方向观看时与第1区域24c重叠，并且与源极接触区域24s和漏极接触区域24d不重叠。第2栅极电极26例如是与第1TFT100的第1栅极电极16使用相同导电膜(第1导电膜)(即在第1金属层M1内)形成的。
第2TFT200与第1TFT100同样地也可以在第2氧化物半导体层24的基板1侧具有作为遮光层发挥功能的第2导电层22。第2导电层22例如是与第1TFT100的第1导电层12使用相同导电膜(下部导电膜)(即在下部金属层ML内)形成的。第2导电层22被基底绝缘膜3覆盖，在基底绝缘膜3上依次配置有下部绝缘层23和第2氧化物半导体层24。第2导电层22可以配置成当从基板1的法线方向观看时与第2氧化物半导体层24中的至少第1区域24c重叠。第2导电层22可以是电浮动状态，也可以固定为GND电位(0V)。或者，也可以通过将第2导电层22电连接到第2栅极电极26而使第2导电层22作为下部栅极电极发挥功能。
层间绝缘层5配置成覆盖第1TFT100的第1氧化物半导体层14、第1栅极绝缘层15及第1栅极电极16、以及第2TFT200的第2氧化物半导体层24、第2栅极绝缘层25及第2栅极电极26。层间绝缘层5也可以与第1氧化物半导体层14的第2区域的一部分和第2氧化物半导体层24的第2区域的一部分直接接触。
第1TFT100的第1源极电极17、第1漏极电极18与第2TFT200的第2源极电极27及第2漏极电极28例如配置在层间绝缘层5上。这些电极可以是使用相同导电膜(第2导电膜)(即在第2金属层M2内)形成的。在该例子中，在层间绝缘层5设置有：源极用开口部51s、52s，其使第1氧化物半导体层14和第2氧化物半导体层24的源极接触区域14s、24s露出；以及漏极用开口部51d、52d，其使漏极接触区域14d、24d露出。第1源极电极17配置在层间绝缘层5上和源极用开口部51s内，在源极用开口部51s内连接到源极接触区域14s。第1漏极电极18配置在层间绝缘层5上和漏极用开口部51d内，在漏极用开口部51d内连接到漏极接触区域14d。同样地，第2源极电极27配置在层间绝缘层5上和源极用开口部52s内，在源极用开口部52s内连接到源极接触区域24s。第2漏极电极28配置在层间绝缘层5上和漏极用开口部52d内，在漏极用开口部52d内连接到漏极接触区域24d。
在第1TFT100和第2TFT200之上，以覆盖第1源极电极17、第1漏极电极18、第2源极电极27以及第2漏极电极28的方式形成有无机绝缘层7。
在将第1TFT100用作图1所示的薄膜晶体管Tp(像素TFT)的情况下，第1栅极电极16被电连接到对应的栅极总线GL。第1栅极电极16和对应的栅极总线GL也可以在第1金属层M1内(即使用第1导电膜)一体地形成。第1源极电极17被电连接到对应的源极总线SL。第1源极电极17和对应的源极总线SL也可以在第2金属层M2内(即使用第2导电膜)一体地形成。第1漏极电极18被电连接到对应的像素电极PE。像素TFT的具体结构将后述。
如上所述，第1TFT100和第2TFT200的电极、绝缘层以及半导体层具有以下关系。
(1)第1氧化物半导体层14与第2氧化物半导体层24是由相互不同的氧化物半导体膜形成的，是不同的层。
(2)第1栅极绝缘层15的下层15A与下部绝缘层23是由相同绝缘膜(第1绝缘膜L1)形成的，是相同的层。
(3)第1栅极绝缘层15的上层15B与第2栅极绝缘层25是由相同绝缘膜(第2绝缘膜L2)形成的，是相同的层。
第1TFT100和第2TFT200的电极也可以还具有以下关系。
(4)第1栅极电极16和第2栅极电极26是相同的层(第1金属层M1)。
(5)第1源极电极17、第1漏极电极18、第2源极电极27以及第2漏极电极28是相同的层(第2金属层M2)。
(6)第1导电层12和第2导电层22是相同的层(下部金属层ML)。
根据本实施方式，能在同一基板上分开制作迁移率和栅极绝缘层的厚度不同的两种TFT。由于第1TFT100和第2TFT200利用的是共同的导电膜和绝缘膜，因此能通过共同的工艺来制造。
在本实施方式中，作为第1TFT100的活性层的第1氧化物半导体层14与作为第2TFT200的活性层的第2氧化物半导体层24由不同的氧化物半导体膜形成。由此，能相互独立地控制各氧化物半导体膜的迁移率和厚度。因而，能根据所要求的特性来控制各TFT的阈值电压。
在本实施方式中，第1TFT100的第1氧化物半导体层14具有比第2TFT200的第2氧化物半导体层24低的迁移率，因此，第1TFT100具有与第2TFT相比在正方向上较大的阈值电压。例如，第1TFT100可以具有阈值电压为正的增强特性。第2TFT200可以具有增强特性，也可以具有阈值电压为负的耗尽特性。
另外，根据本实施方式，能使第1TFT100的第1栅极绝缘层15的厚度d1大于第2TFT200的第2栅极绝缘层25的厚度d2。第2TFT200的第2栅极绝缘层25的厚度d2由第2绝缘膜L2的厚度决定，第1TFT100的第1栅极绝缘层15的厚度d1由第1绝缘膜L1和第2绝缘膜L2的合计厚度决定。因而，能通过第1绝缘膜L1和第2绝缘膜L2的厚度，根据所要求的特性独立地控制各TFT的栅极绝缘层的厚度。
在第2TFT200中，能使第2栅极绝缘层25变薄，因此能进一步提高电流驱动力。另外，通过第2栅极绝缘层25的薄膜化，能够使亚阈值特性的倾斜度变陡峭(即S值变小)，因此能提高开关特性。另一方面，在第1TFT100中，通过使第1栅极绝缘层15变厚，能具有高的耐压(栅极耐压)性能。另外，能提高阈值电压。由此，能降低异物等的影响，因此对于配置在面积大的像素的TFT而言是有效的。而且，由于S值变大，因此如后所述，例如能适用于有机EL显示装置的像素电路。
图3是例示第1TFT100和第2TFT200的Vg-Id特性的图。坐标图的横轴表示以漏极电极的电位为基准的栅极电极的电位(栅极-漏极间电压)Vg，坐标图的纵轴表示漏极电流Id。
根据图3可知，第1TFT100的阈值电压是比第2TFT200的阈值电压向正方向偏移的。另外可知，第1TFT100的导通电流比第2TFT200的导通电流小。
在该例子中，第1TFT100具有阈值电压为正的增强特性。第2TFT200具有阈值电压为负的耗尽特性(也就是说，在第2TFT200中，栅极-漏极间电压Vg为0V时，会流过漏极电流Id)。此外，各TFT的阈值电压的正负及其大小不限于图示的例子，能通过活性层的组成等进行调整。
在图3中，第1TFT100与第2TFT200的阈值电压之差小，因此几乎看不到第1TFT100和第2TFT200的S值之差，但也可以通过进一步降低第1TFT100的第1氧化物半导体层14的迁移率或者进一步增大第1绝缘膜L1和第2绝缘膜L2的合计厚度，来增大第1TFT100的S值(即，使电流电压特性变平缓)。
在液晶显示装置中，第1TFT100的截止漏电流小，因此适合用作像素TFT。另外，如图所示，在第1TFT100具有增强特性的情况下，其能适用于驱动电路用TFT等一部分电路TFT。由此，能抑制电路误动作，能抑制成品率的降低。而且，也可以将第1TFT100用作检查用TFT或ESD保护用TFT。
第2TFT200例如适用于SSD电路用TFT等一部分电路TFT。第2TFT200具有比第1TFT100高的迁移率，电流驱动力(导通电流)优异。另外，能实现短沟道化，能减少电路面积。而且，在第2TFT200中，能使第2栅极绝缘层25变薄，因此能使S值变小。因而，第2TFT200的开关特性优异，能进行高速动作。
作为驱动电路用TFT，也可以包含第1TFT100和第2TFT200这两者。例如可以是，栅极驱动电路所包含的多个TFT中的至少被称为“输出晶体管”的TFT是迁移率高的第2TFT200，其它TFT是第1TFT100。
将液晶显示装置中的像素TFT、驱动电路用TFT以及SSD电路用TFT所优选的特性在表1中例示。表1所记载的特性和数值范围是例示，并不限定各TFT的特性。
[表1]
Figure BDA0003096752300000201
＜关于第1绝缘膜L1和第2绝缘膜L2＞
能适当使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等作为第1绝缘膜L1和第2绝缘膜L2。第1绝缘膜L1和第2绝缘膜L2分别可以是单层，也可以具有层叠结构。第1绝缘膜L1和第2绝缘膜L2也可以均是氧化硅膜。当使用氧化硅膜等氧化物膜时，能通过氧化物膜减少第1氧化物半导体层14和第2氧化物半导体层24的沟道区域中产生的氧化缺损，因此能抑制沟道区域的低电阻化。
第2TFT200的第2栅极绝缘层25的厚度d2、即第2绝缘膜L2的厚度例如可以是50nm以上150nm以下。另一方面，第1TFT100的第1栅极绝缘层15的厚度d1、即第1绝缘膜L1和第2绝缘膜L2的合计厚度可以例如是120nm以上300nm以下。优选第1绝缘膜L1的厚度设定为，形成第2氧化物半导体膜OS2时的蚀刻液不会渗入至整个厚度(其不会被蚀刻液除去)。第2绝缘膜L2的厚度可以由能作为第2氧化物半导体膜OS2的绝缘膜发挥功能的最低膜厚决定。
此外，第1绝缘膜L1和第2绝缘膜L2所优选的厚度可以根据各TFT的用途、第1绝缘膜L1和第2绝缘膜L2的材料、第1氧化物半导体层14和第2氧化物半导体层24的材料等的不同而改变。
＜关于第1氧化物半导体膜OS1和第2氧化物半导体膜OS2＞
第1氧化物半导体膜OS1(第1氧化物半导体层14)和第2氧化物半导体膜OS2(第2氧化物半导体层24)的组成、结晶结构、厚度、形成方法等没有特别限定。另外，第1氧化物半导体膜OS1和/或第2氧化物半导体膜OS2可以是单层膜，也可以是包含多个氧化物半导体膜的层叠膜。只要第1氧化物半导体膜OS1的迁移率(在第1氧化物半导体膜OS1是层叠膜的情况下是该层叠膜整体的迁移率)比第2氧化物半导体膜OS2的迁移率低即可。
第1氧化物半导体膜OS1和第2氧化物半导体膜OS2的组成可以相互不同。“组成不同”是指各层所包含的金属元素的种类或者组成比不同。作为一个例子可以是，第1氧化物半导体膜OS1和第2氧化物半导体膜OS2分别包含In和/或Sn，第1氧化物半导体膜OS1中的In和Sn相对于全部金属元素的原子个数比的合计小于第2氧化物半导体膜OS2中的In和Sn相对于全部金属元素的原子个数比的合计。
也可以是，第1氧化物半导体膜OS1和第2氧化物半导体膜OS2均是In-Ga-Zn-O系氧化物半导体层，第1氧化物半导体膜OS1中的In的原子个数比小于第2氧化物半导体膜OS2中的In的原子个数比。在这种情况下，在第1氧化物半导体膜OS1和第2氧化物半导体膜OS2中的一方，In相对于全部金属元素的原子个数比也可以与Zn相对于全部金属元素的原子个数比相同。
或者可以是，第2氧化物半导体膜OS2包含Sn，第1氧化物半导体膜OS1不包含Sn。或者也可以是，第1氧化物半导体膜OS1以比第2氧化物半导体膜OS2低的浓度包含Sn。也就是说，第1氧化物半导体膜OS1中的Sn相对于全部金属元素的原子个数比可以小于第2氧化物半导体膜OS2中的Sn相对于全部金属元素的原子个数比。
作为第1氧化物半导体膜OS1，例如能使用In-Ga-Zn-O系半导体膜(In：Ga：Zn＝1：1：1等)。作为第2氧化物半导体膜OS2，例如能使用In-Ga-Zn-O系半导体膜(In：Ga：Zn＝3：1：2等)、In-Sn-Zn-O系半导体膜、In-Al-Sn-Zn-O系半导体膜、In-W-Zn-O系半导体膜、In-Sn-O系半导体膜、In-Zn-O系半导体膜、In-Ga-Sn-O系半导体膜、In-Sn-Ti-Zn-O系半导体膜等。
另外，第1氧化物半导体膜OS1和第2氧化物半导体膜OS2也可以具有相互不同的结晶结构。例如可以是，第1氧化物半导体膜OS1和第2氧化物半导体膜OS2中的一方是非晶质氧化物半导体膜，另一方是包含结晶质部分的结晶质氧化物半导体膜。
即使在第1氧化物半导体膜OS1和第2氧化物半导体膜OS2的各金属元素的比率相同的情况下，也能通过使成膜方法或者成膜条件不同而使这些氧化物半导体膜的迁移率相互不同。例如在用溅射法形成各金属元素比率相同的氧化物半导体膜作为第1氧化物半导体膜OS1和第2氧化物半导体膜OS2时，可以使腔体内的气氛(例如供应到腔体的氧和Ar的流量比)不同。具体来说可以是，在形成第1氧化物半导体膜OS1时，将相对于Ar的氧的流量设定得大(例如设定为80％)，在形成第2氧化物半导体膜OS2时，将相对于Ar的氧的流量设定得比形成第1氧化物半导体膜OS1时小(例如设定为20％)。由此，能使第2氧化物半导体膜OS2的迁移率高于第1氧化物半导体膜OS1的迁移率。
虽然各氧化物半导体层的厚度没有特别限定，但是例如第2氧化物半导体膜OS2可以比第1氧化物半导体膜OS1薄。通过使第2氧化物半导体膜OS2变薄，能将第2TFT200的阈值电压设定在0V附近。由此，能得到不仅具有增强特性而且导通电流高的第2TFT200。第1氧化物半导体膜OS1的厚度例如可以是20nm以上100nm以下。第2氧化物半导体膜OS2的厚度例如可以是5nm以上20nm以下。
＜有源矩阵基板1000的制造方法＞
有源矩阵基板1000中的第1TFT100和第2TFT200例如能用以下方法来制造。
图4A～图4N和图5分别是用于说明有源矩阵基板1000的制造方法的工序截面图。在这些图中，示出形成第1TFT100的TFT形成区域R1和形成第2TFT200的TFT形成区域R2。在此，以在应用于FFS模式的显示装置的有源矩阵基板中将第1TFT100用作像素TFT、将第2TFT200用作电路TFT的情况为例进行说明。因而，TFT形成区域R1是各像素区域的一部分，TFT形成区域R2是非显示区域的一部分。
·步骤(STEP)1：下部金属层ML的形成(图4A)
在基板1上例如通过溅射法形成下部导电膜(厚度：例如50nm以上500nm以下)。接下来，通过公知的光刻工序进行下部导电膜的图案化。这样，如图4A所示，在TFT形成区域R1和TFT形成区域R2分别形成TFT的第1导电层12和第2导电层22。
作为基板1，能使用透明且具有绝缘性的基板、例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
下部导电膜的材料没有特别限定，能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。另外，也可以使用将这些多个膜层叠而成的层叠膜。
在此，使用包含Cu或Al的金属膜(包括合金膜)的单层膜作为下部导电膜。或者，也可以使用以包含Cu或Al的金属膜为最上层的层叠膜。
·STEP2：基底绝缘膜3的形成(图4B)
接下来，如图4B所示，以覆盖第1导电层12和第2导电层22的方式形成基底绝缘膜3(厚度：例如200nm以上600nm以下)。基底绝缘膜3例如用CVD法来形成。作为基底绝缘膜3，能适当使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。基底绝缘膜3可以是单层，也可以具有层叠结构。例如可以是，为了防止杂质等从基板1扩散而在基板侧(下层)形成氮化硅(SiNx)层、氮氧化硅层等，为了确保绝缘性而在其之上的层(上层)形成氧化硅(SiO2)层、氧氮化硅层等。
·STEP3：第1氧化物半导体膜OS1的形成(图4C)
接下来，在基底绝缘膜3上形成第1氧化物半导体膜OS1。第1氧化物半导体膜OS1可以用例如溅射法来形成。在此，例如形成In-Ga-Zn-O系半导体膜(In：Ga：Zn＝1：1：1)作为第1氧化物半导体膜OS1。
·STEP4：第1氧化物半导体膜OS1的图案化(图4D)
之后，进行第1氧化物半导体膜OS1的图案化。由此，如图4D所示，在TFT形成区域R1形成成为第1TFT100的活性层的第1氧化物半导体层14。第1氧化物半导体膜OS1从TFT形成区域R2中被除去。
第1氧化物半导体膜OS1的图案化例如可以通过使用包含磷酸、硝酸以及醋酸的PAN系蚀刻液、或者草酸系蚀刻液的湿式蚀刻来进行。
·STEP5：第1绝缘膜L1的形成(图4E)
接下来，以覆盖基底绝缘膜3和第1氧化物半导体层14的方式形成第1绝缘膜L1。在此，例如用CVD法形成氧化硅膜作为第1绝缘膜L1。
·STEP6：第2氧化物半导体膜OS2的形成(图4F)
接下来，在第1绝缘膜L1上形成与第1氧化物半导体膜OS1相比迁移率较高的第2氧化物半导体膜OS2。第2氧化物半导体膜OS2例如能用溅射法来形成。在此，例如形成In-Ga-Zn-O系半导体膜作为第2氧化物半导体膜OS2。在第2氧化物半导体膜OS2中，也可以与第1氧化物半导体膜OS1相比，In的原子个数比较大。或者，也可以形成包含Sn的氧化物半导体膜作为第2氧化物半导体膜OS2。第2氧化物半导体膜OS2中的In和Sn的原子个数比的合计也可以大于第1氧化物半导体膜OS1中的In和Sn的原子个数比的合计。
·STEP7：第2氧化物半导体膜OS2的图案化(图4G)
之后，进行第2氧化物半导体膜OS2的图案化。由此，如图4G所示，在TFT形成区域R2形成成为第2TFT200的活性层的第2氧化物半导体层24。第2氧化物半导体膜OS2从TFT形成区域R1中被除去。
第2氧化物半导体膜OS2的图案化例如能使用PAN系蚀刻液或草酸系蚀刻液来进行。在第2氧化物半导体膜OS2包含Sn的情况下，可以使用草酸系蚀刻液。
·STEP8：第1金属层M1的形成(图4H)
接下来，在第2绝缘膜L2上形成未图示的第1导电膜(厚度：例如50nm以上500nm以下)，通过公知的光刻工序进行第1导电膜的图案化。由此，如图4H所示，在TFT形成区域R1形成第1TFT100的栅极电极16，在TFT形成区域R2形成第2TFT200的栅极电极26。虽未图示，但使用第1导电膜也形成栅极总线。
作为第1导电膜，例如能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或者它们的合金。第1导电膜也可以具有包含由不同的导电材料形成的多个层的层叠结构。
·STEP9：第1绝缘膜L1和第2绝缘膜L2的图案化(图4I)
接下来，以第1导电膜的图案化中所使用的抗蚀剂掩模(未图示)和第2氧化物半导体层24为掩模，进行第1绝缘膜L1和第2绝缘膜L2的图案化。也可以将第1栅极电极16和第2栅极电极26用作掩模来代替抗蚀剂掩模。
由此，如图4I所示，在TFT形成区域R1中，以抗蚀剂掩模或者第1栅极电极16为掩模，第1绝缘膜L1和第2绝缘膜L2被蚀刻，从而在第1栅极电极16与第1氧化物半导体层14之间形成第1栅极绝缘层15。第1栅极绝缘层15具有包含由第1绝缘膜L1形成的下层15A和由第2绝缘膜L2形成的上层15B的层叠结构。
在TFT形成区域R2中，以抗蚀剂掩模或第2栅极电极26为掩模，第2绝缘膜L2被图案化，从而在第2栅极电极26与第2氧化物半导体层24之间形成包含第2绝缘膜L2的第2栅极绝缘层25。另外，以第2氧化物半导体层24为掩模，第1绝缘膜L1被图案化，从而在第2氧化物半导体层24与基底绝缘膜3之间形成包含第1绝缘膜L1的下部绝缘层23。在该例子中，下部绝缘层23是与第1栅极绝缘层15的下层15A由相同的膜形成的，是具有与下层15A相同的组成和厚度的层。
根据该方法，当从基板1的法线方向观看时，栅极电极16、26的侧面分别与栅极绝缘层15、25的侧面对齐。另外，第1氧化物半导体层14和第2氧化物半导体层24中的、从基板1的法线方向观看时与第1金属层M1不重叠的区域露出。
之后，可以对第1氧化物半导体层14和第2氧化物半导体层24的露出的区域进行低电阻化处理。作为低电阻化处理，例如可以进行等离子体处理。由此，当从基板1的主面的法线方向观看时，第1氧化物半导体层14和第2氧化物半导体层24中的与第1栅极电极16及第2栅极电极26不重叠的区域(露出区域)成为电阻率比与第1栅极电极16及第2栅极电极26重叠的区域(包含沟道区域)14c、24c的电阻率低的低电阻区域。低电阻区域可以是导电体区域(例如片电阻：200Ω/□以下)。
此外，也可以在进行第1绝缘膜L1和第2绝缘膜L2的图案化后，进行第1导电膜的形成和图案化。
·STEP10：层间绝缘层5的形成(图4J)
接下来，形成将第1氧化物半导体层14、第2氧化物半导体层24、第1栅极绝缘层15、第2栅极绝缘层25、第1栅极电极16以及第2栅极电极26覆盖的层间绝缘层5。之后，通过公知的光刻工序进行层间绝缘层5的图案化。由此，如图4J所示，在TFT形成区域R1中，在层间绝缘层5形成分别使作为第1氧化物半导体层14的低电阻区域的一部分的源极接触区域14s和漏极接触区域14d露出的源极用开口部51s和漏极用开口部51d。同样地，在TFT形成区域R2中，在层间绝缘层5形成分别使作为第2氧化物半导体层24的低电阻区域的一部分的源极接触区域24s和漏极接触区域24d露出的源极用开口部52s和漏极用开口部52d。
能使氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等无机绝缘层以单层或者层叠的方式形成而作为层间绝缘层5。无机绝缘层的厚度可以是100nm以上500nm以下。当使用氮化硅膜等使氧化物半导体还原的绝缘膜来形成层间绝缘层5时，能将氧化物半导体层14、24中的与层间绝缘层5接触的区域(在此为低电阻区域)的电阻率维持得低，因此是优选的。在此，例如用CVD法形成SiNx层(厚度：300nm)作为层间绝缘层5。
在将能使氧化物半导体还原的绝缘层(例如，氮化硅层等供氢性层)用作层间绝缘层5的情况下，即使不进行上述的低电阻化处理，也能使氧化物半导体层14、24中的与层间绝缘层5(图案化前的层间绝缘层5)接触的部分比与层间绝缘层5不接触的部分更为低电阻化。
·STEP11：第2金属层M2的形成(图4K)
接下来，在层间绝缘层5上形成未图示的第2导电膜(厚度：例如50nm以上500nm以下)，并进行第2导电膜的图案化。由此，如图4K所示，形成包含第1源极电极17、第1漏极电极18、第2源极电极27以及第2漏极电极28的第2金属层M2。虽未图示，但也由第2导电膜形成源极总线。
在TFT形成区域R1中，第1源极电极17、第1漏极电极18分别配置在层间绝缘层5上和源极用开口部51s、漏极用开口部51d内，在源极用开口部51s、漏极用开口部51d内被连接到第1氧化物半导体层14。在TFT形成区域R2中，第2源极电极27、第2漏极电极28分别配置在层间绝缘层5上和源极用开口部52s、漏极用开口部52d内，在源极用开口部52s、漏极用开口部52d内被连接到第2氧化物半导体层24。这样，制造第1TFT100和第2TFT200。
作为第2导电膜，例如能使用选自铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)的元素、或者以这些元素为成分的合金等。例如，可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。此外，第2导电膜不限于3层结构，也可以具有单层或两层结构、或者4层以上的层叠结构。在此，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：50～400nm)为上层的层叠膜。当使用以Ti膜等欧姆导电膜为最下层的层叠膜时，能更有效地减小与氧化物半导体层14、24的接触电阻。
·STEP12：无机绝缘层7和有机绝缘层9的形成(图4L)
接下来，如图4L所示，以覆盖层间绝缘层5和第2金属层M2的方式依次形成无机绝缘层7(厚度：例如100nm以上500nm以下)和有机绝缘层9(厚度：例如1～4μm，优选为2～3μm)。
作为无机绝缘层7，能使用与层间绝缘层5同样的无机绝缘膜。在此，例如用CVD法形成SiNx层(厚度：300nm)作为无机绝缘层7。有机绝缘层9例如可以是包含感光性树脂材料的有机绝缘膜(例如丙烯酸系树脂膜)。
之后，进行有机绝缘层9的图案化。由此，在各像素区域中，在有机绝缘层9形成使无机绝缘层7的一部分露出的开口部9p。开口部9p配置成当从基板1的法线方向观看时与成为像素TFT的第1TFT100的第1漏极电极18重叠。也可以通过该图案化，将有机绝缘层9中的位于非显示区域(包括TFT形成区域R2)的整个部分除去。
·STEP13：共用电极CE的形成(图4M)
接下来，如图4M所示，在有机绝缘层9上形成未图示的第1透明导电膜(厚度：20～300nm)，并进行图案化。由此，在显示区域形成共用电极CE。作为第1透明导电膜，能使用铟-锌氧化物、铟-锡氧化物(ITO)、ZnO等金属氧化物。
·STEP14：电介质层10的形成(图4N)
接下来，如图4N所示，以覆盖共用电极CE的方式形成电介质层10(厚度：50～500nm)。
电介质层10的材料可以与作为无机绝缘层7的材料而例示的材料相同。在此，例如用CVD法形成SiN膜作为电介质层10。
·STEP15：像素电极PE的形成(图5)
接下来，进行电介质层10和无机绝缘层7的图案化，形成使第1TFT100的第1漏极电极18露出的像素接触孔CH。在该例子中，像素接触孔CH包括电介质层10的开口部、有机绝缘层9的开口部以及无机绝缘层7的开口部。
接下来，在电介质层10上和像素接触孔CH内形成未图示的第2透明导电膜(厚度：20～300nm)。第2透明导电膜可使用与第1透明导电膜同样的材料来形成。之后，进行第2透明导电膜的图案化。由此，如图5所示，在各像素区域形成像素电极PE。像素电极PE在像素接触孔CH内被连接到成为像素TFT的第1TFT100的第1漏极电极18。这样，制造有源矩阵基板1000。
此外，像素电极PE和共用电极CE只要配置成隔着电介质层10相对即可。在此，虽然示出了在像素电极PE的基板1侧配置有共用电极CE的例子，但是也可以在像素电极PE上隔着电介质层10配置共用电极CE。
在上述中，说明了将第1TFT100用作像素TFT的例子，但也可以将其用作电路TFT(例如驱动电路用TFT)。在这种情况下，第1TFT100的第1栅极电极16、第1源极电极17以及第1漏极电极18分别被连接到预定的配线。也可以在第1TFT100的上方不配置有机绝缘层9或透明导电膜。
＜变形例＞
图6是示出变形例的有源矩阵基板1001中的第1TFT100和第2TFT200的截面图。示出第1TFT100是像素TFT、第2TFT200是电路TFT的例子。
在有源矩阵基板1001中，第1TFT100的第1源极电极17和源极总线SL(未图示)形成于与第1导电层12相同的层内(即下部金属层ML内)，这一点与有源矩阵基板1000不同。第1源极电极17也可以是源极总线SL的一部分。也可以是，第1TFT100的第1漏极电极18、第2TFT200的第2源极电极27以及第2漏极电极28均形成于第2金属层M2内。
在有源矩阵基板1001中，第1氧化物半导体层14的源极接触区域14s在形成于基底绝缘膜3的开口部3s内电连接到第1源极电极17。这种结构能通过在形成基底绝缘膜3后并在形成第1氧化物半导体膜OS1前追加基底绝缘膜3的图案化工序来形成开口部3s而得到。
在将第1TFT100用作电路TFT的情况下，可以将第1源极电极17和第1漏极电极18双方形成在下部金属层ML内。在这种情况下，第2TFT200的第2源极电极27和第2漏极电极28也形成在第2金属层M2内。在第2TFT200中，由于在成为活性层的第2氧化物半导体膜OS2的下方存在第1绝缘膜L1，因此仅通过追加基底绝缘膜3的图案化工序，无法形成将第2氧化物半导体膜OS2和第1金属层M1连接的接触孔。因此，不使制造工艺增加地将第2源极电极27和第2漏极电极28形成在下部金属层ML内是困难的。
有时将如有源矩阵基板1001这样源极总线SL位于比栅极总线GL和像素TFT的活性层靠基板1侧的位置的基板结构称为“下部源极配线结构”。在具有下部源极配线结构的有源矩阵基板中，能够使位于源极总线和栅极总线之间的绝缘层变厚，因此能减少在这些总线的交叉部产生的寄生电容。关于下部源极配线结构，例如记载于本申请人的国际公开第2015/186619号等。为了参考，将国际公开第2015/186619号的全部公开内容引用到本申请说明书中。
＜栅极驱动电路的构成和动作＞
对单片地形成于有源矩阵基板的栅极驱动器的电路构成和动作进行说明。栅极驱动器包含移位寄存器。移位寄存器包含以多级连接的多个单位移位寄存电路。
图7是例示移位寄存电路的图。
移位寄存电路具有多个单位移位寄存电路SR1～SRz(z：2以上的整数)(以下，统称为“单位移位寄存电路SR”。)。各级的单位移位寄存电路SR具备接收置位信号的置位端子S、将输出信号输出的输出端子Z、接收复位信号的复位端子R以及接收时钟信号GCK1、GCK2的时钟输入端子CK1、CK2。在单位移位寄存电路SRα(α≥2)中，置位端子S被输入上一级的单位移位寄存电路SR的输出信号。第一级的单位移位寄存电路SR1的置位端子S被输入栅极起始脉冲信号GSP。另外，各级的单位移位寄存电路SR将输出信号输出到配置在显示区域的对应的栅极总线GL。复位端子R被输入下一级的单位移位寄存电路的输出信号。最后一级的单位移位寄存电路SRz的复位端子R被输入清除信号。
2个时钟输入端子被提供作为2相的时钟信号的GCK1、GCK2。时钟输入端子中的一方时钟输入端子被输入时钟信号GCK1，并且另一方时钟输入端子被输入时钟信号GCK2。输入到时钟输入端子的时钟信号构成为在相邻的级间交替调换。
图8是示出单位移位寄存电路SR的一个例子的图。在该例子中，单位移位寄存电路SR具备4个TFT31～34、以及电容部Cap。
TFT31是输入晶体管。TFT31的栅极和漏极连接到置位端子，TFT31的源极连接到TFT34的栅极。TFT34是输出晶体管。TFT34的漏极连接到时钟输入端子CK1，源极连接到输出端子Z。即，TFT34作为传输门，使对时钟输入端子CK1输入的时钟信号通过或者将其阻断。
电容部Cap连接到作为输出晶体管的TFT34的栅极与源极之间。在本说明书中，将连接到TFT34的栅极的节点称为“节点netA”，将连接到输出端子Z的节点称为“节点Z”。电容部Cap的一方电极连接到TFT34的栅极和节点netA，另一方电极连接到TFT34的源极和节点Z。
TFT32配置在Low(低)电源输入端子与节点netA之间。TFT32是用于使节点netA的电位降低的下拉晶体管。TFT32的栅极连接到复位端子，漏极连接到节点netA，源极连接到Low电源输入端子。
节点Z连接着TFT33。TFT33的栅极连接到时钟信号的输入端子CK2，漏极连接到节点Z，源极连接到Low电源输入端子。
在本实施方式中，可以将第1TFT100用作TFT31～34。或者，也可以至少作为输出晶体管的TFT34使用电流驱动力大(迁移率高)的第2TFT200，其它TFT使用第1TFT100。由此，在驱动电路内能根据用途使特性不同的两种TFT混合存在。另外，TFT31～34无论其TFT结构如何，都优选具有增强特性。
此外，驱动电路的构成不限于图示的构成。例如，单位移位寄存电路可具有包含输出晶体管的5个以上的TFT。
＜SSD电路的构成和动作＞
对单片地形成于有源矩阵基板的SSD的电路构成和动作进行说明。
图9是用于说明SSD电路的构成和动作的图。
在源极驱动器SD与显示区域DR之间配置有SSD电路600。SSD电路600包含多个SSD单位电路500(1)～500(i)(i为2以上的整数)(有时统称为“SSD单位电路500”)和控制信号干线SW1～SWn(n为2以上的整数，在此为n＝3)。SSD电路600和源极驱动器SD由设置于非显示区域FR的控制电路来控制。控制信号干线SW1～SWn连接到控制电路。
源极驱动器SD的输出端子V(1)～V(i)(以下，有时统称为“V端子”)各自连接着多个视频信号线DO(1)～DO(i)(有时统称为“视频信号线DO”)中的任意一个视频信号线。被分组后的n个源极总线SL与1个视频信号线DO相对应。在视频信号线DO与分组后的源极总线SL之间，以视频信号线为单位设置有SSD单位电路500。SSD单位电路500从1个视频信号线DO向n个源极总线SL分配视频数据。
在本实施方式中，将多个视频信号线DO(1)～DO(i)中的第N个视频信号线设为DO(N)(N是1到i的整数)，将与视频信号线DO(N)相对应的SSD单位电路500和源极总线SL分别设为500(N)、SL(N-1)～SL(N-n)。源极总线SL(N-1)～SL(N-n)例如可以与R、G、B像素相对应(即n＝3)。
每个SSD单位电路500(N)具备至少n个(在此为3个)薄膜晶体管(SSD电路用TFT40(1)～40(n))(有时统称为“SSD电路用TFT40”)。
SSD电路用TFT40作为选择开关发挥功能。SSD电路用TFT40的栅极电极电连接到n个控制信号干线SW1～SWn中的对应的1个控制信号干线。SSD电路用TFT40的源极电极电连接到视频信号线DO(N)的分支配线。SSD电路用TFT40的漏极电极连接到源极总线SL(N-1)～SL(N-3)中的对应的1个源极总线。
从控制信号干线SW1～SW3中的1个控制信号干线对SSD电路用TFT40的栅极电极供应选择信号(控制信号)。控制信号规定了同一组内的选择开关的导通期间，是与来自源极驱动器SD的时间序列的信号输出同步的。SSD单位电路500(N)将通过对视频信号线DO(N)的输出进行分时而得到的数据电位按时间序列写入多个源极总线SL(N-1)～源极总线SL(N-n)(分时驱动)。由此，能削减源极驱动器SD的V端子的数量，因此，能进一步减小非显示区域FR的面积(窄边框化)。
如前所述，在本实施方式中，迁移率高的第2TFT200能适用于SSD电路用TFT40。第2TFT200也可以具有耗尽特性。
此外，SSD电路的构成不限于图示的构成。SSD电路的构成、动作等公开于例如特开2008-225036号公报、特开2006-119404号公报、国际公开2011/118079号等。在本说明书中，为了参考，引用特开2008-225036号公报、特开2006-119404号以及国际公开2011/118079号公报的全部公开内容。
(第2实施方式)
第2实施方式的有源矩阵基板用于有机EL显示装置。以下，以与第1实施方式的有源矩阵基板的不同点为中心进行说明。
图10是示出本实施方式的有源矩阵基板2000的平面结构的一个例子的概略图。
有源矩阵基板2000具有按矩阵状排列的多个像素区域PIX。多个像素区域PIX典型地包含与显示红色的红像素、显示绿色的绿像素以及显示蓝色的蓝像素对应的像素区域。
多个像素区域PIX中的每一像素区域具备基板1和设置于基板1的像素电路(在图10中未图示)。在图11中示出像素电路的例子。
图11所示的像素电路700包含驱动用TFT71、选择用TFT72以及电容元件(保持电容)70。驱动用TFT71和选择用TFT72分别是支撑于基板1的氧化物半导体TFT。
选择用TFT72的栅极电极连接到栅极总线GL。选择用TFT72的源极电极连接到源极总线SL。选择用TFT72的漏极电极连接到驱动用TFT71的栅极电极和电容元件70。驱动用TFT71的源极电极连接到电流供应线CL。驱动用TFT71的漏极电极连接到形成在有源矩阵基板2000上的OLED(有机发光二极管)80。
当从栅极总线GL向选择用TFT72的栅极电极供应导通信号时，选择用TFT72成为导通状态，因此，来自源极总线SL的信号电压(与OLED80的所希望的发光亮度对应)会经由选择用TFT72施加到电容元件70和驱动用TFT71的栅极电极。当通过信号电压使驱动用TFT71成为了导通状态时，来自电流供应线CL的电流会经由驱动用TFT71流到OLED80，OLED80发光。
根据本实施方式，在像素电路700内能分开制作所要求的特性不同的多个氧化物半导体TFT(在此为驱动用TFT71和选择用TFT72)。具体来说，可以将第1TFT用作驱动用TFT71，将第2TFT用作选择用TFT72。
图12是示出有源矩阵基板2000中的第1TFT100和第2TFT200的截面图。在此，可以将第1TFT100用作像素电路700的驱动用TFT71，将第2TFT200用作选择用TFT72。此外，也可以将第2TFT200用作驱动电路用TFT。
第1TFT100和第2TFT200的结构与参照图2在前面描述的结构是同样的。不过，在应用于顶部发射型有机EL显示装置的情况下，也可以在各TFT不形成作为遮光层的第1导电层12、第2导电层22。
在驱动用TFT71和选择用TFT72上设置有平坦化层75。在平坦化层75之上设置有像素电极PE。驱动用TFT71的漏极电极18电连接到像素电极PE。此外，在应用于彩色滤光片方式的有机EL显示装置的情况下，在平坦化层75与无机绝缘层7之间还设有彩色滤光片层(未图示)。在相邻的像素区域之间，在平坦化层75和像素电极PE之上设有由绝缘性材料形成的围壁(bank，未图示)。另外，虽未图示，但在像素电极PE上配置有机EL层，在有机EL层上设置上部电极。例如，像素电极PE作为阳极发挥功能，上部电极作为阴极发挥功能。
此外，像素电路的构成不限于图11所例示的构成。各像素电路也可以具有3个以上的TFT。在这种情况下，也是至少将第1TFT100用作驱动用TFT71。关于其它TFT，可以根据用途使用第1TFT100或者第2TFT200。
第1氧化物半导体膜OS1和第2氧化物半导体膜OS2的组成、厚度等可以与前述的实施方式是同样的。第1绝缘膜L1和第2绝缘膜L2的组成也可以与前述的实施方式是同样的。不过，在本实施方式中，在用作驱动用TFT71的第1TFT100中，优选将第1TFT100的第1栅极绝缘层15的厚度d1(即，第1绝缘膜L1和第2绝缘膜L2的合计厚度)设定为比前述的实施方式大。由此，能使第1TFT100的S值变大。厚度d1可以例如是200nm以上500nm以下。第2TFT200的第2栅极绝缘层25的厚度d2、即第2绝缘膜L2的厚度例如可以是50nm以上150nm以下。第1绝缘膜L1也可以比第2绝缘膜L2厚。由此，不仅能提高第2TFT200的导通电流，而且能更有效地增大第1TFT100的S值。
此外，在第1TFT100中，例如通过增大沟道长度L，能进一步增大S值。
虽未图示，但在有源矩阵基板2000的非显示区域中，也可以单片地形成有栅极驱动电路。在这种情况下，能将第2TFT200用作驱动电路用TFT。还能根据用途的不同使特性不同的TFT混合存在于栅极驱动电路。例如，可以至少输出晶体管使用第2TFT200，其它驱动电路用TFT使用第1TFT100。
图13是例示第1TFT100和第2TFT200的Vg-Id特性的图。坐标图的横轴表示以漏极电极的电位为基准的栅极电极的电位(栅极-漏极间电压)Vg，坐标图的纵轴表示漏极电流Id。
根据图13可知，第1TFT100的阈值电压是比第2TFT200的阈值电压向正方向偏移的。在该例子中，第1TFT100具有阈值电压为正的增强特性，第2TFT200具有阈值电压为负的耗尽特性。另外，第1TFT100的V-I特性比第2TFT200平缓。也就是说，第1TFT100的S值大于第2TFT200的S值。此外，各TFT的阈值电压的正负及其大小、V-I特性的倾斜度等不限于图示的例子。
在有机EL显示装置中，由于第1TFT100的S值大，因而其适合用作像素电路的驱动用TFT。由此，能适当地进行多灰度级显示。另外，如图所示，在第1TFT100具有增强特性的情况下，其能适用于驱动电路用TFT等一部分电路TFT。由此，能抑制电路误动作，能抑制成品率的降低。
另一方面，第2TFT200具有高的电流驱动力(导通电流)。另外，能实现短沟道化，能减少电路面积。而且，能使第2栅极绝缘层25变薄，因此能具有高的开关特性。第2TFT200例如适合用作像素电路的选择用TFT。由此，能应用于高频或高清晰机型。另外，也可以将第2TFT200用作栅极驱动电路的输出晶体管。
将有机EL显示装置中的像素电路的驱动用TFT和选择用TFT、以及驱动电路用TFT所优选的特性例示在表2中。表2所记载的特性和数值范围是例示，并不限定各TFT的特性。
[表2]
Figure BDA0003096752300000361
在本实施方式中，也如图6所示，可以将第1TFT100的第1源极电极17和源极总线形成在第1金属层M1内(下部源极配线结构)。
＜氧化物半导体＞
本实施方式中的各TFT的氧化物半导体层所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可列举多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
氧化物半导体层可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的两层结构的情况下，两层中的位于栅极电极侧的层(若是底栅结构，则为下层，若是顶栅结构，则为上层)所包含的氧化物半导体的能隙可以比位于与栅极电极相反的一侧的层(若是底栅结构，则为上层，若是顶栅结构，则为下层)所包含的氧化物半导体的能隙小。不过，在这些层的能隙之差比较小的情况下，位于栅极电极侧的层的氧化物半导体的能隙也可以比位于与栅极电极相反的一侧的层的氧化物半导体的能隙大。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等记载于例如特开2014-007399号公报。为了参考，将特开2014-007399号公报的全部公开内容引用到本说明书中。
氧化物半导体层可以包含例如In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层包含例如In-Ga-Zn-O系半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。
In-Ga-Zn-O系半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系半导体，优选c轴与层面大致垂直取向的结晶质In-Ga-Zn-O系半导体。
此外，结晶质In-Ga-Zn-O系半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等中。为了参考，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此，适合用作驱动TFT(例如，在包含多个像素的显示区域的周边设置于与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体、In-W-Zn-O系半导体等。
工业上的可利用性
本发明的实施方式能适用于具有单片地形成的周边电路的有源矩阵基板。这种有源矩阵基板应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。

Claims (15)

1.一种有源矩阵基板，具备：基板；以及多个氧化物半导体TFT，其支撑于上述基板，包含第1TFT和第2TFT，上述有源矩阵基板的特征在于，
上述第1TFT具有：
第1氧化物半导体层；
第1栅极电极，其隔着第1栅极绝缘层配置在上述第1氧化物半导体层的一部分上；以及
第1源极电极及第1漏极电极，其电连接到上述第1氧化物半导体层，
上述第1栅极绝缘层具有包含第1绝缘膜和配置在上述第1绝缘膜上的第2绝缘膜的层叠结构，
上述第2TFT具有：
第2氧化物半导体层，其具有比上述第1氧化物半导体层高的迁移率；
第2栅极电极，其隔着第2栅极绝缘层配置在上述第2氧化物半导体层的一部分上；以及
第2源极电极及第2漏极电极，其电连接到上述第2氧化物半导体层，
上述第2栅极绝缘层包含上述第2绝缘膜，并且不包含上述第1绝缘膜，
上述有源矩阵基板还具备下部绝缘层，上述下部绝缘层配置在上述第2氧化物半导体层与上述基板之间，包含上述第1绝缘膜。
2.根据权利要求1所述的有源矩阵基板，其中，
上述第2氧化物半导体层的侧面与上述下部绝缘层的侧面是对齐的。
3.根据权利要求1或2所述的有源矩阵基板，其中，
上述第1栅极绝缘层的侧面与上述第1栅极电极的侧面是对齐的，上述第2栅极绝缘层的侧面与上述第2栅极电极的侧面是对齐的。
4.根据权利要求1至3中的任意一项所述的有源矩阵基板，其中，
上述第1绝缘膜和上述第2绝缘膜均是氧化硅膜。
5.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
上述第1TFT还具备隔着第3绝缘膜配置在上述第1氧化物半导体层的上述基板侧的第1导电层，当从上述基板的法线方向观看时，上述第1导电层是与上述第1氧化物半导体层至少部分地重叠的，
上述第2TFT还具备隔着上述第3绝缘膜配置在上述下部绝缘层的上述基板侧的第2导电层，当从上述基板的法线方向观看时，上述第2导电层是与上述第2氧化物半导体层至少部分地重叠的。
6.根据权利要求1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
还具备：
像素TFT，其配置在上述多个像素区域中的每一像素区域；以及
周边电路，其配置在上述非显示区域，
上述像素TFT是上述第1TFT，
上述周边电路包含上述第2TFT。
7.根据权利要求1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
还具备配置在上述非显示区域的、栅极驱动电路和SSD电路，
上述栅极驱动电路包含上述第1TFT，
上述SSD电路包含上述第2TFT。
8.根据权利要求1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
上述多个像素区域中的每一像素区域具有包含选择用TFT、驱动用TFT以及电容元件的像素电路，
上述驱动用TFT是上述第1TFT，
上述选择用TFT是上述第2TFT。
9.根据权利要求1至5中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有包含多个像素区域的显示区域和设置于上述显示区域的周边的非显示区域，
还具备：
像素电路，其配置在上述多个像素区域中的每一像素区域，并且包含选择用TFT、驱动用TFT以及电容元件；以及
栅极驱动电路，其配置在上述非显示区域，
上述驱动用TFT是上述第1TFT，
上述栅极驱动电路包含上述第2TFT。
10.根据权利要求1至9中的任意一项所述的有源矩阵基板，其中，
还具有层间绝缘层，上述层间绝缘层覆盖上述第1氧化物半导体层、上述第1栅极电极、上述第2氧化物半导体层以及上述第2栅极电极，
上述第1源极电极、上述第1漏极电极、上述第2源极电极以及上述第2漏极电极配置在上述层间绝缘层上。
11.根据权利要求1至9中的任意一项所述的有源矩阵基板，其中，
还具有层间绝缘层，上述层间绝缘层覆盖上述第1氧化物半导体层、上述第1栅极电极、上述第2氧化物半导体层以及上述第2栅极电极，
上述第1漏极电极、上述第2源极电极以及上述第2漏极电极配置在上述层间绝缘层上，
上述第1源极电极隔着第3绝缘膜配置在上述第1氧化物半导体层的上述基板侧。
12.根据权利要求1至11中的任意一项所述的有源矩阵基板，其中，
上述第1氧化物半导体层和上述第2氧化物半导体层分别包含In和/或Sn，
上述第1氧化物半导体层中的In和Sn相对于全部金属元素的原子个数比的合计小于上述第2氧化物半导体层中的In和Sn相对于全部金属元素的原子个数比的合计。
13.根据权利要求1至11中的任意一项所述的有源矩阵基板，其中，
上述第1氧化物半导体层和上述第2氧化物半导体层均包含In-Ga-Zn-O系半导体，上述第1氧化物半导体层中的In相对于全部金属元素的原子个数比低于上述第2氧化物半导体层中的In相对于全部金属元素的原子个数比。
14.根据权利要求13所述的有源矩阵基板，其中，
上述第1氧化物半导体层和/或上述第2氧化物半导体层中的上述In-Ga-Zn-O系半导体包含结晶质部分。
15.一种有源矩阵基板的制造方法，上述有源矩阵基板具备多个氧化物半导体TFT，上述有源矩阵基板的制造方法的特征在于，上述多个氧化物半导体TFT包含形成于第1TFT形成区域的第1TFT和形成于第2TFT形成区域的第2TFT，上述有源矩阵基板的制造方法包含如下工序：
(A)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中，在基板上形成第1氧化物半导体膜；
(B)通过进行上述第1氧化物半导体膜的图案化，在上述第1TFT形成区域中，形成成为上述第1TFT的活性层的第1氧化物半导体层，在上述第2TFT形成区域中，除去上述第1氧化物半导体膜；
(C)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中形成第1绝缘膜，其中，上述第1绝缘膜覆盖上述第1氧化物半导体层；
(D)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中，在上述第1绝缘膜上形成具有比上述第1氧化物半导体膜高的迁移率的第2氧化物半导体膜；
(E)通过进行上述第2氧化物半导体膜的图案化，在上述第1TFT形成区域中，除去上述第2氧化物半导体膜，在上述第2TFT形成区域中，形成成为上述第2TFT的活性层的第2氧化物半导体层；
(F)在上述第1TFT形成区域和上述第2TFT形成区域中的每一形成区域中形成第2绝缘膜，其中，上述第2绝缘膜覆盖上述第2氧化物半导体层和上述第1绝缘膜；
(G)通过在上述第2绝缘膜上形成第1导电膜并使用抗蚀剂掩模进行上述第1导电膜的图案化，在上述第1TFT形成区域形成第1栅极电极，在上述第2TFT形成区域形成第2栅极电极，其中，当从上述基板的法线方向观看时，上述第1栅极电极重叠于上述第1氧化物半导体层的一部分，上述第2栅极电极重叠于上述第2氧化物半导体层的一部分；以及
(H)进行上述第1绝缘膜和上述第2绝缘膜的图案化，其中，
在上述第1TFT形成区域中，通过以上述抗蚀剂掩模或者上述第1栅极电极为掩模对上述第1绝缘膜和上述第2绝缘膜进行图案化，在上述第1栅极电极与上述第1氧化物半导体层之间形成具有包含上述第1绝缘膜和上述第2绝缘膜的层叠结构的第1栅极绝缘层，
在上述第2TFT形成区域中，通过以上述抗蚀剂掩模或者上述第2栅极电极为掩模对上述第2绝缘膜进行图案化，在上述第2栅极电极与上述第2氧化物半导体层之间形成包含上述第2绝缘膜的第2栅极绝缘层，并且以上述第2氧化物半导体层为掩模对上述第1绝缘膜进行图案化，在上述第2氧化物半导体层与上述基板之间形成包含上述第1绝缘膜的下部绝缘层。
CN202110613024.4A 2020-06-05 2021-06-02 有源矩阵基板及其制造方法 Pending CN113764517A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020098520A JP2021192406A (ja) 2020-06-05 2020-06-05 アクティブマトリクス基板およびその製造方法
JP2020-098520 2020-06-05

Publications (1)

Publication Number Publication Date
CN113764517A true CN113764517A (zh) 2021-12-07

Family

ID=78787351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110613024.4A Pending CN113764517A (zh) 2020-06-05 2021-06-02 有源矩阵基板及其制造方法

Country Status (3)

Country Link
US (1) US11569324B2 (zh)
JP (1) JP2021192406A (zh)
CN (1) CN113764517A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231810A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062129A (ko) * 2019-11-20 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110210355A1 (en) * 2009-09-04 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
US20170162602A1 (en) * 2013-11-26 2017-06-08 Sharp Kabushiki Kaisha Semiconductor device
JP2018037510A (ja) * 2016-08-31 2018-03-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
WO2018199037A1 (ja) * 2017-04-28 2018-11-01 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN108780758A (zh) * 2016-03-14 2018-11-09 夏普株式会社 半导体装置和半导体装置的制造方法
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP2019054028A (ja) * 2017-09-13 2019-04-04 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
WO2019187102A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
CN110521003A (zh) * 2017-03-27 2019-11-29 夏普株式会社 有源矩阵基板及其制造方法
CN110730984A (zh) * 2017-06-08 2020-01-24 夏普株式会社 有源矩阵基板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4407464B2 (ja) 2004-10-22 2010-02-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4306748B2 (ja) 2007-03-13 2009-08-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5148778B2 (ja) 2010-03-24 2013-02-20 シャープ株式会社 信号分配装置および表示装置
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015109315A (ja) 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
WO2015186619A1 (ja) 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法
KR20200115887A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 패널 및 이를 포함한 표시 장치

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110210355A1 (en) * 2009-09-04 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8502225B2 (en) * 2009-09-04 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
US20170162602A1 (en) * 2013-11-26 2017-06-08 Sharp Kabushiki Kaisha Semiconductor device
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
CN108780758A (zh) * 2016-03-14 2018-11-09 夏普株式会社 半导体装置和半导体装置的制造方法
JP2018037510A (ja) * 2016-08-31 2018-03-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
CN110521003A (zh) * 2017-03-27 2019-11-29 夏普株式会社 有源矩阵基板及其制造方法
WO2018199037A1 (ja) * 2017-04-28 2018-11-01 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110730984A (zh) * 2017-06-08 2020-01-24 夏普株式会社 有源矩阵基板和显示装置
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP2019054028A (ja) * 2017-09-13 2019-04-04 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
WO2019187102A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231810A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
JP2021192406A (ja) 2021-12-16
US11569324B2 (en) 2023-01-31
US20210384276A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
KR101414926B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
US8253144B2 (en) Semiconductor device and method for manufacturing the same
KR101940962B1 (ko) 반도체 장치
KR101739154B1 (ko) 반도체 장치 및 그 제조 방법
US8648343B2 (en) Semiconductor device and method for manufacturing the same
KR20110015374A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN109585455B (zh) 半导体装置
CN109661696B (zh) 有源矩阵基板及其制造方法
CN107851668B (zh) 半导体装置及其制造方法
CN110692125B (zh) 有源矩阵基板及其制造方法
CN113764517A (zh) 有源矩阵基板及其制造方法
WO2018225690A1 (ja) アクティブマトリクス基板および表示装置
US11695016B2 (en) Active matrix substrate and method for manufacturing same
WO2017131078A1 (ja) アクティブマトリクス基板およびその製造方法
CN112349732A (zh) 有源矩阵基板及其制造方法
CN113903753A (zh) 有源矩阵基板及其制造方法
CN112714960A (zh) 显示装置
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20230075289A1 (en) Active matrix substrate and method for manufacturing same
US20210327911A1 (en) Active matrix substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination