CN112349732A - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN112349732A
CN112349732A CN202010782151.2A CN202010782151A CN112349732A CN 112349732 A CN112349732 A CN 112349732A CN 202010782151 A CN202010782151 A CN 202010782151A CN 112349732 A CN112349732 A CN 112349732A
Authority
CN
China
Prior art keywords
oxide semiconductor
ohmic
layer
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010782151.2A
Other languages
English (en)
Inventor
原义仁
大东彻
今井元
前田昌纪
川崎达也
北川英树
平田义晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN112349732A publication Critical patent/CN112349732A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

有源矩阵基板包括栅极总线、源极总线、下部绝缘层以及氧化物半导体TFT，氧化物半导体TFT具有配置在下部绝缘层上的氧化物半导体层、栅电极、源电极、以及连接氧化物半导体层以及源电极的第一欧姆导电部，下部绝缘层具有使源电极的至少一部分露出的源极用开口部，第一欧姆导电部配置在下部绝缘层上以及源极用开口部内，且在源极用开口部内与源电极的至少一部分直接接触，氧化物半导体层的第一区域与第一欧姆导电部的上表面直接接触。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及有源矩阵基板及其制造方法。
背景技术
广泛使用具备按每个像素设置有开关元件的有源矩阵基板的显示装置。将具备薄膜晶体管(Thin FilmTransistor：以下，“TFT”)作为开关元件的有源矩阵基板称为TFT基板。此外，在本说明书中，将与显示装置的像素对应的TFT基板的部分称为像素区域或者像素。另外，作为开关元件而设置于有源矩阵基板的各像素的TFT称为“像素TFT”。在TFT基板设置有多个源极总线以及多个栅极总线，在它们的交叉部附近配置有像素TFT。像素TFT的源电极连接于源极总线中的一个，栅电极连接于栅极总线中的一个。
近年来，提出有取代非晶硅、多晶硅而使用氧化物半导体，作为TFT的有源层的材料。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够以比非晶硅TFT高的速度进行动作。另外，氧化物半导体膜由比多晶硅膜简单的工艺形成，因此也能够在需要大面积的装置中应用。
许多氧化物半导体TFT为底栅型TFT，但也提出有顶栅型的氧化物半导体TFT(例如专利文献1(日本特开2015-109315号公报)以及专利文献2(国际公开第2015/186619号))。
专利文献1公开：在氧化物半导体层的一部分上经由栅极绝缘层而配置了栅电极、且在覆盖栅电极的绝缘层上配置了源电极和漏电极的顶栅型TFT。
另一方面，本申请人的专利文献2提出有：在比栅极总线靠基板侧设置源电极以及源极总线的基板构造(以下“下部源极构造”)。在该构造中，源极总线配置在比氧化物半导体TFT的氧化物半导体层靠基板侧，栅极总线配置在氧化物半导体层的上方。根据具有下部源极构造的TFT基板(以下省略为“下部源极构造基板”。)，能够使位于源极总线与栅极总线之间的绝缘层变厚，因此能够减少这些总线的交叉部所产生的寄生电容。
发明内容
本发明所要解决的技术问题
在下部源极构造基板中，像素TFT的活性层以覆盖对应的源极总线的方式配置在绝缘层(下部绝缘层)上，并在形成于下部绝缘层的开口部内，与源极总线(与或者源极总线一体形成的源电极)的上表面连接。在本说明书中，将使像素TFT的有源层与源极总线电连接的连接部称为“源极接触部”。
在本发明人进行了研究后，在下部源极构造基板中，若使用氧化物半导体TFT作为像素TFT，则有时难以减少源极接触部的接触电阻。例如根据源极总线的材料的不同，难以与像素TFT的有源层亦即氧化物半导体层(例如In-Ga-Zn-O系半导体层)形成良好的欧姆接合。另外，即便在使用了能够与氧化物半导体层形成欧姆接合的材料作为源极总线的材料的情况下，也由于源极总线(或者源电极)的表面因工艺而受到损伤，或被污染，从而存在与氧化物半导体层之间的接触电阻上升的可能性。详情将后述。
本发明的一实施方式提供一种有源矩阵基板，其在各像素区域具备氧化物半导体TFT，并能够减少将氧化物半导体TFT的氧化物半导体层与源极总线电连接的连接部的接触电阻。
解决问题的方案
本说明书公开以下的项目所述的有源矩阵基板以及有源矩阵基板的制造方法。
[项目1]
有源矩阵基板具有：包含多个像素区域的显示区域和除上述显示区域以外的非显示区域，并具备：基板；多个栅极总线和多个源极总线，其中，上述多个栅极总线被上述基板的主面支承，且沿第一方向延伸，多个源极总线沿与上述第一方向交叉的第二方向延伸，并且位于比上述多个栅极总线靠上述基板侧；
下部绝缘层，其位于上述多个源极总线与上述多个栅极总线之间，并覆盖上述多个源极总线；以及
氧化物半导体TFT以及像素电极，所述氧化物半导体TFT以及像素电极分别与上述多个像素区域相对应而配置，
上述氧化物半导体TFT具有：氧化物半导体层，其配置在上述下部绝缘层上；
栅电极，其经由栅极绝缘层而配置在上述氧化物半导体层的一部分上，并且与上述多个栅极总线的对应的一个电连接；
源电极，其使用与上述多个源极总线相同的导电膜而形成于上述下部绝缘层与上述基板之间，并且与上述多个源极总线的对应的一个电连接；以及
第一欧姆导电部，其由可与所述氧化物半导体层形成欧姆接合的导电材料形成在上述氧化物半导体层与上述下部绝缘层以及上述源电极之间，并且将上述氧化物半导体层与上述源电极连接，
上述氧化物半导体层包括：沟道区域和分别位于上述沟道区域的两侧的第一区域以及第二区域，上述第一区域与上述源电极电连接，上述第二区域与上述像素电极电连接，
上述下部绝缘层具有使上述源电极的至少一部分露出的源极用开口部，
上述第一欧姆导电部配置在上述下部绝缘层上以及上述源极用开口部内，且在上述源极用开口部内与上述源电极的上述至少一部分直接接触，上述氧化物半导体层的上述第一区域与上述第一欧姆导电部的上表面直接接触。
[项目2]
在项目1所述的有源矩阵基板中，
上述氧化物半导体TFT还具有：
第二欧姆导电部，其配置在上述下部绝缘层与上述氧化物半导体层的上述第二区域之间，由与上述第一欧姆导电部相同的导电膜形成，并且与上述第一欧姆导电部电分离；和
漏电极，其将上述氧化物半导体层的上述第二区域与上述像素电极连接，
上述氧化物半导体层的上述第二区域与上述第二欧姆导电部的上表面直接接触，
上述漏电极和上述第二欧姆导电部经由上述氧化物半导体层而至少局部重叠。
[项目3]
在项目2所述的有源矩阵基板中，
上述有源矩阵基板还具备：覆盖上述氧化物半导体层以及上述栅电极的层间绝缘层，
上述漏电极配置在上述层间绝缘层上以及形成于上述层间绝缘层的漏极用开口部内，且在上述漏极用开口部内与上述氧化物半导体层的上述第二区域的上表面接触。
[项目4]
在项目1所述的有源矩阵基板中，
上述氧化物半导体TFT还具有第二欧姆导电部，上述第二欧姆导电部配置在上述下部绝缘层与上述氧化物半导体层之间，且由与上述第一欧姆导电部相同的导电膜形成，并且与上述第一欧姆导电部电分离，
上述氧化物半导体层的上述第二区域与上述第二欧姆导电部的上表面直接接触，
上述像素电极与上述氧化物半导体层的上述第二区域直接接触。
[项目5]
在项目4所述的有源矩阵基板中，
上述氧化物半导体层的上述第二区域具有使上述第二欧姆导电部的上述上表面的一部分露出的开口部，
上述像素电极在上述氧化物半导体层的上述开口部内与上述开口部的侧面以及上述第二欧姆导电部的上述上表面的上述一部分直接接触。
[项目6]
在项目1所述的有源矩阵基板中，
上述第一欧姆导电部由透明导电膜形成，
上述像素电极配置在上述下部绝缘层与上述氧化物半导体层之间，并且由与上述第一欧姆导电部相同的导电膜形成，
上述氧化物半导体层的上述第二区域与上述像素电极的上表面直接接触。
[项目7]
在项目1～6中任一项所述的有源矩阵基板中，
上述氧化物半导体层覆盖上述第一欧姆导电部的上表面整体以及侧面整体。
[项目8]
在项目1～7中任一项所述的有源矩阵基板中，
在从上述基板的法线方向观察时，在上述对应的一个源极总线和上述对应的一个栅极总线的一个交叉的交叉部，没有配置有上述第一欧姆导电部，也没有配置有由与上述第一欧姆导电部相同的导电膜形成的任一个导电部。
[项目9]
在项目1～7中任一项所述的有源矩阵基板中，
上述有源矩阵基板还具备欧姆布线部，上述欧姆布线部由与上述第一欧姆导电部相同的导电膜形成，并且沿着上述对应的一个源极总线并沿上述第一方向延伸，
上述欧姆布线部以将与上述对应的一个源极总线连接的邻接的两个氧化物半导体TFT的上述第一欧姆导电部连接起来的方式延伸。
[项目10]
在项目9所述的有源矩阵基板中，
上述欧姆布线部经由上述下部绝缘层配置在上述对应的一个源极总线的一个上。
[项目11]
在项目9或者10所述的有源矩阵基板中，
上述有源矩阵基板还具备布线保护部，上述布线保护部由与上述氧化物半导体层相同的半导体膜形成，并且以覆盖上述欧姆布线部的方式沿上述第一方向延伸。
[项目12]
在项目1～11中任一项所述的有源矩阵基板中，
上述有源矩阵基板还具备：配置在上述非显示区域的至少一个其他氧化物半导体TFT，
上述至少一个其他氧化物半导体TFT具有：其他氧化物半导体层、与上述其他氧化物半导体层的一部分连接的源电极布线、与上述其他氧化物半导体层的其他一部分连接的漏电极布线、经由绝缘层而配置在上述其他氧化物半导体层上的栅电极布线，
上述源电极布线以及上述漏电极布线中的一方的电极布线使用与上述多个源极总线相同的导电膜而形成于上述下部绝缘层与上述基板之间，另一方的电极布线使用与上述第一欧姆导电部相同的导电膜而形成在上述下部绝缘层上。
[项目13]
在项目1～5以及7～12中任一项所述的有源矩阵基板中，
上述第一欧姆导电部主要包括从由Ti、Mo、Ta、W构成的组选择的至少一种金属。
[项目14]
在项目13所述的有源矩阵基板中，
上述第一欧姆导电部由Ti膜或者Mo膜形成。
[项目15]
在项目1～12中任一项所述的有源矩阵基板中，
上述第一欧姆导电部主要包括从由铟锡氧化物、铟锌氧化物、锌氧化物、锡氧化物构成的组选择的至少一种金属氧化物。
[项目16]
在项目1～15中任一项所述的有源矩阵基板中，
上述多个源极总线包括含有Cu或者Al的低电阻金属层，上述第一欧姆导电部与上述低电阻金属层直接接触。
[项目17]
在项目1～16中任一项所述的有源矩阵基板中，
上述氧化物半导体层包括In-Ga-Zn-O系半导体。
[项目18]
在项目17所述的有源矩阵基板中，
上述In-Ga-Zn-O系半导体包括结晶部分。
[项目19]
一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和除上述显示区域以外的非显示区域，且具备分别与上述多个像素区域相对应的氧化物半导体TFT，
上述有源矩阵基板的制造方法包括以下工序：
(a)在基板上形成下部导电膜，且通过进行上述下部导电膜的图案化而形成下部金属层的工序，上述下部金属层包括：多个源极总线和配置在形成各氧化物半导体TFT的TFT形成区域的源电极；
(b)在上述下部金属层上形成下部绝缘层，在上述下部绝缘层形成使上述各氧化物半导体TFT的上述源电极的一部分露出的源极用开口部；
(c)通过在上述下部绝缘层上以及各源极用开口部内形成欧姆导电膜并通过对所述欧姆导电膜进行图案化而形成欧姆层的工序，所述欧姆导电膜包含能够与上述各氧化物半导体TFT的氧化物半导体层形成欧姆接合的导电材料，上述欧姆层包括在上述各源极用开口部内与上述源电极的上述一部分直接接触的第一欧姆导电部；
(d)在各TFT形成区域中，在上述下部绝缘层以及上述欧姆层上以与上述第一欧姆导电部的上表面接触的方式形成上述各氧化物半导体TFT的上述氧化物半导体层的工序；
(e)在上述各TFT形成区域中，在上述氧化物半导体层的一部分上形成栅极绝缘层以及栅电极的工序，上述氧化物半导体层中的从上述基板的法线方向观察与上述栅电极重叠的区域成为沟道区域，与上述第一欧姆导电部接触的区域成为第一区域，夹着所述沟道区域且位于与上述第一区域相反一侧的区域成为第二区域；以及
(f)以与上述各氧化物半导体TFT中的上述氧化物半导体层的上述第二区域的上表面接触的方式形成漏电极或者像素电极的工序。
[项目20]
在项目19所述的有源矩阵基板的制造方法中，
在上述工序(c)中，在上述各TFT形成区域中，上述欧姆层还包括与上述第一欧姆导电部分离配置的第二欧姆导电部，
在上述工序(d)中，上述各氧化物半导体TFT的上述氧化物半导体层配置为，上述氧化物半导体层中的成为第二区域的部分与上述第二欧姆导电部的上表面接触。
[项目21]
在项目20所述的有源矩阵基板的制造方法中，
在上述各TFT形成区域中，上述第二欧姆导电部经由上述氧化物半导体层而至少局部与上述漏电极或者上述像素电极重叠。
[项目22]
在项目19～21中任一项所述的有源矩阵基板的制造方法中，
在形成了上述下部绝缘层后，在形成上述欧姆导电膜前，相对于上述下部绝缘层以200℃以上的温度进行热处理。
[项目23]
在项目19～22中任一项所述的有源矩阵基板的制造方法中，
上述第一欧姆导电部主要包括从由Ti、Mo、Ta、W构成的组选择的至少一种金属。
[项目24]
在项目19～22中任一项所述的有源矩阵基板的制造方法中，
上述第一欧姆导电部主要包括从由铟锡氧化物、铟锌氧化物、锌氧化物、锡氧化物构成的组选择的至少一种金属氧化物。
[项目25]
在项目19～24中任一项所述的有源矩阵基板的制造方法中，
上述氧化物半导体层包括In-Ga-Zn-O系半导体。
[项目26]
在项目25所述的有源矩阵基板的制造方法中，
上述In-Ga-Zn-O系半导体包括结晶部分。
发明效果
根据本发明的一实施方式，提供一种有源矩阵基板，其在各像素区域具备氧化物半导体TFT，并能够减少将氧化物半导体TFT的氧化物半导体层与源极总线电连接的连接部的接触电阻。
附图说明
图1是表示有源矩阵基板101的平面构造的一个例子的概略图。
图2A是例示第一实施方式的有源矩阵基板101的像素区域的俯视图。
图2B是有源矩阵基板101的沿着图2A所示的IIb-IIb’线的剖视图。
图3A是例示变形例1的有源矩阵基板102的像素区域的俯视图。
图3B是表示有源矩阵基板102的沿着图3A所示的IIIb-IIIb’线的剖面构造的一个例子的图。
图3C是表示有源矩阵基板102的沿着图3A所示的IIIb-IIIb’线的剖面构造的其他例的图。
图4A是例示变形例2的有源矩阵基板103的像素区域的俯视图。
图4B是有源矩阵基板103的沿着图4A所示的IVb-IVb’线的剖视图。
图5A是例示有源矩阵基板101的制造方法的工序剖面图。
图5B是例示有源矩阵基板101的制造方法的工序剖面图。
图5C是例示有源矩阵基板101的制造方法的工序剖面图。
图5D是例示有源矩阵基板101的制造方法的工序剖面图。
图5E是例示有源矩阵基板101的制造方法的工序剖面图。
图5F是例示有源矩阵基板101的制造方法的工序剖面图。
图5G是例示有源矩阵基板101的制造方法的工序剖面图。
图5H是例示有源矩阵基板101的制造方法的工序剖面图。
图5I是例示有源矩阵基板101的制造方法的工序剖面图。
图5J是例示有源矩阵基板101的制造方法的工序剖面图。
图5K是例示有源矩阵基板101的制造方法的工序剖面图。
图6A是例示其他有源矩阵基板104的像素区域的俯视图。
图6B是表示有源矩阵基板104的沿着图6A所示的VIb-VIb’线的剖面构造的一个例子的图。
图6C是表示有源矩阵基板104的沿着图6A所示的VIb-VIb’线的剖面构造的其他例的图。
图7是例示又一其他有源矩阵基板105的像素区域的截面图。
图8是例示构成栅极驱动器GD的移位寄存器电路的图。
图9是表示移位寄存器电路所含的单位电路SRk的一个例子的图。
图10A是表示栅极驱动器GD的单位电路SRk的一部分的俯视图。
图10B是沿着图10A所示的Xb-Xb’线的TFT110的剖视图。
图11A是表示参考例的源极接触部的形成工艺的工序剖面图。
图11B是表示参考例的源极接触部的形成工艺的工序剖面图。
图11C是表示参考例的源极接触部的形成工艺的工序剖面图。
具体实施方式
在将氧化物半导体TFT用作像素TFT的下部源极构造基板中，氧化物半导体TFT的氧化物半导体层与源极总线(或者使用与源极总线相同的导电膜而形成的源电极)的上表面连接(源极接触部)。为了减少源极总线的布线电阻，若源极总线由Cu膜、Al膜等低电阻金属膜形成，则低电阻金属膜和氧化物半导体层难以形成欧姆接合，因此难以将源极接触部的接触电阻抑制得较小。例如，若将Cu膜、Al膜与氧化物半导体层配置为直接接触，则接触面的5μm×5μm的每单位面积的接触电阻比500Ω大。若在Cu膜、Al膜产生工艺损伤、电蚀反应(Al的情况)等，则接触电阻进一步上升。
相对于此，在本申请人的专利文献2等中，使用将Ti膜作为上层的层叠膜(例如从基板侧层叠Ti膜、Cu膜以及Ti膜的层叠膜)形成源极总线。Ti膜可与氧化物半导体层形成欧姆接合，因此与仅由Cu膜形成源极总线的情况相比，可减少与氧化物半导体层之间的接触电阻。
此外，在本说明书中，将能够与氧化物半导体形成欧姆接合的膜称为“欧姆导电膜”。若将欧姆导电膜与氧化物半导体层配置为直接接触，则能够将该接触面的接触电阻抑制为例如不足5μm×5μm的每单位面积500Ω。
然而，本发明人进行了研究后知道：在下部源极构造基板中，即便在使用将欧姆导电膜作为上层的层叠膜形成了源极总线的情况下，也由于源极总线的上表面(例如Ti表面)因工艺而受到损伤，或者被污染，从而有时与氧化物半导体层之间得不到良好的接触，无法充分减少接触电阻。以下，参照附图进行说明。
图11A～图11C是对形成下部源极构造基板的源极接触部的工艺的参考例进行说明的工序剖面图。
首先，如图11A所示，通过在基板91上形成源极用导电膜，并进行源极用导电膜的图案化，从而形成包含源极总线SL的下部金属层。
接着，如图11B所示，形成覆盖下部金属层的下部绝缘层95。此后，为了确保下部绝缘层95的可靠性，有时对下部绝缘层95进行退火处理。退火处理例如在大气中在200～450℃的温度下进行。接下来，进行下部绝缘层95的蚀刻，而形成使源极总线SL的一部分的表面m1露出的源极用开口部95s。
接着，如图11C所示，通过在下部绝缘层95上以及源极用开口部95s内形成氧化物半导体膜(例如In-Ga-Zn-O系半导体膜)，并进行氧化物半导体膜的图案化，由此得到氧化物半导体层97。氧化物半导体层97在源极用开口部95s内与源极总线SL的露出表面m1直接接触。
在上述的工艺中，存在以下的可能性，即，通过对于下部绝缘层95的蚀刻，使在源极用开口部95s内露出的源极总线SL的表面m1受到损伤，或被污染。另外，在形成氧化膜(SiO2膜等)作为下部绝缘层95的情况下，通过与下部绝缘层95接触，从而存在源极总线SL的表面被氧化的担忧。此外，也可以在下部绝缘层95形成了源极用开口部95s后进行退火处理，但在该情况下，存在源极总线SL的表面由于退火处理而被氧化，或者受到损伤的可能性，作为其结果，有时在源极用开口部95s内，源极总线SL的表面m1和氧化物半导体层97无法形成良好的欧姆接触，接触电阻上升。例如，即便在由将Ti作为上层的层叠膜形成了源极总线SL的情况下，也由于源极总线SL的露出表面(Ti表面)m1在退火处理中被氧化，从而存在接触电阻上升的担忧。
本发明人作为基于上述见解进行了研究的结果，发现：通过在下部绝缘层95形成了源极用开口部95s后，且形成氧化物半导体膜前，以覆盖源极总线SL的露出表面m1的方式形成欧姆导电膜，从而可抑制上述问题。欧姆导电膜能够与受到工艺损伤等的源极总线SL的露出表面m1稳定地接触。并且，欧姆导电膜在下部绝缘层95的退火处理后形成，因此不会受到由于退火处理、蚀刻工序产生的损伤。因此，能够相对于氧化物半导体层97稳定地形成欧姆接合。
(实施方式)
以下，参照附图，对第一实施方式的有源矩阵基板进行说明。
图1是示意性地示出有源矩阵基板101的平面构造的一个例子的图。有源矩阵基板101具有多个像素区域PIX，并且具有：有助于显示的显示区域DR和位于显示区域DR的外侧的周边区域(边框区域)FR。像素区域PIX(也有时称为“像素”。)是与显示装置的像素对应的区域。
有源矩阵基板101在显示区域DR中具备：基板1、被基板1支承的多个TFT(像素TFT)20、多个像素电极PE、对TFT20供给栅极信号的多个栅极总线GL(1)～GL(j)(j是2以上的整数，以下通称为“栅极总线GL”)、对像素TFT20供给源极信号的多个源极总线SL(1)～SL(k)(k是2以上的整数，以下通称为“源极总线SL”)。
源极总线SL沿与栅极总线GL交叉的方向延伸。在本说明书中，将源极总线SL的延伸方向y称为“第一方向”，将栅极总线GL的延伸方向x称为“第二方向”。第一方向y与第二方向x也可以正交。各像素区域PIX通过栅极总线GL以及源极总线SL来规定。多个像素区域PIX例如以矩阵状配置。
各TFT20以及各像素电极PE与多个像素区域PIX的一个对应地设置。各TFT20的栅电极与对应的栅极总线GL电连接。另外，各TFT20的氧化物半导体层的一部分(第一区域)与对应的源极总线SL电连接，其他一部分(第二区域)与对应的像素电极PE电连接。
可在非显示区域FR设置驱动器等周边电路。在该例中，驱动栅极总线GL的栅极驱动器GD和以时分方式驱动源极总线SL的SSD电路Sc一体地(单片)设置。另外，也可以在有源矩阵基板101的非显示区域FR安装有包含源极驱动器SD的驱动器IC。
在将有源矩阵基板101用于FFS(Fringe Field Switching)模式等横向电场模式的显示装置的情况下，在有源矩阵基板101，相对于多个像素PIX设置有共用的电极(共用电极)CE。
＜像素区域＞
以下，参照附图，以用于FFS模式的显示装置的有源矩阵基板为例子，对本实施方式的有源矩阵基板的像素区域的构造进行说明。FFS模式是在一方的基板设置一对电极而对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。
在以下的说明中，将包含使用与源极总线SL相同的导电膜(源极用导电膜)形成的电极、布线等的层称为“下部金属层LM”，将包含使用与栅极总线GL相同的导电膜(栅极用导电膜)形成的电极、布线等的层称为“栅极金属层GM”，将包含使用与氧化物半导体TFT的漏电极相同的导电膜(漏极用导电膜)形成的电极、布线等的层称为“漏极金属层DM”。在本实施方式中，下部金属层LM位于比栅极金属层GM靠基板侧(下部源极构造)。另外，如后述那样，本实施方式的有源矩阵基板在下部金属层LM与氧化物半导体TFT的氧化物半导体层之间还包括使用能够相对于氧化物半导体形成欧姆接合的导电膜(欧姆导电膜)形成的层。将该层称为“欧姆层OM”。
在附图中，有时在各构成要素的附图标记后在括号中示出其电极、布线等形成的层。例如，有时对形成于栅极金属层GM内的电极或者布线，在其附图标记后标注“(GM)”。
图2A是例示有源矩阵基板101的像素区域的俯视图，图2B是横穿像素区域的TFT20的沿着IIb-IIb’线的剖视图。
有源矩阵基板101具有基板1、被支承在基板1的主面上的多个源极总线SL以及多个栅极总线GL。各像素区域通过一个源极总线SL以及一个栅极总线GL来规定。各像素区域具有顶栅型的TFT20、像素电极PE、共用电极CE。
在本实施方式中，源极总线SL位于比栅极总线GL靠基板1侧(下部源极构造)。换句话说，下部金属层LM位于比栅极金属层GM靠基板1侧。在下部金属层LM上，依次配置有下部绝缘层5、由欧姆导电膜形成的欧姆层OM、氧化物半导体层7、栅极绝缘层9以及栅极金属层GM。
TFT20具备：氧化物半导体层7，其配置在下部绝缘层5；栅电极GE，其经由栅极绝缘层9而配置在氧化物半导体层7的一部分上；源电极SE，其配置在下部绝缘层5与基板1之间；第一欧姆导电部4S，其配置在氧化物半导体层7与源电极SE以及下部绝缘层5之间；以及漏电极DE。在TFT20中，氧化物半导体层7和源电极SE经由第一欧姆导电部4S而电连接(源极接触部)。
源电极SE形成于下部金属层LM内，并与对应的源极总线SL电连接。栅电极GE形成于栅极金属层GM内，并与对应的栅极总线GL电连接。第一欧姆导电部4S使用欧姆导电膜(在欧姆层OM内)形成。
氧化物半导体层7包括沟道区域7c和分别在其两侧配置的第一区域7s以及第二区域7d。第一区域7s以及第二区域7d是比沟道区域7c电阻率低的低电阻区域。在从基板1的主面的法线方向(以下省略为“基板1的法线方向”。)观察时，栅电极GE配置为与沟道区域7c重叠。也可以是，栅极绝缘层9覆盖沟道区域7c，并且不覆盖第一区域7s以及第二区域7d。第一区域7s与对应的源极总线SL电连接，第二区域7d与对应的像素电极PE电连接。
源电极SE也可以与源极总线SL连接(一体形成)。源电极SE也可以是源极总线SL的一部分。在这样的情况下，有时将源极总线SL中的与第一区域7s连接的部分称为“源电极SE”。栅电极GE也可以与栅极总线GL连接(一体形成)。栅电极GE也可以是栅极总线GL的一部分。在这种情况下，有时将栅极总线GL中的在从基板1的法线方向观察时与氧化物半导体层7重叠的部分称为“栅电极GE”。
包括源电极SE以及源极总线SL的下部金属层LM由下部绝缘层5覆盖。在源极接触部中，在下部绝缘层5，形成有使源电极SE的上表面的一部分(此处源极总线SL的一部分)3s露出的源极用开口部5s。
第一欧姆导电部4S配置在下部绝缘层5上以及源极用开口部5s内，且在源极用开口部5s内与源电极SE的露出表面3s直接接触。也可以是，TFT20的第一欧姆导电部4S例如为岛状，且与邻接的像素区域的TFT的第一欧姆导电部相互分离(隔开间隔)配置。
也可以是，第一欧姆导电部4S覆盖源电极SE的露出表面3s整体。在该例中，第一欧姆导电部4S配置为覆盖源电极SE的露出表面3s整体、源极用开口部5s的侧面整体以及下部绝缘层5的上表面中的位于源极用开口部5s的周缘附近的部分。
也可以是，欧姆层OM还包括与第一欧姆导电部4S电分离的第二欧姆导电部4D。第二欧姆导电部4D配置在下部绝缘层5与氧化物半导体层7之间，例如为岛状。在从基板1的法线方向观察时，第二欧姆导电部4D夹着栅电极GE而配置在与第一欧姆导电部4S相反一侧。在配置有第二欧姆导电部4D的区域中，在下部绝缘层5没有设置有开口部，第二欧姆导电部4D的整体位于下部绝缘层5上。此外，欧姆层OM只要包括第一欧姆导电部4S即可，也可以不包括第二欧姆导电部4D。
欧姆层OM使用能够与氧化物半导体形成欧姆接合的导电膜(欧姆导电膜)形成。欧姆导电膜也可以是Ti膜等金属膜，也可以是铟锡氧化物膜等金属氧化物膜。例如，欧姆导电膜也可以是主要包括从由Ti、Mo、Ta、W构成的组选择的至少一种金属的金属膜。或者，欧姆导电膜也可以是主要包括从由铟锡氧化物(ITO)膜、铟锌氧化物(In-Zn-O)膜、氧化锌(ZnO)膜、氧化锡(SnO2)膜构成的组选择的至少一种金属氧化物的金属氧化物膜。
氧化物半导体层7配置在下部绝缘层5以及欧姆层OM上。氧化物半导体层7的第一区域7s与第一欧姆导电部4S的上表面直接接触，并经由第一欧姆导电部4S而与对应的源极总线SL电连接。在该例中，配置为氧化物半导体层7的第一区域7s与第一欧姆导电部4S的上表面直接接触，第二区域7d与第二欧姆导电部4D的上表面直接接触。
也可以是，氧化物半导体层7覆盖第一欧姆导电部4S的表面整体(上表面整体以及侧面整体)。换句话说，也可以是，在从基板1的法线方向观察时，第一欧姆导电部4S的整体位于氧化物半导体层7的周缘的内部。同样，也可以是，氧化物半导体层7覆盖第二欧姆导电部4D的整体。
栅极绝缘层9只要配置在氧化物半导体层7的至少沟道区域7c上即可。在该例中，栅极绝缘层9仅配置在栅电极GE与氧化物半导体层7之间。栅极绝缘层9的侧面以及栅电极GE的侧面也可以相互对齐。这样的构造通过利用相同的掩模对栅极绝缘层9和栅极导电膜进行蚀刻而获得。
TFT20也可以在氧化物半导体层7的基板1侧具有遮光层3。遮光层3例如可使用源极用导电膜(即在下部金属层LM内)而形成。也可以是，在从基板1的法线方向观察时，遮光层3配置为与氧化物半导体层7中的至少沟道区域7c重叠。由此，能够抑制由于来自基板1侧的光(背光源光)引起的氧化物半导体层7的特性劣化。
氧化物半导体层7、栅极绝缘层9以及栅极金属层GM由层间绝缘层10覆盖。在层间绝缘层10上形成有包含TFT20的漏电极DE的漏极金属层DM。
漏电极DE配置在层间绝缘层10上以及设置于层间绝缘层10的漏极用开口部10p内，且在漏极用开口部10p内，与氧化物半导体层7的第二区域7d连接。漏电极DE也可以与第二区域7d的上表面直接接触。
当在欧姆层OM形成有第二欧姆导电部4D的情况下，氧化物半导体层7的第二区域7d中的与作为导电层的第二欧姆导电部4D直接接触的部分(称为“第一部分”。)进一步比其他部分低电阻化。若漏电极DE配置为与氧化物半导体层7的第一部分接触(换句话说，漏电极DE和第二欧姆导电部4D配置为经由氧化物半导体层7而至少局部重叠)，则能够进一步减少漏电极DE与氧化物半导体层7之间的接触电阻。
在漏极金属层DM上以覆盖TFT20的方式形成有上部绝缘层13。上部绝缘层13例如包括无机绝缘层(钝化膜)11。如图示那样，也可以是，上部绝缘层13具有包括无机绝缘层11和形成在无机绝缘层11上的有机绝缘层12的层叠构造。也可以不形成有机绝缘层12。或者，有机绝缘层12也可以仅形成于显示区域。
在上部绝缘层13上形成有共用电极CE。共用电极CE也可以不按每个像素区域PIX分离。例如，也可以是，共用电极CE在形成有像素接触孔CHp的区域(像素接触区域)具有开口部，且除去像素接触区域之外而遍及像素区域PIX整体形成。
像素电极PE经由电介质层17而配置在共用电极CE上。像素电极PE按每个像素区域PIX分离。在各像素区域PIX中，在像素电极PE设置有一个或者多个狭缝(开口部)或者缺口部。
像素电极PE配置在电介质层17上，在形成于上部绝缘层13以及电介质层17的像素接触孔CHp内与氧化物半导体层7的第二区域7d连接。在该例中，像素接触孔CHp由无机绝缘层11的开口部11p、有机绝缘层12的开口部12p以及电介质层17的开口部17p构成。
参照图11A～图11C如前述那样，在参考例的源极接触部中，有时源极总线SL的表面由于下部绝缘层95的形成工艺(蚀刻、退火处理等)而受到损伤。例如，存在源极总线SL的表面在退火处理中被氧化而电阻变高，或者与氧化物半导体层之间的紧贴性降低的担忧。
相对于此，在本实施方式中，在进行了下部绝缘层5的蚀刻以及退火处理后，在下部绝缘层5上以及下部绝缘层5的源极用开口部5s内，以与源电极SE的露出表面3s接触的方式形成有第一欧姆导电部4S。即便源电极SE的露出表面3s受到损伤，第一欧姆导电部4S也能够在与源电极SE的露出表面3s之间形成稳定的接触。因此，与源电极SE和氧化物半导体层7直接连接的情况相比，能够抑制由于源电极SE的露出表面3s的损伤引起的接触电阻上升。另外，第一欧姆导电部4S不会受到由于下部绝缘层5的形成工艺引起的损伤，因此能够在第一欧姆导电部4S与氧化物半导体层7之间形成良好的欧姆接合。因此，能够减少源极接触部的接触电阻。
另外，在本实施方式中，即便在下部金属层LM(在具有层叠构造的情况下其最上层)使用Cu膜、Al膜等难以与氧化物半导体形成欧姆接合的金属膜的情况下，也能够减少源极接触部的接触电阻。因此，能够提高下部金属层LM的材料、构造、氧化物半导体膜的蚀刻液等的选择的自由度。
也可以是，下部金属层LM包括例如包含Cu或者Al等低电阻金属的低电阻金属层(包含合金层)，第一欧姆导电部4S配置为与低电阻金属层直接接触。下部金属层LM也可以具有低电阻金属层的单层构造，也可以具有将低电阻金属层作为最上层的层叠构造(Cu/Ti构造等)。由此，能够将源极总线的布线电阻抑制得较小，并且能够减少源极接触部的接触电阻。
并且，在源极总线SL包含Cu、Al等的情况下，通过设置欧姆层OM的第一欧姆导电部4S，从而能够抑制源极总线SL的Cu、Al向氧化物半导体层7扩散，因此能够提高TFT20的可靠性。
在图示的例子中，在源极总线SL和栅极总线GL交叉的交叉部中，欧姆层OM内的任一个导电部均没有配置。例如，第一欧姆导电部4S以及第二欧姆导电部4D均没有延设至交叉部。因此，能够将交叉部的电容抑制得较小。
＜变形例＞
·变形例1
图3A是表示变形例1的有源矩阵基板102的像素区域的俯视图，图3B是沿着图3A所示的IIIb-IIIb’线的剖视图。TFT20的剖视图与图2B相同，因此省略。
变形例1的有源矩阵基板102在欧姆层OM包括沿着源极总线SL并沿第一方向延伸的欧姆布线部4W这点上与有源矩阵基板101不同。
在从基板1的法线方向观察时，欧姆布线部4W以从一个像素区域的源极接触部至在第一方向(源极总线的延伸方向，此处列方向)上邻接的像素区域的源极接触部而至少局部与源极总线SL重叠的方式延伸。欧姆布线部4W与第一欧姆导电部4S连接(一体形成)。在该例中，欧姆布线部4W与和相同的源极总线SL连接的在第一方向上邻接的两个TFT20的第一欧姆导电部4S连接。由此，欧姆布线部4W也可作为源极总线发挥功能，因此能够通过欧姆层OM和下部金属层LM双方构成具有冗余构造的源极总线SL，能够进一步减少布线电阻。另外，欧姆布线部4W和源极总线SL设置于不同的金属层内，并且分别被图案化。因此，即便在欧姆布线部4W以及源极总线SL的一方产生断线，也可在另一方自动地修正。
欧姆布线部4W也可以经由下部绝缘层5而配置在源极总线SL上。虽未图示，但也可以是，在第一方向上邻接的两个源极接触部之间，设置有将欧姆布线部4W和源极总线SL连接的一个或者多个接触部。在接触部中，欧姆布线部4W也可以配置为在形成于下部绝缘层5的开口部内与源极总线SL直接接触。虽未图示，但也可以是，在下部绝缘层5形成有沿第一方向延伸的开口部，欧姆布线部4W遍及两个源极接触部之间而与源极总线SL接触。
如图3B所示，欧姆布线部4W也可以被由与氧化物半导体层7相同的氧化物半导体膜形成的布线保护部7w覆盖。欧姆布线部4W的上表面整体以及侧面整体也可以由布线保护部7w覆盖。由此，在氧化物半导体膜的图案化(例如湿式蚀刻)时，能够抑制欧姆布线部4W的表面受到损伤，因此可得到更低电阻且可靠性高的冗余布线构造。也可以是，布线保护部7w沿第一方向延伸，与和对应的源极总线SL连接的在第一方向上邻接的两个TFT20的氧化物半导体层7连接。
或者，也可以如图3C所例示的那样，欧姆布线部4W(的至少一部分)没有由氧化物半导体膜覆盖。
在本变形例中，能够减少源极接触部的接触电阻，并且实现源极总线SL的冗余构造。但是，欧姆布线部4W也存在于源极总线SL和栅极总线GL交叉的交叉部，因此与有源矩阵基板101相比，交叉部的电容变大。
·变形例2
图4A是表示变形例2的有源矩阵基板103的像素区域的俯视图，图4B是沿着图4A所示的IVb-IVb’线的剖视图。
变形例2的有源矩阵基板103在从基板1的法线方向观察时第一欧姆导电部4S越过源极总线SL(或者源电极SE)的周缘而向沟道区域7c侧延伸这点上与图2A以及图2B所示的有源矩阵基板101不同。
将第一欧姆导电部4S中的位于比源极用开口部5s靠沟道区域7c侧的部分4Se称为“第一欧姆导电部4S的延设部”。也可以是，若将源极用开口部5s与沟道区域7c之间的沿着沟道长度方向的距离设为Dt，则延设部4Se的沟道长度方向的长度Dx例如为1/2×Dt以上，并且不足Dt。
通过设置延设部4Se，从而氧化物半导体层7的第一区域7s中的与第一欧姆导电部4S接触的部分的面积增加，因此能够进一步减少氧化物半导体层7的第一区域7s的电阻率。
为了在氧化物半导体膜的图案化时抑制延设部4Se受到损伤，优选第一欧姆导电部4S的延设部4Se的整体由氧化物半导体层7覆盖。如图示那样，也可以是，在源极接触部与沟道区域7c之间，氧化物半导体层7的沟道宽度方向的长度小于源极接触部的情况下，第一欧姆导电部4S的沟道宽度方向的长度小于源极接触部的沟道宽度方向的长度。
＜有源矩阵基板101的制造方法＞
接下来，参照附图，对本实施方式的有源矩阵基板101的制造方法的一个例子进行说明。
图5A～图5K是用于对有源矩阵基板101的制造方法进行说明的示意图的工序剖面图。
·STEP1：下部金属层LM的形成(图5A)
在基板1上，例如通过溅射法，形成源极用导电膜(厚度：例如50nm以上且500nm以下)。接下来，通过公知的光刻工艺，进行源极用导电膜的图案化。此处，通过在源极用导电膜上形成抗蚀剂膜，并使用第一光掩模对抗蚀剂膜进行曝光，从而形成第一抗蚀层(未图示)。将第一抗蚀层作为掩模，进行源极用导电膜的蚀刻(例如湿式蚀刻)。
这样，如图5A所示，形成包括源极总线SL、源电极SE以及TFT的遮光层3的下部金属层LM。
作为基板1，能够使用透明且具有绝缘性的基板例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
源极用导电膜的材料没有特别限定，能够适当地使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或者其合金、或者包含其金属氮化物的膜。另外，也可以使用将这多个膜层叠的层叠膜。
此处，作为源极用导电膜，使用包含Cu或者Al的金属膜(包含合金膜)的单层膜。也可以取代于此，而使用将包含Cu或者Al的金属膜作为最上层的层叠膜。如前述那样，在本实施方式中，即便在Cu膜或者Al膜上没有设置Ti膜等欧姆导电膜，也能够减少源电极SE与氧化物半导体之间的接触电阻。
·STEP2：下部绝缘层5的形成(图5B)
接下来，如图5B所示，以覆盖下部金属层LM的方式形成下部绝缘层5(厚度：例如200nm以上且600nm以下)。此后，通过公知的光刻工艺，进行下部绝缘层5的图案化。由此，在各像素区域中，形成使源电极SE(或者源极总线SL)的表面的一部分3s露出的源极用开口部5s。
下部绝缘层5例如由CVD法形成。作为下部绝缘层5，能够适当地使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧化氮化硅(SiOxNy；x＞y)层、氮化氧化硅(SiNxOy；x＞y)层等。下部绝缘层5也可以是单层，也可以具有层叠构造。例如，也可以是，在基板侧(下层)，为了防止来自基板1的杂质等的扩散而形成氮化硅(SiNx)层、氮化氧化硅层等，在其上方的层(上层)，为了确保绝缘性而形成氧化硅(SiO2)层，形成氧化氮化硅层等。此处，作为下部绝缘层5，例如使用CVD法形成氧化硅(SiO2)层(厚度：例如350nm)。或者，也可以是，作为下部绝缘层5，形成将氮化硅(SiNx)层(厚度：50～600nm)作为下层且将氧化硅(SiO2)层(厚度：50～600nm)作为上层的层叠膜。若作为下部绝缘层5(在下部绝缘层5具有层叠构造的情况下，作为其最上层)而使用氧化硅膜等氧化物膜，则能够通过氧化物膜减少后面形成的氧化物半导体层的沟道区域所产生的氧化缺损，因此能够抑制沟道区域的低电阻化。
也可以是，在形成了下部绝缘层5后，在下部绝缘层5的图案化前，为了提高下部绝缘层5的可靠性而进行退火处理。退火处理例如在大气中以200～450℃的温度进行。
如前述那样，在该工序中，有时在下部绝缘层5的图案化时，源电极SE的表面3s受到损伤。另外，在使用氧化膜作为下部绝缘层5的情况下，有时下部金属层LM的表面由于氧化膜的氧而受到损伤。
·STEP3：欧姆层OM的形成(图5C)
接下来，在下部绝缘层5上以及源极用开口部5s内形成欧姆导电膜，进行欧姆导电膜的图案化。由此，如图5C所示，得到欧姆层OM，上述欧姆层OM包括在源极用开口部5s内与源电极SE(或者源极总线SL)的露出表面3s接触的第一欧姆导电部4S以及位于在后面的工序中形成了像素接触孔的区域的第二欧姆导电部4D。
欧姆导电膜也可以是容易与氧化物半导体(例如In-Ga-Zn-O系半导体)形成欧姆接合的金属膜(厚度：例如10nm以上且80nm以下)。作为这样的金属膜，可举出Ti膜、Mo膜、Ta膜、W膜等。特别是，可适当地使用有利于从氧化物半导体层7取出电子的Ti膜或者Mo膜。金属膜例如通过溅射法形成。或者，作为欧姆导电膜，也可以使用铟锡氧化物(ITO)膜、铟锌氧化物(In-Zn-O)膜、氧化锌(ZnO)膜、氧化锡(SnO2)膜等金属氧化物膜(厚度：例如10nm以上且100nm以下)。金属氧化物膜也可以例如通过溅射法形成。
·STEP4：氧化物半导体层7的形成(图5D)
接着，在下部绝缘层5以及欧姆层OM上形成氧化物半导体膜(厚度：例如15nm以上且200nm以下)。此后，也可以进行氧化物半导体膜的退火处理。接着，通过公知的光刻工艺进行氧化物半导体膜的图案化。由此，如图5D所示，得到成为TFT20的有源层的氧化物半导体层7。氧化物半导体层7与第一欧姆导电部4S以及第二欧姆导电部4D直接接触。氧化物半导体层7也可以覆盖第一欧姆导电部4S的整体以及第二欧姆导电部4D的整体。
氧化物半导体膜例如可通过溅射法形成。此处，作为氧化物半导体膜，形成包含In、Ga以及Zn的In-Ga-Zn-O系半导体膜(厚度：50nm)膜。
也可以通过基于例如包含磷酸、硝酸以及乙酸的PAN系蚀刻液的湿式蚀刻进行氧化物半导体膜的图案化。或者，也可以使用草酸系蚀刻液等其他蚀刻液进行。
·STEP5：栅极绝缘层9以及栅极金属层GM的形成(图5E)
接下来，如图5E所示，在氧化物半导体层7上形成栅极绝缘层9以及栅极金属层GM。
首先，以覆盖氧化物半导体层7的方式依次形成栅极绝缘膜(厚度：例如80nm以上且250nm以下)以及栅极用导电膜(厚度：例如50nm以上且500nm以下)。此后，通过利用公知的光刻工艺进行栅极用导电膜的图案化，从而形成包含栅极总线GL、栅电极GE等的栅极金属层GM。接下来，使用与栅极用导电膜的图案化相同的抗蚀掩模(或者将栅极金属层GM作为掩模)进行栅极绝缘膜以及栅极用导电膜的图案化，形成栅极绝缘层9。根据该方法，在从基板1的法线方向观察时，栅电极GE的侧面与栅极绝缘层9的侧面对齐。
也可以取代上述的方法，首先以覆盖氧化物半导体层7的方式形成栅极绝缘膜，使栅极绝缘膜图案化而形成栅极绝缘层9。接下来，也可以以覆盖栅极绝缘层9的方式形成栅极用导电膜，使栅极用导电膜图案化而形成栅极金属层GM。
作为栅极绝缘膜，能够使用与下部绝缘层5相同的绝缘膜(作为下部绝缘层5而例示出的绝缘膜)。此处，作为栅极绝缘膜，形成氧化硅(SiO2)层。作为绝缘膜，若使用氧化硅膜等氧化物膜，则能够通过氧化物膜减少氧化物半导体层7的沟道区域所产生的氧化缺损，因此能够抑制沟道区域7c的低电阻化。
作为栅极用导电膜，例如能够使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或者它们的合金。栅极用导电膜也可以具有包括由不同的导电材料形成的多个层的层叠构造。
·STEP6：低电阻化处理以及层间绝缘层10的形成(图5F)
接着，进行氧化物半导体层7的低电阻化处理。作为低电阻化处理，例如也可以进行等离子体处理。由此，如图5F所示，在从基板1的主面的法线方向观察时，氧化物半导体层7中的与栅极总线GL和栅极绝缘层9均不重叠的区域成为比与它们重叠的区域(此处成为沟道的区域)电阻率低的低电阻区域。低电阻区域也可以是导电体区域(例如薄层电阻：200Ω以下)。这样，得到包括作为低电阻区域的第一区域7s以及第二区域7d、没有被低电阻化而作为半导体区域而残留的沟道区域7c的氧化物半导体层7。
在低电阻化处理(等离子体处理)中，也可以将氧化物半导体层7中的没有由栅极总线GL或者栅极绝缘层9覆盖的部分暴露于包含还原性等离子体或者掺杂元素的等离子体(例如氩等离子体)。由此，在氧化物半导体层7中的露出的部分的表面附近处电阻降低，成为低电阻区域。氧化物半导体层7中的由栅极总线GL或者栅极绝缘层9覆盖的部分作为半导体区域而残留。此外，低电阻化处理的方法以及条件等记载于例如日本特开2008-40343号公报。为了参考，将日本特开2008-40343号公报的公开内容的全部引用于本说明书。
接下来，形成覆盖氧化物半导体层7、栅极绝缘层9以及栅电极GE的层间绝缘层10。此后，例如通过干式蚀刻在层间绝缘层10形成使氧化物半导体层7的第二区域7d的一部分露出的漏极用开口部10p。
作为层间绝缘层10，能够使氧化硅膜、氮化硅膜、氧化氮化硅膜、氮化氧化硅膜等无机绝缘层单层或者层叠而形成。无机绝缘层的厚度也可以为100nm以上且500nm以下。若使用使氮化硅膜等氧化物半导体还原的绝缘膜形成层间绝缘层10，则能够将氧化物半导体层7中的与层间绝缘层10接触的区域(此处低电阻区域)的电阻率维持得较低，因此优选。此处，作为层间绝缘层10，例如通过CVD法形成SiNx层(厚度：300nm)。
在作为层间绝缘层10而使用可还原氧化物半导体的绝缘层(例如氮化硅层等供给氢的层)的情况下，即便不进行上述的低电阻化处理，也能够使氧化物半导体层7中的与层间绝缘层10接触的部分比不接触的部分低电阻化。
·STEP7：漏极金属层DM的形成(图5G)
接下来，在层间绝缘层10上形成漏极用导电膜(厚度：例如50nm以上且500nm以下)，进行漏极用导电膜的图案化。由此，如图5G所示，形成包含漏电极DE的漏极金属层DM。漏电极DE配置在层间绝缘层10上以及漏极用开口部10p内，且在漏极用开口部10p内与氧化物半导体层7的第二区域7d接触。此处，在从基板1的法线方向观察时，漏电极DE配置为至少局部与第二欧姆导电部4D重叠。
作为漏极用导电膜，例如能够使用以从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)选出的元素或者以这些元素作为成分的合金等。例如，也可以具有钛膜-铝膜-钛膜的3层构造、钼膜-铝膜-钼膜等的3层构造等。此外，漏极用导电膜不局限于3层构造，也可以具有单层、或者两层构造、或者4层以上的层叠构造。此处，使用将Ti膜(厚度：15～70nm)作为下层且将Cu膜(厚度：200～400nm)作为上层的层叠膜。
·STEP8：无机绝缘层11以及有机绝缘层12的形成(图5H)
接下来，如图5H所示，以覆盖层间绝缘层10以及漏极金属层DM的方式形成上部绝缘层13。此处，作为上部绝缘层13，依次形成无机绝缘层11(厚度：例如100nm以上且500nm以下)以及有机绝缘层12(厚度：例如1～3μm，优选为2～3μm)。也可以将有机绝缘层12中的位于非显示区域的部分整体除去。此外，也可以不形成有机绝缘层12。
作为无机绝缘层11，能够使用与层间绝缘层10相同的无机绝缘膜(作为层间绝缘层10而例示出的绝缘膜)。此处，作为无机绝缘层11，例如通过CVD法形成SiNx层(厚度：300nm)。有机绝缘层12例如也可以是包括感光性树脂材料的有机绝缘膜(例如丙烯酸系树脂膜)。
此后，进行有机绝缘层12的图案化。由此，在各像素区域PIX中，在有机绝缘层12形成使无机绝缘层11的一部分露出的开口部12p。在从基板1的法线方向观察时，开口部12p配置为与漏电极DE重叠。此后，将有机绝缘层12作为掩模进行无机绝缘层11的蚀刻，在无机绝缘层11设置使漏电极DE露出的开口部11p。
此外，虽未图示，但也可以将无机绝缘层11的蚀刻与后述的电介质层17的蚀刻同时进行。由此，在通过无机绝缘层11保护了漏电极DE的表面的状态下，能够形成共用电极CE以及电介质层17。
·STEP9：共用电极CE的形成(图5I)
接着，如图5I所示，在上部绝缘层13上形成共用电极CE。
首先，在上部绝缘层13上以及开口部12p、11p内形成未图示的第一透明导电膜(厚度：20～300nm)。此处，例如，通过溅射法，作为第二透明导电膜而形成铟-锌氧化物膜。作为第一透明导电膜的材料，能够使用铟-锡氧化物(ITO)、铟-锌氧化物、ZnO等金属氧化物。此后，进行第一透明导电膜的图案化。在图案化中，例如，也可以使用草酸系蚀刻液进行湿式蚀刻。由此，得到共用电极CE。也可以是，共用电极CE例如除了形成有像素接触孔CHp的像素接触孔形成区域以外，还遍及显示区域的大致整体而配置。
·STEP10：电介质层17的形成(图5J)
接下来，如图5J所示，以覆盖共用电极CE的方式形成电介质层(厚度：50～500nm)17，进行电介质层17以及无机绝缘层11的图案化。
电介质层17在像素区域PIX中形成于有机绝缘层12以及共用电极CE上以及开口部12p、11p内。电介质层17的材料也可以与作为无机绝缘层11的材料而例示出的材料相同。此处，作为电介质层17，例如通过CVD法形成SiN膜。
此后，通过公知的光刻工艺，进行电介质层17的蚀刻，形成开口部17p。在从基板1的法线方向观察时，开口部17p只要至少局部与开口部12p、11p重叠即可。由此，在像素区域形成有使氧化物半导体层7的第二区域7d的一部分露出的像素接触孔CHp。像素接触孔CHp由形成于无机绝缘层11的开口部11p、有机绝缘层12的开口部12p以及电介质层17的开口部17p构成。
·STEP11：像素电极PE的形成(图5K)
接下来，在电介质层17上以及像素接触孔CHp内形成未图示的第二透明导电膜(厚度：20～300nm)，进行第二透明导电膜的图案化。由此，如图5K所示，在各像素区域形成像素电极PE。第二透明导电膜的材料也可以与作为第一透明导电膜的材料而例示出的材料相同。此处，例如使用草酸系蚀刻液进行第二透明导电膜的湿式蚀刻。像素电极PE形成于电介质层17上以及像素接触孔CHp内，并在像素接触孔CHp内与第二区域7d接触。这样，制造有源矩阵基板101。
＜其他有源矩阵基板＞
本实施方式的有源矩阵基板的构造不限定于图2A～图4B所例示的构造。本实施方式的有源矩阵基板只要具有利用了欧姆层OM的源极接触部即可，如以下所例示的那样能够进行各种变更的图6A以及图6B分别是例示其他有源矩阵基板104的像素区域的剖视图。
有源矩阵基板104在不具有漏电极DE以及层间绝缘层10这点上与第一实施方式的有源矩阵基板101不同。
在有源矩阵基板104中，以覆盖氧化物半导体层7、栅极金属层GM以及TFT20的方式形成有上部绝缘层13。像素电极PE在形成于上部绝缘层13以及电介质层17的像素接触孔CHp内与氧化物半导体层7的第二区域7d直接接触。
有源矩阵基板104也可以不具有漏极金属层DM。通过减少漏极金属层DM，能够减少光掩模的使用数量，因此能够减少制造成本。
此外，也可以如图6C所例示的那样，在形成像素接触孔CHp时，在氧化物半导体层7也形成开口部7p而使第二欧姆导电部4D的表面露出。在这种情况下，也可以是，像素电极PE配置为在像素接触孔CHp内与第二欧姆导电部4D的露出表面直接接触。由此，可得到更稳定且低电阻的源极接触部。
图7是例示又一其他有源矩阵基板105的像素区域的剖视图。
在作为用于形成欧姆层OM的欧姆导电膜而使用透明导电膜(例如透明的金属氧化物膜)的情况下，也可以如图7所示，在欧姆层OM内形成像素电极PE。像素电极PE配置在下部绝缘层5上。像素电极PE的一部分位于下部绝缘层5与氧化物半导体层7之间，并与氧化物半导体层7的第二区域7d的下表面接触。共用电极CE配置在上部绝缘层13上。此处，作为上部绝缘层13，例如使用氮化硅(SiNx)层(厚度：例如200nm以上且800nm以下)。
根据图7所示的结构，不需要在共用电极CE上设置电介质层以及透明电极层。因此，能够将光掩模数减少两个，因此能够减少制造成本。
＜使用了欧姆层OM的布线＞
本实施方式的有源矩阵基板也可以例如在非显示区域中具有利用欧姆层OM而形成的布线(电极或者布线)。这样的布线也可以仅由欧姆层OM形成，也可以具有与其他金属层(下部金属层LM、栅极金属层GM、漏极金属层DM等)一起的冗余构造。
利用了欧姆层OM的布线例如可在以单片形成于非显示区域的栅极驱动器电路中使用。以下，参照附图，对包括利用了欧姆层OM的布线的栅极驱动器电路的一个例子进行说明。
·栅极驱动器的电路结构
首先，对形成于有源矩阵基板101的栅极驱动器GD的电路结构以及动作进行说明。栅极驱动器GD包括移位寄存器。移位寄存器包括多级连接的多个单位电路。
图8是例示构成栅极驱动器(单片栅极驱动器)GD的移位寄存器电路的图。
移位寄存器电路具有多个单位电路SR1～SRn。各级的单位电路SRk(k是1≤k≤n的自然数)具备：输入设置信号SET的设置端子、输出输出信号GOUT的输出端子、输入重置信号RESET的重置端子、输入Low电源电位VSS的Low电源输入端子以及输入时钟信号CLK1、CLK2的时钟输入端子。在单位电路SRk(k≥2)中，在设置端子输入有前级的单位电路SRk-1的输出信号GOUTk-1。在初级的单位电路SR1的设置端子输入有栅极开始脉冲信号GSP。在各级的单位电路SRk(k≥1)中，输出端子对配置在显示区域的对应的扫描信号线输出输出信号GOUTk。在单位电路SRk(k≤n-1)的重置端子输入有次级的单位电路SRk+1的输出信号GOUTk+1。在最终级的单位电路SRn的重置端子输入有清除信号CLR。
图9是表示单位电路SRk的一个例子的图。
单位电路SRk例如具备5个n沟道型薄膜晶体管T1～T5以及电容部CAP。
T1是输入晶体管。T1的栅极以及漏极与设置端子连接，T1的源极与T5的栅极连接。T5是输出晶体管。T5的漏极与时钟输入端子连接，源极与输出端子连接。即，T5作为传输栅极而进行向时钟输入端子输入的时钟信号CLK1的通过以及切断。
电容部CAP连接于作为输出晶体管的T5的栅极与源极之间。在本说明书中，将连接于T5的栅极的节点称为“节点netA”，将连接于输出端子的节点称为“节点GOUT”。电容部CAP的一方的电极与T5的栅极以及节点netA连接，另一方的电极与T5的源极以及节点GOUT连接。
T3配置在Low电源输入端子与节点netA之间。T3是用于使节点netA的电位降低的下拉晶体管。T3的栅极与重置端子连接，漏极与节点netA连接，源极与Low电源输入端子连接。将与下拉晶体管(此处T3)的栅极连接的节点称为“节点netB”。
T2、T4与节点GOUT连接。T4的栅极与重置端子连接，漏极与输出端子连接，源极与Low电源输入端子连接。T2的栅极与时钟信号CLK2的输入端子连接，漏极与节点GOUT连接，源极与Low电源输入端子连接。
·电路布局
图10A是例示本实施方式的栅极驱动器GD的一部分的俯视图，且示出一个单位电路的两个TFT110、120。TFT120例如相当于图9的输出晶体管T5，TFT121例如相当于图9所示的晶体管T3。
TFT110、120例如是将氧化物半导体层作为有源层的顶栅型的氧化物半导体TFT。TFT110、120分别具有氧化物半导体层(未图示)、栅电极布线113、123、第一电极布线111、121以及第二电极布线112、122。此处，将包含作为各TFT的电极发挥功能的部分的布线称为“电极布线”。“栅电极布线”是包含栅电极的布线，“第一电极布线”是包含TFT的源电极以及漏电极中的一方的电极的布线，“第二电极布线”是包含源电极以及漏电极中的另一方的电极的布线。
TFT110的栅电极布线113以及TFT120的栅电极布线123例如形成于栅极金属层GM内。另外，TFT110的第一电极布线111以及第二电极布线112中的一方形成于欧姆层OM内，另一方形成于下部金属层LM内。针对TFT120也相同，第一电极布线121和第二电极布线122形成于不同层。在该例中，TFT110的第一电极布线111形成于欧姆层OM内，第二电极布线112形成于下部金属层LM内。另外，TFT120的第一电极布线121形成于下部金属层LM内，第二电极布线122形成于欧姆层OM内。
图10B是沿着图10A所示的Xb-Xb’线的TFT110的剖视图。
TFT110具备：第二电极布线112，其形成于下部金属层LM内；下部绝缘层5，其以覆盖第二电极布线112的方式延设；第一电极布线111，其形成于欧姆层OM内，并且配置在下部绝缘层5上；氧化物半导体层117，其配置在第一电极布线111上以及下部绝缘层5上；以及栅电极布线113，其经由栅极绝缘层109而配置在氧化物半导体层117上。
氧化物半导体层117包括沟道区域117c和分别位于其两侧的第一区域117a以及第二区域117b。第一区域117a配置为与第一电极布线111直接接触，由此，与第一电极布线111电连接。氧化物半导体层117的第二区域117b在形成于下部绝缘层5的开口部152内与第二电极布线112电连接。
在图示的例子中，氧化物半导体层117经由形成于开口部152内的欧姆导电部142而与第二电极布线112连接。欧姆导电部142是形成于欧姆层OM内的岛状部，且与第一电极布线111电分离。欧姆导电部142与通过开口部152而露出的第二电极布线112的表面直接接触。氧化物半导体层117的第二区域117b与欧姆导电部142的上表面直接接触。换句话说，具有与参照图2B而前述的源极接触部相同的结构。此外，为了进一步减少电路面积，也可以不设置欧姆导电部142，而在开口部152内，将氧化物半导体层117和第二电极布线112配置为直接接触。
此外，此处，以TFT110为例子进行了说明，但TFT120、或者构成电路的其他TFT也可具有相同的结构。
以往，构成栅极驱动器电路的各TFT的第一电极布线以及第二电极布线均形成于相同的金属层(例如与源极总线相同的下部金属层LM)内。因此，为了可靠地使第一电极布线和第二电极布线分离，需要在这些布线间设置足够的间隔。另外，根据电路的布局的不同，有时两个TFT的电极布线相互邻接配置，并且具有沿相同的方向延伸的部分，在这种情况下，也将这些布线充分分离地配置。
相对于此，在本实施方式中，将TFT110的第一电极布线111以及第二电极布线112的一方形成于下部金属层LM内，将另一方形成于欧姆层OM内。能够将这些电极布线形成于不同的金属层内，因此能够减小TFT110的第一电极布线111以及第二电极布线112的间隔，从而能够减少TFT110所需要的面积。针对TFT120也相同。
另外，如图示那样，TFT110以及TFT120的第一电极布线111、121相互邻接地配置，并且具有沿相同的方向延伸的部分。因此，也可以将这些电极布线的一方(此处TFT110的第一电极布线111)形成于欧姆层OM内，将另一方形成于下部金属层LM内。与将两个布线形成于相同的金属层的情况相比，能够减小这些的布线间的距离。也可以将一方的布线配置为与另一方的布线局部或者整体重叠。由此，能够进一步减少电路面积。
＜针对氧化物半导体＞
氧化物半导体层7所含的氧化物半导体也可以是非晶体氧化物半导体，也可以是具有结晶部分的结晶氧化物半导体。作为结晶氧化物半导体，可举出多晶氧化物半导体、微结晶氧化物半导体、c轴与层面大体垂直地取向的结晶氧化物半导体等。
氧化物半导体层7也可以具有两层以上的层叠构造。在氧化物半导体层7具有层叠构造的情况下，氧化物半导体层7也可以包含非晶氧化物半导体层和结晶氧化物半导体层。或者，还可以包含结晶构造不同的多个结晶氧化物半导体层。另外，也可以包含多个非晶氧化物半导体层。在氧化物半导体层7具有包含上层和下层的两层构造的情况下，两层中的位于栅电极侧的层(若是底栅型则为下层，若是顶栅型则为上层)所含的氧化物半导体的能隙也可以小于位于与栅电极相反一侧的层(若是底栅型则为上层，若是顶栅型则为下层)所含的氧化物半导体的能隙。但是，在这些层的能隙之差比较小的情况下，位于栅电极侧的层的氧化物半导体的能隙也可以大于位于与栅电极相反一侧的层的氧化物半导体的能隙。
非晶氧化物半导体以及上述的各结晶氧化物半导体的材料、构造、成膜方法、具有层叠构造的氧化物半导体层的结构等记载于例如日本特开2014-007399号公报。为了参考，将日本特开2014-007399号公报的公开内容全部引用于本说明书。
氧化物半导体层7也可以包括例如In、Ga以及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层7例如包括In-Ga-Zn-O系半导体(例如铟镓锌氧化物)。此处，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物，且In、Ga以及Zn的比例(组成比)没有特别限定，包括例如In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这样的氧化物半导体层7可由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。
In-Ga-Zn-O系半导体可以是非晶体，也可以是结晶质。作为结晶In-Ga-Zn-O系半导体，优选c轴与层面大体垂直地取向的结晶In-Ga-Zn-O系半导体。
此外，结晶In-Ga-Zn-O系的半导体的结晶构造例如公开于上述的日本特开2014-007399号公报、日本特开2012-134475号公报、日本特开2014-209727号公报等。为了参考，将日本特开2012-134475号公报以及日本特开2014-209727号公报的公开内容全部引用于本说明书。具有In-Ga-Zn-O系氧化物半导体层的TFT具有高迁移率(与a-SiTFT相比而言超过20倍)以及低泄漏电流(与a-SiTFT相比而言不足百分之一)，因此可作为驱动TFT(例如，在包括多个像素的显示区域的周边，与显示区域相同的基板上设置的驱动电路所含的TFT)以及像素TFT(设置于像素的TFT)而适宜使用。
氧化物半导体层7也可以取代In-Ga-Zn-O系半导体而包括其他氧化物半导体。例如也可以包括In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元氧化物。或者，氧化物半导体层7也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。

Claims (20)

1.一种有源矩阵基板，其特征在于，
所述有源矩阵基板具有：包含多个像素区域的显示区域和除所述显示区域以外的非显示区域，并具备：
基板；
多个栅极总线和多个源极总线，其中，所述多个栅极总线被所述基板的主面支承，且沿第一方向延伸，所述多个源极总线沿与所述第一方向交叉的第二方向延伸，并且位于比所述多个栅极总线靠所述基板侧；
下部绝缘层，其位于所述多个源极总线与所述多个栅极总线之间，并覆盖所述多个源极总线；以及
氧化物半导体TFT以及像素电极，所述氧化物半导体TFT以及像素电极分别与所述多个像素区域相对应而配置，
所述氧化物半导体TFT具有：
氧化物半导体层，其配置在所述下部绝缘层上；
栅电极，其经由栅极绝缘层而配置在所述氧化物半导体层的一部分上，并且与所述多个栅极总线的对应的一个电连接；
源电极，其使用与所述多个源极总线相同的导电膜而形成于所述下部绝缘层与所述基板之间，并且与所述多个源极总线的对应的一个电连接；以及
第一欧姆导电部，其由可与所述氧化物半导体层形成欧姆接合的导电材料形成在所述氧化物半导体层与所述下部绝缘层以及所述源电极之间，并且将所述氧化物半导体层与所述源电极连接，
所述氧化物半导体层包括：沟道区域和分别位于所述沟道区域的两侧的第一区域以及第二区域，所述第一区域与所述源电极电连接，所述第二区域与所述像素电极电连接，
所述下部绝缘层具有使所述源电极的至少一部分露出的源极用开口部，
所述第一欧姆导电部配置在所述下部绝缘层上以及所述源极用开口部内，且在所述源极用开口部内与所述源电极的所述至少一部分直接接触，所述氧化物半导体层的所述第一区域与所述第一欧姆导电部的上表面直接接触。
2.根据权利要求1所述的有源矩阵基板，其特征在于，
所述氧化物半导体TFT还具有：
第二欧姆导电部，其配置在所述下部绝缘层与所述氧化物半导体层的所述第二区域之间，由与所述第一欧姆导电部相同的导电膜形成，并且与所述第一欧姆导电部电分离；和
漏电极，其将所述氧化物半导体层的所述第二区域与所述像素电极连接，
所述氧化物半导体层的所述第二区域与所述第二欧姆导电部的上表面直接接触，
所述漏电极和所述第二欧姆导电部经由所述氧化物半导体层而至少局部重叠。
3.根据权利要求2所述的有源矩阵基板，其特征在于，
所述有源矩阵基板还具备：覆盖所述氧化物半导体层以及所述栅电极的层间绝缘层，
所述漏电极配置在所述层间绝缘层上以及形成于所述层间绝缘层的漏极用开口部内，且在所述漏极用开口部内与所述氧化物半导体层的所述第二区域的上表面接触。
4.根据权利要求1所述的有源矩阵基板，其特征在于，
所述氧化物半导体TFT还具有第二欧姆导电部，所述第二欧姆导电部配置在所述下部绝缘层与所述氧化物半导体层之间，且由与所述第一欧姆导电部相同的导电膜形成，并且与所述第一欧姆导电部电分离，
所述氧化物半导体层的所述第二区域与所述第二欧姆导电部的上表面直接接触，
所述像素电极与所述氧化物半导体层的所述第二区域直接接触。
5.根据权利要求4所述的有源矩阵基板，其特征在于，
所述氧化物半导体层的所述第二区域具有使所述第二欧姆导电部的所述上表面的一部分露出的开口部，
所述像素电极在所述氧化物半导体层的所述开口部内与所述开口部的侧面以及所述第二欧姆导电部的所述上表面的所述一部分直接接触。
6.根据权利要求1所述的有源矩阵基板，其特征在于，
所述第一欧姆导电部由透明导电膜形成，
所述像素电极配置在所述下部绝缘层与所述氧化物半导体层之间，并且由与所述第一欧姆导电部相同的导电膜形成，
所述氧化物半导体层的所述第二区域与所述像素电极的上表面直接接触。
7.根据权利要求1～6中任一项所述的有源矩阵基板，其特征在于，
所述氧化物半导体层覆盖所述第一欧姆导电部的上表面整体以及侧面整体。
8.根据权利要求1～6中任一项所述的有源矩阵基板，其特征在于，
在从所述基板的法线方向观察时，在所述对应的一个源极总线和所述对应的一个栅极总线的一个交叉的交叉部，没有配置有所述第一欧姆导电部，也没有配置有由与所述第一欧姆导电部相同的导电膜形成的任一个导电部。
9.根据权利要求1～6中任一项所述的有源矩阵基板，其特征在于，
所述有源矩阵基板还具备欧姆布线部，所述欧姆布线部由与所述第一欧姆导电部相同的导电膜形成，并且沿着所述对应的一个源极总线并沿所述第一方向延伸，
所述欧姆布线部以将与所述对应的一个源极总线连接的邻接的两个氧化物半导体TFT的所述第一欧姆导电部连接起来的方式延伸。
10.根据权利要求9所述的有源矩阵基板，其特征在于，
所述欧姆布线部经由所述下部绝缘层配置在所述对应的一个源极总线的一个上。
11.根据权利要求9所述的有源矩阵基板，其特征在于，
所述有源矩阵基板还具备布线保护部，所述布线保护部由与所述氧化物半导体层相同的半导体膜形成，并且以覆盖所述欧姆布线部的方式沿所述第一方向延伸。
12.根据权利要求1～6中任一项所述的有源矩阵基板，其特征在于，
所述有源矩阵基板还具备：配置在所述非显示区域的至少一个其他氧化物半导体TFT，
所述至少一个其他氧化物半导体TFT具有：其他氧化物半导体层、与所述其他氧化物半导体层的一部分连接的源电极布线、与所述其他氧化物半导体层的其他一部分连接的漏电极布线、经由绝缘层而配置在所述其他氧化物半导体层上的栅电极布线，
所述源电极布线以及所述漏电极布线中的一方的电极布线使用与所述多个源极总线相同的导电膜而形成于所述下部绝缘层与所述基板之间，另一方的电极布线使用与所述第一欧姆导电部相同的导电膜而形成在所述下部绝缘层上。
13.根据权利要求1～5中任一项所述的有源矩阵基板，其特征在于，
所述第一欧姆导电部主要包括从由Ti、Mo、Ta、W构成的组选择的至少一种金属。
14.根据权利要求13所述的有源矩阵基板，其特征在于，
所述第一欧姆导电部由Ti膜或者Mo膜形成。
15.根据权利要求1～6中任一项所述的有源矩阵基板，其特征在于，
所述第一欧姆导电部主要包括从由铟锡氧化物、铟锌氧化物、锌氧化物、锡氧化物构成的组选择的至少一种金属氧化物。
16.根据权利要求1～6中任一项所述的有源矩阵基板，其特征在于，
所述多个源极总线包括含有Cu或者Al的低电阻金属层，所述第一欧姆导电部与所述低电阻金属层直接接触。
17.根据权利要求1～6中任一项所述的有源矩阵基板，其特征在于，
所述氧化物半导体层包括In-Ga-Zn-O系半导体。
18.根据权利要求17所述的有源矩阵基板，其特征在于，
所述In-Ga-Zn-O系半导体包括结晶部分。
19.一种有源矩阵基板的制造方法，所述有源矩阵基板具有包含多个像素区域的显示区域和除所述显示区域以外的非显示区域，且具备分别与所述多个像素区域相对应的氧化物半导体TFT，
所述有源矩阵基板的制造方法的特征在于，包括以下工序：
(a)在基板上形成下部导电膜，且通过进行所述下部导电膜的图案化而形成下部金属层的工序，所述下部金属层包括：多个源极总线和配置在形成各氧化物半导体TFT的TFT形成区域的源电极；
(b)在所述下部金属层上形成下部绝缘层，在所述下部绝缘层形成使所述各氧化物半导体TFT的所述源电极的一部分露出的源极用开口部；
(c)通过在所述下部绝缘层上以及各源极用开口部内形成欧姆导电膜并通过对所述欧姆导电膜进行图案化而形成欧姆层的工序，所述欧姆导电膜包含能够与所述各氧化物半导体TFT的氧化物半导体层形成欧姆接合的导电材料，所述欧姆层包括在所述各源极用开口部内与所述源电极的所述一部分直接接触的第一欧姆导电部；
(d)在各TFT形成区域中，在所述下部绝缘层以及所述欧姆层上以与所述第一欧姆导电部的上表面接触的方式形成所述各氧化物半导体TFT的所述氧化物半导体层的工序；
(e)在所述各TFT形成区域中，在所述氧化物半导体层的一部分上形成栅极绝缘层以及栅电极的工序，所述氧化物半导体层中的从所述基板的法线方向观察与所述栅电极重叠的区域成为沟道区域，与所述第一欧姆导电部接触的区域成为第一区域，夹着所述沟道区域且位于与所述第一区域相反一侧的区域成为第二区域；以及
(f)以与所述各氧化物半导体TFT中的所述氧化物半导体层的所述第二区域的上表面接触的方式形成漏电极或者像素电极的工序。
20.根据权利要求19所述的有源矩阵基板的制造方法，其特征在于，
在所述工序(c)中，在所述各TFT形成区域中，所述欧姆层还包括与所述第一欧姆导电部分离配置的第二欧姆导电部，
在所述工序(d)中，所述各氧化物半导体TFT的所述氧化物半导体层配置为，所述氧化物半导体层中的成为第二区域的部分与所述第二欧姆导电部的上表面接触。
CN202010782151.2A 2019-08-09 2020-08-06 有源矩阵基板及其制造方法 Pending CN112349732A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962884784P 2019-08-09 2019-08-09
US62/884784 2019-08-09

Publications (1)

Publication Number Publication Date
CN112349732A true CN112349732A (zh) 2021-02-09

Family

ID=74357250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010782151.2A Pending CN112349732A (zh) 2019-08-09 2020-08-06 有源矩阵基板及其制造方法

Country Status (2)

Country Link
US (1) US11476282B2 (zh)
CN (1) CN112349732A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074562A (ko) * 2019-12-12 2021-06-22 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
US20020001887A1 (en) * 1999-01-05 2002-01-03 Sung Chae Gee Thin film transistor and manufacturing method therefor
US20050030440A1 (en) * 2003-07-02 2005-02-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20110012118A1 (en) * 2009-07-18 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140034947A1 (en) * 2011-04-18 2014-02-06 Sharp Kabushiki Kaisha Thin film transistor, display panel, and method for fabricating thin film transistor
RU2627934C1 (ru) * 2013-09-10 2017-08-14 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Тонкопленочный транзистор, подложка матрицы и панель дисплея
US20170278866A1 (en) * 2016-03-22 2017-09-28 Mitsubishi Electric Corporation Thin film transistor substrate and method for manufacturing the same
US20170323907A1 (en) * 2014-11-28 2017-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
US20180197976A1 (en) * 2009-03-05 2018-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5389529B2 (ja) * 2009-05-20 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
WO2011052409A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8633481B2 (en) * 2010-08-30 2014-01-21 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015109315A (ja) 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
WO2015186619A1 (ja) 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法
CN104091831A (zh) * 2014-06-27 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
JP7471075B2 (ja) * 2019-12-17 2024-04-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN113257835A (zh) * 2020-02-07 2021-08-13 夏普株式会社 有源矩阵基板及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001887A1 (en) * 1999-01-05 2002-01-03 Sung Chae Gee Thin film transistor and manufacturing method therefor
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
US20050030440A1 (en) * 2003-07-02 2005-02-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20180197976A1 (en) * 2009-03-05 2018-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110012118A1 (en) * 2009-07-18 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140034947A1 (en) * 2011-04-18 2014-02-06 Sharp Kabushiki Kaisha Thin film transistor, display panel, and method for fabricating thin film transistor
RU2627934C1 (ru) * 2013-09-10 2017-08-14 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Тонкопленочный транзистор, подложка матрицы и панель дисплея
US20170323907A1 (en) * 2014-11-28 2017-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
US20170278866A1 (en) * 2016-03-22 2017-09-28 Mitsubishi Electric Corporation Thin film transistor substrate and method for manufacturing the same

Also Published As

Publication number Publication date
US20210043656A1 (en) 2021-02-11
US11476282B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN112071860B (zh) 有源矩阵基板以及其制造方法
CN109661696B (zh) 有源矩阵基板及其制造方法
US11302718B2 (en) Active matrix substrate and production method therefor
US11637132B2 (en) Active matrix substrate and method for manufacturing same
WO2017094682A1 (ja) 半導体装置およびその製造方法
TW201526245A (zh) 半導體裝置及其製造方法
CN111722446B (zh) 有源矩阵基板的制造方法
CN107851668B (zh) 半导体装置及其制造方法
JP2019067791A (ja) 半導体装置
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
US11721704B2 (en) Active matrix substrate
CN112349732A (zh) 有源矩阵基板及其制造方法
CN113903752A (zh) 有源矩阵基板及其制造方法
CN113764517A (zh) 有源矩阵基板及其制造方法
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
WO2017159625A1 (ja) アクティブマトリクス基板
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
CN112054031B (zh) 有源矩阵基板及其制造方法
US11143900B2 (en) Active matrix substrate, method for manufacturing same and in-cell touch panel display device
CN113903753A (zh) 有源矩阵基板及其制造方法
US9437745B2 (en) Semiconductor device and method for manufacturing same
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US11817459B2 (en) Active matrix substrate and manufacturing method thereof
US20230135065A1 (en) Active matrix substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination