CN108780758A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN108780758A
CN108780758A CN201780018533.4A CN201780018533A CN108780758A CN 108780758 A CN108780758 A CN 108780758A CN 201780018533 A CN201780018533 A CN 201780018533A CN 108780758 A CN108780758 A CN 108780758A
Authority
CN
China
Prior art keywords
mentioned
layer
oxide semiconductor
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780018533.4A
Other languages
English (en)
Inventor
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108780758A publication Critical patent/CN108780758A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

半导体装置(100)具备基板(1)和薄膜晶体管(10)。薄膜晶体管具有：氧化物半导体层(11)，其包含沟道区域(11a)以及第1、第2接触区域(11b、11c)；栅极绝缘层(12)，其设置为覆盖氧化物半导体层；栅极电极(13)，其设置在栅极绝缘层上，隔着栅极绝缘层与沟道区域重叠；源极电极(14)，其与第1接触区域电连接；以及漏极电极(15)，其与第2接触区域电连接。半导体装置还具备配置在氧化物半导体层与基板之间的遮光层(2)，沟道区域是与遮光层中的与氧化物半导体层重叠的部分对齐的。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置，特别是涉及具备氧化物半导体TFT的半导体装置。另外，本发明也涉及这种半导体装置的制造方法。
背景技术
现在，广泛使用具备按每个像素设置有开关元件的有源矩阵基板的显示装置(例如液晶显示装置)。具备薄膜晶体管(Thin Film Transistor：以下称为“TFT”)作为开关元件的有源矩阵基板被称为TFT基板。此外，在本说明书中，有时也将TFT基板的与显示装置的像素对应的部分称为像素。
近年来，提出了使用氧化物半导体代替非晶硅、多晶硅来作为TFT的活性层的材料。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，与非晶硅TFT相比，氧化物半导体TFT能更高速地进行动作。另外，氧化物半导体膜以比多晶硅膜简便的工艺形成，因此，也能够应用于需要大面积的装置。
作为氧化物半导体TFT的制造工艺，能够采用与非晶硅TFT的制造工艺大致同样的工艺。因此，现在实际上制造的氧化物半导体TFT大多与非晶硅TFT同样地具有底栅结构。
当然，并不是氧化物半导体TFT中不能够采用顶栅结构。若是采用顶栅结构，则易于降低由于栅极电极与源极电极和漏极电极的交叠而引起的寄生电容，因此，有利于高速动作的电路的设计。
具备顶栅结构的氧化物半导体TFT的半导体装置例如公开在专利文献1中。在图16示出专利文献1中公开的半导体装置800。
如图16所示，半导体装置800具备基板801和支撑于基板801的氧化物半导体TFT810。氧化物半导体TFT810具有：氧化物半导体层811、栅极绝缘层812、栅极电极813、源极电极814以及漏极电极815。
在基板801上按顺序形成有基底绝缘层803a和803b，在上侧的基底绝缘层803b上形成有氧化物半导体层811。氧化物半导体层811包含沟道区域811a以及位于沟道区域811a的两侧的低电阻区域811b和811c。在氧化物半导体层811的沟道区域811a上按顺序形成有栅极绝缘层812和栅极电极813。
以覆盖氧化物半导体层811、栅极绝缘层812以及栅极电极813的的方式形成有氮化硅膜816。在氮化硅膜816上形成有层间绝缘层806。在氮化硅膜816和层间绝缘层806中形成有使氧化物半导体层811的低电阻区域811b和811c的一部分露出的接触孔，源极电极814和漏极电极815在接触孔内连接于低电阻区域811b和811c。
在制造半导体装置800时，在以覆盖氧化物半导体层811的方式沉积成为栅极绝缘层812的氧化物绝缘膜(例如氧化硅膜)后，形成栅极电极813。并且，之后，将栅极电极813作为掩模对氧化物绝缘膜进行蚀刻，从而形成栅极绝缘层812。通过此时的蚀刻，使氧化物半导体层811中未被栅极电极813覆盖的部分露出。接着，形成氮化硅膜816，因此，氧化物半导体层811中的与氮化硅膜816接触的部分被添加氮而低电阻化，成为低电阻化区域811b和811c。另外，除此以外的部分成为沟道区域811a。
在专利文献1的半导体装置800中，是这样来形成低电阻化区域811b和811c的，因此，被认为能以比较简单的工序来得到导通特性良好的氧化物半导体TFT810。
现有技术文献
专利文献
专利文献1：特开2014-30000号公报
发明内容
发明要解决的问题
但是，在一般的透射型的液晶显示装置中，TFT基板配置在背光源侧(背面侧)，与TFT基板相对的彩色滤光片基板配置在观察者侧(前面侧)。因此，若氧化物半导体TFT如专利文献1那样具有顶栅结构，则从背光源出射并从背面侧入射至TFT基板的光会直接照射到作为TFT的活性层的氧化物半导体层。氧化物半导体具有因光的照射而劣化(以下称为“光劣化”)的特性，因此，要想确保可靠性，需要将背光源的亮度抑制地较低。因此，包含顶栅结构的氧化物半导体TFT的液晶显示装置在室外使用时的视觉识别性会变差。
另外，在专利文献1的半导体装置800中，在沉积氮化硅膜816时，使用硅烷和氮的混合气体或是硅烷、氮以及氨的混合气体作为材料气体。硅烷和氨在等离子体中分解，产生氢自由基。氢自由基对氧化物半导体发生作用，将氧化物半导体还原并使其载流子浓度变高。因此，在专利文献1的半导体装置800中，氢自由基可能也会扩散到氧化物半导体层811的位于栅极绝缘层812下的部分，而使该部分低电阻化。栅极绝缘层812下的被低电阻化的部分与栅极电极813之间形成寄生电容，因而会成为驱动上的负荷。
本发明是鉴于上述问题而完成的，其目的在于，在具备顶栅结构的氧化物半导体TFT的半导体装置中，抑制由于来自背面侧的入射光而引起的氧化物半导体层的光劣化和伴随于栅极电极的寄生电容的形成。
用于解决问题的方案
本发明的实施方式的半导体装置具备：基板；薄膜晶体管，其支撑于上述基板；扫描配线，其向上述薄膜晶体管提供扫描信号；以及信号配线，其向上述薄膜晶体管提供显示信号，在上述半导体装置中，上述薄膜晶体管具有：氧化物半导体层，其包含沟道区域以及分别配置在上述沟道区域的两侧的第1接触区域和第2接触区域；栅极绝缘层，其设置为覆盖上述氧化物半导体层；栅极电极，其设置在上述栅极绝缘层上，隔着上述栅极绝缘层与上述氧化物半导体层的上述沟道区域重叠；源极电极，其与上述氧化物半导体层的上述第1接触区域电连接；以及漏极电极，其与上述氧化物半导体层的上述第2接触区域电连接，上述半导体装置还具备遮光层，上述遮光层配置在上述氧化物半导体层与上述基板之间，上述沟道区域是与上述遮光层中的与上述氧化物半导体层重叠的部分对齐的。
在一个实施方式中，上述栅极电极与上述源极电极由同一导电膜形成。
在一个实施方式中，上述漏极电极由与上述栅极电极和上述源极电极相同的上述导电膜形成。
在一个实施方式中，上述半导体装置还具备：像素电极，其与上述漏极电极电连接；以及共用电极，其配置在上述像素电极的上方或下方，上述信号配线由与上述栅极电极和上述源极电极相同的上述导电膜形成，上述扫描配线包含：第1部分，其由与上述信号配线相同的上述导电膜形成；以及第2部分，其与上述像素电极或上述共用电极由同一透明导电膜形成，并且与上述第1部分电连接。
在一个实施方式中，上述栅极电极是与上述源极电极及上述漏极电极由不同的导电膜形成的。
在一个实施方式中，上述半导体装置还具备：像素电极，其由透明导电材料形成；以及透明连接电极，其从上述像素电极延伸设置，与上述氧化物半导体层的上述第2接触区域接触，上述透明连接电极作为上述漏极电极发挥功能。
在一个实施方式中，上述遮光层由导电材料形成，与上述扫描配线电连接。
在一个实施方式中，上述遮光层没有与上述扫描配线电连接，处于电浮动状态。
在一个实施方式中，上述栅极绝缘层具有：下层绝缘层，其覆盖上述氧化物半导体层的一部分；以及上层绝缘层，其由与上述下层绝缘层不同的绝缘材料形成，覆盖上述下层绝缘层和上述氧化物半导体层，上述下层绝缘层是与上述遮光层对齐的。
在一个实施方式中，上述上层绝缘层是具有将上述氧化物半导体层中包含的氧化物半导体还原的性质的还原绝缘层。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O系氧化物。
在一个实施方式中，上述In-Ga-Zn-O系氧化物包含结晶质部分。
本发明的实施方式的半导体装置的制造方法所涉及的半导体装置具备薄膜晶体管，上述薄膜晶体管具有：氧化物半导体层，其包含沟道区域以及分别配置在上述沟道区域的两侧的第1接触区域和第2接触区域；栅极绝缘层，其设置为覆盖上述氧化物半导体层；栅极电极，其设置在上述栅极绝缘层上，隔着上述栅极绝缘层与上述氧化物半导体层的上述沟道区域重叠；源极电极，其与上述氧化物半导体层的上述第1接触区域电连接；以及漏极电极，其与上述氧化物半导体层的上述第2接触区域电连接，上述半导体装置的制造方法包含：工序(A)，在基板上形成遮光层；工序(B)，形成覆盖上述遮光层的第1绝缘层；工序(C)，在上述第1绝缘层上形成与上述遮光层部分地重叠的上述氧化物半导体层；工序(D)，形成覆盖上述氧化物半导体层的上述栅极绝缘层；以及工序(E)，在上述栅极绝缘层上形成与上述氧化物半导体层的上述沟道区域重叠的上述栅极电极，上述氧化物半导体层的上述沟道区域以与上述遮光层中的与上述氧化物半导体层重叠的部分自对齐的方式形成。
在一个实施方式中，上述工序(D)包含：工序(D-1)，形成将上述氧化物半导体层的一部分覆盖的下层绝缘层；以及工序(D-2)，由与上述下层绝缘层不同的绝缘材料形成将上述下层绝缘层和上述氧化物半导体层覆盖的上层绝缘层，在上述工序(D-1)中，上述下层绝缘层以与上述遮光层自对齐的方式形成。
在一个实施方式中，上述工序(D-1)包含：工序(D-1a)，在上述氧化物半导体层上形成绝缘膜；以及工序(D-1b)，通过将上述绝缘膜图案化而得到上述下层绝缘层，上述工序(D-1b)包含将上述遮光层用作掩模而进行曝光的工序。
在一个实施方式中，上述上层绝缘层是具有将上述氧化物半导体层中包含的氧化物半导体还原的性质的还原绝缘层，上述氧化物半导体层中的被上述下层绝缘层覆盖的部分成为上述沟道区域。
发明效果
根据本发明的实施方式，能够在具备顶栅结构的氧化物半导体TFT的半导体装置中抑制由于来自背面侧的入射光而引起的氧化物半导体层的光劣化和伴随于栅极电极的寄生电容的形成。
附图说明
图1是示意性地示出本发明的实施方式的半导体装置100的图，是沿着图3中的1A-1A′线的截面图。
图2是示意性地示出半导体装置100的图，是沿着图3中的2A-2A′线的截面图。
图3是示意性地示出半导体装置100的俯视图。
图4的(a)～(d)是示出半导体装置100的制造工序的工序截面图。
图5的(a)～(c)是示出半导体装置100的制造工序的工序截面图。
图6的(a)和(b)是示出半导体装置100的制造工序的工序截面图。
图7的(a)和(b)是示出半导体装置100的制造工序的工序截面图。
图8是示意性地示出本发明的实施方式的半导体装置100A的图，是沿着图9中的8A-8A′线的截面图。
图9是示意性地示出半导体装置100A的俯视图。
图10是示意性地示出本发明的实施方式的半导体装置100B的截面图。
图11是示意性地示出本发明的实施方式的半导体装置200的图，是沿着图13中的11A-11A′线的截面图。
图12是示意性地示出半导体装置200的图，是沿着图13中的12A-12A′线的截面图。
图13是示意性地示出半导体装置200的俯视图。
图14是示意性地示出本发明的实施方式的半导体装置300的图，是沿着图15中的14A-14A′线的截面图。
图15是示意性地示出半导体装置300的俯视图。
图16是示意性地示出专利文献1所公开的半导体装置800的截面图。
图17是示出对于某种规格的氧化物半导体TFT进行一边对氧化物半导体层的沟道区域照射光一边施加预定时间的负偏压的试验而得到的栅极电压-漏极电流特性(栅极电压Vg与漏极电流Id的关系)的坐标图。
图18是示出改变照射到氧化物半导体层的沟道区域的光的照度时的栅极电压一漏极电流特性的变化的坐标图。
具体实施方式
在说明本发明的实施方式之前，先说明由于对氧化物半导体层的光照射而产生的劣化现象。
若在对氧化物半导体层的沟道区域照射光的状态下施加负偏压，则会发生诸如阈值电压向负方向偏移的劣化现象。图17是示出对于某种规格的氧化物半导体TFT进行一边对氧化物半导体层的沟道区域照射光一边施加预定时间的负偏压的试验而得到的栅极电压-漏极电流特性(栅极电压Vg与漏极电流Id的关系)的坐标图。试验条件如下述表1所示。
[表1]
栅极电压Vg -30V
漏极电压Vd 0V
温度 60℃
光照度 10000勒克斯
光源 白色LED光源
在图17中示出了负偏压的施加时间为0秒、100秒、500秒、1000秒、1500秒以及2000秒的情况下的栅极电压-漏极电流特性。由图17可知，随着负偏压的施加时间的增加，阈值电压向负方向发生了偏移。在设置于各像素的TFT(像素TFT)中，若显著发生这种劣化，则无法充分保持像素电极的电位，因此，会导致视觉识别到闪烁、显示不均。
另外，当对沟道区域照射光时，截止电流(TFT截止时的漏电流)会增大，光的照度越高，则截止电流的增大的程度越大。图18是示出改变照射到沟道区域的光的照度时的栅极电压-漏极电流特性的变化的坐标图。
在图18中示出了照度为0勒克斯(暗环境)、200勒克斯、1000勒克斯、5000勒克斯、10000勒克斯的情况下的栅极电压－漏极电流特性。由图18可知，随着照度变高，截止电流变大。
如上所述，由于对氧化物半导体层的沟道区域的光照射，会发生阈值电压向负方向偏移以及截止电流增大的劣化现象。
下面，参照附图来说明本发明的实施方式的半导体装置。本实施方式的半导体装置只要是在基板上具备薄膜晶体管的装置即可，广泛包含各种电路基板、TFT基板、具备TFT基板的显示装置。在此，是以液晶显示装置用的TFT基板为例进行说明，但本发明的实施方式的TFT基板也能用于其它显示装置(例如MEMS(Micro Electro Mechanical System；微机电系统)显示装置、有机EL(Electroluminescence；电致发光)显示装置)。
(实施方式1)
在图1、图2以及图3中示出本实施方式的半导体装置(TFT基板)100。图1和图2是示意性地示出半导体装置100的截面图，图3是示意性地示出半导体装置100的俯视图。图1和图2分别示出了沿着图3中的1A-1A′线和2A-2A′线的截面结构。
如图1、图2以及图3所示，半导体装置100具备：基板1；薄膜晶体管(TFT)10，其支撑于基板1；扫描配线8，其向TFT10提供扫描信号；以及信号配线9，其向TFT10提供显示信号。基板1是具有绝缘性的透明基板，例如是玻璃基板。TFT10设置于多个像素中的每一个像素。
TFT10具有顶栅结构。TFT10具有氧化物半导体层11、栅极绝缘层12、栅极电极13、源极电极14以及漏极电极15。
氧化物半导体层11形成在后述的底涂层(第1绝缘层)3上。氧化物半导体层11包含：沟道区域11a、第1接触区域(源极接触区域)11b以及第2接触区域(漏极接触区域)11c。源极接触区域11b和漏极接触区域11c分别配置在沟道区域11a的两侧。
栅极绝缘层12设置为覆盖氧化物半导体层11。在本实施方式中，栅极绝缘层12具有层叠结构。具体地说，栅极绝缘层12具有下层绝缘层12a和上层绝缘层12b。下层绝缘层12a覆盖氧化物半导体层11的一部分(仅一部分)。更具体地说，下层绝缘层12a仅覆盖氧化物半导体层11中的沟道区域11a，并与沟道区域11a接触。上层绝缘层12b由与下层绝缘层12a不同的绝缘材料形成，是具有将氧化物半导体层11中包含的氧化物半导体还原的性质的还原绝缘层。上层绝缘层12b覆盖下层绝缘层12a和氧化物半导体层11，并与氧化物半导体层11中的沟道区域11a以外的部分接触。
栅极电极13设置在栅极绝缘层12上。栅极电极13隔着栅极绝缘层12与氧化物半导体层11的沟道区域11a重叠。
源极电极14与氧化物半导体层11的源极接触区域11b电连接。在栅极绝缘层12中形成有使源极接触区域11b露出的接触孔CH1，源极电极14在该接触孔CH1内连接于源极接触区域11b。
漏极电极15与氧化物半导体层11的漏极接触区域11c电连接。在栅极绝缘层12中形成有使漏极接触区域11c露出的接触孔CH2，漏极电极15在该接触孔CH2内连接于漏极接触区域11c。
在本实施方式中，栅极电极13与源极电极14及漏极电极15由同一导电膜形成。也就是说，在制造半导体装置100时，栅极电极13、源极电极14以及漏极电极15是通过将同一导电膜图案化而同时形成的。
另外，本实施方式的半导体装置100具备像素电极4和共用电极5。
像素电极4设置于各像素。像素电极4与漏极电极15电连接。像素电极4由透明导电材料形成。
共用电极5配置在像素电极4的下方，设置为被各像素共用。也就是说，其形成在包括多个像素的整个显示区域内。但是，共用电极5没有形成在TFT10附近。共用电极5由透明导电材料形成。
以覆盖栅极电极13、源极电极14以及漏极电极15的方式设置有层间绝缘层(第2绝缘层)6，在该层间绝缘层6上形成有共用电极5。以覆盖共用电极5的方式设置有电介质层(第3绝缘层)7，在该电介质层7上形成有像素电极4。在层间绝缘层6和电介质层7中形成有使漏极电极15的至少一部分露出的接触孔CH3，像素电极15在该接触孔CH3内连接于漏极电极15。
信号配线9与源极电极14电连接。信号配线9是与栅极电极13、源极电极14及漏极电极15由同一导电膜形成的。在此处图示的例子中，氧化物半导体11配置为与信号配线9部分地重叠，信号配线9的与氧化物半导体层11重叠的部分作为源极电极14发挥功能。
扫描配线8与栅极电极13电连接。扫描配线8包含：第1部分(上层配线)8a，其与信号配线9由同一导电膜形成；以及第2部分(下层配线)8b，其与后述的遮光层2由同一导电膜形成。第1部分8a与第2部分8b相互电连接。在底涂层3和栅极绝缘层12中形成有使第2部分8b的一部分露出的接触孔CH4，第1部分8a在该接触孔CH4内连接于第2部分8b。在扫描配线8与信号配线9交叉的区域，扫描配线8由第2部分8b构成，第2部分8b隔着底涂层3和栅极绝缘层12与信号配线9交叉。也就是说，设置有向作为与第1部分8a不同的层的第2部分8b的连接转换结构。
本实施方式的半导体装置100还具备遮光层2。
遮光层2配置在氧化物半导体层11与基板1之间。如图1所示，氧化物半导体11的沟道区域11a是与遮光层2中的与氧化物半导体层11重叠的部分对齐的。也就是说，沟道区域11a以与遮光层2中的与氧化物半导体层11重叠的部分自对齐(日语原文：自己整合)的方式形成。再换句话说，在从基板面法线方向来看时，沟道长度方向上的沟道区域11a的端缘与沟道长度方向上的遮光层2的端面实质上是一致的。另外，栅极绝缘层12的下层绝缘层12a是与遮光层11对齐的。也就是说，下层绝缘层12a以与遮光层2自对齐的方式形成。再换句话说，在从基板面法线方向来看时，下层绝缘层12a的端面与遮光层2的端面实质上是一致的。
在本实施方式中，遮光层2由导电材料形成，与扫描配线8电连接。具体地说，如图2所示，扫描配线8的第2部分8b从遮光层2延伸设置。
如上所述，本实施方式的半导体装置100具备配置在氧化物半导体层11与基板1之间的遮光层2，因此，会防止来自背面侧的光(参照图1)向氧化物半导体层11的沟道区域11a入射。因此，能够抑制氧化物半导体层11的光劣化。另外，在将半导体装置100用于液晶显示装置的情况下，无需以氧化物半导体层11的光劣化为由限制背光源的亮度，因此，能够充分提高背光源的亮度，在室外使用时也能得到足够的视觉识别性。
另外，在本实施方式的半导体装置100中，氧化物半导体层11的沟道区域11a是与遮光层2中的与氧化物半导体层11重叠的部分对齐的。也就是说，在从基板1的基板面法线方向来看时，遮光层2不与氧化物半导体层11的源极接触区域11b和漏极接触区域11c重叠。因此，能够降低遮光层2与源极接触区域11b及漏极接触区域11c之间的寄生电容。假如遮光层2与源极接触区域11b及漏极接触区域11c有较大的重叠，则寄生电容变大，可能会成为驱动上的负荷。
而且，在本实施方式的半导体装置100中，栅极电极13与源极电极14及漏极电极15由同一导电膜形成，因此，相比于栅极电极13与源极电极14及漏极电极15由不同的导电膜形成的情况，能够省略一部分制造工序，生产性提高。
另外，在本实施方式的半导体装置100中，也能够抑制伴随于栅极电极13的寄生电容的形成。对此，在后面详述。
另外，若如本实施方式这样，遮光层2由导电材料形成，并与扫描配线8电连接，则也会给予遮光层2栅极电位，因而，能够使遮光层2作为另外的栅极电极(背栅电极)发挥功能。因此，能够使导通电流变大，因而，在像素电容大的情况下或是在由于高速驱动等而充电时间(水平扫描期间)短的情况下是有利的。
＜关于氧化物半导体层＞
在此，说明本实施方式中使用的氧化物半导体层11。
本说明书中所称的“氧化物半导体层”是包含作为氧化物半导体TFT的活性层发挥功能的半导体区域的层。氧化物半导体层有时包含部分地被低电阻化的区域(低电阻区域或导电体区域)。例如，在氧化物半导体层与金属层等导电体层或还原性的绝缘层接触的情况下，氧化物半导体层的表面的与导电体层接触的部分成为电阻比半导体区域的电阻低的低电阻区域。有时仅氧化物半导体层的表面被低电阻化，也有时在氧化物半导体层的厚度方向上被低电阻化。
氧化物半导体层11的半导体区域中包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，能够举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
氧化物半导体层11也可以具有两层以上的层叠结构。在氧化物半导体层11具有层叠结构的情况下，氧化物半导体层11也可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层11具有包含上层和下层的两层结构的情况下，优选上层中包含的氧化物半导体的能隙大于下层中包含的氧化物半导体的能隙。但是，在这些层的能隙的差较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体以及上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载在特开2014-007399号公报中。作为参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。
氧化物半导体层11例如也可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层11例如包含In-Ga-Zn-O系半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1，In：Ga：Zn＝1：1：1，In：Ga：Zn＝1：1：2等。这种氧化物半导体层11能由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。
In-Ga-Zn-O系半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系半导体，优选c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系半导体。
此外，结晶质In-Ga-Zn-O系半导体的结晶结构例如已被上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等公开。作为参考，将特开2012-134475号公报和特开2014-209727号公报的所有公开内容援引至本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(是a-SiTFT的20多倍)和低漏电流(不到a-SiTFT的100分之1)，因此，适宜用作驱动TFT(例如，在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路中包含的TFT)和像素TFT(设置在像素中的TFT)。
氧化物半导体层11也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层11也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
＜半导体装置的制造方法＞
参照图4～图7来说明半导体装置100的制造方法的例子。图4～图7是示出半导体装置100的制造工序的工序截面图。
首先，如图4的(a)所示，在基板1上形成遮光层2。另外，此时，也形成扫描配线8的第2部分(下层配线)8b。具体地说，在基板1上，例如利用溅射法形成导电膜(厚度例如为30nm以上150nm以下)，然后，利用光刻工艺将该导电膜图案化，从而得到遮光层2和扫描配线8的第2部分8b。作为基板1，例如能够使用玻璃基板、具有耐热性的塑料基板(树脂基板)。作为遮光层2的材料，能够使用钼(Mo)、钨(W)、钛(Ti)、钽(Ta)等金属材料或其合金。
接下来，如图4的(b)所示，形成覆盖遮光层2的底涂层(第1绝缘层)3。具体地说，例如使用CVD法以覆盖遮光层2的方式沉积绝缘膜，从而得到底涂层3。作为底涂层3，能够适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。底涂层3也可以具有从基板1侧起将下层和上层层叠而成的层叠结构。例如，优选形成氮化硅层作为下层以防止来自基板1的杂质等的扩散，形成氧化硅层作为上层以确保绝缘性。在这种情况下，下层和上层的厚度例如分别为50nm以上100nm以下。
接着，如图4的(c)所示，在底涂层3上形成与遮光层2部分地重叠的氧化物半导体层11。具体地说，在底涂层3上，在例如使用溅射法沉积氧化物半导体膜(厚度例如为5nm以上70nm以下)后，将氧化物半导体膜图案化，从而得到岛状的氧化物半导体层11。
然后，如图4的(d)所示，形成将氧化物半导体层11的一部分覆盖的下层绝缘层12a。具体地说，在氧化物半导体层11上，例如使用CVD法沉积绝缘膜并将该绝缘膜图案化，从而得到下层绝缘层12a。将绝缘膜图案化的工序包含将遮光层2用作掩模而进行曝光的工序(背面曝光工序)。从而，下层绝缘层12a以与遮光层2自对齐的方式形成。
接下来，如图5的(a)所示，由与下层绝缘层12a不同的绝缘材料形成将下层绝缘层12a和氧化物半导体层11覆盖的上层绝缘层12b。具体地说，在下层绝缘层12a和氧化物半导体层11上，例如使用CVD法沉积绝缘膜(厚度例如为50nm以上300nm以下)，从而得到上层绝缘层12b。上层绝缘层12b是具有将氧化物半导体层11中包含的氧化物半导体还原的性质的还原绝缘层。在此，使用氮化硅层作为上层绝缘层12b即还原绝缘层。
接着，如图5的(b)所示，以预定温度(例如200℃以上400℃以下)进行退火处理。此时，上层绝缘层(氮化硅层)12b中包含的氢扩散至氧化物半导体层11，因此，氧化物半导体层11的上表面中的与上层绝缘层12b的下表面接触的部分的载流子浓度上升而低电阻化。另外，此时，从氧化物半导体层11的上表面起的预定厚度(也依赖于退火条件等，但例如为0.1μm～1.0μm)的部分也被低电阻化。从而，形成源极接触区域11b和漏极接触区域11c。另外，氧化物半导体层11中被下层绝缘层12b覆盖的部分成为沟道区域11a。也就是说，沟道区域11a以与下层绝缘层12b以及遮光层2的与氧化物半导体层11重叠的部分自对齐的方式形成。
然后，如图5的(c)所示，例如通过蚀刻，在栅极绝缘层12中形成使源极接触区域11b和漏极接触区域11c露出的接触孔CH1和CH2。
接下来，如图6的(a)所示，在栅极绝缘层12上形成栅极电极13、源极电极14以及漏极电极15。另外，此时，也形成信号配线9和扫描配线8的第1部分(上层配线)8a。具体地说，在栅极绝缘层12上，例如利用溅射法形成导电膜(厚度例如为100nm以上600nm以下)，然后利用光刻工艺将该导电膜图案化，从而得到栅极电极13、源极电极14、漏极电极15、信号配线9以及扫描配线8的第1部分8a。栅极电极13形成为与氧化物半导体层11的沟道区域11a重叠。源极电极14和漏极电极15分别形成为其一部分位于接触孔CH1和CH2内。作为用于形成栅极电极13、源极电极14以及漏极电极15等的导电膜，例如能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金的膜。另外，也可以使用将它们中的多个膜层叠而成的层叠膜。
接着，如图6的(b)所示，形成将栅极电极13、源极电极14以及漏极电极15等覆盖的层间绝缘层6。然后，在层间绝缘层6中形成使漏极电极15的至少一部分露出的开口部CH3′。层间绝缘层6例如是有机绝缘膜(厚度例如为1000nm以上3000nm以下)。作为有机绝缘膜的材料，能够适宜使用感光性树脂材料。另外，层间绝缘层6可以是无机绝缘膜(厚度例如为500nm以上800nm以下)，也可以具有有机绝缘膜和无机绝缘膜的层叠结构。
接下来，在层间绝缘层6上形成共用电极5。具体地说，在层间绝缘层6上，例如利用溅射法沉积透明导电膜(厚度例如为20nm以上300nm以下)并将该透明导电膜图案化，从而得到共用电极5。作为用于形成共用电极5的透明导电材料，能够使用ITO、IZO、ZnO等氧化物半导体。
接着，如图7的(a)所示，形成覆盖共用电极5的电介质层7。具体地说，例如使用CVD法沉积绝缘膜(厚度例如为50nm以上300nm以下)，从而得到电介质层7。作为电介质层7的材料，例如能够使用氮化硅膜、氧化硅膜等无机绝缘材料。然后，在电介质层7中形成使漏极电极15的至少一部分露出的开口部，该开口部和层间绝缘层6的开口部CH3′构成接触孔CH3。
接下来，如图7的(b)所示，在电介质层7上形成像素电极4。具体地说，例如利用溅射法沉积透明导电膜(厚度例如为20nm以上300nm以下)并将该透明导电膜图案化，从而得到像素电极4。也可以在像素电极4上按每个像素形成至少1个狭缝(开口部)。作为用于形成像素电极4的透明导电材料，能够使用ITO、IZO、ZnO等氧化物半导体。
这样一来，得到半导体装置100。
此外，如在此示例的那样，在上部绝缘层12b是包含氢的还原绝缘层的情况下，由于氢的横向扩散，沟道区域12a的一部分可能会被低电阻化。但是，在本实施方式的半导体装置100中，能够分别单独控制栅极电极13的宽度和沟道区域12a的宽度(由遮光层2的宽度规定)，因此，通过将沟道区域12a的宽度(即遮光层2的宽度)设定得比栅极电极13稍大，能够防止沟道区域12a中与栅极电极13重叠的部分被低电阻化。因此，能够抑制伴随于栅极电极13的寄生电容的形成。
与此相对，在专利文献1的半导体装置800中，沟道区域811a的宽度是由栅极电极813的宽度规定的，因此，氢只要在横向上稍有扩散，就会形成伴随于栅极电极813的寄生电容。
半导体装置100例如适宜用于FFS(Fringe Field Switching；边缘场开关)模式的液晶显示装置。在FFS模式的液晶显示装置中，由像素电极4和共用电极5生成边缘电场。液晶显示装置例如以如下方式制造。
首先，制作相对基板。相对基板例如是在玻璃基板上形成遮光膜(例如厚度为200nm的Ti膜)，以期望的形状进行图案化，得到黑矩阵。接着，分别在期望的位置制作RGB的彩色滤光片，得到相对基板。此外，在应用于纵电场模式的液晶显示装置的情况下，相对电极配置在彩色滤光片的液晶层侧的表面。
接着，在半导体装置(TFT基板)100上配置感光间隔物后，将TFT基板100与相对基板贴合。接着，在这些基板之间注入液晶，得到液晶层。之后，根据需要，将基板切断为期望的尺寸，得到液晶显示装置。
＜其它方式＞
在图8和图9中示出本实施方式的另一半导体装置100A。图8是示意性地示出半导体装置100A的截面图，图9是示意性地示出半导体装置100A的俯视图。图8示出了沿着图9中的8A-8A′线的截面结构。
在图8和图9所示的半导体装置100A中，遮光层2没有与扫描配线8电连接，这一点与图1等所示的半导体装置100不同。如图8所示，扫描配线8的第2部分8b未与遮光层2连续。因此，半导体装置100A的遮光层2处于电浮动状态(浮置状态)，不作为背栅电极发挥功能。在TFT10没有要求特别大的导通电流的情况下，也可以采用这种构成。
在图10中示出本实施方式的又一半导体装置100B。图10是示意性地示出半导体装置100B的截面图。
在半导体装置100B中，像素电极4、电介质层7、共用电极5按该顺序层叠在层间绝缘层6上，这一点与图1等所示的半导体装置100不同。也就是说，在半导体装置100中，共用电极5配置在像素电极4的下方，而在半导体装置100B中，共用电极5配置在像素电极4的上方。在半导体装置100B用于FFS模式的液晶显示装置的情况下，在共用电极5中，按每个像素形成有至少1个狭缝(开口部)。
(实施方式2)
在图11、图12以及图13中示出本实施方式的半导体装置(TFT基板)200。图11和图12是示意性地示出半导体装置200的截面图，图13是示意性地示出半导体装置200的俯视图。图11和图12分别示出了沿着图13中的11A-11A′线和12A-12A′线的截面结构。下面，以半导体装置200与实施方式1中的半导体装置100的不同点为中心进行说明。
在半导体装置200中，如图11、图12以及图13所示，栅极电极13与源极电极14及漏极电极15是由不同的导电膜形成的。具体地说，在形成栅极电极13后，形成覆盖栅极电极13的钝化层(第4绝缘层)18，然后形成源极电极14和漏极电极15。钝化层18例如由氧化硅、氮化硅等无机绝缘材料形成，厚度例如为200nm以上800nm以下。
在栅极绝缘层12和钝化层18中，形成有诸如使源极接触区域11b和漏极接触区域11c露出的接触孔CH1和CH2，源极电极14和漏极电极15分别在接触孔CH1和CH2内连接于源极接触区域11b和漏极接触区域11c。
扫描配线8与栅极电极13由同一导电膜形成，信号配线9与源极电极14及漏极电极15由同一导电膜形成。遮光层2没有与扫描配线8电连接，处于电浮动状态。
本实施方式的半导体装置200具备配置在氧化物半导体层11与基板1之间的遮光层2，因此，会防止来自背面侧的光向氧化物半导体层11的沟道区域11a入射。因此，能够抑制氧化物半导体层11的光劣化。另外，在将半导体装置200用于液晶显示装置的情况下，能够充分提高背光源的亮度，在室外使用时也能得到足够的视觉识别性。另外，在本实施方式的半导体装置200中，氧化物半导体层11的沟道区域11a是与遮光层2中的与氧化物半导体层11重叠的部分对齐的，因此，能够降低遮光层2与源极接触区域11b及漏极接触区域11c之间的寄生电容。
而且，在本实施方式的半导体装置200中，栅极电极13与源极电极14及漏极电极15由不同的导电膜形成。若采用这种构成，则与实施方式1的半导体装置100相比，虽然制造工序增加，但在扫描配线8与信号配线9的交叉区域，无需对扫描配线8形成连接转换结构。因此，设计自由度变高，在高清显示装置中容易实现高的开口率。另外，与实施方式1相比，能够降低扫描配线8的电阻值(因为无需包含由透明导电材料形成的部分)，因此，容易对扫描配线8充电。因此，有利于高速驱动。
此外，在此示例了遮光层2没有与扫描配线8电连接的构成，但遮光层2也可以与扫描配线8电连接。
(实施方式3)
在图14和图15中示出本实施方式的半导体装置(TFT基板)300。图14是示意性地示出半导体装置300的截面图，图15是示意性地示出半导体装置300的俯视图。图14示出了沿着图15中的14A-14A′线的截面结构。下面，以半导体装置300与实施方式2中的半导体装置100的不同点为中心进行说明。
如图14和图15所示，本实施方式的半导体装置300的TFT10不具有由与源极电极14相同的导电膜形成的漏极电极。半导体装置300具备从像素电极4延伸设置的透明连接电极4′。在栅极绝缘层12、钝化层18以及层间绝缘层6中形成有使氧化物半导体层11的漏极接触区域11c露出的接触孔CH2，透明连接电极4′在该接触孔CH2内与漏极接触区域11c接触。因此，在本实施方式中，透明连接电极4′作为漏极电极发挥功能。
这样，在本实施方式中，将漏极接触区域11c与像素电极4电连接的部分(漏极接触部)由透明构件(氧化物半导体层11和透明连接电极4′)构成，因此，能够抑制漏极接触部的开口率的降低、光透射率的降低。因此，本实施方式的构成有利于高开口率、高透射率的显示装置的制造。
此外，在此示例了遮光层2没有与扫描配线8电连接的构成，但遮光层2也可以与扫描配线8电连接。
另外，本实施方式的半导体装置300相当于省略了实施方式2的半导体装置200中的漏极电极15(由与源极电极14相同的导电膜形成的漏极电极)的构成，但也可以省略实施方式1的半导体装置100、100A以及100B中的漏极电极15，并且设置从像素电极4延伸设置的透明连接电极，使该透明连接电极连接到漏极接触区域11c并作为漏极电极发挥功能。
工业上的可利用性
根据本发明的实施方式，能够在具备顶栅结构的氧化物半导体TFT的半导体装置中抑制由于来自背面侧的入射光而引起的氧化物半导体层的光劣化和伴随于栅极电极的寄生电容的形成。本发明的实施方式的半导体装置适宜用作具备背光源的显示装置的有源矩阵基板。
附图标记说明
1 基板
2 遮光层
3 底涂层(第1绝缘层)
4 像素电极
4′ 透明连接电极
5 共用电极
6 层间绝缘层(第2绝缘层)
7 电介质层(第3绝缘膜)
8 扫描配线
8a 第1部分(上层配线)
8b 第2部分(下层配线)
9 信号配线
10 薄膜晶体管(TFT)
11 氧化物半导体层
11a 沟道区域
11b 源极接触区域(第1接触区域)
11c 漏极接触区域(第2接触区域)
12 栅极绝缘层
12a 下层绝缘层
12b 上层绝缘层
13 栅极电极
14 源极电极
15 漏极电极
18 钝化层
100、100A、100B、200、300 半导体装置(TFT基板)
CH1、CH2、CH3、CH4 接触孔。

Claims (16)

1.一种半导体装置，具备：基板；薄膜晶体管，其支撑于上述基板；扫描配线，其向上述薄膜晶体管提供扫描信号；以及信号配线，其向上述薄膜晶体管提供显示信号，
上述半导体装置的特征在于，
上述薄膜晶体管具有：
氧化物半导体层，其包含沟道区域以及分别配置在上述沟道区域的两侧的第1接触区域和第2接触区域；
栅极绝缘层，其设置为覆盖上述氧化物半导体层；
栅极电极，其设置在上述栅极绝缘层上，隔着上述栅极绝缘层与上述氧化物半导体层的上述沟道区域重叠；
源极电极，其与上述氧化物半导体层的上述第1接触区域电连接；以及
漏极电极，其与上述氧化物半导体层的上述第2接触区域电连接，
上述半导体装置还具备遮光层，上述遮光层配置在上述氧化物半导体层与上述基板之间，
上述沟道区域是与上述遮光层中的与上述氧化物半导体层重叠的部分对齐的。
2.根据权利要求1所述的半导体装置，
上述栅极电极与上述源极电极由同一导电膜形成。
3.根据权利要求2所述的半导体装置，
上述漏极电极由与上述栅极电极和上述源极电极相同的上述导电膜形成。
4.根据权利要求2或3所述的半导体装置，
还具备：
像素电极，其与上述漏极电极电连接；以及
共用电极，其配置在上述像素电极的上方或下方，
上述信号配线由与上述栅极电极和上述源极电极相同的上述导电膜形成，
上述扫描配线包含：第1部分，其由与上述信号配线相同的上述导电膜形成；以及第2部分，其与上述像素电极或上述共用电极由同一透明导电膜形成，并且与上述第1部分电连接。
5.根据权利要求1所述的半导体装置，
上述栅极电极是与上述源极电极及上述漏极电极由不同的导电膜形成的。
6.根据权利要求1、2以及5中的任一项所述的半导体装置，
还具备：
像素电极，其由透明导电材料形成；以及
透明连接电极，其从上述像素电极延伸设置，与上述氧化物半导体层的上述第2接触区域接触，
上述透明连接电极作为上述漏极电极发挥功能。
7.根据权利要求1至6中的任一项所述的半导体装置，
上述遮光层由导电材料形成，与上述扫描配线电连接。
8.根据权利要求1至6中的任一项所述的半导体装置，
上述遮光层没有与上述扫描配线电连接，处于电浮动状态。
9.根据权利要求1至8中的任一项所述的半导体装置，
上述栅极绝缘层具有：
下层绝缘层，其覆盖上述氧化物半导体层的一部分；以及
上层绝缘层，其由与上述下层绝缘层不同的绝缘材料形成，覆盖上述下层绝缘层和上述氧化物半导体层，
上述下层绝缘层是与上述遮光层对齐的。
10.根据权利要求9所述的半导体装置，
上述上层绝缘层是具有将上述氧化物半导体层中包含的氧化物半导体还原的性质的还原绝缘层。
11.根据权利要求1至10中的任一项所述的半导体装置，
上述氧化物半导体层包含In-Ga-Zn-O系氧化物。
12.根据权利要求11所述的半导体装置，
上述In-Ga-Zn-O系氧化物包含结晶质部分。
13.一种半导体装置的制造方法，上述半导体装置具备薄膜晶体管，上述薄膜晶体管具有：
氧化物半导体层，其包含沟道区域以及分别配置在上述沟道区域的两侧的第1接触区域和第2接触区域；
栅极绝缘层，其设置为覆盖上述氧化物半导体层；
栅极电极，其设置在上述栅极绝缘层上，隔着上述栅极绝缘层与上述氧化物半导体层的上述沟道区域重叠；
源极电极，其与上述氧化物半导体层的上述第1接触区域电连接；以及
漏极电极，其与上述氧化物半导体层的上述第2接触区域电连接，
上述半导体装置的制造方法的特征在于，
包含：
工序(A)，在基板上形成遮光层；
工序(B)，形成覆盖上述遮光层的第1绝缘层；
工序(C)，在上述第1绝缘层上形成与上述遮光层部分地重叠的上述氧化物半导体层；
工序(D)，形成覆盖上述氧化物半导体层的上述栅极绝缘层；以及
工序(E)，在上述栅极绝缘层上形成与上述氧化物半导体层的上述沟道区域重叠的上述栅极电极，
上述氧化物半导体层的上述沟道区域以与上述遮光层中的与上述氧化物半导体层重叠的部分自对齐的方式形成。
14.根据权利要求13所述的半导体装置的制造方法，
上述工序(D)包含：
工序(D-1)，形成将上述氧化物半导体层的一部分覆盖的下层绝缘层；以及
工序(D-2)，由与上述下层绝缘层不同的绝缘材料形成将上述下层绝缘层和上述氧化物半导体层覆盖的上层绝缘层，
在上述工序(D-1)中，上述下层绝缘层以与上述遮光层自对齐的方式形成。
15.根据权利要求14所述的半导体装置的制造方法，
上述工序(D-1)包含：
工序(D-1a)，在上述氧化物半导体层上形成绝缘膜；以及
工序(D-1b)，通过将上述绝缘膜图案化而得到上述下层绝缘层，
上述工序(D-1b)包含将上述遮光层用作掩模而进行曝光的工序。
16.根据权利要求15所述的半导体装置的制造方法，
上述上层绝缘层是具有将上述氧化物半导体层中包含的氧化物半导体还原的性质的还原绝缘层，
上述氧化物半导体层中的被上述下层绝缘层覆盖的部分成为上述沟道区域。
CN201780018533.4A 2016-03-14 2017-03-03 半导体装置和半导体装置的制造方法 Pending CN108780758A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-049692 2016-03-14
JP2016049692 2016-03-14
PCT/JP2017/008589 WO2017159413A1 (ja) 2016-03-14 2017-03-03 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN108780758A true CN108780758A (zh) 2018-11-09

Family

ID=59851871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780018533.4A Pending CN108780758A (zh) 2016-03-14 2017-03-03 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10656483B2 (zh)
CN (1) CN108780758A (zh)
WO (1) WO2017159413A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801952A (zh) * 2019-02-14 2019-05-24 惠科股份有限公司 显示面板及其制作方法
CN111722446A (zh) * 2019-03-22 2020-09-29 夏普株式会社 有源矩阵基板的制造方法
CN111755507A (zh) * 2019-03-29 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113661577A (zh) * 2019-04-09 2021-11-16 夏普株式会社 显示装置以及制造方法
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050478A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
CN108288589B (zh) * 2018-03-09 2021-11-23 广州新视界光电科技有限公司 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板
US20200035717A1 (en) * 2018-07-26 2020-01-30 Sharp Kabushiki Kaisha Thin film transistor substrate and method of producing thin film transistor substrate
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196696A (ja) * 1992-12-24 1994-07-15 Canon Inc 薄膜トランジスタ及びその製造方法
US6025218A (en) * 1996-08-27 2000-02-15 U.S. Philips Corporation Method of manufacturing a thin-film electronic device with a laminated conductor
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
CN103915490A (zh) * 2012-12-31 2014-07-09 三星显示有限公司 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734587B2 (ja) * 1988-12-28 1998-03-30 ソニー株式会社 薄膜トランジスタの製造方法
JP3369055B2 (ja) * 1996-09-06 2003-01-20 シャープ株式会社 薄膜半導体装置及びその製造方法
JP2009026796A (ja) * 2007-07-17 2009-02-05 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
JP2010191107A (ja) * 2009-02-17 2010-09-02 Videocon Global Ltd 液晶表示装置及びその製造方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
CN103500712B (zh) 2010-12-03 2016-05-25 株式会社半导体能源研究所 半导体装置
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP3197989U (ja) * 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
US10121843B2 (en) * 2015-09-30 2018-11-06 Apple Inc. Corrosion resistant test lines

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196696A (ja) * 1992-12-24 1994-07-15 Canon Inc 薄膜トランジスタ及びその製造方法
US6025218A (en) * 1996-08-27 2000-02-15 U.S. Philips Corporation Method of manufacturing a thin-film electronic device with a laminated conductor
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
CN103915490A (zh) * 2012-12-31 2014-07-09 三星显示有限公司 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801952B (zh) * 2019-02-14 2021-07-23 惠科股份有限公司 显示面板及其制作方法
CN109801952A (zh) * 2019-02-14 2019-05-24 惠科股份有限公司 显示面板及其制作方法
CN111722446B (zh) * 2019-03-22 2023-01-31 夏普株式会社 有源矩阵基板的制造方法
CN111722446A (zh) * 2019-03-22 2020-09-29 夏普株式会社 有源矩阵基板的制造方法
CN111755507A (zh) * 2019-03-29 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法
CN111755507B (zh) * 2019-03-29 2023-08-11 夏普株式会社 有源矩阵基板及其制造方法
CN113661577A (zh) * 2019-04-09 2021-11-16 夏普株式会社 显示装置以及制造方法
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
CN113540122B (zh) * 2020-04-21 2023-08-15 夏普株式会社 有源矩阵基板及显示装置
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2023004668A1 (zh) * 2021-07-26 2023-02-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US20190155119A1 (en) 2019-05-23
WO2017159413A1 (ja) 2017-09-21
US10656483B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
CN108780758A (zh) 半导体装置和半导体装置的制造方法
US8586979B2 (en) Oxide semiconductor transistor and method of manufacturing the same
CN103887440B (zh) 有机发光二极管显示器及其制造方法
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN105765729B (zh) 半导体装置
CN104094386B (zh) 半导体装置及其制造方法
CN104205341B (zh) 半导体器件及其制造方法
CN207381400U (zh) 显示装置
CN104081507B (zh) 半导体装置及其制造方法
CN109326609A (zh) 一种阵列基板及其制作方法
CN107492555A (zh) 晶体管阵列面板
CN109742113A (zh) 一种阵列基板、其制备方法及相关装置
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
KR20080000960A (ko) 접합 전계 효과 박막 트랜지스터
CN104170069A (zh) 半导体器件及其制造方法
CN105308752A (zh) 薄膜晶体管、其制造方法和包括其的显示装置
CN106802519A (zh) 液晶显示装置及其制造方法
CN103299431A (zh) 半导体装置
CN110521003A (zh) 有源矩阵基板及其制造方法
CN113745265B (zh) Micro LED显示面板及其制备方法
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
CN109585456A (zh) 有源矩阵基板、液晶显示装置、有机el显示装置
CN109585455A (zh) 半导体装置
CN106415801A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181109

WD01 Invention patent application deemed withdrawn after publication