CN113745265B - Micro LED显示面板及其制备方法 - Google Patents
Micro LED显示面板及其制备方法 Download PDFInfo
- Publication number
- CN113745265B CN113745265B CN202110954274.4A CN202110954274A CN113745265B CN 113745265 B CN113745265 B CN 113745265B CN 202110954274 A CN202110954274 A CN 202110954274A CN 113745265 B CN113745265 B CN 113745265B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- electrode
- forming
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 176
- 239000002184 metal Substances 0.000 claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000011521 glass Substances 0.000 claims abstract description 45
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 393
- 239000011241 protective layer Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 5
- 238000004080 punching Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了Micro LED显示面板及其制备方法，Micro LED显示面板包括：玻璃基板、遮光层、缓冲层、薄膜晶体管层、钝化层、ITO连接层、公共连接层、第一金属走线以及第二金属走线。公共连接层设于ITO连接层上，其图案化形成第一电极、第二电极、VDD走线以及VSS走线；第一金属通孔和第二金属通孔均依次贯穿钝化层、介电层、缓冲层以及玻璃基板；第一金属走线填充第一金属通孔，且覆盖VDD走线；第二金属走线填充第二金属通孔，且延覆盖VSS走线。本发明采用打孔的方式，使得位于阵列基板正面的VDD走线和VSS走线连接至位于背面阵列基板的第一金属连接层和第二金属连接层，由于背面走线因不影响显示，因此，通过增加背面走线的线宽、膜厚，以实现低电阻。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种Micro LED显示面板及其制备方法。
背景技术
微发光二极体显示器(Micro LED Display)为新一代的显示技术，Micro LED继承了LED的特性，具有尺寸小、重量轻、亮度高、寿命长、功耗低、响应时间快及可控性强的优点，且Micro LED的色域能大于120％，PPI(像素密度)能达到1500。因此，较多面板厂家参与Micro LED技术开发之中。
但是，微发光二极体显示器还有诸多技术难点需要克服，如在大尺寸显示上远离VDD/VSS输入端的区域，由于走线电阻导致VDD发生压降、VSS压升，造成LED芯片两端压差降低，亮度下降，整面亮度不均。
因此，改善电阻引起的电流下降对micro LED大尺寸化至关重要。
发明内容
本发明的目的在于，提供一种Micro LED显示面板及其制备方法，以解决走线电阻导致VDD发生压降、VSS压升，发光器件的两端压差降低，导致显示面板亮度不均的技术问题。
为实现上述目的，本发明提供一种Micro LED显示面板，包括：玻璃基板；遮光层，设于所述玻璃基板上；缓冲层，设于所述玻璃基板上，且覆盖所述遮光层；薄膜晶体管层，设于所述缓冲层上，其中所述薄膜晶体管包括：有源层，设于所述缓冲层上，且正对于所述遮光层；栅极绝缘层，设于所述有源层上；栅极层，设于所述栅极绝缘层上；介电层，设于所述缓冲层上，且覆盖所述栅极层及所述有源层；源漏极层，设于所述介电层上，且连接至所述有源层的两侧；以及走线层，与所述源漏极层同层设置；钝化层，设于所述薄膜晶体管层上，且覆盖部分所述源漏极层及部分所述走线层；ITO连接层，连接至部分所述源漏极层及所述走线层；公共连接层，设于所述ITO连接层上，其图案化形成第一电极、第二电极、VDD走线以及VSS走线；第一金属通孔和第二金属通孔，均依次贯穿所述钝化层、所述介电层、所述缓冲层以及所述玻璃基板；第一金属走线，填充所述第一金属通孔，且覆盖所述VDD走线；以及第二金属走线，填充所述第二金属通孔，且延覆盖所述VSS走线。
进一步的，所述的Micro LED显示面板还包括：第一金属连接层，设于所述玻璃基板且远离所述遮光层的一侧表面，且连接至所述第一金属走线；第二金属连接层，与所述第一金属连接层同层设置，设于所述玻璃基板且远离所述遮光层的一侧表面，且连接至所述第二金属走线。
进一步的，所述的Micro LED显示面板还包括：第一保护层，设于所述第一金属连接层、所述第二金属连接层及所述玻璃基板且远离所述遮光层的一侧表面。
进一步的，所述的Micro LED显示面板还包括：第二保护层，设于所述钝化层上，且覆盖所述第一电极、所述第二电极、所述第一金属走线及所述第二金属走线；其中，所述第二保护层设置第一开口和第二开口，所述第一开口用于暴露所述第一电极；所述第二开口用以暴露所述第二电极。
进一步的，所述的Micro LED显示面板还包括：Micro LED器件，包括第一连接部和第二连接部，所述第一连接部连接至所述第一电极；所述第二连接部连接至所述第二电极。
为实现上述目的，本发明还提供一种Micro LED显示面板的制备方法，包括如下制备步骤：形成遮光层于玻璃基板上；形成缓冲层于所述玻璃基板上，且覆盖所述遮光层；形成薄膜晶体管层于所述缓冲层上；所述形成薄膜晶体管层于所述缓冲层上的步骤，包括：形成有源层于所述缓冲层上，且正对于所述遮光层；形成栅极绝缘层于所述有源层上；形成栅极层于所述栅极绝缘层上；形成介电层于所述缓冲层上，且覆盖所述栅极层及所述有源层；对所述介电层进行挖孔处理，形成两个连接孔，用以暴露出所述有源层，其中所述两个连接孔分别位于所述有源层的两侧；形成所述源漏极层及所述走线层于所述介电层上，其中所述源漏极层填充所述两个连接孔，且连接至所述有源层；形成钝化层于所述薄膜晶体管层上，且覆盖部分所述源漏极层及部分所述走线层；对所述钝化层进行挖孔处理，形成第一过孔和第二过孔，所述第一过孔连通至所述源漏极层表面，所述第二过孔连通至所述走线层表面；形成ITO连接层于所述钝化层上，其中一部分所述ITO连接层填充所述第一过孔，且连接至部分所述源漏极层，另一部分所述ITO连接层填充所述第二过孔，且连接至所述走线层；形成公共连接层于所述ITO连接层上，所述公共连接层包括第一电极、第二电极、所述第一VDD走线以及所述第一VSS走线；形成第一金属通孔和第二金属通孔，所述第一金属通孔和第二金属通孔均依次贯穿所述钝化层、所述介电层、所述缓冲层以及所述玻璃基板；以及形成第一金属走线和第二金属走线；其中，所述第一金属走线填充所述第一金属通孔，且覆盖所述VDD走线；所述第二金属走线填充所述第二金属通孔，且覆盖所述VSS走线。
进一步的，在所述形成第一金属走线和第二金属走线的步骤之后，还包括：形成第一金属连接层和第二金属连接层于所述玻璃基板且远离所述遮光层的一侧表面，其中所述第一金属连接层连接至所述第一金属走线，所述第二金属连接层连接至所述第二金属走线。
进一步的，在所述形成第一金属连接层和第二金属连接层的步骤之后，还包括：形成第一保护层于所述第一金属连接层、所述第二金属连接层及所述玻璃基板的下表面。
进一步的，在所述形成第一金属连接层和第二金属连接层的步骤之后，还包括：形成第二保护层于所述钝化层上，所述第二保护层覆盖所述第一电极、所述第二电极、所述第一金属走线及所述第二金属走线；其中，所述第二保护层设置第一开口和第二开口，所述第一开口用于暴露所述第一电极；所述第二开口用以暴露所述第二电极。
进一步的，在所述形成第二保护层的步骤之后，还包括：安装Micro LED器件，所述Micro LED器件的第一连接部连接至所述第一电极；所述Micro LED器件的第二连接部连接至所述第二电极。
本发明的技术效果在于，提供一种Micro LED显示面板及其制备方法，通过对阵列基板进行打孔，使得阵列基板的正面走线(即位于玻璃基板上方的VDD走线和VSS走线)连接至阵列基板的背面走线(即第一金属连接层和第二金属连接层)，由于背面走线因不影响显示，因此，通过增加背面走线的线宽、膜厚，以实现低电阻。另外，通过在第一金属通孔的位置将VDD信号输入，以及在第二金属通孔VSS信号输入，从而增加VDD信号和VSS信号的输入点，可以减少面内VDD与VSS走线距离，改善电压降(IR drop)。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板的剖面图。
图2为本申请实施例提供的显示面板的平面图。
图3为本申请实施例提供的显示面板的制备方法的流程图。
图4为本申请实施例提供的形成薄膜晶体管层的流程图。
附图部件标识如下：
1、阵列基板； 2、发光器件；
11、玻璃基板； 12、遮光层；
13、缓冲层； 14、薄膜晶体管层；
15、走线层； 16、钝化层；
17、导电连接层； 18、公共连接层；
19、第一金属走线； 20、第二金属走线；
21a、第一金属连接层； 21b、第二金属连接层；
22、第一保护层； 23、第二保护层；
141、有源层； 142、栅极层；
143、源漏极层；
441、栅极绝缘层； 442、介电层；
4420、连接孔； 161、第一过孔；
162、第二过孔； 181、第一电极；
182、第二电极； 183、VDD走线；
184、VSS走线； 231、第一开口；
232、第二开口； 201、衬底层；
202、N型半导体层； 203、P型半导体层；
204、第一连接部； 205、第二连接部；
190、第一金属通孔； 200、第二金属通孔；
101、显示模块； 102、驱动模块；
100、显示面板。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，本实施例提供一种Micro LED显示面板100，包括一阵列基板1，该阵列基板1包括玻璃基板11、遮光层12、缓冲层13、薄膜晶体管层14、有源层141、走线层15、钝化层16、ITO连接层、公共连接层18、第一金属走线19、第二金属走线20、金属连接层、第一保护层22以及第二保护层23。
遮光层12设于玻璃基板11上，该遮光层12所用的材料可以为金属材料，或者其他的遮光材料，在此不做特别的限定。
缓冲层13设于玻璃基板11上，且覆盖遮光层12。缓冲层13所用的材料包括但不限于氮化硅、氧化硅。
薄膜晶体管层14设于缓冲层13上，其包括有源层141、栅极绝缘层441、栅极层142、介电层442以及源漏极层143。
有源层141设于缓冲层13上，且正对于遮光层12。有源层141所用的材料包括氧化铟镓锌(Indium-Gallium-Zinc Oxide，IGZO)、氧化锌(Zinc oxide，ZnO)、氧化锡(Stannousoxide，SnO)、氧化铟锌(Indium-Zinc Oxide，IZO)、氧化镓锌(Gallium-Zinc Oxide，GaZnO)、氧化锌锡(Zinc-TinOxide，ZTO)、氧化铟锡(Indium-Tin Oxide，ITO)及其混合所组成的群组之中的其中一种。
栅极绝缘层441设于有源层141上，其所用的材料包括但不限于氮化硅、氧化硅。
栅极层142设于栅极绝缘层441上。
介电层442设于缓冲层13上，且覆盖栅极层142及有源层141。介电层442所用的材料包括但不限于氮化硅、氧化硅。介电层442设置有两个连接孔4420，用以暴露有源层141。
同层设置的源漏极层143和走线层15均设于介电层442上。源漏极层143填充两个连接孔4420，且连接至有源层141的两侧。
钝化层16设于薄膜晶体管层14上，且覆盖部分源漏极层143及部分走线层15。钝化层16所用的材料包括但不限于氮化硅、氧化硅。钝化层16设置第一过孔161和第二过孔162，其中第一过孔161用以暴露源漏极层143，第二过孔162用以暴露走线层15。
ITO连接层(Indium-Tin Oxide，氧化铟锡)，连接至部分源漏极层143及走线层15。其中一部分ITO连接层填充第一过孔161，且连接至部分源漏极层143另一部分ITO连接层填充第二过孔162，且连接至走线层15。
公共连接层18设于ITO连接层上，其图案化形成第一电极181、第二电极182、VDD走线183以及VSS走线184。
第一金属通孔190和第二金属通孔200均依次贯穿钝化层16、介电层442、缓冲层13以及玻璃基板11。
第一金属走线19填充第一金属通孔190，且覆盖VDD走线183；第二金属走线20填充第二金属通孔200，且延覆盖VSS走线184。
第一金属连接层21a设于玻璃基板11的下表面，且连接至第一金属走线19。第二金属连接层21b与第一金属连接层21a同层设置，设于玻璃基板11的下表面，且连接至第二金属走线20。
在本实施例中，第一金属走线19、第二金属走线20以及金属连接层所用的材质可以相同，也可以不同。这三者所用的材质可以为铜、钼、铝等的中一种或多种，当然也可以为合金。
本实施例通过对阵列基板1进行打孔，使得阵列基板1的正面走线(即位于玻璃基板11上方的VDD走线183和VSS走线184)连接至阵列基板1的背面走线(即第一金属连接层21a和第二金属连接层21b)，由于背面走线因不影响显示，因此，通过增加背面走线的线宽、膜厚，以实现低电阻。另外，通过在第一金属通孔190的位置将VDD信号输入，以及在第二金属通孔200VSS信号输入，从而增加VDD信号和VSS信号的输入点，可以减少面内VDD走线183与VSS走线184距离，改善电压降(IR drop)。
第一保护层22设于第一金属连接层21a、第二金属连接层21b及玻璃基板11的下表面。第一保护层22用于对第一金属连接层21a、第二金属连接层21b及玻璃基板11实现平坦化的作用，有利于保证阵列基板1的平整性，并且还能保护第一金属连接层21a、第二金属连接层21b不被水氧入侵，避免VDD走线183和VSS走线184发生短路，从而有利于提高显示面板100的良率。
第二保护层23设于钝化层16上，且覆盖第一电极181、第二电极182、第一金属走线19及第二金属走线20。第二保护层23设置第一开口231和第二开口232，其中第一开口231用于暴露第一电极181，第二开口232用以暴露第二电极182。第二保护层23对第一电极181、第二电极182、第一金属走线19及第二金属走线20实现平坦化的作用。
在本实施例中，第一保护层22和第二保护层23所用的材质可以相同，也可以不同。其中，第一保护层22和第二保护层23的结构可以为有机层、无机层的单层或者叠层结构。
如图2所示，本实施例提供一种显示面板100，还包括显示模块101和驱动模块102(如驱动芯片)。假设显示模块101内具有6个金属通孔(即第一金属通孔190和第二金属通孔200)，在相邻两个金属通孔的中间位置为压降最大处，且显示模块101内的最大压差为△V，相较于从驱动模块102边缘的输入电压△Vinitial，其中，△V为△Vinitial的1/6。由此可见，本实施例通过对阵列基板1进行打孔，形成金属通孔，使得阵列基板1的正面走线(即位于玻璃基板11上方的VDD走线183和VSS走线184)连接至阵列基板1的背面走线(即第一金属连接层21a和第二金属连接层21b)，由于背面走线因不影响显示，因此，通过增加背面走线的线宽、膜厚，以实现低电阻。另外，通过在第一金属通孔190的位置将VDD信号输入，以及在第二金属通孔200的位置将VSS信号输入，从而增加VDD信号和VSS信号的输入点，可以减少面内VDD走线183与VSS走线184距离，改善电压降(IR drop)。
本实施例提供的显示面板100还包括Micro LED器件，Micro LED器件包括衬底层201、N型半导体层202、P型半导体层203、第一连接部204以及第二连接部205。第一连接部204连接至第一电极181，第二连接部205连接至第二电极182。其中，第一连接部204为N型电极，且连接至所述第一电极181。第二连接部205为P型电极，且连接至所述第二电极182。
进一步的，本实施例提供一种Micro LED显示面板100，除了包括上述部件之外，还包括其他部件，如偏光片、盖板等，在此不一一赘述。
如图3所示，本实施例还提供一种Micro LED显示面板100的制备方法，包括如下制备步骤S1)-S13)。
S1)形成遮光层12于玻璃基板11上，参照图1。遮光层12所用的材料可以为金属材料，或者其他的遮光材料，在此不做特别的限定。
S2)形成缓冲层13于所述玻璃基板11上，且覆盖所述遮光层12，参照图1。缓冲层13所用的材料包括但不限于氮化硅、氧化硅。
S3)形成薄膜晶体管层14于所述缓冲层13上，参照图1。
具体的，如图4所示，在所述形成薄膜晶体管层14于所述缓冲层13上的步骤中，包括如下制备步骤S31)-S36)。
S31)形成有源层141于所述缓冲层13上，且正对于所述遮光层12，参照图1。
S32)形成栅极绝缘层441于所述有源层141上，参照图1。栅极绝缘层441所用的材料包括但不限于氮化硅、氧化硅。
S33)形成栅极层142于所述栅极绝缘层441上，参照图1。
S34)形成介电层442于所述缓冲层13上，且覆盖所述栅极层142及所述有源层141，参照图1。介电层442所用的材料包括但不限于氮化硅、氧化硅。
S35)对所述介电层442进行挖孔处理，形成两个连接孔4420，用以暴露出所述有源层141，其中所述两个连接孔4420分别位于所述有源层141的两侧，参照图1。
S36)形成所述源漏极层143及所述走线层15于所述介电层442上，其中所述源漏极层143填充所述两个连接孔4420，且连接至所述有源层141，参照图1。
S4)形成钝化层16于所述薄膜晶体管层14上，且覆盖部分所述源漏极层143及部分所述走线层15，参照图1。钝化层16所用的材料包括但不限于氮化硅、氧化硅。
S5)对所述钝化层16进行挖孔处理，形成第一过孔161和第二过孔162，所述第一过孔161连通至所述源漏极层143表面，所述第二过孔162连通至所述走线层15表面，参照图1。
S6)形成ITO连接层于所述钝化层16上，其中一部分所述ITO连接层填充所述第一过孔161，且连接至部分所述源漏极层143，另一部分所述ITO连接层填充所述第二过孔162，且连接至所述走线层15，参照图1。
S7)形成公共连接层18于所述ITO连接层上，所述公共连接层18包括第一电极181、第二电极182、所述VDD走线183以及所述VSS走线184，参照图1。
S8)形成第一金属通孔190和第二金属通孔200，所述第一金属通孔190和第二金属通孔200均依次贯穿所述钝化层16、所述介电层442、所述缓冲层13以及所述玻璃基板11，参照图1。其中，第一金属通孔190和第二金属通孔200可以根据实际需求进行设定，在此不作特别的限定。
S9)形成第一金属走线19和第二金属走线20；其中，所述第一金属走线19填充所述第一金属通孔190，且覆盖所述VDD走线183；所述第二金属走线20填充所述第二金属通孔200，且覆盖所述VSS走线184，参照图1。本实施例中，可以采用溅渡方法形成第一金属走线19和第二金属走线20。
S10)形成第一金属连接层21a和第二金属连接层21b于所述玻璃基板11且远离所述遮光层12的一侧表面，其中所述第一金属连接层21a连接至所述第一金属走线19，所述第二金属连接层21b连接至所述第二金属走线20，参照图1。具体的，采用印刷方法、打印方法、物理气相沉积(Physical Vapor Deposition)方法中的至少一种形成第一金属连接层21a和第二金属连接层21b，以实现低电阻设计，同时不会对阵列基板的制程工艺造成负面影响。
S11)形成第一保护层22于所述第一金属连接层21a、所述第二金属连接层21b及所述玻璃基板11的下表面，参照图1。第一保护层22用于对第一金属连接层21a、第二金属连接层21b及玻璃基板11实现平坦化的作用，有利于保证阵列基板1的平整性，并且还能保护第一金属连接层21a、第二金属连接层21b不被水氧入侵，避免VDD走线183和VSS走线184发生短路，从而有利于提高显示面板100的良率。
S12)形成第二保护层23于所述钝化层16上，所述第二保护层23覆盖所述第一电极181、所述第二电极182、所述第一金属走线19及所述第二金属走线20；其中，所述第二保护层23设置第一开口231和第二开口232，所述第一开口231用于暴露所述第一电极181；所述第二开口232用以暴露所述第二电极182，参照图1。第二保护层23对第一电极181、第二电极182、第一金属走线19及第二金属走线20实现平坦化的作用。
S13)安装Micro LED器件，所述Micro LED器件的第一连接部204连接至所述第一电极181；所述Micro LED器件的第二连接部205连接至所述第二电极182，参照图1。
本实施例通过对阵列基板1进行打孔，使得阵列基板1的正面走线(即位于玻璃基板11上方的VDD走线183和VSS走线184)连接至阵列基板1的背面走线(即第一金属连接层21a和第二金属连接层21b)，由于背面走线因不影响显示，因此，通过增加背面走线的线宽、膜厚，以实现低电阻。另外，通过在第一金属通孔190的位置将VDD信号输入，以及在第二金属通孔200的位置将VSS信号输入，从而增加VDD信号和VSS信号的输入点，可以减少面内VDD走线183与VSS走线184距离，改善电压降(IR drop)。
以上对本申请实施例所提供的一种Micro LED显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (8)
1.一种Micro LED显示面板，其特征在于，包括：
玻璃基板；
遮光层，设于所述玻璃基板上；
缓冲层，设于所述玻璃基板上，且覆盖所述遮光层；
薄膜晶体管层，设于所述缓冲层上，其中所述薄膜晶体管包括：
有源层，设于所述缓冲层上，且正对于所述遮光层；栅极绝缘层，设于所述有源层上；栅极层，设于所述栅极绝缘层上；介电层，设于所述缓冲层上，且覆盖所述栅极层及所述有源层；源漏极层，设于所述介电层上，且连接至所述有源层的两侧；以及走线层，与所述源漏极层同层设置；
钝化层，设于所述薄膜晶体管层上，且覆盖部分所述源漏极层及部分所述走线层；
ITO连接层，连接至部分所述源漏极层及所述走线层；
公共连接层，设于所述ITO连接层上，其图案化形成第一电极、第二电极、VDD走线以及VSS走线；
第一金属通孔和第二金属通孔，均依次贯穿所述钝化层、所述介电层、所述缓冲层以及所述玻璃基板；
第一金属走线，填充所述第一金属通孔，且覆盖所述VDD走线；以及
第二金属走线，填充所述第二金属通孔，且延覆盖所述VSS走线；
第一金属连接层，设于所述玻璃基板且远离所述遮光层的一侧表面，且连接至所述第一金属走线；
第二金属连接层，与所述第一金属连接层同层设置，设于所述玻璃基板且远离所述遮光层的一侧表面，且连接至所述第二金属走线。
2.根据权利要求1所述的Micro LED显示面板，其特征在于，还包括：
第一保护层，设于所述第一金属连接层、所述第二金属连接层及所述玻璃基板且远离所述遮光层的一侧表面。
3.根据权利要求1所述的Micro LED显示面板，其特征在于，还包括：
第二保护层，设于所述钝化层上，且覆盖所述第一电极、所述第二电极、所述第一金属走线及所述第二金属走线；其中，所述第二保护层设置第一开口和第二开口，所述第一开口用于暴露所述第一电极；所述第二开口用以暴露所述第二电极。
4.根据权利要求3所述的Micro LED显示面板，其特征在于，还包括：
Micro LED器件，包括第一连接部和第二连接部，所述第一连接部连接至所述第一电极；所述第二连接部连接至所述第二电极。
5.一种Micro LED显示面板的制备方法，其特征在于，包括如下制备步骤：
形成遮光层于玻璃基板上；
形成缓冲层于所述玻璃基板上，且覆盖所述遮光层；
形成薄膜晶体管层于所述缓冲层上；
所述形成薄膜晶体管层于所述缓冲层上的步骤，包括：
形成有源层于所述缓冲层上，且正对于所述遮光层；形成栅极绝缘层于所述有源层上；
形成栅极层于所述栅极绝缘层上；形成介电层于所述缓冲层上，且覆盖所述栅极层及所述有源层；对所述介电层进行挖孔处理，形成两个连接孔，用以暴露出所述有源层，其中所述两个连接孔分别位于所述有源层的两侧；形成源漏极层及走线层于所述介电层上，其中所述源漏极层填充所述两个连接孔，且连接至所述有源层；
形成钝化层于所述薄膜晶体管层上，且覆盖部分所述源漏极层及部分所述走线层；
对所述钝化层进行挖孔处理，形成第一过孔和第二过孔，所述第一过孔连通至所述源漏极层表面，所述第二过孔连通至所述走线层表面；
形成ITO连接层于所述钝化层上，其中一部分所述ITO连接层填充所述第一过孔，且连接至部分所述源漏极层，另一部分所述ITO连接层填充所述第二过孔，且连接至所述走线层；
形成公共连接层于所述ITO连接层上，所述公共连接层包括第一电极、第二电极、VDD走线以及VSS走线；
形成第一金属通孔和第二金属通孔，所述第一金属通孔和第二金属通孔均依次贯穿所述钝化层、所述介电层、所述缓冲层以及所述玻璃基板；以及
形成第一金属走线和第二金属走线；其中，所述第一金属走线填充所述第一金属通孔，且覆盖所述VDD走线；所述第二金属走线填充所述第二金属通孔，且覆盖所述VSS走线；
形成第一金属连接层和第二金属连接层于所述玻璃基板且远离所述遮光层的一侧表面，其中所述第一金属连接层连接至所述第一金属走线，所述第二金属连接层连接至所述第二金属走线。
6.根据权利要求5所述的Micro LED显示面板的制备方法，其特征在于，
在所述形成第一金属连接层和第二金属连接层的步骤之后，还包括：
形成第一保护层于所述第一金属连接层、所述第二金属连接层及所述玻璃基板的下表面。
7.根据权利要求5所述的Micro LED显示面板的制备方法，其特征在于，
在所述形成第一金属连接层和第二金属连接层的步骤之后，还包括：
形成第二保护层于所述钝化层上，所述第二保护层覆盖所述第一电极、所述第二电极、所述第一金属走线及所述第二金属走线；其中，所述第二保护层设置第一开口和第二开口，所述第一开口用于暴露所述第一电极；所述第二开口用以暴露所述第二电极。
8.根据权利要求7所述的Micro LED显示面板的制备方法，其特征在于，
在所述形成第二保护层的步骤之后，还包括：
安装Micro LED器件，所述Micro LED器件的第一连接部连接至所述第一电极；所述Micro LED器件的第二连接部连接至所述第二电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110954274.4A CN113745265B (zh) | 2021-08-19 | 2021-08-19 | Micro LED显示面板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110954274.4A CN113745265B (zh) | 2021-08-19 | 2021-08-19 | Micro LED显示面板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113745265A CN113745265A (zh) | 2021-12-03 |
| CN113745265B true CN113745265B (zh) | 2023-10-17 |
Family
ID=78731960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110954274.4A Active CN113745265B (zh) | 2021-08-19 | 2021-08-19 | Micro LED显示面板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745265B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114430001A (zh) * | 2022-01-10 | 2022-05-03 | 深圳Tcl新技术有限公司 | 玻璃基板加工方法及显示装置 |
| CN114727206B (zh) * | 2022-02-18 | 2023-07-04 | 西安电子科技大学 | 一种mems麦克风结构及其制备方法 |
| CN115830995A (zh) * | 2022-12-29 | 2023-03-21 | Tcl华星光电技术有限公司 | 显示面板 |
| CN116863870B (zh) * | 2023-09-04 | 2023-11-17 | 长春希达电子技术有限公司 | 一种降低显示灯板电源电压降的方法及显示灯板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155220A (zh) * | 2018-01-29 | 2018-06-12 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其制造方法、显示面板 |
| CN111092108A (zh) * | 2019-12-30 | 2020-05-01 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN112670309A (zh) * | 2020-01-14 | 2021-04-16 | 友达光电股份有限公司 | 显示面板 |
| CN112864176A (zh) * | 2021-01-27 | 2021-05-28 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法和显示面板 |
-
2021
- 2021-08-19 CN CN202110954274.4A patent/CN113745265B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155220A (zh) * | 2018-01-29 | 2018-06-12 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其制造方法、显示面板 |
| CN111092108A (zh) * | 2019-12-30 | 2020-05-01 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN112670309A (zh) * | 2020-01-14 | 2021-04-16 | 友达光电股份有限公司 | 显示面板 |
| CN112864176A (zh) * | 2021-01-27 | 2021-05-28 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113745265A (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113745265B (zh) | Micro LED显示面板及其制备方法 | |
| KR101082174B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR101073542B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102543577B1 (ko) | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 | |
| US10665652B2 (en) | Organic light-emitting display apparatus | |
| CN109326624B (zh) | 像素电路、其制造方法及显示装置 | |
| WO2021254164A1 (zh) | 显示基板、显示面板及显示基板的制作方法 | |
| CN104576705A (zh) | 一种阵列基板及制作方法、显示装置 | |
| KR20150073611A (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| CN109119440B (zh) | Oled背板及其制作方法 | |
| KR20170140828A (ko) | 트랜지스터 표시판 | |
| KR20120072173A (ko) | 유기전계 발광소자용 기판 | |
| CN109698224A (zh) | 显示基板及其制造方法和显示面板 | |
| CN110783490A (zh) | 显示面板及其制备方法 | |
| CN113629072A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN102891163B (zh) | 有机电激发光显示装置 | |
| CN104335113A (zh) | 用于mofet的掩膜层级减少 | |
| EP3220422A1 (en) | Tft array substrate structure based on oled | |
| US20220310752A1 (en) | Display Substrate and Display Apparatus | |
| CN113745262B (zh) | 显示面板及其制备方法 | |
| US20220115481A1 (en) | Array substrate, method for preparing same, and display device | |
| CN103928455A (zh) | 一种tft阵列基板及其制造方法 | |
| CN111739910A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN111668268A (zh) | 一种oled显示装置及制作方法 | |
| CN113629073B (zh) | Tft背板与显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |