CN111092108A - 显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括衬底基板、像素电路层、发光元件、辅助走线层，像素电路层包括多个像素电路，像素电路与电源信号线电连接，发光元件与像素电路一一对应电连接，辅助走线层位于衬底基板远离像素电路层一侧，辅助走线层包括至少一条辅助信号线；电源信号线和辅助信号线通过过孔电连接，其中，至少部分电源信号线与辅助信号线并联，或者通过辅助信号线与其他同类电源信号线并联。显示装置包括上述显示面板。本发明通过为衬底基板一侧的至少部分电源信号线并联其他信号走线，从而使电源信号线的阻抗降低，能够提高显示面板的显示亮度均匀性的同时，有利于提升用户的视觉体验效果。

Description

显示面板和显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。

背景技术

常见的显示面板包括有液晶显示面板、等离子体显示面板、有机发光二极管显示面板等，这些显示面板可应用在行动电话、摄录放影机、笔记型计算机、桌上型显示器、以及投影电视等消费性电子或计算机产品中。有机发光二极管(Organic Light EmittingDiode，简称为OLED)显示屏一般更加轻薄，并且具有更明艳的色彩和更强的对比，而且可用于实现柔性显示和透明显示，因而被广泛应用于显示行业。

一般而言，有机发光二极管显示器本身是为一电流驱动元件，其发光亮度是根据通过电流的大小来决定。因此目前将OLED应用在矩阵式显示器(matrix display)之上时，即是借由控制OLED驱动电流的大小，来达到显示不同亮度(又称为灰阶值)的效果。而根据驱动方式的差异，矩阵式显示器可分为被动式矩阵(passive matrix)显示器与主动式矩阵(active matrix)显示器两种。被动式矩阵显示器是采用循序驱动扫描线的方式，逐一驱动位于不同行/列上的像素，因此每一行/列上的像素的发光时间会受限于显示器的扫描频率以及扫描线数目，较不适用于大画面以及高解析度(表示扫描线增加)的显示器。主动式矩阵显示器则是于每一个像素中形成独立的像素电路，利用像素电路来调节OLED的驱动电流的大小，因此即使在大画面以及高解析度的要求下，仍然可以持续提供每一像素稳定驱动电流。

现有技术中，显示面板上一般设置有与各像素电连接的电源信号线，电源信号线给各像素供电，提供发光能源。电源信号线还连接到驱动芯片，驱动芯片通过电源信号线将电源电压提供至各像素中，以作为各像素发光所需的电源电压。电源信号线本身具备一定的阻抗，从靠近驱动芯片的一侧到远离驱动芯片的一侧，电源信号线的阻抗逐渐变大，导致从靠近驱动芯片的一侧到远离驱动芯片的一侧，驱动芯片提供至像素的电压逐渐减小，形成压降，该压降越大，显示面板中靠近驱动芯片的区域和远离驱动芯片的区域的亮度差异越大，大大降低了用户的视觉体验效果。

因此，提供一种可以有利于减小压降，提升显示亮度均匀性，提升用户的视觉体验效果的显示面板和显示装置，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明提供了一种显示面板和显示装置，以解决现有技术中因电源信号线阻抗较大导致电源信号线近驱动芯片端和远驱动芯片端电压差异大，继而显示不均一的问题。

本发明提供了一种显示面板，包括衬底基板；像素电路层，像素电路层位于衬底基板一侧，像素电路层包括多个阵列排布的像素电路，每个像素电路包括至少一个电源输入端，电源输入端与显示面板中的电源信号线电连接；多个发光元件，发光元件位于像素电路层远离衬底基板一侧，发光元件与像素电路一一对应电连接；多个过孔，过孔沿衬底基板的厚度方向贯穿衬底基板；辅助走线层，辅助走线层位于衬底基板远离像素电路层一侧，辅助走线层包括至少一条辅助信号线；电源信号线和辅助信号线通过过孔电连接；其中，至少部分电源信号线与辅助信号线并联，或者通过辅助信号线与其他同类电源信号线并联。

基于同一发明构思，本发明还提供了一种显示装置，该显示装置包括上述显示面板。

与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

本发明的显示面板在衬底基板的一侧设置有像素电路层，像素电路层包括多个像素电路，显示面板中的电源信号线与像素电路的电源输入端电连接，每个像素电路通过该电源输入端获取电源电压。发光元件与像素电路一一对应电连接，由像素电路来控制发光元件的发光。本发明通过为显示面板上衬底基板一侧的至少部分电源信号线并联其他信号走线，从而能够通过并联结构使与发光元件电连接的电源信号线的阻抗降低，进而有利于减小显示面板中电源信号线上的压降，减小显示面板在电源信号线的延伸方向对应的不同像素区域的亮度差异，能够提高显示面板的显示亮度均匀性的同时，有利于提升用户的视觉体验效果。并且本发明将辅助信号线设置在衬底基板远离像素电路层的一侧时，由于衬底基板的背面无电路布设，因此在衬底基板的背面有足够的空间来布设辅助信号线，而且辅助信号线的厚度也不受其他膜层结构影响，因此，相比于在衬底基板正面布设辅助信号线的方式，本发明在衬底基板背面布设辅助信号线，能够根据实际需要灵活设辅助信号线的宽度、长度及厚度等而不受其他因素的影响。

当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是本发明实施例提供的一种显示面板的平面结构示意图；

图2是图1中A-A’向的剖面结构示意图；

图3是图1中一种像素电路与发光元件的等效电路结构示意图；

图4是图1的一种局部剖面结构示意图；

图5是本发明实施例提供的一种衬底基板与像素电路层的平面结构示意图；

图6是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图7是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图8是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图9是图8中B-B’向的剖面结构示意图；

图10是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图11是图10中C-C’向的剖面结构示意图；

图12是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图13是图12中的一种衬底基板远离像素电路层一侧的平面结构示意图；

图14是图12中的另一种衬底基板远离像素电路层一侧的平面结构示意图；

图15是图12中的另一种衬底基板远离像素电路层一侧的平面结构示意图；

图16是图12中的另一种衬底基板远离像素电路层一侧的平面结构示意图；

图17是图12中的另一种衬底基板远离像素电路层一侧的平面结构示意图；

图18是图12中的另一种衬底基板远离像素电路层一侧的平面结构示意图；

图19是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图20是图19中的一种衬底基板远离像素电路层一侧的平面结构示意图；

图21是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图22是图21中的一种衬底基板远离像素电路层一侧的平面结构示意图；

图23是图12中的另一种衬底基板远离像素电路层一侧的平面结构示意图；

图24是图12中的另一种衬底基板远离像素电路层一侧的平面结构示意图；

图25是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图26是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图；

图27是图1的另一种A-A’剖面结构示意图；

图28是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

请参考图1和图2，图1是本发明实施例提供的一种显示面板的平面结构示意图，图2是图1中A-A’向的剖面结构示意图，本实施例提供的显示面板000，包括：

衬底基板10(图中未填充)；

像素电路层20，像素电路层20位于衬底基板10一侧，像素电路层20包括多个阵列排布的像素电路201，每个像素电路201包括至少一个电源输入端(图中未示意)，电源输入端与显示面板000中的电源信号线30(图1中由于发光元件位于像素电路层远离衬底基板一侧，因此未示意)电连接；

多个发光元件40，发光元件40位于像素电路层20远离衬底基板10一侧，发光元件40与像素电路201一一对应电连接；

多个过孔50，过孔50沿衬底基板10的厚度方向贯穿衬底基板10(图1中未示意)；

辅助走线层60，辅助走线层60位于衬底基板10远离像素电路层20一侧，辅助走线层60包括至少一条辅助信号线601；

电源信号线30和辅助信号线601通过过孔50电连接；

其中，至少部分电源信号线30与辅助信号线601并联，或者通过辅助信号线601与其他同类电源信号线并联。

具体而言，本实施例的在衬底基板10的一侧设置有像素电路层20，像素电路层20包括多个阵列排布的像素电路201，显示面板000中的电源信号线30与像素电路201的电源输入端电连接，每个像素电路2011通过该电源输入端获取电源电压。本实施例的显示面板000中，发光元件40与像素电路201一一对应电连接(图2中仅以一根连接线示意电连接，可以理解的是，实际实施时，可通过膜层走线实现电连接)，即每个像素电路201电连接有一个发光元件40，多个发光元件40所在膜层位于像素电路层20远离衬底基板10一侧，由像素电路201来控制发光元件40的发光。可选的，请参考图3，图3是图1中一种像素电路201与发光元件40的等效电路结构示意图，本实施例的显示面板000中，像素电路201可以包括开关晶体管T1、驱动晶体管T2和存储电容C1，在实际应用过程中，开关晶体管T1的栅极接收控制信号(一般由扫描线提供控制信号，如图3中的扫描线G)，使该开关晶体管T1导通，数据信号经由导通的开关晶体管T1传输至驱动晶体管T2，驱动晶体管T2的栅极接收数据信号(一般由数据线提供数据信号，如图3中的数据线S)，驱动晶体管T2的第一极接收电源信号线30传输的电源信号，像素电路201形成驱动发光元件40发光的驱动电流，使得发光元件400得以发光。可以理解的是，本实施例的图3仅是示例性画出一种像素电路201与发光元件40的等效电路图，但不仅限于此结构，还可以为其他能控制发光元件40发光的电路结构，本实施例在此不作赘述。并且，本实施例的显示面板000还包括多个过孔50，如图2所示，沿衬底基板10的厚度方向贯穿衬底基板10的过孔50可以实现衬底基板10两侧走线的电连接，例如，本实施例在衬底基板10远离像素电路层20一侧设置辅助走线层60，辅助走线层60包括至少一条辅助信号线601，位于衬底基板10远离辅助走线层60一侧的电源信号线30可以和辅助信号线601通过过孔50电连接。可选的，至少部分电源信号线30与辅助信号线601通过过孔50电连接，使得至少部分电源信号线30与辅助信号线601并联，或者至少部分电源信号线30通过辅助信号线601与其他同类电源信号线并联，即相当于为显示面板000上衬底基板10一侧的至少部分电源信号线30并联其他信号走线，该其他信号走线可以是衬底基板10另一侧的辅助信号线601，还可以是与电源信号线30同类型的其他电源信号线，本实施例不作具体限定。

本实施例通过为显示面板000上衬底基板10一侧的至少部分电源信号线30并联其他信号走线，从而能够通过并联结构使与发光元件40电连接的电源信号线30的阻抗降低，进而有利于减小显示面板000中电源信号线30上的压降，减小显示面板000在电源信号线30的延伸方向对应的不同像素区域的亮度差异，能够提高显示面板000的显示亮度均匀性的同时，有利于提升用户的视觉体验效果。进一步的，本实施例将辅助信号线601设置在衬底基板10远离像素电路层20的一侧时，即，将辅助走线层60设置于衬底基板10的背面时，由于衬底基板10的背面无电路布设，因此在衬底基板10的背面有足够的空间来布设辅助信号线601，而且辅助信号线601的厚度也不受其他膜层结构影响，因此，相比于在衬底基板10正面布设辅助信号线601的方式，本实施例在衬底基板10背面布设辅助信号线601，能够根据实际需要灵活设辅助信号线601的宽度、长度及厚度等而不受其他因素的影响。可选的，衬底基板10远离像素电路层20的一侧可以通过电镀或压印工艺制作较厚的辅助走线层60，从而能够提高导电能力。

需要说明的是，本实施例的图1示仅是示意性画出了发光元件40在显示面板000上的一种排布示意图，并不代表发光元件40的实际的尺寸和数量，图2仅是示意性画出了像素电路201、过孔50以及辅助信号线601的一种相对位置关系图，并不代表显示面板000的实际膜层结构。可以理解的是，像素电路201可以由多个膜层堆叠形成，如图4所示，图4是图1的一种局部剖面结构示意图，像素电路201所在的像素电路层20可以包括栅极金属层2001和源漏极金属层2002，还可以包括多个绝缘层等，本实施例的电源信号线30可以与栅极金属层2001同层设置，也可以与源漏极金属层2002同层设置，当电源信号线30与栅极金属层2001同层设置时，与该电源信号线30对应的过孔50可沿衬底基板10的厚度方向贯穿栅极金属层2001朝向衬底基板10一侧的所有膜层和衬底基板10本身即可；当电源信号线30与源漏极金属层2002同层设置时，与该电源信号线30对应的过孔50可沿衬底基板10的厚度方向贯穿源漏极金属层2002朝向衬底基板10一侧的所有膜层和衬底基板10本身即可。可以理解的是，电源信号线30还可设置于显示面板000上的其他膜层，对应的过孔50则沿衬底基板10的厚度方向贯穿电源信号线30所在膜层朝向衬底基板10一侧的所有膜层和衬底基板10本身即可，本实施例在此不作赘述。

在一些可选实施中，请结合参考图1-图2、图5和图6，图5是本发明实施例提供的一种衬底基板10与像素电路层20的平面结构示意图，图6是本发明实施例提供的另一种衬底基板10与像素电路层20的平面结构示意图，本实施例中，至少部分相邻的两个像素电路201之间形成间隔区70，过孔50向衬底基板10所在平面的正投影位于间隔区70向衬底基板10所在平面的正投影范围内。

本实施例进一步解释说明了至少部分相邻的两个像素电路201之间形成间隔区70，可选的，如图5所示，任意相邻两个像素电路201之间均可以形成间隔区70，过孔50开设的位置可以与间隔区70的位置对应，即过孔50向衬底基板10所在平面的正投影位于间隔区70向衬底基板10所在平面的正投影范围内，从而可以使过孔50的开设避开各个像素电路201，避免影响像素电路201中各个走线的导电性能，影响像素电路201的效果。

可选的，过孔50向衬底基板10所在平面的正投影可以位于相邻的两个像素电路201之间形成间隔区70向衬底基板10所在平面的正投影范围内(如图5和图6所示)，进一步的，过孔50向衬底基板10所在平面的正投影还可以位于四个相邻的且阵列排布的像素电路201的中心位置处，如图7所示，图7是本发明实施例提供的另一种衬底基板10与像素电路层20的平面结构示意图，从而可以有更大的空间开设过孔50，也可以使过孔50的孔径做大，有利于增强通过该过孔50并联的电源信号线30和辅助信号线601之间的导电性能。

在一些可选实施例中，请参考图8、图9、图10和图11，图8是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图，图9是图8中B-B’向的剖面结构示意图，图10是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图，图11是图10中C-C’向的剖面结构示意图，本实施例的显示面板000中，如图8和图9所示，电源信号线30包括多条PVDD信号线301，PVDD信号线301用于提供正性电源信号，PVDD信号线301沿第一方向X排布并沿第二方向Y延伸；辅助信号线601包括第一辅助信号线6011，过孔50包括多个第一过孔501，显示面板000上设置有驱动芯片80，驱动芯片80包括PVDD端801；PVDD信号线301至少通过第一过孔501和第一辅助信号线6011与PVDD端801或其他PVDD信号线电连接。

或者，如图8和图9所示，电源信号线30包括多条PVEE信号线302，PVEE信号线302用于提供负性电源信号，PVEE信号线302沿第一方向X排布并沿第二方向Y延伸；辅助信号线601包括第二辅助信号线6012，过孔50包括多个第二过孔502，显示面板000上设置有驱动芯片80，驱动芯片80包括PVEE端802；PVEE信号线302至少通过第二过孔502和第二辅助信号线6012与PVEE端802或其他PVEE信号线电连接。

或者，如图10和图11所示，电源信号线30包括多条PVDD信号线301和多条PVEE信号线302，PVDD信号线301用于提供正性电源信号，PVEE信号线302用于提供负性电源信号，PVDD信号线301和PVEE信号线302均沿第一方向X排布并沿第二方向Y延伸；辅助信号线601包括第一辅助信号线6011和第二辅助信号线6012，过孔50包括多个第一过孔501和多个第二过孔502，显示面板000上设置有驱动芯片80，驱动芯片80包括PVDD端801和PVEE端802；PVDD信号线301至少通过第一过孔501和第一辅助信号线6011与PVDD端801或其他PVDD信号线电连接，PVEE信号线302至少通过第二过孔502和第二辅助信号线6012与PVEE端802或其他PVEE信号线电连接。

其中，第一方向X和第二方向Y均与显示面板000的出光面平行，且第一方向X与第二方向Y相交。

本实施例进一步解释说明了与辅助信号线601并联的电源信号线30可以仅为PVDD信号线301，此时，位于衬底基板10背面(即衬底基板10远离像素电路层20一侧)的辅助走线层60的辅助信号线601为第一辅助信号线6011，第一辅助信号线6011还连接到驱动芯片80的PVDD端801，PVDD信号线301至少通过第一过孔501和第一辅助信号线6011与驱动芯片80的PVDD端801电连接，或者，PVDD信号线301至少通过第一过孔501和第一辅助信号线6011与其他PVDD信号线电连接，以实现PVDD信号线301与第一辅助信号线6011或其他PVDD信号线的并联，通过并联结构降低PVDD信号线301的阻抗，从而降低PVDD信号线301的压降，进而有利于减小显示面板000中沿第二方向Y的靠近驱动芯片80一侧与远离驱动芯片80一侧的亮度差异，有利于提升显示面板000的显示均匀性。可选的，电源信号线30(PVDD信号线301)在垂直于衬底基板10的方向上可以与过孔50(第一过孔501)交叠，可以有利于简化电源信号线30的布设。

可选的，与辅助信号线601并联的电源信号线30可以仅为PVEE信号线302，此时，位于衬底基板10背面(即衬底基板10远离像素电路层20一侧)的辅助走线层60的辅助信号线601为第二辅助信号线6012，第二辅助信号线6012还连接到驱动芯片80的PVEE端802，PVEE信号线302至少通过第二过孔502和第二辅助信号线6012与驱动芯片80的PVEE端802电连接，或者，PVEE信号线302至少通过第二过孔502和第二辅助信号线6012与其他PVEE信号线电连接，以实现PVEE信号线302与第二辅助信号线6012或其他PVEE信号线的并联，通过并联结构降低PVEE信号线302的阻抗，从而降低PVEE信号线302的压降，进而有利于减小显示面板000中沿第二方向Y的靠近驱动芯片80一侧与远离驱动芯片80一侧的亮度差异，有利于提升显示面板000的显示均匀性。可选的，电源信号线30(PVEE信号线302)在垂直于衬底基板10的方向上可以与过孔50(第二过孔502)交叠，可以有利于简化电源信号线30的布设。

可选的，如图10和图11所示，与辅助信号线601并联的电源信号线30可以同时包括PVDD信号线301和PVEE信号线302，此时，位于衬底基板10背面(即衬底基板10远离像素电路层20一侧)的辅助走线层60的辅助信号线601包括第一辅助信号线6011和第二辅助信号线6012，第一辅助信号线6011还连接到驱动芯片80的PVDD端801，第二辅助信号线6012还连接到驱动芯片80的PVEE端802，PVDD信号线301至少通过第一过孔501和第一辅助信号线6011与驱动芯片80的PVDD端801电连接，或者，PVDD信号线301至少通过第一过孔501和第一辅助信号线6011与其他PVDD信号线电连接，PVEE信号线302至少通过第二过孔502和第二辅助信号线6012与驱动芯片80的PVEE端802电连接，或者，PVEE信号线302至少通过第二过孔502和第二辅助信号线6012与其他PVEE信号线电连接，其中，与PVDD信号线301并联的第一辅助信号线6011和与PVEE信号线302并联的第二辅助信号线6012相互绝缘。本实施例可以实现PVDD信号线301与第一辅助信号线6011或其他PVDD信号线的并联的同时，还实现了PVEE信号线302与第二辅助信号线6012或其他PVEE信号线的并联，通过并联结构同时降低PVDD信号线301和PVEE信号线302的阻抗，从而同时降低PVDD信号线301和PVEE信号线302的压降，进而更加有利于减小显示面板000中沿第二方向Y的靠近驱动芯片80一侧与远离驱动芯片80一侧的亮度差异，进一步有利于提升显示面板000的显示均匀性。可选的，如图10所示，电源信号线30在垂直于衬底基板10的方向上可以与过孔50不交叠，从而有利于增加显示面板000的开口率。

需要说明的是，为了更清楚示意本实施例的技术方案，本实施例的图10中以线条的粗细来区分PVDD信号线301和PVEE信号线302，但仅是示意，并不代表实际的粗细。本实施例的PVDD指的是Pixel VDD，PVEE指的是Pixel VEE，其中，Pixel代表像素，VDD代表正性电压，VEE代表负性电压。因此，PVDD代表向像素提供正性电压，PVEE代表向像素提供负性电压。需要进一步说明的是，图10中仅是示意性画出第一过孔501和第二过孔502的布设位置，但不仅限于此布设结构，具体实施时，还可以为其他过孔50排布结构，可根据整个面板的布线难易程度以及能够实现电连接效果的方向考虑进行第一过孔501和第二过孔502的布设，本实施例不作限定。

在一些可选实施例中，可通过设置多条沿第一方向X延伸且沿第二方向Y排布的PVDD连接线(图中未示意)将显示面板上所有的PVDD信号线301连接至一起，还可通过设置多条沿第一方向X延伸且沿第二方向Y排布的PVEE连接线(图中未示意)将显示面板上所有的PVEE信号线302连接至一起，可以降低显示面板000中的布线难度。

在一些可选实施例中，请参考图12，图12是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图，本实施例中，过孔50阵列排布；其中，多个沿第一方向X排布的过孔50形成一个过孔行50H，多个过孔行50H沿第二方向Y排布；多个沿第二方向Y排布的过孔50形成一个过孔列50L，多个过孔列50L沿第一方向X排布；过孔50包括多个第一过孔501和多个第二过孔502，电源信号线30包括多条PVDD信号线301和多条PVEE信号线302，辅助信号线601包括多条第一辅助信号线6011和多条第二辅助信号线6012；沿第一方向X，第一过孔501和第二过孔502交替设置，且沿第二方向Y，第一过孔501和第二过孔502交替设置。

本实施例进一步解释说明了心事面板000上开设的过孔50中，沿第一方向X，第一过孔501和第二过孔502交替设置，且沿第二方向Y，第一过孔501和第二过孔502交替设置，从而可以在相同数量的电源信号线30、相同数量的辅助信号线601的情况下，通过更多的第一过孔501将多条PVDD信号线301与第一辅助信号线6011并联，通过更多的第二过孔502将多条PVEE信号线302与第二辅助信号线6012并联，进而通过本实施例的并联结构使与发光元件40电连接的电源信号线30的阻抗进一步降低，进而有利于进一步减小显示面板000中电源信号线30上的压降，进一步缩小显示面板000在电源信号线30的延伸方向对应的不同像素区域的亮度差异，能够更加明显的提高显示面板000的显示亮度均匀性。

在一些可选实施例中，请结合参考图12和图13，图13是图12中的一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图13中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，同一条PVDD信号线301通过同一列的多个第一过孔501与不同的第一辅助信号线6011电连接；同一条PVEE信号线302通过同一列的多个第二过孔502与不同的第二辅助信号线6012电连接。

本实施例进一步解释说明了衬底基板10远离像素电路层20一侧的辅助走线层60的一种可选布线结构，具体为，同一条PVDD信号线301通过同一列的多个第一过孔501与不同的第一辅助信号线6011电连接，同一条PVEE信号线302通过同一列的多个第二过孔502与不同的第二辅助信号线6012电连接。图12中的虚线框示意的区域M中的一条PVDD信号线301和一列第一过孔501与图13中的虚线框示意的区域M中的多条不同的第一辅助信号线6011电连接，图12中的虚线框示意的区域M中的一条PVEE信号线302和一列第二过孔502与图13中的虚线框示意的区域M中的多条不同的第二辅助信号线6012电连接，其中，图12的区域M中的第一过孔501即与图13的区域M中的第一过孔501一一对应，图12的区域M中的第二过孔502即与图13的区域M中的第二过孔502一一对应，本实施例的衬底基板10背面辅助走线层60的布设，可以实现仅制作一层金属导电层作为辅助走线层60，减小辅助走线层60的布线难度的同时，还可以匹配本实施例的第一过孔501和第二过孔502沿第一方向X和第二方向Y均交替设置的结构，有利于提升制程效率。

在一些可选实施例中，请结合参考图12和图14，图14是图12中的另一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图14中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，同一条PVDD信号线301通过同一列的多个第一过孔501与同一条第一辅助信号线6011电连接；同一条PVEE信号线302通过同一列的多个第二过孔502与同一条第二辅助信号线6012电连接。

本实施例进一步解释说明了衬底基板10远离像素电路层20一侧的辅助走线层60的另一种可选布线结构，具体为，同一条PVDD信号线301通过同一列的多个第一过孔501与同一条第一辅助信号线6011电连接，同一条PVEE信号线302通过同一列的多个第二过孔502与同一条第二辅助信号线6012电连接。图12中的虚线框示意的区域M中的一条PVDD信号线301和一列第一过孔501与图14中的虚线框示意的区域M中的同一条第一辅助信号线6011电连接，图12中的虚线框示意的区域M中的一条PVEE信号线302和一列第二过孔502与图14中的虚线框示意的区域M中的同一条第二辅助信号线6012电连接，其中，图12的区域M中的第一过孔501即与图14的区域M中的第一过孔501一一对应，图12的区域M中的第二过孔502即与图14的区域M中的第二过孔502一一对应，本实施例的衬底基板10背面辅助走线层60的布设，可以实现仅制作一层金属导电层作为辅助走线层60，减小辅助走线层60的布线难度的同时，还可以匹配本实施例的第一过孔501和第二过孔502沿第一方向X和第二方向Y均交替设置的结构，有利于提升制程效率。

在一些可选实施例中，请结合参考图12-图14、图15-图17，图15是图12中的另一种衬底基板10远离像素电路层20一侧的平面结构示意图，图16是图12中的另一种衬底基板10远离像素电路层20一侧的平面结构示意图，图17是图12中的另一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图15-图17中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，辅助走线层60还包括第一总线602和第二总线603；多条第一辅助信号线6011均连接至第一总线602，多条第二辅助信号线6012均连接至第二总线603。

本实施例进一步解释说明了由于衬底基板10远离像素电路层20一侧的辅助走线层60布线结构可以为上述实施例中的图13和图14的两种结构，即辅助走线层60可能会存在多条第一辅助信号线6011和多条第二辅助信号线6012，而第一辅助信号线6011与衬底基板10正面的PVDD信号线301并联，且PVDD信号线301和第一辅助信号线6011接入的均是驱动芯片80的PVDD端801的电压信号，第二辅助信号线6012与衬底基板10正面的PVEE信号线302并联，且PVEE信号线302和第二辅助信号线6012接入的均是驱动芯片80的PVEE端802的电压信号，因此为了简化辅助走线层60的布线结构，可以在辅助走线层60增加设置第一总线602和第二总线603，其中，第一总线602可以将辅助走线层60的所有第一辅助信号线6011连接至一起，第二总线603可以将辅助走线层60的所有第二辅助信号线6012连接至一起，从而可以在接入驱动芯片80的PVDD端801和PVEE端802信号时，只需使第一总线602接入PVDD端801的电压信号，第二总线603接入PVEE端802的电压信号即可，无需每一条第一辅助信号线6011分别接入PVDD端801的电压信号，也无需每一条第二辅助信号线6012分别接入PVEE端802的电压信号，从而有利于简化辅助走线层60的布线结构，减小布线难度。

可选的，由于如图14所示的第一辅助信号线6011和第二辅助信号线6012的整体延伸方向与第二方向Y相同，即第一辅助信号线6011和第二辅助信号线6012的整体延伸方向与PVDD信号线301、PVEE信号线302的延伸方向均相同，因此第一总线602和第二总线603的布设可以如图15所示，分别设于设置在第二方向Y上的辅助信号线601相对两侧的端部位置，从而可以使第一辅助信号线6011和第二辅助信号线6012相互绝缘的同时，还可以避免产生第一总线602和第二总线603交叠短路的风险，此时，第一总线602沿第一方向X延伸，第二总线603沿第一方向X延伸，第一总线602和第二总线603在第二方向Y上相对设置。

可选的，如图16所示，第一总线602包括沿第一方向X延伸的第一部6021、沿第二方向Y延伸的第二部6022和第三部6023，第二部6022和第三部6023在第一方向X上相对设置，第一部6021两端分别与第二部6022和第三部6023连接形成第一总线602；第二总线603包括沿第一方向X延伸的第四部6031，第四部6031和第一总线602的第一部6021在第二方向Y上相对设置；第一辅助信号线6011的端部均与第一部6021连接，第二辅助信号线6012的端部均与第四部6031连接，从而可以通过进一步增加第一总线602的布设面积，以进一步减小PVDD信号线301与第一辅助信号线6011并联后的阻抗，进而进一步提高显示面板000的显示亮度均匀性，有利于进一步提升显示品质。可选的，本实施例的第一总线601和第二总线602围绕第一辅助信号线6011和第二辅助信号线6012设置。

可以理解的是，在一些可选实施例中，也可以进一步增加第二总线603的布设面积来实现进一步减小PVEE信号线302与第二辅助信号线6012并联后的阻抗，此时只需将第二总线603设计为图16中的第一总线602的结构即可，本实施例不作附图说明。

可选的，如图17所示，由于如图13所示的第一辅助信号线6011和第二辅助信号线6012的整体延伸方向均相同，且第一辅助信号线6011和第二辅助信号线6012的端部均延伸至靠近衬底基板10边缘位置处，因此第一总线602和第二总线603的布设可以如图17所示(可以理解的是，虽然图17中有部分部件名称与图15、图16的部件名称一致，但仅是为了方便本实施例技术方案的说明，实际是不同的结构)，第一总线602包括沿第一方向X延伸的第一部6021、沿第二方向Y延伸的第二部6022，第一部6021和第二部6022连接形成L形的第一总线602；第二总线603包括沿第一方向X延伸的第三部6031、沿第二方向Y延伸的第四部6032，第三部6031和第四部6032连接形成L形的第二总线603；第一部6021和第三部6031在第二方向Y上相对设置，第二部6022和第四部6032在第一方向X上相对设置；第一辅助信号线6011的端部与第一部6021和第二部6022连接，第二辅助信号线6012的端部与第三部6031和第四部6032连接，从而可以使第一辅助信号线6011和第二辅助信号线6012相互绝缘的同时，还可以避免产生第一总线602和第二总线603交叠短路的风险，此时，第一总线601和第二总线602均围绕第一辅助信号线6011和第二辅助信号线6012设置。

在一些可选实施例中，请结合参考图12和图18，图18是图12中的另一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图18中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，衬底基板10远离像素电路层20一侧还设有辅助芯片90，辅助芯片90包括辅助PVDD端901和辅助PVEE端902；第一总线602与辅助PVDD端901连接，第二总线603与辅助PVEE端902连接。

本实施例进一步解释说明了在通过第一总线602将辅助走线层60的所有第一辅助信号线6011连接至一起，通过第二总线603将辅助走线层60的所有第二辅助信号线6012连接至一起时，可以通过在衬底基板10远离像素电路层20设置包括辅助PVDD端901和辅助PVEE端902的辅助芯片90，从而无需每一条第一辅助信号线6011分别接入驱动芯片80的PVDD端801的电压信号，也无需每一条第二辅助信号线6012分别接入驱动芯片80的PVEE端802的电压信号，还可以通过衬底基板10背面设置的辅助芯片90直接为第一总线602提供与驱动芯片80的PVDD端801电压信号相同的辅助芯片90的辅助PVDD端901的电压信号，直接为第二总线603提供与驱动芯片80的PVEE端802电压信号相同的辅助芯片90的辅助PVEE端902的电压信号，有利于进一步简化衬底基板10背面的辅助走线层60的布线结构，有利于进一步减小布线难度；并且由于衬底基板10背面只有辅助信号线601、第一总线602、第二总线603，因此衬底基板10的背面相对于衬底基板10正面而言有比较富足的布设空间，因此辅助芯片90的设计并不会影响其他走线的布设。

需要说明的是，本实施例的图18仅是以一种辅助信号线601、第一总线602、第二总线603的布设结构举例示意辅助芯片90的连接结构，图18中辅助芯片90与其他结构的相对位置关系和尺寸大小并不代表实际设计，具体实施时，可根据实际需求进行设置，本实施例不作具体限定。

在一些可选实施例中，请结合参考图15-图17、图19和图20，图19是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图，图20是图19中的一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图20中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，驱动芯片80位于衬底基板10远离辅助走线层60的一侧，驱动芯片80位置处还设有第一辅助孔803和第二辅助孔804，第一辅助孔803和第二辅助孔804均沿衬底基板10的厚度方向贯穿衬底基板10；第一总线602通过第一辅助孔803与PVDD端801连接，第二总线603通过第二辅助孔804与PVEE端802连接。

本实施例进一步解释说明了当驱动芯片80位于衬底基板10远离辅助走线层60的一侧时，可以通过在驱动芯片80位置处开设第一辅助孔803和第二辅助孔804，第一辅助孔803用于将驱动芯片80的PVDD端801与衬底基板10背面的第一总线602电连接至一起，为衬底基板10背面的第一总线602提供与驱动芯片80的PVDD端801电压信号相同的信号，即为衬底基板10背面的所有第一辅助信号线6011提供与衬底基板10正面的PVDD信号线301相同的电压信号，实现PVDD信号线301与第一辅助信号线6011的并联，达到减小PVDD信号线301阻抗的目的；同理，第二辅助孔804用于将驱动芯片80的PVEE端802与衬底基板10背面的第二总线603电连接至一起，为衬底基板10背面的第二总线603提供与驱动芯片80的PVEE端802电压信号相同的信号，即为衬底基板10背面的所有第二辅助信号线6012提供与衬底基板10正面的PVEE信号线302相同的电压信号，实现PVEE信号线302与第二辅助信号线6012的并联，达到减小PVEE信号线302阻抗的目的，进而能够通过并联结构使与发光元件40电连接的电源信号线30的阻抗降低，进而有利于减小显示面板000中电源信号线30上的压降，减小显示面板000在电源信号线30的延伸方向对应的不同像素区域的亮度差异，能够提高显示面板000的显示亮度均匀性的同时，有利于提升用户的视觉体验效果。

可选的，如图19所示，第一辅助孔803和PVDD端801(或PVDD端801的连接线)在垂直于衬底基板10的方向上交叠，第二辅助孔804和PVEE端802(或PVEE端802的连接线)在垂直于衬底基板10的方向上交叠，可以有利于简化布线。

可选的，在垂直于衬底基板10的方向上，第一辅助孔803可以与第一总线602在任意位置交叠，第二辅助孔804可以与第二总线603在任意位置交叠，但是实际实施时，第一辅助孔803和第二辅助孔804的开设可能无法同时满足即靠近驱动芯片80的位置，又能使第一辅助孔803与第一总线602在任意位置交叠，还能使第二辅助孔804与第二总线603在任意位置交叠，此时，如图20所示，可以适当在第一总线602上增设小段的连接线，使第一总线602通过该小段连接线和第一辅助孔803与驱动芯片80的PVDD端801电连接，第二总线603通过该小段连接线和第二辅助孔804与驱动芯片80的PVEE端802电连接。

在一些可选实施例中，请参考图21和图22，图21是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图，图22是图21中的一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图22中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，驱动芯片80位于衬底基板10远离像素电路层20的一侧，驱动芯片80包括PVDD端801和PVEE端802，衬底基板10正面的PVDD信号线301和PVEE信号线302可通过打孔(如图21中的与PVDD信号线301和PVEE信号线302交叠的孔)的方式与衬底基板10背面的驱动芯片80电连接，且衬底基板10远离像素电路层20一侧还设有辅助芯片90，辅助芯片90包括辅助PVDD端901和辅助PVEE端902，第一总线602与辅助PVDD端901连接，第二总线603与辅助PVEE端902连接，从而可以将驱动芯片80设置于有较大布设空间的衬底基板10的背面，从而有利于节省衬底基板10靠近像素电路层20一侧的空间，有利于进一步实现窄边框。可选的，衬底基板10远离像素电路层20一侧设置的驱动芯片80和辅助芯片90可以交叠设置(未附图示意)，即衬底基板10正面的PVDD信号线301和PVEE信号线302的电压信号和衬底基板10背面的第一总线602和第二总线603的电压信号均由一个芯片提供，该芯片即做驱动芯片使用，又做辅助芯片使用，从而可以进一步节省衬底基板10背面的空间。

在一些可选实施例中，请继续结合参考图12-图13、图17-图18，本实施例中，第一方向X和第二方向Y相互垂直，过孔50阵列中斜方向E相邻的过孔50为同类过孔，由于过孔50为均匀阵列排布，即过孔50阵列包括过孔行50H和过孔列50L，则对于一个过孔，与其相邻的过孔分别位于其行、列、斜三个方向，因此本实施例的过孔50阵列中的斜方向E即为相邻两个过孔行50H和相邻两个过孔列50L交叉点的连线形成方形，斜方向E即为方形的对角线的延伸方向。其中，斜方向E包括相互垂直的第一斜方向E1和第二斜方向E2，在第一斜方向E1上相邻的第一过孔501通过同一条第一辅助信号线6011连接，在第一斜方向E1上相邻的第二过孔502通过同一条第二辅助信号线6012连接；沿第二斜方向E2，第一辅助信号线6011与第二辅助信号线6012交替设置。

本实施例进一步解释说明了衬底基板10背面的辅助走线层60的第一辅助信号线6011和第二辅助信号线6012均为斜线布设，且斜线的延伸方向与过孔50阵列中连接相邻的同类过孔50的方向相同，从而可以实现在第一斜方向E1上相邻的第一过孔501通过同一条第一辅助信号线6011连接，在第一斜方向E1上相邻的第二过孔502通过同一条第二辅助信号线6012连接，进而还可以实现同一条PVDD信号线301通过同一列的多个第一过孔501与不同的第一辅助信号线6011电连接；同一条PVEE信号线302通过同一列的多个第二过孔502与不同的第二辅助信号线6012电连接。本实施例的衬底基板10背面第一辅助信号线6011和第二辅助信号线6012均的斜线布设，可以实现仅制作一层金属导电层作为辅助走线层60，减小辅助走线层60的布线难度的同时，还可以匹配本实施例的第一过孔501和第二过孔502沿第一方向X和第二方向Y均交替设置的结构，有利于提升制程效率。

在一些可选实施例中，请继续结合参考图12、图14-图16，本实施例中，辅助信号线601为沿第二方向Y延伸的折线状(由于折线状的辅助信号线601不同位置的实际延伸方向不同，因此本实施例的辅助信号线601的延伸方向特指信号线的整体走向)，折线状的辅助信号线601包括多个拐点6010，拐点6010分别与两个不同过孔列50L中的同类过孔交叠。

本实施例进一步解释说明了衬底基板10背面的辅助信号线601的一种结构，为沿第二方向Y延伸的折线状，其中，拐点6010分别与两个不同过孔列50L中的同类过孔交叠，以图14为例，区域M中的一条辅助信号线601(第一辅助信号线6011)与两个不同过孔列50L中的同类过孔(第一过孔501)交叠，从而可以实现同一条电源信号线30通过同一列的多个同类过孔50与同一条辅助信号线601电连接，其中，至少相邻两个过孔列50L中同类过孔与同一根辅助信号线601交叠，辅助信号线601相邻的两个拐点6010对应交叠不同过孔列50L中的同类过孔。本实施例的衬底基板10背面辅助走线层60的布设，可以实现仅制作一层金属导电层作为辅助走线层60，减小辅助走线层60的布线难度的同时，还可以匹配本实施例的第一过孔501和第二过孔502沿第一方向X和第二方向Y均交替设置的结构，有利于提升制程效率。

可以理解的是，本实施例的辅助信号线601中，第一辅助信号线6011和第二辅助信号线6012可以均为整体走向沿第二方向Y延伸的折线状，折线状的第一辅助信号线6011包括多个第一拐点60110，折线状的第二辅助信号线6012包括多个第二拐点60120，一个第一过孔501位于一个第一拐点60110处，一个第二过孔502位于一个第二拐点60120处。

在一些可选实施例中，请结合参考图12和图23，图23是图12中的另一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图23中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，辅助信号线601为沿第二方向Y延伸的波浪状(由于波浪状的辅助信号线601不同位置的实际延伸方向不同，因此本实施例的辅助信号线601的延伸方向特指信号线的整体走向)，波浪状的辅助信号线601包括多个波峰点605和波谷点606，波峰点605和波谷点606分别与两个不同过孔列50L中的同类过孔交叠。可以理解的是，本实施例的波浪状的辅助信号线601中，波峰点605指的是波浪状的辅助信号线601由下坡变为上坡(如图23中箭头G1的方向)时，振动位移处于正的最大值的那个点，波谷点606指的是波浪状的辅助信号线601由上坡变为下坡(如图23中箭头G2的方向)时，振动位移处于负的最大值的那个点(如图23所示)。

本实施例进一步解释说明了衬底基板10背面的辅助信号线601的另一种可选结构，为沿第二方向Y延伸的波浪状，其中，波浪状的辅助信号线601的波峰点605和波谷点606分别与两个不同过孔列50L中的同类过孔交叠(如图23所示)，区域M中的一条辅助信号线601(第一辅助信号线6011)的波峰点605和波谷点606分别与两个不同过孔列50L中的同类过孔(第一过孔501)交叠，从而可以实现同一条电源信号线30通过同一列的多个同类过孔50与同一条辅助信号线601电连接，其中，至少相邻两个过孔列50L中同类过孔与同一根辅助信号线601交叠，辅助信号线601相邻的波峰点605和波谷点606对应交叠不同过孔列50L中的同类过孔。本实施例的衬底基板10背面辅助走线层60的布设，可以实现仅制作一层金属导电层作为辅助走线层60，减小辅助走线层60的布线难度的同时，还可以匹配本实施例的第一过孔501和第二过孔502沿第一方向X和第二方向Y均交替设置的结构，有利于提升制程效率。并且本实施例将衬底基板10的辅助走线层60的辅助信号线601设计为波浪状，可以在衬底基板10为柔性基板(或显示面板000为柔性显示面板)时，波浪状的辅助信号线601相比于有尖锐拐点的其他形状的走线而言，更加耐弯折。

可以理解的是，本实施例的辅助信号线601中，第一辅助信号线6011和第二辅助信号线6012可以均为沿第二方向Y延伸的波浪状，波浪状的第一辅助信号线6011包括多个第一波峰点6051和多个第一波谷点6061，第一波峰点6051和第一波谷点6061分别与两个不同过孔列50L中的第一过孔501交叠；波浪状的第二辅助信号线6012包括多个第二波峰点6052和多个第二波谷点6062，第二波峰点6052和第二波谷点6062分别与两个不同过孔列50L中的第二过孔502交叠。

需要说明的是，上述实施例的附图仅示例性画出第一辅助信号线6011和第二辅助信号线6012均为整体走向是沿第二方向Y延伸的波浪状，或者第一辅助信号线6011和第二辅助信号线6012均为整体走向是沿第二方向Y延伸的折线状，但不仅限于上述实施方式，实际实施时，辅助信号线601中可以部分设计为折线状，部分设计为波浪状(未附图示意)，从而可以达到灵活选择设计的目的。

在一些可选实施例中，请结合参考图12和图24，图24是图12中的另一种衬底基板10远离像素电路层20一侧的平面结构示意图(为了清楚示意本实施例的技术方案，图24中的第一辅助信号线6011和第二辅助信号线6012以粗细不同的实心线条区分表示)，本实施例中，辅助信号线601为沿第二方向Y延伸的波浪状(由于波浪状的辅助信号线601不同位置的实际延伸方向不同，因此本实施例的辅助信号线601的延伸方向特指信号线的整体走向)，波浪状的辅助信号线601包括多个波峰点605、波谷点606和第三点607，其中，当过孔阵列为均匀阵列排布(如图24所示)时，第三点607为同一条辅助信号线601相邻的波峰点605和波谷点606连线的中点，波峰点605、波谷点606、第三点607分别与三个不同过孔列50L中的同类过孔交叠。本实施例的同一条辅助信号线601的波峰点605、波谷点606、第三点607分别与相邻三个过孔列50L中的同类过孔交叠，其中，如图24所示，显示面板000包括相邻的三个过孔列50L，分别为第一过孔列50L1、第二过孔列50L2、第三过孔列50L3，第二过孔列50L2位于第一过孔列50L1和第三过孔列50L3之间，同一条辅助信号线601的波峰点605和波谷点606分别与第一过孔列50L1和第三过孔列50L3中的同类过孔交叠，同一条辅助信号线601的第三点607与第二过孔列50L2中的同类过孔交叠。本实施例将衬底基板10的辅助走线层60的辅助信号线601设计为波浪状，且一条辅助信号线601可以至少对应三个过孔列50L，即一条辅助信号线601可以至少与三条不同的电源信号线30并联，从而可以进一步减小显示面板000中电源信号线30上的压降，能够进一步提高显示面板000的显示亮度均匀性，并且可以在衬底基板10为柔性基板(或显示面板000为柔性显示面板)时，波浪状的辅助信号线601相比于有尖锐拐点的其他形状的走线而言，更加耐弯折。可以理解的是，由于本实施例的一条辅助信号线601可以至少与三条不同的电源信号线30并联，因此在需要实现减小显示面板000中电源信号线30上的相同压降的效果时，可以使用更少数量的辅助信号线601，进而有利于降低辅助走线层60的走线布设难度。

在一些可选实施例中，请参考图25，图25是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图，本实施例中，多个像素电路201形成多个电路组200，各电路组200中分别包括至少四个像素电路201；一个电路组200至少包括两个沿第一方向X排布的像素电路201和两个沿第二方向Y排布的像素电路21；电路组200阵列排布，其中，多个沿第一方向X排布的电路组200形成一个电路组行200H，多个电路组行200H沿第二方向Y排布；多个沿第二方向Y排布的电路组200形成一个电路组列200L，多个电路组列200L沿第一方向X排布；相邻两个电路组列200L之间的区域为第一隔区701，相邻两个电路组行200H之间的区域为第二隔区702，过孔50位于第一隔区701与第二隔区702交叉位置处。

具体而言，通常像素电路201在显示面板000上是均匀阵列排布的(如图5-图7所示)，当显示面板000需在任意相邻的两个像素电路201之间设置过孔50时，各个相邻的像素电路2101之间的间距可能难以实现较大孔径的过孔50的设置，而过孔50的孔径大小直接影响通过该过孔50并联的电源信号线30和辅助信号线601之间的导电性能，因此，为了进一步增强并联的电源信号线30和辅助信号线601之间的导电性能，将过孔50的孔径尽量做大，本实施例设计多个像素电路201形成多个电路组200，电路组200阵列排布，各电路组200中分别包括至少四个像素电路201，即每四个像素电路201聚集排布，从而使得相邻两个电路组列200L之间的区域为第一隔区701，相邻两个电路组行200H之间的区域为第二隔区702，第一隔区701和第二隔区702的宽度均较大，从而过孔50设置于第一隔区701与第二隔区702交叉位置处时，可以将过孔50的孔径尽量做大，有利于增强通过该过孔50并联的电源信号线30和辅助信号线601之间的导电性能。本实施例通过设置于第一隔区701与第二隔区702交叉位置处的过孔50，可以实现至少部分电源信号线30与辅助信号线601的并联连接，或者实现至少部分电源信号线30通过辅助信号线601与其他同类电源信号线的并联，有利于减小显示面板000在电源信号线30的延伸方向上的压降，进而有利于提升显示面板000的显示亮度均匀性。

可以理解的是，过孔50位于第一隔区701与第二隔区702交叉位置处，即位于电路组阵列中四个相邻的电路组200的对角区域，或者在图25所示视角下，位于同一电路组200的左上角、左下角、右上角或右下角对应的区域。本实施例将电路组200沿第一方向X和第二方向Y阵列排布，在实际制作过程中，在衬底基板10上按照阵列排布的方式形成对应的电路组200即可，制作方式简单。同时在任意四个相邻的电路组200的对角区域设置过孔50，可以通过该过孔50实现减小PVDD信号线301和PVEE信号线302阻抗的技术效果。可以进一步理解的是，本实施例并未示意显示面板000的剖面结构示意图，具体可参考图2、图9、图11中的显示面板的局部剖面结构示意图进行理解本实施例技术方案中的辅助信号线601与电源信号线30的连接关系，且本实施例的辅助走线层60的设计结构可参考上述实施例中的设计，具有上述实施例中的效果，本实施例在此不作赘述。

在一些可选实施例中，如图26所示，图26是本发明实施例提供的另一种衬底基板与像素电路层的平面结构示意图，当将过孔50设置在四个相邻的电路组80的对角区域时，不占用沿第一方向X相邻的两个电路组200之间的空间，也不占用沿第二方向Y相邻的两个电路组200之间的空间，因此与位于同一行的像素电路201电连接的各PVDD信号线301可通过一条沿第一方向X延伸的第一连接走线101实现电连接，从而实现各PVDD信号线301的并联连接；与位于同一行的像素电路201电连接的各PVEE信号线302也可通过一条沿第一方向X延伸的第二连接走线102实现电连接(为了清楚示意本实施例的连接结构，图26中仅示意出一条第一连接走线101和一条第二连接走线102)，从而实现各PVEE信号线302的并联连接；因此同样有利于在一定程度上减小PVDD信号线301和PVEE信号线302的阻抗，降低PVDD信号线301和PVEE信号线302从靠近驱动芯片的一侧到远离驱动芯片的一侧的压降，同样有利于改善显示面板000亮度不均的问题。

在一些可选实施例中，请结合参考图13-图18、图25和图26，本实施例中，沿第二方向Y，第一过孔501排布于不同的第二隔区702中，形成一个第一过孔列；沿第二方向Y，第二过孔502排布于不同的第二隔区702中，形成一个第二过孔列；同一条PVDD信号线301至少通过第一辅助连接线103和同一个第一过孔列内的多个第一过孔501与第一辅助信号线6011电连接，一个第一过孔501连接的第一辅助信号线6011通过第一辅助连接线103同时与第一过孔501两侧的两根PVDD信号线301电连接；同一条PVEE信号线302至少通过第二辅助连接线104和同一个第二过孔列内的多个第二过孔502与第二辅助信号线6012电连接，一个第二过孔502连接的第二辅助信号线6012通过第二辅助连接线104同时与第二过孔502两侧的两根PVEE信号线302电连接。

本实施例进一步解释说明了同一条PVDD信号线301可以通过第一辅助连接线103和同一个第一过孔列内的多个第一过孔501与第一辅助信号线6011电连接，同一条PVEE信号线302至少通过第二辅助连接线104和同一个第二过孔列内的多个第二过孔502与第二辅助信号线6012电连接，使一个第一过孔501连接的第一辅助信号线6011通过第一辅助连接线103同时与第一过孔501两侧的两根PVDD信号线301电连接，一个第二过孔502连接的第二辅助信号线6012通过第二辅助连接线104同时与第二过孔502两侧的两根PVEE信号线302电连接，有利于降低显示面板000的布线难度。

在一些可选实施例中，请继续参考图25和图26，本实施例中，第一辅助连接线103和第二辅助连接线104均位于第二隔区702中，第一辅助连接线103和第二辅助连接线104的延伸方向均与第一方向X相同。

本实施例进一步解释说明了用于同一条PVDD信号线301通过同一个第一过孔列内的多个第一过孔501与第一辅助信号线6011电连接的第一辅助连接线103、用于将同一条PVEE信号线302通过同一个第二过孔列内的多个第二过孔502与第二辅助信号线6012电连接的第二辅助连接线104可以均设置于第二隔区702中，由于电路组200的设计，将每四个像素电路201聚集排布，从而使得相邻两个电路组列200L之间的第一隔区701和相邻两个电路组行200H之间的第二隔区702均比较大，从而有足够的空间设置第一辅助连接线103和第二辅助连接线104，避免第一辅助连接线103和第二辅助连接线104与其他走线短接造成显示不良。

在一些可选实施例中，请继续参考图3和图25，本实施例中，像素电路201包括薄膜晶体管，位于同一电路组200内的不同像素电路201中的薄膜晶体管之间的最小距离为A，分别位于不同电路组200内的薄膜晶体管之间的最小距离为B，A＜B。

本实施例进一步解释说明了同一电路组200内的不同像素电路201中的薄膜晶体管之间的最小距离A小于不同电路组200内的薄膜晶体管之间的最小距离B，相当于压缩了同一电路组200中不同像素电路201之间的距离，将同一电路组200中的像素电路201进行聚集排布，从而增加了不同电路组200之间的距离，形成了第一隔区701和第二隔区702，用以设置过孔50，从而通过该过孔50，实现至少部分电源信号线30与辅助信号线601的并联连接，或者实现至少部分电源信号线30通过辅助信号线601与其他同类电源信号线30的并联，有利于减小显示面板000在电源信号线30的延伸方向上的压降，进而有利于提升显示面板000的显示亮度均匀性。可以理解的是，本实施例只需减小同一电路组200内不同像素电路201中薄膜晶体管之间的最小距离，无需改变各像素电路201内部的连接关系，从而实现了真正意义上的像素电路201的聚集排布设计。

需要说明的是，本实施例的图4示出了一个像素电路201包括2个薄膜晶体管的情形，需要说明的是，图4仅示出了一个像素电路201中2个薄膜晶体管的一种连接示意图，并不代表各个薄膜晶体管在显示面板000上的实际排布方式及距离。

在一些可选实施例中，请继续参考图25和图26，本实施例中，沿相邻的两个电路组200的排列方向，第一隔区701和第二隔区702的宽度均为D1，D1≥20μm。

本实施例进一步解释说明了第一隔区701和第二隔区702的宽度D1均设计大于或等于20μm，从而使得第一隔区701和第二隔区702能够提供足够大的空间用以设置过孔50，避免第一隔区701和第二隔区702的宽度过小而导致电源信号线30无法通过过孔50与辅助信号线601形成可靠电连接关系，因此，第一隔区701和第二隔区702的宽度均为D1，D1≥20μm的设计方式，有利于增大过孔50的孔径，从而有利于提高电源信号线30与辅助信号线601之间电连接的可靠性，进而确保辅助信号线601的设计能够有效降低电源信号线30的压降，以提升显示面板000的显示亮度均匀性。

在一些可选实施例中，请结合参考图1和图27，图27是图1的另一种A-A’剖面结构示意图，本实施例中，发光元件40沿第一方向X和第二方向Y阵列排布；沿第一方向X任意相邻的两个发光元件40的中心距离相等，沿第二方向Y任意相邻的两个发光元件40的中心距离相等。

本实施例进一步解释说明了发光元件40沿第一方向X和第二方向Y阵列均匀排布，即沿第一方向X任意相邻的两个发光元件40的中心距离相等，沿第二方向Y任意相邻的两个发光元件40的中心距离相等，从而在本实施例的显示面板000中，虽然与发光元件40一一对应电连接的像素电路201为聚集排布形成了各个电路组200的设计，但是发光元件40在显示面板000上还是呈现均匀排布的，发光元件40均匀排布的方式同样有利于与提升显示面板000的显示亮度均匀性。

在一些可选实施例中，请继续参考图5，本实施例中，过孔50的孔径为D2，且1μm≤D2≤1mm。

本实施例进一步解释说明了，过孔50的孔径为D2，且1μm≤D2≤1mm。当将过孔50的孔径设置为小于1μm时，孔径过小，不利于电源信号线30与辅助信号线601之间的可靠电连接；当将过孔50的孔径设置为大于1mm时，该孔径可能会过大，占用显示面板000的空间过大，不利于实现显示面板000其他例如像素电路201等结构的布设，不利于显示面板000上空间的合理利用。因此，本实施例将过孔50的孔径设置为1μm≤D2≤1mm，既有利于实现电源信号线30与辅助走线601之间的可靠电连接，还能合理利用显示面板000的空间，避免影响面板上其他结构的布设。

在一些可选实施例中，请参考图28，图28是本发明实施例提供的一种显示装置111的结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图28实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

本发明的显示面板在衬底基板的一侧设置有像素电路层，像素电路层包括多个像素电路，显示面板中的电源信号线与像素电路的电源输入端电连接，每个像素电路通过该电源输入端获取电源电压。发光元件与像素电路一一对应电连接，由像素电路来控制发光元件的发光。本发明通过为显示面板上衬底基板一侧的至少部分电源信号线并联其他信号走线，从而能够通过并联结构使与发光元件电连接的电源信号线的阻抗降低，进而有利于减小显示面板中电源信号线上的压降，减小显示面板在电源信号线的延伸方向对应的不同像素区域的亮度差异，能够提高显示面板的显示亮度均匀性的同时，有利于提升用户的视觉体验效果。并且本发明将辅助信号线设置在衬底基板远离像素电路层的一侧时，由于衬底基板的背面无电路布设，因此在衬底基板的背面有足够的空间来布设辅助信号线，而且辅助信号线的厚度也不受其他膜层结构影响，因此，相比于在衬底基板正面布设辅助信号线的方式，本发明在衬底基板背面布设辅助信号线，能够根据实际需要灵活设辅助信号线的宽度、长度及厚度等而不受其他因素的影响。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (22)

1.一种显示面板，其特征在于，包括：

衬底基板；

像素电路层，所述像素电路层位于所述衬底基板一侧，所述像素电路层包括多个阵列排布的像素电路，每个所述像素电路包括至少一个电源输入端，所述电源输入端与所述显示面板中的电源信号线电连接；

多个发光元件，所述发光元件位于所述像素电路层远离所述衬底基板一侧，所述发光元件与所述像素电路一一对应电连接；

多个过孔，所述过孔沿所述衬底基板的厚度方向贯穿所述衬底基板；

辅助走线层，所述辅助走线层位于所述衬底基板远离所述像素电路层一侧，所述辅助走线层包括至少一条辅助信号线；

所述电源信号线和所述辅助信号线通过所述过孔电连接；

其中，至少部分所述电源信号线与所述辅助信号线并联，或者通过所述辅助信号线与其他同类所述电源信号线并联。

2.根据权利要求1所述的显示面板，其特征在于，至少部分相邻的两个所述像素电路之间形成间隔区，所述过孔向所述衬底基板所在平面的正投影位于所述间隔区向所述衬底基板所在平面的正投影范围内。

3.根据权利要求1所述的显示面板，其特征在于，所述电源信号线包括多条PVDD信号线，所述PVDD信号线用于提供正性电源信号，所述PVDD信号线沿第一方向排布并沿第二方向延伸；所述辅助信号线包括第一辅助信号线，所述过孔包括多个第一过孔，所述显示面板上设置有驱动芯片，所述驱动芯片包括PVDD端；所述PVDD信号线至少通过所述第一过孔和所述第一辅助信号线与所述PVDD端或其他PVDD信号线电连接；

和/或，所述电源信号线包括多条PVEE信号线，所述PVEE信号线用于提供负性电源信号，所述PVEE信号线沿所述第一方向排布并沿所述第二方向延伸；所述辅助信号线包括第二辅助信号线，所述过孔包括多个第二过孔，所述显示面板上设置有驱动芯片，所述驱动芯片包括PVEE端；所述PVEE信号线至少通过所述第二过孔和所述第二辅助信号线与所述PVEE端或其他PVEE信号线电连接；

其中，所述第一方向和所述第二方向均与所述显示面板的出光面平行，且所述第一方向与所述第二方向相交。

4.根据权利要求3所述的显示面板，其特征在于，所述过孔阵列排布；其中，多个沿所述第一方向排布的所述过孔形成一个过孔行，多个所述过孔行沿所述第二方向排布；多个沿所述第二方向排布的所述过孔形成一个过孔列，多个所述过孔列沿所述第一方向排布；

所述过孔包括多个所述第一过孔和多个所述第二过孔，所述电源信号线包括多条所述PVDD信号线和多条所述PVEE信号线，所述辅助信号线包括多条所述第一辅助信号线和多条所述第二辅助信号线；沿所述第一方向，所述第一过孔和所述第二过孔交替设置，且沿所述第二方向，所述第一过孔和所述第二过孔交替设置。

5.根据权利要求4所述的显示面板，其特征在于，同一条所述PVDD信号线通过同一列的多个所述第一过孔与不同的所述第一辅助信号线电连接；

同一条所述PVEE信号线通过同一列的多个所述第二过孔与不同的所述第二辅助信号线电连接。

6.根据权利要求4所述的显示面板，其特征在于，同一条所述PVDD信号线通过同一列的多个所述第一过孔与同一条所述第一辅助信号线电连接；

同一条所述PVEE信号线通过同一列的多个所述第二过孔与同一条所述第二辅助信号线电连接。

7.根据权利要求4所述的显示面板，其特征在于，所述辅助走线层还包括第一总线和第二总线；

多条所述第一辅助信号线均连接至所述第一总线，多条所述第二辅助信号线均连接至所述第二总线。

8.根据权利要求7所述的显示面板，其特征在于，所述第一总线包括沿所述第一方向延伸的第一部、沿所述第二方向延伸的第二部和第三部，所述第二部和所述第三部在所述第一方向上相对设置，所述第一部两端分别与所述第二部和所述第三部连接形成所述第一总线；

所述第二总线包括沿所述第一方向延伸的第四部，所述第四部和所述第一总线的所述第一部在所述第二方向上相对设置；

所述第一辅助信号线的端部均与所述第一部连接，所述第二辅助信号线的端部均与所述第四部连接。

9.根据权利要求7所述的显示面板，其特征在于，

所述第一总线包括沿所述第一方向延伸的第一部、沿所述第二方向延伸的第二部，所述第一部和所述第二部连接形成L形的所述第一总线；

所述第二总线包括沿所述第一方向延伸的第三部、沿所述第二方向延伸的第四部，所述第三部和所述第四部连接形成L形的所述第二总线；

所述第一部和所述第三部在所述第二方向上相对设置，所述第二部和所述第四部在所述第一方向上相对设置；

所述第一辅助信号线的端部与所述第一部和所述第二部连接，所述第二辅助信号线的端部与所述第三部和所述第四部连接。

10.根据权利要求7所述的显示面板，其特征在于，所述衬底基板远离所述像素电路层一侧还设有辅助芯片，所述辅助芯片包括辅助PVDD端和辅助PVEE端；所述第一总线与所述辅助PVDD端连接，所述第二总线与所述辅助PVEE端连接。

11.根据权利要求7所述的显示面板，其特征在于，所述驱动芯片位于所述衬底基板远离所述辅助走线层的一侧，所述驱动芯片位置处还设有第一辅助孔和第二辅助孔，所述第一辅助孔和所述第二辅助孔均沿所述衬底基板的厚度方向贯穿所述衬底基板；

所述第一总线通过所述第一辅助孔与所述PVDD端连接，所述第二总线通过所述第二辅助孔与所述PVEE端连接。

12.根据权利要求4所述的显示面板，其特征在于，

所述第一方向和所述第二方向相互垂直，所述过孔阵列中斜方向相邻的过孔为同类过孔，所述斜方向包括相互垂直的第一斜方向和第二斜方向，在所述第一斜方向上相邻的所述第一过孔通过同一条所述第一辅助信号线连接，在所述第一斜方向上相邻的所述第二过孔通过同一条所述第二辅助信号线连接；

沿所述第二斜方向，所述第一辅助信号线与所述第二辅助信号线交替设置。

13.根据权利要求4所述的显示面板，其特征在于，

所述辅助信号线为沿所述第二方向延伸的折线状，折线状的所述辅助信号线包括多个拐点，所述拐点分别与两个不同所述过孔列中的同类过孔交叠。

14.根据权利要求4所述的显示面板，其特征在于，

所述辅助信号线为沿所述第二方向延伸的波浪状，波浪状的所述辅助信号线包括多个波峰点和波谷点，所述波峰点和波谷点分别与两个不同所述过孔列中的同类过孔交叠。

15.根据权利要求4所述的显示面板，其特征在于，

多个所述像素电路形成多个电路组，各所述电路组中分别包括至少四个所述像素电路；一个所述电路组至少包括两个沿所述第一方向排布的所述像素电路和两个沿所述第二方向排布的所述像素电路；

多个沿所述第一方向排布的所述电路组形成一个电路组行，多个所述电路组行沿所述第二方向排布；多个沿所述第二方向排布的所述电路组形成一个电路组列，多个所述电路组列沿所述第一方向排布；

相邻两个所述电路组列之间的区域为第一隔区，相邻两个所述电路组行之间的区域为第二隔区，所述过孔位于所述第一隔区与所述第二隔区交叉位置处。

16.根据权利要求15所述的显示面板，其特征在于，

沿所述第二方向，所述第一过孔排布于不同的所述第二隔区中，形成一个第一过孔列；沿所述第二方向，所述第二过孔排布于不同的所述第二隔区中，形成一个第二过孔列；

同一条所述PVDD信号线至少通过第一辅助连接线和同一个所述第一过孔列内的多个第一过孔与所述第一辅助信号线电连接，一个所述第一过孔连接的所述第一辅助信号线通过所述第一辅助连接线同时与所述第一过孔两侧的两根所述PVDD信号线电连接；

同一条所述PVEE信号线至少通过第二辅助连接线和同一个所述第二过孔列内的多个第二过孔与所述第二辅助信号线电连接，一个所述第二过孔连接的所述第二辅助信号线通过所述第二辅助连接线同时与所述第二过孔两侧的两根所述PVEE信号线电连接。

17.根据权利要求16所述的显示面板，其特征在于，所述第一辅助连接线和所述第二辅助连接线均位于所述第二隔区中，所述第一辅助连接线和所述第二辅助连接线的延伸方向均与所述第一方向相同。

18.根据权利要求15所述的显示面板，其特征在于，所述像素电路包括薄膜晶体管，位于同一所述电路组内的不同像素电路中的薄膜晶体管之间的最小距离为A，分别位于不同电路组内的薄膜晶体管之间的最小距离为B，A＜B。

19.根据权利要求15所述的显示面板，其特征在于，沿相邻的两个所述电路组的排列方向，所述第一隔区和所述第二隔区的宽度均为D1，D1≥20μm。

20.根据权利要求15所述的显示面板，其特征在于，所述发光元件沿所述第一方向和所述第二方向阵列排布；沿所述第一方向任意相邻的两个发光元件的中心距离相等，沿所述第二方向任意相邻的两个发光元件的中心距离相等。

21.根据权利要求1所述的显示面板，其特征在于，所述过孔的孔径为D2，且1μm≤D2≤1mm。

22.一种显示装置，其特征在于，包括权利要求1-21任一项所述的显示面板。

Images