KR20200106406A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200106406A
KR20200106406A KR1020190024916A KR20190024916A KR20200106406A KR 20200106406 A KR20200106406 A KR 20200106406A KR 1020190024916 A KR1020190024916 A KR 1020190024916A KR 20190024916 A KR20190024916 A KR 20190024916A KR 20200106406 A KR20200106406 A KR 20200106406A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
semiconductor light
insulating layer
emitting device
Prior art date
Application number
KR1020190024916A
Other languages
English (en)
Other versions
KR102206782B1 (ko
Inventor
최주찬
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190024916A priority Critical patent/KR102206782B1/ko
Priority to CN201980093620.5A priority patent/CN113519060B/zh
Priority to US17/436,262 priority patent/US20220165756A1/en
Priority to PCT/KR2019/016978 priority patent/WO2020179989A1/ko
Priority to EP19917921.9A priority patent/EP3937247A4/en
Publication of KR20200106406A publication Critical patent/KR20200106406A/ko
Application granted granted Critical
Publication of KR102206782B1 publication Critical patent/KR102206782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시 예에 따른 디스플레이 장치는, 기판, 상기 기판 상에 서로 이격되어 형성되는 전원 배선과 그라운드 배선, 상기 기판 상에 형성되고, 소스 단자가 상기 그라운드 배선과 전기적으로 연결되는 구동 TFT, 상기 기판 상에 형성되는 적어도 하나의 절연층, 및 상기 적어도 하나의 절연층 중 어느 하나와 상기 기판 사이에 서로 이격되어 형성되는 한 쌍의 조립 전극을 포함하고, 상기 한 쌍의 조립 전극은 어느 하나의 조립 전극에 전압이 인가됨에 따라 전기장을 발생한다.

Description

반도체 발광 소자를 이용한 디스플레이 장치{DISPLAY DEVICE USING SEMICONDUCTOR LIGHT EMITTING DIODE}
본 발명은 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
한편, 반도체 발광 소자를 이용한 디스플레이의 경우, 전사(transfer) 공정 시 화소들 각각에 해당하는 반도체 발광 소자를 기판에 결합하여야 하므로, 대화면 고화소 디스플레이의 구현이 상대적으로 어려울 수 있다. 따라서, 최근에는 유체 내로 투입된 반도체 발광 소자들을 전자기장을 이용하여 기판으로 이동시킨 후 조립하는 자가조립 방식이 개발되고 있다.
본 발명이 해결하고자 하는 과제는, 자가조립 방식에 따라 디스플레이 패널에 구현되는 조립 전극을 위한 효율적인 배선 공정이 구현된 디스플레이 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 장치는, 기판, 상기 기판 상에 서로 이격되어 형성되는 전원 배선과 그라운드 배선, 상기 기판 상에 형성되고, 소스 단자가 상기 그라운드 배선과 전기적으로 연결되는 구동 TFT, 상기 기판 상에 형성되는 적어도 하나의 절연층, 및 상기 적어도 하나의 절연층 중 어느 하나와 상기 기판 사이에 서로 이격되어 형성되는 한 쌍의 조립 전극을 포함하고, 상기 한 쌍의 조립 전극은 어느 하나의 조립 전극에 전압이 인가됨에 따라 전기장을 발생한다.
상기 한 쌍의 조립 전극 중 제1 조립 전극은 상기 전원 배선과 전기적으로 연결되고, 상기 한 쌍의 조립 전극 중 제2 조립 전극은 상기 그라운드 배선과 전기적으로 연결될 수 있다.
실시 예에 따라, 상기 한 쌍의 조립 전극은 상기 기판 상에 형성되고, 상기 제1 조립 전극은 상기 전원 배선으로부터 연장 형성되고, 상기 제2 조립 전극은 상기 그라운드 배선으로부터 연장 형성될 수 있다.
실시 예에 따라, 상기 적어도 하나의 절연층은, 상기 기판, 상기 전원 배선, 및 상기 그라운드 배선을 덮는 제1 절연층을 포함하고, 상기 제1 조립 전극, 상기 제2 조립 전극, 및 상기 소스 단자는 상기 제1 절연층 상에 형성되고, 상기 제1 조립 전극은, 상기 제1 절연층 중 상기 전원 배선 상에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고, 상기 제2 조립 전극은, 상기 소스 단자로부터 연장 형성되고, 상기 제1 절연층 중 상기 그라운드 배선 상에 형성된 식각 영역을 통해 상기 그라운드 배선과 전기적으로 연결될 수 있다.
실시 예에 따라, 상기 적어도 하나의 절연층은, 상기 제1 절연층, 상기 제1 절연층 상에 형성된 상기 소스 단자, 및 상기 제1 절연층을 덮는 제2 절연층, 및 상기 제2 절연층 상에 형성된 상기 제1 조립 전극과 상기 제2 조립 전극, 및 상기 제2 절연층을 덮는 제3 절연층을 포함하고, 상기 제1 조립 전극은, 상기 전원 배선 상의 상기 제1 절연층 및 상기 제2 절연층 각각에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고, 상기 제2 조립 전극은, 상기 그라운드 배선 상의 상기 제2 절연층에 형성된 식각 영역을 통해 상기 소스 단자 및 상기 그라운드 배선과 전기적으로 연결될 수 있다.
상기 디스플레이 장치는, 상기 적어도 하나의 절연층 상에 조립되는 반도체 발광 소자를 더 포함하고, 상기 반도체 발광 소자는, 상기 한 쌍의 조립 전극 상에 위치할 수 있다.
상기 디스플레이 장치는, 상기 적어도 하나의 절연층 상에 형성되는 격벽을 더 포함하고, 상기 격벽은 상기 반도체 발광 소자의 저면이 상기 적어도 하나의 절연층과 접하도록 일부 영역이 제거될 수 있다.
상기 디스플레이 장치는, 상기 반도체 발광 소자에 형성된 제1 전극과 상기 전원 배선을 전기적으로 연결하는 제1 배선, 및 상기 반도체 발광 소자에 형성된 제2 전극과 상기 구동 TFT의 드레인 단자를 전기적으로 연결하는 제2 배선을 더 포함할 수 있다.
실시 예에 따라, 상기 제1 배선은, 상기 전원 배선 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제1 트렌치 영역을 통해 상기 전원 배선과 전기적으로 연결되고, 상기 제2 배선은, 상기 드레인 단자 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제2 트렌치 영역을 통해 상기 드레인 단자와 전기적으로 연결될 수 있다.
실시 예에 따라, 상기 제1 배선 및 상기 제2 배선 각각은 투명 전극으로 구현될 수 있다.
실시 예에 따라, 상기 반도체 발광 소자는 자성체를 갖는 자성층을 포함할 수 있다.
본 발명의 실시 예에 따르면, 반도체 발광 소자의 자가조립을 위한 조립 전극이 TFT 구동 회로의 전원 배선 및 그라운드 배선과 연결됨으로써, 조립 전극으로 전압을 인가하기 위한 별도의 전원 배선이 패널에 구현되지 않을 수 있다. 이에 따라, 패널의 배선 구조가 복잡해지는 것이 방지되고, 배선으로 인한 노이즈가 절감될 수 있을 뿐만 아니라, 픽셀 내의 공간 활용도가 저하되는 것을 방지할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 반도체 발광 소자가 자가조립 방식에 의해 디스플레이 패널에 조립되는 방법의 일 실시 예를 개략적으로 나타내는 도면이다.
도 11은 도 10의 A 부분의 확대도이다.
도 12는 본 발명의 실시 예에 따른 디스플레이 패널의 회로 구성을 개략적으로 나타낸 도면이다.
도 13 내지 도 14는 도 12에 도시된 디스플레이 패널의 회로 구성에 따른 회로도이다.
도 15 내지 도 18은 본 발명의 실시 예에 따른 조립 전극의 다양한 배치 위치를 나타낸 예시도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
도 10은 반도체 발광 소자가 자가조립 방식에 의해 디스플레이 패널에 조립되는 방법의 일 실시 예를 개략적으로 나타내는 도면이고, 도 11은 도 10의 A 부분의 확대도이다.
도 10 내지 도 11에서는 반도체 발광 소자가 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 간략히 설명한다.
도 10 내지 도 11을 참조하면, 반도체 발광 소자(1100)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다.
반도체 발광 소자(1100)는 도 4에 도시된 수평형 반도체 발광 소자 또는 도 9에 도시된 수직형 반도체 발광 소자로 구현될 수 있다. 또한, 반도체 발광 소자(1100)는 자성체를 갖는 자성층(1150)을 포함할 수 있다. 상기 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광 소자(1100)는 자성층(1150)을 포함하므로, 조립 장치(1400)로부터 발생하는 자기장에 의해 디스플레이 패널(1000; 이하 '패널'로 정의)로 이동하여 상기 패널(1000)에 조립될 수 있다.
도 11에 도시된 플립된 반도체 발광 소자(1100)를 참조하면, 반도체 발광 소자(1100)의 자성층(1150)이 p형 반도체층(1130)의 상부에 배치된 것으로 도시되어 있으나, 반도체 발광 소자(1100)의 제조방법에 따라 자성층(1150)의 배치 위치는 변경될 수 있다.
한편, 반도체 발광 소자(1100)에는 반도체 발광 소자(1100)의 상면 및 측면을 둘러싸는 패시베이션 층(1170)이 형성될 수 있다. 패시베이션 층(1170)은 반도체 발광 소자(1100)가 성장 기판(미도시)에 연결된 상태에서 형성되므로, 반도체 발광 소자(1100)의 저면에는 패시베이션 층(1170)이 형성되지 않을 수 있다.
패시베이션 층(1170)은 실리카, 알루미나 등의 무기물 절연체를 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD), 스퍼터링(sputtering) 증착법 등을 통해 형성되거나, 포토레지스트(photoresist), 고분자 물질과 같은 유기물을 스핀 코팅(spin coating)하는 방법을 통해 형성될 수 있다.
한편, n형 반도체층(1110)에는 n형 전극이 연결될 수 있고, p형 반도체층(1130)에는 p형 전극이 연결될 수 있다. 이를 위해서는 n형 반도체층(1110) 및 p형 반도체층(1130)의 일부 영역이 외부로 노출되어야 한다. 따라서, 반도체 발광 소자(1100)가 패널(1000)에 조립된 이후의 디스플레이 장치의 제조 공정에서, 패시베이션 층(1170) 중 일부 영역이 식각될 수 있다.
반도체 발광 소자(1100)가 챔버(1300)에 투입된 후, 패널(1000)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 패널(1000)은 챔버(1300) 내로 투입될 수도 있다.
패널(1000)에는 조립될 반도체 발광 소자(1100) 각각에 대응하는 한 쌍의 조립 전극(1011, 1012)이 형성될 수 있다. 상기 조립 전극(1011, 1012)은 투명 전극(ITO)으로 구현되거나, 기타 일반적인 재료를 이용해 구현될 수 있다. 상기 조립 전극(1011, 1012)은 전압이 인가됨에 따라 전기장을 방출함으로써, 결합 홀(1001)로 투입된 반도체 발광 소자(1100)를 고정시킬 수 있다. 상기 조립 전극(1011, 1012) 간의 간격은 반도체 발광 소자(1100)의 폭 및 결합 홀(1001)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(1100)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 전극(1011, 1012) 상에는 절연층(1020)이 형성되어, 조립 전극(1011, 1012)을 유체(1200)로부터 보호하고, 조립 전극(1011, 1012)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 절연층(1020)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(1020)은, 반도체 발광 소자(1100)의 조립 시 조립 전극(1011, 1012)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(1100)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(1020)의 상부에는 격벽(1030)이 형성될 수 있다. 격벽(1030)의 일부 영역은 조립 전극(1011, 1012)의 상부에 위치하고, 나머지 영역은 패널(1000)의 상부에 위치할 수 있다.
예컨대, 패널(1000)의 제조 시, 절연층(1020) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(1100)들 각각이 패널(1000)에 결합 및 조립되는 결합 홀(1001)이 형성될 수 있다.
패널(1000)에는 반도체 발광 소자(1100)들이 결합되는 결합 홀(1001)이 형성되고, 결합 홀(1001)이 형성된 면은 유체(1200)와 접촉할 수 있다. 결합 홀(1001)은 반도체 발광 소자(1100)의 정확한 조립 위치를 가이드할 수 있다.
한편, 결합 홀(1001)은 대응하는 위치에 조립될 반도체 발광 소자(1100)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 결합 홀(1001)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
패널(1000)이 배치된 후, 자성체를 포함하는 조립 장치(1400)가 패널(1000)을 따라 이동할 수 있다. 조립 장치(1400)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 패널(1000)과 접촉한 상태로 이동할 수 있다. 실시 예에 따라서는, 조립 장치(1400)가 복수의 자성체를 포함하거나, 패널(1000)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1400)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1400)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(1100)는 조립 장치(1400) 및 패널(1000)을 향해 이동할 수 있다.
반도체 발광 소자(1100)는 조립 장치(1400)를 향해 이동 중, 결합 홀(1001)로 진입하여 패널(1000)과 접촉될 수 있다. 예컨대, 결합 홀(1001) 및/또는 반도체 발광 소자(1100)에는 반도체 발광 소자(1100)의 n형 반도체층(1110)이 패널(1000)과 접촉되기 위한 패턴이나 형상 등이 형성될 수 있다.
또한, 패널(1000)에 형성된 조립 전극(1011, 1012)에 의해 가해지는 전기장에 의해, 패널(1000)에 접촉된 반도체 발광 소자(1100)가 조립 장치(1400)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다만, 상기 자가조립 방식의 경우, 패널(1000)에는 전기장을 인가하여 반도체 발광 소자(1100)를 패널(1000)에 조립하는 조립 전극(1011, 1012)이 구현되어야 한다. 또한, 패널(1000)에는 조립 전극(1011, 1012)으로 전압을 인가하기 위한 별도의 배선이 필요할 수 있다. 이 경우, 상기 별도의 배선을 구현하기 위해서는 추가적인 공정이 필요하고, 배선의 구현에 따라 다른 회로에 노이즈가 발생하거나, 디스플레이 픽셀의 공간 활용도가 감소하는 문제가 발생할 수 있다.
상술한 문제를 해결하기 위한 본 발명의 실시 예에 따른 디스플레이 장치에 대해 이하 도 12 내지 도 18을 참조하여 설명한다.
도 12는 본 발명의 실시 예에 따른 디스플레이 패널의 회로 구성을 개략적으로 나타낸 도면이다.
도 12를 참조하면, 패널(1000)에는 반도체 발광 소자(1100)들로 구현되는 픽셀들 각각을 제어하는 구동 회로가 구현될 수 있다. 예컨대, 상기 구동 회로는 TFT (thin film transistor) 구동 회로로 구현될 수 있다.
TFT 구동 회로는 널리 공지된 구성으로서, 예컨대 TFT 구동 회로는 한 프레임 동안 전압을 공급하는 전원 배선(또는 드레인 배선(VDD; 1041)), 그라운드 배선(또는 소스 배선(VSS; 1042)), 픽셀에 대한 전압을 저장하는 커패시터(1070), 커패시터(1070)와 배선(1072)을 통해 연결되어, 커패시터(1070)에 저장된 전압에 기초하여 반도체 발광 소자(1100)로 흐르는 전류의 양을 조절하는 구동 TFT(1050), 픽셀 전체의 빛을 조절하는 스위치 TFT(1080), 픽셀에 전압을 인가하는 데이터 배선(VDATA; 1091), 및 스위치 TFT(1080)의 온/오프를 제어하는 게이트 배선(1092)을 포함할 수 있다.
전원 배선(1041)은 제1 컨택(1063)을 통해 반도체 발광 소자(1100)의 제1 전극(1112; 도 15 참조, 예컨대 n형 전극)과 연결될 수 있다. 구동 TFT(1050)의 드레인 단자(1051)는 제2 컨택(1064)을 통해 반도체 발광 소자(1100)의 제2 전극(1132; 도 15 참조, 예컨대 p형 전극)과 연결될 수 있다. 또한, 구동 TFT(1050)의 소스 단자(1052)는 제3 컨택(1066)을 통해 그라운드 배선(1042)과 연결될 수 있다. 도 15 내지 도 18에서 후술할 바와 같이, 제1 컨택(1063) 및 제2 컨택(1064)은 격벽(1030) 및 절연층(1020) 중 적어도 일부가 식각됨에 따라 형성되는 제1 트렌치 영역 및 제2 트렌치 영역을 의미할 수 있다.
한편, 제1 조립 전극(1011) 및 제2 조립 전극(1012)은 상부에서 바라볼 때 반도체 발광 소자(1100)와 일부 영역이 오버랩되도록 배치되어, 반도체 발광 소자(1100)를 패널(1000)에 고정시키기 위한 전기장을 효과적으로 인가할 수 있다. 특히, 제1 조립 전극(1011)의 일 단은 전원 배선(1041)과 연결되고, 제2 조립 전극(1012)의 일 단은 그라운드 배선(1042)과 연결될 수 있다. 이 경우, 반도체 발광 소자(1100)의 조립 공정에서, 전원 배선(1041)을 통해 제1 조립 전극(1011)에 소정 전압이 인가됨에 따라 제1 조립 전극(1011)과 제2 조립 전극(1012) 간에 전기장이 발생할 수 있다.
제1 조립 전극(1011)이 도 12에 도시된 다른 배선들(1091, 1092, 1072) 중 어느 하나에 연결되는 경우, 제1 조립 전극(1011)에 전압이 인가되기 위해서는 복수의 배선들에 전압이 인가되어야 한다. 즉, 본 발명의 실시 예에 따르면 제1 조립 전극(1011)은 전원 배선(1041)과 연결됨으로써 반도체 발광 소자(1100)의 조립 공정 시 보다 용이하게 전기장을 발생시킬 수 있다.
도 13 내지 도 14는 도 12에 도시된 디스플레이 패널의 회로 구성에 따른 회로도이다.
도 13을 참조하면, 반도체 발광 소자(1100)의 조립 공정 시, 전원 배선(1041)과 일 단이 연결된 제1 조립 전극(1011)으로 전압이 인가되면, 제1 조립 전극(1011)과 제2 조립 전극(1012) 사이에 전기장이 발생할 수 있다. 조립 장치(1400)의 자기장에 의해 패널(1000)의 결합 홀(1001)로 수용되는 반도체 발광 소자(1100)는, 상기 전기장에 의해 패널(1000)에 고정된 상태를 유지할 수 있다.
도 14를 참조하면, 반도체 발광 소자(1100)가 조립된 후 배선 연결 공정이 수행될 수 있다. 예컨대, 반도체 발광 소자(1100)의 제1 전극(1112; 도 15 참조)과 전원 배선(1041) 사이에는 제1 배선(1061)이 연결될 수 있다. 또한, 반도체 발광 소자(1100)의 제2 전극(1132; 도 15 참조)과 구동 TFT(1050)의 드레인 단자(1051) 사이에는 제2 배선(1062)이 연결될 수 있다. 이 때, 제1 조립 전극(1011) 또는 제2 조립 전극(1012)의 타단이 제1 배선(1061) 또는 제2 배선(1062)과는 연결되지 않으므로, 제1 조립 전극(1011) 및 제2 조립 전극(1012)은 제조 완료된 디스플레이 장치의 구동 시 반도체 발광 소자(1100) 및 TFT 구동 회로에 영향을 주지 않을 수 있다. 한편, 상기 제1 배선(1061) 및 상기 제2 배선(1062)은 투명 전극(ITO)으로 구현될 수 있다.
즉, 본 발명의 실시 예에 따르면, 반도체 발광 소자(1100)의 자가조립을 위한 조립 전극(1011, 1012)이 TFT 구동 회로의 전원 배선(1041) 및 그라운드 배선(1042)과 연결됨으로써, 조립 전극(1011, 1012)으로 전압을 인가하기 위한 별도의 전원 배선이 패널(1100)에 구현되지 않을 수 있다. 이에 따라, 패널(1100)의 배선 구조가 복잡해지는 것이 방지되고, 배선으로 인한 노이즈가 절감될 수 있을 뿐만 아니라, 픽셀 내의 공간 활용도가 저하되는 것을 방지할 수 있다.
도 15 내지 도 18은 본 발명의 실시 예에 따른 조립 전극의 다양한 배치 위치를 나타낸 예시도들이다.
도 15 내지 도 18을 참조하면, 조립 전극(1011, 1012)은 패널(1100)의 다양한 위치에 형성되어, 전원 배선(1041) 및 그라운드 배선(1042)과 연결될 수 있다.
먼저 도 15의 실시 예를 참조하면, 패널(1100)의 기판(1002) 상에는 전원 배선(1041) 및 그라운드 배선(1042)이 서로 이격되도록 배치될 수 있다. 또한, 기판(1002) 상에는 구동 TFT(1050)의 게이트 단자(1053)가 형성될 수 있다.
이 후, 기판(1002)의 상부, 전원 배선(1041), 그라운드 배선(1042), 및 게이트 단자(1053)를 덮는 제1 절연층(1021)이 형성될 수 있다.
제1 절연층(1021) 상에는 구동 TFT(1050)의 드레인 단자(1051) 및 소스 단자(1052)가 형성될 수 있다. 특히, 소스 단자(1052)는 제1 절연층(1021) 중 그라운드 배선(1042) 상의 일부 영역이 식각된 후 형성됨으로써, 소스 단자(1052)와 그라운드 배선(1042)이 전기적으로 연결될 수 있다.
또한, 전원 배선(1041) 상에 존재하는 제1 절연층(1021) 중 일부 영역이 식각되고, 식각된 영역에는 전원 배선(1041)과 전기적으로 연결되는 단자가 형성될 수 있다.
이 후, 제1 절연층(1021), 드레인 단자(1051), 소스 단자(1052)를 덮는 제2 절연층(1022) 및 제3 절연층(1023)이 형성될 수 있다. 제2 절연층(1022) 및 제3 절연층(1023) 각각은 제1 절연층(1021)과 동일 재질로 구현되거나, 절연층에 이용되는 기 공지된 각종 재질로 구현될 수 있다.
실시 예에 따라, 제3 절연층(1023) 중 드레인 단자(1051)와 소스 단자(1052) 사이의 영역 상부에는 게이트 단자(1052)가 형성될 수 있다. 이 경우, 기판(1002) 상에는 게이트 단자(1052)가 형성되지 않을 수도 있다.
한편, 전원 배선(1041) 및 그라운드 배선(1042) 상에 존재하는 제2 절연층(1022)과 제3 절연층(1023) 중 일부 영역들이 식각되고, 식각된 영역에는 전원 배선(1041)과 전기적으로 연결되는 단자 및 소스 단자(1052)와 전기적으로 연결되는 단자가 형성될 수 있다.
이 후, 제3 절연층(1023) 상에 제4 절연층(1024)이 형성될 수 있다. 제4 절연층(1024)은 제1 절연층(1021) 내지 제3 절연층(1023) 중 적어도 하나와 동일 재질로 구현되거나, 절연층에 이용되는 기 공지된 재질로 구현될 수 있다.
제4 절연층(1024) 상에는 제1 조립 전극(1011) 및 제2 조립 전극(1012)이 형성될 수 있다. 한편, 전원 배선(1041) 및 그라운드 배선(1042)에 존재하는 제4 절연층(1024) 중 일부 영역이 식각되고, 제1 조립 전극(1011)은 식각된 영역을 통해 전원 배선(1041)과 전기적으로 연결되도록 형성되며, 제2 조립 전극(1012)은 식각된 영역을 통해 그라운드 배선(1042)과 전기적으로 연결되도록 형성될 수 있다.
이 후, 제4 절연층(1024) 상에 제5 절연층(1025) 및 격벽(1030)이 형성될 수 있다. 그리고, 상기 격벽(1030) 중 반도체 발광 소자(1100)가 조립될 영역이 식각되어 결합 홀(1001)이 형성될 수 있다.
결합 홀(1001)이 형성된 패널(1000)은 도 10 내지 도 11에 도시된 바와 같이 유체(1200)가 수용된 챔버(1300) 상에 배치되고, 유체(1200) 내에 수용된 반도체 발광 소자(1100)는 결합 홀(1001)로 투입되어 패널(1000)에 조립될 수 있다. 상술한 바와 같이, 조립 전극(1011, 1012) 상에는 절연층(1025)이 형성됨으로써, 유체(1200)와 조립 전극(1011, 1012) 간의 접촉이 방지될 수 있다.
반도체 발광 소자(1100)가 패널(1000)에 조립된 후, 반도체 발광 소자(1100)의 전극 형성 공정이 수행될 수 있다. 예컨대, 반도체 발광 소자(1100)의 패시베이션 층(1170) 중 일부, 및 제2 반도체층(1130) 중 일부가 식각되어 제1 반도체층(1110) 및 제2 반도체층(1130)이 외부로 노출될 수 있다. 그리고, 노출된 제1 반도체층(1110) 상에 제1 전극(1112)이 형성되고, 제2 반도체층(1130) 상에 제2 전극(1132)이 형성될 수 있다.
전극 형성 공정이 수행된 후, 격벽(1030) 및 제5 절연층(1025) 중 전원 배선(1041) 상의 일부 영역이 식각되어 제1 트렌치 영역(또는 제1 컨택; 1063)이 형성되고, 제1 트렌치 영역(1063)을 통해 노출된 제1 조립 전극(1011)과 제1 전극(1112)을 연결하는 제1 배선(1061)이 형성될 수 있다. 제1 배선(1061)은 제1 조립 전극(1011)과 연결됨에 따라, 배선 전극(1041)과 전기적으로 연결될 수 있다.
또한, 격벽(1030), 제2 절연층(1022) 내지 제5 절연층(1025) 중 구동 TFT(1050)의 드레인 단자(1051) 상의 일부 영역이 식각되어 제2 트렌치 영역(또는 제2 컨택; 1064)이 형성될 수 있다. 이 후, 제2 트렌치 영역(1064)을 통해 노출된 드레인 단자(1051)와 제2 전극(1132)을 연결하는 제2 배선(1064)이 형성될 수 있다.
도 15에 도시된 실시 예의 경우, 조립 전극(1011, 1012)은 반도체 발광 소자(1100)와 가장 가까운 위치에 형성될 수 있으므로, 반도체 발광 소자(1100)에 전기장을 보다 효과적으로 인가할 수 있다. 이에 따라, 반도체 발광 소자(1100)의 조립율이 극대화될 수 있다.
한편, 도 15의 실시 예에 따르면 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위해 복수의 식각 공정이 수행되어야 한다.
이에 기초하여 도 16을 참조하면, 조립 전극(1011, 1012)은 제3 절연층(1023) 상에 형성될 수 있다. 이 경우, 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위한 식각 공정 횟수가 도 15에 비해 감소하므로, 조립 전극 형성을 위한 공정이 보다 효율화될 수 있다.
또한, 도 17의 실시 예를 참조하면, 조립 전극(1011, 1012)은 제1 절연층(1021) 상에 형성될 수도 있다. 이 경우, 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위한 추가적인 식각 공정이 불필요하므로, 도 15 및 도 16의 실시 예에 비해 조립 전극 형성을 위한 공정이 보다 더 효율화될 수 있다. 특히, 도 17의 실시 예에 따르면, 제2 조립 전극(1012)은 소스 단자(1052)로부터 연장되도록 형성될 수 있으므로, 소스 단자(1052)와 제2 조립 전극(1012)을 일 회의 공정으로 형성 가능하다.
또한, 도 18의 실시 예를 참조하면, 조립 전극(1011, 1012)은 기판(1002) 상에 곧바로 형성될 수도 있다. 이 경우, 도 17의 실시 예와 같이 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위한 식각 공정이 불필요하다. 특히, 도 18의 실시 예에 다르면, 제1 조립 전극(1011)은 전원 배선(1041)으로부터 연장되도록 형성되고, 제2 조립 전극(1012)은 그라운드 배선(1042)으로부터 연장되도록 형성될 수 있다. 즉, 제1 조립 전극(1011)과 전원 배선(1041)을 일 회의 공정으로 형성 가능하고, 제2 조립 전극(1012)과 그라운드 배선(1042)을 일 회의 공정으로 형성 가능한 바, 조립 전극의 형성 공정이 가장 효율적으로 이루어질 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 기판;
    상기 기판 상에 서로 이격되어 형성되는 전원 배선과 그라운드 배선;
    상기 기판 상에 형성되고, 소스 단자가 상기 그라운드 배선과 전기적으로 연결되는 구동 TFT(thin film transistor);
    상기 기판 상에 형성되는 적어도 하나의 절연층; 및
    상기 적어도 하나의 절연층 중 어느 하나와 상기 기판 사이에 서로 이격되어 형성되는 한 쌍의 조립 전극을 포함하고,
    상기 한 쌍의 조립 전극은 어느 하나의 조립 전극에 전압이 인가됨에 따라 전기장을 발생하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 한 쌍의 조립 전극 중 제1 조립 전극은 상기 전원 배선과 전기적으로 연결되고,
    상기 한 쌍의 조립 전극 중 제2 조립 전극은 상기 그라운드 배선과 전기적으로 연결되는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 한 쌍의 조립 전극은 상기 기판 상에 형성되고,
    상기 제1 조립 전극은 상기 전원 배선으로부터 연장 형성되고,
    상기 제2 조립 전극은 상기 그라운드 배선으로부터 연장 형성되는 디스플레이 장치.
  4. 제2항에 있어서,
    상기 적어도 하나의 절연층은,
    상기 기판, 상기 전원 배선, 및 상기 그라운드 배선을 덮는 제1 절연층을 포함하고,
    상기 제1 조립 전극, 상기 제2 조립 전극, 및 상기 소스 단자는 상기 제1 절연층 상에 형성되고,
    상기 제1 조립 전극은,
    상기 제1 절연층 중 상기 전원 배선 상에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고,
    상기 제2 조립 전극은,
    상기 소스 단자로부터 연장 형성되고,
    상기 제1 절연층 중 상기 그라운드 배선 상에 형성된 식각 영역을 통해 상기 그라운드 배선과 전기적으로 연결되는 디스플레이 장치.
  5. 제2항에 있어서,
    상기 적어도 하나의 절연층은,
    상기 기판, 상기 전원 배선, 및 상기 그라운드 배선을 덮는 제1 절연층;
    상기 제1 절연층 상에 형성된 상기 소스 단자, 및 상기 제1 절연층을 덮는 제2 절연층; 및
    상기 제2 절연층 상에 형성된 상기 제1 조립 전극과 상기 제2 조립 전극, 및 상기 제2 절연층을 덮는 제3 절연층을 포함하고,
    상기 제1 조립 전극은,
    상기 전원 배선 상의 상기 제1 절연층 및 상기 제2 절연층 각각에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고,
    상기 제2 조립 전극은,
    상기 그라운드 배선 상의 상기 제2 절연층에 형성된 식각 영역을 통해 상기 소스 단자 및 상기 그라운드 배선과 전기적으로 연결되는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 적어도 하나의 절연층 상에 조립되는 반도체 발광 소자를 더 포함하고,
    상기 반도체 발광 소자는,
    상기 한 쌍의 조립 전극 상에 위치하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 적어도 하나의 절연층 상에 형성되는 격벽을 더 포함하고,
    상기 격벽은 상기 반도체 발광 소자의 저면이 상기 적어도 하나의 절연층과 접하도록 일부 영역이 제거되는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 반도체 발광 소자에 형성된 제1 전극과 상기 전원 배선을 전기적으로 연결하는 제1 배선; 및
    상기 반도체 발광 소자에 형성된 제2 전극과 상기 구동 TFT의 드레인 단자를 전기적으로 연결하는 제2 배선을 더 포함하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1 배선은,
    상기 전원 배선 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제1 트렌치 영역을 통해 상기 전원 배선과 전기적으로 연결되고,
    상기 제2 배선은,
    상기 드레인 단자 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제2 트렌치 영역을 통해 상기 드레인 단자와 전기적으로 연결되는 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제1 배선 및 상기 제2 배선 각각은 투명 전극으로 구현되는 디스플레이 장치.
  11. 제6항에 있어서,
    상기 반도체 발광 소자는 자성체를 갖는 자성층을 포함하는 디스플레이 장치.
KR1020190024916A 2019-03-04 2019-03-04 디스플레이 장치 KR102206782B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190024916A KR102206782B1 (ko) 2019-03-04 2019-03-04 디스플레이 장치
CN201980093620.5A CN113519060B (zh) 2019-03-04 2019-12-04 使用半导体发光元件的显示装置
US17/436,262 US20220165756A1 (en) 2019-03-04 2019-12-04 Display apparatus using semiconductor light-emitting devices
PCT/KR2019/016978 WO2020179989A1 (ko) 2019-03-04 2019-12-04 반도체 발광 소자를 이용한 디스플레이 장치
EP19917921.9A EP3937247A4 (en) 2019-03-04 2019-12-04 DISPLAY APPARATUS USING SEMICONDUCTOR ELECTROLUMINESCENT DEVICES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190024916A KR102206782B1 (ko) 2019-03-04 2019-03-04 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200106406A true KR20200106406A (ko) 2020-09-14
KR102206782B1 KR102206782B1 (ko) 2021-01-25

Family

ID=72338699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190024916A KR102206782B1 (ko) 2019-03-04 2019-03-04 디스플레이 장치

Country Status (5)

Country Link
US (1) US20220165756A1 (ko)
EP (1) EP3937247A4 (ko)
KR (1) KR102206782B1 (ko)
CN (1) CN113519060B (ko)
WO (1) WO2020179989A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023106766A1 (ko) * 2021-12-06 2023-06-15 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2023171832A1 (ko) * 2022-03-10 2023-09-14 엘지전자 주식회사 디스플레이 장치
WO2023195801A1 (ko) * 2022-04-07 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2024058290A1 (ko) * 2022-09-16 2024-03-21 엘지전자 주식회사 디스플레이 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230108980A1 (en) * 2021-09-28 2023-04-06 Chris Shughrue Depletion modeling for estimating survey completeness by region
WO2023113148A1 (ko) * 2021-12-16 2023-06-22 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880244B2 (ja) * 1999-06-04 2007-02-14 キヤノン株式会社 発光装置
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
US20130001546A1 (en) * 2010-03-26 2013-01-03 Tsuyoshi Kamada Display device and method for producing array substrate for display device
CN105900209B (zh) * 2013-12-17 2018-03-23 应用材料公司 用于沉积设备的电极组件以及用于组装电极组件的方法
CN103840073B (zh) * 2014-03-13 2017-06-06 内蒙古华延芯光科技有限公司 倒装发光二极管器件及其制造方法
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN106571371B (zh) * 2015-10-09 2019-08-09 群创光电股份有限公司 阵列基板及其应用装置与组装方法
KR102699567B1 (ko) * 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102621668B1 (ko) * 2018-11-08 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023106766A1 (ko) * 2021-12-06 2023-06-15 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2023171832A1 (ko) * 2022-03-10 2023-09-14 엘지전자 주식회사 디스플레이 장치
WO2023195801A1 (ko) * 2022-04-07 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2024058290A1 (ko) * 2022-09-16 2024-03-21 엘지전자 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20220165756A1 (en) 2022-05-26
CN113519060A (zh) 2021-10-19
KR102206782B1 (ko) 2021-01-25
CN113519060B (zh) 2023-08-11
EP3937247A1 (en) 2022-01-12
WO2020179989A1 (ko) 2020-09-10
EP3937247A4 (en) 2022-11-23

Similar Documents

Publication Publication Date Title
US12074147B2 (en) Display device using semiconductor light-emitting element and manufacturing method therefor
KR102206782B1 (ko) 디스플레이 장치
KR102458007B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR102227085B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20190105537A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220367757A1 (en) Display device using micro-leds and method for manufacturing same
US20220399313A1 (en) Display device using micro led and method of manufacturing same
CN107210292B (zh) 使用半导体发光器件的显示装置及其制造方法
US20220246583A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20190117413A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102145016B1 (ko) 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
EP3993050A1 (en) Display apparatus using semiconductor light emitting device
KR20210063056A (ko) 발광 소자를 이용한 디스플레이 장치
KR20190092330A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20200095210A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
CN112567522B (zh) 使用半导体发光二极管的显示装置及其制造方法
KR20200006952A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200006843A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20230002836A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20230275200A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
US20230006102A1 (en) Display device using semiconductor light-emitting elements and method for manufacturing same
KR20240058074A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20240025027A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant