KR20130033450A - 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치 - Google Patents
미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치 Download PDFInfo
- Publication number
- KR20130033450A KR20130033450A KR1020137003368A KR20137003368A KR20130033450A KR 20130033450 A KR20130033450 A KR 20130033450A KR 1020137003368 A KR1020137003368 A KR 1020137003368A KR 20137003368 A KR20137003368 A KR 20137003368A KR 20130033450 A KR20130033450 A KR 20130033450A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- fine object
- electrode
- fine
- objects
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 206
- 239000000758 substrate Substances 0.000 claims abstract description 693
- 239000012530 fluid Substances 0.000 claims abstract description 134
- 230000008569 process Effects 0.000 claims abstract description 111
- 238000002360 preparation method Methods 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 230000005291 magnetic effect Effects 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 33
- 239000003302 ferromagnetic material Substances 0.000 claims description 22
- 230000000704 physical effect Effects 0.000 claims description 6
- 238000001962 electrophoresis Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 149
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 67
- 239000012535 impurity Substances 0.000 description 44
- 229910000859 α-Fe Inorganic materials 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 41
- 239000007788 liquid Substances 0.000 description 34
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 33
- 230000000694 effects Effects 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 25
- 229910002601 GaN Inorganic materials 0.000 description 23
- 230000005294 ferromagnetic effect Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000007429 general method Methods 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000001035 drying Methods 0.000 description 13
- TXECTBGVEUDNSL-UHFFFAOYSA-N 1-acetyloxyprop-2-enyl acetate Chemical compound CC(=O)OC(C=C)OC(C)=O TXECTBGVEUDNSL-UHFFFAOYSA-N 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 12
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 11
- 230000008901 benefit Effects 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 9
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 9
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 9
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 239000002070 nanowire Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000135309 Processus Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000004720 dielectrophoresis Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005293 ferrimagnetic effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D13/00—Electrophoretic coating characterised by the process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/479—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7565—Means for transporting the components to be connected
- H01L2224/75655—Means for transporting the components to be connected in a fluid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75723—Electrostatic holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
- H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
- H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Micromachines (AREA)
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
이 미세한 물체의 배치 방법은, 기판 준비 공정에서, 제1 전극(111)과 제2 전극(112)이 대향하는 장소에서 미세한 물체(120)가 배치되는 위치가 규정되는 기판(110)을 준비하고, 유체 도입 공정에서, 유체(121)를 기판(110) 위에 도입한다. 유체(121)는, 복수의 미세한 물체(120)를 포함한다. 미세한 물체(120)는, 유전체로 제작한 표면측 층(130)과 반도체로 제작한 이면측 층(131)을 배향 구조로서 갖는 다이오드 소자다. 그리고, 미세 물체 배치 공정에서, 제1 전극(111)과 제2 전극(112)의 사이에 교류 전압을 인가함으로써, 미세한 물체(120)를 유전 영동으로 제1 전극(111)과 제2 전극(112)이 대향하는 장소(A)에서 미리 정해진 위치이면서 또한 표면측 층(130)을 상향으로 배치한다.
Description
본 발명은, 미세한 물체를 기판 위에 배열하는 배치 방법 및 이 배치 방법에 의한 배열 장치, 상기 배치 방법을 사용해서 형성된 조명 장치, 표시 장치에 관한 것이다.
종래, 미세한 물체를 기판 위의 미리 정해진 위치에 배치하는 방법이, 특허 문헌 1(미국 특허 제6536106호 명세서)에 개시되어 있다.
이 특허 문헌 1에서는, 도 58에 도시한 바와 같이, 좌측 전극(9950) 및 우측 전극(9953)이 패터닝된 기판(9970) 위에 나노 와이어(9925)를 포함한 절연성의 매체(액체)를 도입하고, 좌측 전극(9950)과 우측 전극(9953)의 사이에 전압을 인가한다. 이 전압에 의해 발생한 전계가 나노 와이어(9925)에 작용함으로써, 소위 유전 영동 효과가 발생해서 2개의 전극의 손가락 형상 부분(9955)을 가교하도록 나노 와이어(9925)가 배치된다. 이와 같이 하여, 미세한 물체인 나노 와이어(9925)를 기판(9970) 위의 미리 정해진 위치에 배치하는 것이 가능하게 되었다.
그러나, 상기 종래 기술에서는, 미세한 물체의 위치를 제어할 수는 있었지만, 그 방향을 제어할 수 없었다. 구체적으로는, 도 58에서는 막대 형상의 나노 와이어(9925)는 그 내부의 구조가 나타나 있지 않고, 균일한 것으로서 그려져 있지만, 나노 와이어(9925)의 2 단부를 각각 제1 단부 및 제2 단부라고 구별했을 경우, 예를 들어 제1 단부가 도 58에서 위가 될지 아래가 될지는 단지 우연에 의해 결정되며, 그것을 제어할 수는 없었다.
따라서, 본 발명의 과제는, 미세한 물체의 위치 및 방향을 제어해서 기판 위에 배치할 수 있는 미세한 물체의 배치 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명의 미세한 물체의 배치 방법은, 미세한 물체가 배치되는 위치가 규정되는 기판을 준비하는 기판 준비 공정과, 상기 미세한 물체를 포함하는 유체를 상기 기판 위에 도입하는 유체 도입 공정과, 상기 기판 위에 도입된 유체에 포함되는 상기 미세한 물체를, 전자기력에 의해, 상기 기판 위에서 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배치하는 미세 물체 배치 공정을 구비하고, 상기 미세한 물체는, 물성 혹은 형상 중 적어도 한쪽이 서로 상이한 복수의 부분을 갖고, 또한, 상기 미세한 물체와 상기 기판 중 적어도 상기 미세한 물체는, 상기 물성 혹은 형상 중 적어도 한쪽이 서로 상이한 복수의 부분의 상기 기판에 대한 배치에 의해 규정되는 상기 미세한 물체의 방향을 상기 기판 위에서 미리 정해진 방향으로 배치하기 위한 배향 구조를 갖고 있는 것을 특징으로 하고 있다.
본 발명에 의하면, 종래의 유전 영동을 사용한 방법에서는 불가능했던, 미세한 물체를 기판 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치하는 것이 가능해진다. 또한, 본 발명의 배치 방법은, 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래의 일반적인 방법과 비교해서, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요해서, 저비용으로 용이하게 배열하는 것이 가능해진다.
또한, 일 실시 형태는, 상기 기판 준비 공정에서는, 제1 전극과 제2 전극이 미리 형성된 기판을 준비하고, 상기 미세 물체 배치 공정에서는, 상기 기판에 형성된 상기 제1 전극과 제2 전극의 사이에 전압을 인가함으로써, 상기 미세한 물체를 상기 제1 전극과 제2 전극이 대향하는 장소에서 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배치한다.
이 실시 형태에 따르면, 상기 기판에 미리 원하는 패턴으로 형성된 제1 및 제2 전극에 전압을 인가함으로써, 상기 미세한 물체를 상기 제1 전극과 제2 전극이 대향하는 장소에서 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배치할 수 있다.
또한, 이 실시 형태에서는, 상기 제1 전극 및 제2 전극에 의해, 기판 위에 미세한 물체가 배열하는 영역을 자유롭게 규정할 수 있다. 또한, 상기 구성에서 기판 위에 미세한 물체를 배치하는 방법은, 배열하는 미세한 물체의 개수가 많은 경우라도, 상기 제1 전극 및 제2 전극이 대향하는 장소를 다수 형성하기만 하면 되며, 배치 공정에 필요한 시간이나 비용은 거의 변함없다. 나아가, 전압을 조정함으로써, 기판과 미세한 물체에 작용하는 힘을 자유롭게 변화시킬 수 있으므로, 배치의 수율을 향상하는 데 매우 적합하다.
또한, 일 실시 형태에서는, 상기 기판은 투명 기판이며, 상기 투명 기판의 한쪽 면에 반도체막이 형성되고, 상기 기판 준비 공정에서는, 상기 투명 기판의 다른 쪽 면에 입사 영역이 임의의 패턴으로 설정된 광을 입사시키고, 상기 광이 입사하고 있는 동안에, 상기 광이 입사하고 있는 부분의 상기 반도체막을 선택적으로 저 저항화시킴으로써 상기 선택적으로 저 저항화된 상기 반도체막을 상기 제1 전극과 제2 전극으로서 상기 기판에 형성하고, 상기 미세 물체 배치 공정에서는, 상기 기판에 형성된 상기 제1 전극과 제2 전극의 사이에 전압을 인가함으로써, 상기 미세한 물체를 상기 제1 전극과 제2 전극이 대향하는 장소에서 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배치한다.
이 실시 형태에 따르면, 기판에 미리 전극을 패터닝할 필요가 없고, 투명한 기판 위에 상기 반도체막을 퇴적해 두면 된다. 이로 인해, 전극을 기판에 패터닝하기 위한 포토리소그래피 공정 및 에칭 공정을 생략할 수 있어서 공정이 간략화된다.
또한, 일 실시 형태에서는, 상기 미세한 물체는, 자화된 강자성체를 갖고, 상기 기판은, 자장 발생부를 갖고, 상기 강자성체가 상기 미세한 물체의 배향 구조를 구성함과 함께 상기 자장 발생부가 상기 기판의 배향 구조를 구성하고 있고, 상기 미세 물체 배치 공정에서는, 상기 자장 발생부가 발생하는 자장에 의해, 상기 미세한 물체를 상기 자장 발생부에 의한 자장이 발생하는 장소에서 규정되는 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배치한다.
이 실시 형태에 따르면, 상기 기판이 갖는 자장 발생부가 발생하는 자장에 의해, 상기 미세한 물체를 상기 자장 발생부에 의한 자장이 발생하는 장소에서 규정되는 상기 기판 위의 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배치할 수 있다.
또한, 일 실시 형태에서는, 상기 미세한 물체는, 유전율이 서로 다른 표면측의 부분과 이면측의 부분을 갖고, 상기 표면측의 부분과 이면측의 부분이 상기 배향 구조를 구성하고 있다.
이 실시 형태에 따르면, 상기 기판 위에 상기 미세한 물체의 위치 및 방향(표리)을 제어해서 배치할 수 있다. 이와 같은 구성에 의하면, 기판 그 밖에 배향 구조를 갖게 하지 않고, 높은 수율로 간이하게 기판 위에 미세한 물체를 미리 정해진 위치에 미리 정해진 방향으로 배치시킬 수 있다.
또한, 일 실시 형태에서는, 상기 미세한 물체의 상기 표면측의 부분과 이면측의 부분은, 한쪽 부분의 재질이 금속이고, 다른 쪽 부분의 재질이 반도체다.
이 실시 형태에 따르면, 상기 미세한 물체의 표면측의 부분과 이면측의 부분의 유전율의 차를 효과적으로 크게 하여, 상기 미세한 물체를 미리 정해진 방향으로 높은 확률로 배치할 수 있다.
또한, 일 실시 형태에서는, 상기 미세한 물체의 상기 표면측의 부분과 이면측의 부분은, 한쪽 부분의 재질이 반도체이며, 다른 쪽 부분의 재질이 유전체다.
이 실시 형태에 따르면, 상기 미세한 물체의 표면측의 부분과 이면측의 부분의 유전율의 차를 효과적으로 크게 하여, 상기 미세한 물체를 미리 정해진 방향으로 높은 확률로 배치할 수 있다. 나아가, 상기 표면의 부분과 이면의 부분의 재질은, 한쪽이 반도체이므로, 상기 미세한 물체에 다양한 종류의 반도체 디바이스를 형성하여, 다양한 기능을 부가할 수 있다.
또한, 일 실시 형태에서는, 상기 미세한 물체는, 상기 미리 정해진 위치에서의 상기 제1 전극과 제2 전극 각각에 대응하는, 서로 다른 크기의 두 개의 부분을 갖고, 상기 기판은, 상기 제1 전극과 제2 전극이 대향하는 장소에서 상기 제1 전극의 대향 부분과 상기 제2 전극의 대향 부분이 대향함과 함께, 상기 제1 전극의 대향 부분의 폭 치수와 상기 제2 전극의 대향 부분의 폭 치수가 상이하고, 상기 미세한 물체의 상기 서로 다른 크기의 두 개의 부분이 상기 미세한 물체의 배향 구조를 구성하고, 서로 폭 치수가 다른 상기 제1 전극의 대향 부분과 상기 제2 전극의 대향 부분이 상기 기판의 배향 구조를 구성하고 있다.
이 실시 형태에 따르면, 상기 미세한 물체가 갖는 배향 구조와 상기 기판이 갖는 배향 구조의 조합에 의해, 상기 미세한 물체를 상기 기판 위에 배치할 때의 방향을 유효하게 제어하여, 상기 미세한 물체를 상기 기판 위의 미리 정해진 위치에 미리 정해진 방향으로 수율 좋게 배치하는 것이 가능해진다.
또한, 일 실시 형태에서는, 상기 미세한 물체는, 유전율이 서로 다른 표면측의 부분과 이면측의 부분을 갖고, 또한, 상기 미리 정해진 위치에서의 상기 제1 전극과 제2 전극 각각에 대응하는, 서로 다른 크기의 두 개의 부분을 갖고, 상기 기판은, 상기 제1 전극과 제2 전극이 대향하는 장소에서 상기 제1 전극의 대향 부분과 상기 제2 전극의 대향 부분이 대향함과 함께, 상기 제1 전극의 대향 부분의 폭 치수와 상기 제2 전극의 대향 부분의 폭 치수가 상이하고, 상기 미세한 물체의 상기 유전율이 서로 다른 표면측의 부분과 이면측의 부분, 및 상기 서로 다른 크기의 두 개의 부분이 상기 미세한 물체의 배향 구조를 구성하고, 서로 폭 치수가 다른 상기 제1 전극의 대향 부분과 상기 제2 전극의 대향 부분이 상기 기판의 배향 구조를 구성하고 있다.
이 실시 형태에 따르면, 상기 기판 위에 상기 미세한 물체의 위치 및 방향(표리를 포함함)을 제어해서 배치할 수 있다.
또한, 일 실시 형태에서는, 상기 미세 물체 배치 공정에서는, 상기 기판 위에 도입된 상기 미세한 물체를 포함하는 유체를 상기 기판에 대하여 유동시킨다.
이 실시 형태에 따르면, 바람직하지 않은 방향으로 상기 기판 위에 배치하려고 하는 상기 미세한 물체를 흘려버리고, 바람직한 방향(미리 정해진 방향)인 경우에만 상기 미세한 물체를 기판 위에 배치시킬 수 있다. 따라서, 보다 수율 좋게 미세한 물체의 방향을 제어할 수 있다.
또한, 일 실시 형태에서는, 상기 미세한 물체가 갖는 배향 구조는, 상기 미세한 물체가 자화된 강자성체를 구비하는 것이며, 상기 미세 물체 배치 공정에서는, 외부 자장에 의해 상기 미세한 물체를 상기 미리 정해진 방향으로 정렬시킨다.
이 실시 형태에 따르면, 상기 기판 위에 상기 미세한 물체의 위치 및 방향을 제어해서 배치할 수 있다. 이와 같은 구성에 의하면, 상기 기판에 배향 구조를 갖게 하지 않고, 높은 수율로 간이하게 기판 위에 미세한 물체를 미리 정해진 위치에 미리 정해진 방향으로 배치시킬 수 있다. 또한, 상기 미세 물체 배치 공정에서, 미세한 물체를 미리 정해진 방향으로 정렬시킬 때의 수율을 향상하기 위해서, 미세한 물체를 포함하는 유체를 기판에 대하여 유동시킬 필요가 없다. 그로 인해, 유체의 흐름에 의해 미세한 물체의 방향이 흐트러지지 않기 때문에, 매우 수율 좋게 미세한 물체의 방향을 정렬시켜서 기판 위에 배치할 수 있다.
또한, 일 실시 형태에서는, 상기 외부 자장은, 상기 기판의 표면에 대하여 대략 평행한 방향이다.
이 실시 형태에 따르면, 상기 기판의 표면과 수평인 축 방향의 방향에 대해서, 상기 미세한 물체의 방향을 제어하여 상기 기판 위의 미리 정해진 위치에 배치하는 것이 가능해진다.
또한, 일 실시 형태에서는, 상기 외부 자장은, 상기 기판의 표면에 대하여 대략 수직의 방향이다.
이 실시 형태에 따르면, 상기 기판의 표면과 수직인 축 방향의 방향에 대해서, 상기 미세한 물체의 방향을 제어하여 상기 기판 위의 미리 정해진 위치에 배치하는 것이 가능해진다. 즉, 상기 미세한 물체의 표리의 방향을 정렬시켜서, 상기 기판 위의 미리 정해진 위치에 배치할 수 있다.
또한, 일 실시 형태에서는, 상기 미세한 물체가 갖는 배향 구조는, 상기 미세한 물체가 자화된 강자성체를 구비하는 것이며, 상기 기판도 배향 구조를 갖고, 이 기판의 배향 구조는, 상기 기판 위의 상기 미리 정해진 위치에 대응해서 자화된 강자성체가 형성되어 있는 것이다.
이 실시 형태에 따르면, 상기 미세한 물체가 갖는 배향 구조와 상기 기판이 갖는 배향 구조의 조합에 의해, 상기 미세한 물체가 기판 위에 배치될 때의 방향을 유효하게 제어하여, 상기 미세한 물체를 상기 기판 위의 미리 정해진 위치에 미리 정해진 방향으로 수율 좋게 배치하는 것이 가능해진다. 또한, 상기 미세 물체 배치 공정에서, 상기 미세한 물체를 미리 정해진 방향으로 정렬시킬 때의 수율을 향상시키기 위해서, 상기 미세한 물체를 포함하는 유체를 기판에 대하여 유동시킬 필요가 없다. 그로 인해, 유체의 흐름에 의해 상기 미세한 물체의 방향이 흐트러지지 않기 때문에, 매우 수율 좋게 미세한 물체의 방향을 정렬시켜서 기판 위에 배치할 수 있다.
또한, 일 실시 형태에서는, 상기 기판 위에는 복수의 상기 미리 정해진 위치가 규정되어, 상기 기판 위에 복수의 상기 미세한 물체를 배치한다.
이 실시 형태에 따르면, 본 발명의 효과가 특히 현저해진다. 왜냐하면, 기판 위에 미세한 물체를 복수 배치하는 경우는, 매니퓰레이터 등을 사용하는 종래 일반적인 방법에서는, 미세한 물체의 개수에 대략 비례한 비용과 시간을 필요로 하지만, 본 발명을 사용하면, 비용이나 시간은 미세한 물체의 개수에 거의 의존하지 않는다.
또한, 일 실시 형태의 배열 장치는, 상기의 미세한 물체의 배치 방법을 사용해서 상기 기판 위에 상기 미세한 물체를 배치하는 배열 장치이며, 상기 미세한 물체를 포함하는 유체를 상기 기판 위에 도입하는 유체 도입부와, 상기 기판에 형성된 제1 전극과 제2 전극의 사이에 전자기력을 인가하는 전자기력 인가부를 구비한다.
이 실시 형태에 따르면, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 실제로 행하는 배열 장치다. 따라서, 종래의 유전 영동을 사용한 방법에서는 불가능했던, 미세한 물체를 기판 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치할 수 있다. 또한, 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래 일반적인 방법을 사용한 배열 장치와 비교하여, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요해서, 저비용으로 용이하게 배열하는 것이 가능해진다.
특히, 기판 위에 미세한 물체를 복수 배치하는 경우는, 매니퓰레이터 등을 사용하는 종래 일반적인 방법을 사용하는 배열 장치에 대한 우위성이 두드러지고 있다. 예를 들어, 매니퓰레이터로 미세한 물체를 10개 배열하는 수고는, 1개 배열할 경우의 수고의 약 10배가 된다. 한편, 본 실시 형태의 배열 장치에서는, 수고나 비용은 배열하는 미세한 물체의 개수에 거의 의존하지 않는다.
또한, 일 실시 형태의 조명 장치는, 상기의 미세한 물체의 배치 방법을 사용해서 제작되며, 상기 미세한 물체는 발광 다이오드다.
이 실시 형태에 따르면, 복수의 미세한 발광 다이오드를 기판 위에 다수 배치한 발광 기판을 용이하게 실현할 수 있기 때문에, 1개 또는 복수 개의 발광 다이오드를 배치한 발광 기판을 사용하는 경우에 비해 이하의 효과를 얻을 수 있다. 우선, 1개 1개의 발광 다이오드의 발광 면적이 작고, 또한 그것들이 기판 위에 분산되어 있으므로, 발광에 수반하는 열의 발생 밀도가 작으며, 또한, 균등하게 할 수 있다. 한편, 통상의 발광 다이오드는, 발광 면적이 크므로(1mm2에 달하는 경우도 있으므로), 발광에 수반하는 열의 발생 밀도가 커서, 발광층이 고온으로 되어 발광 효율이나 신뢰성에 영향을 주고 있다. 복수의 미세한 발광 다이오드를 기판 위에 배치함으로써, 발광 효율을 향상해서 신뢰성을 향상시킬 수 있다.
이 복수의 미세한 발광 다이오드를 구비한 조명 장치는, 미세한 물체를 기판 위에 배치하는 방법을 사용해서 제작하므로, 그 방향(극성)을 정렬시켜서 배치할 수 있다. 그로 인해, 모든 발광 다이오드를 직류 구동에 의해 효율적으로 발광시킬 수 있다. 방향을 정렬시켜서 배열할 수 없는 종래의 방법에서는, 약 절반의 미세한 발광 다이오드는 발광하지 않게 된다.
또한, 본 실시 형태는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 사용해서 제작하므로, 배치를 위한 프로세스가 매우 저비용이라는 이점을 갖는다.
또한, 일 실시 형태의 표시 장치는, 상기의 미세한 물체의 배치 방법을 사용해서 제작되며, 상기 미세한 물체는 발광 다이오드다.
이 실시 형태에 따르면, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 사용하고 있다. 본 발명의 미세한 물체를 기판 위에 배치하는 방법은, 미세한 물체를 기판 위의 미리 정해진 위치에 미리 정해진 방향으로 배치할 수 있으므로, 표시 장치를 제작하기에 적합하다. 또한, 본 실시 형태는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 사용해서 제작하므로, 배치를 위한 프로세스가 매우 저비용이라는 이점을 갖는다.
본 발명의 미세한 물체의 배치 방법에 의하면, 종래의 유전 영동을 사용한 방법에서는 불가능했던, 미세한 물체를 기판 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치하는 것이 가능해진다. 또한, 본 발명의 배치 방법은, 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래의 일반적인 방법과 비교하여, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요해서, 저비용으로 용이하게 배열하는 것이 가능해진다.
도 1은 본 발명의 미세한 물체의 배치 방법의 제1 실시 형태에서 준비하는 기판의 평면도다.
도 2는 상기 제1 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 3a는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3b는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3c는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3d는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3e는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 4는 도 1의 I-I선 단면에서 기판(110) 위에 액체(121)가 도입된 모습을 도시하는 단면도다.
도 5는 상기 제1 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가하는 모습을 도시하는 모식도다.
도 6은 상기 제1 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 인가하는 전압의 파형을 나타내는 파형도다.
도 7은 상기 제1 실시 형태에 의해 기판 위에 미세한 물체를 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배열한 모습을 도시하는 평면도다.
도 8은 도 7의 I-I선 단면도다.
도 9a는 상기 제1 실시 형태의 미세 물체 배치 공정 후, 기판 위에 배치된 미세한 물체(120)에 배선하는 배선 공정을 설명하는 도면이다.
도 9b는 상기 제1 실시 형태의 미세 물체 배치 공정 후, 기판 위에 배치된 미세한 물체에 배선하는 배선 공정을 설명하는 도면이다.
도 9c는 상기 제1 실시 형태의 미세 물체 배치 공정 후, 기판 위에 배치된 미세한 물체에 배선하는 배선 공정을 설명하는 도면이다.
도 10은 본 발명의 미세한 물체의 배치 방법의 제2 실시 형태에서 준비하는 기판의 평면도다.
도 11a는 상기 제2 실시 형태에서 배치하는 미세한 물체의 제1 예의 사시도다.
도 11b는 상기 제2 실시 형태에서 배치하는 미세한 물체의 제2 예의 사시도다.
도 12a는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12b는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12c는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12d는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12e는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 13은 도 10의 II-II선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 14는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가하는 모습을 도시하는 모식도다.
도 15a는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15b는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15c는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15d는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15e는 도 15a에 대응하는 단면도다.
도 15f는 도 15b에 대응하는 단면도다.
도 15g는 도 15c에 대응하는 단면도다.
도 15h는 도 15d에 대응하는 단면도다.
도 16은 상기 제2 실시 형태에 의해 기판 위에 미세한 물체를 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배열한 모습을 도시하는 평면도다.
도 17은 도 16의 XI-XI선 단면도다.
도 18은 본 발명의 미세한 물체의 배치 방법의 제3 실시 형태에서 준비하는 기판의 평면도다.
도 19는 상기 제3 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 20a는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20b는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20c는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20d는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20e는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20f는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 21은, 도 18의 III-III선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 22는 상기 제3 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가함과 함께 기판 표면과 평행한 외부 자장을 인가하는 모습을 도시하는 모식도다.
도 23은 상기 제3 실시 형태의 미세 물체 배치 공정에 의해 제1, 제2 전극간에 미세한 물체가 방향을 정렬시켜서 배열된 모습을 도시하는 평면도다.
도 24는 도 23의 III-III선 단면도다.
도 25는 본 발명의 미세한 물체의 배치 방법의 제4 실시 형태에서 준비하는 기판의 평면도다.
도 26은 상기 제4 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 27a는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27b는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27c는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27d는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27e는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27f는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27g는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 28은 도 25의 IV-IV선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 29는 상기 제4 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가함과 함께 기판 표면과 수직인 외부 자장을 인가하는 모습을 도시하는 모식도다.
도 30은 상기 제4 실시 형태에서의 미세 물체 배치 공정에 의해 제1, 제2 전극간에 미세한 물체가 방향을 정렬해서 배열된 모습을 도시하는 평면도다.
도 31은 도 30의 IV-IV선 단면도다.
도 32는 본 발명의 미세한 물체의 배치 방법의 제5 실시 형태에서 준비하는 기판의 평면도다.
도 33은 상기 제5 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 34는, 도 32의 V-V선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 35는 상기 제5 실시 형태에서의 미세 물체 배치 공정에 의해 제1, 제2 전극간에 미세한 물체가 방향을 정렬하여 배열된 모습을 도시하는 평면도다.
도 36은 도 35의 V-V선 단면도다.
도 37a는 본 발명의 미세한 물체의 배치 방법의 제6 실시 형태의 기판 준비 공정에서 준비하는 기판을 도시하는 단면도다.
도 37b는 상기 제6 실시 형태의 액체 도입 공정을 설명하는 단면도다.
도 37c는 상기 제6 실시 형태의 전극 형성 공정을 설명하는 단면도다.
도 38은 본 발명의 미세한 물체의 배치 방법의 제7 실시 형태에서 준비하는 기판의 평면도다.
도 39는 상기 제7 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 40은 상기 미세한 물체의 단면도다.
도 41은 도 38의 VI-VI선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 42는 상기 제7 실시 형태에서의 미세 물체 배치 공정에서 발생시키는 자장에 의해 미세한 물체가 방향을 정렬하는 모습을 도시하는 단면도다.
도 43은 상기 제7 실시 형태에서의 미세 물체 배치 공정에 의해 미세한 물체가 방향을 정렬하여 배열된 모습을 도시하는 평면도다.
도 44는 도 43의 VI-VI선 단면도다.
도 45는 본 발명의 제8 실시 형태의 배열 장치(700)를 모식적으로 도시하는 도다.
도 46은 상기 배열 장치(700)가 미세한 물체 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
도 47은 본 발명의 제9 실시 형태의 배열 장치(800)를 모식적으로 도시하는 도다.
도 48은 상기 배열 장치(800)가 미세한 물체 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
도 49는 본 발명의 제10 실시 형태의 배열 장치(900)를 모식적으로 도시하는 도다.
도 50은 상기 배열 장치(900)가 미세한 물체 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
도 51은 본 발명의 제11 실시 형태의 배열 장치(1500)를 모식적으로 도시하는 도다.
도 52는 본 발명의 제12 실시 형태의 조명 장치인 LED 전구(1000)의 측면도다.
도 53은 상기 LED 전구(1000)가 구비하는 발광 장치(1084)의 측면도다.
도 54는 상기 발광 장치(1084)의 평면도다.
도 55는 상기 발광 장치(1084)의 발광 기판(1086)의 평면도다.
도 56은 상기 발광 기판(1086)의 확대 단면도다.
도 57은 본 발명의 제13 실시 형태로서의 LED 디스플레이의 1 화소의 회로를 도시하는 회로도다.
도 58은 종래의 방법으로 기판 위에 나노 와이어를 배치한 모습을 도시하는 도면이다.
도 2는 상기 제1 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 3a는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3b는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3c는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3d는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 3e는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 4는 도 1의 I-I선 단면에서 기판(110) 위에 액체(121)가 도입된 모습을 도시하는 단면도다.
도 5는 상기 제1 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가하는 모습을 도시하는 모식도다.
도 6은 상기 제1 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 인가하는 전압의 파형을 나타내는 파형도다.
도 7은 상기 제1 실시 형태에 의해 기판 위에 미세한 물체를 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배열한 모습을 도시하는 평면도다.
도 8은 도 7의 I-I선 단면도다.
도 9a는 상기 제1 실시 형태의 미세 물체 배치 공정 후, 기판 위에 배치된 미세한 물체(120)에 배선하는 배선 공정을 설명하는 도면이다.
도 9b는 상기 제1 실시 형태의 미세 물체 배치 공정 후, 기판 위에 배치된 미세한 물체에 배선하는 배선 공정을 설명하는 도면이다.
도 9c는 상기 제1 실시 형태의 미세 물체 배치 공정 후, 기판 위에 배치된 미세한 물체에 배선하는 배선 공정을 설명하는 도면이다.
도 10은 본 발명의 미세한 물체의 배치 방법의 제2 실시 형태에서 준비하는 기판의 평면도다.
도 11a는 상기 제2 실시 형태에서 배치하는 미세한 물체의 제1 예의 사시도다.
도 11b는 상기 제2 실시 형태에서 배치하는 미세한 물체의 제2 예의 사시도다.
도 12a는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12b는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12c는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12d는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 12e는 상기 미세한 물체의 제2 예를 제작하는 방법을 설명하는 단면도다.
도 13은 도 10의 II-II선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 14는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가하는 모습을 도시하는 모식도다.
도 15a는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15b는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15c는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15d는 상기 제2 실시 형태에서의 미세 물체 배치 공정에서 미세한 물체가 제1, 제2 전극이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하는 모식도다.
도 15e는 도 15a에 대응하는 단면도다.
도 15f는 도 15b에 대응하는 단면도다.
도 15g는 도 15c에 대응하는 단면도다.
도 15h는 도 15d에 대응하는 단면도다.
도 16은 상기 제2 실시 형태에 의해 기판 위에 미세한 물체를 미리 정해진 위치이면서 또한 미리 정해진 방향으로 배열한 모습을 도시하는 평면도다.
도 17은 도 16의 XI-XI선 단면도다.
도 18은 본 발명의 미세한 물체의 배치 방법의 제3 실시 형태에서 준비하는 기판의 평면도다.
도 19는 상기 제3 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 20a는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20b는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20c는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20d는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20e는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 20f는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 21은, 도 18의 III-III선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 22는 상기 제3 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가함과 함께 기판 표면과 평행한 외부 자장을 인가하는 모습을 도시하는 모식도다.
도 23은 상기 제3 실시 형태의 미세 물체 배치 공정에 의해 제1, 제2 전극간에 미세한 물체가 방향을 정렬시켜서 배열된 모습을 도시하는 평면도다.
도 24는 도 23의 III-III선 단면도다.
도 25는 본 발명의 미세한 물체의 배치 방법의 제4 실시 형태에서 준비하는 기판의 평면도다.
도 26은 상기 제4 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 27a는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27b는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27c는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27d는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27e는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27f는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 27g는 상기 미세한 물체를 제작하는 방법을 설명하는 단면도다.
도 28은 도 25의 IV-IV선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 29는 상기 제4 실시 형태에서의 미세 물체 배치 공정에서 제1, 제2 전극간에 전압을 인가함과 함께 기판 표면과 수직인 외부 자장을 인가하는 모습을 도시하는 모식도다.
도 30은 상기 제4 실시 형태에서의 미세 물체 배치 공정에 의해 제1, 제2 전극간에 미세한 물체가 방향을 정렬해서 배열된 모습을 도시하는 평면도다.
도 31은 도 30의 IV-IV선 단면도다.
도 32는 본 발명의 미세한 물체의 배치 방법의 제5 실시 형태에서 준비하는 기판의 평면도다.
도 33은 상기 제5 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 34는, 도 32의 V-V선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 35는 상기 제5 실시 형태에서의 미세 물체 배치 공정에 의해 제1, 제2 전극간에 미세한 물체가 방향을 정렬하여 배열된 모습을 도시하는 평면도다.
도 36은 도 35의 V-V선 단면도다.
도 37a는 본 발명의 미세한 물체의 배치 방법의 제6 실시 형태의 기판 준비 공정에서 준비하는 기판을 도시하는 단면도다.
도 37b는 상기 제6 실시 형태의 액체 도입 공정을 설명하는 단면도다.
도 37c는 상기 제6 실시 형태의 전극 형성 공정을 설명하는 단면도다.
도 38은 본 발명의 미세한 물체의 배치 방법의 제7 실시 형태에서 준비하는 기판의 평면도다.
도 39는 상기 제7 실시 형태에서 배치하는 미세한 물체의 사시도다.
도 40은 상기 미세한 물체의 단면도다.
도 41은 도 38의 VI-VI선 단면에서 기판 위에 액체가 도입된 모습을 도시하는 단면도다.
도 42는 상기 제7 실시 형태에서의 미세 물체 배치 공정에서 발생시키는 자장에 의해 미세한 물체가 방향을 정렬하는 모습을 도시하는 단면도다.
도 43은 상기 제7 실시 형태에서의 미세 물체 배치 공정에 의해 미세한 물체가 방향을 정렬하여 배열된 모습을 도시하는 평면도다.
도 44는 도 43의 VI-VI선 단면도다.
도 45는 본 발명의 제8 실시 형태의 배열 장치(700)를 모식적으로 도시하는 도다.
도 46은 상기 배열 장치(700)가 미세한 물체 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
도 47은 본 발명의 제9 실시 형태의 배열 장치(800)를 모식적으로 도시하는 도다.
도 48은 상기 배열 장치(800)가 미세한 물체 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
도 49는 본 발명의 제10 실시 형태의 배열 장치(900)를 모식적으로 도시하는 도다.
도 50은 상기 배열 장치(900)가 미세한 물체 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
도 51은 본 발명의 제11 실시 형태의 배열 장치(1500)를 모식적으로 도시하는 도다.
도 52는 본 발명의 제12 실시 형태의 조명 장치인 LED 전구(1000)의 측면도다.
도 53은 상기 LED 전구(1000)가 구비하는 발광 장치(1084)의 측면도다.
도 54는 상기 발광 장치(1084)의 평면도다.
도 55는 상기 발광 장치(1084)의 발광 기판(1086)의 평면도다.
도 56은 상기 발광 기판(1086)의 확대 단면도다.
도 57은 본 발명의 제13 실시 형태로서의 LED 디스플레이의 1 화소의 회로를 도시하는 회로도다.
도 58은 종래의 방법으로 기판 위에 나노 와이어를 배치한 모습을 도시하는 도면이다.
이하, 본 발명을 도시한 실시 형태에 의해 상세하게 설명한다.
본 발명에서, 미세한 물체란, 일례로서, 그 최대 치수가 100㎛ 이하인 것을 가리키지만, 최대 치수가 100㎛를 초과하고 1mm 이하인 것도 포함하고 있다. 그러한 최대 치수가 1mm 이하인 물체를 기판 위에, 그 위치와 방향을 제어해서 배치하기 위해서는, 물체를 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래 일반적인 방법으로는, 현저하게 곤란하거나, 스루풋이 낮거나, 혹은 높은 비용을 필요로 한다. 그로 인해, 본 발명의 방법을 사용함으로써, 상기 일반적인 방법 및 상기 배경 기술 모두에 대하여 현저한 효과를 발휘할 수 있는 것이다. 특히, 미세한 물체의 최대 치수가 100㎛ 이하일 경우에는, 상기 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 일반적인 방법은 실질적으로 불가능하므로, 본 발명의 방법이 특히 유효해진다.
또한, 미세한 물체의 최대 치수가 100㎛ 이하인 동시에, 최소 치수가 10㎛ 이하일 경우가 특히 바람직하다. 이러한 미세한 물체의 예로서, 직경 1㎛이고 길이가 20㎛인 원기둥 형상의 물체를 들 수 있다. 이러한 물체는 기계적인 강도가 현저하게 작기 때문에, 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래 일반적인 방법이 특히 곤란해지기 때문이다.
또한, 상기 미세한 물체의 형상은, 상기 원기둥 형상 이외에, 삼각 기둥 형상, 사각 기둥 형상 및 다각 기둥 형상, 타원 기둥 형상이나, 직사각형 등, 다양한 형상을 선택할 수 있다. 상기 물체의 형상은, 이하의 실시 형태에서 설명되는 바와 같이, 필요에 따라서 배열시의 방향을 결정하기 위한 돌기를 형성하는 등, 비대칭의 형상을 가져도 된다.
또한, 상기 미세한 물체의 재질은, 금속 산화물, 금속 질화물, 수지 등의 유전체, 실리콘, 게르마늄, 갈륨비소, 탄화규소, 산화아연, 갈륨나이트라이드 등의 반도체, 금, 은, 구리, 알루미늄 등의 금속 및 그러한 복합체 등, 다양한 재질을 선택할 수 있다. 상기 미세한 물체의 재질은, 이하의 실시 형태에서 설명되는 바와 같이, 필요에 따라서 배열시의 방향을 결정하기 위한, 철, 산화철, 산화크롬, 코발트, 페라이트 등의 강자성체를 더 구비하고 있어도 좋다. 또한, 본 명세서에서 강자성체란, 페리자성체를 포함한다. 혹은, 실온에서 자발 자화(磁化)를 갖는 것을 가리키고 있다. 미세한 물체는, 그 자체 디바이스로서의 기능을 갖고 있어도 좋다. 디바이스로는, 다이오드, 발광 다이오드, 트랜지스터, 미세한 칩 위에 단자를 갖는 집적 회로 등이 있다.
상기 미세한 물체의 구체적인 형상 및 재질은 예로서 든 것이며, 이것에 한정되는 것이 아니다.
본 발명의, 미세한 물체를 기판 위에 배치하는 방법은, (1) 미세한 물체를 배치하는 미리 정해진 위치를 규정한 기판을 준비하는 기판 준비 공정, (2) 상기 미세한 물체를 포함하는 유체를 상기 기판 위에 도입하는 유체 도입 공정 및 (3) 상기 기판 위에 도입된 유체에 포함되는 상기 미세한 물체를, 상기 기판 위에서 상기 미리 정해진 위치에서 미리 정해진 방향으로 배치하는 미세 물체 배치 공정을 구비하고 있고, 또한, (4) 적어도 상기 미세한 물체는 상기 기판 위에서 미리 정해진 방향으로 배치하기 위한 배향 구조를 갖고 있다.
상기 방법에 의해, 종래의 유전 영동을 사용한 방법으로는 불가능했던, 미세한 물체를 기판 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치하는 것이 가능해진다. 또한, 상기 방법은, 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래의 일반적인 방법과 비교하여, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요해서, 저비용으로 용이하게 배열하는 것이 가능해진다.
특히, 기판 위에 미세한 물체를 복수 배치하는 경우는, 매니퓰레이터 등을 사용하는 종래 일반적인 방법에 대한 우위성이 두드러지고 있다. 예를 들어, 매니퓰레이터로 미세한 물체를 10개 배열하는 수고는, 1개 배열할 경우의 수고의 약 10배가 된다. 한편, 본 발명의 미세한 물체를 기판 위에 배치하는 방법은, 배열하는 미세한 물체의 개수에 거의 의존하지 않는다. 따라서, 기판 위에 미세한 물체를 10개 이상 배열할 경우가 특히 바람직하다. 또한, 후술하는 실시 형태에서는, 미세한 물체를 수 만개 배치하는 경우가 있다. 현실적으로는, 배열하기 위한 기판을 무제한으로 크게 하는 것은 비용상 바람직하지 않으므로, 기판에 배치하는 미세한 물체는 10억개가 상한이 된다.
본 발명을 구성하는, 기판 준비 공정, 미세 물체 배치 공정 및 미세한 물체가 갖는 배향 구조는 유일한 것이 아니라 복수 종 있다. 또한, 본 발명에서는, 적어도 미세한 물체는 배향 구조를 갖는데, 기판도 또한 배향 구조를 갖는 경우도 있다.
이하, 본 발명을 다양한 실시 형태에 의해 상세하게 설명한다.
(제1 실시 형태)
본 발명의 제1 실시 형태를, 도 1 내지 도 9를 사용해서 설명한다. 본 실시 형태는, 오로지 미세한 물체가 배향 구조를 갖고 있고, 미세한 물체가 기판에 배치될 때의 방향을 유효하게 제어하는 것이다.
(기판 준비 공정)
이 기판 준비 공정에서는, 도 1에 도시한 바와 같은, 표면에 제1 전극(111)과 제2 전극(112)이 형성된 기판(110)을 준비한다. 이 기판(110)은 절연 기판으로 하고, 제1, 제2 전극(111, 112)은 금속 전극으로 한다. 일례로서, 인쇄 기술을 이용해서 기판(110)의 표면에 원하는 전극 형상의 금속 전극(제1, 제2 전극(111, 112))을 형성할 수 있다. 또한, 기판(110)의 표면에 금속막 및 감광체막을 균일하게 퇴적하고, 이 감광체막을 원하는 전극 패턴으로 노광·현상하여, 패터닝된 감광체막을 마스크로 해서 금속막을 에칭하여 제1, 제2 전극(111, 112)을 형성할 수 있다.
또한, 상기 제1, 제2 전극(111, 112)을 제작하는 금속의 재료로는, 금, 은, 구리, 텅스텐, 알루미늄, 탄탈이나 그들의 합금 등을 사용할 수 있다. 또한, 기판(110)은 유리, 세라믹, 알루미나, 수지와 같은 절연체 또는 실리콘과 같은 반도체 표면에 실리콘 산화막을 형성하여, 표면이 절연성을 갖는 기판이다. 유리 기판을 사용하는 경우는, 표면에 실리콘 산화막, 실리콘 질화막과 같은 기초 절연막을 형성하는 것이 바람직하다.
제1, 제2 전극(111, 112)의 표면은, 도시하지 않은 절연막으로 덮여 있어도 좋다. 이 경우, 이하의 효과를 발휘한다. 후의 미세 물체 배치 공정에서는, 기판(110) 위에 액체가 도입된 상태에서 제1 전극(111)과 제2 전극(112)의 사이에 전압이 인가되는데, 이때에 전극(111, 112) 사이에 전류가 흐르는 것을 방지할 수 있다. 이러한 전류는, 전극 내에서 전압 강하를 일으켜서 상기 미세한 물체의 배열 불량의 원인으로 되는 경우가 있으며, 또는 전기 화학적 효과에 의해 전극이 용해하는 원인으로 될 수 있다. 제1, 제2 전극(111, 112)을 덮는 절연막은, 예를 들어 실리콘 산화막이나 실리콘 질화막을 사용할 수 있다. 한편, 이러한 절연막으로 덮지 않을 경우, 제1, 제2 전극(111, 112)과 후술하는 미세한 물체(120)를 용이하게 전기적으로 접속할 수 있으므로, 제1, 제2 전극(111, 112)을 배선으로서 이용하는 것이 용이해진다.
상기 제1, 제2 전극(111, 112)의 대향 부분(111A, 112A)이 대향하는 장소(A)에 의해, 다음에 설명하는 미세한 물체가 배치되는 장소가 규정된다. 즉, 후에 설명하는 미세 물체 배치 공정에서, 상기 미세한 물체는 제1, 제2 전극(111, 112)의 대향 부분(111A, 112A)이 대향하는 장소(A)에, 제1, 제2 전극(111, 112)을 가교하도록 배치된다. 그로 인해, 제1, 제2 전극(111, 112)의 대향 부분(111A, 112A)이 대향하는 장소(A)에서의 제1 전극(111)과 제2 전극(112)의 사이의 거리는, 상기 미세한 물체의 길이보다 약간 짧은 것이 바람직하다. 일례로서, 상기 미세한 물체가 가늘고 긴 직사각형이며, 그 길이가 20㎛일 때, 제1 전극(111)의 대향 부분(111A)과 제2 전극(112)의 대향 부분(112A)의 거리는 12㎛ 내지 18㎛로 하는 것이 바람직하다. 즉, 상기 거리는, 상기 미세한 물체의 길이의 60 내지 90% 정도, 보다 바람직하게는 상기 길이의 80 내지 90% 정도로 하는 것이 바람직하다.
(미세한 물체)
이어서, 기판(110) 위에 배치하는 미세한 물체에 대해서 설명한다. 도 2에 도시한 바와 같이, 미세한 물체(120)는, 직사각형이며 표면측 면과 이면측 면을 갖고 있다. 또한, 미세한 물체(120)는 표면측 면과 이면측 면이 규정되면 되며, 직사각형일 필요는 없고, 원형, 타원형, 다각형 등이어도 좋다. 이 미세한 물체(120)의 크기는, 예를 들어 긴 변을 10㎛, 짧은 변을 5㎛, 두께를 0.5㎛로 할 수 있지만, 이에 제한되지 않는다.
미세한 물체(120)의 표면측 층(130)과 이면측 층(131)은, 각각 상이한 유전율을 갖는 재질로 되어 있다. 나중에 설명하는 바와 같이, 미세한 물체(120)의 표면측 층(130)과 이면측 층(131)을 구성하는 재질의 유전율이 상이하면 본 발명의 효과를 발휘하는 것이며, 재질의 조합은 임의다. 그러나, 표면측 층(130)과 이면측 층(131)의 유전율의 차는 클수록 큰 효과를 발휘하기 때문에, 이하의 바람직한 조합이 존재한다. 미세한 물체(120)가 갖는 배향 구조는, 미세한 물체(120)에 표면측 면과 이면측 면이 규정되어, 표면측 면과 이면측 면의 유전율이 상이한 것이다.
제1의 바람직한 조합은, 미세한 물체(120)의 표면측 층(130)을 유전체로 하고, 이면측 층(131)을 금속으로 하는 것이다. 금속은 낮은 주파수에서는 내부의 전계가 소실되 때까지 표면 전하가 발생한다는 의미에서, 실질적으로 무한대의 유전율을 갖고 있다. 제2의 바람직한 조합은, 미세한 물체(120)의 표면측 층(130)을 유전체로 하고, 이면측 층(131)을 반도체로 하는 것이다. 반도체도 또한, 그 내부에 존재하는 낮은 주파수에서는 자유 캐리어가 표면에 유기될 수 있다는 점에서, 금속과 마찬가지로 낮은 주파수에서는 실질적으로 무한대의 유전율을 갖고 있다. 단, 금속의 경우만큼 추종하는 주파수는 높지 않아, 공핍층이 형성된 부위에서는 유전체에 가까운 거동을 나타낸다. 제2의 바람직한 조합의 큰 이점은, 미세한 물체(120)를 다양한 디바이스로서 기능시킬 수 있는 것이다. 이하, 미세한 물체(120)의 표면측 층(130)을 유전체로 하고, 이면측 층(131)을 반도체로 하고, 또한 이면측 층(131)에는 다이오드가 형성되어 있는 경우에 대해서 설명을 계속한다.
도 3a 내지 도 3e는, 미세한 물체(120)를 제작하는 방법을 도시하는 도면이다.
우선, 도 3a에 도시한 바와 같은 SOI(Silicon on insulator) 기판(140)을 준비한다. SOI 기판(140)은, 실리콘 기판(141), 실리콘 산화막으로 이루어지는 BOX(Buried oxide)층(142), SOI층(143)으로 구성되어 있다.
이어서, 도 3b에 도시한 바와 같이, SOI층(143) 위에 실리콘 질화막(144)을 형성한다. 이 실리콘 질화막(144)은, CVD(Chemical vapor deposition)법에 의해 형성할 수 있다.
이어서, 도 3c에 도시한 바와 같이, SOI층(143) 내에, n형 불순물 영역(145)과 p형 불순물 영역(146)을 층 형상으로 형성한다. SOI층(143) 내에 비소 및 붕소를 이온 주입하고, 활성화 어닐을 행함으로써, n형 불순물 영역(145) 및 p형 불순물 영역(146)을 형성할 수 있다. 이에 의해, n형 불순물 영역(145)과 p형 불순물 영역(146)의 경계에 pn 접합이 형성된다.
이어서, 도 3d에 도시한 바와 같이, SOI 기판상(140) 위에 적어도 BOX층(142)이 노출될 때까지 트렌치(147)를 형성한다. 이 트렌치(147)는, SOI 기판(140) 위에 대해서 통상의 포토리소그래피 공정 및 건식 에칭 공정을 적용함으로써 형성할 수 있다.
이어서, 도 3e에 도시한 바와 같이, SOI 기판(140)을 불화수소산 용액에 담가, 실리콘 산화막으로 이루어지는 BOX층(142)을 녹여서 미세한 물체(120)를 SOI 기판(140)으로부터 분리한다. 이때, 실리콘 질화막(144)은 녹지 않고 남기 때문에, 절연막(실리콘 질화막(144))으로 이루어지는 표면측 층(130)과, 반도체(n형, p형 불순물 영역(145, 146))로 이루어지는 이면측 층(131)을 갖는 미세한 물체(120)가 얻어진다. 이 미세한 물체(120)는 pn 접합을 구비한 디바이스(다이오드)이며, 이 미세한 물체(120)가 표면을 위로 해서 기판 위에 배치되는지, 이면을 위로 해서 기판 위에 배치되는지는, 이 디바이스가 극성을 갖기 때문에 매우 중요하며, 배치의 장소뿐만 아니라 방향(표리)을 제어하는 것이 중요해진다.
(유체 도입 공정)
이 공정에서는, 도 4에 도시한 바와 같이, 미세한 물체(120)를 포함한 유체(121)를 기판(110) 위에 도입한다. 미세한 물체(120)는, 유체(121) 내에 분산되어 있다. 또한, 도 4는, 도 1의 I-I선에서 본 단면에 있어서, 기판(110) 위에 액체(121)가 도입된 모습을 도시하는 단면도다.
유체(121)는, IPA(이소프로필알코올), 에탄올, 메탄올, 에틸렌글리콜, 프로필렌글리콜, 아세톤, 물 등의 액체 또는 그들의 혼합물을 사용할 수 있지만, 이에 제한되지 않는다. 단, 유체(121)가 가져야 할 바람직한 성질로서, 미세한 물체(120)의 배열을 방해하지 않도록 점성이 낮을 것, 이온 농도가 현저하게 높지 않을 것, 미세한 물체(120)의 배열 후에 기판(110)을 건조할 수 있도록 하기 위해서 휘발성을 가질 것이다. 또한, 이온 농도가 현저하게 높은 액체를 사용한 경우, 제1, 제2 전극(111, 112)에 전압을 인가했을 때에 전극(111, 112) 위에 빠르게 전기 이중층이 형성되어 전계가 액체 중에 침투하는 것을 방해하기 때문에, 미세한 물체(120)의 배열을 저해하게 된다.
또한, 도시하지 않았지만, 기판(110) 위에 기판(110)과 대향해서 커버를 설치하는 것이 바람직하다. 이 커버는, 기판(110)과 평행하게 설치되고, 기판(110)과 커버의 사이에는 균일한 간극(예를 들어 500㎛)이 형성된다. 이 간극에 미세한 물체(120)를 포함한 유체(121)를 채운다. 이와 같이 함으로써, 다음에 설명하는 미세 물체 배치 공정에서, 상기 간극에 의한 채널 중에 균일한 속도로 유체를 흘리는 것이 가능하게 되어, 기판(110) 위에 미세한 물체(120)를 균일하게 배치하는 것이 가능해진다. 또한, 다음에 설명하는 미세 물체 배치 공정에서, 유체(121)가 증발하여 대류를 일으켜서, 미세한 물체(120)의 배치를 흐트러지는 것을 방지할 수 있다.
(미세 물체 배치 공정)
이 공정에서는, 상술한 유체 도입 공정 후, 도 5 및 도 6에 도시한 바와 같이, 제1 전극(111)과 제2 전극(112)의 사이에 전압을 인가하고, 그 결과로서, 도 7 및 도 8에 도시한 바와 같이, 미세한 물체(120)가 기판(110) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다. 또한, 도 8은, 도 7의 I-I선에서 본 단면도를 도시하고 있다.
도 5는, 미세한 물체(120)가 제1, 제2 전극(111, 112)이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하고 있다. 교류 전원(105)에 의해 제1 전극(111)과 제2 전극(112)의 사이에, 도 6에서 나타내는 바와 같은 교류 전압을 인가한다. 도 6에서는, 제2 전극(112)에 기준 전위를, 제1 전극(111)에는 진폭 VPPL/2의 교류 전압을 인가하고 있다. 제1 전극(111)과 제2 전극(112)의 사이에 전압이 인가되면, 유체(121) 내에 전계가 발생한다. 그 전계에 의해, 미세한 물체(120)는 분극이 발생하거나 또는 전하가 유기되어, 미세한 물체(120)의 표면에는 전하가 유기된다. 이 유기된 전하에 의해, 제1, 제2 전극(111, 112)과 미세한 물체(120)의 사이에 인력이 작용한다. (실제로는, 유전 영동이 일어나기 위해서는 물체(120)의 둘레에 전계 구배가 존재할 필요가 있고, 무한히 큰 평행 평판 중에 존재하는 물체에는 유전 영동은 작용하지 않지만, 도 5에 도시한 바와 같은 전극 배치에서는 전극에 가까울수록 전계가 강하기 때문에, 유전 영동이 발생한다.)
여기서, 도 5에 도시한 바와 같이, 미세한 물체(120)가 표면과 이면을 갖고 있으며, 그 표면측 층(130)과 이면측 층(131)이 각각 상이한 유전율을 갖는 재질로 되어 있을 경우, 미세한 물체(120)의 전극(111, 112)에 대향하는 측의 표면에 유기되는 전하 밀도가 상이하다. 예를 들어, 표면측 층(130)의 유전율이 이면측 층(131)의 유전율보다 작은 경우, 도 5의 우측에 나타내는 이면측 층(131)이 제1, 제2 전극(111, 112)에 대향하고 있는 미세한 물체(120)가, 표면측 층(130)이 제1, 제2 전극(111, 112)에 대향하고 있는 미세한 물체(120)에 비해, 보다 많은 전하가 미세한 물체(120)의 표면에 유기된다. 즉, 제1, 제2 전극(111, 112)과 미세한 물체(120)의 사이에 작용하는 인력은, 보다 큰 유전율을 갖는 측이 전극(111, 112)과 대향할 경우에 커진다. 따라서, 선택적으로 미세한 물체(120)의 표면측 층(130)을 위로 해서 기판(120) 위의 전극(111, 112)이 대응하는 위치에 배치할 수 있는 것이다.
또한, 이 미세 물체 배치 공정 중에, 도 5에 화살표 F1로 예시한 바와 같이, 기판(110) 위에 도입된 미세한 물체(120)를 포함하는 유체(121)를 기판(110)에 대하여 유동시키는 것이 바람직하다. 이 유체(121)의 유동에 의해, 도 5의 좌측에 도시한 바와 같이 표면측 층(130)이 전극(111, 112)을 향하고 있는 바람직하지 않은 방향으로 기판(110) 위에 배치되려고 하고 있는 미세한 물체(120)는, 전극(111, 112)과의 인력이 작으므로, 흘려버릴 수 있다. 따라서, 도 5의 우측에 도시한 바와 같이 이면측 층(131)이 전극(111, 112)을 향하고 있는 바람직한 방향의 미세한 물체(120)를 기판(110) 위에 배치시킬 수 있다. 따라서, 보다 수율 좋게 미세한 물체(120)의 방향을 제어할 수 있다.
이와 같이 하여, 도 7 및 도 8에 도시한 바와 같이, 기판(110) 위에 미세한 물체(120)를 미리 정해진 위치(제1, 제2 전극(111, 112)의 대향 부분(111A, 112A)이 대향하는 장소(A))에 미리 정해진 방향(미세한 물체(120)의 이면측 층(131)이 전극(111, 112)을 향하고 있음)으로 배열할 수 있다.
유체로서 IPA를 사용한 경우의 제1 전극(111)에 부여하는 교류 전압의 주파수는, 10Hz 내지 1MHz로 하는 것이 바람직하고, 50Hz 내지 1kHz로 하는 것이 가장 배열이 안정되어, 보다 바람직하다. 또한, 제1 전극(111)과 제2 전극(112)의 사이에 인가하는 AC 전압은, 정현파에 한하지 않고, 구형파, 삼각파, 톱니파 등, 주기적으로 변동하는 것이면 된다. 제1 전극(111)에 부여하는 교류 전압의 VPPL(진폭의 2배)은, 0.1 내지 10V로 할 수 있는데, 0.1V 이하에서는 미세한 물체(120)의 배열이 나빠지고, 10V 이상에서는 미세한 물체(120)가 즉시 기판(110) 위에 고착해서 배치의 수율이 악화한다. 따라서, 1 내지 5V가 바람직하고, 나아가 1V 정도로 하는 것이 바람직했다.
이어서, 기판(110) 위에 대한 미세한 물체(120)의 배치가 완료한 후, 전압을 인가한 채 기판(110)을 가열함으로써, 액체를 증발시켜서 건조시켜, 미세한 물체(120)를 기판 위에 고착시킨다. 혹은, 미세한 물체(120)의 배치된 후, 제1 전극(111) 및 제2 전극(112)에 충분히 고전압(10 내지 100V)을 인가해서 미세한 물체(120)를 기판(110) 위에 고착시키고, 전압의 인가를 정지하고나서 기판(110)을 건조시킨다.
(배선 공정)
이 공정에서는, 상기 미세 물체 배치 공정 후, 기판(110) 위에 배치된 미세한 물체(디바이스)(120)를 배선한다. 도 9a 내지 도 9c는, 배선 공정을 설명하는 도면이다.
도 9a에 도시한 바와 같이, 기판(110) 위에 미세한 물체(120)를, 상술한 바와 같이, 제1, 제2 전극(111, 112)의 대향 부분(111A, 112A)이 대향하는 장소(A)에, 미세한 물체(120)의 이면측 층(131)이 전극(111, 112)을 향하고 있는 방향으로 배치하고, 미세한 물체(120)가 분산되어 있었던 유체(121)를 건조시킨 후, 도 9b에 도시한 바와 같이, 실리콘 산화막으로 이루어지는 층간 절연막(150)을 기판 전체 면에 퇴적한다.
이어서, 도 9c에 도시한 바와 같이, 일반적인 포토리소그래피 공정 및 건식 에칭 공정을 적용함으로써 층간 절연막(150)에 콘택트 구멍(150A)을 형성하고, 또한 메탈 퇴적, 포토리소그래피 공정, 에칭 공정에 의해 메탈을 패터닝해서 메탈 배선(151, 152)을 형성한다. 상기 콘택트 구멍(150A)은, 미세한 물체(120)의 표면측 층(130)을 관통하고 있으므로, 상기 메탈 배선(151, 152)은, 미세한 물체(120)의 이면측 층(131)의 n형 불순물 영역(146)과 전기적으로 접속된다(도 3e도 참조). 또한, 기판(110)으로서, 제1, 제2 전극(111, 112)의 표면이 절연막으로 덮이지 않는 것을 선택하면, 제1, 제2 전극(111, 112)과 미세한 물체(120)의 이면측 층(131)의 p형 불순물 영역(147)이 전기적으로 접속된다. 이에 의해, 다이오드 소자로서 기능하는 미세한 물체(120)의 n형 불순물 영역(146)과 p형 불순물 영역(147)을 각각 배선할 수 있다.
상술에서는, 미세한 물체(120)가 다이오드 소자인 경우를 설명했지만, 미세한 물체(120)가 그 밖의 소자, 예를 들어 발광 다이오드이어도 좋다. 나아가, 미세한 물체(120)가 집적 회로를 내포해서 외부와 접속되어야 할 2 단자를 구비하고, 그 2 단자가 미세한 물체(120)의 표면측의 면과 이면측의 면에 형성되어 있어도 좋다. 이 실시 형태는, 미세한 물체(120)에 표면측의 면과 이면측의 면이 규정되어 있어서, 미세한 물체(120)를 기판(110)에 대해 표리 특정한 방향으로 배치할 필요가 있을 때에 유효하다.
(주된 효과)
본 실시 형태에서는, 상기 기판 준비 공정에서 준비하는 기판(101)은, 상기 기판(101) 위에 제1 전극(111)과 제2 전극(112)이 형성되고, 상기 제1 전극(111)의 대향 부분(111A)과 제2 전극(112)의 대향 부분(112A)이 대향하는 장소(A)가 상기 미리 정해진 위치로서 규정된다. 또한, 상기 미세 물체 배치 공정에서는, 상기 제1 전극(111)과 제2 전극(112)의 사이에 전압을 인가함으로써, 상기 미리 정해진 위치에 상기 미세한 물체를 배치한다.
상기 구성에 의해, 기판(101) 위에 형성한 제1 전극(111) 및 제2 전극(112)에 의해, 기판(110) 위에 미세한 물체(120)가 배열하는 영역을 자유롭게 규정할 수 있다. 또한, 상기 구성에서 기판(110) 위에 미세한 물체(120)를 배치하는 방법은, 배열하는 미세한 물체(120)의 개수가 많은 경우라도, 제1 전극(111) 및 제2 전극(112)이 대향하는 장소(대향 부분(111A, 112A))를 다수 설치기만 하면 되며, 배치 공정에 필요한 시간이나 비용은 거의 변함없다. 나아가, 제1, 제2 전극(111, 112) 사이에 인가하는 전압을 조정함으로써, 기판(110)과 미세한 물체(120)에 작용하는 힘을 자유롭게 변화시킬 수 있으므로, 배치의 수율을 향상하는 데도 매우 적합하다. 예를 들어, 위에서 설명한 바와 같이, 미세한 물체(120)의 배치가 완료된 후에 상기 전압을 높여서 상기 기판(110)에 미세한 물체(120)를 고착시킬 수 있다. 또한, 예를 들어 유체 도입 공정 후, 유체의 흐름이 충분히 안정되고나서 상기 전압을 인가해서 미세 물체 배치 공정을 개시할 수 있으므로, 배치의 수율을 높이는 것이 가능하다.
또한, 본 실시 형태에서는, 상기 미세한 물체(120)가 갖는 배향 구조는, 상기 미세한 물체(120)에 표면측 면과 이면측 면이 규정되어, 상기 표면측 면의 부분(표면측 층(130))의 유전율과 이면측 면의 부분(이면측 층(131))의 유전율이 상이하다.
이것은, 미세한 물체(120)가 갖는 배향 구조의 일례다. 이에 의해, 기판(110) 위에 미세한 물체(120)의 위치 및 방향(표리)을 제어해서 배치할 수 있다. 이와 같은 구성에 의하면, 기판(110) 그 밖에 배향 구조를 갖게 하지 않고, 높은 수율로 간이하게 기판(110) 위에 미세한 물체(120)를 미리 정해진 위치에 미리 정해진 방향으로 배치시킬 수 있다.
또한, 본 실시 형태에는, 상기 표면측 면의 부분과 이면측 면의 부분의 재질은, 한쪽이 금속이고 다른 쪽이 유전체인 경우를 기재하고 있다.
상기 구성에 의하면, 미세한 물체(120)의 표면측 층(130)과 이면측 층(131)의 유전율의 차를 효과적으로 크게 하여, 미세한 물체(120)를 미리 정해진 방향으로 높은 확률로 배치할 수 있다.
또한, 본 실시 형태에는, 상기 표면측 층(130)의 재질과 이면측 층(131)의 재질은, 한쪽이 반도체이고 다른 쪽이 유전체인 경우를 기재하고 있다.
상기 구성에 의해서도 또한, 미세한 물체(120)의 표면측 층(130)의 유전율과 이면측 층(131)의 유전율의 차를 효과적으로 크게 하여, 미세한 물체(120)를 미리 정해진 방향으로 높은 확률로 배치할 수 있다. 나아가, 상기 표면측 층(130)의 재질과 이면측 층(131)의 재질은, 한쪽이 반도체이므로, 미세한 물체(120)에 다양한 종류의 디바이스를 형성하여, 다양한 기능을 부가할 수 있다.
또한, 본 실시 형태에는, 상기 미세 물체 배치 공정에서, 상기 기판(110) 위에 도입된 상기 미세한 물체(120)를 포함하는 유체(121)를 상기 기판(110)에 대하여 유동시키는 경우를 기재하고 있다.
이에 의해, 바람직하지 않은 방향으로 기판(110) 위에 배치되려고 하는 미세한 물체(120)를 흘려버리고, 바람직한 방향(미리 정해진 방향)인 경우만 미세한 물체(120)를 기판(110) 위에 배치시킬 수 있다. 따라서, 보다 수율 좋게 미세한 물체(120)의 방향을 제어할 수 있다.
(제2 실시 형태)
본 발명의 제2 실시 형태를, 도 10 내지 도 17을 사용해서 설명한다. 본 실시 형태는, 미세한 물체뿐만 아니라 기판도 또한 배향 구조를 갖고 있어, 미세한 물체가 갖는 배향 구조와 기판이 갖는 배향 구조의 조합에 의해, 미세한 물체가 기판에 배치될 때의 방향을 유효하게 제어하는 것이다.
(기판 준비 공정)
이 공정에서는, 도 10에 도시하는 바와 같은, 표면에 제1 전극(211)과 제2 전극(212)이 형성된 기판(210)을 준비한다. 이 기판(210)은 절연 기판으로 하고, 제1, 제2 전극(211, 212)은 금속 전극으로 한다. 기판이나 전극의 재질 및 제작 방법은, 제1 실시 형태와 마찬가지로 할 수 있다.
제1, 제2 전극(211, 212)의 표면은, 도시하지 않은 절연막으로 덮여 있어도 좋다. 이 경우, 이하의 효과를 발휘한다. 후의 미세 물체 배치 공정에서는, 기판(210) 위에 액체가 도입된 상태에서 제1 전극(211)과 제2 전극(212)의 사이에 전압이 인가되지만, 이때 전극(211, 212)의 사이에 전류가 흐르는 것을 방지할 수 있다. 이러한 전류는, 전극(211, 212) 내에서 전압 강하를 일으켜 배열 불량의 원인이 되는 경우가 있으며, 또는 전기 화학적 효과에 의해 전극이 용해하는 원인으로 될 수 있다. 제1, 제2 전극(211, 212)을 덮는 절연막은, 예를 들어 실리콘 산화막이나 실리콘 질화막을 사용할 수 있다. 한편, 이러한 절연막으로 덮지 않을 경우, 제1, 제2 전극(211, 212)과 미세한 물체(220)를 용이하게 전기적으로 접속할 수 있으므로, 제1, 제2 전극(211, 212)을 배선으로서 이용하는 것이 용이해진다.
제1, 제2 전극(211, 212)의 대향 부분(211A, 212A)이 대향하는 장소(B)에 의해, 후술하는 미세한 물체가 배치되는 장소가 규정된다. 즉, 후에 설명하는 미세 물체 배치 공정에서, 상기 미세한 물체는 제1, 제2 전극(211, 212)이 대향하는 장소(B)에, 제1, 제2 전극(211, 212)을 가교하도록 배치된다. 그로 인해, 제1, 제2 전극(211, 212)이 대향하는 장소(B)에서의 제1 전극(211)의 대향 부분(211A)과 제2 전극(212)의 대향 부분(212A)의 사이의 거리는, 상기 미세한 물체의 길이보다 약간 짧은 것이 바람직하다. 일례로서, 상기 미세한 물체가 가늘고 긴 직사각형이며, 그 길이가 20㎛일 때, 제1 전극(211)의 대향 부분(211A)과 제2 전극(212)의 대향 부분(212A)의 사이의 거리는, 12㎛ 내지 18㎛로 하는 것이 바람직하다. 즉, 상기 거리는, 상기 미세한 물체의 길이의 60 내지 90% 정도, 보다 바람직하게는 상기 길이의 80 내지 90% 정도로 하는 것이 바람직하다.
상기 기판(210)은 배향 구조를 갖고 있으며, 그 배향 구조란 상기 제1 전극(211)과 제2 전극(212)이 대향하는 장소에 있어서, 상기 제1 전극(211)의 대향 부분(211A)의 폭 치수(d1)와 제2 전극(212)의 대향 부분(212A)의 폭 치수(d2)가 상이한 것이다. 구체적으로는, 도 10에 도시한 바와 같이, 제1, 제2 전극(211, 212)의 대향 부분(211A, 212A)이 대향하는 장소(B)에서는, 제1 전극(211)의 대향 부분(211A)의 폭(d1)은, 제2 전극(212)의 대향 부분(212A)의 폭(d2)보다 좁아져 있다.
(미세한 물체)
이어서, 상기 기판(210) 위에 배치하는 미세한 물체에 대해서 설명한다. 여기에서는, 2 종류의 미세한 물체를 예시한다.
도 11a에 도시한 바와 같이, 미세한 물체의 제1 예인 미세한 물체(220A)는, 전체로서는 가늘고 긴 막대 형상이지만, 그 한쪽 단부(220A-1)의 폭(W1)은 다른 쪽의 단부(220A-2)의 폭(W2)보다 넓어져 있어, T자 형상을 갖고 있다. 후의 미세 물체 배치 공정에서는, 이 미세한 물체(220A)의 한쪽 단부(220A-1)와 다른 쪽의 단부(220A-2)는, 배열해야 할 기판(210) 위의 배열해야 할 장소에서의 제2 전극(212)의 대향 부분(212A)과 제1 전극(211)의 대향 부분(211A)에 대응해서 배치된다. 즉, 미세한 물체(220A)는, 한쪽 단부(220A-1)가 제2 전극(212)의 대향 부분(212A)에, 다른 쪽의 단부(220A-2)가 제1 전극(211)의 대향 부분(211A)에 겹쳐서, 제1 전극(211)과 제2 전극(212)을 가교하도록 배치된다. 도 11a에 나타내는 일 예에서는, 미세한 물체(220A)는 실리콘으로 이루어져 있고, 2개의 영역에 의해 이분되어 있으며, 폭이 넓은 단부(220A-1)를 갖는 측에 n형 불순물 영역(245)이, 반대측에는 p형 불순물 영역(246)이 형성되어 있다. 그로 인해, 미세한 물체(220A)는 다이오드 소자로서의 기능을 갖는다.
한편, 도 11b에 도시한 바와 같이, 미세한 물체의 제2 예인 미세한 물체(220B)는, 전체로서는 미세한 물체(220A)와 마찬가지로, 넓은 폭(W1)의 한쪽 단부(220B-1)와 좁은 폭(W2)의 다른 쪽의 단부(220B-2)를 가지며, T자 형상을 갖고 있다. 또한, 이 제2 예의 미세한 물체(220B)는, 표면측 면과 이면측 면을 갖고 있고, 미세한 물체(220B)의 표면측의 부분인 표면측 층(244)과 이면측의 부분인 이면측 층(249)은, 각각 상이한 유전율을 갖는 재질로 되어 있다. 후술하는 바와 같이, 미세한 물체(220B)의 표면측 층(244)을 구성하는 재질과 이면측 층(249)을 구성하는 재질의 유전율이 상이하면, 배향 구조로서의 효과를 발휘하는 것이며, 표면측 층(244)과 이면측 층(249)의 재질의 조합은 임의다. 그러나, 표면측 층(244)과 이면측 층(249)의 유전율의 차는 클수록 큰 효과를 발휘하기 때문에, 이하의 바람직한 조합이 존재한다.
제1의 바람직한 조합은, 미세한 물체(220B)의 표면측 층(244)을 유전체로 하고, 이면측 층(249)을 금속으로 하는 것이다. 금속은 낮은 주파수에서는 내부의 전계가 소실될 때까지 표면 전하가 발생한다는 의미에서, 실질적으로 무한대의 유전율을 갖고 있다. 제2의 바람직한 조합은, 미세한 물체(220B)의 표면측 층(244)을 유전체로 하고, 이면측 층(249)을 반도체로 하는 것이다. 반도체도 또한, 그 내부에 존재하는 낮은 주파수에서는 자유 캐리어가 표면에 유기될 수 있다는 점에서, 금속과 마찬가지로 낮은 주파수에서는 실질적으로 무한대의 유전율을 갖고 있다. 단, 금속의 경우만큼 추종하는 주파수는 높지 않아, 공핍층이 형성된 부위에서는 유전체에 가까운 거동을 나타낸다. 제2의 바람직한 조합의 큰 이점은, 미세한 물체(220B)를 다양한 디바이스로서 기능시킬 수 있는 것이다. 본 실시 형태에서는, 미세한 물체(220B)의 표면측 층(244)은 절연체(실리콘 산화막)로 이루어지고, 이면측 층(249)은 실리콘으로 이루어지는 n형 불순물 영역(245)과 p형 불순물 영역(246)으로 이루어진다. 그로 인해, 미세한 물체(220B)는 다이오드의 기능을 갖고 있다.
이 제2 예의 미세한 물체(220B)도 또한, 상술한 제1 예의 미세한 물체(220A)와 마찬가지로 T자 형상의 형상을 갖고 있으며, 후술하는 미세 물체 배치 공정에서 한쪽 단부(220B-1)가 제2 전극(212)의 대향 부분(212A)에 겹치고, 다른 쪽의 단부(220B-2)가 제1 전극(211)의 대향 부분(211A)에 겹쳐서, 제1 전극(211)의 대향 부분(211A)과 제2 전극(212)의 대향 부분(212A)을 가교하도록 배치된다. 또한, 미세한 물체(220B)는, 표면측 층(244)과 이면측 층(249)의 유전율이 상이하기 때문에, 표면측 층(244)과 이면측 층(249)의 어느 쪽이 위(전극(211, 212)과 반대측)로 배향하는지를 제어하는 것도 가능해진다.
본 실시 형태에서의, 제1, 제2 예의 미세한 물체(220A, 220B)는, 배향 구조를 갖고 있다. 이 미세한 물체(220A)의 배향 구조란, 상기 미세한 물체(220A)가, 상기 미리 정해진 위치에서의 상기 제1 전극(211)의 대향 부분(211A)에 대응하는 다른 쪽의 단부(220A-2)와, 제2 전극(212)의 대향 부분(212A)에 대응하는 한쪽 단부(220A-1)라는 서로 다른 크기의 두 개의 부분을 갖는 것이다. 또한, 상기 미세한 물체(220B)의 배향 구조란, 상기 미세한 물체(220B)가, 상기 미리 정해진 위치에서의 상기 제1 전극(211)의 대향 부분(211A)에 대응하는 다른 쪽의 단부(220B-2)와, 제2 전극(212)의 대향 부분(212A)에 대응하는 한쪽 단부(220B-1)라는 서로 다른 크기의 두 개의 부분을 갖는 것이다. 상기 미세한 물체(220B)는 또 다른 배향 구조를 가지며, 또 다른 배향 구조란, 상기 미세한 물체(220B)에 표면측 면과 이면측 면이 규정되고, 상기 표면측 면의 표면측 층(절연체)(244)의 유전율과 이면측 면의 이면측 층(실리콘)(249)의 유전율이 상이한 것을 의미한다.
미세한 물체(220A, 220B)가 T자 형상을 갖고 있는 것은 그 일례이며, 상술한 특징을 갖는 한, 다른 형상으로 해도 좋다. 미세한 물체(220A, 220B)의 크기는, 예를 들어 긴 변(L1)을 10㎛, 짧은 변의 최대값(W1)(n형 불순물 영역(245)이 있는 단부)을 4㎛, 짧은 변의 최소값(W2)(p형 불순물 영역(246)이 있는 단부)을 2㎛, 두께(T)를 0.5㎛로 할 수 있지만, 이에 한정되지 않는다.
도 12a 내지 도 12e는, 미세한 물체(220B)를 제작하는 방법을 도시하는 도면이다. 미세한 물체(220A)는, 미세한 물체(220B)에 대하여 절연체(244)가 없는 점만이 상이하다. 따라서, 미세한 물체(220A)는, 미세한 물체(220B)를 제작하는 방법에서 절연체(244)를 형성하지 않고 또는 절연체(244)를 제거하도록 하면 된다.
우선, 도 12a에 도시한 바와 같은 SOI 기판(240)을 준비한다. SOI 기판(240)은, 실리콘 기판(241), 실리콘 산화막으로 이루어지는 BOX층(242), SOI층(243)으로 구성되어 있다.
이어서, 도 12b에 도시한 바와 같이, SOI층(243) 위에 실리콘 질화막으로 이루어지는 절연막(244)을 형성한다. 이 절연막(244)은, CVD법에 의해 형성할 수 있다.
이어서, 도 12c에 도시한 바와 같이, SOI층(243) 내에, n형 불순물 영역(245)과 p형 불순물 영역(246)을 형성한다. n형, p형 불순물 영역(245, 246)은, 비소, 붕소를 이온 주입하고, 활성화 어닐을 행함으로써 형성할 수 있다. 이에 의해, n형 불순물 영역(245)과 p형 불순물 영역(246)의 경계에 pn 접합이 형성된다.
이어서, 도 12d에 도시한 바와 같이, SOI 기판(240) 위에 적어도 BOX층(242)이 노출될 때까지 트렌치(247)를 형성한다. 이 트렌치(247)는, SOI 기판(240)에 대하여 통상의 포토리소그래피 공정 및 건식 에칭 공정을 적용함으로써 형성할 수 있다.
이어서, 도 12e에 도시한 바와 같이, SOI 기판(240)을 불화수소산 용액에 담가, 실리콘 산화막으로 이루어지는 BOX층(242)을 녹여서 미세한 물체(220B)를 SOI 기판(240)으로부터 분리한다. 이때, 실리콘 질화막으로 이루어지는 절연막(244)은 녹지 않고 남기 때문에, 절연막(244)인 표면측 층(244)과, 반도체(n형, p형 불순물 영역(245, 246))로 이루어지는 이면측 층(249)을 갖는 미세한 물체(220B)가 얻어진다. 이 미세한 물체(220B)는, pn 접합을 구비한 디바이스(다이오드)이며, 이 미세한 물체(220B)의 n형, p형 불순물 영역(245, 246)이, 기판(210)의 제1 전극(211), 제2 전극(212) 중 어느 측에 배치되는지는, 이 디바이스가 극성을 갖기 때문에 매우 중요하며, 배치의 장소뿐만 아니라 방향을 제어하는 것이 중요해진다.
(유체 도입 공정)
이 공정에서는, 도 13에 도시한 바와 같이, 미세한 물체(220)(미세한 물체(220A) 또는 미세한 물체(220B))를 포함한 유체(221)를, 기판(210) 위에 도입한다. 상기 미세한 물체(220)는, 유체(221) 내에 분산되어 있다. 또한, 도 13은, 도 10의 II-II선에서 본 단면에 있어서, 기판(210) 위에 액체(221)가 도입된 모습을 도시하는 단면도다.
유체(221)의 성분은, 상술한 제1 실시 형태에서 설명한 유체(121)와 마찬가지로 할 수 있다.
또한, 도시하지 않았으나, 기판(210) 위에 기판과 대향해서 커버를 설치하는 것이 바람직하다. 이 커버는, 기판(210)과 평행하게 설치되며, 기판(210)과 커버의 사이에는 균일한 간극(예를 들어 500㎛)이 형성된다. 이 간극에 미세한 물체(220)를 포함한 유체(221)를 채운다. 이와 같이 함으로써, 미세 물체 배치 공정에서, 상기 간극에 의한 채널 중에 균일한 속도로 유체(221)를 흘리는 것이 가능하게 되어, 기판(210) 위에 미세한 물체(220)를 균일하게 배치하는 것이 가능해진다. 또한, 다음에 설명하는 미세 물체 배치 공정에서, 유체(221)가 증발해서 대류를 일으키는 것을 방지하여, 미세한 물체(220)의 배치가 흐트러지는 것을 방지할 수 있다.
(미세 물체 배치 공정)
이 공정에서는, 상술한 유체 도입 공정 후, 도 14, 도 15a 내지 도 15d 및 도 15e 내지 도 15h에 도시한 바와 같이, 제1 전극(211)과 제2 전극(212)의 사이에 전압을 인가하고, 그 결과로서, 도 16의 평면도 및 도 17의 단면도에 도시한 바와 같이, 미세한 물체(220)가 기판(210) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다. 또한, 도 17은, 도 16의 XI-XI선에서 본 단면도를 도시하고 있다. 또한, 상기 미세한 물체(220)는, 상기 미세한 물체(220A 또는 220B)를 나타내고 있다.
도 14는, 미세한 물체(220A)가, 제1 전극(211)의 대향 부분(211A)과 제2 전극(212)의 대향 부분(212A)이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하고 있다. 제1 전극(211)과 제2 전극(212)의 사이에, 상술한 제1 실시 형태와 마찬가지로, 도 6에 도시한 바와 같은 교류 전압을 인가한다. 미세한 물체(220A)는 T자의 형상을 갖고 있으며, 폭이 넓은 쪽의 단부(220A-1)를 헤드부라고 칭하고, 반대측의 단부(220A-2)를 다리부라고 칭하기로 한다. 또한, 이미 설명한 바와 같이, 제1 전극(211)의 대향 부분(211A)의 폭(d1)은 제2 전극(212)의 대향 부분(212A)의 폭(d2)보다 좁아져 있다.
도 14의 좌측의 미세한 물체(220A)는, 헤드부(220A-1)가 제1 전극(211)의 대향 부분(211A)과 겹치고, 다리부(220A-2)가 제2 전극(212)의 대향 부분(212A)과 겹쳐 있다. 한편, 도 14의 우측의 미세한 물체(220A)는, 헤드부(220A-1)가 제2 전극(212)의 대향 부분(212A)과 겹치고, 다리부(220A-2)가 제1 전극(211)의 대향 부분(211A)과 각각 겹쳐 있다. 도 14로부터 명백해진 바와 같이, 도 14의 우측의 미세한 물체(220A)가, 도 14의 좌측의 미세한 물체(220A)보다, 제1, 제2 전극(211, 212)과 겹치는 면적이 더 크다. 그로 인해, 좌측의 미세한 물체(220A)에 비해, 우측의 미세한 물체(220A)가 보다 많은 전하가 유기되어, 제1, 제2 전극(211, 212) 사이에서 보다 강한 인력이 작용하게 된다. 따라서, 미세한 물체(220A)의 헤드부(220A-1)가 제2 전극(212)의 대향 부분(212A)과 겹치는 방향으로 선택적으로 기판(210) 위의 미리 정해진 위치에 배치될 수 있는 것이다.
도 15a 내지 도 15d 및 도 15e 내지 도 15h는, 미세한 물체(220B)가 제1, 제2 전극(211, 212)의 대향 부분(211A, 212A)이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하고 있다. 도 15e 내지 도 15h는, 평면도인 도 15a 내지 도 15d에 대응하는 단면도다.
상기 제1 전극(211)과 제2 전극(212)의 사이에, 상술한 제1 실시 형태와 마찬가지의 교류 전압(도 6 참조)을 인가한다. 또한, 미세한 물체(220B)는 표면측 면과 이면측 면이 규정되고, 표면측 층(244)과 이면측 층(249)의 유전율이 상이하다. 따라서, 미세한 물체(220B)는, 헤드부(220B-1) 및 다리부(220B-2)가 제1 전극(211) 및 제2 전극(212) 중 어느 측에 겹칠 것인가라는 방향을 제어할 수 있을 뿐만 아니라, 표면측 층(244)과 이면측 층(249) 중 어느 쪽이 위(전극(211, 212)의 반대측)를 향하는지도 제어하는 것이 가능해진다.
미세한 물체(220B)는, 헤드부(220B-1) 및 다리부(220B-2)가 제1 전극(211) 및 제2 전극(212) 중 어느 측에 겹칠 것인가 하는 2가지의 자유도와, 표면측 층(244) 및 이면측 층(249) 중 어느 쪽이 위를 향하는가 하는 2가지의 자유도가 있으며, 방향에 관해서 총 4가지의 자유도가 있다. 이 4가지의 방향의 미세한 물체(220B)를, 도 15a, 도 15b, 도 15c, 도 15d 및, 도 15e, 도 15f, 도 15g, 도 15h에 나타낸다.
지금까지의 설명에서, 도 15a, 도 15e와, 도 15b, 도 15f와, 도 15c, 도 15g와, 도 15d, 도 15h에 나타내는, 이 미세한 물체(220B)의 4가지 방향 중에서, 도 15a, 도 15e에 나타내는 방향이, 미세한 물체(220B)와 제1, 제2 전극(211, 212)의 사이에 작용하는 인력이 가장 큰 것은 명확하다. 즉, 도 15a, 도 15e에 도시한 바와 같이, 절연체막으로 이루어지는 표면측 층(244)이 상향이고, 실리콘으로 이루어지는 n형, p형 불순물 영역(245, 246)으로 이루어지는 이면측 층(249)이 기판(210)에 대향하는 방향이면서, 또한, 도 15a, 도 15e에 도시한 바와 같이, 헤드부(220B-1)가 제2 전극(212)의 대향 부분(212A)과 겹치는 경우가 가장 유기되는 전하가 많아진다. 즉, 미세한 물체(220B)의 유전율이 높은 측의 이면측 층(249)이 전극(211, 212)과 대향하고, 또한, 미세한 물체(220B)의 폭이 넓은 헤드부(220B-1)와 폭이 넓은 쪽의 전극(212)의 대향 부분(212A)이 겹치는 경우가, 가장 인력이 크다. 따라서, 도 16, 도 17에 도시한 바와 같이, 미세한 물체(220B)의 헤드부(220B-1)가 제2 전극(212)과 겹치고, 또한, 실리콘으로 이루어지는 n형, p형 불순물 영역(245, 246) 즉 이면측 층(249)이 기판(210)에 대향하는 방향으로 선택적으로 기판(210) 위의 미리 정해진 위치에 미세한 물체(220B)를 배치할 수 있는 것이다.
또한, 이 미세 물체 배치 공정 중에, 기판(210) 위에 도입된 미세한 물체(220)(미세한 물체(220A) 또는 미세한 물체(220B))를 포함하는 유체(221)를 기판(210)에 대하여 유동시키는 것이 바람직하다. 이에 의해, 도 14의 좌측에 나타내는 배치의 미세한 물체(220A)나, 도 15b 내지 도 15d, 도 15f 내지 도 15h에 나타내는 배치의 미세한 물체(220B)와 같은 바람직하지 못한 방향으로 기판(210) 위에 배치하려고 하는 미세한 물체(220A, 220B)를 흘려버리는 동시에, 도 14의 우측에 나타내는 배치의 미세한 물체(220A2) 및 도 15a, 도 15e에 나타내는 배치의 미세한 물체(220B)와 같은 바람직한 방향의 미세한 물체(220)를 기판(210) 위에 남기도록 배치할 수 있다. 따라서, 보다 수율 좋게 미세한 물체(220)의 방향을 제어할 수 있다.
이와 같이 하여, 도 14의 우측 및 도 15a, 도 15e에 도시한 바와 같이, 기판(210) 위에 미세한 물체(220)(220A 또는 220B)를 미리 정해진 위치에 미리 정해진 방향으로 배열할 수 있다.
유체로서 IPA를 사용한 경우의 제1 전극(211)에 부여하는 교류 전압의 주파수는, 10Hz 내지 1MHz로 하는 것이 바람직하고, 50Hz 내지 1kHz로 하는 것이 가장 배열이 안정되어, 보다 바람직하다. 또한, 제1 전극(211)과 제2 전극(212)의 사이에 인가하는 AC 전압은, 정현파에 한하지 않고, 구형파, 삼각파, 톱니파 등, 주기적으로 변동하는 것이면 된다. 제1 전극(211)에 부여하는 교류 전압의 VPPL(진폭의 2배)은, 0.1 내지 10V로 할 수 있는데, 0.1V 이하에서는 미세한 물체(120)의 배열이 나빠지고, 10V 이상에서는 미세한 물체(120)가 즉시 기판(110) 위에 고착해서 배치의 수율이 악화한다. 따라서, 1 내지 5V가 바람직하고, 나아가 1V 정도로 하는 것이 바람직했다.
이어서, 기판(210) 위에 대한 미세한 물체(220)의 배치가 완료한 후, 전압을 인가한 채 기판(210)을 가열함으로써, 액체를 증발시켜서 건조시켜, 미세한 물체(220)를 기판(210) 위에 고착시킨다. 혹은, 미세한 물체(220)의 배치가 완료한 후, 제1 전극(211) 및 제2 전극(212)에 충분히 고전압(10 내지 100V)을 인가해서 미세한 물체(220)를 기판(210) 위에 고착시키고, 전압의 인가를 정지한 후에 기판(210)을 건조시킨다.
(배선 공정)
이 공정에서는, 상기 미세 물체 배치 공정 후, 상기 기판(210) 위에 배치된 미세한 물체(디바이스)(220)를 배선한다. 본 실시 형태의 배선 공정은, 상술한 제1 실시 형태의 경우와 마찬가지로 행하는 것이 가능하다. 따라서, 도면과 상세한 설명은 생략한다.
상기 미세한 물체(220)는 다이오드 이외에도, 예를 들어 발광 다이오드이어도 좋다. 나아가, 미세한 물체(220)가 집적 회로를 내포해서 외부와 접속되어야 할 2 단자를 구비하고, 그 2 단자가 미세한 물체(220)의 상기 헤드부(220A-1, 220B-1)와 상기 다리부(220A-2, 220B-2)에 각각 형성되어 있어도 좋다. 이 실시 형태는, 미세한 물체(220)에 상기 헤드부와 상기 다리부가 규정되어 있어, 기판(210)에 대해 상기 헤드부와 다리부의 방향을 특정해서 배치할 필요가 있을 때에 유효하다.
(주된 효과)
본 실시 형태에서는, 상기 기판 준비 공정에서 준비하는 기판(210)은, 상기 기판(210) 위에 제1 전극(211)과 제2 전극(212)이 형성되고, 상기 제1 전극(211)과 제2 전극(212)이 대향하는 장소에서 상기 미리 정해진 위치가 규정된다. 또한, 상기 미세 물체 배치 공정에서는, 상기 제1 전극(211)과 제2 전극(212)의 사이에 전압을 인가함으로써, 상기 미리 정해진 위치에 상기 미세한 물체(220)를 배치한다.
상기 구성에 의해, 제1 전극(211) 및 제2 전극(212)에 의해, 기판(210) 위에 미세한 물체(220)가 배열하는 영역을 자유롭게 규정할 수 있다. 또한, 상기 구성에서 기판(210) 위에 미세한 물체(220)를 배치하는 방법은, 배열하는 미세한 물체(220)의 개수가 많은 경우라도, 제1 전극(211) 및 제2 전극(212)이 대향하는 장소 즉 대향 부분(211A, 212A)을 다수 설치하기만 하면 되며, 배치 공정에 필요로 하는 시간이나 비용은 거의 변함없다. 나아가, 제1, 제2 전극(211, 212) 사이에 인가하는 전압을 조정함으로써, 기판(210)과 미세한 물체(220)에 작용하는 힘을 자유롭게 변화시킬 수 있으므로, 배치의 수율을 향상시키는 데도 매우 적합하다. 예를 들어, 상술한 제1 실시 형태에서 설명한 것과 마찬가지로, 미세한 물체(220)의 배치가 완료한 후 전압을 높여서 기판(210)에 미세한 물체(220)를 고착시킬 수 있다. 또한, 예를 들어 유체 도입 공정 후, 충분히 유체의 흐름이 안정되고나서 전압을 인가하여 미세 물체 배치 공정을 개시할 수 있으므로, 배치의 수율을 높이는 것이 가능하다.
또한, 본 실시 형태에서는, 상기 미세한 물체(220)가 갖는 배향 구조는, 도 16에 도시한 바와 같이, 상기 미세한 물체(220)가, 상기 미리 정해진 위치에서의 상기 제1 전극(211)과 제2 전극(212) 각각에 대응하는, 서로 다른 크기의 두 개의 부분(헤드부(220A-1, 220B-1)와 다리부(220A-2, 220B-2))을 갖는 것이다. 또한, 상기 기판(210)도 배향 구조를 갖고 있으며, 상기 기판(210)이 갖는 배향 구조는, 상기 제1 전극(211)의 대향 부분(211A)의 폭(d1)과 제2 전극(212)의 대향 부분(212A)의 폭(d2)이 상이한 것이다.
상기 구성에 의해, 미세한 물체(220)가 갖는 배향 구조와 기판(210)이 갖는 배향 구조의 조합에 의해, 미세한 물체(220)가 기판(210) 위에 배치할 때의 방향을 유효하게 제어하여, 미세한 물체(220)를 기판(210) 위의 미리 정해진 위치에 미리 정해진 방향으로 수율 좋게 배치하는 것이 가능해진다.
또한, 본 실시 형태에서는, 상기 미세한 물체(220B)는 또 다른 배향 구조를 가지며, 그 배향 구조란, 도 17에 도시한 바와 같이, 상기 미세한 물체(220B)에 표면측 면과 이면측 면이 규정되고, 상기 표면측 면의 표면측 층(절연체)(244)의 유전율과 이면측 면의 이면측 층(실리콘)(249)의 유전율이 상이한 것이다. 이에 의해, 기판(210) 위에 미세한 물체(220B)의 위치 및 방향(표리를 포함함)을 제어해서 배치할 수 있다.
또한, 본 실시 형태에는, 상기 미세 물체 배치 공정에서, 상기 기판(210) 위에 도입된 상기 미세한 물체(220)를 포함하는 유체(221)를 상기 기판(210)에 대하여 유동시키는 경우를 기재하고 있다.
이에 의해, 바람직하지 않은 방향으로 기판(210) 위에 배치하려고 하는 미세한 물체(220)를 흘려버리고, 바람직한 방향(미리 정해진 방향)인 경우만 미세한 물체(220)를 기판(210) 위에 배치시킬 수 있다. 따라서, 보다 수율 좋게 미세한 물체(220)의 방향을 제어할 수 있다.
(제3 실시 형태)
이어서, 본 발명의 제3 실시 형태를, 도 18 내지 도 24를 사용해서 설명한다. 본 실시 형태는, 미세한 물체(320)가 갖는 배향 구조와, 기판(310)의 표면과 대략 평행한 외부 자장의 조합에 의해, 미세한 물체(320)가 기판(310)에 배치될 때의 방향을 유효하게 제어하는 것이다.
(기판 준비 공정)
이 공정에서는, 도 18에 도시한 바와 같은, 표면에 제1 전극(311)과 제2 전극(312)이 형성된 기판(310)을 준비한다. 이 기판(310)은 절연 기판으로 하고, 제1, 제2 전극(311, 312)은 금속 전극으로 한다. 기판(310)이나 전극(311, 312)의 재질 및 제작 방법은, 상술한 제1 실시 형태와 마찬가지로 할 수 있다.
제1, 제2 전극(311, 312)의 표면은, 도시하지 않은 절연막으로 덮여 있어도 좋다. 이 경우, 이하의 효과를 발휘한다. 후의 미세 물체 배치 공정에서는, 기판(310) 위에 액체가 도입된 상태에서 제1 전극(311)과 제2 전극(312)의 사이에 전압이 인가되는데, 이때에 전극(311, 312) 사이에 전류가 흐르는 것을 방지할 수 있다. 이러한 전류는, 전극(311, 312) 내에서 전압 강하를 일으켜 배열 불량의 원인이 되는 경우도 있으며, 또는 전기 화학적 효과에 의해 전극이 용해하는 원인으로 될 수 있다. 제1, 제2 전극(311, 312)을 덮는 절연막은, 예를 들어 실리콘 산화막이나 실리콘 질화막을 사용할 수 있다. 한편, 이러한 절연막으로 덮지 않을 경우, 제1, 제2 전극(311, 312)과 미세한 물체(320)를 용이하게 전기적으로 접속할 수 있으므로, 제1, 제2 전극(311, 312)을 배선으로서 이용하는 것이 용이해진다.
제1, 제2 전극(311, 312)의 대향 부분(311A, 312A)이 대향하는 장소(C)에 의해, 미세한 물체가 배치하는 장소가 규정된다. 즉, 후에 설명하는 미세 물체 배치 공정에서, 미세한 물체(320)는 제1, 제2 전극(311, 312)의 대향 부분(311A, 312A)이 대향하는 장소(C)에, 제1, 제2 전극(311, 312)을 가교하도록 배치된다. 그로 인해, 제1, 제2 전극(311, 312)이 대향하는 장소(C)에서의 제1 전극(311)의 대향 부분(311A)과 제2 전극(312)의 대향 부분(312A)의 사이의 거리는, 미세한 물체(320)의 길이보다 약간 짧은 것이 바람직하다. 일례로서, 미세한 물체(320)가 가늘고 긴 직사각형이며, 그 길이가 20㎛일 때, 제1 전극(311)의 대향 부분(311A)과 제2 전극(312)의 대향 부분(312A)의 사이의 거리는 12㎛ 내지 18㎛로 하는 것이 바람직하다. 즉, 상기 거리는, 미세한 물체(320)의 길이의 60 내지 90% 정도, 보다 바람직하게는 상기 길이의 80 내지 90% 정도로 하는 것이 바람직하다.
(미세한 물체)
이어서, 기판(310) 위에 배치하는 미세한 물체(320)에 대해서 설명한다.
도 19에 도시한 바와 같이, 미세한 물체(320)는, 전체적으로 가늘고 긴 막대 형상이며, 코어(342)의 주위를 3층의 쉘(343, 344, 345)이 덮고, 그 일단부에서 쉘이 없어 코어(342)가 노출되어 있다. 3층의 쉘(343, 344, 345) 중 최외층의 쉘(345)은 자화된 강자성체다. 구체적으로는, n형의 도전형을 갖는 GaN(갈륨나이트라이드) 코어(342)의 주위를, InGaN(인듐갈륨나이트라이드) 쉘(343)이 둘러싸고, 그 외측에 p형의 도전형을 갖는 GaN(갈륨나이트라이드) 쉘(344)이 둘러싸고, 최외층의 쉘로서 미세한 물체의 길이 방향으로 자화된 페라이트 쉘(345)이 형성되어 있다.
미세한 물체(320)가 갖는 배향 구조는, 미세한 물체(320)의 길이 방향으로 자화된 강자성체인 페라이트 쉘(345)이다.
미세한 물체(320)는, n형의 도전형 GaN 코어(342)와 p형의 도전형 GaN 쉘(344) 사이에 끼워진 InGaN 쉘(343)이 활성층이 되는 발광 다이오드 소자로서의 기능을 갖고 있다.
미세한 물체(320)의 크기는, 예를 들어 n형의 도전형 GaN 코어(342)의 직경을 1㎛, InGaN 쉘(343)의 두께를 5nm, p형의 도전형 GaN 쉘(344)을 100nm, 페라이트 쉘(345)의 두께를 200nm, n형의 도전형 GaN 코어(342)의 길이를 20㎛, 그 중 n형의 도전형 GaN 코어(342)가 노출되는 부분의 길이를 5㎛로 할 수 있다. 또한, 각 크기는 상기에 한하지 않고, 예를 들어 n형의 도전형 GaN 코어(342)의 직경이 100nm의, 소위 나노 와이어이어도 좋다.
도 20a 내지 도 20f는, 미세한 물체(320)를 제작하는 방법을 도시하는 도면이다.
우선, 도 20a에 도시한 바와 같이, GaN 기판(340) 위에 금속 촉매(Ni 촉매(341))를 입자 형상으로 형성한다. 이것은, GaN 기판 위에 Ni를 스퍼터에 의해 퇴적하고, 그 후 어닐에 의해 응집시켜서 행할 수 있다. 또는 Ni 콜로이드를 포함하는 용액에 침지해서 행할 수도 있다.
이어서, 도 20b에 도시한 바와 같이, MOCVD(유기 금속 기상 성장) 장치를 사용하여, n형의 도전형 GaN을 결정 성장시켜서 n형의 도전형 GaN 코어(342)를 형성한다. 이러한 형태의 도전형 GaN 코어(342)는, 예를 들어 직경 1㎛이고 길이 20㎛로 성장시킨다. 성장 온도를 800℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하여, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써, Si를 불순물로 한 n형의 도전형 GaN 코어(342)를 성장시킬 수 있다.
이어서, 도 20c에 도시한 바와 같이, MOCVD에 의해, 상기 n형의 도전형 GaN 코어(342) 및 GaN 기판(340) 위의 전체 면에, InGaN층(343)을 5nm의 두께로 형성한다. 이것은, 온도 900℃에서, TMG, 트리메틸인듐(TMI) 및 NH3을 사용하고, 또한 캐리어 가스로서 H2를 공급하면 된다. 그것에 이어, MOCVD에 의해, 상기 InGaN층(343) 위의 전체 면에, p형의 도전형 GaN층(344)을 100nm의 두께로 형성한다. 이것은, 온도 900℃에서 TMG 및 NH3을 사용하여, p형 불순물 공급용으로 CP2Mg(비스시클로펜타디에닐마그네슘)를, 캐리어 가스로서 H2를 더 공급하면 된다.
이어서, 도 20d에 도시한 바와 같이, p형의 도전형 GaN층(344) 위의 Ni 촉매(341)를 에칭에 의해 제거하고, 세정을 행하여, 어닐에 의해 p형의 도전형 GaN층(344)을 활성으로 한다. 그것에 이어, p형의 도전형 GaN층(344) 위의 전체 면에, 페라이트 쉘(345)을 레이저 애브레이션 또는 도금에 의해, 200nm의 두께로 퇴적한다.
이어서, 도 20e에 도시한 바와 같이, 건식 에칭의 RIE(반응성 이온 에칭)에 의해 기판 수직 방향으로 선택적으로 에칭을 행하여, 페라이트 쉘(345), p형의 도전형 GaN층(344), InGaN층(342), GaN 기판(340)을 에칭한다. 이에 의해, n형의 도전형 GaN 코어(342)는, GaN 기판(340) 근방의 밑둥에는 쉘을 갖지 않고, 상부에서는 쉘(InGaN 쉘(343), p형의 도전형 GaN 쉘(344) 및 페라이트 쉘(345))에 덮여 있는 형상이 된다. 그 후, 화살표 M2로 나타내는 바와 같이, GaN 기판(340)과 수직 방향으로 외부 자장을 인가하여, 페라이트 쉘(345)을 GaN 기판(340)의 표면과 수직 방향으로 자화한다. 도 20e에 도시한 바와 같이, 페라이트 쉘(345)은, n형 GaN 코어(342)가 돌출된 측이 S극이 되고, n형 GaN 코어(342)의 비돌출측이 N극이 된다.
이어서, 도 20f에 도시한 바와 같이, GaN 기판(340)을 액체에 침지해서 초음파를 조사하여, 미세한 물체(320)를 GaN 기판(340)으로부터 분리한다.
이 미세한 물체(320)는 pn 접합을 구비한 디바이스(발광 다이오드)이며, 한쪽 단에 n형의 도전형 GaN 코어(342)가 노출되어 있다. 이 n형의 도전형 GaN 코어(342)가 노출된 부분은, n형의 도전형 GaN 코어(342)와 전기적 접속을 취할 경우에 배선을 실시하는 적합한 부분이 된다. 한편, 쉘로 덮인 부분에 배선을 실시하면, p형의 도전형 GaN 쉘(344)과 전기적 접속을 취할 수 있다. 이로부터, 후에 미세한 물체(320)에 배선을 하는 경우에 있어서, 미세한 물체(320)의 방향을 제어하는 것이 중요함을 알 수 있다. 즉, 이 미세한 물체(320)에 의한 디바이스가 극성(n형, p형)을 갖기 때문에, 이 미세한 물체(320)의 n형의 도전형 GaN 코어(342)가 노출된 부분이, 기판(310)의 제1 전극(311) 및 제2 전극(312) 중 어느 측에 배치되는지는 매우 중요하며, 미세한 물체(320)의 배치의 장소뿐만 아니라 방향을 제어하는 것이 중요해진다.
(유체 도입 공정)
이 공정에서는, 도 21에 도시한 바와 같이, 미세한 물체(320)를 포함한 유체(321)를 기판(310) 위에 도입한다. 미세한 물체(320)는, 유체(321) 내에 분산되어 있다. 또한, 도 21은, 도 18의 III-III선에서 본 단면에 있어서, 기판(310) 위에 액체(321)가 도입된 모습을 도시하는 단면도다.
상기 유체(321)의 성분은, 상술한 제1 실시 형태에서 설명한 유체(121)와 마찬가지로 할 수 있다.
또한, 도시하지 않았지만, 기판(310) 위에 기판(310)에 대향해서 커버를 설치하는 것이 바람직하다. 이 커버는, 기판(310)과 평행하게 설치되고, 기판(310)과 상기 커버의 사이에는 균일한 간극(예를 들어 500㎛)이 형성된다. 이 간극에 미세한 물체(320)를 포함한 유체(321)를 채운다. 이와 같이 함으로써, 다음에 설명하는 미세 물체 배치 공정에서, 상기 간극에 의한 채널 중에 균일한 속도로 유체(321)를 흘리는 것이 가능하게 되어, 기판(310) 위에 미세한 물체(320)를 균일하게 배치하는 것이 가능해진다. 또한, 다음의 미세 물체 배치 공정에서, 유체(321)가 증발하여 대류를 일으키는 것을 방지해서, 미세한 물체(320)의 배치를 흐트러뜨리는 것을 방지할 수 있다.
(미세 물체 배치 공정)
이 공정에서는, 유체 도입 공정 후, 도 22에 도시한 바와 같이, 제1 전극(311)과 제2 전극(312)의 사이에 전압을 인가하고, 또한, 기판(310)의 표면과 대략 평행한 방향으로 외부 자장(M1)을 인가하고, 그 결과로서, 도 23의 평면도 및 도 24의 단면도에 도시한 바와 같이, 미세한 물체(320)가 기판(310) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다. 또한, 도 24는, 도 23의 III-III선에서 본 단면도를 도시하고 있다.
도 22는, 미세한 물체(320)가 제1, 제2 전극(311, 312)이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하고 있다. 기판(310)의 표면과 평행하게 외부 자장(M1)을 인가한다. 이미 설명한 바와 같이, 미세한 물체(320)의 최외층의 쉘인 페라이트 쉘(345)은, 미세한 물체(320)의 길이 방향으로 자화되어 있기 때문에, 미세한 물체(320)는, 외부 자장(M1)을 따라 방향을 정렬해서 정렬한다. 이 상태에서, 제1 전극(311)과 제2 전극(312)의 사이에, 제1 실시 형태와 마찬가지의 교류 전압(도 6 참조)을 인가한다. 이에 의해, 미세한 물체(320)는, 도 23 및 도 24에 도시한 바와 같이, 제1, 제2 전극(311, 312)의 대향 부분(311A, 312A)이 대향하는 개소에서 규정되는 기판(310) 위의 미리 정해진 위치에 방향을 정렬해서 배치된다.
이와 같이 하여, 도 23 및 도 24에 도시한 바와 같이, 기판(310) 위에 미세한 물체(320)를 미리 정해진 위치에 미리 정해진 방향으로 배열할 수 있다.
상기 유체(321)로서 IPA를 사용한 경우의 제1 전극(311)에 부여하는 교류 전압의 주파수는, 10Hz 내지 1MHz로 하는 것이 바람직하고, 50Hz 내지 1kHz로 하는 것이 가장 배열이 안정되어, 보다 바람직하다. 또한, 제1 전극(311)과 제2 전극(312)의 사이에 인가하는 AC 전압은, 정현파에 한하지 않고, 구형파, 삼각파, 톱니파 등, 주기적으로 변동하는 것이면 된다. 제1 전극(311)에 부여하는 교류 전압의 VPPL(진폭의 2배)은, 0.1 내지 10V로 할 수 있는데, 0.1V 이하에서는 미세한 물체(320)의 배열이 나빠지고, 10V 이상에서는 미세한 물체(320)가 즉시 기판(310) 위에 고착해서 배치의 수율이 악화된다. 따라서, 상기 전압 VPPL은, 1 내지 5V가 바람직하고, 나아가 1V 정도로 하는 것이 바람직했다.
이어서, 기판(310) 위에 대한 미세한 물체(320)의 배치가 완료된 후, 상기 전극(311, 312)에 전압을 인가한 채 기판(310)을 가열함으로써, 액체(321)를 증발시켜서 건조시켜, 미세한 물체(320)를 기판(310) 위에 고착시킨다. 혹은, 미세한 물체(320)의 배치된 후, 제1 전극(311) 및 제2 전극(312)에 충분히 고전압(10 내지 100V)을 인가해서 미세한 물체(320)를 기판(310) 위에 고착시키고, 전압의 인가를 정지한 후에 기판(310)을 건조시킨다.
(배선 공정)
이 공정에서는, 상기 미세 물체 배치 공정 후, 기판(310) 위에 배치된 미세한 물체(디바이스)(320)를 배선한다. 본 실시 형태의 배선 공정은, 상술한 제1 실시 형태의 경우와 마찬가지로 행하는 것이 가능하다. 또한, 후술하는 제12 실시 형태에서는, 본 실시 형태의 도 23 및 도 24의 상태로부터 발광 장치를 제작하는 방법을 상세하게 설명하고, 후술하는 제13 실시 형태에서는 다른 응용예인 표시 장치에 대해서 언급한다.
미세한 물체(320)는 발광 다이오드 이외에도, 예를 들어 다이오드이어도 좋다. 이 실시 형태는, 미세한 물체(320)와 같이, 길이 방향의 한쪽 단부와 다른 쪽의 단부가 다른 물성으로 규정되어 있어, 기판(310)에 대하여 미세한 물체(320)의 한쪽 단부와 다른 쪽의 단부의 방향을 특정해서 배치할 필요가 있을 때에 유효하다.
(주된 효과)
본 실시 형태에서는, 상기 기판 준비 공정에서 준비하는 기판(310)은, 상기 기판(310) 위에 제1 전극(311)과 제2 전극(312)이 형성되고, 상기 제1 전극(311)과 제2 전극(312)이 대향하는 장소에서 상기 미리 정해진 위치가 규정된다. 또한, 상기 미세 물체 배치 공정에서는, 상기 제1 전극(311)과 제2 전극(312)의 사이에 전압을 인가함으로써, 상기 미리 정해진 위치에 상기 미세한 물체(320)를 배치한다.
상기 구성에 의해, 제1 전극(311) 및 제2 전극(312)에 의해, 기판(310) 위에 미세한 물체(320)가 배열하는 영역을 자유롭게 규정할 수 있다. 또한, 상기 구성에서 기판(310) 위에 미세한 물체(320)를 배치하는 방법은, 배열하는 미세한 물체(320)의 개수가 많은 경우라도, 제1 전극(311) 및 제2 전극(312)이 대향하는 장소 즉 대향 부분(311A, 312A)을 다수 설치하기만 하면 되며, 배치 공정에 필요로 하는 시간이나 비용은 거의 변함없다. 나아가, 제1, 제2 전극(311, 312) 사이에 인가하는 전압을 조정함으로써, 기판(310)과 미세한 물체(320)의 사이에 작용하는 힘을 자유롭게 변화시킬 수 있으므로, 미세한 물체(320)의 배치의 수율을 향상시키는데 매우 적합하다. 예를 들어, 상술한 제1 실시 형태에서 설명한 것과 마찬가지로, 미세한 물체(320)의 배치된 후에 상기 전압을 높여서 기판(310)에 미세한 물체(320)를 고착시킬 수 있다. 또한, 예를 들어 상기 유체 도입 공정 후, 상기 유체(321)의 흐름이 충분히 안정되고나서 상기 전압을 인가해서 미세 물체 배치 공정을 개시할 수 있으므로, 배치의 수율을 높이는 것이 가능하다.
또한, 본 실시 형태에서는, 상기 미세한 물체(320)가 갖는 배향 구조는, 상기 미세한 물체(320)가 자화된 강자성체로서의 페라이트 쉘(345)을 구비하는 것이다. 그리고, 상기 미세 물체 배치 공정에서, 외부 자장에 의해 상기 미세한 물체(320)를 미리 정해진 방향으로 정렬시킨다.
이에 의해, 기판(310) 위에 미세한 물체(320)의 위치 및 방향을 제어해서 배치할 수 있다. 이와 같은 구성에 의하면, 기판(310)에 배향 구조를 갖게 하지 않고, 높은 수율로 간이하게 기판(310) 위에 미세한 물체(320)를 미리 정해진 위치에 미리 정해진 방향으로 배치시킬 수 있다. 또한, 상기 미세 물체 배치 공정에서, 미세한 물체(320)를 미리 정해진 방향으로 정렬시킬 때의 수율을 향상하기 위해서, 미세한 물체(320)를 포함하는 유체(321)를 기판(310)에 대하여 유동시킬 필요가 없다. 그로 인해, 유체(321)의 흐름에 의해 미세한 물체(320)의 방향이 흐트러지지 않으므로, 매우 수율 좋게 미세한 물체(320)의 방향을 정렬시켜서 기판(310) 위에 배치할 수 있다.
특히, 본 실시 형태에서는, 상기 외부 자장(M1)은, 상기 기판(310)의 표면과 대략 평행한 방향이었다. 이 경우, 기판(310)의 표면과 수평인 축 방향의 방향에 대해서, 미세한 물체(310)의 방향을 제어하여 기판(310) 위의 미리 정해진 위치에 배치하는 것이 가능해진다.
(제4 실시 형태)
이어서, 본 발명의 제4 실시 형태를, 도 25 내지 도 31을 사용해서 설명한다. 본 실시 형태는, 미세한 물체가 갖는 배향 구조와 기판의 표면에 대하여 대략 수직인 외부 자장의 조합에 의해, 미세한 물체를 기판에 배치할 때의 방향을 유효하게 제어하는 것이다.
(기판 준비 공정)
이 공정에서는, 도 25에 도시한 바와 같은, 표면에 제1 전극(411)과 제2 전극(412)이 형성된 기판(410)을 준비한다. 이 기판(410)은 절연 기판으로 하고, 제1, 제2 전극(411, 412)은 금속 전극으로 한다. 기판(410)이나 전극(411, 412)의 재질 및 제작 방법은, 상술한 제1 실시 형태와 마찬가지로 할 수 있다.
상기 제1, 제2 전극(411, 412)의 표면은, 도시하지 않은 절연막으로 덮여 있어도 좋다. 이 경우, 이하의 효과를 발휘한다. 후의 미세 물체 배치 공정에서는, 기판(410) 위에 액체가 도입된 상태에서 제1 전극(411)과 제2 전극(412)의 사이에 전압이 인가되는데, 이때에 전극(411, 412) 사이에 전류가 흐르는 것을 방지할 수 있다. 이러한 전류는, 전극 내에서 전압 강하를 일으켜서 상기 미세한 물체의 배열 불량의 원인이 되는 경우가 있으며, 또는 전기 화학적 효과에 의해 전극이 용해하는 원인이 될 수 있다. 제1, 제2 전극(411, 412)을 덮는 절연막은, 예를 들어 실리콘 산화막이나 실리콘 질화막을 사용할 수 있다. 한편, 이러한 절연막으로 덮지 않을 경우, 제1, 제2 전극(411, 412)과 후술하는 미세한 물체(420)를 용이하게 전기적으로 접속할 수 있으므로, 제1, 제2 전극(411, 412)을 배선으로서 이용하는 것이 용이해진다.
상기 제1, 제2 전극(411, 412)의 대향 부분(411A, 412A)이 대향하는 장소(D)에 의해, 상기 미세한 물체(420)가 배치하는 장소가 규정된다. 즉, 후에 설명하는 미세 물체 배치 공정에서, 상기 미세한 물체(420)는 제1, 제2 전극(411, 412)의 대향 부분(411A, 412A)이 대향하는 장소(D)에, 제1, 제2 전극(411, 412)을 가교하도록 배치된다. 그로 인해, 제1, 제2 전극(411, 412)의 대향 부분(411A, 412A)이 대향하는 장소(D)에서의 제1 전극(411)과 제2 전극(412)의 사이의 거리는, 상기 미세한 물체(420)의 길이보다 약간 짧은 것이 바람직하다. 일례로서, 상기 미세한 물체가 가늘고 긴 직사각형이며, 그 길이가 20㎛일 때, 상기 제1 전극(411)의 대향 부분(411A)과 제2 전극(412)의 대향 부분(412A)의 사이의 거리는, 12㎛ 내지 18㎛로 하는 것이 바람직하다. 즉, 상기 거리는, 상기 미세한 물체의 길이의 60 내지 90% 정도, 보다 바람직하게는 상기 길이의 80 내지 90% 정도로 하는 것이 바람직하다.
(미세한 물체)
이어서, 기판(410) 위에 배치하는 미세한 물체에 대해서 설명한다. 도 26에 도시한 바와 같이, 미세한 물체(420)는, 직사각형이며, 표면측 면을 포함하는 표면측의 부분과 이면측 면을 포함하는 이면측의 부분을 갖고 있다. 즉, 상기 미세한 물체(420)의 상기 표면측의 부분에서는, 직사각 형상으로 노출된 실리콘 질화막(444)의 주위를 페라이트층(448)이 프레임 형상으로 둘러싸고 있다. 또한, 상기 미세한 물체(420)의 상기 이면측의 부분에서는, 상기 실리콘 질화막(444)이 후술하는 n형 불순물 영역(445)을 프레임 형상으로 둘러싸고 있다.
또한, 상기 미세한 물체(420)는 표면측 면과 이면측 면이 규정되면 되고, 직사각형일 필요는 없으며, 원형, 타원형, 다각형 등이어도 좋다. 미세한 물체의 크기는, 예를 들어 긴 변을 10㎛, 짧은 변을 5㎛, 두께를 0.5㎛로 할 수 있지만, 이에 한정되지 않는다.
상기 미세한 물체(420)는, 상기 표면측의 부분에 실리콘 질화막(444)이 형성되어 있다. 한편, 도 26에는 나타나지 않았지만, 상기 미세한 물체(420)는, 상기 이면측의 부분에 상기 실리콘 질화막(144)과 n형 불순물 영역(445) 사이에 끼워져서 p형 불순물 영역(446)이 형성되어 있다(도 27G 참조). 즉, 상기 미세한 물체(420)는, pn 접합을 갖는 다이오드로서 기능한다. 또한, 미세한 물체(420)의 측면에도 페라이트층(448)이 형성되어 있고, 이 페라이트층(448)은 미세한 물체(420)의 두께 방향으로 자화되어 있다.
상기 미세한 물체(420)가 갖는 배향 구조는, 상기 미세한 물체(420)의 두께 방향으로 자화된 강자성체인 페라이트층(448)이다.
도 27a 내지 도 27g는, 상기 미세한 물체(420)를 제작하는 방법을 도시하는 도면이다.
우선, 도 27a에 도시한 바와 같은 SOI 기판(440)을 준비한다. 이 SOI 기판(440)은, 실리콘 기판(441), 실리콘 산화막으로 이루어지는 BOX층(442), SOI층(443)으로 구성되어 있다.
이어서, 도 27b에 도시한 바와 같이, SOI층(443) 내에, n형 불순물 영역(445)과 p형 불순물 영역(446)을 층 형상으로 형성한다. n형, p형 불순물 영역(445, 446)은, 비소, 붕소를 이온 주입하고, 활성화 어닐을 행함으로써 형성할 수 있다. 이에 의해, n형 불순물 영역(445)과 p형 불순물 영역(446)의 경계에 pn 접합이 형성된다.
이어서, 도 27c에 도시한 바와 같이, SOI 기판(440) 위에 BOX층(442)이 노출될 때까지 트렌치(447)를 형성한다. 이 트렌치(447)는, SOI 기판(440) 위에 대해서 통상의 포토리소그래피 공정 및 건식 에칭 공정을 적용함으로써 형성할 수 있다.
이어서, 도 27d에 도시한 바와 같이, SOI 기판(440) 위 전체 면에, 실리콘 질화막(444)을 퇴적한다. 이 실리콘 질화막(444)은, CVD법에 의해 형성할 수 있다.
이어서, 도 27e에 도시한 바와 같이, SOI 기판(440) 위 전체 면에 페라이트를 레이저 애브레이션 또는 도금에 의해 퇴적한 후, 드라이 에칭에 의해 에칭 백을 행하여, 측벽 절연막(페라이트층(448))을 형성한다. 그 후, SOI 기판(440)의 표면에 대하여 수직 방향(화살표 M3으로 나타내는 방향)으로 외부 자장을 인가하여, 페라이트층(448)을 SOI 기판(440)의 표면에 대하여 수직 방향으로 자화한다.
이어서, 도 27f에 도시한 바와 같이, 포토레지스트(449)를 SOI 기판(440) 위 전체 면에 도포하고, 포토리소그래피 공정에 의해 패턴화함으로써, 트렌치(447)가 있었던 위치에 포토레지스트(449)의 슬릿(450)을 형성한다. 그리고, 포토레지스트(449)의 슬릿(450)의 위치에 있는 실리콘 질화막(444)을 에칭으로 제거하여, BOX층(442)을 노출시킨다.
이어서, 도 27g에 도시한 바와 같이, SOI 기판(440)을 불화수소산 용액에 담가, 실리콘 산화막으로 이루어지는 BOX층(442)을 녹여서 미세한 물체(420)를 SOI 기판(440)으로부터 분리한다. 이때, 미세한 물체(420)에는 포토레지스트(449)가 부착되어 있으므로, 아세톤에 담가서 포토레지스트(449)를 제거한다. 이 미세한 물체(420)는, pn 접합을 구비한 디바이스(다이오드)이며, 이 디바이스(미세한 물체(420))는 극성을 갖는다. 이로 인해, 이 미세한 물체(420)가 표면(직사각 형상으로 노출된 실리콘 질화막(444))을 위로 해서 기판(410) 위에 배치되는지, 이면(n형 불순물 영역(445))을 위로 해서 기판(410) 위에 배치되는지는 매우 중요하며, 배치의 장소뿐만 아니라 방향(표리)을 제어하는 것이 중요해진다.
도 27g에 도시한 바와 같이, 이 미세한 물체(420)의 측벽 절연막을 이루는 페라이트층(448)은, 표면측이 N극, 이면측이 S극으로 자화되어 있다.
(유체 도입 공정)
이 공정에서는, 도 28에 도시한 바와 같이, 상기 미세한 물체(420)를 포함한 유체(421)를, 상기 기판(410) 위에 도입한다. 상기 미세한 물체(420)는, 상기 유체(421) 내에 분산되어 있다. 또한, 도 28은, 도 25의 IV-IV선에서 본 단면에 있어서, 기판(410) 위에 액체(421)가 도입된 모습을 도시하는 단면도다.
유체(421)는, IPA(이소프로필알코올), 에탄올, 메탄올, 에틸렌글리콜, 프로필렌글리콜, 아세톤, 물 등의 액체 또는 그들의 혼합물을 사용할 수 있지만, 이에 한정되지 않는다. 단, 유체(421)가 가져야 할 바람직한 성질로서, 미세한 물체(420)의 배열을 방해하지 않도록 점성이 낮을 것, 이온 농도가 현저하게 높지 않을 것, 미세한 물체(420)의 배열 후에 기판(410)을 건조할 수 있도록 하기 위해서 휘발성을 가질 것이다. 또한, 이온 농도가 현저하게 높은 액체를 사용한 경우, 제1, 제2 전극(411, 412)에 전압을 인가했을 때에 전극 위에 빠르게 전기 이중층이 형성되어 전계가 액체 중에 침투하는 것을 방해하기 때문에, 미세한 물체(420)의 배열을 저해하게 된다.
또한, 도시하지 않았지만, 기판(410) 위에 기판(410)과 대향해서 커버를 설치하는 것이 바람직하다. 이 커버는, 기판(410)과 평행하게 설치되고, 기판(410)과 커버의 사이에는 균일한 간극(예를 들어 500㎛)이 형성된다. 이 간극에 미세한 물체(420)를 포함한 유체(421)를 채운다. 이와 같이 함으로써, 다음에 설명하는 미세 물체 배치 공정에서, 상기 간극에 의한 채널 중에 균일한 속도로 유체를 흘리는 것이 가능하게 되어, 기판(410) 위에 미세한 물체(420)를 균일하게 배치하는 것이 가능해진다. 또한, 다음의 미세 물체 배치 공정에서, 유체(421)가 증발하여 대류를 일으켜서, 미세한 물체(420)의 배치를 흐트러지는 것을 방지할 수 있다.
(미세 물체 배치 공정)
이 공정에서는, 상술한 유체 도입 공정 후, 도 29에 도시한 바와 같이, 제1 전극(411)과 제2 전극(412)의 사이에 전압을 인가하고, 또한, 기판(410)의 표면에 대하여 대략 수직인 방향(화살표 M4로 나타내는 방향)으로 외부 자장을 인가하고, 그 결과로서, 도 30 및 도 31에 도시한 바와 같이, 미세한 물체(420)가 기판(410) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다. 또한, 도 31은, 도 30의 IV-IV선에서 본 단면도를 도시하고 있다.
도 29는, 미세한 물체(420)가 제1, 제2 전극(411, 412)의 대향 부분(411A, 412A)이 대향하는 장소에 방향이 정렬되어 배치되는 원리를 설명하고 있다. 이미 설명한 바와 같이, 미세한 물체(420)의 측면에 형성되어 있는 페라이트층(448)은, 미세한 물체(420)의 두께 방향으로 자화되어 있다. 따라서, 기판(410)의 표면에 대하여 수직으로 화살표 M4로 나타내는 방향으로 외부 자장을 인가함으로써, 미세한 물체(420)는, 이 외부 자장을 따라 방향을 일치시켜 정렬한다. 이 상태에서, 제1 전극(411)과 제2 전극(412)의 사이에, 상술한 제1 실시 형태와 마찬가지의 교류 전압(도 6 참조)을 인가한다. 이에 의해, 도 30 및 도 31에 도시한 바와 같이, 미세한 물체(420)는, 제1, 제2 전극(411, 412)의 대향 부분(411A, 412A)이 대향하는 부분에서 규정되는 기판(410) 위의 미리 정해진 위치에, 방향을 정렬해서 배치한다.
이와 같이 하여, 도 30 및 도 31에 도시한 바와 같이, 기판(410) 위에 미세한 물체(420)를 미리 정해진 위치에 미리 정해진 방향으로 배열할 수 있다.
상기 유체(421)로서 IPA를 사용한 경우에 상기 제1 전극(411)에 부여하는 교류 전압의 주파수는, 10Hz 내지 1MHz로 하는 것이 바람직하고, 50Hz 내지 1kHz로 하는 것이 가장 배열이 안정되어, 보다 바람직하다. 또한, 상기 제1 전극(411)과 제2 전극(412)의 사이에 인가하는 AC 전압은, 정현파에 한하지 않고, 구형파, 삼각파, 톱니파 등, 주기적으로 변동하는 것이면 된다. 상기 제1 전극(411)에 부여하는 교류 전압의 VPPL(진폭의 2배)은, 0.1 내지 10V로 할 수 있지만, 0.1V 이하에서는 미세한 물체(420)의 배열이 나빠지고, 10V 이상에서는 미세한 물체(420)가 즉시 기판(410) 위에 고착해서 배치의 수율이 악화한다. 따라서, 상기 전압 VPPL은, 1 내지 5V가 바람직하고, 나아가 1V 정도로 하는 것이 바람직했다.
이어서, 기판(410) 위에 대한 미세한 물체(420)의 배치된 후, 전압을 인가한 채 기판(410)을 가열함으로써, 액체(421)를 증발시켜서 건조시켜, 미세한 물체(420)를 기판(410) 위에 고착시킨다. 혹은, 미세한 물체(420)의 배치된 후, 제1 전극(411) 및 제2 전극(412)에 충분히 고전압(10 내지 100V)을 인가해서 미세한 물체(420)를 기판(410) 위에 고착시키고, 전압의 인가를 정지한 후에 기판(410)을 건조시킨다.
(배선 공정)
이 공정에서는, 상기 미세 물체 배치 공정 후, 기판(410) 위에 배치된 미세한 물체(디바이스)(420)를 배선한다. 본 실시 형태의 배선 공정은, 상술한 제1 실시 형태의 경우와 마찬가지로 행하는 것이 가능하다. 따라서, 상기 배선 공정의 도면과 상세한 설명은 생략한다.
상기 미세한 물체(420)가 다이오드 소자인 경우를 위에서 설명했지만, 미세한 물체(420)가 그 밖의 소자, 예를 들어 발광 다이오드이어도 좋다. 나아가, 미세한 물체(420)가 집적 회로를 내포해서 외부와 접속되어야 할 2 단자를 구비하고, 그 2 단자가 미세한 물체(420)의 표면측의 면과 이면측의 면에 형성되어 있어도 좋다. 이 실시 형태는, 미세한 물체(420)에 표면측의 면과 이면측의 면이 규정되어 있어 기판(410)에 대하여 표리 특정한 방향으로 배치할 필요가 있을 때 유효하다.
(주된 효과)
본 실시 형태에서는, 상기 기판 준비 공정에서 준비하는 기판(410)은, 상기 기판(410) 위에 제1 전극(411)과 제2 전극(412)이 형성되고, 상기 제1 전극(411)과 제2 전극(412)이 대향하는 장소에서 상기 미리 정해진 위치가 규정된다. 또한, 상기 미세 물체 배치 공정에서는, 상기 제1 전극(411)과 제2 전극의 사이에 전압을 인가함으로써, 상기 미리 정해진 위치에 상기 미세한 물체를 배치한다.
상기 구성에 의해, 제1 전극(411) 및 제2 전극(412)에 의해, 기판(410) 위에 미세한 물체(420)가 배열하는 영역을 자유롭게 규정할 수 있다. 또한, 상기 구성에서 기판(410) 위에 미세한 물체(420)를 배치하는 방법은, 배열하는 미세한 물체(420)의 개수가 많은 경우라도, 제1 전극(411) 및 제2 전극(412)이 대향하는 장소(대향 부분(411A, 412A))를 다수 설치하기만 하면 되며, 배치 공정에 필요로 하는 시간이나 비용은 거의 변함없다. 나아가, 제1, 제2 전극(411, 412) 사이에 인가하는 전압을 조정함으로써, 기판(410)과 미세한 물체(420)의 사이에 작용하는 힘을 자유롭게 변화시킬 수 있으므로, 배치의 수율을 향상하는 데 매우 적합하다. 예를 들어, 제1 실시 형태에서 설명한 것과 마찬가지로, 미세한 물체(420)의 배치된 후, 상기 전압을 높여서 기판(410)에 미세한 물체(420)를 고착시킬 수 있다. 또한, 예를 들어 상기 유체 도입 공정 후, 유체의 흐름이 충분히 안정되고나서 상기 전압을 인가해서 상기 미세 물체 배치 공정을 개시할 수 있으므로, 배치의 수율을 높이는 것이 가능하다.
또한, 본 실시 형태에서는, 상기 미세한 물체(420)가 갖는 배향 구조는, 상기 미세한 물체(420)가 자화된 강자성체(페라이트층(448))를 구비하는 것이다. 그리고, 상기 미세 물체 배치 공정에서, 화살표 M4로 나타나는 방향의 외부 자장에 의해 상기 미세한 물체(420)를 미리 정해진 방향으로 정렬시킨다.
이에 의해, 기판(410) 위에 미세한 물체(420)의 위치 및 방향을 제어해서 배치할 수 있다. 이와 같은 구성에 의하면, 기판(410)에 배향 구조를 갖게 하지 않고, 높은 수율로 간이하게 기판(410) 위에 미세한 물체(420)를 미리 정해진 위치에 미리 정해진 방향으로 배치시킬 수 있다. 또한, 상기 미세 물체 배치 공정에서, 미세한 물체(420)를 미리 정해진 방향으로 정렬시킬 때의 수율을 향상시키기 위해서, 미세한 물체(420)를 포함하는 유체(421)를 기판(410)에 대하여 유동시킬 필요가 없다. 그로 인해, 유체(421)의 흐름에 의해 미세한 물체(421)의 방향이 흐트러지지 않으므로, 매우 수율 좋게 미세한 물체(421)의 방향을 정렬시켜서 기판(410) 위에 배치할 수 있다.
특히, 본 실시 형태에서는, 상기 외부 자장은, 상기 기판(410)의 표면에 대하여 대략 수직인 방향이었다. 이 경우, 상기 기판(410)의 표면에 대하여 수직인 축 방향의 방향에 대해서, 미세한 물체(410)의 방향을 제어하여 기판(410) 위의 미리 정해진 위치에 배치하는 것이 가능해진다. 즉, 본 실시 형태에서 나타낸 바와 같이, 미세한 물체(410)의 표리의 방향을 정렬시켜서, 기판(410) 위의 미리 정해진 위치에 배치할 수 있다.
(제5 실시 형태)
이어서, 본 발명의 제5 실시 형태를, 도 32 내지 도 36을 사용해서 설명한다. 본 실시 형태는, 미세한 물체뿐만 아니라 기판도 또한 배향 구조를 갖고 있어, 상기 미세한 물체가 갖는 배향 구조와 상기 기판이 갖는 배향 구조의 조합에 의해, 상기 미세한 물체를 기판에 배치할 때의 방향을 유효하게 제어하는 것이다.
(기판 준비 공정)
이 공정에서는, 도 32에 도시한 바와 같은, 표면에 제1 전극(511)과 제2 전극(512) 및 N극부(514)와 S극부(515)로 이루어지는 강자성체 패턴(516)이 형성된 기판(510)을 준비한다. 이 기판(510)은 절연 기판으로 하고, 제1, 제2 전극(511, 512)은 금속 전극으로 한다. 일례로서, 인쇄 기술을 이용해서 기판(510)의 표면에 원하는 전극 형상의 금속 전극(제1, 제2 전극(511, 512))을 형성할 수 있다. 또한, 기판(510)의 표면에 금속막 및 감광체막을 균일하게 퇴적하고, 이 감광체막을 원하는 전극 패턴으로 노광·현상해서, 패터닝된 감광체막을 마스크로 해서 금속막을 에칭하여 제1, 제2 전극(511, 512)을 형성할 수 있다. 그 후, 기판(510) 및 제1, 제2 전극(511, 512) 위의 전체 면에, 강자성체인 페라이트막을 레이저 애브레이션 또는 도금에 의해 퇴적하고, 상기와 같은 포토리소그래피 공정 및 에칭 공정에 의해 강자성체 패턴(516)을 형성한다. 강자성체 패턴(516)은, 제1, 제2 전극(511, 512)의 대향 부분(511A, 512A)이 대향하는 개소(E)(즉 미세한 물체를 배치해야 할 장소)에 형성된다. 그 후, 기판(510)의 표면과 평행하게 외부 자장을 인가하여, 상기 강자성체 패턴(516)을 자화해서 S극부(514)와 N극부(515)를 형성한다.
또한, 상기 제1, 제2 전극(511, 512)을 제작하는 금속의 재료로는, 금,은, 구리, 텅스텐, 알루미늄, 탄탈이나 그들의 합금 등을 사용할 수 있다. 상기 강자성체 패턴(516)은, 페라이트 대신에, 산화철, 산화크롬, 코발트 등의 강자성체를 사용해도 좋다. 또한, 상기 기판(510)은, 유리, 세라믹, 알루미나, 수지와 같은 절연체 또는 실리콘과 같은 반도체 표면에 실리콘 산화막을 형성하여, 표면이 절연성을 갖는 기판이다. 유리 기판을 사용하는 경우는, 표면에 실리콘 산화막, 실리콘 질화막과 같은 기초 절연막을 형성하는 것이 바람직하다.
상기 제1, 제2 전극(511, 512)의 표면은, 도시하지 않은 절연막으로 덮여 있어도 좋다. 이 경우, 이하의 효과를 발휘한다. 후의 미세 물체 배치 공정에서는, 기판(510) 위에 액체가 도입된 상태에서 제1 전극(511)과 제2 전극(512)의 사이에 전압이 인가되는데, 이때 전극(511, 512) 사이에 전류가 흐르는 것을 방지할 수 있다. 이러한 전류는, 전극(511, 512) 내에서 전압 강하를 일으켜 배열 불량의 원인이 되는 경우도 있으며, 또는 전기 화학적 효과에 의해 전극(511, 512)이 용해하는 원인으로 될 수 있다. 상기 제1, 제2 전극(511, 512)을 덮는 절연막은, 예를 들어 실리콘 산화막이나 실리콘 질화막을 사용할 수 있다. 한편, 이러한 절연막으로 덮지 않을 경우, 제1, 제2 전극(511, 512)과 미세한 물체(520)를 용이하게 전기적으로 접속할 수 있으므로, 제1, 제2 전극(511, 512)을 배선으로서 이용하는 것이 용이해진다.
상기 제1, 제2 전극(511, 512)의 대향 부분(511A, 512A)이 대향하는 장소(E)에 의해, 후술하는 미세한 물체가 배치하는 장소가 규정된다. 즉, 후에 설명하는 미세 물체 배치 공정에서, 상기 미세한 물체는 제1, 제2 전극(511, 512)의 대향 부분(511A, 512A)이 대향하는 장소(E)에, 제1, 제2 전극(511, 512)을 가교하도록 배치된다. 그로 인해, 제1, 제2 전극(511, 512)이 대향하는 장소(E)에서의 제1 전극(511)의 대향 부분(511A)과 제2 전극(512)의 대향 부분(512A)의 사이의 거리는, 상기 미세한 물체의 길이보다 약간 짧은 것이 바람직하다. 일례로서, 상기 미세한 물체가 가늘고 긴 직사각형이며, 그 길이가 20㎛일 때, 제1 전극(511)의 대향 부분(511A)과 제2 전극(512)의 대향 부분(512A)의 사이의 거리는 12㎛ 내지 18㎛로 하는 것이 바람직하다. 즉, 상기 거리는, 상기 미세한 물체의 길이의 60 내지 90% 정도, 보다 바람직하게는 상기 길이의 80 내지 90% 정도로 하는 것이 바람직하다.
상기 기판(510)은 배향 구조로서의 강자성체 패턴(516)을 갖고 있으며, 이 강자성체 패턴(516)은, 상기 제1 전극(511)의 대향 부분(511A)과 제2 전극(512)의 대향 부분(512A)이 대향하는 개소에서 형성된 S극부(514)와 N극부(515)로 이루어진다.
(미세한 물체)
이어서, 상기 기판(510) 위에 배치하는 미세한 물체에 대해서 설명한다.
도 33에 도시한 바와 같이, 미세한 물체(520)는, 전체적으로 가늘고 긴 막대 형상이며, 코어(542)의 주위를 3층의 쉘(543, 544, 545)이 덮고, 그 일단부에서 쉘이 없이 코어(542)가 노출되어 있다. 상기 3층의 쉘 중 최외층의 쉘(545)은 자화된 강자성체다. 구체적으로는, n형의 도전형을 갖는 GaN(갈륨나이트라이드) 코어(542)의 주위를, InGaN(인듐갈륨나이트라이드) 쉘(543)이 둘러싸고, 그 외측에 p형의 도전형을 갖는 GaN(갈륨나이트라이드) 쉘(544)이 둘러싸고, 최외층의 쉘로서 미세한 물체(520)의 길이 방향으로 자화된 페라이트 쉘(545)이 형성되어 있다.
상기 미세한 물체(520)가 갖는 배향 구조는, 상기 미세한 물체(520)의 길이 방향으로 자화된 강자성체인 페라이트 쉘(545)이다.
미세한 물체(520)는, n형의 도전형 GaN 코어(542)와 p형의 도전형 GaN 쉘(544) 사이에 끼워진 InGaN 쉘(543)이 활성층이 되는 발광 다이오드 소자로서의 기능을 갖고 있다.
미세한 물체(520)의 크기는, 예를 들어 n형의 도전형 GaN 코어(542)의 직경을 1㎛, InGaN 쉘(543)의 두께를 5nm, p형의 도전형 GaN 쉘(544)을 100nm, 페라이트 쉘(545)의 두께를 200nm, n형의 도전형 GaN 코어(542)의 길이를 20㎛, 그 중 n형의 도전형 GaN 코어(542)가 노출되는 부분의 길이를 5㎛로 할 수 있다. 또한, 각 크기는 상기에 한하지 않고, 예를 들어 n형의 도전형 GaN 코어(542)의 직경이 100nm의, 소위 나노 와이어이어도 좋다.
이상 설명한 미세한 물체(520)는, 상술한 제3 실시 형태에서 설명한 미세한 물체(320)와 동일한 것이다. 따라서, 미세한 물체(520)를 제작하는 방법도, 상술한 제3 실시 형태에서 도 20a 내지 도 20f를 참조하여 설명한 미세한 물체(320)를 제작하는 방법과 동일하므로 설명을 생략한다. 도 33에 도시한 바와 같이, 페라이트 쉘(545)은, n형 GaN 코어(542)가 돌출된 측이 S극이 되고, n형 GaN 코어(542)의 비돌출측이 N극이 된다.
이 미세한 물체(520)는 pn 접합을 구비한 디바이스(발광 다이오드)이며, 한쪽 단부에 n형의 도전형 GaN 코어(542)가 노출되어 있다. 이 n형의 도전형 GaN 코어(542)가 노출된 부분은, n형의 도전형 GaN 코어(542)와 전기적 접속을 취할 경우에 배선을 실시하는 적합한 부분이 된다. 한편, 쉘로 덮인 부분에 배선을 실시하면, p형의 도전형 GaN 쉘(544)과 전기적 접속을 취할 수 있다. 이로부터, 후에 미세한 물체(520)에 배선을 할 경우에 있어서, 미세한 물체(520)의 방향을 제어하는 것이 중요함을 알 수 있다. 즉, 이 미세한 물체(디바이스)(520)는 극성(n형, p형)을 갖기 때문에, 이 미세한 물체(520)의 n형의 도전형 GaN 코어(542)가 노출된 부분이, 기판(510)의 제1 전극(511) 및 제2 전극(512) 중 어느 측에 배치되는지는 매우 중요하며, 배치의 장소뿐만 아니라 방향을 제어하는 것이 중요해진다.
(유체 도입 공정)
이 공정에서는, 도 34에 도시한 바와 같이, 미세한 물체(520)를 포함한 유체(521)를 기판(510) 위에 도입한다. 미세한 물체(520)는, 유체(521) 내에 분산되어 있다. 또한, 도 34는, 도 32의 V-V선에서 본 단면에 있어서, 기판(510) 위에 액체(521)가 도입된 모습을 도시하는 단면도다.
상기 유체(521)의 성분은, 상술한 제1 실시 형태와 마찬가지로 할 수 있다.
또한, 도시하지 않았지만, 기판(510) 위에 기판(510)과 대향해서 커버를 설치하는 것이 바람직하다. 이 커버는, 기판(510)과 평행하게 설치되고, 기판(510)과 상기 커버의 사이에는 균일한 간극(예를 들어 500㎛)이 형성된다. 이 간극에 미세한 물체(520)를 포함한 유체(521)를 채운다. 이와 같이 함으로써, 다음의 미세 물체 배치 공정에서, 상기 간극에 의한 채널 중에 균일한 속도로 유체를 흘리는 것이 가능하게 되어, 기판(510) 위에 미세한 물체(520)를 균일하게 배치하는 것이 가능해진다. 또한, 다음의 미세 물체 배치 공정에서, 유체(521)가 증발하여 대류를 일으키는 것을 방지해서, 미세한 물체(520)의 배치가 흐트러지는 것을 방지할 수 있다.
(미세 물체 배치 공정)
이 공정에서는, 유체 도입 공정 후, 제1 전극(311)과 제2 전극(312)의 사이에 전압을 인가하고, 나아가, 기판(510) 위에 형성된 자화된 강자성체 패턴(516)과 미세한 물체(520)가 자화된 페라이트 쉘(545)이 상호 작용해서 미세한 물체(520)의 방향이 정렬된다. 그 결과로서, 도 35 및 도 36에 도시한 바와 같이, 미세한 물체(520)가 기판(510) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다. 즉, 강자성체 패턴(516)의 N극부(515)와 미세한 물체(520)가 자화된 페라이트 쉘(545)의 S극측이 서로 끌어당기는 동시에 강자성체 패턴(516)의 S극부(514)와 페라이트 쉘(545)의 N극측이 서로 끌어당김으로써, 도 35, 도 36에 도시한 바와 같이, 미세한 물체(520)의 방향이 정렬되는 것이다. 또한, 도 36은, 도 35의 V-V선에서 본 단면도를 도시하고 있다.
이와 같이 하여, 도 35 및 도 36에 도시한 바와 같이, 기판(510) 위에 미세한 물체(520)를 미리 정해진 위치에 미리 정해진 방향으로 배열할 수 있다.
상기 유체(521)로서 IPA를 사용한 경우의 제1 전극(511)에 부여하는 교류 전압의 주파수는, 10Hz 내지 1MHz로 하는 것이 바람직하고, 50Hz 내지 1kHz로 하는 것이 가장 배열이 안정되어, 보다 바람직하다. 또한, 제1 전극(511)과 제2 전극(512)의 사이에 인가하는 AC 전압은, 정현파에 한하지 않고, 구형파, 삼각파, 톱니파 등, 주기적으로 변동하는 것이면 된다. 제1 전극(511)에 부여하는 교류 전압의 VPPL(진폭의 2배)은, 0.1 내지 10V로 할 수 있지만, 0.1V 이하에서는 미세한 물체(520)의 배열이 나빠지고, 10V 이상에서는 미세한 물체(520)가 즉시 기판(510) 위에 고착해서 배치의 수율이 악화한다. 따라서, 상기 전압 VPPL은, 1 내지 5V가 바람직하고, 나아가 1V 정도로 하는 것이 바람직했다.
이어서, 기판(510) 위에 대한 미세한 물체(520)의 배치된 후, 전압을 인가한 채 기판(510)을 가열함으로써, 액체(521)를 증발시켜서 건조시켜, 미세한 물체(520)를 기판(510) 위에 고착시킨다. 혹은, 미세한 물체(520)의 배치된 후, 제1 전극(511) 및 제2 전극(512)에 충분히 고전압(10 내지 100V)을 인가해서 미세한 물체(520)를 기판(510) 위에 고착시키고, 전압의 인가를 정지한 후에 기판(510)을 건조시킨다.
(배선 공정)
이 공정에서는, 상기 미세 물체 배치 공정 후, 기판(510) 위에 배치된 미세한 물체(디바이스)(520)를 배선한다. 본 실시 형태의 배선 공정은, 상술한 제1 실시 형태의 경우와 마찬가지로 행하는 것이 가능하다. 또한, 후술하는 제12 실시 형태에서는, 본 실시 형태의 도 35 및 도 36의 상태로부터 발광 장치를 제작하는 방법을 상세하게 설명하고, 후술하는 제13 실시 형태에서는 다른 응용예인 표시 장치에 대해서 언급한다.
상기 미세한 물체(520)는 발광 다이오드 이외에도, 예를 들어 다이오드이어도 좋다. 이 실시 형태는, 미세한 물체(520)와 같이, 길이 방향의 한쪽 단부와 다른 쪽의 단부가 서로 다른 물성으로 규정되어 있어, 기판(510)에 대하여 미세한 물체(520)의 한쪽 단부와 다른 쪽의 단부의 방향을 특정해서 배치할 필요가 있을 때에 유효하다.
(주된 효과)
본 실시 형태에서는, 상기 기판 준비 공정에서 준비하는 기판(510)은, 상기 기판(510) 위에 제1 전극(511)과 제2 전극(512)이 형성되고, 상기 제1 전극(511)과 제2 전극(512)이 대향하는 장소에서 상기 미리 정해진 위치가 규정된다. 또한, 상기 미세 물체 배치 공정에서는, 상기 제1 전극(511)과 제2 전극(512)의 사이에 전압을 인가함으로써, 상기 미리 정해진 위치에 상기 미세한 물체(520)를 배치한다.
상기 구성에 의해, 제1 전극(511), 제2 전극(512)에 의해, 기판(510) 위에 미세한 물체(520)가 배열하는 영역을 자유롭게 규정할 수 있다. 또한, 상기 구성에서 기판(510) 위에 미세한 물체(520)를 배치하는 방법은, 배열하는 미세한 물체(520)의 개수가 많은 경우라도, 제1 전극(511) 및 제2 전극(512)이 대향하는 장소인 대향 부분(511A, 512A)을 다수 설치하기만 하면 되며, 배치 공정에 필요로 하는 시간이나 비용은 거의 변함없다. 나아가, 제1 전극(511), 제2 전극(512) 사이에 인가하는 전압을 조정함으로써, 기판(510)과 미세한 물체(520)에 작용하는 힘을 자유롭게 변화시킬 수 있으므로, 미세한 물체(520)의 배치의 수율을 향상시키는데 매우 적합하다. 예를 들어, 상술한 제1 실시 형태에서 설명한 것과 마찬가지로, 미세한 물체(520)의 배치된 후에 상기 전압을 높여서 기판(510)에 미세한 물체(520)를 고착시킬 수 있다. 또한, 예를 들어 상기 유체 도입 공정 후, 상기 유체(521)의 흐름이 충분히 안정되고나서 전압을 인가해서 미세 물체 배치 공정을 개시할 수 있으므로, 배치의 수율을 높이는 것이 가능하다.
또한, 본 실시 형태에서는, 상기 미세한 물체(520)가 갖는 배향 구조는, 상기 미세한 물체(520)가 자화된 강자성체인 페라이트 쉘(545)을 구비하는 것이다. 그리고, 상기 기판(510)도 배향 구조를 갖고 있으며, 상기 기판(510)이 갖는 배향 구조는, 상기 기판(510) 위에 상기 미리 정해진 위치에 대응해서 자화된 강자성체 패턴(516)이 형성되어 있는 것이다.
상기 구성에 의해, 미세한 물체(520)가 갖는 배향 구조(페라이트 쉘(545))와 기판(510)이 갖는 배향 구조(강자성체 패턴(516))의 조합에 의해, 미세한 물체(520)가 기판(510) 위에 배치될 때의 방향을 유효하게 제어하여, 미세한 물체(520)를 기판(510) 위의 미리 정해진 위치에 미리 정해진 방향으로 수율 좋게 배치하는 것이 가능해진다. 또한, 상기 미세 물체 배치 공정에서, 미세한 물체(520)를 미리 정해진 방향으로 정렬시킬 때의 수율을 향상시키기 위해서, 미세한 물체(520)를 포함하는 유체(521)를 기판(510)에 대해 유동시킬 필요가 없다. 그로 인해, 유체(521)의 흐름에 의해 미세한 물체(520)의 방향이 흐트러지지 않으므로, 매우 수율 좋게 미세한 물체(520)의 방향을 정렬시켜서 기판(510) 위에 배치할 수 있다.
(제6 실시 형태)
이어서, 본 발명의 제6 실시 형태를, 도 37a 내지 도 37c를 사용해서 설명한다. 본 실시 형태는, 기판 준비 공정에서 기판에 제1 전극과 제2 전극을 형성하는 점이, 상술한 제1 내지 제5 실시 형태와 상이하다. 즉, 상술한 제1 내지 제5 실시 형태에서는, 기판 준비 공정에서, 미리 제1, 제2 전극이 형성된 기판을 준비했지만, 이 제6 실시 형태에서는, 기판 준비 공정에 의해 기판에 제1 전극과 제2 전극을 형성한다. 따라서, 이 제6 실시 형태에서는, 주로 상기 기판 준비 공정에 대해서 설명한다.
(기판 준비 공정)
상술한 제1 내지 제5 실시 형태에서는, 예를 들어 도 1에 도시한 바와 같은, 표면에 제1 전극(111), 제2 전극(112)이 형성된 기판(110)을 준비했다. 한편, 본 실시 형태에서는, 기판 준비 공정에서는, 미리 전극을 형성한 기판을 준비하는 것이 아니라, 반도체막(619)이 한쪽 면에 형성된 투명한 기판(610)을 준비한다. 그리고, 상기 기판 준비 공정에 의해, 상기 투명한 기판(610)의 다른 쪽의 면에 입사 영역이 임의의 패턴으로 설정된 광을 입사시키고, 이 광이 입사하고 있는 동안에, 상기 광이 입사하고 있는 부분의 상기 반도체막(619)이 선택적으로 저 저항화시킨다. 그리고, 상기 선택적으로 저 저항화된 상기 반도체막(619)을 상기 제1 전극과 제2 전극으로서 기판(610)에 형성한다. 이 기판(610)에 형성된 제1 전극과 제2 전극이 대향하는 장소에서 상기 미리 정해진 위치가 규정되는 것이다. 그리고, 미세 물체 배치 공정에서는, 상기 제1 전극과 제2 전극의 사이에 전압을 인가함으로써, 상기 미리 정해진 위치에 상기 미세한 물체를 배치한다.
상기 기판 준비 공정에서 전극을 형성하는 구체적인 예를, 도 37a 내지 도 37c를 사용해서 설명한다.
우선, 이 기판 준비 공정에서는, 도 37a에 도시한 바와 같이, 표면에 예를 들어 300nm의 두께로 무 도프의 아몰퍼스 실리콘막(619)을 퇴적한 투명한 기판(610)을 준비한다. 기판의 재질은, 유리, 투명 수지 등을 사용할 수 있다.
이어서, 유체 도입 공정에서는, 도 37b에 도시한 바와 같이, 미세한 물체(620)를 포함한 유체(621)를, 기판(610) 위에 도입한다. 이 미세한 물체(620) 및 유체(621)로는, 예를 들어 상술한 제1 내지 제5 실시 형태에서 설명한 미세한 물체 및 유체를 채용할 수 있다.
이어서, 상기 기판 준비 공정에서는, 도 37c에 도시한 바와 같이, 광원(655)로부터 포토마스크(650) 및 투명한 기판(610)을 통해 아몰퍼스 실리콘층(619)에 광을 조사한다. 포토마스크(650)에는, 불투명부(651) 및 투명부(652)로 이루어지는 패턴이 형성되어 있으므로, 아몰퍼스 실리콘층(619)에 포토마스크(650) 위에 형성된 패턴이 광의 명암이 되어서 전사된다. 여기서, 아몰퍼스 실리콘층(619)은, 광이 조사되지 않는 장소에서는 고 저항인 상태 그대로이지만, 광이 닿은 장소만 자유 캐리어가 유기되어 저 저항이 된다. 그로 인해, 상기 광원(655)으로부터 광을 조사하고 있는 동안에만, 아몰퍼스 실리콘층(619) 내에 실질적으로 저 저항으로 된 부분으로서의 제1 전극(611)과 제2 전극(612)이 형성된다. 이 제1, 제2 전극(611, 612)은, 예를 들어 상술한 제1 내지 제5 실시 형태에서 설명한 제1, 제2 전극과 마찬가지의 대향 부분을 갖는 형상으로 형성된다.
그 후, 제1 전극(611) 및 제2 전극(612)에 교류 전압을 인가함으로써, 미세 물체 배치 공정을 행한다. 또한, 이때에 상술한 제1 내지 제5 실시 형태에 기재한 배향 구조나 외부 자장을 사용해서 미세한 물체(620)를 투명한 기판(610) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치할 수 있다.
상기의 일 예에서는, 미세한 물체(620)를 포함한 유체(621)를 기판(610) 위에 도입하기 전에 광의 조사를 개시해서 기판(610)에 제1, 제2 전극(611, 612)을 형성했지만, 물론, 광의 조사에 의해 기판(610)에 제1, 제2 전극(611, 612)을 형성한 후에 유체(621)를 기판(610) 위에 도입해도 좋다. 즉, 적어도 상기 미세 물체 배치 공정 중에, 상기 광을 조사해서 기판(610)에 제1, 제2 전극(611, 612)을 형성하면 된다.
(주된 효과)
본 실시 형태에서는, 상기 기판 준비 공정에서는, 반도체막으로서의 아몰퍼스 실리콘막(619)이 한쪽 면에 형성된 투명한 기판(610)을 준비하고, 상기 기판 준비 공정에서, 상기 투명한 기판(610)의 다른 쪽의 면으로부터 입사 영역이 임의의 패턴으로 설정된 광을 입사한다. 이에 의해, 이 광이 입사하는 동안에, 상기 광이 입사한 부분의 상기 반도체막으로서의 아몰퍼스 실리콘막(619)을 선택적으로 저 저항화시켜서 제1 전극(611)과 제2 전극(612)이 형성된다. 그리고, 상기 제1 전극(611)과 제2 전극(612)이 대향하는 장소에서 상기 미리 정해진 위치가 규정된다. 그리고, 상기 미세 물체 배치 공정에서는, 상기 제1 전극(611)과 제2 전극(612)의 사이에 전압을 인가함으로써, 상기 미리 정해진 위치에 상기 미세한 물체(620)를 배치했다.
상기 구성에서는, 기판(610)에 미리 전극을 패터닝할 필요가 없고, 투명한 기판(610) 위에 반도체막(아몰퍼스 실리콘)(619)을 퇴적해 두면 된다. 그로 인해, 전극을 패터닝하기 위한 포토리소그래피 공정 및 에칭 공정이 생략되어 공정이 간략화된다.
(제7 실시 형태)
이어서, 본 발명의 제7 실시 형태를, 도 38 내지 도 44를 사용해서 설명한다. 본 실시 형태는, 미세한 물체(1420)뿐만 아니라 기판(1410)도 또한 배향 구조를 갖고 있어, 미세한 물체(1420)가 갖는 배향 구조와 기판(1410)이 갖는 배향 구조의 조합에 의해, 미세한 물체(1420)가 기판(1410)에 배치될 때의 방향을 유효하게 제어하는 것이다.
(기판 준비 공정)
이 공정에서는, 도 38에 도시한 바와 같은, 제1 배선(1411)과 제2 배선(1412)이 형성된 기판(1410)을 준비한다. 이 기판(1410), 제1 배선(1411) 및 제2 배선(1412)은, 도 41에 도시한 바와 같이 2층 배선 구조를 갖고 있다. 즉, 상기 기판(1410)은, 기판 기초부(1418)와 이 기판 기초부(1418) 위에 형성된 층간 절연막(1419)으로 구성되어 있다. 그리고, 상기 제1 배선(1411)은, 기판 기초부(1418) 위에 형성되고, 층간 절연막(1419) 아래에 묻혀 있고, 제2 배선(1412)은 층간 절연막(1419) 위에 형성되어 있다. 제1 배선(1411)과 제2 배선(1412)은, 층간 절연막(1419)을 관철하는 콘택트(1417)(도 38)에 의해 접속되어 있다. 이에 의해, 제1 배선(1411)에서 제2 배선(1412)으로, 또는 이것과는 역방향으로 전류를 흘릴 수 있도록 되어 있다. 이 기판(1410)은 절연 기판으로 하고, 상기 제1, 제2 배선(1411, 1412)은 금속 배선으로 한다. 기판(1410)이나 배선(1411, 1412)의 재질은, 상술한 제1 실시 형태에서의 기판이나 전극의 재질과 마찬가지로 할 수 있다. 상기 기판이나 배선의 제작 방법은, 잘 알려진 LSI나 TFT 기판의 다층 배선 기술을 적용할 수 있다.
제2 배선(1412)의 표면은, 도시하지 않은 절연막으로 덮여 있어도 좋다. 후의 미세 물체 배치 공정에서 기판(1410) 위에 액체가 도입된 상태에서 제2 배선(1412)을 전류가 흐르는데, 이러한 전류는, 전기 화학적 효과에 의해 배선이 용해하는 원인으로 될 수 있다. 이에 반해, 상기 제2 배선(1412)의 표면을 절연막으로 덮음으로써, 이러한 배선의 용해를 방지할 수 있다. 상기 제2 배선(1412)을 덮는 절연막은, 예를 들어 실리콘 산화막이나 실리콘 질화막을 사용할 수 있다. 한편, 이러한 절연막으로 상기 제1, 제2 배선(1411, 1412)을 덮지 않을 경우, 제1, 제2 배선(1411, 1412)과 미세한 물체(1420)를 용이하게 전기적으로 접속할 수 있으므로, 제1, 제2 배선(1411, 1412)을 미세한 물체(1420)의 배선으로서 이용하는 것이 용이해진다.
제1, 제2 배선(1411, 1412)이 갖는 굴곡부(1411A, 1412A)는, 그것들의 접속부인 콘택트(1417) 부근에서 루프를 이루고 있으며, 이것은 전류가 흘렀을 때에 자장을 발생시키는 자장 발생부로서의 코일로서 기능한다. 이 코일이 형성된 장소(G)에 의해, 미세한 물체(1420)가 배치되는 장소가 규정된다. 즉, 후에 설명하는 미세 물체 배치 공정에서, 미세한 물체(1420)는 제1, 제2 배선(1411, 1412)이 이루는 코일이 형성된 장소(G) 위에 배치된다. 또한, 본 실시 형태에서는 기판(1410) 위에 2층 배선을 형성해서 1회 감기의 코일을 형성했지만, 3층 이상의 배선에 의해 2회 감기 이상의 코일을 형성하면 보다 강한 자장을 발생시킬 수 있다. 혹은, 기판(1410) 위의 코일이 형성된 장소(G)에, 철 등의 고 투과율 재료로 이루어지는 막을 형성함으로써도, 보다 강한 자장을 발생시킬 수 있다.
상기 기판(1410)은 배향 구조를 갖고 있으며, 그 배향 구조란 상기 제1, 제2 배선(1411, 1412)의 굴곡부(1411A, 1412A)가 장소(G)에서 자장 발생부로서의 코일을 이루어, 상기 제1, 제2 배선(1411, 1412)에 전류를 흘림으로써 코일이 형성된 장소(G) 위에 자장을 발생시키는 것이다.
(미세한 물체)
이어서, 상기 기판(1410) 위에 배치하는 미세한 물체(1420)에 대해서 설명한다. 이 미세한 물체(1420)는, 도 39 및 도 40에 도시한 바와 같이, 상술한 제4 실시 형태에서 사용된 미세한 물체(420)와 동일한 것이다. 여기서, 1444는 실리콘 질화막, 1448은 페라이트층, 1445는 n형 불순물 영역, 1446은 p형 불순물 영역이다. 이 미세한 물체(1420)를 제작하는 방법은, 상술한 제4 실시 형태에서 나타낸 것과 동일한 방법이면 된다.
이 미세한 물체(1420)는, pn 접합을 갖는 다이오드로서 기능한다. 또한, 상기 미세한 물체(1420)의 측면에는 페라이트층(1448)이 형성되어 있고, 미세한 물체(1420)의 두께 방향으로 자화되어 있다. 미세한 물체(1420)가 갖는 배향 구조는, 미세한 물체(1420)의 두께 방향으로 자화된 강자성체인 페라이트층(1448)이다.
이 미세한 물체(1420)는, pn 접합을 구비한 디바이스(다이오드)이며, 이 미세한 물체(1420)가 표면을 위로 해서 기판(1410) 위에 배치되는지, 이면을 위로 해서 기판 위에 배치되는지는, 이 디바이스가 극성을 갖기 때문에 매우 중요하며, 배치의 장소뿐만 아니라 방향(표리)을 제어하는 것이 중요해진다.
(유체 도입 공정)
이 공정에서는, 도 41에 도시한 바와 같이, 미세한 물체(1420)를 포함한 유체(1421)를 기판(1410) 위에 도입한다. 미세한 물체(1420)는, 유체(1421) 내에 분산되어 있다. 또한, 도 41은, 도 38의 VI-VI선에서 본 단면에 있어서, 기판(1410) 위에 액체(1421)가 도입된 모습을 도시하는 단면도다.
유체(1421)는, IPA(이소프로필알코올), 에탄올, 메탄올, 에틸렌글리콜, 프로필렌글리콜, 아세톤, 물 등의 액체, 또는 그들의 혼합물을 사용할 수 있지만, 이에 한정되지 않는다. 단, 유체(1421)가 가져야 할 바람직한 성질로서, 미세한 물체(1420)의 배열을 방해하지 않도록 점성이 낮을 것, 미세한 물체(1420)의 배열 후에 기판(1410)을 건조할 수 있도록 하기 위해서 휘발성을 가질 것이다.
또한, 도시하지 않았지만, 기판(1410) 위에 기판(1410)과 대향해서 커버를 설치하는 것이 바람직하다. 이 커버는, 기판(1410)과 평행하게 설치되고, 기판(1410)과 커버의 사이에는 균일한 간극(예를 들어 500㎛)이 형성된다. 이 간극에 미세한 물체(1420)를 포함한 유체(1421)를 채운다. 이와 같이 함으로써, 다음의 미세 물체 배치 공정에서, 상기 간극에 의한 채널 중에 균일한 속도로 유체를 흘리는 것이 가능하게 되어, 기판(1410) 위에 미세한 물체(1420)를 균일하게 배치하는 것이 가능해진다. 또한, 다음의 미세 물체 배치 공정에서, 유체(1421)가 증발해서 대류를 일으켜, 미세한 물체(1421)의 배치가 흐트러지는 것을 방지할 수 있다.
(미세 물체 배치 공정)
이 공정에서는, 상술한 유체 도입 공정 후, 도 42에 도시한 바와 같이, 제2 배선(1412)에서 제1 배선(1411)으로 전류를 흘려, 자장 발생부로서의 코일이 형성된 장소(G) 부근에 자장(H)을 발생시킨다. 이 자장(H)과, 미세한 물체(1420)가 자화된 페라이트층(1448)이 상호 작용함으로써, 도 43 및 도 44에 도시한 바와 같이, 미세한 물체(1420)가 기판(1410) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다. 즉, 미세한 물체(1420)는, 기판(1410)의 장소(G)에, 표리의 방향이 정렬되어 배치된다. 또한, 도 44는, 도 43의 VI-VI선에서 본 단면도를 도시하고 있다.
또한, 상기 제1 배선(1411)과 제2 배선(1412)을 흐르는 전류의 방향을 반대로 하면, 발생하는 자장의 방향도 반대가 되기 때문에, 미세한 물체(1412)의 표리의 방향을 반대로 배치할 수 있다.
본 실시 형태에서는, 기판(1410)에 형성된, 제1, 제2 배선(1411, 1412)이 이루는 코일에 전류를 흘림으로써, 이 코일의 근방에 자장을 발생시켰다. 물론, 기판(1410)에 이러한 코일을 형성하는 대신에, 기판(1410)의 표면에 섬 형상의 강자성체층을 형성하고, 이 섬 형상의 강자성체층이 형성된 위치에 미세한 물체(1420)를 미리 정해진 방향으로 배치시키는 것은 가능하다.
그러나, 본 실시 형태의 구성은, 단순히 기판 위에 섬 형상의 강자성체층을 형성하는 경우에 비해, 이하와 같은 이점을 갖는다. 기판 위에 섬 형상의 강자성체층을 형성한 경우, 이 강자성체층의 근방에는 항상 자장이 발생하고 있다. 이에 반해, 본 실시 형태와 같이, 제1, 제2 배선(1411, 1412)이 이루는 코일에 전류를 흘림으로써 자장을 발생시키면, 원하는 때에 원하는 방향으로, 또한, 원하는 강도로 자장을 발생시키는 것이 가능해진다. 예를 들어, 상기 유체 도입 공정 후, 충분히 유체(1420)의 흐름이 멈추고나서, 혹은 유체의 흐름이 정상 상태로 되고나서, 이 미세 물체 배치 공정을 개시함으로써, 이 미세 물체 배치 공정에서의 배치 수율을 향상시킬 수 있다. 나아가, 이 미세 물체 배치 공정에서 문제가 있었을 경우에, 일단 제1, 제2 배선(1411, 1412)에 흘리는 전류를 절단함으로써 자장을 소실시켜서, 미세한 물체(1420)를 릴리스한 후에, 미세 물체 배치 공정을 다시 하는 것이 가능해진다.
이어서, 기판(1410) 위에 대한 미세한 물체(1420)의 배치된 후, 제1, 제2 배선(1411, 1412)에 전류를 흘린 채 기판(1410)을 가열함으로써, 액체(1421)를 증발시켜서 건조시켜, 미세한 물체(1420)를 기판(1410) 위에 고착시킨다.
(배선 공정)
이 공정에서는, 상기 미세 물체 배치 공정 후, 기판(1410) 위에 배치된 미세한 물체(디바이스)(1420)를 배선한다. 본 실시 형태의 배선 공정은, 상술한 제1 실시 형태의 경우와 마찬가지로 행하는 것이 가능하다. 따라서, 상기 배선 공정의 도면과 상세한 설명은 생략한다.
상기 미세한 물체(1420)가 다이오드 소자인 경우를 위에서 설명했지만, 미세한 물체(1420)가 그 밖의 소자, 예를 들어 발광 다이오드이어도 좋다. 나아가, 미세한 물체(1420)가 집적 회로를 내포해서 외부와 접속되어야 할 2 단자를 구비하고, 그 2 단자가 미세한 물체(1420)의 표면측의 면과 이면측의 면에 형성되어 있어도 좋다. 이 실시 형태는, 미세한 물체(1420)에 표면측의 면과 이면측의 면이 규정되어 있어 기판(1410)에 대하여 표리 특정한 방향으로 배치할 필요가 있을 때 유효하다.
(주된 효과)
본 실시 형태에서는, 상기 기판 준비 공정에서 준비하는 기판(1410)은, 상기 기판(1410) 위에 제1 배선(1411)과 제2 배선(1412)이 자장 발생부로서의 코일을 이루는 장소에서 상기 미리 정해진 위치가 규정된다. 또한, 상기 미세 물체 배치 공정에서는, 상기 코일에 전류를 흘려서 발생하는 자장과, 상기 미세한 물체(1420)가 구비하는 자화된 강자성체인 페라이트층(1448)의 상호 작용에 의해, 상기 미리 정해진 위치에 상기 미세한 물체(1420)를 배치한다.
상기 구성에 의해, 제1 배선 및 제2 배선(1411, 1412)에 의해, 기판(1410) 위에 미세한 물체(1420)가 배열하는 영역을 자유롭게 규정할 수 있다. 또한, 상기 구성에서 기판(1410) 위에 미세한 물체(1420)를 배치하는 방법은, 배열하는 미세한 물체(1420)의 개수가 많은 경우라도, 제1 배선(1411) 및 제2 배선(1412)이 이루는 코일을 다수 설치하기만 하면 되며, 미세 물체 배치 공정에 필요로 하는 시간이나 비용은 거의 변함없다. 나아가, 제1 배선(1411) 및 제2 배선(1412)에 흐르는 전류의 크기와 방향을 조정함으로써, 기판(1410)과 미세한 물체(1420)의 사이에 작용하는 힘을 자유롭게 변화시킬 수 있으므로, 배치의 수율을 향상하는 데 매우 적합하다. 예를 들어, 미세한 물체(1420)의 배치된 후, 전류를 크게 해서 기판(1410)에 미세한 물체(1420)를 고착시킬 수 있다. 또한, 예를 들어 유체 도입 공정 후, 유체의 흐름이 충분히 안정되고나서 전류를 흘려서 상기 미세 물체 배치 공정을 개시할 수 있으므로, 배치의 수율을 높이는 것이 가능하다.
또한, 본 실시 형태에서는, 상기 미세한 물체(1420)가 갖는 배향 구조는, 상기 미세한 물체(1420)가 자화된 강자성체(페라이트층(1448))를 구비하는 것이며, 상기 기판(1410)도 배향 구조를 갖고 있고, 상기 기판(1410)이 갖는 배향 구조는, 상기 기판(1410) 위에 전류를 흘려서 자장을 발생할 수 있는 코일이 형성되어 있는 것이다.
상기 구성에 의해, 미세한 물체(1420)가 갖는 배향 구조와 기판(1410)이 갖는 배향 구조의 조합에 의해, 미세한 물체(1420)가 기판(1410) 위에 배치될 때의 방향을 유효하게 제어하여, 미세한 물체(1420)를 기판(1410) 위의 미리 정해진 위치에 미리 정해진 방향으로 수율 좋게 배치하는 것이 가능해진다.
(제8 실시 형태)
이어서, 본 발명의 제8 실시 형태로서의 배열 장치를 설명한다. 이 제8 실시 형태의 배열 장치(700)는, 상술한 제1, 제2 및 제5 실시 형태에서, 상기 미세한 물체를 상기 기판 위에 배치하는 데 사용되는 배열 장치에 관한 것이다. 이 배열 장치를, 도 45 및 도 46을 사용해서 설명한다. 도 45는, 이 제8 실시 형태의 배열 장치(700)를 모식적으로 도시하는 도이며, 도 46은, 상기 배열 장치(700)가 상기 미세한 물체를 상기 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
이 배열 장치(700)는, 도 45에 도시한 바와 같이, 미세한 물체를 배치해야 할 기판(761)을 두기 위한 홀더(760)를 구비하고 있다. 상기 기판(761)에는, 상기 기판(761)에 형성되어 있는 제1, 제2 전극(도시하지 않음) 중의 상기 제1 전극에 접속한 제1 전극 패드(762)와, 상기 제2 전극에 접속한 제2 전극 패드(763)가 형성되어 있다. 상기 제1 전극의 대향 부분과 상기 제2 전극의 대향 부분이 대향하는 부분(도시하지 않음)이, 상기 기판(761) 위에서 상기 미세한 물체가 배치되는 위치를 규정한다.
우선, 상기 미세한 물체를 배치해야 할 기판(761)은, 도 45에 나타내는 기판 도입 위치에 있어서 홀더(760)에 놓여진다(스텝 S1).
이어서, 상기 기판(761)은, 상기 홀더(760)에 적재된 상태로, 도 45에 나타내는 미세 물체 배치 위치로 반송된다(스텝 S2). 여기서, 커버(764)가 하강하여 기판(761)을 덮는다(스텝 S3). 상기 커버(764)는, 도시하지 않은 승강 장치에 의해 승강된다.
도 45에 도시한 바와 같이, 상기 커버(764)에는, 제1 전압 인가 핀(766) 및 제2 전압 인가 핀(767)이 설치되어 있고, 상기 커버(764)가 하강해서 기판(761)을 덮으면, 제1 전압 인가 핀(766)과 제1 전극 패드(762)가 전기적으로 접속되고, 제2 전압 인가 핀(767)과 제2 전극 패드(763)가 전기적으로 접속된다. 상기 제1, 제2 전압 인가 핀(766, 767)은 교류 전원(765)에 접속되어 있다. 상기 기판(761)과 커버(764)의 사이에는 소정의 간극(예를 들어 500㎛)이 형성되고, 이 간극이 상기 미세한 물체를 포함하는 유체가 공급되는 채널이 된다.
도 45에 나타내는 미세 물체 배치 위치에는, 또한, 상기 미세한 물체를 포함한 유체(769)를 공급하는 장치가 비치되어 있다. 이 공급 장치는, 리저버(768), 밸브(770) 및 튜브(771)로 이루어지고, 상기 리저버(768)에 축적된 미세한 물체를 포함한 유체(769)는, 튜브(771)에 의해, 밸브(770)를 통해서 기판(761)의 단부에 공급된다(스텝 S4).
상기 미세한 물체를 포함한 유체(769)가, 상기 기판(761) 위의 상기 채널에 충전된 시점에서, 교류 전원(765)으로부터 제1, 제2 전압 인가 핀(766, 767)을 경유해서 상기 기판(761) 위의 상기 제1, 제2 전극에 교류 전압이 인가되어, 상기 미세한 물체가 기판(761) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다(스텝 S5).
이렇게 해서, 상기 기판(761) 위에 대한 상기 미세한 물체의 배치가 종료되면, 교류 전원(765)으로부터의 교류 전압의 인가를 정지하고, 커버(764)를 상승시켜, 기판(761)을, 도 45에 나타내는 기판 건조 위치로 반송한다(스텝 S6,S7). 여기서, 기판(761)을 자연 건조 또는 열을 가해서 건조시킨다(스텝 S8).
마지막으로, 기판(761)을 홀더(760)로부터 제거한다(스텝 S9).
상기 배열 장치(700)는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 실제로 행하는 것이다. 따라서, 상기 배열 장치(700)에 의하면, 종래의 유전 영동을 사용한 방법으로는 불가능했던, 상기 미세한 물체를 상기 기판(761) 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치할 수 있다. 또한, 매니퓰레이터 등으로 파지해서 기판 위에 미세한 물체를 배치하는 종래의 일반적인 방법을 사용한 배열 장치와 비교하여, 본 실시 형태의 배열 장치(700)에서는, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요하다. 따라서, 본 실시 형태에 따르면, 저비용으로 용이하게 미세한 물체를 기판 위에 배열하는 것이 가능해진다.
특히, 기판 위에 미세한 물체를 복수 배치하는 경우는, 본 실시 형태의 배열 장치(700)는, 매니퓰레이터 등을 사용하는 종래의 일반적인 방법을 사용하는 배열 장치에 대한 우위성이 두드러지고 있다. 예를 들어, 매니퓰레이터로 미세한 물체를 10개 배열하는 수고는, 1개 배열할 경우의 수고의 약 10배가 된다. 한편, 본 실시 형태의 배열 장치(700)에서는, 배열을 위한 수고나 비용은 배열하는 미세한 물체의 개수에 거의 의존하지 않는다.
(제9 실시 형태)
이어서, 본 발명의 제9 실시 형태로서의 배열 장치를 설명한다. 이 제9 실시 형태는, 상술한 제3 및 제4 실시 형태에서, 상기 미세한 물체를 상기 기판 위에 배치하는 데 사용되는 배열 장치에 관한 것이다. 이 배열 장치를, 도 47 및 도 48을 사용해서 설명한다. 도 47은, 이 제9 실시 형태의 배열 장치(800)를 모식적으로 도시하는 도이며, 도 48은, 상기 배열 장치(800)가 상기 미세한 물체를 상기 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다.
이 배열 장치(800)는, 도 47에 도시한 바와 같이, 미세한 물체를 배치해야 할 기판(861)을 놓기 위한 홀더(860)를 구비하고 있다. 상기 기판(861)에는, 상기 기판(861)에 형성되어 있는 제1, 제2 전극(도시하지 않음) 중의 상기 제1 전극에 접속한 제1 전극 패드(862)와, 상기 제2 전극에 접속한 제2 전극 패드(863)가 형성되어 있다. 상기 제1 전극의 대향 부분과 상기 제2 전극의 대향 부분이 대향하는 부분(도시하지 않음)이, 상기 기판(861) 위에서 상기 미세한 물체가 배치되는 위치를 규정한다.
우선, 상기 미세한 물체를 배치해야 할 기판(861)은, 도 47에 나타내는 기판 도입 위치에 있어서 홀더(860)에 놓여진다(스텝 S21).
이어서, 상기 기판(861)은, 상기 홀더(860)에 적재된 상태로, 도 47에 나타내는 미세 물체 배치 위치로 반송된다(스텝 S22). 여기서, 커버(864)가 하강하여 기판(861)을 덮는다(스텝 S23). 상기 커버(864)는, 도시하지 않은 승강 장치에 의해 승강된다.
도 47에 도시한 바와 같이, 상기 커버(864)에는, 제1 전압 인가 핀(866) 및 제2 전압 인가 핀(867)이 설치되어 있고, 상기 커버(864)가 기판(861)을 덮으면, 제1 전압 인가 핀(866)과 제1 전극 패드(862)가 전기적으로 접속되고, 제2 전압 인가 핀(867)과 제2 전극 패드(863)가 전기적으로 접속된다. 상기 제1, 제2 전압 인가 핀(866, 867)은 교류 전원(865)에 접속되어 있다. 상기 기판(861)과 커버(864)의 사이에는 소정의 간극(예를 들어 500㎛)이 형성되고, 이 간극이 상기 미세한 물체를 포함하는 유체가 공급되는 채널이 된다.
도 47에 나타내는 미세 물체 배치 위치에는, 또한, 상기 미세한 물체를 포함한 유체(869)를 공급하는 장치가 비치되어 있다. 이 공급 장치는, 리저버(868), 밸브(870) 및 튜브(871)로 이루어지고, 상기 리저버(868)에 축적된 미세한 물체를 포함한 유체(869)는, 튜브(871)에 의해, 밸브(870)를 통해서 기판(861)의 단부에 공급된다(스텝 S24). 상기 미세 물체 배치 위치에는 또한, 외부 자장 인가 장치(872)가 비치되어 있다.
상기 미세한 물체를 포함한 유체(869)가, 상기 기판(861) 위의 상기 채널에 충전된 시점에서, 상기 외부 자장 인가 장치(872)에 의해 외부 자장을 발생시켜, 자화된 강자성체를 구비한 상기 미세한 물체의 방향을 정렬시킨다(스텝 S25). 그 후, 상기 교류 전원(865)으로부터 제1, 제2 전압 인가 핀(766, 767)을 경유해서 상기 기판(861) 위의 상기 제1, 제2 전극에 교류 전압이 인가되어, 상기 미세한 물체가 기판(861) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다(스텝 S26).
이렇게 해서, 상기 기판(861) 위에 대한 상기 미세한 물체의 배치가 종료되면, 교류 전원(865)으로부터의 교류 전압의 인가를 정지하는 동시에 상기 외부 자장 인가 장치(872)로부터의 외부 자장의 발생을 정지하고(스텝 S27), 커버(864)를 상승시켜(스텝 S28), 기판(861)을 도 47에 나타내는 기판 건조 위치로 반송한다(스텝 S29). 여기서, 기판(861)을 자연 건조 또는 열을 가해서 건조시킨다(스텝 S30).
마지막으로, 기판(861)을 홀더(860)로부터 제거한다(스텝 S31).
상기 배열 장치(800)는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 실제로 행하는 것이다. 따라서, 상기 배열 장치(800)에 의하면, 종래의 유전 영동을 사용한 방법으로는 불가능했던, 상기 미세한 물체를 상기 기판(861) 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치할 수 있다. 또한, 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래의 일반적인 방법을 사용한 배열 장치와 비교하여, 본 실시 형태의 배열 장치(800)에서는, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요하다. 따라서, 본 실시 형태에 따르면, 저비용으로 용이하게 미세한 물체를 기판 위에 배열하는 것이 가능해진다.
특히, 기판 위에 미세한 물체를 복수 배치하는 경우는, 본 실시 형태의 배열 장치(800)는, 매니퓰레이터 등을 사용하는 종래의 일반적인 방법을 사용하는 배열 장치에 대한 우위성이 두드러지고 있다. 예를 들어, 매니퓰레이터로 미세한 물체를 10개 배열하는 수고는, 1개 배열할 경우의 수고의 약 10배가 된다. 한편, 본 실시 형태의 배열 장치(800)에서는, 수고나 비용은 배열하는 미세한 물체의 개수에 거의 의존하지 않는다.
(제10 실시 형태)
이어서, 본 발명의 제10 실시 형태로서의 배열 장치를 설명한다. 이 제10 실시 형태는, 상술한 제6 실시 형태에서, 상기 미세한 물체를 상기 기판 위에 배치하는 데 사용되는 배열 장치에 관한 것이다. 이 배열 장치를, 도 49 및 도 50을 사용해서 설명한다. 도 49는, 이 제10 실시 형태의 배열 장치(900)를 모식적으로 도시하는 도이며, 도 50은, 상기 배열 장치(900)가 상기 미세한 물체를 상기 기판 위에 배치하는 수순을 간결하게 나타낸 흐름도다. 또한, 이 제10 실시 형태의 배열 장치(900)에 있어서, 상술한 제9 실시 형태에서 설명한 외부 자장 인가 장치(872)를 더 구비하면, 상술한 제6 실시 형태에서 설명한 기판 준비 공정을 사용하면서, 상술한 제3, 제4 실시 형태에서도 사용될 수 있다.
이 배열 장치(900)는, 도 49에 도시한 바와 같이, 미세한 물체를 배치해야 할 투명한 기판(961)을 놓기 위한 홀더(960)를 구비하고 있다. 이 기판(961)에는, 전체 면에 아몰퍼스 실리콘이 퇴적되어 있다.
우선, 상기 미세한 물체를 배치해야 할 기판(961)은, 도 49에 나타내는 기판 도입 위치에 있어서 홀더(960)에 놓여진다(스텝 S31).
이어서, 상기 기판(961)은, 도 49에 나타내는 미세 물체 배치 위치로 반송된다(스텝 S32). 여기서, 커버(964)가 하강하여 기판(961)을 덮는다(스텝 S33). 상기 커버(864)는, 도시하지 않은 승강 장치에 의해 승강된다.
기판(961)과 커버(964)의 사이에는 소정의 간극(예를 들어 500㎛)이 형성되고, 이 간극이 미세한 물체를 포함하는 유체가 공급되는 채널이 된다.
상기 미세 물체 배치 위치에는, 또한, 상기 미세한 물체를 포함한 유체(969)를 공급하는 장치가 구비되어 있다. 이 공급 장치는, 리저버(968), 밸브(970) 및 튜브(971)로 이루어지고, 상기 리저버(968)에 축적된 미세한 물체를 포함한 유체(969)는, 튜브(971)에 의해, 밸브(970)를 통해서 기판(961)의 단부에 공급된다(스텝 S34). 또한, 이 실시 형태에서는, 상기 미세 물체 배치 위치에는, 또한, 광원(973)과 포토마스크(974)를 구비하고 있다.
상기 미세한 물체를 포함한 유체(969)가, 상기 기판(961) 위의 상기 채널에 충전된 시점에서, 상기 광원(973)으로부터 포토마스크(974)를 통해 조사 영역이 패턴화된 광을, 상기 아몰퍼스 실리콘층을 구비한 투명한 기판(961)에 조사한다(스텝 S35). 이에 의해, 상기 기판(961)에는 패턴화된 광의 조사 영역에 대응해서 저 저항화한 아몰퍼스 실리콘층의 영역에서 제1 전극과 제2 전극이 형성된다. 그리고, 이 제1, 제2 전극이 대향하는 부분(도시하지 않음)이, 상기 미세한 물체를 배치하는 위치를 규정한다.
상기 커버(964)에는 제1 전압 인가 핀(966) 및 제2 전압 인가 핀(967)이 설치되어 있고, 이 제1, 제2 전압 인가 핀(966, 967)이, 패턴화된 광의 조사 영역에 의해 형성된 상기 제1 전극과 제2 전극(저 저항화된 아몰퍼스 실리콘층)과 접촉한다. 이에 의해, 교류 전원(965)은, 상기 제1, 제2 전압 인가 핀(966, 967)을 경유하여, 상기 기판(961)에 형성된 상기 제1, 제2 전극에 전기적으로 접속된다. 그 후, 교류 전원(965)으로부터 상기 제1, 제2 전압 인가 핀(966, 967)을 경유해서 상기 기판(961) 위의 상기 제1, 제2 전극에 교류 전압이 인가되어, 상기 미세한 물체가 기판(961) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다(스텝 S36).
이렇게 해서, 상기 기판(961) 위에 대한 상기 미세한 물체의 배치가 종료되면, 교류 전원(965)으로부터의 교류 전압의 인가를 정지하는 동시에 상기 광원(973)으로부터의 광의 조사를 정지하고(스텝 S37), 커버(964)를 상승시켜(스텝 S38), 기판(961)을 기판 건조 위치로 반송한다(스텝 S39). 여기서, 기판(961)을 자연 건조 또는 열을 가해서 건조시킨다(스텝 S40).
마지막으로, 기판(961)을 홀더(960)로부터 제거한다(스텝 S41).
상기 배열 장치(900)는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 실제로 행하는 것이다. 따라서, 이 배열 장치(900)에 의하면, 종래의 유전 영동을 사용한 방법으로는 불가능했던, 상기 미세한 물체를 상기 기판(961) 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치할 수 있다. 또한, 매니퓰레이터 등으로 파지해서 기판 위에 설치하는 종래 일반적인 방법을 사용한 배열 장치와 비교하여, 이 배열 장치(900)에 의하면, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요해서, 저비용으로 용이하게 배열하는 것이 가능해진다.
특히, 기판 위에 미세한 물체를 복수 배치하는 경우는, 이 배열 장치(900)는, 매니퓰레이터 등을 사용하는 종래의 일반적인 방법을 사용하는 배열 장치에 대한 우위성이 두드러지고 있다. 예를 들어, 매니퓰레이터로 미세한 물체를 10개 배열하는 수고는, 1개 배열할 경우의 수고의 약 10배가 된다. 한편, 본 실시 형태의 배열 장치(900)에서는, 수고나 비용은 배열하는 미세한 물체의 개수에 거의 의존하지 않는다.
(제11 실시 형태)
이어서, 본 발명의 제11 실시 형태로서의 배열 장치를 설명한다. 이 제11 실시 형태의 배열 장치(1500)는, 상술한 제7 실시 형태에서, 상기 미세한 물체를 상기 기판 위에 배치하는 데 사용되는 배열 장치에 관한 것이다. 이 배열 장치를, 도 51을 사용해서 설명한다. 도 51은, 이 제11 실시 형태의 배열 장치(1500)를 모식적으로 도시하는 도다.
이 배열 장치(1500)는, 도 51에 도시한 바와 같이, 미세한 물체를 배치해야 할 기판(1561)을 놓기 위한 홀더(1560)를 구비하고 있다. 상기 기판(1561)에는, 상기 기판(1561)에 형성되어 있는 제1, 제2 배선(도시하지 않음) 중의 상기 제1 배선에 접속한 제1 전극 패드(1562)와, 상기 제2 배선에 접속한 제2 전극 패드(1563)가 형성되어 있다. 상기 제1 배선의 상기 굴곡부와 상기 제2 배선의 상기 굴곡부가 상기 콘택트에서 접속된 코일(도시하지 않음)이, 상기 기판(1561) 위에서 상기 미세한 물체가 배치되는 위치를 규정한다.
우선, 상기 미세한 물체를 배치해야 할 기판(1561)은, 도 51에 나타내는 기판 도입 위치에 있어서 홀더(1560)에 놓여진다.
이어서, 상기 기판(1561)은, 상기 홀더(1560)에 적재된 상태로, 도 51에 나타내는 미세 물체 배치 위치로 반송된다. 여기서, 커버(1564)가 하강하여 기판(1561)을 덮는다. 상기 커버(1564)는, 도시하지 않은 승강 장치에 의해 승강된다.
도 51에 도시한 바와 같이, 상기 커버(1564)에는, 제1 전압 인가 핀(1566) 및 제2 전압 인가 핀(1567)이 설치되어 있고, 상기 커버(1564)가 하강해서 기판(1561)을 덮으면, 제1 전압 인가 핀(1566)과 제1 전극 패드(1562)가 전기적으로 접속되고, 제2 전압 인가 핀(1567)과 제2 전극 패드(1563)가 전기적으로 접속된다. 상기 제1, 제2 전압 인가 핀(1566, 1567)은 직류 전원(1565)에 접속되어 있다. 상기 기판(1561)과 커버(1564)의 사이에는 소정의 간극(예를 들어 500㎛)이 형성되고, 이 간극이 상기 미세한 물체를 포함하는 유체가 공급되는 채널이 된다.
도 51에 나타내는 미세 물체 배치 위치에는, 또한, 상기 미세한 물체를 포함한 유체(1569)를 공급하는 장치가 비치되어 있다. 이 공급 장치는, 리저버(1568), 밸브(1570) 및 튜브(1571)로 이루어지고, 상기 리저버(1568)에 축적된 미세한 물체를 포함한 유체(1569)는, 튜브(1571)에 의해, 밸브(1570)를 통해서 기판(1561)의 단부에 공급된다.
상기 미세한 물체를 포함한 유체(1569)가, 상기 기판(1561) 위의 상기 채널에 충전된 시점에서, 직류 전원(1565)으로부터 제1, 제2 전압 인가 핀(1566, 1567)을 경유해서 상기 기판(1561) 위의 상기 제1, 제2 배선에 직류 전압이 인가되어, 상기 코일에 의해 자장을 발생시켜서 상기 미세한 물체가 기판(1561) 위의 미리 정해진 위치에 미리 정해진 방향으로 배치된다.
이렇게 해서, 상기 기판(1561) 위에 대한 상기 미세한 물체의 배치가 종료되면, 직류 전원(1565)으로부터의 직류 전압의 인가를 정지하고, 커버(1564)를 상승시켜, 기판(1561)을, 도 51에 나타내는 기판 건조 위치로 반송한다. 여기서, 기판(1561)을 자연 건조 또는 열을 가해서 건조시킨다.
마지막으로, 기판(1561)을 홀더(1560)로부터 제거한다.
상기 배열 장치(1500)는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법을 실제로 행하는 것이다. 따라서, 상기 배열 장치(1500)에 의하면, 종래의 유전 영동을 사용한 방법으로는 불가능했던, 상기 미세한 물체를 상기 기판(1561) 위의 미리 정해진 위치에서 미리 정해진 방향으로 배치할 수 있다. 또한, 매니퓰레이터 등으로 파지해서 기판 위에 미세한 물체를 배치하는 종래의 일반적인 방법을 사용한 배열 장치와 비교하여, 본 실시 형태의 배열 장치(1500)에서는, 매니퓰레이터와 미세한 물체와 기판의 고도의 위치 정렬이 불필요하다. 따라서, 본 실시 형태에 따르면, 저비용으로 용이하게 미세한 물체를 기판 위에 배열하는 것이 가능해진다.
특히, 기판 위에 미세한 물체를 복수 배치하는 경우는, 본 실시 형태의 배열 장치(1500)는, 매니퓰레이터 등을 사용하는 종래의 일반적인 방법을 사용하는 배열 장치에 대한 우위성이 두드러지고 있다. 예를 들어, 매니퓰레이터로 미세한 물체를 10개 배열하는 수고는, 1개 배열할 경우의 수고의 약 10배가 된다. 한편, 본 실시 형태의 배열 장치(1500)에서는, 배열을 위한 수고나 비용은 배열하는 미세한 물체의 개수에 거의 의존하지 않는다.
(제12 실시 형태)
이어서, 본 발명의 제12 실시 형태로서의 조명 장치를 설명한다. 이 제12 실시 형태는, 상술한 미세한 물체를 기판 위에 배치하는 방법(제1 내지 제7 실시 형태) 또는 배열 장치(제8 내지 제11 실시 형태)를 사용해서 제작하는 조명 장치에 관한 것이고, 도 52 내지 도 56을 사용해서 설명한다.
도 52는, 본 실시 형태의 조명 장치인 LED 전구(1000)의 측면도다. 이 LED 전구(1000)는, 외부의 소켓에 끼워서 상용 전원에 접속하기 위한 전원 접속부로서의 구금 부재(1081)와, 그 구금 부재(1081)에 일단부가 접속되고, 타단부가 서서히 직경 확장되는 원추 형상의 방열부(1082)와, 방열부(1082)의 타단부측을 덮는 투광부(1083)를 구비하고 있다. 상기 방열부(1082) 내에, 발광 장치(1084)를 배치하고 있다.
상기 발광 장치(1084)는, 도 53(측면도) 및 도 54(상면도)에 도시한 바와 같이, 정사각 형상의 방열판(1085) 위에 다수의 발광 소자가 배치된 발광 기판(1086)이 실장되어 있다.
상기 발광 기판(1086)은, 도 55에 도시한 바와 같이, 기판(1010)과, 기판(1010) 위에 형성된 제1 전극(1011) 및 제2 전극(1012)과, 다수의 미세한 발광 다이오드(1020)로 이루어져 있다. 상기 기판(1010) 위에 미세한 발광 다이오드(1020)를 배치하는 방법은, 예를 들어 상술한 제3 실시 형태 또는 제5 실시 형태에 기재한 방법을 사용하면 된다.
도 55에서는, 27개의 미세한 발광 다이오드(1020)가 그려져 있지만, 매우 다수의 미세한 발광 다이오드(1020)를 기판 위에 배치할 수 있다. 예를 들어, 1개의 발광 다이오드의 크기가, 상술한 제3 실시 형태 및 제5 실시 형태에서 예시한 미세한 물체(320) 및 미세한 물체(520)에서는, 길이가 20㎛이고 직경이 1㎛로 하고, 1개의 발광 다이오드가 발하는 광속을 5밀리 루멘으로 하고, 50,000개의 미세한 발광 다이오드를 배치해서 전체적으로 250루멘의 광속을 발하는 발광 기판으로 할 수 있다.
도 56은, 상기 발광 기판(1086)의 확대 단면도이며, 미세한 발광 다이오드(1020)가 어떻게 배선되어 있는지를 나타내고 있다. 미세한 발광 다이오드(1020)는, 상술한 제3 실시 형태 및 제5 실시 형태에 기재한 미세한 물체(320) 및 미세한 물체(520)를, 상기 제3, 제5 각각의 실시 형태에서 기재한 방법으로 기판(1010) 위에 배치한 것이다. 상기 미세한 발광 다이오드(1020)는, n형의 도전형을 갖는 GaN 코어(1042)와, InGaN 쉘과 p형의 도전형 GaN 쉘로 구성되는 쉘(1046)로 구성되어 있다. 상기 미세한 발광 다이오드(1020)는, 층간 절연막(1050)으로 덮여 있고, 층간 절연막(1050)에는 콘택트 구멍(1053)이 개구되어 있다. 이 콘택트 구멍(1053)을 통해서, 상기 미세한 발광 다이오드(1020)의 n형의 도전형을 갖는 GaN 코어(1042)는 제1 메탈 배선(1051)과 전기적으로 접속되고, 쉘(1046)은 제2 메탈 배선(1052)과 전기적으로 접속되어 있다.
도 56과 같은 배선을 실시하기 위한 프로세스는, 상술한 제1 실시 형태에서 도 9a 내지 도 9c를 참조하여 설명한 프로세스와 유사한 프로세스를 사용할 수 있다. 단, 상술한 제3, 제5 실시 형태에 기재한 미세한 물체(320, 520)는, 상술한 제3, 제5 실시 형태에서 설명한 방법으로 기판 위에 배치한 상태에서는, 최외층의 쉘로서 페라이트 쉘(345, 545)을 갖고 있다. 따라서, 상기 미세한 발광 다이오드(1020)로는, 상기 미세한 물체(320, 520)를 기판 위에 배치한 후에, 이 미세한 물체(320, 520)의 최외층의 페라이트 쉘(345, 545)을 드라이 에칭 또는 웨트 에칭으로 벗겨 두는 것이 바람직하다. 이에 의해, 발광 효율을 향상할 수 있다.
이와 같이, 매우 다수의 미세한 발광 다이오드(1020)를 기판(1010) 위에 다수 배치한 발광 기판(1086)을 사용하면, 1개 또는 복수 개의 발광 다이오드를 배치한 발광 기판을 사용하는 경우에 비해 이하의 효과를 얻을 수 있다. 우선, 1개 1개의 발광 다이오드의 발광 면적이 작고, 또한 그것들이 기판 위에 분산되어 있으므로, 발광에 수반하는 열의 발생 밀도가 작으면서 또한 균등하게 할 수 있다. 한편, 통상의 발광 다이오드는 발광 면적이 크므로(1mm2에 달하는 경우도 있으므로), 발광에 수반하는 열의 발생 밀도가 커서, 발광층이 고온이 되어 발광 효율이나 신뢰성에 영향을 주고 있다. 이에 반해, 본 실시 형태의 조명 장치와 같이, 다수의 미세한 발광 다이오드를 기판 위에 배치함으로써, 발광 효율을 향상해서 신뢰성을 향상할 수 있다.
본 실시 형태인 다수의 미세한 발광 다이오드를 구비한 조명 장치는, 상술한 실시 형태에 의한 미세한 물체를 기판 위에 배치하는 방법 또는 배열 장치를 사용해서 제작하므로, 상기 미세한 물체의 방향(극성)을 정렬해서 배치할 수 있다. 이로 인해, 모든 발광 다이오드를 직류 구동에 의해 효율적으로 발광시킬 수 있다. 발광 다이오드의 방향(극성)을 정렬해서 배열할 수 없는 종래의 방법에서는, 약 절반의 미세한 발광 다이오드가 발광하지 않게 된다.
또한, 본 실시 형태의 조명 장치는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법 또는 배열 장치를 사용해서 제작하므로, 배치를 위한 프로세스가 매우 저비용이라는 이점을 갖는다.
(제13 실시 형태)
이어서, 본 발명의 제13 실시 형태로서의 표시 장치를 설명한다. 이 표시 장치는, 상술한 실시 형태가 미세한 물체를 기판 위에 배치하는 방법 또는 상술한 실시 형태의 배열 장치를 사용해서 제작하는 표시 장치에 관한 것이고, 도 57을 사용해서 설명한다.
도 57은, 본 실시 형태로서의 LED 디스플레이의 1 화소의 회로를 나타낸다. 이 LED 디스플레이는, 상술한 미세한 물체를 기판 위에 배치하는 방법 또는 배열 장치를 사용해서 제작된 것이며, 발광 소자로는, 예를 들어 제3, 제5 실시 형태에 기재한 미세한 물체(320, 520)를 사용할 수 있다.
이 LED 디스플레이는, 액티브 매트릭스 어드레스 방식이며, 선택 전압 펄스가 행 어드레스 선(X1)에 공급되고, 데이터 신호가 열 어드레스 선(Y1)에 보내진다. 상기 선택 전압 펄스가 트랜지스터(T1)의 게이트에 입력되어, 트랜지스터(T1)가 온이 되면, 상기 데이터 신호는, 트랜지스터(T1)의 소스에서 드레인으로 전달되어, 상기 데이터 신호는 캐패시터(C)에 전압으로서 기억된다. 트랜지스터(T2)는, 화소 LED(미세한 물체(320 또는 520)를 사용할 수 있음)(1120)의 구동용이며, 화소 LED(1120)는 상기 트랜지스터(T2)를 거쳐서 전원(Vs)에 접속되어 있다. 따라서, 트랜지스터(T1)로부터의 데이터 신호로 트랜지스터(T2)가 온으로 됨으로써, 화소 LED(1120)는 상기 전원(Vs)에 의해 구동된다.
이 실시 형태의 LED 디스플레이는, 도 57에 나타내는 1 화소가 매트릭스 형상으로 배열되어 있다. 이 매트릭스 형상으로 배열된 각 화소의 화소 LED(1120)와 트랜지스터(T1, T2)가 기판 위에 형성되어 있다.
이 실시 형태의 LED 디스플레이를 제작하기 위해서는, 예를 들어 이하와 같은 수순을 행하면 좋다. 우선, 트랜지스터(T1, T2)를 유리 등의 기판 위에, 통상의 TFT 형성 수순을 사용해서 형성한다. 이어서, TFT를 형성한 기판 위에, 화소 LED(1120)가 되는 미소한 발광 다이오드를 배치하기 위한 제1 전극 및 제2 전극을 형성한다. 이어서, 상술한 제3 또는 제5 실시 형태에 기재한 방법을 사용하여, 상기 기판 위의 상기 제1, 제2 전극이 대향하는 미리 정해진 위치에 미리 정해진 방향으로 상기 미소한 발광 다이오드를 배치한다. 그 후, 상부 배선 공정을 행하여, 상기 미소한 발광 다이오드를 트랜지스터(T2)의 드레인과 어스선에 접속한다.
본 실시 형태의 표시 장치는, 상술한 실시 형태에 기재한 미세한 물체를 기판 위에 배치하는 방법 또는 배열 장치를 사용해서 제작되어 있다. 상술한 실시 형태에 기재한 미세한 물체를 기판 위에 배치하는 방법 또는 배열 장치는, 상기 미세한 물체를 상기 기판 위의 미리 정해진 위치에 미리 정해진 방향으로 배치할 수 있으므로, 본 실시 형태의 표시 장치를 제작하기에 적합하다.
또한, 본 실시 형태의 표시 장치는, 본 발명의 미세한 물체를 기판 위에 배치하는 방법 또는 배열 장치를 사용해서 제작하므로, 배치를 위한 프로세스가 매우 저비용이라는 이점을 갖는다.
또한, 본 실시 형태의 표시 장치는, 그 화소마다 미세한 발광 다이오드를 배치하고 있고, 이 미세한 발광 다이오드는, 상술한 제3 실시 형태에서 도 20a 내지 도 20f를 참조하여 설명한 바와 같은 방법으로 형성할 수 있다. 이 형성 방법에서는, 도 20a 내지 도 20f로부터 명백해진 바와 같이, 발광 다이오드를 성장하는 기판 면적당의 발광 면적을 매우 크게, 예를 들어 평면적인 에피택셜 성장의 경우의 10배로 할 수 있다. 즉, 동일한 발광량을 얻기 위해서 기판의 매수를 1/10로서 제조 비용을 대폭 저감할 수 있다. 따라서, 본 실시 형태의 표시 장치도, 통상의 LED를 각 화소에 배치한 경우에 비해 대폭 제조 비용을 저감하는 것이 가능해진다.
A, B, C, D, E, F : 대향하는 장소 105 : 교류 전원
110, 210, 310, 410, 510 : 기판
111, 211, 311, 411, 511 : 제1 전극
112, 212, 312, 412, 512 : 제2 전극
111A, 112A, 211A, 212A, 311A, 312A, 411A, 412A, 511A, 512A : 대향 부분
120, 220, 220A, 220B, 320, 420, 520, 620 : 미세한 물체
121, 221, 321, 421, 521, 621 : 유체 130, 244 : 표면측 층
131, 249 : 이면측 층 140, 240, 440 : SOI 기판
141, 241, 441 : 실리콘 기판 142, 242, 442 : BOX층
143, 243, 443 : SOI층 144, 244, 444 : 실리콘 질화막
145, 245, 445 : n형 불순물 영역
146, 246, 446 : p형 불순물 영역
220A-1, 220B-1 : 한쪽 단부(헤드부)
220A-2, 220B-2 : 다른 쪽의 단부(다리부)
340 : GaN 기판 342, 542 : n형 GaN 코어
343, 543 : InGaN 쉘 344, 544 : p형 GaN 쉘
345, 545 : 페라이트 쉘 448 : 페라이트층
514 : S극부 515 : N극부
516 : 강자성체 패턴 610, 961 : 투명한 기판
619 : 아몰퍼스 실리콘막 650, 974 : 포토마스크
651 : 불투명부 652 : 투명부
655, 973 : 광원
700, 800, 900, 1500 : 배열 장치 760, 860, 960, 1560 : 홀더
761, 861, 1561 : 기판
762, 862, 1562 : 제1 전극 패드
763, 863, 1563 : 제2 전극 패드 764, 864, 964, 1564 : 커버
765, 865, 965 : 교류 전원
766, 866, 966, 1566 : 제1 전압 인가 핀
767, 867, 967, 1567 제2 전압 인가 핀
768, 868, 968, 1568 : 리저버 769, 869, 969, 1569 : 유체
770, 870, 970, 1570 : 밸브 771, 871, 971, 1571 : 튜브
872 : 외부 자장 인가 장치 1000 : LED 전구
1081 : 구금 부재 1082 : 방열부
1083 : 투광부 1084 : 발광 장치
1085 : 방열판 1086 : 발광 기판
1010 : 기판 1011 : 제1 전극
1012 : 제2 전극 1020 : 발광 다이오드
1042 : n형 GaN 코어 1046 : 쉘
1050 : 층간 절연막 1051, 1052 : 메탈 배선
G : 코일이 형성된 장소 H : 자장
1410 : 기판 1411 : 제1 배선
1412 : 제2 배선 1417 : 콘택트
1418 : 기판 기초부 1419 : 층간 절연막
1420 : 미세한 물체 1421 : 유체
1444 : 실리콘 질화막 1445 : n형 불순물 영역
1446 : p형 불순물 영역 1448 : 페라이트층
1565 : 직류 전원
110, 210, 310, 410, 510 : 기판
111, 211, 311, 411, 511 : 제1 전극
112, 212, 312, 412, 512 : 제2 전극
111A, 112A, 211A, 212A, 311A, 312A, 411A, 412A, 511A, 512A : 대향 부분
120, 220, 220A, 220B, 320, 420, 520, 620 : 미세한 물체
121, 221, 321, 421, 521, 621 : 유체 130, 244 : 표면측 층
131, 249 : 이면측 층 140, 240, 440 : SOI 기판
141, 241, 441 : 실리콘 기판 142, 242, 442 : BOX층
143, 243, 443 : SOI층 144, 244, 444 : 실리콘 질화막
145, 245, 445 : n형 불순물 영역
146, 246, 446 : p형 불순물 영역
220A-1, 220B-1 : 한쪽 단부(헤드부)
220A-2, 220B-2 : 다른 쪽의 단부(다리부)
340 : GaN 기판 342, 542 : n형 GaN 코어
343, 543 : InGaN 쉘 344, 544 : p형 GaN 쉘
345, 545 : 페라이트 쉘 448 : 페라이트층
514 : S극부 515 : N극부
516 : 강자성체 패턴 610, 961 : 투명한 기판
619 : 아몰퍼스 실리콘막 650, 974 : 포토마스크
651 : 불투명부 652 : 투명부
655, 973 : 광원
700, 800, 900, 1500 : 배열 장치 760, 860, 960, 1560 : 홀더
761, 861, 1561 : 기판
762, 862, 1562 : 제1 전극 패드
763, 863, 1563 : 제2 전극 패드 764, 864, 964, 1564 : 커버
765, 865, 965 : 교류 전원
766, 866, 966, 1566 : 제1 전압 인가 핀
767, 867, 967, 1567 제2 전압 인가 핀
768, 868, 968, 1568 : 리저버 769, 869, 969, 1569 : 유체
770, 870, 970, 1570 : 밸브 771, 871, 971, 1571 : 튜브
872 : 외부 자장 인가 장치 1000 : LED 전구
1081 : 구금 부재 1082 : 방열부
1083 : 투광부 1084 : 발광 장치
1085 : 방열판 1086 : 발광 기판
1010 : 기판 1011 : 제1 전극
1012 : 제2 전극 1020 : 발광 다이오드
1042 : n형 GaN 코어 1046 : 쉘
1050 : 층간 절연막 1051, 1052 : 메탈 배선
G : 코일이 형성된 장소 H : 자장
1410 : 기판 1411 : 제1 배선
1412 : 제2 배선 1417 : 콘택트
1418 : 기판 기초부 1419 : 층간 절연막
1420 : 미세한 물체 1421 : 유체
1444 : 실리콘 질화막 1445 : n형 불순물 영역
1446 : p형 불순물 영역 1448 : 페라이트층
1565 : 직류 전원
Claims (18)
- 미세한 물체(120, 220, 320, 420, 520, 620, 1420)가 배치되는 위치(A, B, C, D, E, F, G)가 규정되는 기판(110, 210, 310, 410, 510, 610, 1410)을 준비하는 기판 준비 공정과,
상기 미세한 물체(120, 220, 320, 420, 520, 620, 1420)를 포함하는 유체(121, 221, 321, 421, 521, 621, 1420)를 상기 기판(110, 210, 310, 410, 510, 610, 1410) 위에 도입하는 유체 도입 공정과,
상기 기판(110, 210, 310, 410, 510, 610, 1410) 위에 도입된 유체에 포함되는 상기 미세한 물체(120, 220, 320, 420, 520, 620, 1420)를, 전자기력에 의해, 상기 기판(110, 210, 310, 410, 510, 610, 1410) 위에 미리 정해진 위치에 또한 미리 정해진 방향으로 배치하는 미세 물체 배치 공정을 구비하고,
상기 미세한 물체(120, 220, 320, 420, 520, 620, 1420)는, 물성 혹은 형상 중 적어도 한쪽이 서로 상이한 복수의 부분(130, 131, 220B-1, 220B-2, 244, 249, 342, 345, 444, 445, 542, 545, 1444, 1445)을 갖고,
또한, 상기 미세한 물체(120, 220, 320, 420, 520, 620, 1420)와 상기 기판(110, 210, 310, 410, 510, 610, 1410) 중 적어도 상기 미세한 물체(120, 220, 320, 420, 520, 620, 1420)는, 상기 물성 혹은 형상 중 적어도 한쪽이 서로 상이한 복수의 부분(130, 131, 220B-1, 220B-2, 244, 249, 342, 345, 444, 445, 542, 545, 1444, 1445)의 상기 기판(110, 210, 310, 410, 510, 610, 1410)에 대한 배치에 의해 규정되는 상기 미세한 물체(120, 220, 320, 420, 520, 620, 1420)의 방향을 상기 기판(110, 210, 310, 410, 510, 610, 1410) 위에 미리 정해진 방향으로 배치하기 위한 배향 구조(130, 131, 211A, 212A, 220B-1, 220B-2, 244, 249, 345, 448, 515, 516, 545, 1411A, 1412A, 1448)를 갖고 있는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항에 있어서,
상기 기판 준비 공정에서는, 제1 전극(111, 211)과 제2 전극(112, 212)이 미리 형성된 기판(110, 210)을 준비하고,
상기 미세 물체 배치 공정에서는, 상기 기판(110, 210)에 형성된 상기 제1 전극(111, 211)과 제2 전극(112, 212)의 사이에 전압을 인가함으로써, 상기 미세한 물체(120, 220)를 상기 제1 전극(111, 211)과 제2 전극(112, 212)이 대향하는 장소(A, B)에서 미리 정해진 위치에 또한 미리 정해진 방향으로 배치하는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항에 있어서,
상기 기판은 투명 기판(610)이며, 상기 투명 기판(610)의 한쪽 면에 반도체막(619)이 형성되고,
상기 기판 준비 공정에서는,
상기 투명 기판(610)의 다른 쪽의 면에 입사 영역이 임의의 패턴으로 설정된 광을 입사시키고, 상기 광이 입사하고 있는 동안에, 상기 광이 입사하고 있는 부분의 상기 반도체막(619)을 선택적으로 저 저항화시킴으로써 상기 선택적으로 저 저항화된 상기 반도체막(619)을 제1 전극(611)과 제2 전극(612)으로서 상기 기판에 형성하고,
상기 미세 물체 배치 공정에서는, 상기 기판(610)에 형성된 상기 제1 전극(611)과 제2 전극(612)의 사이에 전압을 인가함으로써, 상기 미세한 물체(620)를 상기 제1 전극(611)과 제2 전극(612)이 대향하는 장소(F)에서 미리 정해진 위치에 또한 미리 정해진 방향으로 배치하는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항에 있어서,
상기 미세한 물체(520)는, 자화된 강자성체(545)를 갖고,
상기 기판(510)은, 자장 발생부(516)를 갖고,
상기 강자성체(545)가 상기 미세한 물체(520)의 배향 구조를 구성함과 함께 상기 자장 발생부(516)가 상기 기판의 배향 구조를 구성하고 있고,
상기 미세 물체 배치 공정에서는, 상기 자장 발생부(516)가 발생하는 자장에 의해, 상기 미세한 물체(520)를 상기 자장 발생부(516)에 의한 자장이 발생하는 장소에서 규정되는 미리 정해진 위치에 또한 미리 정해진 방향으로 배치하는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 미세한 물체(120, 220B)는, 유전율이 서로 다른 표면측의 부분(130, 244)과 이면측의 부분(131, 249)을 갖고,
상기 표면측의 부분(130, 244)과 이면측의 부분(131, 249)이 상기 배향 구조를 구성하고 있는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제5항에 있어서,
상기 미세한 물체(120, 220B)의 상기 표면측의 부분(130, 244)과 이면측의 부분(131, 249)은, 한쪽의 부분(131, 249)의 재질이 금속이며, 다른 쪽의 부분(130, 244)의 재질이 반도체인 것을 특징으로 하는 미세한 물체의 배치 방법. - 제5항에 있어서,
상기 미세한 물체(120, 220B)의 상기 표면측의 부분(130, 244)과 이면측의 부분(131, 249)은, 한쪽의 부분(131, 249)의 재질이 반도체이며, 다른 쪽의 부분(130, 244)의 재질이 유전체인 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 미세한 물체(220A, 220B)는, 상기 미리 정해진 위치에서의 상기 제1 전극(211)과 제2 전극(212) 각각에 대응하는, 서로 다른 크기의 두 개의 부분(220A-1, 220A-2, 220B-1, 220B-2)을 갖고,
상기 기판(210)은,
상기 제1 전극(211)과 제2 전극(212)이 대향하는 장소(B)에서 상기 제1 전극(211)의 대향 부분(211A)과 상기 제2 전극(212)의 대향 부분(212A)이 대향함과 함께, 상기 제1 전극(211)의 대향 부분(211A)의 폭 치수와 상기 제2 전극(212)의 대향 부분(212A)의 폭 치수가 상이하고,
상기 미세한 물체(220A, 220B)의 상기 서로 다른 크기의 두 개의 부분(220A-1, 220A-2, 220B-1, 220B-2)이 상기 미세한 물체(220A, 220B)의 배향 구조를 구성하고,
서로 폭 치수가 다른 상기 제1 전극(211)의 대향 부분(211A)과 상기 제2 전극(212)의 대향 부분(212A)이 상기 기판(210)의 배향 구조를 구성하고 있는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 미세한 물체(220B)는, 유전율이 서로 다른 표면측의 부분(244)과 이면측의 부분(249)을 갖고, 또한, 상기 미리 정해진 위치에서의 상기 제1 전극(211)과 제2 전극(212) 각각에 대응하는, 서로 다른 크기의 두 개의 부분(220B-1, 220B-2)을 갖고,
상기 기판(210)은,
상기 제1 전극(211)과 제2 전극(212)이 대향하는 장소(B)에서 상기 제1 전극(211)의 대향 부분(211A)과 상기 제2 전극(212)의 대향 부분(212A)이 대향함과 함께, 상기 제1 전극(211)의 대향 부분(211A)의 폭 치수와 상기 제2 전극(212)의 대향 부분(212A)의 폭 치수가 상이하고,
상기 미세한 물체(220B)의 상기 유전율이 서로 다른 표면측의 부분(244)과 이면측의 부분(249), 및 상기 서로 다른 크기의 두 개의 부분(220B-1, 220B-2)이 상기 미세한 물체(220B)의 배향 구조를 구성하고,
서로 폭 치수가 다른 상기 제1 전극(211)의 대향 부분(211A)과 상기 제2 전극(212)의 대향 부분(212A)이 상기 기판(210)의 배향 구조를 구성하고 있는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제5항 내지 제9항 중 어느 한 항에 있어서,
상기 미세 물체 배치 공정에서는,
상기 기판(110, 210, 310, 610, 1410) 위에 도입된 상기 미세한 물체를 포함하는 유체(121, 221, 321, 421, 621, 1420)를 상기 기판(110, 210, 310, 610, 1410)에 대하여 유동시키는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 미세한 물체(320, 420)가 갖는 배향 구조는, 상기 미세한 물체(320, 420)가 자화된 강자성체(345, 488)를 구비하는 것이며,
상기 미세 물체 배치 공정에서는, 외부 자장(M1, M4)에 의해 상기 미세한 물체(320, 420)를 상기 미리 정해진 방향으로 정렬시키는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제11항에 있어서,
상기 외부 자장(M1)은, 상기 기판(310)의 표면에 대하여 대략 평행한 방향인 것을 특징으로 하는 미세한 물체의 배치 방법. - 제11항에 있어서,
상기 외부 자장(M4)은, 상기 기판(410)의 표면에 대하여 대략 수직인 방향인 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 미세한 물체(520)가 갖는 배향 구조는, 상기 미세한 물체(520)가 자화된 강자성체(545)를 구비하는 것이며,
상기 기판(510)도 배향 구조를 갖고, 이 기판(510)의 배향 구조는, 상기 기판(510) 위의 상기 미리 정해진 위치(E)에 대응해서 자화된 강자성체(516)가 형성되어 있는 것인 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항 내지 제14항 중 어느 한 항에 있어서,
상기 기판(110, 210, 310, 410, 510, 610, 1410) 위에는 복수의 상기 미리 정해진 위치(A, B, C, D, E, F, G)가 규정되어, 상기 기판(110, 210, 310, 410, 510, 610, 1410) 위에 복수의 상기 미세한 물체(120, 220, 320, 420, 520, 620, 1420)를 배치하는 것을 특징으로 하는 미세한 물체의 배치 방법. - 제1항 내지 제15항 중 어느 한 항의 미세한 물체의 배치 방법을 사용해서 상기 기판 위에 상기 미세한 물체를 배치하는 배열 장치(700, 800, 900, 1500)로서,
상기 미세한 물체를 포함하는 유체(769, 869, 969, 1569)를 상기 기판(761, 861, 961, 1561) 위에 도입하는 유체 도입부(768, 868, 968, 1569)와,
상기 기판(761, 869, 961, 1561)에 전자기력을 인가하는 전자기력 인가부(765, 766, 767, 865, 866, 867, 872, 965, 966, 967, 1565, 1566, 1567)를 구비하는, 배열 장치. - 제15항의 미세한 물체의 배치 방법을 사용해서 제작되고, 상기 미세한 물체는 발광 다이오드(1020)인, 조명 장치.
- 제15항의 미세한 물체의 배치 방법을 사용해서 제작되고, 상기 미세한 물체는 발광 다이오드(1120)인, 표시 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-159622 | 2010-07-14 | ||
| JP2010159622 | 2010-07-14 | ||
| PCT/JP2011/063558 WO2012008253A1 (ja) | 2010-07-14 | 2011-06-14 | 微細な物体の配置方法、配列装置、照明装置および表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130033450A true KR20130033450A (ko) | 2013-04-03 |
Family
ID=45469263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137003368A KR20130033450A (ko) | 2010-07-14 | 2011-06-14 | 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9181630B2 (ko) |
| JP (1) | JPWO2012008253A1 (ko) |
| KR (1) | KR20130033450A (ko) |
| CN (1) | CN102971873B (ko) |
| TW (1) | TW201243471A (ko) |
| WO (1) | WO2012008253A1 (ko) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190083173A (ko) * | 2018-01-03 | 2019-07-11 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 |
| KR20200013565A (ko) * | 2017-10-13 | 2020-02-07 | 마븐 옵트로닉스 씨오., 엘티디. | 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템 |
| KR20200031743A (ko) * | 2018-09-14 | 2020-03-25 | 삼성디스플레이 주식회사 | 발광 표시 장치의 제조 장치 |
| KR20200034905A (ko) * | 2018-09-21 | 2020-04-01 | 삼성디스플레이 주식회사 | 발광 표시 장치의 제조 장치 및 제조 방법 |
| WO2020085677A1 (ko) * | 2018-10-25 | 2020-04-30 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
| WO2020091252A1 (ko) * | 2018-10-30 | 2020-05-07 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
| WO2020149474A1 (ko) * | 2019-01-15 | 2020-07-23 | 삼성디스플레이 주식회사 | 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법 |
| WO2020166777A1 (ko) * | 2019-02-13 | 2020-08-20 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2020171437A1 (ko) * | 2019-02-20 | 2020-08-27 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2020179989A1 (ko) * | 2019-03-04 | 2020-09-10 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| WO2020213832A1 (ko) * | 2019-04-16 | 2020-10-22 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| WO2020226276A1 (ko) * | 2019-05-07 | 2020-11-12 | 삼성디스플레이 주식회사 | 화소 및 이를 구비한 표시 장치 |
| WO2020230989A1 (ko) * | 2019-05-10 | 2020-11-19 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| WO2020251070A1 (ko) * | 2019-06-11 | 2020-12-17 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2020256203A1 (ko) * | 2019-06-18 | 2020-12-24 | 엘지전자 주식회사 | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 |
| WO2020256207A1 (ko) * | 2019-06-20 | 2020-12-24 | 엘지전자 주식회사 | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 |
| WO2020262752A1 (ko) * | 2019-06-28 | 2020-12-30 | 엘지전자 주식회사 | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 |
| WO2021002490A1 (ko) * | 2019-07-01 | 2021-01-07 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2021025243A1 (ko) * | 2019-08-06 | 2021-02-11 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| WO2021040102A1 (ko) * | 2019-08-28 | 2021-03-04 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2021040110A1 (ko) * | 2019-08-23 | 2021-03-04 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2021049692A1 (ko) * | 2019-09-09 | 2021-03-18 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
| WO2021117957A1 (ko) * | 2019-12-11 | 2021-06-17 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2021117956A1 (ko) * | 2019-12-11 | 2021-06-17 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2021132789A1 (ko) * | 2019-12-26 | 2021-07-01 | 엘지전자 주식회사 | 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법 |
| WO2021141168A1 (ko) * | 2020-01-08 | 2021-07-15 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| KR20220131884A (ko) * | 2017-12-06 | 2022-09-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20220169661A (ko) * | 2021-06-21 | 2022-12-28 | 송승현 | 전사용기판에 엘이디 마이크로칩을 정렬하는 방법 및 이를 위한 정렬장치 |
| KR20220169660A (ko) * | 2021-06-21 | 2022-12-28 | 송승현 | 전사용기판에 엘이디 마이크로칩을 정렬하는 방법 및 이를 위한 정렬장치 |
| KR20230059315A (ko) * | 2021-10-26 | 2023-05-03 | 국민대학교산학협력단 | 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리 |
| WO2023171832A1 (ko) * | 2022-03-10 | 2023-09-14 | 엘지전자 주식회사 | 디스플레이 장치 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8409892B2 (en) * | 2011-04-14 | 2013-04-02 | Opto Tech Corporation | Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates |
| DE102012109460B4 (de) | 2012-10-04 | 2024-03-07 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display |
| JP2014075550A (ja) * | 2012-10-05 | 2014-04-24 | Sharp Corp | 光照射装置 |
| US9653037B2 (en) * | 2012-10-17 | 2017-05-16 | Sharp Kabushiki Kaisha | Optical device and display device provided with same |
| US8928014B2 (en) * | 2013-03-15 | 2015-01-06 | Cooledge Lighting Inc. | Stress relief for array-based electronic devices |
| JP6363846B2 (ja) * | 2014-02-12 | 2018-07-25 | スタンレー電気株式会社 | 半導体発光装置、実装基板、及び、半導体発光装置の製造方法 |
| JP6334945B2 (ja) * | 2014-02-17 | 2018-05-30 | スタンレー電気株式会社 | 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法 |
| CN111599832B (zh) * | 2014-06-23 | 2023-03-24 | 晶元光电股份有限公司 | 光电元件及其制造方法 |
| JP2016018966A (ja) * | 2014-07-11 | 2016-02-01 | スタンレー電気株式会社 | 半導体光学素子、及び、素子分散溶液 |
| TWI589031B (zh) * | 2014-10-20 | 2017-06-21 | Playnitride Inc | Light-emitting device transfer method |
| KR102249645B1 (ko) * | 2014-11-05 | 2021-05-10 | 엘지이노텍 주식회사 | 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템 |
| US9935136B2 (en) * | 2015-11-27 | 2018-04-03 | Innolux Corporation | Manufacturing method of display with lighting devices |
| KR20180007025A (ko) * | 2016-07-11 | 2018-01-22 | 삼성디스플레이 주식회사 | 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법 |
| JP2019190829A (ja) * | 2016-08-31 | 2019-10-31 | シャープ株式会社 | ナノファイバーセンサ |
| DE102016116353A1 (de) * | 2016-09-01 | 2018-03-01 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil |
| JP7224285B2 (ja) * | 2016-12-09 | 2023-02-17 | ルミレッズ ホールディング ベーフェー | Ｌｅｄキャリアアセンブリを製造する方法 |
| EP3471134A1 (en) | 2017-10-13 | 2019-04-17 | Maven Optronics Co., Ltd. | Method and system for mass arrangement of micro-component devices |
| CN111684601B (zh) * | 2018-02-01 | 2023-11-24 | Lg电子株式会社 | 利用半导体发光元件的显示装置及其制造方法 |
| KR102493479B1 (ko) | 2018-02-06 | 2023-02-01 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
| KR102162739B1 (ko) * | 2018-04-19 | 2020-10-07 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
| KR102145192B1 (ko) * | 2018-04-19 | 2020-08-19 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| US10607515B2 (en) * | 2018-04-19 | 2020-03-31 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
| EP3731276B1 (en) * | 2018-04-19 | 2023-11-01 | LG Electronics Inc. | Apparatus and method for self-assembling of semiconductor light-emitting element |
| EP3817036A4 (en) * | 2018-06-27 | 2022-03-23 | Samsung Display Co., Ltd. | ELECTROLUMINESCENT DISPLAY DEVICE MANUFACTURING APPARATUS |
| KR102581666B1 (ko) * | 2018-08-24 | 2023-09-22 | 삼성디스플레이 주식회사 | 발광 소자, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법 |
| KR102592426B1 (ko) * | 2019-01-02 | 2023-10-23 | 삼성디스플레이 주식회사 | 잉크젯 프린팅 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법 |
| CN109728023B (zh) * | 2019-01-18 | 2021-01-22 | 京东方科技集团股份有限公司 | 背板、显示装置及制备方法 |
| US11322645B1 (en) * | 2019-05-24 | 2022-05-03 | Innolux Corporation | Electronic device and manufacturing method thereof |
| KR20200026673A (ko) * | 2019-06-11 | 2020-03-11 | 엘지전자 주식회사 | 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판 |
| WO2021084783A1 (ja) * | 2019-10-31 | 2021-05-06 | アルディーテック株式会社 | 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置 |
| JP6842783B1 (ja) * | 2019-10-31 | 2021-03-17 | アルディーテック株式会社 | マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ |
| WO2020106132A2 (ko) * | 2020-03-20 | 2020-05-28 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 |
| KR20210151285A (ko) * | 2020-06-04 | 2021-12-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP6886213B1 (ja) * | 2020-06-20 | 2021-06-16 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
| KR20220083939A (ko) * | 2020-12-11 | 2022-06-21 | 삼성디스플레이 주식회사 | 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치 |
| CN113725251B (zh) * | 2021-08-30 | 2024-04-09 | 上海天马微电子有限公司 | 驱动基板和显示面板 |
| CN113905561B (zh) * | 2021-10-11 | 2023-02-24 | Oppo广东移动通信有限公司 | 具有纹理图案的壳体及其加工方法、电子设备 |
| WO2023157987A1 (ko) * | 2022-02-17 | 2023-08-24 | 엘지전자 주식회사 | 디스플레이 장치의 제조 장치 |
| WO2023247397A1 (en) * | 2022-06-23 | 2023-12-28 | Ams-Osram International Gmbh | Method for processing an optoelectronic arrangement |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3439416A (en) * | 1966-02-03 | 1969-04-22 | Gen Telephone & Elect | Method and apparatus for fabricating an array of discrete elements |
| US5355577A (en) * | 1992-06-23 | 1994-10-18 | Cohn Michael B | Method and apparatus for the assembly of microfabricated devices |
| US6864570B2 (en) * | 1993-12-17 | 2005-03-08 | The Regents Of The University Of California | Method and apparatus for fabricating self-assembling microstructures |
| US5904545A (en) * | 1993-12-17 | 1999-05-18 | The Regents Of The University Of California | Apparatus for fabricating self-assembling microstructures |
| US5545291A (en) * | 1993-12-17 | 1996-08-13 | The Regents Of The University Of California | Method for fabricating self-assembling microstructures |
| US6049974A (en) * | 1998-04-29 | 2000-04-18 | National Semiconductor Corporation | Magnetic alignment apparatus and method for self-alignment between a die and a substrate |
| US6536106B1 (en) | 1999-06-30 | 2003-03-25 | The Penn State Research Foundation | Electric field assisted assembly process |
| US6780696B1 (en) * | 2000-09-12 | 2004-08-24 | Alien Technology Corporation | Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs |
| FR2817266B1 (fr) * | 2000-11-29 | 2004-01-16 | Commissariat Energie Atomique | Micro reseau statique de sondes biologiques ou chimiques, immobilisees sur un support par attraction magnetique |
| JP4576522B2 (ja) * | 2002-08-16 | 2010-11-10 | 独立行政法人物質・材料研究機構 | 多層セラミックス高次構造体とその製造方法 |
| US7067867B2 (en) * | 2002-09-30 | 2006-06-27 | Nanosys, Inc. | Large-area nonenabled macroelectronic substrates and uses therefor |
| US6945845B2 (en) * | 2003-03-04 | 2005-09-20 | Applied Materials, Inc. | Chemical mechanical polishing apparatus with non-conductive elements |
| US20050282307A1 (en) * | 2004-06-21 | 2005-12-22 | Daniels John J | Particulate for organic and inorganic light active devices and methods for fabricating the same |
| US20060051517A1 (en) * | 2004-09-03 | 2006-03-09 | Eastman Kodak Company | Thermally controlled fluidic self-assembly method and support |
| US7251882B2 (en) | 2004-09-03 | 2007-08-07 | Eastman Kodak Company | Method for assembling micro-components to binding sites |
| US7365395B2 (en) * | 2004-09-16 | 2008-04-29 | Nanosys, Inc. | Artificial dielectrics using nanostructures |
| US7615836B2 (en) * | 2005-03-07 | 2009-11-10 | Sensormatic Electronics Corporation | Magnetic self-assembly for integrated circuit packages |
| US7662008B2 (en) * | 2005-04-04 | 2010-02-16 | Searete Llc | Method of assembling displays on substrates |
| US7926176B2 (en) * | 2005-10-19 | 2011-04-19 | General Electric Company | Methods for magnetically directed self assembly |
| US20070095667A1 (en) * | 2005-10-27 | 2007-05-03 | Applera Corporation | Optoelectronic Separation of Biomolecules |
| WO2007062268A2 (en) * | 2005-11-28 | 2007-05-31 | University Of Florida Research Foundation, Inc. | Method and structure for magnetically-directed, self-assembly of three-dimensional structures |
| US7439560B2 (en) | 2005-12-06 | 2008-10-21 | Canon Kabushiki Kaisha | Semiconductor device using semiconductor nanowire and display apparatus and image pick-up apparatus using the same |
| JP2007158117A (ja) * | 2005-12-06 | 2007-06-21 | Canon Inc | ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法 |
| JP2007184566A (ja) * | 2005-12-06 | 2007-07-19 | Canon Inc | 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置 |
| US7608877B2 (en) * | 2005-12-06 | 2009-10-27 | Canon Kabushiki Kaisha | Circuit device having capacitor and field effect transistor, and display apparatus therewith |
| US20070155025A1 (en) * | 2006-01-04 | 2007-07-05 | Anping Zhang | Nanowire structures and devices for use in large-area electronics and methods of making the same |
| KR100763894B1 (ko) * | 2006-03-21 | 2007-10-05 | 삼성에스디아이 주식회사 | Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법 |
| TWI295101B (en) * | 2006-03-29 | 2008-03-21 | Advanced Analog Technology Inc | Low voltage triggering silicon controlled rectifier and circuit thereof |
| US7968474B2 (en) * | 2006-11-09 | 2011-06-28 | Nanosys, Inc. | Methods for nanowire alignment and deposition |
| JP4381428B2 (ja) * | 2007-04-10 | 2009-12-09 | シャープ株式会社 | 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子 |
| CN101304059B (zh) * | 2007-05-09 | 2010-09-08 | 富士迈半导体精密工业（上海）有限公司 | 发光二极管组件及发光二极管显示装置 |
| US20110058126A1 (en) | 2008-02-14 | 2011-03-10 | Yasunobu Okada | Semiconductor element, method of manufacturing fine structure arranging substrate, and display element |
| JP2012528020A (ja) | 2009-05-26 | 2012-11-12 | ナノシス・インク． | ナノワイヤおよび他のデバイスの電場沈着のための方法およびシステム |
-
2011
- 2011-06-14 JP JP2012524498A patent/JPWO2012008253A1/ja active Pending
- 2011-06-14 CN CN201180034607.6A patent/CN102971873B/zh not_active Expired - Fee Related
- 2011-06-14 WO PCT/JP2011/063558 patent/WO2012008253A1/ja active Application Filing
- 2011-06-14 US US13/809,433 patent/US9181630B2/en not_active Expired - Fee Related
- 2011-06-14 KR KR1020137003368A patent/KR20130033450A/ko not_active Application Discontinuation
- 2011-07-11 TW TW100124485A patent/TW201243471A/zh unknown
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200013565A (ko) * | 2017-10-13 | 2020-02-07 | 마븐 옵트로닉스 씨오., 엘티디. | 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템 |
| KR20220131884A (ko) * | 2017-12-06 | 2022-09-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20190083173A (ko) * | 2018-01-03 | 2019-07-11 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 |
| KR20200031743A (ko) * | 2018-09-14 | 2020-03-25 | 삼성디스플레이 주식회사 | 발광 표시 장치의 제조 장치 |
| KR20200034905A (ko) * | 2018-09-21 | 2020-04-01 | 삼성디스플레이 주식회사 | 발광 표시 장치의 제조 장치 및 제조 방법 |
| WO2020085677A1 (ko) * | 2018-10-25 | 2020-04-30 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
| KR20200046819A (ko) * | 2018-10-25 | 2020-05-07 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
| US11869871B2 (en) | 2018-10-25 | 2024-01-09 | Lg Electronics Inc. | Apparatus and method for self-assembling semiconductor light-emitting device |
| WO2020091252A1 (ko) * | 2018-10-30 | 2020-05-07 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
| KR20200048762A (ko) * | 2018-10-30 | 2020-05-08 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
| WO2020149474A1 (ko) * | 2019-01-15 | 2020-07-23 | 삼성디스플레이 주식회사 | 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법 |
| US11990568B2 (en) | 2019-01-15 | 2024-05-21 | Samsung Display Co., Ltd. | Light emitting device, display device comprising same, and method for manufacturing display device |
| WO2020166777A1 (ko) * | 2019-02-13 | 2020-08-20 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2020171437A1 (ko) * | 2019-02-20 | 2020-08-27 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| KR20200106406A (ko) * | 2019-03-04 | 2020-09-14 | 엘지전자 주식회사 | 디스플레이 장치 |
| WO2020179989A1 (ko) * | 2019-03-04 | 2020-09-10 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| CN113519060B (zh) * | 2019-03-04 | 2023-08-11 | Lg电子株式会社 | 使用半导体发光元件的显示装置 |
| CN113519060A (zh) * | 2019-03-04 | 2021-10-19 | Lg电子株式会社 | 使用半导体发光元件的显示装置 |
| WO2020213832A1 (ko) * | 2019-04-16 | 2020-10-22 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| WO2020226276A1 (ko) * | 2019-05-07 | 2020-11-12 | 삼성디스플레이 주식회사 | 화소 및 이를 구비한 표시 장치 |
| WO2020230989A1 (ko) * | 2019-05-10 | 2020-11-19 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| WO2020251070A1 (ko) * | 2019-06-11 | 2020-12-17 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2020256203A1 (ko) * | 2019-06-18 | 2020-12-24 | 엘지전자 주식회사 | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 |
| WO2020256207A1 (ko) * | 2019-06-20 | 2020-12-24 | 엘지전자 주식회사 | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 |
| WO2020262752A1 (ko) * | 2019-06-28 | 2020-12-30 | 엘지전자 주식회사 | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 |
| WO2021002490A1 (ko) * | 2019-07-01 | 2021-01-07 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2021025243A1 (ko) * | 2019-08-06 | 2021-02-11 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| WO2021040110A1 (ko) * | 2019-08-23 | 2021-03-04 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2021040102A1 (ko) * | 2019-08-28 | 2021-03-04 | 엘지전자 주식회사 | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 |
| WO2021049692A1 (ko) * | 2019-09-09 | 2021-03-18 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
| WO2021117957A1 (ko) * | 2019-12-11 | 2021-06-17 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2021117956A1 (ko) * | 2019-12-11 | 2021-06-17 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| WO2021132789A1 (ko) * | 2019-12-26 | 2021-07-01 | 엘지전자 주식회사 | 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법 |
| WO2021141168A1 (ko) * | 2020-01-08 | 2021-07-15 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| KR20220169660A (ko) * | 2021-06-21 | 2022-12-28 | 송승현 | 전사용기판에 엘이디 마이크로칩을 정렬하는 방법 및 이를 위한 정렬장치 |
| KR20220169661A (ko) * | 2021-06-21 | 2022-12-28 | 송승현 | 전사용기판에 엘이디 마이크로칩을 정렬하는 방법 및 이를 위한 정렬장치 |
| KR20230059315A (ko) * | 2021-10-26 | 2023-05-03 | 국민대학교산학협력단 | 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리 |
| WO2023171832A1 (ko) * | 2022-03-10 | 2023-09-14 | 엘지전자 주식회사 | 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9181630B2 (en) | 2015-11-10 |
| WO2012008253A1 (ja) | 2012-01-19 |
| TW201243471A (en) | 2012-11-01 |
| CN102971873B (zh) | 2016-10-26 |
| CN102971873A (zh) | 2013-03-13 |
| JPWO2012008253A1 (ja) | 2013-09-09 |
| US20130168708A1 (en) | 2013-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130033450A (ko) | 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치 | |
| US8216440B2 (en) | Method for aligning microscopic structures and substrate having microscopic structures aligned, as well as integrated circuit apparatus and display element | |
| JP7003032B2 (ja) | 照明フェイスプレート及びこのような照明フェイスプレートの製造方法 | |
| CN104916746B (zh) | 具有嵌入纳米线led的led器件 | |
| CN110518098B (zh) | 一种微型发光二极管芯片的巨量转移方法及系统 | |
| JP4996660B2 (ja) | 発光装置およびその製造方法 | |
| CN102782892A (zh) | 发光装置的制造方法、发光装置、照明装置、背光灯、液晶面板、显示装置、显示装置的制造方法、显示装置的驱动方法及液晶显示装置 | |
| CN102792467A (zh) | 发光装置、发光装置的制造方法、照明装置和背光源 | |
| CN103190004A (zh) | 发光元件及其制造方法、发光装置的制造方法、照明装置、背光灯、显示装置以及二极管 | |
| RU2010140357A (ru) | Способ формирования структуры с магнитным туннельным переходом | |
| KR20070014955A (ko) | 나노물질 어레이 장치, 이를 이용한 나노물질 어레이 방법및 이를 이용한 액정표시장치의 제조방법 | |
| US7700459B2 (en) | Method for producing electronic device and electronic device | |
| TW201308654A (zh) | 半導體元件、半導體元件之製造方法、發光二極體、發光二極體之製造方法、光電轉換元件、太陽能電池、照明裝置、背光及顯示裝置 | |
| KR102126962B1 (ko) | 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템 | |
| CN101228642B (zh) | 半导体发光器件及其制造方法 | |
| JP4848464B2 (ja) | 発光装置の製造方法 | |
| JP2011198697A (ja) | 発光装置、発光装置の製造方法、照明装置およびバックライト | |
| JP5014403B2 (ja) | 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置 | |
| JP5422628B2 (ja) | 発光装置の製造方法 | |
| KR102624061B1 (ko) | Iii-v족 화합물반도체 기반의 전자소자 또는 광소자의 제조방법 | |
| JP4897034B2 (ja) | 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置 | |
| CN109524490B (zh) | ZnO/GaN异质结纳米线光开关及其制备方法 | |
| JP2021528846A (ja) | 光電子デバイス | |
| CN108054212A (zh) | 超结场效应管及超结场效应管的制造方法 | |
| CN102367166A (zh) | 制备有机单晶颗粒二维有序结构及其图案化排列的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |