CN102971873A - 微小物体的配置方法、排列装置、照明装置以及显示装置 - Google Patents

微小物体的配置方法、排列装置、照明装置以及显示装置 Download PDF

Info

Publication number
CN102971873A
CN102971873A CN2011800346076A CN201180034607A CN102971873A CN 102971873 A CN102971873 A CN 102971873A CN 2011800346076 A CN2011800346076 A CN 2011800346076A CN 201180034607 A CN201180034607 A CN 201180034607A CN 102971873 A CN102971873 A CN 102971873A
Authority
CN
China
Prior art keywords
small items
mentioned
electrode
substrate
aforesaid substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800346076A
Other languages
English (en)
Other versions
CN102971873B (zh
Inventor
柴田晃秀
根岸哲
小宫健治
矢追善史
盐见竹史
岩田浩
高桥明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102971873A publication Critical patent/CN102971873A/zh
Application granted granted Critical
Publication of CN102971873B publication Critical patent/CN102971873B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/479—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H01L2224/75655—Means for transporting the components to be connected in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Micromachines (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

该微小物体的配置方法是，在基板准备工序中，准备由第一电极（111）和第二电极（112）对置的部位规定有配置微小物体（120）的位置的基板（110），在流体导入工序中，将流体（121）导入到基板（110）上。流体（121）包含多个微小物体（120）。微小物体（120）是拥有由电介质制造的表侧层（130）和由半导体制造的背侧层（131）作为取向构造的二极管元件。而且，在微小物体配置工序，通过在第一电极（111）与第二电极（112）之间施加交流电压，从而利用感应电泳将微小物体（120）配置成在由第一电极（111）与第二电极（112）对置的部位（A）预先确定的位置而且将表侧层（130）配置成朝上。

Description

微小物体的配置方法、排列装置、照明装置以及显示装置
技术领域                                                                
本发明涉及将微小物体排列于基板上的配置方法、以及利用该配置方法的排列装置、使用上述配置方法而形成的照明装置、显示装置。
背景技术
以往，将微小物体配置于基板上的预先确定的位置的方法公开于专利文献1（美国专利第6536106号说明书）中。
在该专利文献1中，如图58所示那样，在构图有左侧电极9950以及右侧电极9953的基板9970上，导入包含纳米线9925的绝缘性的介质（液体），在左侧电极9950与右侧电极9953之间施加电压。通过使由该电压产生的电场作用于纳米线9925，从而会产生所谓的感应电泳效应以使2个电极的指状部分9955架桥的方式配置有纳米线9925。这样，能将作为微小物体的纳米线9925配置于基板9970上的预先确定的位置。
然而，虽然在上述现有技术中，能控制微小物体的位置，但无法对其方向进行控制。具体地说，虽然在图58中棒状的纳米线9925未示出其内部的构造，而是作为一样的构造描绘的，但在将纳米线9925的2端分别区别为第一端部以及第二端部的情况下，例如第一端部在图58中在上还是在下是由单纯偶然决定的，无法对其进行控制。
现有技术文献
专利文献
专利文献1：美国专利第6536106号说明书。
发明内容
发明要解决的课题
因此，本发明的课题在于，提供一种能控制微小物体的位置以及方向地将其配置在基板上的微小物体的配置方法。
用于解决课题的方案
为了解决上述课题，本发明的微小物体的配置方法其特征在于，具备：基板准备工序，准备规定有配置微小物体的位置的基板；流体导入工序，将包含上述微小物体的流体导入到上述基板上；以及微小物体配置工序，利用电磁力将导入到上述基板上的流体中包含的上述微小物体，配置成在上述基板上预先确定的位置而且为预先确定的朝向，上述微小物体具有物理性质或形状的至少一方互不相同的多个部分，进而，上述微小物体与上述基板中的至少上述微小物体具有如下的取向构造，即，该取向构造用于将由上述物理性质或形状的至少一方互不相同的多个部分相对于上述基板的配置所规定的上述微小物体的朝向，配置成在上述基板上预先确定的朝向。
根据本发明，能实现在以往的使用感应电泳的手法中不可能的、将微小物体在基板上的预先确定的位置配置为预先确定的朝向。此外，本发明的配置方法与用机械手（manipulator）等抓住而设置于基板上的以往的一般方法相比，无需机械手和微小物体和基板的高度的对位，能以低成本容易排列。
此外，一个实施方式中，在上述基板准备工序中，准备预先形成有第一电极和第二电极的基板，在上述微小物体配置工序中，通过在形成于上述基板的上述第一电极与第二电极之间施加电压，从而将上述微小物体配置成在由上述第一电极与第二电极对置的部位预先确定的位置而且为预先确定的朝向。
根据该实施方式，通过对在上述基板预先形成为所希望图案的第一以及第二电极施加电压，从而能将上述微小物体配置成在由上述第一电极和第二电极对置的部位预先确定的位置而且为预先确定的朝向。
此外，在该实施方式中，能利用上述第一电极以及第二电极，自由规定在基板上排列微小物体的区域。此外，利用上述构成在基板上配置微小物体的方法，即使在排列的微小物体的个数多的情况下，仅通过设置许多上述第一电极以及第二电极对置的部位即可，配置工序所需的时间和成本几乎不变。进而，通过对电压进行调整，从而能使对基板和微小物体作用的力自由变化，非常适合提高配置的成品率。
此外，在一个实施方式中，其特征在于，上述基板是透明基板，在上述透明基板的一个面形成有半导体膜，在上述基板准备工序中，通过使入射区域被设定成某种图案的光入射到上述透明基板的另一个面，在上述光入射期间，使上述光入射的部分的上述半导体膜有选择地低电阻化，从而将上述有选择地低电阻化后的上述半导体膜作为上述第一电极和第二电极形成于上述基板，在上述微小物体配置工序中，通过在形成于上述基板的上述第一电极与第二电极之间施加电压，从而将上述微小物体配置成在由上述第一电极与第二电极对置的部位预先确定的位置而且为预先确定的朝向。
根据该实施方式，无需对基板预先构图电极，只要在透明的基板上堆积上述半导体膜即可。因此，能省略用于将电极构图于基板的光刻工序以及蚀刻工序使工序简化。
此外，在一个实施方式中，上述微小物体具备进行了磁化的强磁性体，上述基板具有磁场产生部，上述强磁性体构成上述微小物体的取向构造并且上述磁场产生部构成上述基板的取向构造，在上述微小物体配置工序中，利用上述磁场产生部所产生的磁场，将上述微小物体配置成在由上述磁场产生部产生磁场的部位规定的预先确定的位置而且为预先确定的朝向。
根据该实施方式，能利用上述基板所具有的磁场产生部所产生的磁场，将上述微小物体配置成在由上述磁场产生部产生磁场的部位规定的上述基板上的预先确定的位置而且为预先确定的朝向。
此外，在一个实施方式中，上述微小物体具有介电常数互不相同的表侧的部分和背侧的部分，上述表侧的部分和背侧的部分构成上述取向构造。
根据该实施方式，能在上述基板上控制上述微小物体的位置以及朝向（背表）地进行配置。根据这样的构成，能在不使基板及其他部件拥有取向构造的情况下，以高成品率简易地在基板上将微小物体在预先确定的位置以预先确定的朝向进行配置。
此外，在一个实施方式中，上述微小物体的上述表侧的部分和背侧的部分中，一方的部分的材质为金属，另一方的部分的材质为半导体。
根据该实施方式，能使上述微小物体的表侧的部分与背侧的部分的介电常数之差有效变大，能以高概率将上述微小物体配置为预先确定的朝向。
此外，在一个实施方式中，上述微小物体的上述表侧的部分和背侧的部分中，一方的部分的材质为半导体，另一方的部分的材质为电介质。
根据该实施方式，能使上述微小物体的表侧的部分与背侧的部分的介电常数之差有效变大，能高概率地将上述微小物体配置为预先确定的朝向。进而，上述表面的部分与背面的部分的材质的一方为半导体，因此，能在上述微小物体形成各种种类的半导体器件，能附加多样的功能。
此外，在一个实施方式中，上述微小物体具有与上述预先确定的位置处的上述第一电极和第二电极分别对应的、互不相同尺寸的2个部分，上述基板中，在上述第一电极和第二电极对置的部位上述第一电极的对置部分与上述第二电极的对置部分对置，并且，上述第一电极的对置部分的宽度尺寸与上述第二电极的对置部分的宽度尺寸不同，上述微小物体的上述互不相同尺寸的2个部分构成上述微小物体的取向构造，相互宽度尺寸不同的上述第一电极的对置部分和上述第二电极的对置部分构成上述基板的取向构造。
根据该实施方式，通过上述微小物体所拥有的取向构造和上述基板所拥有的取向构造的组合，能有效控制将上述微小物体配置于上述基板上时的朝向，能成品率良好地以预先确定的朝向将上述微小物体配置于上述基板上的预先确定的位置。
此外，在一个实施方式中，上述微小物体具有介电常数互不相同的表侧的部分和背侧的部分，而且，具有与上述预先确定的位置处的上述第一电极和第二电极分别对应的、互不相同尺寸的2个部分，上述基板中，在上述第一电极和第二电极对置的部位上述第一电极的对置部分与上述第二电极的对置部分对置，并且，上述第一电极的对置部分的宽度尺寸与上述第二电极的对置部分的宽度尺寸不同，上述微小物体的上述介电常数互不相同的表侧的部分、背侧的部分、以及上述互不相同尺寸的2个部分构成上述微小物体的取向构造，相互宽度尺寸不同的上述第一电极的对置部分和上述第二电极的对置部分构成上述基板的取向构造。
根据该实施方式，能在上述基板上控制上述微小物体的位置以及朝向（包含背表）地进行配置。
此外，在一个实施方式中，在上述微小物体配置工序中，使导入到上述基板上的包含上述微小物体的流体相对于上述基板流动。
根据该实施方式，能使欲以不优选的朝向配置于上述基板上的上述微小物体流走，仅在优选的朝向（预先确定的朝向）的情况下能使上述微小物体配置于基板上。因此，能成品率更良好地控制微小物体的朝向。
此外，在一个实施方式中，上述微小物体所具有的取向构造中，上述微小物体所具有的取向构造是上述微小物体具备进行了磁化的强磁性体，在上述微小物体配置工序中，利用外部磁场使上述微小物体一致为上述预先确定的朝向。
根据该实施方式，能在上述基板上控制上述微小物体的位置以及朝向地进行配置。根据这样的构成，能在不使上述基板拥有取向构造的情况下，以高成品率简易地在基板上将微小物体以预先确定的朝向配置于预先确定的位置。此外，在上述微小物体配置工序中，无需为了提高使微小物体一致为预先确定的朝向时的成品率，而使包含微小物体的流体相对于基板流动。因此，由于不会因流体的流过使微小物体的朝向散乱，所以能成品率非常良好地使微小物体的朝向一致地配置于基板上。
此外，在一个实施方式中，上述外部磁场为相对于上述基板的表面大致平行的朝向。
根据该实施方式，对于与上述基板的表面水平的轴向的朝向，能控制上述微小物体的朝向地将其配置于上述基板上的预先确定的位置。
此外，在一个实施方式中，上述外部磁场为相对于上述基板的表面大致垂直的朝向。
根据该实施方式，对于与上述基板的表面垂直的轴向的朝向，能控制上述微小物体的朝向地将其配置于上述基板上的预先确定的位置。即，能使上述微小物体的表背的朝向一致地配置于上述基板上的预先确定的位置。
此外，在一个实施方式中，上述微小物体所具有的取向构造是上述微小物体具备进行了磁化的强磁性体，上述基板也具有取向构造，该基板的取向构造是形成有与上述基板上的上述预先确定的位置相对应地进行了磁化的强磁性体。
根据该实施方式，能利用上述微小物体所拥有的取向构造与上述基板所拥有的取向构造之间的组合，有效控制上述微小物体配置于基板上时的朝向，能成品率良好地将上述微小物体以预先确定的朝向配置在上述基板上的预先确定的位置。此外，在上述微小物体配置工序中，无需为了提高使上述微小物体一致成预先确定的朝向时的成品率，而使包含上述微小物体的流体相对于基板流动。因此，由于不会因流体的流过使上述微小物体的朝向散乱，所以能成品率非常良好地使微小物体的朝向一致地配置于基板上。
此外，在一个实施方式中，在上述基板上规定有多个上述预先确定的位置，在上述基板上配置多个上述微小物体。
根据该实施方式，本发明效果特别是显著。原因是，在基板上配置多个微小物体的情况下，在使用机械手等的以往一般的手法中，需要与微小物体的个数大致成比例的成本和时间，但只要使用本发明，成本和时间就几乎不依赖于微小物体的个数。
此外，一个实施方式的排列装置是使用上述的微小物体的配置方法在上述基板上配置上述微小物体的排列装置，其具备：流体导入部，将包含上述微小物体的流体导入到上述基板上；以及电磁力施加部，在形成于上述基板的第一电极与第二电极之间施加电磁力。
根据该实施方式，是一种实际进行本发明的将微小物体配置于基板上的方法的排列装置。因此，能实现在以往的使用感应电泳的手法中不可能的、将微小物体在基板上的预先确定的位置配置为预先确定的朝向。此外，与使用由机械手等抓住并设置于基板上的以往一般的方法的排列装置相比，不需要机械手和微小物体和基板的高度的对位，能以低成本容易排列。
特别是，在基板上排列多个微小物体的情况下，相对于使用用机械手等的以往一般的手法的排列装置的优越性突出。例如，由机械手排列10个微小物体的工夫，成为进行1个排列的情况下的工夫的约10倍。另一方面，在本实施方式的排列装置中，工夫、成本几乎不依赖于排列的微小物体的个数。
此外，一个实施方式的照明装置是使用上述的微小物体的配置方法来制造的，上述微小物体为发光二极管。
根据该实施方式，由于能容易实现将许多多个微小的发光二极管配置于基板上的发光基板，所以与使用配置一个或者几个发光二极管的发光基板的情况相比可得到以下的效果。首先，由于一个一个发光二极管的发光面积小，而且它们分散于基板上，所以伴随发光的热的产生密度小，而且，能变得均等。另一方面，由于通常的发光二极管的发光面积大（也有时会达到1mm2），所以伴随发光的热的产生密度大，发光层变为高温且会对发光效率、可靠性给予影响。通过将多个微小的发光二极管配置于基板上，从而能提高发光效率并使可靠性提高。
由于具备该多个微小的发光二极管的照明装置使用将微小物体配置于基板上的方法而制造，所以能使其朝向（极性）一致地进行配置。因此，能利用直流驱动使全部的发光二极管高效地发光。在无法使朝向一致排列的以往的方法中，约一半的微小的发光二极管不会发光。
进而，本实施方式由于使用本发明的将微小物体配置于基板上的方法而制造，所以具有用于配置的工艺非常低成本的优点。
此外，一个实施方式的显示装置使用上述的微小物体的配置方法来制造，上述微小物体为发光二极管。
根据该实施方式，使用了本发明的将微小物体配置于基板上的方法。本发明的将微小物体配置于基板上的方法能将微小物体以预先确定的朝向配置于基板上的预先确定的位置，因此，能适合制造显示装置。进而，本实施方式由于使用本发明的将微小物体配置于基板上的方法来制造，所以具有用于配置的工艺非常低成本的优点。
发明效果
根据本发明的微小物体的配置方法，能实现在以往的使用感应电泳的手法中不可能的、将微小物体在基板上的预先确定的位置配置为预先确定的朝向。此外，本发明的配置方法与用机械手等抓住并在基板上设置的以往的一般方法相比，不需要机械手和微小物体和基板的高度的对位，能以低成本容易排列。
附图说明
图1是本发明的微小物体的配置方法的第一实施方式中所准备的基板的俯视图。
图2是上述第一实施方式中配置的微小物体的立体图。
图3A是说明制造上述微小物体的方法的剖视图。
图3B是说明制造上述微小物体的方法的剖视图。
图3C是说明制造上述微小物体的方法的剖视图。
图3D是说明制造上述微小物体的方法的剖视图。
图3E是说明制造上述微小物体的方法的剖视图。
图4是表示在图1的I-I线剖面中在基板110上导入了液体121的样子的剖视图。
图5是表示上述第一实施方式中的在微小物体配置工序中对第一、第二电极间施加电压的样子的示意图。
图6是表示上述第一实施方式中的在微小物体配置工序中对第一、第二电极间施加的电压的波形的波形图。
图7是表示利用上述第一实施方式在基板上将微小物体排列成在预先确定的位置而且为预先确定的朝向的样子的俯视图。
图8是图7的I-I线剖视图。
图9A是说明在上述第一实施方式的微小物体配置工序后对配置于基板上的微小物体120进行布线的布线工序的图。
图9B是说明在上述第一实施方式的微小物体配置工序后对配置于基板上的微小物体进行布线的布线工序的图。
图9C是说明在上述第一实施方式的微小物体配置工序后对配置于基板上的微小物体进行布线的布线工序的图。
图10是本发明的微小物体的配置方法的第二实施方式中所准备的基板的俯视图。
图11A是上述第二实施方式中配置的微小物体的第一例的立体图。
图11B是上述第二实施方式中配置的微小物体的第二例的立体图。
图12A是说明制造上述微小物体的第二例的方法的剖视图。
图12B是说明制造上述微小物体的第二例的方法的剖视图。
图12C是说明制造上述微小物体的第二例的方法的剖视图。
图12D是说明制造上述微小物体的第二例的方法的剖视图。
图12E是说明制造上述微小物体的第二例的方法的剖视图。
图13是表示在图10的II-II线剖面中在基板上导入了液体的样子的剖视图。
图14是表示上述第二实施方式中的在微小物体配置工序中对第一、第二电极间施加电压的样子的示意图。
图15A是说明上述第二实施方式中的在微小物体配置工序中微小物体朝向一致地配置于第一、第二电极对置的部位的原理的示意图。
图15B是说明上述第二实施方式中的在微小物体配置工序中微小物体朝向一致地配置于第一、第二电极对置的部位的原理的示意图。
图15C是说明上述第二实施方式中的在微小物体配置工序中微小物体朝向一致地配置于第一、第二电极对置的部位的原理的示意图。
图15D是说明上述第二实施方式中的在微小物体配置工序中微小物体朝向一致地配置于第一、第二电极对置的部位的原理的示意图。
图15E是与图15A对应的剖视图。
图15F是与图15B对应的剖视图。
图15G是与图15C对应的剖视图。
图15H是与图15D对应的剖视图。
图16是表示利用上述第二实施方式在基板上将微小物体排列成在预先确定的位置而且为预先确定的朝向的样子的俯视图。
图17是图16的XI-XI线剖视图。
图18是本发明的微小物体的配置方法的第三实施方式中所准备的基板的俯视图。
图19是上述第三实施方式中配置的微小物体的立体图。
图20A是说明制造上述微小物体的方法的剖视图。
图20B是说明制造上述微小物体的方法的剖视图。
图20C是说明制造上述微小物体的方法的剖视图。
图20D是说明制造上述微小物体的方法的剖视图。
图20E是说明制造上述微小物体的方法的剖视图。
图20F是说明制造上述微小物体的方法的剖视图。
图21是表示在图18的III-III线剖面中在基板上导入了液体的样子的剖视图。
图22是表示上述第三实施方式中的在微小物体配置工序中对第一、第二电极间施加电压并且施加与基板表面平行的外部磁场的样子的示意图。
图23是表示利用上述第三实施方式的微小物体配置工序在第一、第二电极间朝向一致地排列了微小物体的样子的俯视图。
图24是图23的III-III线剖视图。
图25是本发明的微小物体的配置方法的第四实施方式中所准备的基板的俯视图。
图26是上述第四实施方式中配置的微小物体的立体图。
图27A是说明制造上述微小物体的方法的剖视图。
图27B是说明制造上述微小物体的方法的剖视图。
图27C是说明制造上述微小物体的方法的剖视图。
图27D是说明制造上述微小物体的方法的剖视图。
图27E是说明制造上述微小物体的方法的剖视图。
图27F是说明制造上述微小物体的方法的剖视图。
图27G是说明制造上述微小物体的方法的剖视图。
图28是表示在图25的IV-IV线剖面中在基板上导入了液体的样子的剖视图。
图29是表示上述第四实施方式中的在微小物体配置工序中对第一、第二电极间施加电压并且施加与基板表面垂直的外部磁场的样子的示意图。
图30是表示利用上述第四实施方式中的微小物体配置工序在第一、第二电极间朝向一致地排列了微小物体的样子的俯视图。
图31是图30的IV-IV线剖视图。
图32是本发明的微小物体的配置方法的第五实施方式中所准备的基板的俯视图。
图33是上述第五实施方式中配置的微小物体的立体图。
图34是表示在图32的V-V线剖面中在基板上导入了液体的样子的剖视图。
图35是表示利用上述第五实施方式中的微小物体配置工序在第一、第二电极间朝向一致地排列了微小物体的样子的俯视图。
图36是图35的V-V线剖视图。
图37A是表示本发明的微小物体的配置方法的第六实施方式的基板准备工序中所准备的基板的剖视图。
图37B是说明上述第六实施方式的液体导入工序的剖视图。
图37C是说明上述第六实施方式的电极形成工序的剖视图。
图38是本发明的微小物体的配置方法的第七实施方式中所准备的基板的俯视图。
图39是上述第七实施方式中配置的微小物体的立体图。
图40是上述微小物体的剖视图。
图41是表示在图38的VI-VI线剖面在基板上导入了液体的样子的剖视图。
图42是表示上述第七实施方式中的在微小物体配置工序中利用产生的磁场使微小物体朝向一致的样子的剖视图。
图43是表示上述第七实施方式中的利用微小物体配置工序朝向一致地排列微小物体的样子的俯视图。
图44是图43的VI-VI线剖视图。
图45是示意性地表示本发明的第八实施方式的排列装置700的图。
图46是简洁地表示上述排列装置700将微小物体配置在基板上的顺序的流程图。
图47是示意性地表示本发明的第九实施方式的排列装置800的图。
图48是简洁地表示上述排列装置800将微小物体配置在基板上的顺序的流程图。
图49是示意性地表示本发明的第十实施方式的排列装置900的图。
图50是简洁地表示上述排列装置900将微小物体配置在基板上的顺序的流程图。
图51是示意性地表示本发明的第十一实施方式的排列装置1500的图。
图52是作为本发明的第十二实施方式的照明装置的LED灯泡1000的侧面图。
图53是上述LED灯泡1000所具备的发光装置1084的侧面图。
图54是上述发光装置1084的俯视图。
图55是上述发光装置1084的发光基板1086的俯视图。
图56是上述发光基板1086的放大剖视图。
图57是表示作为本发明的第十三实施方式的LED显示器的1个像素的电路的电路图。
图58是表示在以往的方法中在基板上配置了纳米线的样子的图。
具体实施方式
以下，利用图示的实施方式对本发明详细地进行说明。
在本发明中，微小物体作为一个例子是指其最大尺寸为100μm以下的，但也包含最大尺寸超过100μm且为1mm以下的。为了将那样的最大尺寸为1mm以下的物体控制其位置和方向地配置在基板上，在将物体用机械手等抓住设置在基板上的以往一般的方法中，显著困难、或生产率低、或者需要高成本。因此，通过使用本发明的方法，从而能相对于上述一般的方法以及上述背景技术的双方起到显著的效果。特别是，在微小物体的最大尺寸为100μm以下的情况下，上述用机械手等抓住设置基板上的一般的方法在实质上是不可能的，因此，本发明的方法是特别有效的。
另外，特别优选微小物体的最大尺寸为100μm以下，并且最小尺寸为10μm以下的情况。作为这样的微小物体的例子，能举出直径1μm且长度为20μm的圆柱状的物体。这是因为，由于这样的物体的机械强度显著小，所以用机械手等抓住而设置于基板上的以往一般的方法特别困难。
此外，上述微小物体的形状除上述圆柱状之外，还能选择三棱柱状、四棱柱状以及多棱柱状、楕圆柱状、长方形等各种形状。上述物体的形状也可以如在以下的实施方式中说明的那样，具有设置用于根据需要决定排列时的方向的突起等非对称的形状。
进而，上述微小物体的材质能选择金属氧化物、金属氮化物、树脂等电介质，硅、锗、镓砷、碳化硅、氧化锌、氮化镓等半导体，金、银、铜、铝等金属，以及它们的复合体等各种材质。上述微小物体的材质也可以如在以下的实施方式中说明的那样，还具备用于根据需要决定排列时的方向的铁、氧化铁、氧化铬、钴、铁素体等强磁性体。另外，在本说明书中强磁性体包含铁氧磁性体。或者，指在室温下具备自发磁化。微小物体也可以具有作为其本身器件的功能。作为器件，有二极管、发光二极管、晶体管、在微小的芯片上具有端子的集成电路等。
上述微小物体的具体的形状以及材质是作为例子而举出的，但不限于此。
本发明的将微小物体配置于基板上的方法具备：（1）基板准备工序，准备规定了配置微小物体的预先确定的位置的基板；（2）流体导入工序，将包含上述微小物体的流体导入到上述基板上；以及（3）微小物体配置工序，将导入到上述基板上的流体中包含的上述微小物体，在上述基板上在上述预先确定的位置配置为预先确定的朝向，而且，（4）至少上述微小物体具有用于在上述基板上配置为预先确定的朝向的取向构造。
利用上述方法，能实现在以往的使用感应电泳的手法中不可能的、将微小物体在基板上的预先确定的位置配置为预先确定的朝向。此外，上述方法与用机械手等抓住并设置于基板上的以往的一般方法相比，无需机械手和微小物体和基板的高度的对位，能以低成本容易进行排列。
特别是，在基板上配置多个微小物体的情况下，相对于使用机械手等的以往一般的手法的优越性突出。例如，用机械手排列10个微小物体的工夫成为进行1个排列的情况的工夫的约10倍。另一方面，本发明的将微小物体配置于基板上的方法，几乎不依赖于进行排列的微小物体的个数。因此，特别优选在基板上排列10个以上微小物体的情况。另外，在后述的实施方式中，有时配置数万个微小物体。在现实中，由于使用于进行排列的基板无限制地变大在成本上并不优选，所以在基板配置的微小物体10亿个为上限。
构成本发明的基板准备工序、微小物体配置工序以及微小物体所具有的取向构造不是唯一的而是有多种。此外，在本发明中，至少微小物体具有取向构造，但也有时基板也还具有取向构造。
以下，利用各种的实施方式对本发明详细地进行说明。
（第一实施方式）
使用图1～图9对本发明的第一实施方式进行说明。在本实施方式中，专门是微小物体具有取向构造，有效控制微小物体配置于基板时的朝向。
（基板准备工序）
在该基板准备工序中，准备如图1所示那样的在表面形成有第一电极111和第二电极112的基板110。该基板110设为绝缘基板，第一、第二电极111、112设为金属电极。作为一个例子，能利用印刷技术在基板110的表面形成所希望的电极形状的金属电极（第一、第二电极111、112）。此外，能在基板110的表面一样地堆积金属膜以及感光体膜，将该感光体膜曝光/显影为所希望的电极图案，将构图后的感光体膜作为掩模对金属膜进行蚀刻以形成第一、第二电极111、112。
另外，作为制造上述第一、第二电极111、112的金属的材料，能使用金、银、铜、钨、铝、钽或它们的合金等。此外，基板110是在玻璃、陶瓷、氧化铝、树脂那样的绝缘体、或者硅那样的半导体表面形成氧化硅膜且表面具有绝缘性那样的基板。在使用玻璃基板的情况下，优选在表面形成氧化硅膜、氮化硅膜那样的基底绝缘膜。
第一、第二电极111、112的表面也可以由未图示的绝缘膜覆盖。在这种情况下，会起到以下的效果。虽然在后面的微小物体配置工序中，在基板110上导入了液体的状态下在第一电极111与第二电极112之间施加电压，但能防止此时在电极111、112间流过电流。这样的电流有时在电极内引起电压下降而成为上述微小物体的排列不良的原因，或者能成为因电化学效应而使电极溶解的原因。覆盖第一、第二电极111、112的绝缘膜能使用例如氧化硅膜或氮化硅膜。另一方面，在不由这样的绝缘膜覆盖的情况下，由于能容易将第一、第二电极111、112与后述的微小物体120电连接，所以容易将第一、第二电极111、112作为布线进行利用。
利用上述第一、第二电极111、112的对置部分111A、112A对置的部位A，规定如下所述的配置微小物体的部位。即，在后面说明的微小物体配置工序中，上述微小物体以使第一、第二电极111、112架桥的方式配置于第一、第二电极111、112的对置部分111A、112A对置的部位A。因此，第一、第二电极111、112的对置部分111A、112A对置的部位A处的第一电极111与第二电极112之间的距离，优选稍短于上述微小物体的长度。作为一个例子，上述微小物体是细长的长方形，在其长度为20μm时，第一电极111的对置部分111A与第二电极112的对置部分112A之间距离优选为12μm～18μm。即，上述距离优选为上述微小物体的长度的60～90％左右、更优选为上述长度的80～90％左右。
（微小物体）
接下来，对配置于基板110上的微小物体进行说明。如图2所示那样，微小物体120为长方形且具有表侧面和背侧面。另外，微小物体120只要规定表侧面和背侧面即可，无需为长方形，也可以为圆形、椭圆形、多角形等。该微小物体120的大小例如能使长边为10μm、使短边为5μm、使厚度为0.5μm，但不限于此。
微小物体120的表侧层130和背侧层131由具有各不相同的介电常数的材质制成。如后面说明的那样，只要构成微小物体120的表侧层130和背侧层131的材质的介电常数不同，就会起到本发明效果，材质的组合是任意的。然而，由于表侧层130与背侧层131的介电常数之差越大就会起到越大的效果，所以存在以下的优选的组合。微小物体120所具有的取向构造中，在微小物体120规定有表侧面和背侧面，表侧面和背侧面的介电常数不同。
第一优选的组合是使微小物体120的表侧层130为电介质，使背侧层131为金属。金属在低的频率中会产生表面电荷直至内部的电场消失为止的意义上讲，实质上具有无限大的介电常数。第二优选的组合是，使微小物体120的表侧层130为电介质，使背侧层131为半导体。半导体也是此外在其内部存在的在低的频率中自由载流子能在表面感应出这一点上，与金属同样地在低的频率中实质上具有无限大的介电常数。但是，越在金属的情况下追随的频率越不高，在形成有耗尽层的部位处会示出接近电介质的举动。第二优选的组合的较大的优点是，能将微小物体120作为各种器件发挥功能。以下，使微小物体120的表侧层130为电介质，使背侧层131为半导体，进而对在背侧层131形成有二极管的情况下继续进行说明。
图3A～图3E是表示制造微小物体120的方法的图。
首先，准备如图3A所示那样的SOI（Silicon on insulator，绝缘体上硅）基板140。SOI基板140包括硅基板141、由氧化硅膜制成的BOX（Buried oxide，隐埋氧化）层142、SOI层143。
接下来，如图3B所示那样，在SOI层143上形成氮化硅膜144。该氮化硅膜144能利用CVD（Chemical vapor deposition，化学汽相淀积）法形成。
接下来，如图3C所示那样，在SOI层143内呈层状形成n型杂质区域145和p型杂质区域146。通过在SOI层143内离子注入砷以及硼，进行活性化退火，从而能形成n型杂质区域145以及p型杂质区域146。由此，在n型杂质区域145与p型杂质区域146的边界形成pn结。
接下来，如图3D所示那样，在SOI基板上140上形成槽147直至至少使BOX层142露出为止。该槽147能通过对SOI基板140上应用通常的光刻工序以及干式蚀刻工序而形成。
接下来，如图3E所示那样，将SOI基板140浸渍于氢氟酸溶液中，溶解由氧化硅膜制成的BOX层142，使微小物体120从SOI基板140分离。此时，由于氮化硅膜144未溶解而是残留，所以可得到具有由绝缘膜（氮化硅膜144）制成的表侧层130和由半导体（n型、p型杂质区域145、146）制成的背侧层131的微小物体120。该微小物体120是具备pn结的器件（二极管），该微小物体120是使表面朝上地配置于基板上，还是使背面朝上地配置于基板上，由于该器件具有极性，所以这是非常重要的，不仅控制配置的部位而且还控制朝向（表背）是很重要的。
（流体导入工序）
在该工序中，如图4所示那样，将包含微小物体120的流体121导入到基板110上。微小物体120分散于流体121内。此外，图4是表示在从图1的I-I线看到的剖面中在基板110上导入了液体121的样子的剖视图。
流体121能使用IPA（异丙醇）、乙醇、甲醇、乙二醇、丙二醇、丙酮、水等液体或者它们的混合物，但不限于此。但是，作为流体121应拥有的优选的性质，是粘性低以不妨碍微小物体120的排列、离子浓度不显著高、为了能在微小物体120的排列后对基板110进行干燥而具有挥发性。此外，在使用了离子浓度显著高的液体的情况下，在对第一、第二电极111、112施加电压时在电极111、112上迅速形成电二重层而妨碍电场浸透到液体中，因此，变得会阻碍微小物体120的排列。
另外，虽然未图示，但优选在基板110上与基板110对置地设置罩体（cover）。该罩体与基板110平行设置，在基板110与罩体之间设有一样的间隙（例如500μm）。使该间隙满足包含微小物体120的流体121。由此，在下面叙述的微小物体配置工序中，能在利用上述间隙的通道中以一样的速度使流体流走，能在基板110上一样地配置微小物体120。此外，在下面叙述的微小物体配置工序中，能防止流体121蒸发引起对流而使微小物体120的配置散乱。
（微小物体配置工序）
在该工序中，在上述的流体导入工序后，如图5以及图6所示那样，在第一电极111与第二电极112之间施加电压，作为其结果，如图7以及图8所示那样，微小物体120在基板110上的预先确定的位置配置为预先确定的朝向。另外，图8示出了从图7的I-I线看到的剖视图。
图5说明了微小物体120在第一、第二电极111、112对置的部位朝向一致配置的原理。利用交流电源105在第一电极111与第二电极112之间，施加如图6所示那样的交流电压。在图6中，对第二电极112施加基准电位，对第一电极111施加振幅VPPL／2的交流电压。当在第一电极111与第二电极112之间施加电压时，会在流体121内产生电场。因该电场，微小物体120会产生极化，或者，会感应出电荷，在微小物体120的表面感应出电荷。利用该感应出的电荷，在第一、第二电极111、112与微小物体120之间作用引力。（实际上是，为了引起感应电泳，需要在物体120的周围存在电场梯度，虽然在无限大的平行平板中存在的物体不会作用感应电泳，但在如图5所示那样的电极配置中离电极越近，电场越强，因此会产生感应电泳）。
在此，如图5所示那样，微小物体120具有表面和背面，在其表侧层130和背侧层131由具有各不相同的介电常数的材质制成的情况下，在与微小物体120的电极111、112对置的一侧的表面感应出的电荷密度不同。例如，在表侧层130的介电常数小于背侧层131的介电常数的情况下，图5的右侧所示的背侧层131与第一、第二电极111、112对置的微小物体120，与表侧层130与第一、第二电极111、112对置的微小物体120相比，更多的电荷在微小物体120的表面感应出。即，在第一、第二电极111、112与微小物体120之间作用的引力，在具有更大的介电常数的一侧在与电极111、112对置的情况下会变大。因此，能有选择地使微小物体120的表侧层130朝上地配置于基板120上的电极111、112的对应的位置。
另外，在该微小物体配置工序期间，在图5中如箭头F1所例示的那样，优选使包含导入到基板110上的微小物体120的流体121相对于基板110流动。通过该流体121的流动，如图5的左侧所示那样欲以表侧层130朝向电极111、112的不优选的朝向配置于基板110上的微小物体120，由于与电极111、112的引力小，所以能流走。从而，如图5的右侧所示那样能将背侧层131朝向电极111、112的优选的朝向的微小物体120配置于基板110上。因此，能成品率更好地控制微小物体120的朝向。
这样，如图7以及图8所示那样，能在基板110上使微小物体120在预先确定的位置（第一、第二电极111、112的对置部分111A、112A对置的部位A）以预先确定的朝向（微小物体120的背侧层131朝向电极111、112）进行排列。
作为流体使用IPA的情况下的对第一电极111给予的交流电压的频率，优选为10Hz～1MHz，为50Hz～1kHz的其排列最稳定，更为优选。进而，在第一电极111与第二电极112之间施加的AC电压并不限于正弦波，只要是矩形波、三角波、锯齿波等周期性变动的即可。给予第一电极111的交流电压的VPPL（振幅的2倍）能设成0.1～10V，在0.1V以下，微小物体120的排列会变差，在10V以上，微小物体120会直接固着于基板110上而使配置的成品率恶化。因此，优选1～5V，进而优选为1V左右。
接下来，在结束微小物体120向基板上110上的配置后，通过在施加电压的状态下对基板110进行加热，从而使液体蒸发进行干燥，使微小物体120固着于基板上。或者，在微小物体120的配置结束后，对第一电极111以及第二电极112施加足够高的电压（10～100V）以使微小物体120固着于基板110上，在停止电压的施加之后使基板110干燥。
（布线工序）
在该工序中，在上述微小物体配置工序后，对配置于基板110上的微小物体（器件）120进行布线。图9A～图9C是说明布线工序的图。
如图9A所示那样，在基板110上将微小物体120如上述那样，配置于第一、第二电极111、112的对置部分111A、112A对置的部位A，微小物体120的背侧层131配置成朝向电极111、112的朝向，在使分散有微小物体120的流体121干燥之后，如图9B所示那样，将由氧化硅膜制成的层间绝缘膜150堆积于基板整个面。
接下来，如图9C所示那样，通过应用一般的光刻工序以及干式蚀刻工序从而在层间绝缘膜150形成接触孔150A，进而利用金属堆积、光刻工序、蚀刻工序对金属进行构图，形成金属布线151、152。上述接触孔150A由于贯通微小物体120的表侧层130，所以上述金属布线151、152与微小物体120的背侧层131的n型杂质区域146电连接（还参照图3E）。此外，作为基板110，只要选择第一、第二电极111、112的表面未被绝缘膜覆盖的，第一、第二电极111、112与微小物体120的背侧层131的p型杂质区域147就会电连接。由此，能分别对作为二极管元件发挥功能的微小物体120的n型杂质区域146和p型杂质区域147进行布线。
虽然上述中，说明了微小物体120为二极管元件的情况，但微小物体120也可以是其它的元件，例如是发光二极管。进而，也可以是微小物体120内部包含集成电路并具备应与外部连接的2个端子，该2个端子形成于微小物体120的表侧的面和背侧的面。该实施方式中，在微小物体120规定有表侧的面和背侧的面，在需要将微小物体120相对于基板110配置成表背特定的朝向时是有效的。
（主要的效果）
在本实施方式中，上述基板准备工序中所准备的基板101在该基板101上形成有第一电极111与第二电极112，该第一电极111的对置部分111A与第二电极112的对置部分112A对置的部位A被规定为上述预先确定的位置。此外，在上述微小物体配置工序中，通过在上述第一电极111与第二电极112之间施加电压，从而在上述预先确定的位置配置上述微小物体。
利用上述构成，通过形成于基板101上的第一电极111以及第二电极112，能自由规定在基板110上排列微小物体120的区域。此外，用上述构成在基板110上配置微小物体120的方法，即使在排列的微小物体120的个数多的情况下，也仅通过设置许多第一电极111以及第二电极112对置的部位（对置部分111A、112A）即可，配置工序所需的时间和成本几乎不变。进而，由于通过调整在第一、第二电极111、112间施加的电压，从而能自由改变对基板110与微小物体120作用的力，所以非常适于提高配置的成品率。例如，如上面说明的那样，能在微小物体120的配置结束后升高上述电压并在上述基板110固着微小物体120。进而，例如，由于能在流体导入工序后，在流体的流动充分稳定之后施加上述电压以开始微小物体配置工序，所以能提高配置的成品率。
此外，在本实施方式中，上述微小物体120所具有的取向构造对上述微小物体120规定了表侧面和背侧面，该表侧面的部分（表侧层130）的介电常数和背侧面的部分（背侧层131）的介电常数不同。
这是微小物体120所具有的取向构造的一个例子。由此，能在基板110上控制微小物体120的位置以及朝向（背表）进行配置。根据这样的构成，能在不使基板110以及其他部件拥有取向构造的情况下，以高成品率简易在基板110上将微小物体120在预先确定的位置以预先确定的朝向进行配置。
此外，在本实施方式中，记载了上述表侧面的部分和背侧面的部分的材质是，一方为金属且另一方为电介质的情况。
根据上述构成，能使微小物体120的表侧层130与背侧层131的介电常数之差有效变大，能将微小物体120高概率地配置为预先确定的朝向。
此外，在本实施方式中，记载有上述表侧层130的材质与背侧层131的材质是，一方为半导体且另一方为电介质的情况。
即使利用上述构成，此外，也能有效使微小物体120的表侧层130的介电常数与背侧层131的介电常数之间的差变大，能将微小物体120高概率地配置为预先确定的朝向。进而，由于上述表侧层130的材质和背侧层131的材质是，一方为半导体，所以能在微小物体120形成各种种类的器件，附加多样的功能。
此外，在本实施方式中，记载了在上述微小物体配置工序中，使导入到上述基板110上的包含上述微小物体120的流体121相对于上述基板110流动的情况。
由此，会使欲以不优选的朝向配置于基板110上那样的微小物体120流走，能仅在优选的朝向（预先确定的朝向）的情况下使微小物体120配置于基板110上。因此，能成品率更加良好地控制微小物体120的朝向。
（第二实施方式）
使用图10～图17来说明本发明的第二实施方式。本实施方式中不仅微小物体而且基板也还具有取向构造，利用微小物体所拥有的取向构造与基板所拥有的取向构造的组合，有效地控制微小物体配置于基板时的朝向。
（基板准备工序）
在该工序中，准备如图10所示那样的在表面形成有第一电极211与第二电极212的基板210。该基板210设为绝缘基板，第一、第二电极211、212设为金属电极。基板、电极的材质以及制造方法能与第一实施方式同样。
第一、第二电极211、212的表面也可以由未图示的绝缘膜覆盖。在这种情况下，会起到以下的效果。虽然在后面的微小物体配置工序中，在基板210上导入了液体的状态下在第一电极211与第二电极212之间施加电压，但是此时能防止在电极211、212之间流过电流。这样的电流有时在电极211、212内引起电压下降而成为排列不良的原因，或者能成为因电化学效应而使电极溶解的原因。覆盖第一、第二电极211、212的绝缘膜例如能使用氧化硅膜或氮化硅膜。另一方面，在不由这样的绝缘膜进行覆盖的情况下，由于能易于将第一、第二电极211、212与微小物体220电连接，所以会容易将第一、第二电极211、212用作布线。
利用第一、第二电极211、212的对置部分211A、212A对置的部位B，规定后述的配置微小物体的部位。即，在后面说明的微小物体配置工序中，上述微小物体以使第一、第二电极211、212在第一、第二电极211、212对置的部位B架桥的方式进行配置。因此，第一、第二电极211、212对置的部位B处的第一电极211的对置部分211A与第二电极212的对置部分212A之间的距离，优选比上述微小物体的长度稍短。作为一个例子，上述微小物体是细长的长方形，在其长度为20μm时，第一电极211的对置部分211A与第二电极212的对置部分212A之间的距离优选为12μm～18μm。即，上述距离优选为上述微小物体的长度的60～90％左右，更优选为上述长度的80～90％左右。
上述基板210具有取向构造，该取向构造是在上述第一电极211与第二电极212对置的部位处，上述第一电极211的对置部分211A的宽度尺寸d1与第二电极212的对置部分212A的宽度尺寸d2不同。具体地说，如图10所示那样，在第一、第二电极211、212的对置部分211A、212A对置的部位B处，第一电极211的对置部分211A的宽度d1比第二电极212的对置部分212A的宽度d2窄。
（微小物体）
接下来，对配置于上述基板210上的微小物体进行说明。在此，例示出两种微小物体。
如图11A所示那样，虽然作为微小物体的第一例的微小物体220A作为整体是细长的棒状，但其一端部220A-1的宽度W1比另一端部220A-2的宽度W2宽，具备T字状的形状。在后面的微小物体配置工序中，该微小物体220A的一端部220A-1与另一端部220A-2，与应排列的基板210上的应排列的部位处的第二电极212的对置部分212A和第一电极211的对置部分211A相对应地进行配置。即，微小物体220A是一端部220A-1与第二电极212的对置部分212A重叠，另一端部220A-2与第一电极211的对置部分211A重叠，配置成使第一电极211与第二电极212架桥。在图11A所示的一个例子中，微小物体220A由硅制成，由2个区域进行二分，在拥有宽度宽的端部220A-1的一侧形成有n型杂质区域245，在相反一侧形成有p型杂质区域246。因此，微小物体220A具有作为二极管元件的功能。
另一方面，如图11B所示那样，作为微小物体的第二例的微小物体220B作为整体与微小物体220A同样地，具有宽宽度W1的一端部220B-1和窄宽度W2的另一端部220B-2，具有T字状的形状。进而，该第二例的微小物体220B具有表侧面和背侧面，作为微小物体220B的表侧的部分的表侧层244和作为背侧的部分的背侧层249由具有各不相同的介电常数的材质制成。如后所述，只要构成微小物体220B的表侧层244的材质与构成背侧层249的材质的介电常数不同，就会起到作为取向构造的效果，表侧层244和背侧层249的材质的组合是任意的。然而，由于表侧层244与背侧层249的介电常数之差越大就越会起到大的效果，所以存在以下的优选的组合。
第一优选的组合是设微小物体220B的表侧层244为电介质，设背侧层249为金属。金属在低的频率中会产生表面电荷直至内部的电场消失为止的意义上讲，实质上具有无限大的介电常数。第二优选的组合是设微小物体220B的表侧层244为电介质，设背侧层249为半导体。半导体也是此外在其内部存在的在低的频率中自由载流子能在表面感应出的这一点上，与金属同样地在低的频率中实质上具有无限大的介电常数。但是，越在金属的情况追随的频率越不高，在形成有耗尽层的部位处会示出接近电介质的举动。第二优选的组合的较大的优点是，能使微小物体220B作为各种器件发挥功能。在本实施方式中，微小物体220B的表侧层244由绝缘体（氧化硅膜）制成，背侧层249包括由硅制成的n型杂质区域245和p型杂质区域246。因此，微小物体220B具有二极管的功能。
该第二例的微小物体220B也是还与上述的第一例的微小物体220A同样地具有T字状的形状，在后述的微小物体配置工序中一端部220B-1与第二电极212的对置部分212A重叠，另一端部220B-2与第一电极211的对置部分211A重叠，配置成使第一电极211的对置部分211A与第二电极212的对置部分212A架桥。进而，微小物体220B由于表侧层244与背侧层249的介电常数不同，所以还能控制表侧层244和背侧层249的哪一个取向为上（电极211、212的相反侧）。
本实施方式中的第一、第二例的微小物体220A、220B具有取向构造。该微小物体220A的取向构造是，上述微小物体220A拥有上述预先确定的位置处的与上述第一电极211的对置部分211A对应的另一端部220A-2、以及与第二电极212的对置部分212A对应的一端部220A-1的互不相同尺寸的2个部分。此外，上述微小物体220B的取向构造是，上述微小物体220B拥有上述预先确定的位置处的与上述第一电极211的对置部分211A对应的另一端部220B-2、以及与第二电极212的对置部分212A对应的一端部220B-1的互不相同尺寸的2个部分。上述微小物体220B具有进一步的取向构造，进一步的取向构造是，在上述微小物体220B规定有表侧面和背侧面，该表侧面的表侧层（绝缘体）244的介电常数与背侧面的背侧层（硅）249的介电常数不同。
微小物体220A、220B具有T字状的形状的是其一个例子，只要具有上述的特征，就也可以是其他形状。微小物体220A、220B的大小例如能使长边L1为10μm，使短边的最大值W1（有n型杂质区域245的一端）为4μm，使短边的最小值W2（有p型杂质区域246的一端）为2μm，使厚度T为0.5μm，但不限于此。
图12A～图12E是表示制造微小物体220B的方法的图。微小物体220A相对于微小物体220B仅在没有绝缘体244这一点上不同。从而，微小物体220A只要在制造微小物体220B的方法中不形成绝缘体244，或者除去绝缘体244即可。
首先，准备如图12A所示那样的SOI基板240。SOI基板240包括硅基板241、由氧化硅膜制成的BOX层242、SOI层243。
接下来，如图12B所示那样，在SOI层243上形成由氮化硅膜制成的绝缘膜244。该绝缘膜244能利用CVD法形成。
接下来，如图12C所示那样，在SOI层243内形成n型杂质区域245和p型杂质区域246。n型、p型杂质区域245、246能通过离子注入砷、硼并进行活性化退火而形成。由此，在n型杂质区域245与p型杂质区域246的边界形成有pn结。
接下来，如图12D所示那样，在SOI基板上240上形成槽247直至至少使BOX层242露出为止。该槽247能通过对SOI基板240应用通常的光刻工序以及干式蚀刻工序而形成。
接下来，如图12E所示那样，将SOI基板240浸渍于氢氟酸溶液中，使由氧化硅膜制成的BOX层242溶解，使微小物体220B从SOI基板240分离。此时，由于由氮化硅膜制成的绝缘膜244未溶解而是残留，所以能得到具有作为绝缘膜244的表侧层244和由半导体（n型、p型杂质区域245、246）制成的背侧层249的微小物体220B。该微小物体220B是具备pn结的器件（二极管），该微小物体220B的n型、p型杂质区域245、246配置于基板210的第一电极211、第二电极212的哪一侧，由于该器件具有极性，所以这是非常重要的，不仅控制配置的部位而且还控制朝向是很重要的。
（流体导入工序）
在该工序中，如图13所示那样，将包含微小物体220（微小物体220A或者微小物体220B）的流体221导入到基板210上。上述微小物体220分散于流体221内。另外，图13是表示在从图10的II-II线看到的剖面中在基板210上导入了液体221的样子的剖视图。
流体221的成分能做成与上述的第一实施方式中所述的流体121同样的成分。
此外，虽然未图示，但优选在基板210上与基板对置地设置罩体。该罩体与基板210平行设置，在基板210与罩体之间设有一样的间隙（例如500μm）。该间隙满足包含微小物体220的流体221。这样，在微小物体配置工序中，能在利用上述间隙的通道中以一样的速度使流体221流走，能在基板210上一样地配置微小物体220。此外，在下面叙述的微小物体配置工序中，能防止流体221蒸发引起对流，并能防止使微小物体220的配置散乱。
（微小物体配置工序）
在该工序中，在上述的流体导入工序后，如图14、图15A～图15D、以及图15E～图15H所示那样，在第一电极211与第二电极212之间施加电压，作为其结果，如图16的俯视图以及图17的剖视图所示那样，微小物体220以预先确定的朝向配置在基板210上的预先确定的位置。此外，图17示出了从图16的XI-XI线看到的剖视图。此外，上述微小物体220表示上述微小物体220A或者220B。
图14说明了微小物体220A在第一电极211的对置部分211A与第二电极212的对置部分212A对置的部位使朝向一致地进行配置的原理。在第一电极211与第二电极212之间，与上述的第一实施方式同样地，施加如图6所示那样的交流电压。微小物体220A具有T字的形状，将宽度较宽的端部220A-1称为头部，将相反侧的端部220A-2称为脚部。此外，如已经说明的那样，第一电极211的对置部分211A的宽度d1比第二电极212的对置部分212A的宽度d2窄。
图14的左侧的微小物体220A中，头部220A-1与第一电极211的对置部分211A重叠，脚部220A-2与第二电极212的对置部分212A重叠。另一方面，图14的右侧的微小物体220A中，头部220A-1与第二电极212的对置部分212A重叠，脚部220A-2与第一电极211的对置部分211A重叠。从图14明显可知，图14的右侧的微小物体220A，与图14的左侧的微小物体220A相比，与第一、第二电极211、212重叠的面积大。因此，与左侧的微小物体220A相比，右侧的微小物体220A会感应出更多的电荷，在与第一、第二电极211、212之间会作用更强的引力。因此，能使微小物体220A的头部220A-1以与第二电极212的对置部分212A重叠的方向有选择地配置于基板210上的预先确定的位置。
图15A～图15D以及图15E～图15H说明了微小物体220B在第一、第二电极211、212的对置部分211A、212A对置的部位使朝向一致地进行配置的原理。图15E～图15H是与作为俯视图的图15A～图15D对应的剖视图。
在上述第一电极211与第二电极212之间施加与上述的第一实施方式同样的交流电压（参照图6）。另外，微小物体220B规定有表侧面和背侧面，表侧层244和背侧层249的介电常数不同。因此，微小物体220B不仅能控制头部220B-1以及脚部220B-2与第一电极211以及第二电极212的哪一侧重叠的朝向，还能控制表侧层244和背侧层249的哪一层朝向上（电极211、212的相反侧）。
微小物体220B有头部220B-1以及脚部220B-2与第一电极211以及第二电极212的哪一侧重叠这2种自由度、以及表侧层244以及背侧层249的哪一侧朝向上这2种自由度，关于朝向有合计4种自由度。将该4种朝向的微小物体220B示于图15A、图15B、图15C、图15D、以及图15E、图15F、图15G、图15H。
在至此的说明中，在如图15A、图15E、和图15B、图15F、和图15C、图15G、和图15D、图15H所示的该微小物体220B的4种朝向中，很明显图15A、图15E所示的朝向在微小物体220B与第一、第二电极211、212之间作用的引力最大。即，如图15A、图15E所示那样，由绝缘体膜制成的表侧层244朝上，包括由硅制成的n型、p型杂质区域245、246的背侧层249为与基板210对置的朝向，而且，如图15A、图15E所示那样，在头部220B-1与第二电极212的对置部分212A重叠的情况下感应出的电荷变得最多。即，微小物体220B的介电常数高的一侧的背侧层249与电极211、212对置，而且，在微小物体220B的宽度宽的头部220B-1与宽度宽的一方的电极212的对置部分212A重叠的情况下，引力最大。因此，如图16、图17所示那样，微小物体220B的头部220B-1与第二电极212重叠，而且，由硅制成的n型、p型杂质区域245、246也就是说背侧层249能以与基板210对置的朝向有选择地将微小物体220B配置基板210上的预先确定的位置。
此外，优选在该微小物体配置工序期间，使导入到基板210上的包含微小物体220（微小物体220A或者微小物体220B）的流体221相对于基板210流动。由此，能使如图14的左侧所示的配置的微小物体220A、如图15B～图15D、图15F～图15H所示的配置的微小物体220B那样的欲以不优选的朝向配置于基板210上的微小物体220A、220B流走，并且，能配置成使如图14的右侧所示配置的微小物体220A2以及如图15A、图15E所示配置的微小物体220B那样的优选的朝向的微小物体220残留于基板210上。因此，能成品率更好地控制微小物体220的朝向。
这样，如图14的右侧以及图15A、图15E所示那样，能在基板210上将微小物体220（220A或者220B）以预先确定的朝向排列于预先确定的位置。
作为流体使用IPA的情况下的给予第一电极211的交流电压的频率优选为10Hz～1MHz，50Hz～1kHz的其排列最稳定，更为优选。进而，在第一电极211与第二电极212之间施加的AC电压并不局限于正弦波，只要是矩形波、三角波、锯齿波等周期性变动的即可。给予第一电极211的交流电压的VPPL（振幅的2倍）能设为0.1～10V，在0.1V以下，微小物体120的排列会变差，在10V以上，微小物体120会直接固着于基板110上而使配置的成品率恶化。因此，优选1～5V，进而优选为1V左右。
接下来，在微小物体220向基板上210的配置结束后，通过在保持施加电压的状态下对基板210进行加热，从而使液体蒸发进行干燥，使微小物体220固着于基板210上。或者，在微小物体220的配置结束后，对第一电极211以及第二电极212施加足够高的电压（10～100V）使微小物体220固着于基板210上，在停止电压的施加之后使基板210干燥。
（布线工序）
在该工序中，在上述微小物体配置工序后，对配置于上述基板210上的微小物体（器件）220进行布线。本实施方式的布线工序能与上述的第一实施方式的情况同样地进行。因此，省略图和详细的说明。
上述微小物体220除二极管以外，例如，也可以是发光二极管。进而，也可以是微小物体220内部包含集成电路并具备应与外部连接的2个端子，该2个端子分别形成于微小物体220的上述头部220A-1、220B-1和上述脚部220A-2、220B-2。该实施方式中，在微小物体220规定了上述头部和上述脚部，在需要对基板210确定上述头部和脚部的朝向来进行配置时是有效的。
（主要的效果）
在本实施方式中，对于上述基板准备工序中所准备的基板210，在该基板210上形成有第一电极211与第二电极212，由该第一电极211与第二电极212对置的部位规定了上述预先确定的位置。此外，在上述微小物体配置工序中，通过在上述第一电极211与第二电极212之间施加电压，从而在上述预先确定的位置配置上述微小物体220。
利用上述构成，能通过第一电极211以及第二电极212，自由规定在基板210上排列微小物体220的区域。此外，用上述构成在基板210上配置微小物体220的方法即使在排列的微小物体220的个数多的情况下，也仅通过设置许多第一电极211以及第二电极212对置的部位也就是说对置部分211A、212A即可，配置工序所需的时间和成本几乎不变。进而，通过调整在第一、第二电极211、212间施加的电压，从而能使对基板210和微小物体220作用的力自由变化，因此非常适合提高配置的成品率。例如，能与上述的第一实施方式中说明过的同样地，在微小物体220的配置结束后升高电压使微小物体220固着于基板210。进而，例如，由于能在流体导入工序后，在流体的流动充分稳定之后施加电压使微小物体配置工序开始，所以能提高配置的成品率。
此外，在本实施方式中，上述微小物体220所具有的取向构造如图16所示那样，是上述微小物体220拥有上述预先确定的位置处的与上述第一电极211与第二电极212分别对应的、互不相同尺寸的2个部分（头部220A-1、220B-1和脚部220A-2、220B-2）。进而，上述基板210也具有取向构造，该基板210所具有的取向构造是，上述第一电极211的对置部分211A的宽度d1与第二电极212的对置部分212A的宽度d2不同。
利用上述构成，通过微小物体220所拥有的取向构造和基板210所拥有的取向构造的组合，能有效控制微小物体220配置于基板210上时的朝向，能将微小物体220成品率良好地以预先确定的朝向配置于基板210上的预先确定的位置。
此外，在本实施方式中，上述微小物体220B具有进一步的取向构造，该取向构造如图17所示那样，是在上述微小物体220B规定有表侧面和背侧面，该表侧面的表侧层（绝缘体）244的介电常数和背侧面的背侧层（硅）249的介电常数不同。由此，能在基板210上控制微小物体220B的位置以及朝向（包含背表）地进行配置。
此外，在本实施方式中，记载了在上述微小物体配置工序中，使导入到上述基板210上的包含上述微小物体220的流体221相对于上述基板210流动的情况。
由此，会使欲以不优选的朝向配置于基板210上那样的微小物体220流走，能仅在优选的朝向（预先确定的朝向）的情况下使微小物体220配置于基板210上。因此，能成品率更加良好地控制微小物体220的朝向。
（第三实施方式）
接下来，使用图18～图24来说明本发明的第三实施方式。本实施方式能利用微小物体320所具有的取向构造和与基板310的表面大致平行的外部磁场的组合，有效控制微小物体320配置于基板310时的朝向。
（基板准备工序）
在该工序中，准备如图18所示那样的在表面形成有第一电极311与第二电极312的基板310。该基板310设为绝缘基板，第一、第二电极311、312设为金属电极。基板310、电极311、312的材质以及制造方法能与上述的第一实施方式同样。
第一、第二电极311、312的表面可以由未图示的绝缘膜覆盖。在这种情况下，会起到以下的效果。虽然在后面的微小物体配置工序中，在基板310上导入了液体的状态下在第一电极311与第二电极312之间施加电压，但是此时能防止在电极311、312间流过电流。这样的电流有时在电极311、312内引起电压下降而成为排列不良的原因，或者能成为因电化学效应而使电极溶解的原因。覆盖第一、第二电极311、312的绝缘膜例如能使用氧化硅膜或氮化硅膜。另一方面，在不由这样的绝缘膜覆盖的情况下，由于能易于将第一、第二电极311、312和微小物体320电连接，所以容易将第一、第二电极311、312用作布线。
利用第一、第二电极311、312的对置部分311A、312A对置的部位C，规定微小物体配置的部位。即，在后面说明的微小物体配置工序中，微小物体320在第一、第二电极311、312的对置部分311A、312A对置的部位C，以使第一、第二电极311、312架桥的方式进行配置。因此，第一、第二电极311、312对置的部位C处的第一电极311的对置部分311A与第二电极312的对置部分312A之间的距离，优选比微小物体320的长度稍短。作为一个例子，优选微小物体320为细长的长方形，在其长度为20μm时，第一电极311的对置部分311A与第二电极312的对置部分312A之间的距离为12μm～18μm。即，上述距离优选为微小物体320的长度的60～90％左右，更优选为上述长度的80～90％左右。
（微小物体）
接下来，对配置于基板310上的微小物体320进行说明。
如图19所示那样，微小物体320作为整体是细长的棒状，3层的壳343、344、345覆盖核342的周围，在其一端没有壳，使核342露出。3层的壳343、344、345中的最外层的壳345是进行了磁化的强磁性体。具体地说，InGaN（铟氮化镓）壳343包围具有n型的导电型的GaN（氮化镓）核342的周围，在其外侧包围具有p型的导电型的GaN（氮化镓）壳344，作为最外层的壳，形成有在微小物体的长度方向上进行了磁化的铁素体壳345。
微小物体320所具有的取向构造是作为在微小物体320的长度方向上进行了磁化的强磁性体的铁素体壳345。
微小物体320具有由n型的导电型的GaN核342和p型的导电型的GaN壳344夹持的InGaN壳343成为活性层的作为发光二极管元件的功能。
微小物体320的大小例如能设n型的导电型的GaN核342的直径为1μm，InGaN壳343的厚度为5nm，p型的导电型的GaN壳344为100nm，铁素体壳345的厚度为200nm，n型的导电型的GaN核342的长度为20μm，其中n型的导电型的GaN核342露出的部分的长度为5μm。另外，各尺寸并不局限于上述，例如，也可以是n型的导电型的GaN核342的直径为100nm的所谓纳米线。
图20A～图20F是表示制造微小物体320的方法的图。
首先，如图20A所示那样，在GaN基板340上将金属催化剂（Ni催化剂341）形成为粒状。这能利用溅射在GaN基板上堆积Ni，其后利用退火使其凝集而进行。或者，也能浸渍于包含Ni胶体的溶液来进行。
接下来，如图20B所示那样，使用MOCVD（有机金属汽相生长）装置，使n型的导电型的GaN进行结晶生长以形成n型的导电型的GaN核342。该型的导电型的GaN核342例如生长成直径1μm且长度20μm。通过将生长温度设定为800℃左右，作为生长气体使用三甲基镓（TMG）以及氨气（NH3），为了n型杂质供给用而提供硅烷（SiH4），进而作为载气提供氢（H2），从而能使以Si为杂质的n型的导电型的GaN核342生长。
接下来，如图20C所示那样，利用MOCVD，在上述n型的导电型的GaN核342以及GaN基板340上的整个面，以5nm的厚度形成InGaN层343。这只要在温度900℃下，使用TMG、三甲基铟（TMI）以及NH3，进而作为载气提供H2即可。续接于此，利用MOCVD，在上述InGaN层343上的整个面，以100nm的厚度形成p型的导电型的GaN层344。这只要在温度900℃下，使用TMG以及NH3，为了p型杂质供给用而提供CP2Mg（双(环戊二基)镁），进而作为载气提供H2即可。
接下来，如图20D所示那样，利用蚀刻除去p型的导电型的GaN层344上的Ni催化剂341，进行清洗，利用退火使p型的导电型的GaN层344有活性。续接于此，在p型的导电型的GaN层344上的整个面，利用激光烧蚀（laser ablation）或者镀敷，以200nm的厚度堆积铁素体壳345。
接下来，如图20E所示那样，利用干式蚀刻的RIE（反应性离子蚀刻）在基板垂直方向上有选择地进行蚀刻，对铁素体壳345、p型的导电型的GaN层344、InGaN层342、GaN基板340进行蚀刻。由此，n型的导电型的GaN核342成为在GaN基板340附近的底部不具有壳、在上部被壳（InGaN壳343、p型的导电型的GaN壳344以及铁素体壳345）覆盖的形状。其后，如箭头M2所示那样，在与GaN基板340垂直的方向施加外部磁场，在与GaN基板340的表面垂直的方向磁化铁素体壳345。如图20E所示那样，铁素体壳345中，n型GaN核342突出的一侧成为S极，n型GaN核342的非突出侧成为N极。
接下来，如图20F所示那样，将GaN基板340浸渍于液体中并照射超声波，将微小物体320从GaN基板340进行分离。
该微小物体320是具备pn结的器件（发光二极管），在一端露出n型的导电型的GaN核342。该n型的导电型的GaN核342露出的部分，在与n型的导电型的GaN核342取得电连接的情况下成为实施布线的合适的部分。另一方面，若对由壳覆盖的部分实施布线，就能与p型的导电型的GaN壳344取得电连接。由此可知，在之后对微小物体320进行布线的情况下，重要的是对微小物体320的方向进行控制。即，由于利用该微小物体320的器件具有极性（n型、p型），所以该微小物体320的n型的导电型的GaN核342露出的部分配置在基板310的第一电极311以及第二电极312的哪一侧，这是非常重要的，不仅控制微小物体320的配置的部位而且还控制朝向是很重要的。
（流体导入工序）　
在该工序中，如图21所示那样，将包含微小物体320的流体321导入到基板310上。微小物体320分散在流体321内。另外，图21是表示在从图18的III-III线看到的剖面中在基板310上导入了液体321的样子的剖视图。
上述流体321的成分能做成与上述的第一实施方式中所述的流体121同样。
另外，虽然未图示，但优选在基板310上与基板310对置地设置罩体。该罩体与基板310平行设置，在基板310与上述罩体之间设有一样的间隙（例如500μm）。该间隙满足包含微小物体320的流体321。通过如此，从而在下面叙述的微小物体配置工序中，能在利用上述间隙的通道中以一样速度使流体321流走，能在基板310上一样配置微小物体320。此外，在接下来的微小物体配置工序中，能防止流体321蒸发引起对流，并能防止使微小物体320的配置散乱。
（微小物体配置工序）　
在该工序中，在流体导入工序后，如图22所示那样，在第一电极311与第二电极312之间施加电压，进而，在与基板310的表面大致平行的方向上施加外部磁场M1，作为其结果，如图23的俯视图以及图24的剖视图所示那样，微小物体320以预先确定的朝向配置在基板310上的预先确定的位置。另外，图24表示从图23的III-III线看到的剖视图。
图22说明了微小物体320在第一、第二电311、312对置的部位使朝向一致地进行配置的原理。与基板310的表面平行地施加外部磁场M1。如已经说明的那样，作为微小物体320的最外层的壳的铁素体壳345，在微小物体320的长度方向上进行磁化，因此，微小物体320沿外部磁场M1使朝向一致地进行排列。在该状态下，在第一电极311与第二电极312之间，施加与第一实施方式同样的交流电压（参照图6）。由此，微小物体320如图23以及图24所示那样，在由第一、第二电极311、312的对置部分311A、312A对置处规定的基板310上的预先确定的位置使朝向一致地进行配置。
这样，如图23以及图24所示那样，能在基板310上将微小物体320以预先确定的朝向排列在预先确定的位置。
作为上述流体321使用IPA的情况下的对第一电极311给予的交流电压的频率，优选为10Hz～1MHz，为50Hz～1kHz的其排列最稳定，更为优选。进而，在第一电极311与第二电极312之间施加的AC电压，并不局限于正弦波，只要是矩形波、三角波、锯齿波等呈周期性地变动的即可。对第一电极311给予的交流电压的VPPL（振幅的2倍）能设为0.1～10V，在0.1V以下，微小物体320的排列会变差，在10V以上，微小物体320会直接固着于基板310上使配置的成品率恶化。因此，上述电压VPPL优选为1～5V，进而优选为1V左右。
接下来，在微小物体320向基板310上的配置结束之后，通过在对上述电极311、312施加电压的状态下加热基板310，从而使液体321蒸发进行干燥，使微小物体320固着于基板310上。或者，在微小物体320的配置结束后，对第一电极311以及第二电极312施加足够高的电压（10～100V），使微小物体320固着于基板310上，在停止电压的施加之后使基板310干燥。
（布线工序）　
在该工序中，在上述微小物体配置工序后，对配置于基板310上的微小物体（器件）320进行布线。本实施方式的布线工序能与上述的第一实施方式的情况同样地进行。另外，在后述的第十二实施方式中，详细说明从本实施方式的图23以及图24的状态制造发光装置的方法，将在后述的第十三实施方式中触及作为其他应用例的显示装置。
微小物体320除了发光二极管以外，例如也可以是二极管。该实施方式中，如微小物体320那样，长度方向的一端和另一端以不同的物理性质进行规定，在需要相对于基板310确定微小物体320的一端和另一端的朝向进行配置时是有效的。
（主要的效果）　
在本实施方式中，在上述基板准备工序中所准备的基板310是，在该基板310上形成有第一电极311与第二电极312，由该第一电极311与第二电极312对置的部位规定上述预先确定的位置。此外，在上述微小物体配置工序中，通过在上述第一电极311与第二电极312之间施加电压，从而在上述预先确定的位置配置上述微小物体320。
通过上述构成，能利用第一电极311以及第二电极312，自由规定在基板310上排列微小物体320的区域。此外，用上述构成在基板310上配置微小物体320的方法，即使在排列的微小物体320的个数多的情况下，也仅通过设置许多第一电极311以及第二电极312对置的部位也就是说对置部分311A、312A即可，配置工序所需的时间和成本几乎不变。进而，通过对在第一、第二电极311、312间施加的电压进行调整，从而能使对基板310与微小物体320之间作用的力自由变化，因此，非常适于使微小物体320的配置的成品率提高。例如，与上述的第一实施方式中说明过的同样，能在微小物体320的配置结束后升高上述电压，使微小物体320固着于基板310。进而，例如，由于能在上述流体导入工序后，在上述流体321的流动充分稳定之后施加上述电压，开始微小物体配置工序，所以能使配置的成品率变高。
此外，在本实施方式中，上述微小物体320所具有的取向构造是上述微小物体320具备作为进行了磁化的强磁性体的铁素体壳345。而且，在上述微小物体配置工序中，利用外部磁场使上述微小物体320一致为预先确定的朝向。
由此，能在基板310上控制微小物体320的位置以及朝向进行配置。根据这样的结构，能在不使基板310拥有取向构造的情况下，以高成品率简易地在基板310上将微小物体320以预先确定的朝向配置在预先确定的位置。此外，在上述微小物体配置工序中，无需为了提高使微小物体320一致为预先确定的朝向时的成品率，而使包含微小物体320的流体321相对于基板310流动。因此，由于不会因流体321的流动使微小物体320的朝向散乱，所以能成品率非常良好地使微小物体320的朝向一致地配置在基板310上。
特别是，在本实施方式中，上述外部磁场M1是与上述基板310的表面大致平行的朝向。在这种情况下，能对于与基板310的表面水平的轴向的朝向，对微小物体310的朝向进行控制地配置于基板310上的预先确定的位置。
（第四实施方式）　
接下来，使用图25～图31说明本发明的第四实施方式。本实施方式是，利用微小物体所具有的取向构造和相对于基板的表面大致垂直外部磁场的组合，有效控制将微小物体配置于基板时的朝向。
（基板准备工序）　
在该工序中，准备如图25所示那样的在表面形成有第一电极411与第二电极412的基板410。该基板410设为绝缘基板，第一、第二电极411、412设为金属电极。基板410、电极411、412的材质以及制造方法能设为与上述的第一实施方式同样。
上述第一、第二电极411、412的表面也可以由未图示的绝缘膜覆盖。在这种情况下会起到以下的效果。虽然在后面的微小物体配置工序中，在基板410上导入了液体的状态下在第一电极411与第二电极412之间施加电压，但此时能防止在电极411、412间流过电流。这样的电流有时会在电极内引起电压下降而成为上述微小物体的排列不良的原因，或者能成为因电化学效应而使电极溶解的原因。覆盖第一、第二电极411、412的绝缘膜例如能使用氧化硅膜活氮化硅膜。另一方面，由于在不由这样的绝缘膜覆盖的情况下，能容易将第一、第二电极411、412与后述的微小物体420电连接，所以易于将第一、第二电极411、412作为布线进行利用。
利用上述第一、第二电极411、412的对置部分411A、412A对置的部位D，规定上述微小物体420配置的部位。即，在后面说明的微小物体配置工序中，上述微小物体420在第一、第二电极411、412的对置部分411A、412A对置的部位D，配置成使第一、第二电极411、412架桥。因此，第一、第二电极411、412的对置部分411A、412A对置的部位D处的第一电极411与第二电极412之间的距离，优选比上述微小物体420的长度稍短。作为一个例子，上述微小物体是细长的长方形，在其长度为20μm时，上述第一电极411的对置部分411A与第二电极412的对置部分412A之间的距离优选为12μm～18μm。即，上述距离优选为上述微小物体的长度的60～90％左右，更优选为上述长度的80～90％左右。
（微小物体）　
接下来，对配置于基板410上的微小物体进行说明。如图26所示那样，微小物体420为长方形，具有包含表侧面的表侧的部分和包含背侧面的背侧的部分。即，在上述微小物体420的上述表侧的部分中，铁素体层448呈边框状包围呈长方形露出的氮化硅膜444的周围。此外，在上述微小物体420的上述背侧的部分中，上述氮化硅膜444呈边框状包围后述的n型杂质区域445。
另外，上述微小物体420只要规定表侧面和背侧面即可，无需是长方形，也可以是圆形、椭圆形、多角形等。微小物体的大小例如能使长边为10μm，使短边为5μm，使厚度为0.5μm，但不限于此。
上述微小物体420在上述表侧的部分形成有氮化硅膜444。另一方面，虽然在图26中未示出，但上述微小物体420在上述背侧的部分由上述氮化硅膜144和n型杂质区域445夹持地形成有p型杂质区域446（参照图27G）。即，上述微小物体420作为具有pn结的二极管发挥功能。此外，在微小物体420的侧面还形成有铁素体层448，该铁素体层448在微小物体420的厚度方向进行磁化。
上述微小物体420所具有的取向构造是作为在上述微小物体420的厚度方向上进行了磁化的强磁性体的铁素体层448。
图27A～图27G是表示制造上述微小物体420的方法的图。
首先，准备如图27A所示那样的SOI基板440。该SOI基板440包括硅基板441、由氧化硅膜制成的BOX层442、SOI层443。
接下来，如图27B所示那样，在SOI层443内，呈层状形成n型杂质区域445和p型杂质区域446。n型、p型杂质区域445、446能通过离子注入砷、硼并进行活性化退火而形成。由此，在n型杂质区域445与p型杂质区域446的边界形成有pn结。
接下来，如图27C所示那样，在SOI基板上440上，形成槽447直至使BOX层442露出。该槽447能通过对SOI基板440上应用通常的光刻工序以及干式蚀刻工序而形成。
接下来，如图27D所示那样，在SOI基板440上整个面堆积氮化硅膜444。该氮化硅膜444能利用CVD法形成。
接下来，如图27E所示那样，在SOI基板440上整个面利用激光烧蚀或者镀敷堆积了铁素体后，利用干蚀刻进行回蚀，形成侧壁绝缘膜（铁素体层448）。其后，对SOI基板440的表面在垂直方向（箭头M3所示的方向）是施加外部磁场，将铁素体层448相对于SOI基板440的表面在垂直方向上进行磁化。
接下来，如图27F所示那样，通过在SOI基板440上整个面涂敷光致抗蚀剂449，利用光刻工序进行图案化，从而在有了槽447位置形成光致抗蚀剂449的狭缝450。然后，用蚀刻除去处于光致抗蚀剂449的狭缝450的位置的氮化硅膜444，使BOX层442露出。
接下来，如图27G所示那样，将SOI基板440浸渍于氢氟酸溶液，使由氧化硅膜制成的BOX层442溶解，将微小物体420从SOI基板440分离。此时，由于在微小物体420附着有光致抗蚀剂449，所以浸渍于丙酮而除去光致抗蚀剂449。该微小物体420是具备pn结的器件（二极管），该器件（微小物体420）具有极性。因此，该微小物体420使表面（呈长方形露出的氮化硅膜444）朝上地配置于基板410上，还是使背面（n型杂质区域445）朝上地配置于基板410上，这是非常重要的，不仅控制配置的部位而且还控制朝向（表背）是很重要的。
如图27G所示那样，构成该微小物体420的侧壁绝缘膜的铁素体层448的表面侧被磁化为N极，背面侧被磁化为S极。
（流体导入工序）　
在该工序中，如图28所示那样，将包含上述微小物体420的流体421导入到上述基板410上。上述微小物体420分散到上述流体421内。另外，图28是表示在从图25的IV-IV线看到的剖面中在基板410上导入了液体421的样子的剖视图。
流体421能使用IPA（异丙醇）、乙醇、甲醇、乙二醇、丙二醇、丙酮、水等液体或者它们的混合物，但不限于此。但是，作为流体421应拥有的优选的性质，是粘性低以不妨碍微小物体420的排列、离子浓度不显著高、为了在微小物体420的排列后能对基板410进行干燥而具有挥发性。另外，在使用离子浓度显著高的液体的情况下，在对第一、第二电极411、412施加电压时在电极上迅速地形成电二重层而妨碍电场浸透到液体中，因此，会变得阻碍微小物体420的排列。
另外，虽然未图示，但优选在基板410上与基板410对置地设置罩体。该罩体与基板410平行设置，在基板410与罩体之间设有一样的间隙（例如500μm）。该间隙满足包含微小物体420的流体421。通过如此，从而在下面叙述的微小物体配置工序中，能在利用上述间隙的通道中以一样的速度使流体流走，能在基板410上一样地配置微小物体420。此外，在下面的微小物体配置工序中，能防止流体421蒸发引起对流而使微小物体420的配置散乱。
（微小物体配置工序）　
在该工序中，在上述的流体导入工序后，如图29所示那样，在第一电极411与第二电极412之间施加电压，进而，对基板410的表面在大致垂直的方向（箭头M4所示的方向）施加外部磁场，作为其结果，如图30以及图31所示那样，微小物体420以预先确定的朝向配置在基板410上的预先确定的位置。另外，图31示出从图30的IV-IV线看到的剖视图。
图29说明了微小物体420在第一、第二电极411、412的对置部分411A、412A对置的部位使朝向一致地进行配置的原理。如已经说明的那样，形成于微小物体420的侧面的铁素体层448在微小物体420的厚度方向上进行磁化。从而，通过对基板410的表面垂直地在箭头M4所示的方向施加外部磁场，从而微小物体420沿该外部磁场使朝向一致地进行整齐排列。在该状态下，在第一电极411与第二电极412之间，施加与上述的第一实施方式同样的交流电压（参照图6）。由此，如图30以及图31所示那样，微小物体420在由第一、第二电极411、412的对置部分411A、412A对置的部分所规定的基板410上的预先确定的位置，使朝向一致地进行配置。
这样，如图30以及图31所示那样，能在基板410上将微小物体420以预先确定的朝向排列在预先确定的位置。
在作为上述流体421使用IPA的情况下给予上述第一电极411的交流电压的频率，优选为10Hz～1MHz，为50Hz～1kHz的其排列最稳定，更为优选。进而，在上述第一电极411与第二电极412之间施加的AC电压，并不局限于正弦波，只要是矩形波、三角波、锯齿波等呈周期性变动的即可。给予上述第一电极411的交流电压的VPPL（振幅的2倍）能做成0.1～10V，在0.1V以下，微小物体420的排列会变差，在10V以上，微小物体420直接固着于基板410上使配置的成品率恶化。因此，上述电压VPPL优选为1～5V，进而优选为1V左右。
接下来，在微小物体420向基板410上的配置结束之后，通过在施加电压的状态下加热基板410，从而使液体421蒸发进行干燥，使微小物体420固着于基板410上。或者，在微小物体420的配置结束后，对第一电极411以及第二电极412施加足够高的电压（10～100V），使微小物体420固着于基板410上，在停止电压的施加之后使基板410干燥。
（布线工序）　
在该工序中，在上述微小物体配置工序后，对配置于基板410上的微小物体（器件）420进行布线。本实施方式的布线工序能与上述的第一实施方式的情况下同样地进行。因此，省略上述布线工序的图和详细的说明。
虽然在上面说明了上述微小物体420为二极管元件的情况，但微小物体420也可以是其它的元件，例如是发光二极管。进而，也可以是微小物体420内部包含集成电路并具备应与外部连接的2个端子，该2个端子形成于微小物体420的表侧的面和背侧的面。该实施方式在需要在微小物体420规定表侧的面和背侧的面并相对于基板410配置为表背特定的朝向时是有效的。
（主要的效果）　
在本实施方式中，在上述基板准备工序中所准备的基板410是，在该基板410上形成有第一电极411与第二电极412，由该第一电极411与第二电极412对置的部位规定上述预先确定的位置。此外，在上述微小物体配置工序中，通过在上述第一电极411与第二电极之间施加电压，从而在上述预先确定的位置配置上述微小物体。
通过上述构成，能利用第一电极411以及第二电极412，自由规定在基板410上排列微小物体420的区域。此外，用上述构成在基板410上配置微小物体420的方法，即使在排列的微小物体420的个数多的情况下，也仅通过设置许多第一电极411以及第二电极412对置的部位（对置部分411A、412A）即可，配置工序所需的时间和成本几乎不变。进而，通过对在第一、第二电极411、412间施加的电压进行调整，从而能使对基板410与微小物体420之间作用的力自由变化，因此，非常适于提高配置的成品率。例如，与第一实施方式中说明过的同样，能在微小物体420的配置结束后升高上述电压，使微小物体420固着于基板410。进而，例如，由于能在上述流体导入工序后，在流体的流动充分稳定之后施加上述电压，开始上述微小物体配置工序，所以能使配置的成品率变高。
此外，在本实施方式中，上述微小物体420所具有的取向构造是上述微小物体420具备进行了磁化的强磁性体（铁素体层448）。而且，在上述微小物体配置工序中，利用由箭头M4所示的方向的外部磁场使上述微小物体420一致为预先确定的朝向。
由此，能在基板410上控制微小物体420的位置以及朝向进行配置。根据这样的结构，能在不使基板410拥有取向构造的情况下，以高成品率简易地在基板410上将微小物体420以预先确定的朝向配置在预先确定的位置。此外，在上述微小物体配置工序中，无需为了提高使微小物体420一致为预先确定的朝向时的成品率，而使包含微小物体420的流体421相对于基板410流动。因此，由于不会因流体421的流动使微小物体421的朝向散乱，所以能成品率非常良好地使微小物体421的朝向一致地配置于基板410上。
特别是，在本实施方式中，上述外部磁场是与上述基板410的表面大致垂直的朝向。在这种情况下，能对于与上述基板410的表面垂直的轴向的朝向，对微小物体410的朝向进行控制地配置于基板410上的预先确定的位置。即，如本实施方式所示那样，能使微小物体410的表背的朝向一致地配置于基板410上的预先确定的位置。
（第五实施方式）　
接下来，使用图32～图36说明本发明的第五实施方式。本实施方式是，不仅微小物体而且基板也还具有取向构造，利用上述微小物体所拥有的取向构造和上述基板所拥有的取向构造的组合，有效控制将上述微小物体配置于基板时的朝向。
（基板准备工序）　
在该工序中，准备如图32所示那样的在表面形成有由第一电极511与第二电极512、以及N极部514与S极部515构成的强磁性体图案516的基板510。该基板510设为绝缘基板，第一、第二电极511、512设为金属电极。作为一个例子，能利用印刷技术在基板510的表面形成所希望的电极形状的金属电极（第一、第二电极511、512）。此外，能在基板510的表面一样地堆积金属膜以及感光体膜，将该感光体膜曝光、显影为所希望的电极图案，将构图后的感光体膜作为掩模对金属膜进行蚀刻以形成第一、第二电极511、512。其后，在基板510以及第一、第二电极511、512上的整个面，利用激光烧蚀或者镀敷堆积作为强磁性体的铁素体膜，利用上述那样的光刻工序以及蚀刻工序，形成强磁性体图案516。强磁性体图案516形成于第一、第二电极511、512的对置部分511A、512A对置的部位E（也就是说应配置微小物体的部位）。其后，与基板510的表面平行地施加外部磁场，使上述强磁性体图案516磁化以形成S极部514和N极部515。
另外，作为制造上述第一、第二电极511、512的金属的材料，能使用金、银、铜、钨、铝、钽或它们的合金等。上述强磁性体图案516也可以取代铁素体，而使用氧化铁、氧化铬、钴等强磁性体。此外，上述基板510是在玻璃、陶瓷、氧化铝、树脂那样的绝缘体、或者硅那样的半导体表面形成氧化硅膜且表面具有绝缘性那样的基板。在使用玻璃基板的情况下，优选在表面形成氧化硅膜、氮化硅膜那样的基底绝缘膜。
上述第一、第二电极511、512的表面也可以由未图示的绝缘膜覆盖。在这种情况下会起到以下的效果。虽然在后面的微小物体配置工序中，在基板510上导入了液体的状态下在第一电极511与第二电极512之间施加电压，但此时能防止在电极511、512间流过电流。这样的电流有时在电极511、512内引起电压下降而成为排列不良的原因，或者能成为因电化学效应而使电极511、512溶解的原因。覆盖上述第一、第二电极511、512的绝缘膜例如能使用氧化硅膜或氮化硅膜。另一方面，在不由这样的绝缘膜覆盖的情况下，由于能易于将第一、第二电极511、512与微小物体520电连接，所以会容易将第一、第二电极511、512用作布线。
利用上述第一、第二电极511、512的对置部分511A、512A对置的部位E，规定后述的微小物体配置的部位。即，在后面说明的微小物体配置工序中，上述微小物体在第一、第二电极511、512的对置部分511A、512A对置的部位E，配置成使第一、第二电极511、512架桥。因此，第一、第二电极511、512对置的部位E处的第一电极511的对置部分511A与第二电极512的对置部分512A之间的距离，优选比上述微小物体的长度稍短。作为一个例子，上述微小物体是细长的长方形，在其长度为20μm时，第一电极511的对置部分511A与第二电极512的对置部分512A之间的距离优选为12μm～18μm。即，上述距离优选为上述微小物体的长度的60～90％左右，更优选为上述长度的80～90％左右。
上述基板510具有作为取向构造的强磁性体图案516，该强磁性体图案516由在上述第一电极511的对置部分511A与第二电极512的对置部分512A对置处形成的S极部514和N极部515构成。
（微小物体）　
接下来，对配置于上述基板510上的微小物体进行说明。
如图33所示那样，微小物体520作为整体是细长的棒状，3层的壳543、544、545覆盖核542的周围，在其一端没有壳，使核542露出。上述3层的壳中的最外层的壳545是进行了磁化的强磁性体。具体地说，InGaN（铟氮化镓）壳543包围具有n型的导电型的GaN（氮化镓）核542的周围，在其外侧包围具有p型的导电型的GaN（氮化镓）壳544，作为最外层的壳，形成有在微小物体520的长度方向上进行了磁化的铁素体壳545。
上述微小物体520所具有的取向构造是作为在上述微小物体520的长度方向上进行了磁化的强磁性体的铁素体壳545。
微小物体520具有由n型的导电型的GaN核542和p型的导电型的GaN壳544夹持的InGaN壳543成为活性层的作为发光二极管元件的功能。
微小物体520的大小例如能设n型的导电型的GaN核542的直径为1μm，InGaN壳543的厚度为5nm，p型的导电型的GaN壳544为100nm，铁素体壳545的厚度为200nm，n型的导电型的GaN核542的长度为20μm，其中n型的导电型的GaN核542露出的部分的长度为5μm。此外，各尺寸并不局限于上述，例如，也可以是n型的导电型的GaN核542的直径为100nm的所谓纳米线。
以上说明的微小物体520与上述的第三实施方式中说明过的微小物体320是相同的。因此，制造微小物体520的方法也由于与在上述的第三实施方式中参照图20A～图20F说明过的制造微小物体320的方法相同，所以省略说明。如图33所示那样，铁素体壳545中，n型GaN核542突出的一侧成为S极，n型GaN核542的非突出侧成为N极。
该微小物体520是具备pn结的器件（发光二极管），在一端露出n型的导电型的GaN核542。该n型的导电型的GaN核542露出的部分，在与n型的导电型的GaN核542取得电连接的情况下成为实施布线的合适的部分。另一方面，若对由壳覆盖的部分实施布线，就能与p型的导电型的GaN壳544取得电连接。由此可知，在之后对微小物体520进行布线的情况下，重要的是对微小物体520的方向进行控制。即，由于该微小物体（器件）520具有极性（n型、p型），所以该微小物体520的n型的导电型的GaN核542露出的部分配置于基板510的第一电极511以及第二电极512的哪一侧，这是非常重要的，不仅控制配置的部位而且还控制朝向是很重要的。
（流体导入工序）　
在该工序中，如图34所示那样，将包含微小物体520的流体521导入到基板510上。微小物体520分散在流体521内。另外，图34是表示在从图32的V-V线看到的剖面中在基板510上导入了液体521的样子的剖视图。
上述流体521的成分能做成与上述的第一实施方式同样。
另外，虽然未图示，但优选在基板510上与基板510对置地设置罩体。该罩体与基板510平行设置，在基板510与上述罩体之间设有一样的间隙（例如500μm）。该间隙满足包含微小物体520的流体521。通过如此，从而在下面叙述的微小物体配置工序中，能在利用上述间隙的通道中以一样的速度使流体流走，能在基板510上一样地配置微小物体520。此外，在接下来的微小物体配置工序中，能防止流体521蒸发引起对流，并能防止使微小物体520的配置散乱。
（微小物体配置工序）　
在该工序中，在流体导入工序后，在第一电极311与第二电极312之间施加电压，进而，形成于基板510上的进行了磁化的强磁性体图案516与微小物体520的进行了磁化的铁素体壳545相互作用而使微小物体520的朝向一致。作为其结果，如图35以及图36所示那样，微小物体520以预先确定的朝向配置在基板510上的预先确定的位置。即，通过强磁性体图案516的N极部515与微小物体520的进行了磁化的铁素体壳545的S极侧相吸引，并且，强磁性体图案516的S极部514和铁素体壳545的N极侧相吸引，从而如图35、图36所示那样，使微小物体520的朝向一致。此外，图36示出了从图35的V-V线看到的剖视图。
这样，如图35以及图36所示那样，能在基板510上将微小物体520以预先确定的朝向排列在预先确定的位置。
作为上述流体521使用IPA的情况下的对第一电极511给予的交流电压的频率，优选为10Hz～1MHz，为50Hz～1kHz的其排列最稳定，更为优选。进而，在第一电极511与第二电极512之间施加的AC电压，并不局限于正弦波，只要是矩形波、三角波、锯齿波等呈周期性变动的即可。对第一电极511给予的交流电压的VPPL（振幅的2倍）能设为0.1～10V，在0.1V以下，微小物体520的排列会变差，在10V以上，微小物体520直接固着于基板510上而使配置的成品率恶化。因此，上述电压VPPL优选为1～5V，进而优选为1V左右。
接下来，在微小物体520向基板上510上的配置结束之后，通过在保持施加电压的状态下加热基板510，从而使液体521蒸发进行干燥，使微小物体520固着于基板510上。或者，在微小物体520的配置结束后，对第一电极511以及第二电极512施加足够高的电压（10～100V），使微小物体520固着于基板510上，在停止电压的施加之后使基板510干燥。
（布线工序）　
在该工序中，在上述微小物体配置工序后，对配置于基板510上的微小物体（器件）520进行布线。本实施方式的布线工序能与上述的第一实施方式的情况同样地进行。此外，在后述的第十二实施方式中，详细说明从本实施方式的图35以及图36的状态制造发光装置的方法，将在后述的第十三实施方式中触及作为其他应用例的显示装置。
上述微小物体520除了发光二极管以外，例如也可以是二极管。该实施方式中如微小物体520那样，长度方向的一端和另一端以不同的物理性质进行规定，在需要相对于基板510确定微小物体520的一端和另一端的朝向进行配置时是有效的。
（主要的效果）　
在本实施方式中，在上述基板准备工序中所准备的基板510是，在该基板510上形成有第一电极511与第二电极512，该第一电极511与第二电极512在对置的部位规定有上述预先确定的位置。此外，在上述微小物体配置工序中，通过在上述第一电极511与第二电极512之间施加电压，从而在上述预先确定的位置配置上述微小物体520。
通过上述构成，能利用第一电极511、第二电极512，自由规定在基板510上排列微小物体520的区域。此外，用上述构成在基板510上配置微小物体520的方法，即使在排列的微小物体520的个数多的情况下，也仅通过设置许多作为第一电极511以及第二电极512对置的部位的对置部分511A、512A即可，配置工序所需的时间和成本几乎不变。进而，通过对在第一电极511、第二电极512间施加的电压进行调整，从而能使对基板510与微小物体520作用的力自由变化，因此，非常适于使微小物体520的配置的成品率提高。例如，与上述的第一实施方式中说明过的同样，能在微小物体520的配置结束后升高上述电压，使微小物体520固着于基板510。进而，例如，由于能在上述流体导入工序后，在上述流体521的流动充分稳定之后施加电压，开始微小物体配置工序，所以能使配置的成品率变高。
此外，在本实施方式中，上述微小物体520所具有的取向构造是上述微小物体520具备作为进行了磁化的强磁性体的铁素体壳545。而且，上述基板510也具有取向构造，该基板510所具有的取向构造是在该基板510上形成有与上述预先确定的位置相对应地进行了磁化的强磁性体图案516。
通过上述构成，利用微小物体520所拥有的取向构造（铁素体壳545）和基板510所拥有的取向构造（强磁性体图案516）的组合，能有效控制微小物体520配置于基板510上时的朝向，能将微小物体520成品率良好地以预先确定的朝向配置在基板510上的预先确定的位置。此外，在上述微小物体配置工序中，无需为了提高使微小物体520一致为预先确定的朝向时的成品率，而使包含微小物体520的流体521相对于基板510流动。因此，由于不会因流体521的流动使微小物体520的朝向散乱，所以能成品率非常良好地使微小物体520的朝向一致地配置在基板510上。
（第六实施方式）　
接下来，使用图37A～图37C说明本发明的第六实施方式。本实施方式在基板准备工序中在基板形成第一电极与第二电极这一点上与上述的第一～第五实施方式不同。即，在上述的第一～第五实施方式中，虽然在基板准备工序中，准备了预先形成有第一、第二电极的基板，但在该第六实施方式中，利用基板准备工序在基板上形成第一电极与第二电极。从而，在该第六实施方式中，主要对上述基板准备工序进行说明。
（基板准备工序）　
在上述的第一～第五实施方式中，例如，准备如图1所示那样的在表面形成有第一电极111、第二电极112的基板110。另一方面，在本实施方式中，在基板准备工序中，不是准备预先形成了电极的基板，而是准备半导体膜619形成于一个面的透明的基板610。然后，利用上述基板准备工序，使入射区域被设定成某种图案的光入射到上述透明的基板610的另一个面，在该光入射期间，对上述光入射的部分的该半导体膜619有选择地进行低电阻化。然后，将上述有选择地进行了低电阻化的上述半导体膜619作为上述第一电极与第二电极形成于基板610。由形成于该基板610的第一电极与第二电极对置的部位规定上述预先确定的位置。然后，在微小物体配置工序中，通过在上述第一电极与第二电极之间施加电压，从而在上述预先确定的位置配置上述微小物体。
使用图37A～图37C说明在上述基板准备工序中形成电极的具体例子。
首先，在该基板准备工序中，如图37A所示那样，准备在表面例如以300nm的厚度堆积了无掺杂的非晶硅膜619的透明的基板610。基板的材质能使用玻璃、透明树脂等。
接下来，在流体导入工序中，如图37B所示那样，将包含微小物体620的流体621导入到基板610上。作为该微小物体620以及流体621，例如，能采用上述的第一～第五实施方式中说明过的微小物体以及流体。
接下来，在上述基板准备工序中，如图37C所示那样，从光源655通过光掩模650以及透明的基板610对非晶硅层619照射光。由于在光掩模650形成有由不透明部651以及透明部652构成的图案，所以在非晶硅层619上形成于光掩模650上的图案成为光的明暗而进行转印。在此，非晶硅层619对未被照射光的部位保持高电阻的状态，仅是光照的部位感应出自由载流子而成为低电阻。因此，仅在从上述光源655照射光的期间，在非晶硅层619内形成作为实质上被低电阻化的部分的第一电极611与第二电极612。该第一、第二电极611、612例如形成为具有与上述的第一～第五实施方式中说明过的第一、第二电极同样的对置部分的形状。
此后，通过对第一电极611以及第二电极612施加交流电压，从而进行微小物体配置工序。另外，此时能使用上述的第一～第五实施方式所述的取向构造、外部磁场，将微小物体620以预先确定的朝向配置在透明的基板610上的预先确定的位置。
虽然在上述的一个例子中，在将包含微小物体620的流体621导入到基板610上之前开始光的照射，在基板610形成第一、第二电极611、612，但当然也可以在利用光的照射在基板610形成第一、第二电极611、612之后将流体621导入到基板610上。即，只要至少在上述微小物体配置工序期间照射上述光在基板610形成第一、第二电极611、612即可。
（主要的效果）　
在本实施方式中，在上述基板准备工序中，准备作为半导体膜的非晶硅膜619形成于一个面的透明的基板610，在上述基板准备工序中，使入射区域被设定成某种图案的光入射到上述透明的基板610的另一个面。由此，在该光入射期间，使上述光入射的部分的作为该半导体膜的非晶硅膜619有选择地低电阻化，形成第一电极611与第二电极612。然后，由该第一电极611与第二电极612对置的部位规定上述预先确定的位置。然后，在上述微小物体配置工序中，通过在上述第一电极611与第二电极612之间施加电压，从而在上述预先确定的位置配置上述微小物体620。
在上述构成中，无需在基板610预先对电极进行构图，只要在透明的基板610上堆积半导体膜（非晶硅）619即可。因此，可省略用于对电极进行构图的光刻工序以及蚀刻工序使工序简化。
（第七实施方式）　
接下来，使用图38～图44说明本发明的第七实施方式。本实施方式是，不仅微小物体1420而且基板1410也还具有取向构造，利用微小物体1420所拥有的取向构造和基板1410所拥有的取向构造的组合，有效控制将微小物体1420配置于基板1410时的朝向。
（基板准备工序）　
在该工序中，准备如图38所示那样的形成有第一布线1411与第二布线1412的基板1410。该基板1410、第一布线1411以及第二布线1412如图41所示那样具有双层布线构造。即，上述基板1410由基板基部1418和形成于该基板基部1418上的层间绝缘膜1419构成。而且，上述第一布线1411形成于基板基部1418上，被掩埋于层间绝缘膜1419下，第二布线1412形成于层间绝缘膜1419上。第一布线1411与第二布线1412由贯通层间绝缘膜1419的接触1417（图38）连接。由此，能从第一布线1411到第二布线1412，或者与此相反朝向地，流过电流。该基板1410设为绝缘基板，上述第一、第二布线1411、1412设为金属布线。基板1410、布线1411、1412的材质能与上述的第一实施方式中的基板、电极的材质同样。上述基板、布线的制作方法能应用熟知的LSI或TFT基板的多层布线技术。
第二布线1412的表面也可以由未图示的绝缘膜覆盖。在后面的微小物体配置工序中在基板1410上导入了液体的状态下使电流在第二布线1412中流动，但这样的电流能成为因电化学效应而使布线溶解的原因。与此相对地，通过将上述第二布线1412的表面用绝缘膜覆盖，从而能防止这样的布线的溶解。覆盖上述第二布线1412的绝缘膜能使用例如氧化硅膜或氮化硅膜。另一方面，由于在不用这样的绝缘膜覆盖上述第一、第二布线1411、1412的情况下，能容易将第一、第二布线1411、1412和微小物体1420电连接，所以易于将第一、第二布线1411、1412用作微小物体1420的布线。
第一、第二布线1411、1412所具有的弯曲部1411A、1412A在作为它们的连接部的接触1417附近构成环路，其作为在电流流动时作为使磁场产生的磁场产生部的线圈发挥功能。利用形成有该线圈的部位G，规定配置微小物体1420的部位。即，在后面说明的微小物体配置工序中，微小物体1420配置于形成有第一、第二布线1411、1412构成的线圈的部位G上。另外，虽然在本实施方式中在基板1410上形成二层布线而形成了1圈的线圈，但只要利用三层以上的布线形成2圈以上的线圈就能使更强的磁场产生。或者，即使通过在基板1410上的形成有线圈的部位G形成由铁等高透磁率材料制成的膜，也能使更强的磁场产生。
上述基板1410具有取向构造，所谓该取向构造是，上述第一、第二布线1411、1412的弯曲部1411A、1412A在部位G构成作为磁场产生部的线圈，通过在上述第一、第二布线1411、1412中流过电流从而在形成有线圈的部位G上形成磁场。
（微小物体）　
接下来，对配置于上述基板1410上的微小物体1420进行说明。该微小物体1420如图39以及图40所示那样，与上述的第四实施方式中使用的微小物体420是相同的。在此，1444是氮化硅膜，1448是铁素体层，1445是n型杂质区域，1446是p型杂质区域。制造该微小物体1420的方法可以是与上述的第四实施方式所示的方法相同的方法。
该微小物体1420作为具有pn结的二极管发挥功能。此外，在上述微小物体1420的侧面成有铁素体层1448，在微小物体1420的厚度方向上进行磁化。微小物体1420所具有的取向构造是作为在微小物体1420的厚度方向上进行了磁化的强磁性体的铁素体层1448。
该微小物体1420是具备pn结的器件（二极管），该微小物体1420使表面朝上地配置于基板1410上，还是使背面朝上地配置于基板上，由于该器件具有极性，所以这是非常重要的，不仅控制配置的部位而且还控制朝向（表背）是很重要的。
（流体导入工序）　
在该工序中，如图41所示那样，将包含微小物体1420的流体1421导入到基板1410上。微小物体1420分散在流体1421内。另外，图41是表示在从图38的VI-VI线看到的剖面中在基板1410上导入了液体1421的样子的剖视图。
流体1421能使用IPA（异丙醇）、乙醇、甲醇、乙二醇、丙二醇、丙酮、水等液体或者它们的混合物，但不限于此。但是，作为流体1421应拥有的优选的性质，是粘性低以不妨碍微小物体1420的排列、为了能在微小物体1420的排列后对基板1410进行干燥而具有挥发性。
此外，虽然未图示，但优选在基板1410上与基板1410对置地设置罩体。该罩体与基板1410平行设置，在基板1410与罩体之间设有一样的间隙（例如500μm）。该间隙满足包含微小物体1420的流体1421。由此，在下面的微小物体配置工序中，能在利用上述间隙的通道中以一样速度使流体流走，能在基板1410上一样地配置微小物体1420。此外，在下面的微小物体配置工序中，能防止流体1421蒸发引起对流而使微小物体1421的配置散乱。
（微小物体配置工序）　
在该工序中，在上述的流体导入工序后，如图42所示那样，从第二布线1412向第一布线1411流过电流，在作为磁场产生部的形成有线圈的部位G附近产生磁场H。通过使该磁场H和微小物体1420的进行了磁化的铁素体层1448相互作用，从而如图43以及图44所示那样，微小物体1420以预先确定的朝向配置在基板1410上的预先确定的位置。即，微小物体1420在基板1410的部位G使表背的朝向一致地进行配置。另外，图44示出了从图43的VI-VI线看到的剖视图。
另外，由于只要使在上述第一布线1411与第二布线1412中流动的电流的朝向相反，所产生的磁场的朝向也会变得相反，所以能将微小物体1412的表背的朝向相反配置。
在本实施方式中，通过在形成于基板1410的、第一、第二布线1411、1412所构成的线圈中流过电流，从而在该线圈的附近产生磁场。当然，也可以代替在基板1410形成这样的线圈，而在基板1410的表面形成岛状的强磁性体层，在形成有该岛状的强磁性体层的位置将微小物体1420以预先确定的朝向进行配置。
然而，本实施方式的构成与单纯地在基板上形成岛状的强磁性体层的情况相比，具有以下那样的优点。在基板上形成岛状的强磁性体层的情况下，在该强磁性体层的附近始终产生磁场。与此相对地，如本实施方式那样，只要通过在第一、第二布线1411、1412所构成的线圈流过电流从而产生磁场，就能在希望的时候以所希望的朝向，而且，以所希望的强度产生磁场。例如，在上述流体导入工序后，在流体1420的流动充分停止之后，或者在流体的流动成为稳定状态之后，开始该微小物体配置工序，由此能使在该微小物体配置工序的配置成品率提高。进而，在该微小物体配置工序有故障的情况下，通过暂时切断在第一、第二布线1411、1412中流过的电流从而使磁场消失，在释放微小物体1420之后，能重新进行微小物体配置工序。
接下来，通过在微小物体1420向基板1410上的配置结束后，在保持在第一、第二布线1411、1412中流过电流的状态对基板1410进行加热，从而使液体1421蒸发进行干燥，使微小物体1420固着于基板1410。
（布线工序）　
在该工序中，在上述微小物体配置工序后，对配置于基板1410上的微小物体（器件）1420进行布线。本实施方式的布线工序能与上述的第一实施方式的情况同样进行。因此，省略上述布线工序的图和详细的说明。
虽然在上面说明了上述微小物体1420是二极管元件的情况，但微小物体1420也可以是其它的元件，例如是发光二极管。进而，也可以是微小物体1420内部包含集成电路并具备应与外部连接的2个端子，该2个端子形成于微小物体1420的表侧的面和背侧的面。该实施方式在需要在微小物体1420规定表侧的面和背侧的面地相对于基板1410配置于表背特定的朝向时是有效的。
（主要的效果）　
在本实施方式中，上述基板准备工序中所准备的基板1410在该基板1410上由第一布线1411与第二布线1412构成作为磁场产生部的线圈的部位规定上述预先确定的位置。此外，通过在上述微小物体配置工序中，利用在上述线圈流过电流而产生的磁场、和上述微小物体1420所具备的作为进行了磁化的强磁性体的铁素体层1448的相互作用，从而在上述预先确定的位置配置上述微小物体1420。
通过上述构成，利用第一布线以及第二布线1411、1412，能自由规定在基板1410上排列微小物体1420的区域。此外，用上述构成在基板1410上配置微小物体1420的方法，即使在排列的微小物体1420的个数多的情况下，也仅是通过设置许多第一布线1411以及第二布线1412所构成的线圈即可，微小物体配置工序所需的时间和成本几乎不变。进而，通过对在第一布线1411以及第二布线1412中流动的电流的大小和朝向进行调整，从而能使对基板1410与微小物体1420之间作用的力自由变化，因此，非常适于使配置的成品率提高。例如，能在微小物体1420的配置结束后增大电流，使微小物体1420固着于基板1410。进而，例如，由于能在流体导入工序后，在流体的流动充分稳定之后流过电流，开始上述微小物体配置工序，所以能使配置的成品率变高。
此外，在本实施方式中，上述微小物体1420所具有的取向构造是上述微小物体1420具备进行了磁化的强磁性体（铁素体层1448），上述基板1410也具有取向构造，该基板1410所具有的取向构造是形成有能在上述基板1410上流过电流使磁场产生的线圈。
通过上述构成，利用微小物体1420所拥有的取向构造和基板1410所拥有的取向构造的组合，能有效控制微小物体1420配置于基板1410上时的朝向，能将微小物体1420成品率良好地以预先确定的朝向配置在基板1410上的预先确定的位置。
（第八实施方式）　
接下来，说明作为本发明的第八实施方式的排列装置。该第八实施方式的排列装置700涉及为了在上述的第一、第二以及第五实施方式中将上述微小物体配置于上述基板上而使用的排列装置。使用图45以及图46说明该排列装置。图45是示意性地表示该第八实施方式的排列装置700的图，图46是简洁地示出了上述排列装置700将上述微小物体配置于上述基板上的顺序的流程图。
该排列装置700如图45所示那样具备用于放置应配置微小物体的基板761的支架760。在上述基板761上，形成有与形成于上述基板761的第一、第二电极（未图示）中的上述第一电极连接的第一电极焊盘762、以及与上述第二电极连接的第二电极焊盘763。上述第一电极的对置部分和上述第二电极的对置部分对置的部分（未图示）在上述基板761上规定配置上述微小物体的位置。
首先，应配置上述微小物体的基板761在如图45所示的基板导入位置处放置于支架760上（步骤S1）。
接下来，上述基板761在承载于上述支架760的状态下，输送到如图45所示的微小物体配置位置（步骤S2）。在此，使罩体764下降，覆盖基板761（步骤S3）。上述罩体764由未图示的升降装置进行升降。
如图45所示那样，在上述罩体764安装有第一电压施加引脚766以及第二电压施加引脚767，当使上述罩体764下降来覆盖基板761时，第一电压施加引脚766与第一电极焊盘762被电连接，第二电压施加引脚767与第二电极焊盘763被电连接。上述第一、第二电压施加引脚766、767连接于交流电源765。在上述基板761与罩体764之间设有规定的间隙（例如500μm），该间隙成为提供包含上述微小物体的流体的通道。
在如图45所示的微小物体配置位置还装配有提供包含上述微小物体的流体769的装置。该提供装置包括储存器768、阀770以及管771，蓄积于上述储存器768的包含微小物体的流体769随着管771，通过阀770提供到基板761的端部（步骤S4）。
包含上述微小物体的流体769在填充到上述基板761上的上述通道时，从交流电源765经由第一、第二电压施加引脚766、767对上述基板761上的上述第一、第二电极施加交流电压，上述微小物体以预先确定的朝向配置在基板761上的预先确定的位置（步骤S5）。
这样，若上述微小物体向上述基板761上的配置结束，则停止来自交流电源765的交流电压的施加，使罩体764上升，将基板761输送到如图45所示的基板干燥位置（步骤S6、S7）。在此，使基板761自然干燥或者加热进行干燥（步骤S8）。
最后，从支架760除去基板761（步骤S9）。
上述排列装置700是实际进行本发明的将微小物体配置于基板上的方法的装置。因此，根据上述排列装置700，能实现在以往的使用感应电泳的手法中不可能的、将上述微小物体以预先确定的朝向配置于上述基板761上的预先确定的位置。此外，与使用用机械手等抓住在基板上配置微小物体的以往的一般方法的排列装置相比，在本实施方式的排列装置700中，无需机械手和微小物体和基板的高度的对位。从而，根据本实施方式，能以低成本容易地将微小物体排列于基板上。
特别是，在基板上排列多个微小物体的情况下，本实施方式的排列装置700相对于使用用机械手等的以往一般的手法的排列装置的优越性突出。例如，用机械手排列10个微小物体的工夫成为进行1个排列的情况的工夫的约10倍。另一方面，在本实施方式的排列装置700中，用于排列的工夫、成本几乎不依赖于排列的微小物体的个数。
（第九实施方式）　
接下来，说明作为本发明的第九实施方式的排列装置。该第九实施方式涉及为了在上述的第三以及第四实施方式中将上述微小物体配置于上述基板上而使用的排列装置。使用图47以及图48说明该排列装置。图47是示意性地表示该第九实施方式的排列装置800的图，图48是简洁地示出了上述排列装置800将上述微小物体配置于上述基板上的顺序的流程图。
该排列装置800如图47所示那样具备用于放置应配置微小物体的基板861的支架860。在上述基板861，形成有与形成于上述基板861的第一、第二电极（未图示）中的上述第一电极连接的第一电极焊盘862、以及与上述第二电极连接的第二电极焊盘863。上述第一电极的对置部分和上述第二电极的对置部分对置的部分（未图示），规定在上述基板861上配置上述微小物体的位置。
首先，应配置上述微小物体的基板861在如图47所示的基板导入位置处放置于支架860上（步骤S21）。
接下来，上述基板861在承载于上述支架860的状态下，输送到如图47所示的微小物体配置位置（步骤S22）。在此，使罩体864下降，覆盖基板861（步骤S23）。上述罩体864由未图示的升降装置进行升降。
如图47所示那样，在上述罩体864安装有第一电压施加引脚866以及第二电压施加引脚867，当使上述罩体864下降来覆盖基板861时，第一电压施加引脚866与第一电极焊盘862被电连接，第二电压施加引脚867与第二电极焊盘863被电连接。上述第一、第二电压施加引脚866、867连接于交流电源865。在上述基板861与罩体864之间设有规定的间隙（例如500μm），该间隙成为提供包含上述微小物体的流体的通道。
在图47所示的微小物体配置位置还装配有提供包含上述微小物体的流体869的装置。该提供装置包括储存器868、阀870以及管871，蓄积于上述储存器868的包含微小物体的流体869随着管871，通过阀870提供到基板861的端部（步骤S24）。在上述微小物体配置位置还装配有外部磁场施加装置872。
包含上述微小物体的流体869在填充到上述基板861上的上述通道时，利用上述外部磁场施加装置872产生外部磁场，使具备进行了磁化的强磁性体的上述微小物体的朝向一致（步骤S25）。其后，从上述交流电源865经由第一、第二电压施加引脚766、767对上述基板861上的上述第一、第二电极施加交流电压，上述微小物体以预先确定的朝向配置于基板861上的预先确定的位置（步骤S26）。
这样，若上述微小物体向上述基板861上的配置结束，则停止来自交流电源865的交流电压的施加，并且停止来自上述外部磁场施加装置872的外部磁场的产生（步骤S27），使罩体864上升（步骤S28），将基板861输送到如图47所示的基板干燥位置（步骤S29）。在此，使基板861自然干燥或者加热进行干燥（步骤S30）。
最后，从支架860除去基板861（步骤S31）。
上述排列装置800是实际进行本发明的将微小物体配置于基板上的方法的装置。因此，根据上述排列装置800，能实现在以往的使用感应电泳的手法中不可能的、将上述微小物体以预先确定的朝向配置于上述基板861上的预先确定的位置。此外，与使用用机械手等抓住在基板上进行设置的以往的一般方法的排列装置相比，在本实施方式的排列装置800中，无需机械手和微小物体和基板的高度的对位。从而，根据本实施方式，能以低成本容易地将微小物体排列于基板上。
特别是，在基板上排列多个微小物体的情况下，本实施方式的排列装置800相对于使用用机械手等的以往一般的手法的排列装置的优越性突出。例如，用机械手排列10个微小物体的工夫成为进行1个排列的情况的工夫的约10倍。另一方面，在本实施方式的排列装置800中，工夫和成本几乎不依赖于所排列的微小物体的个数。
（第十实施方式）　
接下来，说明作为本发明的第十实施方式的排列装置。该第十实施方式涉及为了在上述的第六实施方式中将上述微小物体配置于上述基板上而使用的排列装置。使用图49以及图50对该排列装置进行说明。图49是示意性地表示该第十实施方式的排列装置900的图，图50是简洁地表示上述排列装置900将上述微小物体配置于上述基板上的顺序的流程图。另外，在该第十实施方式的排列装置900中，若还具备在上述的第九实施方式说明过的外部磁场施加装置872，就能在使用上述的第六实施方式中说明过的基板准备工序的同时，还在上述的第三、第四实施方式进行使用。
该排列装置900如图49所示那样具备用于放置应配置微小物体的透明的基板961的支架960。在该基板961整个面上堆积有非晶硅。
首先，应配置上述微小物体的基板961在如图49所示的基板导入位置处放置于支架960上（步骤S31）。
接下来，上述基板961被输送到如图49所示的微小物体配置位置（步骤S32）。在此，使罩体964下降以覆盖基板961（步骤S33）。上述罩体864利用未图示的升降装置进行升降。
在基板961与罩体964之间设有规定的间隙（例如500μm），该间隙成为提供包含微小物体的流体的通道。
在上述微小物体配置位置还装配有提供包含上述微小物体的流体969的装置。该提供装置包括储存器968、阀970以及管971，蓄积于上述储存器968的包含微小物体的流体969随着管971，通过阀970提供到基板961的端部（步骤S34）。此外，在该实施方式中，在上述微小物体配置位置，还具备光源973和光掩模974。
包含上述微小物体的流体969在填充到上述基板961上的上述通道时，从上述光源973通过光掩模974将构图了照射区域的光，照射到具备上述非晶硅层的透明的基板961（步骤S35）。由此，在上述基板961在与构图后的光的照射区域相对应地进行低电阻化的非晶硅层的区域，形成第一电极与第二电极。然后，该第一、第二电极的对置的部分（未图示）规定配置上述微小物体的位置。
在上述罩体964安装有第一电压施加引脚966以及第二电压施加引脚967，该第一、第二电压施加引脚966、967与由构图后的光的照射区域形成的上述第一电极与第二电极（低电阻化后的非晶硅层）接触。由此，交流电源965经由上述第一、第二电压施加引脚966、967，与形成于上述基板961的上述第一、第二电极电连接。其后，从交流电源965经由上述第一、第二电压施加引脚966、967对上述基板961上的上述第一、第二电极施加交流电压，上述微小物体以预先确定的朝向配置于基板961上的预先确定的位置（步骤S36）。
这样，若上述微小物体向上述基板961上的配置结束，则停止来自交流电源965的交流电压的施加，并且停止来自上述光源973的光的照射（步骤S37），使罩体964上升（步骤S38），将基板961输送到基板干燥位置（步骤S39）。在此，使基板961自然干燥或者加热进行干燥（步骤S40）。
最后，从支架960除去基板961（步骤S41）。
上述排列装置900是实际进行本发明的将微小物体配置于基板上的方法的装置。因此，根据该排列装置900，能实现在以往的使用感应电泳的手法中不可能的、将上述微小物体在上述基板961上的预先确定的位置配置为预先确定的朝向。此外，与使用用机械手等抓住在基板上进行设置的以往一般的方法的排列装置相比，根据该排列装置900，无需机械手和微小物体和基板的高度的对位，能以低成本容易地进行排列。
特别是，在基板上排列多个微小物体的情况下，该排列装置900相对于使用用机械手等的以往一般的手法的排列装置的优越性突出。例如，用机械手排列10个微小物体的工夫成为进行1个排列的情况的工夫的约10倍。另一方面，本实施方式的排列装置900中，工夫和成本几乎不依赖于排列的微小物体的个数。
（第十一实施方式）　
接下来，说明作为本发明的第十一实施方式的排列装置。该第十一实施方式的排列装置1500涉及为了在上述的第七实施方式中将上述微小物体配置于上述基板上而使用的排列装置。该排列装置使用图51进行说明。图51是示意性地示出该第十一实施方式的排列装置1500的图。
该排列装置1500如图51所示那样具备用于放置应配置微小物体的基板1561的支架1560。在上述基板1561，形成有与形成于上述基板1561的第一、第二布线（未图示）中的上述第一布线连接的第一电极焊盘1562、以及与上述第二布线连接的第二电极焊盘1563。上述第一布线的上述弯曲部和上述第二布线的上述弯曲部利用上述接触进行连接的线圈（未图示），在上述基板1561上规定配置上述微小物体的位置。
首先，应配置上述微小物体的基板1561在如图51所示的基板导入位置放置于支架1560上。
接下来，上述基板1561在承载于上述支架1560的状态下，输送到如图51所示的微小物体配置位置。在此，使罩体1564下降，覆盖基板1561。上述罩体1564利用未图示的升降装置进行升降。
如图51所示那样，在上述罩体1564安装有第一电压施加引脚1566以及第二电压施加引脚1567，当使上述罩体1564来覆盖基板1561时，第一电压施加引脚1566与第一电极焊盘1562被电连接，第二电压施加引脚1567与第二电极焊盘1563被电连接。上述第一、第二电压施加引脚1566，1567连接于直流电源1565。在上述基板1561与罩体1564之间设有规定的间隙（例如500μm），该间隙成为提供包含上述微小物体的流体的通道。
在如图51所示的微小物体配置位置还装配有提供包含上述微小物体的流体1569的装置。该提供装置包括储存器1568、阀1570以及管1571，蓄积于上述储存器1568的包含微小物体的流体1569，随着管1571，通过阀1570提供到基板1561的端部。
包含上述微小物体的流体1569在填充到上述基板1561上的上述通道时，从直流电源1565经由第一、第二电压施加引脚1566、1567对上述基板1561上的上述第一、第二布线施加直流电压，由上述线圈产生磁场，上述微小物体以预先确定的朝向配置于基板1561上的预先确定的位置。
这样，若上述微小物体向上述基板1561上的配置结束，则停止来自直流电源1565的直流电压的施加，使罩体1564上升，将基板1561输送到如图51所示的基板干燥位置。在此，使基板1561自然干燥或者加热进行干燥。
最后，从支架1560除去基板1561。
上述排列装置1500是实际进行本发明的将微小物体配置于基板上的方法的装置。因此，根据上述排列装置1500，能实现在以往的使用感应电泳的手法中不可能的、将上述微小物体在上述基板1561上的预先确定的位置排列成预先确定的朝向。此外，与使用用机械手等抓住在基板上配置微小物体的以往的一般方法的排列装置相比，在本实施方式的排列装置1500中，无需机械手和微小物体和基板的高度的对位。因此，根据本实施方式，能以低成本容易地将微小物体排列于基板上。
特别是，在基板上排列多个微小物体的情况下，本实施方式的排列装置1500相对于使用用机械手等的以往一般的手法的排列装置的优越性突出。例如，用机械手排列10个微小物体的工夫成为进行1个排列的情况的工夫的约10倍。另一方面，在本实施方式的排列装置1500中，用于排列的工夫和成本几乎不依赖于排列的微小物体的个数。
（第十二实施方式）　
接下来，说明作为本发明的第十二实施方式的照明装置。该第十二实施方式涉及使用上述的将微小物体配置于基板上的方法（第一～第七实施方式）或者排列装置（第八～第十一实施方式）来制造的照明装置，使用图52～图56进行说明。
图52是作为本实施方式的照明装置的LED灯泡1000的侧面图。该LED灯泡1000具备用于与外部的灯座嵌合以连接于工业电源的作为电源连接部的灯头1081、一端连接于该灯头1081且另一端缓缓扩径的圆锥形状的散热部1082、以及覆盖散热部1082的另一端侧的透光部1083。在上述散热部1082内配置有发光装置1084。
上述发光装置1084如图53（侧面图）以及图54（俯视图）所示那样，在正方形的散热板1085上，安装了配置有许多发光元件的发光基板1086。
上述发光基板1086如图55所示那样，包括基板1010、形成于基板1010上的第一电极1011以及第二电极1012、和许多微小的发光二极管1020。在上述基板1010上配置微小的发光二极管1020的方法例如只要使用上述的第三实施方式或者第五实施方式所述的方法即可。
在图55中，描绘了27个微小的发光二极管1020，但能将非常多的微小的发光二极管1020配置于基板上。例如，一个发光二极管的大小在上述的第三实施方式以及第五实施方式例示的微小物体320以及微小物体520中，长度为20μm，直径为1μm，设一个发光二极管所产生的光通量为5毫流明，能设为配置50000个微小的发光二极管，整体产生250流明的光通量的发光基板。
图56是上述发光基板1086的放大剖视图，示出了微小的发光二极管1020怎样进行了布线。微小的发光二极管1020将上述的第三实施方式以及第五实施方式所述的微小物体320以及微小物体520，按上述第三、第五各自的实施方式中记载的方法配置于基板1010上。上述微小的发光二极管1020包括具有n型的导电型的GaN核1042、由InGaN壳和p型的导电型的GaN壳构成的壳1046。上述微小的发光二极管1020由层间绝缘膜1050覆盖，在层间绝缘膜1050开口有接触孔1053。通过该接触孔1053，上述微小的发光二极管1020的具有n型的导电型的GaN核1042与第一金属布线1051电连接，壳1046与第二金属布线1052电连接。
用于实施图56那样的布线的工艺，能使用与上述的第一实施方式中参照图9A～图9C说明的工艺类似的工艺。但是，上述的第三、第五实施方式所述的微小物体320、520在用上述的第三、第五实施方式中说明过的方法配置于基板上的状态中，作为最外层的壳具有铁素体壳345、545。因此，作为上述微小的发光二极管1020，优选在将上述微小物体320、520配置于基板上后，用干蚀刻或者湿式蚀刻剥离该微小物体320、520的最外层的铁素体壳345、545。由此，能提高发光效率。
这样，若使用将非常多的微小的发光二极管1020许多地配置于基板1010上的发光基板1086，则与使用配置一个或者几个发光二极管的发光基板的情况相比，能得到以下的效果。首先，一个一个发光二极管的发光面积小，并且由于它们分散于基板上，所以伴随发光的热的产生密度小，并且，能变得均等。另一方面，由于通常的发光二极管的发光面积大（也有时会达到1mm2），所以伴随发光的热的产生密度大，发光层变为高温，对发光效率、可靠性会给予影响。与此相对地，如本实施方式的照明装置那样，通过将许多微小的发光二极管配置于基板上，从而能提高发光效率，使可靠性提高。
作为本实施方式的具备许多微小的发光二极管的照明装置，是使用将前述的实施方式的微小物体配置于基板上的方法或者排列装置而制造的，因此，能使上述微小物体的朝向（极性）一致地进行配置。因此，能利用直流驱动使全部的发光二极管高效地发光。在不能使发光二极管的朝向（极性）一致地进行排列的以往的方法中，约一半的微小的发光二极管不会发光。
进而，由于本实施方式的照明装置是使用本发明的将微小物体排列于基板上的方法或者排列装置来制造的，所以具备用于配置的工艺成本非常低的优点。
（第十三实施方式）　
接下来，说明作为本发明的第十三实施方式的显示装置。该显示装置涉及使用上述的实施方式的将微小物体配置于基板上的方法或者上述的实施方式的排列装置来制造的显示装置，使用图57进行说明。
图57表示作为本实施方式的LED显示器的1个像素的电路。该LED显示器是使用上述的将微小物体配置于基板上的方法或者排列装置来制造的，作为发光元件，例如，能使用第三、第五实施方式所述的微小物体320、520。
该LED显示器是有源矩阵寻址方式，选择电压脉冲被提供到行地址线X1，数据信号被送到列地址线Y1。当上述选择电压脉冲被输入到晶体管T1的栅极，使晶体管T1导通时，上述数据信号从晶体管T1的源极传递到漏极，上述数据信号作为电压存储到电容器C中。晶体管T2用于进行像素LED（能使用微小物体320或者520）1120的驱动，像素LED1120经由上述晶体管T2连接于电源Vs。从而，通过利用来自晶体管T1的数据信号使晶体管T2导通，从而像素LED1120由上述电源Vs进行驱动。
该实施方式的LED显示器中如图57所示的1个像素排列为矩阵状。该排列为矩阵状的各像素的像素LED1120与晶体管T1、T2形成于基板上。
为了制造该实施方式的LED显示器，例如，只要进行以下那样的顺序即可。首先，使用通常的TFT形成顺序将晶体管T1、T2形成于玻璃等的基板上。接下来，形成用于将成为像素LED1120的微小的发光二极管配置于形成有TFT的基板上的、第一电极以及第二电极。接下来，使用前述的第三或者第五实施方式所述的方法，在上述基板上的上述第一、第二电极对置的预先确定的位置以预先确定的朝向配置上述微小的发光二极管。其后，进行上部布线工序，将上述微小的发光二极管连接于晶体管T2的漏极和接地线。
本实施方式的显示装置使用将上述的实施方式所述的微小物体配置于基板上的方法或者排列装置而制造。将上述的实施方式所述的微小物体配置于基板上的方法或者排列装置由于能将上述微小物体以预先确定的朝向配置于上述基板上的预先确定的位置，所以适合于制造本实施方式的显示装置。
进而，本实施方式的显示装置由于使用本发明的将微小物体配置于基板上的方法或者使用排列装置而制造，所以具备用于进行配置的工艺非常低成本的优点。
此外，本实施方式的显示装置按该像素的每一个来配置微小的发光二极管，该微小的发光二极管能利用在上述的第三实施方式中参照图20A～图20F说明那样的方法来形成。在该形成方法中，如从图20A～图20F明显可知，能使生长发光二极管的基板面积每一个平均的发光面积非常大，例如能成为平面的外延生长的情况的10倍。即，为了得到相同的发光量能将基板的块数做成1／10，能大幅地降低制造成本。因此，本实施方式的显示装置也是与通常的将LED配置于各像素的情况相比，能大幅地降低制造成本。
附图标记说明
A、B、C、D、E、F　对置的部位；105　交流电源；110、210、310、410、510　基板；111、211、311、411、511　第一电极；112、212、312、412、512　第二电极；111A、112A、211A、212A、311A、312A、411A、412A、511A、512A　对置部分；120、220、220A、220B、320、420、520、620　微小物体；121、221、321、421、521、621　流体；130、244　表侧层；131、249　背侧层；140、240、440　SOI基板；141、241、441　硅基板；142、242、442　BOX层；143、243、443　SOI层；144、244、444　氮化硅膜；145、245、445　n型杂质区域；146、246、446　p型杂质区域；220A-1、220B-1　一端部（头部）；220A-2、220B-2　另一端部（脚部）；340　GaN基板；342、542　n型GaN核；343、543　InGaN壳；344、544　p型GaN壳；345、545　铁素体壳；448　铁素体层；514　S极部；515　N极部；516　强磁性体图案；610、961　透明的基板；619　非晶硅膜；650、974　光掩模；651　不透明部；652　透明部；655、973　光源；700、800、900、1500　排列装置；760、860、960、1560　支架；761、861、1561　基板；762、862、1562　第一电极焊盘；763、863、1563　第二电极焊盘；764、864、964、1564　罩体；765、865、965　交流电源；766、866、966、1566　第一电压施加引脚；767、867、967、1567　第二电压施加引脚；768、868、968、1568　储存器；769、869、969、1569　流体；770、870、970、1570　阀；771、871、971、1571　管；872　外部磁场施加装置；1000　LED灯泡；1081　灯头；1082　散热部；1083　透光部；1084　发光装置；1085　散热板；1086　发光基板；1010　基板；1011　第一电极；1012　第二电极；1020　发光二极管；1042　n型GaN核；1046　壳；1050　层间绝缘膜；1051、1052　金属布线；G　形成有线圈的部位；H　磁场；1410　基板；1411　第一布线；1412　第二布线；1417　接触；1418　基板基部；1419　层间绝缘膜；1420　微小物体；1421　流体；1444　氮化硅膜；1445　n型杂质区域；1446　p型杂质区域；1448　铁素体层；1565　直流电源。

Claims (18)

1.一种微小物体的配置方法，其特征在于，具备：
基板准备工序，准备规定有配置微小物体（120、220、320、420、520、620、1420）的位置（A、B、C、D、E、F、G）的基板（110、210、310、410、510、610、1410）；
流体导入工序，将包含上述微小物体（120、220、320、420、520、620、1420）的流体（121、221、321、421、521、621、1420）导入到上述基板（110、210、310、410、510、610、1410）上；以及
微小物体配置工序，利用电磁力将导入到上述基板（110、210、310、410、510、610、1410）上的流体中包含的上述微小物体（120、220、320、420、520、620、1420），配置成在上述基板（110、210、310、410、510、610、1410）上预先确定的位置而且为预先确定的朝向，
上述微小物体（120、220、320、420、520、620、1420）具有物理性质或形状的至少一方互不相同的多个部分（130、131、220B-1、220B-2、244、249、342、345、444、445、542、545、1444、1445），
进而，上述微小物体（120、220、320、420、520、620、1420）和上述基板（110、210、310、410、510、610、1410）中的至少上述微小物体（120、220、320、420、520、620、1420）具有如下的取向构造（130、131、211A、212A、220B-1、220B-2、244、249、345、448、515、516、545、1411A、1412A、1448），即，该取向构造用于将由上述物理性质或形状的至少一方互不相同的多个部分（130、131、220B-1、220B-2、244、249、342、345、444、445、542、545、1444、1445）相对于上述基板（110、210、310、410、510、610、1410）的配置所规定的上述微小物体（120、220、320、420、520、620、1420）的朝向，配置成在上述基板（110、210、310、410、510、610、1410）上预先确定的朝向。
2.根据权利要求1所述的微小物体的配置方法，其特征在于，
在上述基板准备工序中，准备预先形成有第一电极（111、211）和第二电极（112、212）的基板（110、210），
在上述微小物体配置工序中，通过在形成于上述基板（110、210）的上述第一电极（111、211）与第二电极（112、212）之间施加电压，从而将上述微小物体（120、220）配置成在由上述第一电极（111、211）与第二电极（112、212）对置的部位（A、B）预先确定的位置而且为预先确定的朝向。
3.根据权利要求1所述的微小物体的配置方法，其特征在于，
上述基板是透明基板（610），在上述透明基板（610）的一个面形成有半导体膜（619），
在上述基板准备工序中，
通过使入射区域被设定成某种图案的光入射到上述透明基板（610）的另一个面，在上述光入射期间，使上述光入射的部分的上述半导体膜（619）有选择地低电阻化，从而将上述有选择地低电阻化后的上述半导体膜（619）作为第一电极（611）和第二电极（612）形成于上述基板，
在上述微小物体配置工序中，通过在形成于上述基板（610）的上述第一电极（611）与第二电极（612）之间施加电压，从而将上述微小物体（620）配置成在由上述第一电极（611）与第二电极（612）对置的部位（F）预先确定的位置而且为预先确定的朝向。
4.根据权利要求1所述的微小物体的配置方法，其特征在于，
上述微小物体（520）具有进行了磁化的强磁性体（545），
上述基板（510）具有磁场产生部（516），
上述强磁性体（545）构成上述微小物体（520）的取向构造并且上述磁场产生部（516）构成上述基板的取向构造，
在上述微小物体配置工序中，利用上述磁场产生部（516）所产生的磁场，将上述微小物体（520）配置成在由上述磁场产生部（516）产生磁场的部位规定的预先确定的位置而且为预先确定的朝向。
5.根据权利要求1至3的任一项所述的微小物体的配置方法，其特征在于，
上述微小物体（120、220B）具有介电常数互不相同的表侧的部分（130、244）和背侧的部分（131、249），
上述表侧的部分（130、244）和背侧的部分（131、249）构成上述取向构造。
6.根据权利要求5所述的微小物体的配置方法，其特征在于，上述微小物体（120、220B）的上述表侧的部分（130、244）和背侧的部分（131、249）中，一方的部分（131、249）的材质为金属，另一方的部分（130、244）的材质为半导体。
7.根据权利要求5所述的微小物体的配置方法，其特征在于，上述微小物体（120、220B）的上述表侧的部分（130、244）和背侧的部分（131、249）中，一方的部分（131、249）的材质为半导体，另一方的部分（130、244）的材质为电介质。
8.根据权利要求1至3的任一项所述的微小物体的配置方法，其特征在于，
上述微小物体（220A、220B）具有与上述预先确定的位置处的上述第一电极（211）和第二电极（212）分别对应的、互不相同尺寸的2个部分（220A-1、220A-2、220B-1、220B-2），
上述基板（210）中，在上述第一电极（211）和第二电极（212）对置的部位（B）上述第一电极（211）的对置部分（211A）与上述第二电极（212）的对置部分（212A）对置，并且，上述第一电极（211）的对置部分（211A）的宽度尺寸与上述第二电极（212）的对置部分（212A）的宽度尺寸不同，
上述微小物体（220A、220B）的上述互不相同尺寸的2个部分（220A-1、220A-2、220B-1、220B-2）构成上述微小物体（220A、220B）的取向构造，
相互宽度尺寸不同的上述第一电极（211）的对置部分（211A）和上述第二电极（212）的对置部分（212A）构成上述基板（210）的取向构造。
9.根据权利要求1至3的任一项所述的微小物体的配置方法，其特征在于，
上述微小物体（220B）具有介电常数互不相同的表侧的部分（244）和背侧的部分（249），而且，具有与上述预先确定的位置处的上述第一电极（211）和第二电极（212）分别对应的、互不相同尺寸的2个部分（220B-1、220B-2），
上述基板（210）中，在上述第一电极（211）和第二电极（212）对置的部位（B）上述第一电极（211）的对置部分（211A）与上述第二电极（212）的对置部分（212A）对置，并且，上述第一电极（211）的对置部分（211A）的宽度尺寸与上述第二电极（212）的对置部分（212A）的宽度尺寸不同，
上述微小物体（220B）的上述介电常数互不相同的表侧的部分（244）、背侧的部分（249）、以及上述互不相同尺寸的2个部分（220B-1、220B-2）构成上述微小物体（220B）的取向构造，
相互宽度尺寸不同的上述第一电极（211）的对置部分（211A）和上述第二电极（212）的对置部分（212A）构成上述基板（210）的取向构造。
10.根据权利要求5至9的任一项所述的微小物体的配置方法，其特征在于，
在上述微小物体配置工序中，
使导入到上述基板（110、210、310、610、1410）上的包含上述微小物体的流体（121、221、321、421、621、1420）相对于上述基板（110、210、310、610、1410）流动。
11.根据权利要求1至3的任一项所述的微小物体的配置方法，其特征在于，
上述微小物体（320、420）所具有的取向构造是上述微小物体（320、420）具备进行了磁化的强磁性体（345、488），
在上述微小物体配置工序中，利用外部磁场（M1、M4）使上述微小物体（320、420）一致为上述预先确定的朝向。
12.根据权利要求11所述的微小物体的配置方法，其特征在于，上述外部磁场（M1）为相对于上述基板（310）的表面大致平行的朝向。
13.根据权利要求11所述的微小物体的配置方法，其特征在于，上述外部磁场（M4）为相对于上述基板（410）的表面大致垂直的朝向。
14.根据权利要求1至3的任一项所述的微小物体的配置方法，其特征在于，
上述微小物体（520）所具有的取向构造是上述微小物体（520）具备进行了磁化的强磁性体（545），
上述基板（510）也具有取向构造，该基板（510）的取向构造是形成有与上述基板（510）上的上述预先确定的位置（E）相对应地进行了磁化的强磁性体（516）。
15.根据权利要求1至14的任一项所述的微小物体的配置方法，其特征在于，在上述基板（110、210、310、410、510、610、1410）上规定有多个上述预先确定的位置（A、B、C、D、E、F、G），在上述基板（110、210、310、410、510、610、1410）上配置多个上述微小物体（120、220、320、420、520、620、1420）。
16.一种排列装置，其是使用权利要求1至15的任一项所述的微小物体的配置方法在上述基板上配置上述微小物体的排列装置（700、800、900、1500），上述排列装置具备：
流体导入部（768、868、968、1569），将包含上述微小物体的流体（769、869、969、1569）导入到上述基板（761、861、961、1561）上；以及
电磁力施加部（765、766、767、865、866、867、872、965、966、967、1565、1566、1567），对上述基板（761、869、961、1561）施加电磁力。
17.一种照明装置，其是使用权利要求15所述的微小物体的配置方法来制造的，上述微小物体是发光二极管（1020）。
18.一种显示装置，其是使用权利要求15所述的微小物体的配置方法来制造的，上述微小物体是发光二极管（1120）。
CN201180034607.6A 2010-07-14 2011-06-14 微小物体的配置方法、排列装置、照明装置以及显示装置 Expired - Fee Related CN102971873B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010159622 2010-07-14
JP2010-159622 2010-07-14
PCT/JP2011/063558 WO2012008253A1 (ja) 2010-07-14 2011-06-14 微細な物体の配置方法、配列装置、照明装置および表示装置

Publications (2)

Publication Number Publication Date
CN102971873A true CN102971873A (zh) 2013-03-13
CN102971873B CN102971873B (zh) 2016-10-26

Family

ID=45469263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180034607.6A Expired - Fee Related CN102971873B (zh) 2010-07-14 2011-06-14 微小物体的配置方法、排列装置、照明装置以及显示装置

Country Status (6)

Country Link
US (1) US9181630B2 (zh)
JP (1) JPWO2012008253A1 (zh)
KR (1) KR20130033450A (zh)
CN (1) CN102971873B (zh)
TW (1) TW201243471A (zh)
WO (1) WO2012008253A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492489A (zh) * 2018-04-19 2020-08-04 Lg电子株式会社 半导体发光元件的自组装装置及方法
CN111492488A (zh) * 2018-04-19 2020-08-04 Lg电子株式会社 使用半导体发光元件的显示装置及其制造方法
CN111684601A (zh) * 2018-02-01 2020-09-18 Lg电子株式会社 利用半导体发光元件的显示装置及其制造方法
CN112585771A (zh) * 2018-08-24 2021-03-30 三星显示有限公司 发光装置、包括其的显示装置及用于制造显示装置的方法
CN113436546A (zh) * 2016-07-11 2021-09-24 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法
CN113725251A (zh) * 2021-08-30 2021-11-30 上海天马微电子有限公司 驱动基板和显示面板

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
JP2014075550A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光照射装置
US9653037B2 (en) * 2012-10-17 2017-05-16 Sharp Kabushiki Kaisha Optical device and display device provided with same
US8928014B2 (en) * 2013-03-15 2015-01-06 Cooledge Lighting Inc. Stress relief for array-based electronic devices
JP6363846B2 (ja) * 2014-02-12 2018-07-25 スタンレー電気株式会社 半導体発光装置、実装基板、及び、半導体発光装置の製造方法
JP6334945B2 (ja) * 2014-02-17 2018-05-30 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
CN111599832B (zh) * 2014-06-23 2023-03-24 晶元光电股份有限公司 光电元件及其制造方法
JP2016018966A (ja) * 2014-07-11 2016-02-01 スタンレー電気株式会社 半導体光学素子、及び、素子分散溶液
TWI589031B (zh) * 2014-10-20 2017-06-21 Playnitride Inc Light-emitting device transfer method
KR102249645B1 (ko) * 2014-11-05 2021-05-10 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
US9935136B2 (en) * 2015-11-27 2018-04-03 Innolux Corporation Manufacturing method of display with lighting devices
JP2019190829A (ja) * 2016-08-31 2019-10-31 シャープ株式会社 ナノファイバーセンサ
DE102016116353A1 (de) * 2016-09-01 2018-03-01 Osram Opto Semiconductors Gmbh Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil
JP7224285B2 (ja) * 2016-12-09 2023-02-17 ルミレッズ ホールディング ベーフェー Ｌｅｄキャリアアセンブリを製造する方法
TWI647810B (zh) * 2017-10-13 2019-01-11 行家光電股份有限公司 微元件之巨量排列方法及系統
EP3471134A1 (en) 2017-10-13 2019-04-17 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102458006B1 (ko) * 2018-01-03 2022-10-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR102493479B1 (ko) 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
US10607515B2 (en) * 2018-04-19 2020-03-31 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same
EP3731276B1 (en) * 2018-04-19 2023-11-01 LG Electronics Inc. Apparatus and method for self-assembling of semiconductor light-emitting element
EP3817036A4 (en) * 2018-06-27 2022-03-23 Samsung Display Co., Ltd. ELECTROLUMINESCENT DISPLAY DEVICE MANUFACTURING APPARATUS
KR102627216B1 (ko) * 2018-09-14 2024-01-23 삼성디스플레이 주식회사 발광 표시 장치의 제조 장치
KR102630588B1 (ko) * 2018-09-21 2024-01-31 삼성디스플레이 주식회사 발광 표시 장치의 제조 장치 및 제조 방법
KR102116728B1 (ko) * 2018-10-25 2020-05-29 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법
KR102160048B1 (ko) * 2018-10-30 2020-09-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법
KR102592426B1 (ko) * 2019-01-02 2023-10-23 삼성디스플레이 주식회사 잉크젯 프린팅 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
KR20200088959A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
CN109728023B (zh) * 2019-01-18 2021-01-22 京东方科技集团股份有限公司 背板、显示装置及制备方法
KR20200099037A (ko) * 2019-02-13 2020-08-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026661A (ko) * 2019-02-20 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102206782B1 (ko) * 2019-03-04 2021-01-25 엘지전자 주식회사 디스플레이 장치
KR102662908B1 (ko) * 2019-04-16 2024-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200129244A (ko) * 2019-05-07 2020-11-18 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11322645B1 (en) * 2019-05-24 2022-05-03 Innolux Corporation Electronic device and manufacturing method thereof
EP3985733A4 (en) * 2019-06-11 2023-01-11 LG Electronics Inc. DISPLAY DEVICE WITH MICRO-LED AND MANUFACTURING METHOD THEREOF
KR20200026673A (ko) * 2019-06-11 2020-03-11 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200026676A (ko) * 2019-06-18 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20200026678A (ko) * 2019-06-20 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR102173349B1 (ko) * 2019-06-28 2020-11-03 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
US20220415859A1 (en) * 2019-07-01 2022-12-29 Lg Electronics Inc. Display device using micro led, and manufacturing method therefor
KR20190099149A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102190064B1 (ko) * 2019-08-23 2020-12-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190106885A (ko) * 2019-08-28 2019-09-18 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026760A (ko) * 2019-09-09 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
JP6842783B1 (ja) * 2019-10-31 2021-03-17 アルディーテック株式会社 マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
KR20200026779A (ko) * 2019-12-11 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026778A (ko) * 2019-12-11 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200005516A (ko) * 2019-12-26 2020-01-15 엘지전자 주식회사 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법
KR20200026838A (ko) * 2020-01-08 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020106132A2 (ko) * 2020-03-20 2020-05-28 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20210151285A (ko) * 2020-06-04 2021-12-14 삼성디스플레이 주식회사 표시 장치
JP6886213B1 (ja) * 2020-06-20 2021-06-16 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
KR20220083939A (ko) * 2020-12-11 2022-06-21 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치
KR102495876B1 (ko) * 2021-06-21 2023-02-06 알씨텍 주식회사 전사용기판에 엘이디 마이크로칩을 정렬하는 방법 및 이를 위한 정렬장치
KR102495877B1 (ko) * 2021-06-21 2023-02-06 알씨텍 주식회사 전사용기판에 엘이디 마이크로칩을 정렬하는 방법 및 이를 위한 정렬장치
CN113905561B (zh) * 2021-10-11 2023-02-24 Oppo广东移动通信有限公司 具有纹理图案的壳体及其加工方法、电子设备
KR102541515B1 (ko) * 2021-10-26 2023-06-07 국민대학교산학협력단 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리
WO2023157987A1 (ko) * 2022-02-17 2023-08-24 엘지전자 주식회사 디스플레이 장치의 제조 장치
WO2023171832A1 (ko) * 2022-03-10 2023-09-14 엘지전자 주식회사 디스플레이 장치
WO2023247397A1 (en) * 2022-06-23 2023-12-28 Ams-Osram International Gmbh Method for processing an optoelectronic arrangement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
WO1996041372A1 (en) * 1995-06-07 1996-12-19 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JP2004131363A (ja) * 2002-08-16 2004-04-30 National Institute For Materials Science 単結晶粒子が配向されたセラミックス高次構造体の製造方法
US20050009303A1 (en) * 2000-09-12 2005-01-13 Schatz Kenneth David Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US20060009132A1 (en) * 2003-03-04 2006-01-12 Bennett Doyle E Chemical mechanical polishing apparatus with non-conductive elements
JP2007158117A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
US20070228421A1 (en) * 2005-12-06 2007-10-04 Shunsuke Shioya Semiconductor device using semiconductor nanowire and display apparatus and image pick-up apparatus using the same
WO2008060455A2 (en) * 2006-11-09 2008-05-22 Nanosys, Inc. Methods for nanowire alignment and deposition

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439416A (en) * 1966-02-03 1969-04-22 Gen Telephone & Elect Method and apparatus for fabricating an array of discrete elements
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6049974A (en) * 1998-04-29 2000-04-18 National Semiconductor Corporation Magnetic alignment apparatus and method for self-alignment between a die and a substrate
US6536106B1 (en) 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
FR2817266B1 (fr) * 2000-11-29 2004-01-16 Commissariat Energie Atomique Micro reseau statique de sondes biologiques ou chimiques, immobilisees sur un support par attraction magnetique
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US20050282307A1 (en) * 2004-06-21 2005-12-22 Daniels John J Particulate for organic and inorganic light active devices and methods for fabricating the same
US20060051517A1 (en) * 2004-09-03 2006-03-09 Eastman Kodak Company Thermally controlled fluidic self-assembly method and support
US7251882B2 (en) 2004-09-03 2007-08-07 Eastman Kodak Company Method for assembling micro-components to binding sites
US7365395B2 (en) * 2004-09-16 2008-04-29 Nanosys, Inc. Artificial dielectrics using nanostructures
US7615836B2 (en) * 2005-03-07 2009-11-10 Sensormatic Electronics Corporation Magnetic self-assembly for integrated circuit packages
US7662008B2 (en) * 2005-04-04 2010-02-16 Searete Llc Method of assembling displays on substrates
US7926176B2 (en) * 2005-10-19 2011-04-19 General Electric Company Methods for magnetically directed self assembly
US20070095667A1 (en) * 2005-10-27 2007-05-03 Applera Corporation Optoelectronic Separation of Biomolecules
WO2007062268A2 (en) * 2005-11-28 2007-05-31 University Of Florida Research Foundation, Inc. Method and structure for magnetically-directed, self-assembly of three-dimensional structures
JP2007184566A (ja) * 2005-12-06 2007-07-19 Canon Inc 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置
US7608877B2 (en) * 2005-12-06 2009-10-27 Canon Kabushiki Kaisha Circuit device having capacitor and field effect transistor, and display apparatus therewith
US20070155025A1 (en) * 2006-01-04 2007-07-05 Anping Zhang Nanowire structures and devices for use in large-area electronics and methods of making the same
KR100763894B1 (ko) * 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
TWI295101B (en) * 2006-03-29 2008-03-21 Advanced Analog Technology Inc Low voltage triggering silicon controlled rectifier and circuit thereof
JP4381428B2 (ja) * 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
CN101304059B (zh) * 2007-05-09 2010-09-08 富士迈半导体精密工业（上海）有限公司 发光二极管组件及发光二极管显示装置
US20110058126A1 (en) 2008-02-14 2011-03-10 Yasunobu Okada Semiconductor element, method of manufacturing fine structure arranging substrate, and display element
JP2012528020A (ja) 2009-05-26 2012-11-12 ナノシス・インク． ナノワイヤおよび他のデバイスの電場沈着のための方法およびシステム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
WO1996041372A1 (en) * 1995-06-07 1996-12-19 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US20050009303A1 (en) * 2000-09-12 2005-01-13 Schatz Kenneth David Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
JP2004131363A (ja) * 2002-08-16 2004-04-30 National Institute For Materials Science 単結晶粒子が配向されたセラミックス高次構造体の製造方法
US20060009132A1 (en) * 2003-03-04 2006-01-12 Bennett Doyle E Chemical mechanical polishing apparatus with non-conductive elements
JP2007158117A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
US20070228421A1 (en) * 2005-12-06 2007-10-04 Shunsuke Shioya Semiconductor device using semiconductor nanowire and display apparatus and image pick-up apparatus using the same
WO2008060455A2 (en) * 2006-11-09 2008-05-22 Nanosys, Inc. Methods for nanowire alignment and deposition

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113436546A (zh) * 2016-07-11 2021-09-24 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法
CN113436545A (zh) * 2016-07-11 2021-09-24 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法
US11462526B2 (en) 2016-07-11 2022-10-04 Samsung Display Co., Ltd. Pixel structure with improved alignment, and display apparatus including the pixel structure
CN111684601B (zh) * 2018-02-01 2023-11-24 Lg电子株式会社 利用半导体发光元件的显示装置及其制造方法
CN111684601A (zh) * 2018-02-01 2020-09-18 Lg电子株式会社 利用半导体发光元件的显示装置及其制造方法
CN111492488A (zh) * 2018-04-19 2020-08-04 Lg电子株式会社 使用半导体发光元件的显示装置及其制造方法
CN111492489A (zh) * 2018-04-19 2020-08-04 Lg电子株式会社 半导体发光元件的自组装装置及方法
CN111492488B (zh) * 2018-04-19 2023-11-24 Lg电子株式会社 使用半导体发光元件的显示装置及其制造方法
CN111492489B (zh) * 2018-04-19 2023-08-25 Lg电子株式会社 半导体发光元件的自组装装置及方法
CN112585771A (zh) * 2018-08-24 2021-03-30 三星显示有限公司 发光装置、包括其的显示装置及用于制造显示装置的方法
US12002905B2 (en) 2018-08-24 2024-06-04 Samsung Display Co., Ltd. Light emitting element, display device including the same, and method for manufacturing the display device
CN112585771B (zh) * 2018-08-24 2024-06-07 三星显示有限公司 发光元件、包括其的显示装置及用于制造显示装置的方法
CN113725251A (zh) * 2021-08-30 2021-11-30 上海天马微电子有限公司 驱动基板和显示面板
CN113725251B (zh) * 2021-08-30 2024-04-09 上海天马微电子有限公司 驱动基板和显示面板

Also Published As

Publication number Publication date
KR20130033450A (ko) 2013-04-03
US9181630B2 (en) 2015-11-10
WO2012008253A1 (ja) 2012-01-19
TW201243471A (en) 2012-11-01
CN102971873B (zh) 2016-10-26
JPWO2012008253A1 (ja) 2013-09-09
US20130168708A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
CN102971873A (zh) 微小物体的配置方法、排列装置、照明装置以及显示装置
CN102042540B (zh) 发光装置及其制造方法
US20210151424A1 (en) Display including nanoscale led module
JP7003032B2 (ja) 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
CN103190004A (zh) 发光元件及其制造方法、发光装置的制造方法、照明装置、背光灯、显示装置以及二极管
CN107509284A (zh) 像素结构和包括其的显示装置
CN107210350A (zh) 用于水平排列组件的超小型发光二极管元件、其制造方法及包括其的水平排列组件
TWI486995B (zh) 利用電場施加器之組織建構用的系統及方法
RU2010140357A (ru) Способ формирования структуры с магнитным туннельным переходом
CN107665904A (zh) 电致发光显示装置
JP2008260073A (ja) 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
JP4996660B2 (ja) 発光装置およびその製造方法
US20230084381A1 (en) Display device using semiconductor light-emitting devices
TW201249250A (en) Light emitting device, method for manufacturing light emitting device, lighting device, backlight, and display device
Wang et al. Alternating current electroluminescence from GaN-based nanorod light-emitting diodes
CN109671670A (zh) 微元件的巨量排列方法及系统
KR20200013565A (ko) 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템
KR20110098937A (ko) 집적 지연 구조를 갖는 ｏｌｅｄ
CN107146843A (zh) 热电产生器
Wang et al. A resonantly driven, electroluminescent metal oxide semiconductor capacitor with high power efficiency
US20220359257A1 (en) Substrate for manufacturing display device and method for manufacturing display device
CN206742245U (zh) 一种双向对称的tvs二极管
TW200807698A (en) Buried floating gate non-volatile EEPROM memory cell device and method of marking the same
US20090020522A1 (en) Micro-heaters and methods for manufacturing the same
CN109817770A (zh) 一种利用局部应力制备二维柔性发光阵列的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161026