CN206742245U - 一种双向对称的tvs二极管 - Google Patents
一种双向对称的tvs二极管 Download PDFInfo
- Publication number
- CN206742245U CN206742245U CN201720267536.9U CN201720267536U CN206742245U CN 206742245 U CN206742245 U CN 206742245U CN 201720267536 U CN201720267536 U CN 201720267536U CN 206742245 U CN206742245 U CN 206742245U
- Authority
- CN
- China
- Prior art keywords
- epitaxial layers
- injection regions
- tvs diode
- directional symmetrical
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种双向对称的TVS二极管，包括：P+衬底；N‑外延层，形成于所述P+衬底上；P阱区，形成于所述N‑外延层中；P+注入区，形成于所述P阱区中；两个N+注入区，每个所述N+注入区均形成于所述P+注入区中；多个沟槽，每个所述沟槽均形成于所述N‑外延层中；氧化层，形成于所述N‑外延层上；金属层，形成于所述氧化层上。本实用新型结构简单，能够轻松实现TVS双向对称，避免被保护器件的损坏，成本低廉，采用沟槽进行隔离，减小芯片面积，便于封装。
Description
技术领域
本实用新型涉及一种TVS二极管，尤其涉及一种双向对称的TVS二极管。
背景技术
如今以TVS（Transient Voltage Suppressor，瞬态电压抑制器）为代表的保护器件在生活中的应用越来越广泛，各种I/O接口都有它的身影。集成电路的工作环境是多样的，在交流环境中，就必须TVS二极管是双向对称的，否则被保护器件仍会被损坏。
传统的双向对称的TVS二极管多采用N衬底1加P外延2加N+注入区域3，相互叠加的一种NPN结构，如图1所示。根据工作电压的不同，可以调节N+注入区域3的深度、P外延2的厚度以及P外延2的电阻率来实现。但是这种结构在现实中由于受到太多干扰因素，很难做到完全的对称。
实用新型内容
本实用新型克服了现有技术的不足，提供一种结构简单的双向对称的TVS二极管。
为达到上述目的，本实用新型采用的技术方案为：一种双向对称的TVS二极管，包括：
P+衬底；
N-外延层，形成于所述P+衬底上；
P阱区，形成于所述N-外延层中；
P+注入区，形成于所述P阱区中；
两个N+注入区，每个所述N+注入区均形成于所述P+注入区中；
多个沟槽，每个所述沟槽均形成于所述N-外延层中并延伸至所述P+衬底中；
氧化层，形成于所述N-外延层上；
金属层，形成于所述氧化层上。
本实用新型一个较佳实施例中，一种双向对称的TVS二极管进一步包括所述P+衬底的电阻率为0.014-0.020ohm.cm。
本实用新型一个较佳实施例中，一种双向对称的TVS二极管进一步包括所述N-外延层的电阻率为150ohm.cm，所述N-外延层的厚度为7.3μm。
本实用新型一个较佳实施例中，一种双向对称的TVS二极管进一步包括所述P+注入区的深度为1.5μm。
本实用新型一个较佳实施例中，一种双向对称的TVS二极管进一步包括所述沟槽的深度为7.5μm。
本实用新型一个较佳实施例中，一种双向对称的TVS二极管进一步包括所述氧化层的厚度为2μm。
本实用新型解决了背景技术中存在的缺陷，本实用新型结构简单，能够轻松实现TVS双向对称，避免被保护器件的损坏，成本低廉，采用沟槽进行隔离，减小芯片面积，便于封装。
附图说明
下面结合附图和实施例对本实用新型进一步说明。
图1是本实用新型的优选实施例的结构示意图；
图2是本实用新型的优选实施例的等效电路图；
图中：4、P+衬底，5、N-外延层，6、P阱区，8、P+注入区，10、N+注入区，12、沟槽，14、氧化层，16、金属层。
具体实施方式
现在结合附图和实施例对本实用新型作进一步详细的说明，这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
如图1所示，一种双向对称的TVS二极管，包括P+衬底4、N-外延层5、P阱区6、P+注入区8、两个N+注入区10、多个沟槽12、氧化层14和金属层16。
P+衬底4，其为P型衬底，优选P+衬底4为<100>晶向，电阻率为0.014-0.020ohm.cm。
N-外延层5，形成于P+衬底4上。优选N-外延层5的电阻率为150ohm.cm，N-外延层5的厚度为7.3μm。
P阱区6，形成于N-外延层5中。优选P阱区6通过往N-外延层5中注入5e14离子/c㎡、80KeV的硼原子而形成，由于N-外延层5的电阻率很高，因此P阱区6与N-外延层5所形成的PN结的击穿电压很大，约70V。
P+注入区8，形成于P阱区6中。优选P+注入区8通过往P阱区6中注入1e14离子/c㎡、70KeV的硼原子而形成，对P阱区6里面的杂质浓度起到调节作用，P+注入区8的深度约为1.5μm。
两个N+注入区10，每个N+注入区10均形成于P+注入区8中。优选N+注入区10通过往P+注入区8注入4.5e15离子/c㎡、60KeV的磷原子而形成。两个N+注入区10与P+注入区8中间部分形成了两个背靠背的二极管D1，这两个二极管D1击穿电压相等，均为6V，横向对称。
多个沟槽12，每个沟槽12均形成于N-外延层5中并延伸至P+衬底4中。优选沟槽12通过在硅上刻深槽，然后在深槽内填充二氧化硅，用于隔离，占用芯片面积小。进一步优选沟槽12的深度为7.5μm。
氧化层14，形成于N-外延层5上，作为接触孔光刻刻蚀的介质层。进一步优选通过光刻在氧化层14内对应两个N+注入区10位置开接触孔。优选氧化层14的厚度为2μm。
金属层16，形成于氧化层14上。优选金属层16由4μmAlSiCu和300Å的TiN构成，其中Å指的是埃米，4μm的AlSiCu保证了后续封装打铜线的金属硬度，300Å的TiN主要是为了减小金属层光刻时的驻波效应，因为金属层较厚，光刻需要3μm的光刻胶，在光刻胶曝光过程中，透射光与反射光会发生干涉，因此在光刻胶显影后，侧壁会产生波浪状的不平整，这种现象就被称为驻波效应，通过引入TiN可以有效减小这种现象。
该TVS二极管的等效电路图如图2所示，两个D1横向对称，通过金属层16引出两个电极。
以上依据本实用新型的理想实施例为启示，通过上述的说明内容，相关人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定技术性范围。
Claims (6)
1.一种双向对称的TVS二极管，其特征在于，包括：
P+衬底；
N-外延层，形成于所述P+衬底上；
P阱区，形成于所述N-外延层中；
P+注入区，形成于所述P阱区中；
两个N+注入区，每个所述N+注入区均形成于所述P+注入区中；
多个沟槽，每个所述沟槽均形成于所述N-外延层中并延伸至所述P+衬底中；
氧化层，形成于所述N-外延层上；
金属层，形成于所述氧化层上。
2.根据权利要求1所述的一种双向对称的TVS二极管，其特征在于：所述P+衬底的电阻率为0.014-0.020ohm.cm。
3.根据权利要求1所述的一种双向对称的TVS二极管，其特征在于：所述N-外延层的电阻率为150ohm.cm，所述N-外延层的厚度为7.3μm。
4.根据权利要求1所述的一种双向对称的TVS二极管，其特征在于：所述P+注入区的深度为1.5μm。
5.根据权利要求1所述的一种双向对称的TVS二极管，其特征在于：所述沟槽的深度为7.5μm。
6.根据权利要求1所述的一种双向对称的TVS二极管，其特征在于：所述氧化层的厚度为2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720267536.9U CN206742245U (zh) | 2017-03-20 | 2017-03-20 | 一种双向对称的tvs二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720267536.9U CN206742245U (zh) | 2017-03-20 | 2017-03-20 | 一种双向对称的tvs二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206742245U true CN206742245U (zh) | 2017-12-12 |
Family
ID=60556783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720267536.9U Active CN206742245U (zh) | 2017-03-20 | 2017-03-20 | 一种双向对称的tvs二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206742245U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417534A (zh) * | 2018-03-27 | 2018-08-17 | 于洋 | 一种功率元件的保护器件及其制作方法 |
| CN109037351A (zh) * | 2018-08-07 | 2018-12-18 | 深圳市南硕明泰科技有限公司 | 一种瞬态电压抑制器及其制作方法 |
-
2017
- 2017-03-20 CN CN201720267536.9U patent/CN206742245U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417534A (zh) * | 2018-03-27 | 2018-08-17 | 于洋 | 一种功率元件的保护器件及其制作方法 |
| CN108417534B (zh) * | 2018-03-27 | 2020-09-04 | 南京恒众信息科技有限公司 | 一种功率元件的保护器件及其制作方法 |
| CN109037351A (zh) * | 2018-08-07 | 2018-12-18 | 深圳市南硕明泰科技有限公司 | 一种瞬态电压抑制器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106409825B (zh) | 在高阻衬底上形成的半导体器件和射频模块 | |
| US8049247B2 (en) | Asymmetric bidirectional silicon-controlled rectifier | |
| CN101847663B (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| TWI445161B (zh) | 半導體裝置及其製備方法 | |
| CN104851919B (zh) | 双向穿通半导体器件及其制造方法 | |
| US20060216913A1 (en) | Asymmetric bidirectional transient voltage suppressor and method of forming same | |
| JP6468631B2 (ja) | 積層保護デバイス及びその製造方法 | |
| CN106449633B (zh) | 瞬态电压抑制器及其制造方法 | |
| US10636815B2 (en) | Integrated circuit with resurf region biasing under buried insulator layers | |
| CN103811546B (zh) | 带面结型场效应管的ldmos复合管 | |
| TWI300617B (en) | Low substrate loss inductor | |
| CN104658889B (zh) | 两次沟槽型超级结器件的对准标记制造方法 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104112768B (zh) | 半导体装置及其终端区结构 | |
| CN206742245U (zh) | 一种双向对称的tvs二极管 | |
| CN104022162B (zh) | Bcd工艺中的隔离型横向齐纳二极管及其制造方法 | |
| TW201332020A (zh) | 溝槽蕭特基位障二極體及其製造方法 | |
| CN107393814A (zh) | 一种mos功率器件及其制备方法 | |
| CN1983626A (zh) | 半导体装置及其制造方法 | |
| KR101049797B1 (ko) | 고성능 과도전압 방호소자 및 그 제조방법 | |
| CN103972305B (zh) | 用于低压瞬态电压抑制二极管芯片的制造方法 | |
| US10177258B2 (en) | Semiconductor device comprising a diode and electrostatic discharge protection device | |
| CN110289257B (zh) | 一种双向增强型栅控可控硅静电保护器件及其制作方法 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| ITMI20072340A1 (it) | Regioni di guardia profonde migliorate per ridurre il latch-up in dispositivi elettronici |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |