CN104112768B - 半导体装置及其终端区结构 - Google Patents
半导体装置及其终端区结构 Download PDFInfo
- Publication number
- CN104112768B CN104112768B CN201410012832.5A CN201410012832A CN104112768B CN 104112768 B CN104112768 B CN 104112768B CN 201410012832 A CN201410012832 A CN 201410012832A CN 104112768 B CN104112768 B CN 104112768B
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- insulating barrier
- conductive material
- plural
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 154
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 210000001364 upper extremity Anatomy 0.000 description 14
- 230000005684 electric field Effects 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体装置的终端区结构，包含半导体层；复数沟槽，其形成在该半导体层的表面；连结沟槽，其形成在该半导体层的表面，用于连接该复数沟槽中相邻的两个沟槽；第一绝缘层，其形成在该复数沟槽、该连结沟槽、及该半导体层的表面；导电材料，其形成在该复数沟槽及该连结沟槽内；第二绝缘层，其覆盖该第一绝缘层的部分表面及该导电材料的部分表面；以及金属层，其覆盖该第二绝缘层的部分表面。
Description
技术领域
本发明涉及一种半导体装置及其终端区结构，特别涉及具有沟槽结构的半导体装置及其终端区结构。
背景技术
肖特基二极管(Schottky diode)是由金属与半导体接面所构成的半导体装置，且由于其启动电压较低且反应速度较快，目前广泛地应用在各种电子电路中，例如电源转换电路。传统的肖特基二极管结构包含高浓度掺杂的半导体基板，其材料通常为单晶硅；以及作为阴极区的半导体层，为具有与前述基板相同导电性的载子的较低浓度掺杂材料；并具有金属层或金属硅化物层形成于轻度掺杂的阴极区上，以形成肖特基能障(Schottkybarrier)并构成二极管的阳极。
肖特基二极管的特性为速度快，且仅需较低的正向偏压，即可有较大的顺向电流与较短的反向回复时间。然而，当反向偏压持续增加时，则会有较大的漏电流（取决于金属的功函数及半导体的掺杂浓度）。因此，公知技术的沟槽式肖特基能障二极管，便是通过在沟槽中填入多晶硅或金属以截止(pinch off)反向漏电流。
公知的沟槽式肖特基二极管，可参考美国专利公开US2010/0327288号的专利案。图1(a)为该案所公开的沟槽式肖特基二极管装置，包含：具有多沟渠结构11的半导体基板12；第一罩幕层13，其形成在该半导体基板12的表面上；闸极氧化层14，其形成在该多沟渠结构11的表面上，并且该闸极氧化层14凸出在该半导体基板12的表面；多晶硅结构15，其形成在该闸极氧化层14上，并且该多晶硅结构15凸出于该半导体基板12的表面；第二罩幕层16，其形成在该第一罩幕层13上与部分的该多晶硅结构15上；以及金属溅镀层17，其形成在该第二罩幕层16、该半导体基板12、该多晶硅结构15和该闸极氧化层14的部分表面上。
此外，图1(a)的沟槽式肖特基二极管，其制作过程包含：提供半导体基板(12)；在该半导体基板(12)上形成第一罩幕层(13)；根据该第一罩幕层(13)对该半导体基板(12)进行蚀刻，以在该半导体基板(12)中形成多沟渠结构(11)；在该多沟渠结构(11)的表面上形成闸极氧化层(14)；在该闸极氧化层(14)上与该第一罩幕层(13)上形成多晶硅结构(15)；对该多晶硅结构(15)进行蚀刻，以将该第一罩幕层(13)的顶面与部分侧面露出；在部分的该多晶硅结构(15)上与部分的该第一罩幕层(13)上形成第二罩幕层(16)，以将该半导体基板(12)、该多晶硅结构(15)和该闸极氧化层(14)的部分表面露出；在该第二罩幕层(16)上与该半导体基板(12)、该多晶硅结构(15)和该闸极氧化层(14)的部分表面上形成金属溅镀层(17)；以及对该金属溅镀层(17)进行蚀刻，以将该第二罩幕层(16)的部分表面露出等步骤。
然而，在公知沟槽式肖特基二极管的终端区内，复数沟槽中的多晶硅并未与金属层电连接，使得组件在反向操作时该复数沟槽都为电位浮动状态，无法延展并分散终端区电场分布，造成较强电场弯曲现象(electric field crowding)，因此无法有效地提高崩溃电压(breakdown voltage)，对于较高功率或电压的半导体装置而言仍有其应用上的限制。因此，如何设计并制作高崩溃电压、低反向漏电流的肖特基二极管，便成为亟待解决的课题。
发明内容
针对前述公知技术的不足，本发明提出一种连结沟槽结构，可广泛地应用在沟槽式的半导体装置。通过将复数沟槽中一部分或数个部分的相邻沟槽导通，半导体装置中的电场分布即随之改变，进而可改善其电流-电压特性。同样地，也可进一步通过改变连结沟槽的配置，来调整半导体装置的特性，使其适用于不同应用的需求。
本发明的一个技术方案为半导体装置的终端区结构，其中包含：半导体层；其形成在该半导体层表面的复数沟槽；形成在该半导体层的表面、用于连接该复数沟槽中相邻的第一沟槽及第二沟槽的第一连结沟槽；形成在该复数沟槽的表面、该连结沟槽的表面、及该半导体层未形成该复数沟槽或该连结沟槽的表面的第一绝缘层；形成并填满于表面具有该第一绝缘层的该复数沟槽及该第一连结沟槽内的导电材料（例如多晶硅或钨），该第一沟槽及该第二沟槽内所填充的该导电材料会通过该第一连结沟槽内所填充的该导电材料而导通；至少覆盖部分该第一绝缘层未接触该导电材料的表面及该导电材料未接触该第一绝缘层的表面的第二绝缘层；及至少覆盖该第二绝缘层的部分表面的金属层。在该第一沟槽中，可使该第二绝缘层覆盖部分该导电材料未与该第一绝缘层接触的表面，且该金属层覆盖其它部分该导电材料未与该第一绝缘层接触的表面；而该金属层所覆盖的该其它部分该导电材料的表面又可形成有金属硅化物层或肖特基金属层。而该第一连结沟槽可进一步配置为垂直该第一沟槽及该第二沟槽，或垂直于该第一沟槽的切线及该第二沟槽的切线。上述的半导体装置的终端区结构，可进一步包含用于连接该复数沟槽中的该第二沟槽及一第三沟槽的第二连结沟槽，该第三沟槽相邻于该第二沟槽；其中该第二连结沟槽与该第一连结沟槽可交错配置，即使二者不共线。上述半导体装置的终端区结构中的该第二连结沟槽，也可用于连接该复数沟槽中相邻的第三沟槽及第四沟槽，此时该第一连结沟槽与该第二连结沟槽不导通。此半导体装置的终端区结构可应用于不同型式的半导体装置，例如肖特基二极管、金属氧化物半导体场效晶体管、双极接面晶体管、或绝缘闸双极晶体管等。
本发明的另一技术方案为一种半导体装置，其具有主动区及终端区，包含：半导体层；形成在该半导体层表面的复数沟槽；形成在该半导体层表面且位于该终端区、连接该复数沟槽中相邻的两个沟槽的连结沟槽；第一绝缘层，其形成在主动区中该复数沟槽及该连结沟槽的部分表面，其上缘低于该半导体层未形成沟槽的表面，并形成在该终端区中该复数沟槽的表面、该连结沟槽的表面、及该半导体层未形成该复数沟槽或该连结沟槽的表面；导电材料，其形成在该复数沟槽及该连结沟槽内，且完全覆盖该复数沟槽底部及该连结沟槽底部的第一绝缘层；第二绝缘层，其在终端区中至少覆盖部分该第一绝缘层未接触该导电材料的表面及部分该导电材料未接触该第一绝缘层的表面；及金属层，其至少覆盖该主动区与该第二绝缘层的部分表面。
本发明的另一技术方案为肖特基二极管，其具有主动区及终端区，包含：半导体层；形成在该半导体层的表面的复数沟槽；形成在该半导体层的表面且位于该终端区的连结沟槽，用于连接该复数沟槽中相邻的第一沟槽及第二沟槽；形成在该复数沟槽的至少部分表面、该连结沟槽的至少部分表面、及该终端区中该半导体层未形成该复数沟槽或该连结沟槽的表面的第一绝缘层；形成在表面具有该第一绝缘层的该复数沟槽及该第一连结沟槽内的导电材料（例如多晶硅或钨），该第一沟槽及该第二沟槽内所填充的该导电材料通过该第一连结沟槽内所填充的该导电材料而导通；在该终端区中至少覆盖部分该第一绝缘层未接触该导电材料的表面及部分该导电材料未接触该第一绝缘层的表面的第二绝缘层；及至少覆盖该主动区及该第二绝缘层的部分表面的金属层。在上述第一沟槽中，该第二绝缘层可覆盖部分该导电材料未与该第一绝缘层接触的表面，且该金属层覆盖其它部分该导电材料未与该第一绝缘层接触的表面。此外，在该主动区中，该半导体层及该导电材料未接触该第一绝缘层的表面，可进一步形成金属硅化物层或肖特基金属层。
本发明的另一实施方式为肖特基二极管的制造方法，包含下列步骤：(1)在半导体层上形成沟槽结构，该沟槽结构包含复数沟槽及连结该复数沟槽中相邻两个沟槽的复数连结沟槽；(2)形成第一绝缘层，该第一绝缘层覆盖该沟槽结构的表面及该半导体层未形成该沟槽结构的表面；(3)在覆盖该第一绝缘层的该沟槽结构中形成导电材料以填满该沟槽结构；(4)形成第二绝缘层，用于覆盖该第一绝缘层未接触该导电材料的表面及该导电材料未接触该第一绝缘层的表面；(5)移除部分的该第二及第一绝缘层，使其中的该导电材料上缘及该半导体层未形成沟槽区域的表面露出；(6)至少在露出的该导电材料上缘及该半导体层未形成沟槽区域的表面形成金属硅化物层或肖特基金属层；(7)形成第一金属层，以覆盖移除部分的该第二及第一绝缘层的区域以及部分的该第二绝缘层；以及(8)形成保护层，以覆盖部分该第一金属层及部分该第二绝缘层。上述的形成沟槽结构步骤，又可包含：(1A)在该半导体层上形成硬罩层；(1B)图案化该硬罩层，使该半导体层要形成该沟槽结构的部分露出；(1C)以干式蚀刻方式使未受该硬罩层覆盖的区域形成该沟槽结构；以及(1D)移除图案化后的该硬罩层。上述的图案化该硬罩层的步骤，又可包含使用光微影及干式蚀刻等方式。上述形成该第一绝缘层的步骤，可使用热氧化或化学气相沉积方式形成二氧化硅层。上述形成该导电材料的步骤可进一步包含：(3A)以化学气相沉积方式沉积该多晶硅，使该多晶硅覆盖该第一绝缘层并填满表面具有该第一绝缘层的该沟槽结构；及(3B)以干式蚀刻去除部分的该多晶硅，使该第一绝缘层的上缘及填满该沟槽结构的该多晶硅上缘露出；其中移除部分的该第二及第一绝缘层后，该主动区中的沟槽内的该第一绝缘层上缘会低于该半导体层未形成沟槽的表面。上述在露出的该导电材料上缘及该半导体层未形成沟槽区域的表面形成金属硅化物层的步骤则可包含：(6A)在移除部分的该第二及第一绝缘层的区域内形成第二金属层；(6B)以热退火(thermal annealing)方式使该导电材料上缘及该半导体层未形成沟槽区域的表面与该第二金属层反应，形成该金属硅化物层；以及(6C)移除该第二金属层。在上述的肖特基二极管的制造方法中，移除部分的该第二绝缘层及该第一绝缘层的区域内的沟槽中的该第一绝缘层上缘，可低于该半导体层未形成沟槽部分的表面；此外，步骤(5)移除部分的该第一绝缘层及该第二绝缘层后，未移除的该第一绝缘层及该第二绝缘层的边界可位于该复数沟槽中的沟槽内的导电材料上缘。
基于上述本发明的技术思想，通过加入连结沟槽的终端区结构，可使半导体装置具有比公知技术更高的崩溃电压。本发明的具体实施方式在下面说明。
附图说明
图1(a)为公知的沟槽式肖特基二极管的横截面示意图，图1(b)为其部分沟槽结构的俯视示意图。
图2(a)为本发明提出的一个肖特基二极管的部分沟槽与连结沟槽的俯视示意图；
图2(b)为本发明提出的另一个肖特基二极管的部分沟槽与连结沟槽的俯视示意图；
图2(c)为本发明提出的另一个肖特基二极管的部分沟槽与连结沟槽的俯视示意图；
图2(d)为本发明提出的另一个肖特基二极管的部分沟槽与连结沟槽的俯视示意图。
图3(a)～(c)为本发明提出的肖特基二极管的不同位置的横截面示意图。
图4(a)为公知肖特基二极管的电场分布示意图，图4(b)为本发明提出的肖特基二极管的电场分布示意图。
图5为本发明提出的肖特基二极管与公知肖特基二极管的电流-电压曲线比较示意图。
图6(a)～(z)为本发明提出的肖特基二极管的制造流程示意图。
【附图标记说明】
11多沟渠结构；12半导体基板；13第一罩幕层；14闸极氧化层；15多晶硅结构；16第二罩幕层；17金属溅镀层；34、34a、34b、34c、221～223沟槽；31主动区；32终端区；33半导体层；37导电材料；38、67金属层；39、68保护层；61磊晶层；62硬罩层；65多晶硅；66金属硅化物层（肖特基金属层）；211～216、351、352连结沟槽；361、641第一绝缘层；362、642第二绝缘层；631、632、633、634光阻层。
具体实施方式
根据前述的技术思想，以下配合附图举例说明本发明具体实施方式。其中各附图所表示的组件结构仅用于辅助说明，并不代表实际结构的尺寸或比例，也并不限定实际组件整体的组成。
与图1(a)的公知肖特基二极管结构相对应，图1(b)相当于其终端区的沟槽部分的俯视图，也可将其理解为半导体装置制造过程中使用的部分光罩图案。本发明的一个具体实施例为具有连结沟槽的半导体装置的终端区，利用连结沟槽将公知沟槽式半导体装置中的某些沟槽导通，其终端区部分的俯视图可如图2(a)～(d)所示。同样地，图2(a)～(d)也可理解为沟槽部分的光罩图案。图2(a)～(d)与图1(b)的差异在于增加不同配置的连结沟槽，其个别对应的组件，也将随该等连结沟槽配置的差异而有不同的电压-电流特性。图2(a)所对应的组件，其复数连结沟槽211用于导通终端区最内侧的沟槽221与沟槽222；当各个沟槽与连结沟槽内填入导电材料后，沟槽221、222与连结沟槽211内的导电材料电位将会相同。然而，连结沟槽也可继续向外延伸配置。如图2(b)的图案所示，进一步包含复数连结沟槽212，用以连结沟槽222与沟槽223；其中，连结沟槽211与连结沟槽212可对应设置在直线上，也可如图2(b)所示不共线地交错配置，二者相对位置的不同将对应产生半导体装置内的不同电场分布，即不同的电流-电压曲线。此外，连结沟槽也可如图2(c)所示采取分区配置。图2(c)除了有相当于图2(a)的复数连结沟槽211，用以连结最内侧的两个沟槽，还包含复数连结沟槽213、214、215、及216，用以使最外侧的五个沟槽导通。图2(d)则是以图2(b)为基础，进一步设置复数连结沟槽214、215、及216，以连结最外侧的四个沟槽。也就是说，如图2(c)、(d)所示的结构具有两组沟槽，同组的沟槽相互导通，而不同组的沟槽并不会导通。也就是说，填入导电材料后，同组的沟槽将为等电位。基于相同的理念，也可设计延伸出更多组沟槽。
此处所谓的“导通”，在沟槽结构制作上的意义，为使二个或二个以上的沟槽连接并相通；当沟槽中填入导电材料后，其效果则是电性上的导通。然而，连结沟槽211～216的型式或尺寸并不局限于图2(a)～(d)所示，本领域的技术人员可根据组件效能需求或制程条件限制，选择合适的型式与尺寸。例如，如图2(a)～(d)中所示的连结沟槽均与各复数沟槽垂直，或是与各复数沟槽弯曲处的切线垂直，然而这仅是本发明的例子，并不限制连结沟槽的结构特征。另一方面，使沟槽间导通也不限于使用连结沟槽，例如在图1(a)的公知结构中，可将其第二罩幕层16开孔，并使金属溅镀层17也填满该开孔，则部分沟槽中的多晶硅结构15也会通过金属溅镀层17而导通。对熟悉半导体装置领域的人而言，本发明提出的连结沟槽可适用于各种具有沟槽的终端区的半导体装置，例如肖特基二极管、金属氧化物半导体场效晶体管(MOSFET)、双极接面晶体管(BJT)、或绝缘闸双极晶体管(IGBT)等。
以图2(b)所示的沟槽结构为例，如图3所示的其所对应的肖特基二极管的横截面结构。首先，图3(a)为沿图2(b)的A-A’线剖切的横截面结构，由于A-A’线的位置原因，图3(a)所显示的沟槽部分与公知结构近似(参见图1(a))。然而，图3(b)、图3(c)则分别为沿图2(b)的B-B’线、及C-C’线剖切的横截面结构。由图3(b)可明显看出连结沟槽沿B-B’线导通沟槽221与222，而图3(b)则可明显看出连结沟槽沿B-B’线导通222与223。
本发明的另一具体实施例为肖特基二极管结构，如图3(a)所示，其结构可区分为主动区31及终端区32，并包含半导体层33（可例如为较低掺杂浓度的磊晶层）及复数沟槽34，且主动区31及终端区32的交界位于其中沟槽的侧壁。参照图3(b)及(c)，本发明的该具体实施例中包含复数连结沟槽351及352，其形成在半导体层33的表面且位于终端区32内，用于连接复数沟槽34的中的相邻两个沟槽。其中，图3(b)的连结沟槽351对应于图2(b)的连结沟槽211，图3(c)的连结沟槽352对应于图2(b)的连结沟槽212。第一绝缘层361为形成于复数沟槽34、复数连结沟槽351、352的至少部分表面、及终端区32中半导体层33未形成沟槽的表面。关于此处的“部分表面”的描述请参考图6(p)，是指在主动区的沟槽内，第一绝缘层641的最上缘低于磊晶层61未形成沟槽的原始表面；也就是说，第一绝缘层641并未完全覆盖每个沟槽的所有表面。然而，此特征仅为本发明的例子，可根据组件结构与制程特性而变化，也可第一绝缘层641完全覆盖每个沟槽的所有表面。导电材料37则形成在复数沟槽34及复数连结沟槽351、352内，通过复数连结沟槽351、352内所填充的导电材料37可使相邻的二沟槽内的导电材料导通。再参照图6(p)，其中多晶硅65为填满沟槽中第一绝缘层641内部的空间。在公知技术中，导电材料是否填满沟槽可根据组件结构与制程特性而变化；例如当沟槽宽度（相对于深度）较大时，导电材料可并不填满第一绝缘层内部的空间，即导电材料中央凹陷程度太大，导致并没有完全覆盖沟槽底部的第一绝缘层。然而基于本发明的技术思想，如果导电材料没有完全覆盖沟槽底部的第一绝缘层，可导致同一沟槽内的导电材料不导通，而连结沟槽也无法使相邻的两个沟槽导通。另外，在终端区32中，第二绝缘层362覆盖第一绝缘层361上缘表面及导电材料37上缘的表面。在主动区31中，金属硅化物层形成在半导体层33上缘的表面及导电材料37上缘的表面，也可形成在第一绝缘层361未接触半导体层33及导电材料37而露出的表面（因比例较小，图3(a)～(c)中均未表示，请参考图6(q)中的符号65）。金属层38则覆盖该金属硅化物层表面及第二绝缘层362的部分表面，并且最外层可覆盖保护层39。
在图3(a)～(c)、图6(q)及前述的结构中，金属硅化物层为用于形成肖特基能障，也可使用肖特基金属层代替，其材料例如可为铝或钼；而金属层38的功能则是作为接触电极。然而，此仅为本发明关于肖特基能障的例子，如果使用适当的材料（例如铝），金属层38可同时作为电极并且形成肖特基能障。此时在主动区中不需金属硅化物层或肖特基金属层，金属层38可直接形成在导电材料未接触第一绝缘层的表面、第一绝缘层未接触导电材料的表面、及半导体层未形成沟槽或连结沟槽的表面。
此外，在图3(a)～(c)所示的本发明的具体实施例中，主动区中邻接终端区的最内侧沟槽为沟槽34a，即主动区内各沟槽的导电材料37通过金属层38与终端区的沟槽34a内的导电材料37电连接，又有，沟槽34a通过连结沟槽351、352与沟槽34b、34c电连接，使得沟槽34a内导电材料的电位连带沟槽34b、34c内导电材料的电位均相同。相对地，在图3(a)～(c)所示的终端区结构中，沟槽34a、34b、34c以外的沟槽互不导通，其内的导电材料37则仍具有浮动的电位。
本发明提出的肖特基二极管结构，可通过连结沟槽的设置而改变组件中的电场分布，具有改善电性的效果。如图4(a)、(b)所示，公知肖特基二极管与本发明的肖特基二极管的电场分布，可看出二者的差异。图4(a)对应于公知的肖特基二极管结构，图4(b)则是基于本发明技术思想将终端区邻近主动区的三个沟槽导通的结构。由图4(a)与图4(b)的对照可看出，公知结构的电场分布较为集中，而采用本发明提出的结构则可将电场分布向外延伸，使电场不至于过度集中在主动区。由于电场强度越集中，越容易产生电压崩溃或击穿的结果，因此本发明提出的结构可具有较高的耐压性，即反向偏压时具有较高的崩溃电压。根据上述说明，图5是本发明提出的肖特基二极管与公知肖特基二极管的电压-电流曲线仿真比较。其中可看出，本发明的肖特基二极管确实具有显著提高的崩溃电压。本发明的技术思想在于使传统沟槽式半导体装置中一部分或数个部分的沟槽导通，由此分散主动区的电场强度；而此特征并不限于上述的沟槽式肖特基二极管，也可适用于其它具有类似原理与结构的半导体装置，例如二极管或晶体管等。
本发明的另一具体实施例为肖特基二极管的制造方法，其中各步骤形成的结构如图6(a)～(z)所示，以下根据顺序加以说明。其中，图6(a)～(z)均为横截面图，该横截面与图3(a)（沿图2(b)A-A’线剖切）的位置相同，因此并未呈现出如图3(b)或(c)的连结沟槽351、352的横截面结构。然而，本领域的技术人员可通过对照图2(a)～(d)所示的沟槽结构俯视图，充分了解并实施以下所述的内容。
如图6(a)所示，首先在较高掺杂的硅基板（图中未表示）上形成较低掺杂浓度的磊晶层61，其材质例如可为N型的单晶硅，且其厚度需可供后续步骤形成沟槽结构，例如约为1～60微米(μm)。
如图6(b)所示，在磊晶层61上形成硬罩(hard mask)层62，硬罩层62的材料例如可为二氧化硅(SiO2)，其制作方式可采用例如热氧化(thermal oxidation)或化学气相沉积(Chemical vapor deposition)。硬罩层62的主要功能是在后续蚀刻沟槽时遮蔽非沟槽的区域，因此其厚度取决于沟槽所需蚀刻深度，以及蚀刻过程中对磊晶层61与硬罩层62两种不同材料的蚀刻速率比。
为使硬罩层62形成所需的图案，图6(c)～(f)为使用光微影(photo lithography)及干式蚀刻(dry etch)的流程，但可采用的制程并不局限于此。首先在硬罩层62上涂布光阻(photo resist)层631（参照图6（c））；其次通过曝光、显影等步骤移除部分的光阻层631而形成所需的图案（图6（d））；接着进行蚀刻，例如可采用干式蚀刻，根据光阻层631的图案在硬罩层62上形成实质相同的图案（参照图6（e)）；移除剩余的光阻层631后，即可得到图6(f)所示图案化后的硬罩层62。参照前述的说明，本发明提出的肖特基二极管结构具有复数连结沟槽，因此在形成图6(d)结构的曝光步骤中，所使用的光罩图案在终端区沟槽部分可如图2(a)～(d)所示。以使用正光阻为例，图2(a)～(d)中的沟槽结构即为光罩中的透光部分。
如图6(g)所示，硬罩层62的图案为用于在磊晶层61形成沟槽结构。此处使用的蚀刻制程可使用例如非等向性较佳的干式蚀刻，在未受硬罩层62覆盖的磊晶层61表面上形成沟槽后，再将剩余的硬罩层62移除，即可得到如图6(h)所示的具有沟槽结构的磊晶层61。沟槽结构的深度一般例如可约为0.5～30微米。
磊晶层61在形成沟槽后，可通过例如但局限于热氧化或化学气相沉积等方式，在其上形成第一绝缘层641。如图6(i)所示，第一绝缘层641完整地覆盖磊晶层61各沟槽的表面以及未形成沟槽的原始表面，其厚度例如可约为0.08～1微米，通常沟槽深度越深则第一绝缘层641的厚度越大。与现有技术不同的是，此步骤形成的第一绝缘层641相当于同时形成图1(a)中的闸极氧化层43及第一罩幕层A1。
形成第一绝缘层641后，接着在上述沟槽中形成多晶硅；此处可使用的材料并不限于多晶硅，也可使用钨或其它导电材料。图6(j)为使用化学气相沉积方式在第一绝缘层641上形成多晶硅65，通过化学气相沉积的特性，多晶硅65可填满沟槽并在基板整体上方形成一定厚度的膜层，其上方膜层的厚度通常取决于沟槽的宽度，沟槽越宽时需要的多晶硅65的上方膜层越厚。其次，如图6(k)所示，利用干式蚀刻对基板上方的多晶硅65进行反蚀刻(etch back)，除去上方的多晶硅膜层而使第一绝缘层641的上缘表面（即不在沟槽内表面的部分）露出。多晶硅65在沟槽中的填充程度取决于不同的制程与结构设计，图6(k)为表示多晶硅填满第一绝缘层所包围的空间。如前所述，由于本发明为以连结沟槽使终端区内的相邻两个沟槽导通。若沟槽较宽或较浅时，反蚀刻步骤可将中央部分的多晶硅完全移除，而导致沟槽底部的第一绝缘层露出；此时，同一沟槽内的多晶硅本身即已非完全导通，形成连结沟槽也无法使相邻的二沟槽完全导通。因此，依据本发明的技术思想，此处的反蚀刻步骤需保留多晶硅至少填满沟槽底部，即完全覆盖沟槽底部的第一绝缘层。
经过前述步骤处理后，继续在基板上形成第二绝缘层642，例如，如图6(l)所示，可使用化学气相沉积方式形成二氧化硅层。
图6(m)～(p)为移除部分第一绝缘层641及第二绝缘层的642步骤，用于形成主动区的开口。首先在第二绝缘层642上涂布光阻层632（图6(m)），并经曝光及显影等步骤后移除开口区域的光阻层632（参照图6(n)）；其次通过将未移除的光阻层632作为屏蔽，以蚀刻方式移除开口部分的第一绝缘层641与第二绝缘层642（参照图6(o)）。其中，可采用例如干式蚀刻或其它蚀刻方式。此外，图6(o)也表示第一绝缘层641在沟槽内的部分并未被移除，因此在主动区的沟槽内的第一绝缘层641即具有闸极氧化层的功能。移除剩余的光阻层632后，截面的结构如图6(p)所示。
完成图6(p)的结构后，下一步如图6(q)所示，是在组件主动区中形成金属硅化物(silicide)层66。首先在主动区形成金属层，例如可使用蒸镀(evaporation)或溅镀(sputtering)方式形成镍或钛膜，再经由热退火(thermal annealing)过程使金属与磊晶层61表面（未形成沟槽部分）及沟槽中的多晶硅65上缘表面反应，而在接面处形成金属硅化物层66，金属硅化物层66与磊晶层61的接面即形成肖特基能障(Schottky barrier)。然而在实际制程中，金属硅化物层也可形成在第一绝缘层641未与多晶硅65或磊晶层61接触的表面上。如前所述，金属硅化物层66也可使用肖特基金属层取代，例如可形成铝膜或钼膜使其至少覆盖主动区。此外，也有可能省略此步骤，直接以后续步骤中金属层67与磊晶层61的接面形成肖特基能障。
图6(r)～(v)为形成金属电极结构的步骤。首先在整个组件表面沉积金属层67（参照图6(r)），接着涂布光阻层633（图6(s)），其次以曝光及显影等方式移除光阻层633的外围部分，使未移除的光阻层633覆盖主动区及终端区（图6(t)），接着在光阻的遮蔽下对金属层67进行蚀刻，即移除组件区域以外的金属层67（参照图6(u)），最后移除剩余的光阻层633（参照图6(v)）。金属层67如使用适当材料制作（例如铝），可同时作为电极并形成肖特基能障，因此可省略前述的金属硅化层或肖特基金属层。
最后，图6(w)～(z)所示为形成保护层结构的步骤。首先在整个组件表面沉积保护层68（参照图6(w)），可使用例如二氧化硅或氮化硅作为材料；接着涂布光阻层634，并以曝光及显影等方式在主动区上方形成开口（参照图6(x)）；然后对保护层68进行蚀刻，移除主动区上方未被光阻覆盖的保护层68使电极露出作为奥姆接触用（参照图6(y)）；最后移除剩余的光阻层634（参照图6(z)）。至此，即完成本发明的一个具体例的半导体装置的基本结构。
以上所述的各具体实施例，仅为本发明的实施方式的例子，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种肖特基二极管，具有主动区及终端区，其特征在于，包含：
半导体层；
复数沟槽，其形成在所述半导体层的表面；
连结沟槽，其形成在所述半导体层的表面且位于所述终端区，用于连接所述复数沟槽中相邻的第一沟槽及第二沟槽；
第一绝缘层，其形成在所述复数沟槽的至少部分表面、所述连结沟槽的至少部分表面、及所述终端区中所述半导体层未形成所述复数沟槽或所述连结沟槽的表面；
导电材料，其形成在表面具有所述第一绝缘层的所述复数沟槽及所述连结沟槽内，且所述第一沟槽及所述第二沟槽内的所述导电材料介由所述连结沟槽内的所述导电材料而导通；
第二绝缘层，在所述终端区中至少覆盖部分所述第一绝缘层未接触所述导电材料的表面及部分所述导电材料未接触所述第一绝缘层的表面；及
金属层，其至少覆盖所述主动区与所述第二绝缘层的部分表面。
2.根据权利要求1所述的肖特基二极管，其特征在于，在所述第一沟槽中，所述第二绝缘层覆盖部分所述导电材料未与所述第一绝缘层接触的表面，且所述金属层覆盖其它部分所述导电材料未与所述第一绝缘层接触的表面。
3.根据权利要求1所述的肖特基二极管，其特征在于，其中所述导电材料为多晶硅或钨。
4.根据权利要求1所述的肖特基二极管，其特征在于，又包含金属硅化物层或肖特基金属层，至少形成在所述主动区中所述半导体层及所述导电材料未接触所述第一绝缘层的表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102113858 | 2013-04-19 | ||
| TW102113858A TW201442253A (zh) | 2013-04-19 | 2013-04-19 | 半導體裝置及其終端區結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104112768A CN104112768A (zh) | 2014-10-22 |
| CN104112768B true CN104112768B (zh) | 2017-06-13 |
Family
ID=51709496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410012832.5A Active CN104112768B (zh) | 2013-04-19 | 2014-01-10 | 半导体装置及其终端区结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9236431B2 (zh) |
| CN (1) | CN104112768B (zh) |
| TW (1) | TW201442253A (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105742179B (zh) * | 2014-12-09 | 2019-01-11 | 深圳芯能半导体技术有限公司 | 一种igbt器件的制备方法 |
| CN104752523A (zh) * | 2015-03-31 | 2015-07-01 | 无锡新洁能股份有限公司 | 利用电荷耦合实现耐压的肖特基二极管及其制备方法 |
| JP7147141B2 (ja) | 2017-09-11 | 2022-10-05 | Tdk株式会社 | ショットキーバリアダイオード |
| US11081554B2 (en) | 2017-10-12 | 2021-08-03 | Semiconductor Components Industries, Llc | Insulated gate semiconductor device having trench termination structure and method |
| CN108155223B (zh) * | 2017-12-29 | 2023-12-08 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件及其形成方法 |
| US20230178663A1 (en) * | 2020-04-24 | 2023-06-08 | Kyocera Corporation | Semiconductor device and method for manufacturing semiconductor device |
| CN113690234A (zh) * | 2021-08-25 | 2021-11-23 | 威星国际半导体(深圳)有限公司 | 电力电子半导体器件 |
| DE102023203869A1 (de) | 2023-04-26 | 2024-10-31 | Infineon Technologies Ag | Halbleitervorrichtung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306586C (zh) * | 2003-05-20 | 2007-03-21 | 三菱电机株式会社 | 半导体器件及其制造方法和半导体器件制造工艺评价方法 |
| TW201101395A (en) * | 2009-06-26 | 2011-01-01 | Pfc Device Co | Trench Schottky diode and manufacturing mehtod thereof |
| CN203733800U (zh) * | 2013-04-19 | 2014-07-23 | 实用半导体有限公司 | 半导体装置及其终端区结构 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693011B2 (en) * | 2001-10-02 | 2004-02-17 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Power MOS element and method for producing the same |
| JP3971670B2 (ja) * | 2002-06-28 | 2007-09-05 | 新電元工業株式会社 | 半導体装置 |
| DE10350684B4 (de) * | 2003-10-30 | 2008-08-28 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung |
| JP4721653B2 (ja) * | 2004-05-12 | 2011-07-13 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置 |
| US7943990B2 (en) * | 2005-08-17 | 2011-05-17 | International Rectifier Corporation | Power semiconductor device with interconnected gate trenches |
| JP4609656B2 (ja) * | 2005-12-14 | 2011-01-12 | サンケン電気株式会社 | トレンチ構造半導体装置 |
| US8154073B2 (en) * | 2006-07-14 | 2012-04-10 | Denso Corporation | Semiconductor device |
| JP5269389B2 (ja) * | 2007-10-29 | 2013-08-21 | パナソニック株式会社 | 半導体装置 |
| US8866255B2 (en) * | 2008-03-12 | 2014-10-21 | Infineon Technologies Austria Ag | Semiconductor device with staggered oxide-filled trenches at edge region |
| US7816229B2 (en) * | 2008-09-30 | 2010-10-19 | Infineon Technologies Austria Ag | Semiconductor device with channel stop trench and method |
| US8178922B2 (en) * | 2010-01-14 | 2012-05-15 | Force Mos Technology Co., Ltd. | Trench MOSFET with ultra high cell density and manufacture thereof |
| TWI497602B (zh) * | 2011-02-15 | 2015-08-21 | Tzu Hsiung Chen | 溝渠式蕭基二極體及其製作方法 |
| US8703567B2 (en) * | 2011-06-20 | 2014-04-22 | The Institute of Microelectronics Chinese Academy of Science | Method for manufacturing a semiconductor device |
| TWI492310B (zh) * | 2012-01-17 | 2015-07-11 | Richtek Technology Corp | 溝槽蕭特基位障二極體及其製造方法 |
| US9245994B2 (en) * | 2013-02-07 | 2016-01-26 | Texas Instruments Incorporated | MOSFET with curved trench feature coupling termination trench to active trench |
-
2013
- 2013-04-19 TW TW102113858A patent/TW201442253A/zh unknown
-
2014
- 2014-01-10 CN CN201410012832.5A patent/CN104112768B/zh active Active
- 2014-04-18 US US14/256,349 patent/US9236431B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306586C (zh) * | 2003-05-20 | 2007-03-21 | 三菱电机株式会社 | 半导体器件及其制造方法和半导体器件制造工艺评价方法 |
| TW201101395A (en) * | 2009-06-26 | 2011-01-01 | Pfc Device Co | Trench Schottky diode and manufacturing mehtod thereof |
| CN203733800U (zh) * | 2013-04-19 | 2014-07-23 | 实用半导体有限公司 | 半导体装置及其终端区结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104112768A (zh) | 2014-10-22 |
| TW201442253A (zh) | 2014-11-01 |
| US20140312452A1 (en) | 2014-10-23 |
| US9236431B2 (en) | 2016-01-12 |
| TWI508309B (zh) | 2015-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104112768B (zh) | 半导体装置及其终端区结构 | |
| CN103972291B (zh) | 半导体器件及其制造方法 | |
| KR100422393B1 (ko) | 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법 | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| JP3583982B2 (ja) | デュアル・ゲート電界効果トランジスタの製造方法 | |
| TWI492310B (zh) | 溝槽蕭特基位障二極體及其製造方法 | |
| JP4382360B2 (ja) | ショットキー整流素子及びその製造方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| JP2009004805A (ja) | 従来の端子を備えた超接合装置の製造方法 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN110034189A (zh) | 集成电路器件 | |
| CN111524969A (zh) | 断栅极金属氧化物半导体场效应晶体管的栅极结构及其制造方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN113809145B (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
| CN103035668A (zh) | 横向堆叠超级接面功率半导体装置 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN203733800U (zh) | 半导体装置及其终端区结构 | |
| JPWO2007034547A1 (ja) | トレンチゲートパワーｍｏｓｆｅｔ | |
| JP2005516381A (ja) | 半導体基板内に狭いトレンチを形成する方法 | |
| JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TW200816480A (en) | Transistor and method for manufacturing the same | |
| CN107302020A (zh) | 一种沟槽栅rc‑igbt及其制备方法 | |
| TWI532193B (zh) | 溝渠式金氧半p-n接面二極體結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |