TWI492310B - 溝槽蕭特基位障二極體及其製造方法 - Google Patents
溝槽蕭特基位障二極體及其製造方法 Download PDFInfo
- Publication number
- TWI492310B TWI492310B TW101101706A TW101101706A TWI492310B TW I492310 B TWI492310 B TW I492310B TW 101101706 A TW101101706 A TW 101101706A TW 101101706 A TW101101706 A TW 101101706A TW I492310 B TWI492310 B TW I492310B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- schottky barrier
- epitaxial layer
- platforms
- forming
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000001459 lithography Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000116 mitigating effect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明係有關一溝槽蕭特基位障二極體(Schottky barrier diode,SBD)及其製造方法及其製造方法，特別是指一種增強崩潰防護電壓之溝槽SBD及其製造方法。
蕭特基位障二極體(SBD)以電子為單一載子，利用金屬與半導體的蕭特基接觸(Schottky contact)所產生之蕭特基位障(Schottky barrier)，使得順向電流較大，且回復時間較短。然而由於使得SBD操作於逆向偏壓時，會產生很大的漏電流，因此有溝槽SBD的發明。溝槽SBD利用溝槽中填入導電材料，並以介電材料將導電材料與半導體基體隔開，逆向偏壓時產生空乏區，以夾止反向漏電流，進而改善傳統SBD操作於逆向偏壓時，漏電流太高的問題。然而，應用於高電壓操作時，溝槽SBD中，較低的崩潰防護電壓(breakdown voltage)仍然限制了溝槽SBD應用的範圍。
有鑑於此，本發明即針對上述先前技術之不足，提出一種溝槽蕭特基位障二極體及其製造方法，提高蕭特基位障二極體操作之崩潰防護電壓，增加蕭特基位障二極體的應用範圍。
本發明目的在提供一種溝槽蕭特基位障二極體及其製造方法。
為達上述之目的，就其中一個觀點言，本發明提供了一種溝槽蕭特基位障二極體形成於一第一導電型基板中，包含：一第二導電型磊晶層，形成於該基板上；複數平台(mesas)，由該磊晶層一上表面向下蝕刻複數溝槽所定義，且該複數平台共同連接於該磊晶層；一場極板(field plate)，形成於該磊晶層上，並填充於該複數溝槽中，其中，該場極板與該複數平台之側壁與底部間，由一介電層隔開，而該場極板與該複數平台之頂部間，形成蕭特基接觸；一終止區(termination region)，形成於該複數平台之一邊緣外側之該磊晶層上表面下，與該場極板電連接，且該終止區與該邊緣及該磊晶層間，由該介電層隔開；一場絕緣層，形成於該磊晶層上表面上，位於該終止區外側；以及至少一緩和極板，形成於該終止區外側之該磊晶層上表面下，並穿越過該場絕緣層與該場極板電連接，且該緩和極板與該終止區之間，由該介電層與部分該磊晶層隔開。
在其中一種較佳實施型態中，該第一導電型為P型，且第二導電型為N型。
上述較佳實施型態中，該場極板宜包括：一具有P型雜質摻雜之多晶矽層，填充於該複數溝槽中之該磊晶層上表面下；一蕭特基位障金屬層，形成於該磊晶層上表面上，與該多晶矽層電連接，並與該複數平台之頂部形成蕭特基接觸；以及一金屬層，形成於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
在另一種較佳實施型態中，該場極板包括：一蕭特基位障金屬層，填充於該複數溝槽中與該複數平台頂部上，並與該複數平台頂部形成蕭特基接觸；以及一金屬層，形成於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
就另一觀點，本發明也提供了一種溝槽蕭特基位障二極體製造方法，包含：提供一第一導電型基板；形成一第二導電型磊晶層於該基板上；由該磊晶層一上表面向下蝕刻，形成複數溝槽，以定義複數平台，其中該複數平台共同連接於該磊晶層；以導電材料填充於該複數溝槽中以及該磊晶層上，以形成一場極板，其中，該場極板與該複數平台之側壁與底部間，由一介電層隔開，而該場極板與該複數平台之頂部間，形成蕭特基接觸；形成一終止區於該複數平台之一邊緣外側之該磊晶層上表面下，與該場極板電連接，且該終止區與該邊緣及該磊晶層間，由該介電層隔開；於該終止區外側形成一場絕緣層於該磊晶層上表面上；以及於該終止區外側之該磊晶層上表面下形成至少一緩和極板，與該場極板電連接，且該緩和極板與該終止區之間，由該介電層與部分該磊晶層隔開。
在其中一種較佳實施型態中，該第一導電型為P型，且第二導電型為N型。
上述較佳實施型態中，形成該場極板之步驟宜包括：填充一具有P型雜質摻雜之多晶矽層於該複數溝槽中之該磊晶層上表面下；形成一蕭特基位障金屬層於該磊晶層上表面上，與該多晶矽層電連接，並與該複數平台之頂部形成蕭特基接觸；以及形成一金屬層於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
上述較佳實施型態中，溝槽蕭特基位障二極體製造方法宜更包含：形成該介電層於該磊晶層上表面上、該複數平台側壁、該複數平台底部、與該複數平台頂部上；以及將該磊晶層上表面上與該複數平台頂部上之該介電層移除。
在另一種較佳實施型態中，形成該場極板之步驟宜包括：填充一蕭特基位障金屬層於該複數溝槽中與該複數平台頂部上，並與該複數平台頂部形成蕭特基接觸；以及形成一金屬層於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
上述較佳實施型態中，溝槽蕭特基位障二極體製造方法宜更包含：形成該介電層於該磊晶層上表面上、該複數平台側壁、該複數平台底部、與該複數平台頂部上；以及將該磊晶層上表面上與該複數平台頂部上之該介電層移除。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參閱第1A-1K圖，顯示本發明的第一個實施例。如第1A圖所示，於P型基板11上，形成磊晶層13與15，其中基板11之導電型例如但不限於為P型；磊晶層13與15之導電型例如但不限於分別為高摻雜濃度N型與低摻雜濃度N型，磊晶層13與15亦可以合為一層，且只有一種摻雜濃度。接著於磊晶層15上表面15a上，形成氧化層17。
接著如第1B圖所示，利用微影製程，於氧化層17上形成具有設計圖案之光阻層19，並如第1C圖所示，以蝕刻製程，移除部分氧化層17，使光阻層19之設計圖案轉移至氧化層17。接著如第1D圖所示，以具有設計圖案之氧化層17為硬遮罩，自磊晶層15上表面15a，向下蝕刻形成複數溝槽，以於平台區10定義複數平台15b，其中複數平台15b共同連接於磊晶層15；此外，微影製程與蝕刻製程並同時定義終止區20與緩和極板30。
接下來如第1E圖所示，例如以熱氧化製程於磊晶層15表面形成介電層21。然後如第1F圖所示，將上表面15a的介電層21移除，以露出平台15b的頂部，並保留平台15b的側壁與底部上的介電層21。第1G圖顯示填充具有P型雜質摻雜之多晶矽層23於複數溝槽中與磊晶層15上表面15a之上。接著如第1H圖所示，移除磊晶層15上表面15a上之多晶矽層23，保留P型雜質摻雜之多晶矽層23於磊晶層15上表面15a下之複數溝槽中。
接著形成場絕緣層25於磊晶層15上表面15a上如第11圖所示。然後利用微影與蝕刻製程，移除部分場絕緣層25，使該場絕緣層25位於該終止區20外側，並露出平台15b的頂部、終止區20的頂部、與緩和極板30的頂部，如第1J圖所示。
請繼續參照第1J圖，形成蕭特基位障金屬層27於磊晶層15上表面15a上，與多晶矽層23電連接，並與複數平台15b之頂部形成蕭特基接觸。第1K圖顯示於蕭特基位障金屬層27上，形成金屬層29，以電連接蕭特基位障金屬層27，進而電連接溝槽內之多晶矽層23、終止區20、與緩和極板30。
與先前技術不同的是，緩和極板30形成於終止區20外側，且場絕緣層25於終止區20外側，形成接觸孔以供金屬層29電連接緩和極板30。此種安排方式的優點包括：在元件參數上，可提高溝槽SBD的崩潰防護電壓(於後詳述)；在製程上，可利用相同光罩與蝕刻、沉積等製程，來完成緩和極板30與其電連接導線，而不需要另外新增光罩或製程步驟，故可在不增加製造成本下完成緩和極板30。
第2A-2I圖顯示本發明的第二個實施例。如第2A圖所示，於P型基板11上，形成磊晶層13與15，其中基板11之導電型例如但不限於為P型；磊晶層13與15之導電型例如但不限於分別為高摻雜濃度N型與低摻雜濃度N型，磊晶層13與15亦可以合為一層，且只有一種摻雜濃度。接著於磊晶層15上表面15a上，形成氮化層47。
接著如第2B圖所示，利用微影製程，於氮化層47上形成具有設計圖案之光阻層49，並如第2C圖所示，以蝕刻製程，移除部分氮化層47，使光阻層49之設計圖案轉移至氮化層47。接著如第2D圖所示，以具有設計圖案之氮化層47為硬遮罩，自磊晶層15上表面15a，向下蝕刻形成複數溝槽，以於平台區10定義複數平台15b，其中複數平台15b共同連接於磊晶層15；此外，微影製程與蝕刻製程並同時定義終止區20與緩和極板30。
接下來如第2E圖所示，例如以熱氧化製程於磊晶層15表面形成介電層21，由於氮化層47的阻擋，介電層21不會形成於上表面15a，與第一個實施例相比，省去了將上表面15a的介電層21移除的數道步驟(例如：保護側壁與底部介電層21的沉積與微影製程、移除上表面15a介電層21的蝕刻製程、與移除保護材料製程等步驟)。然後如第2F圖所示，將上表面15a的氮化層47移除，以露出平台15b的頂部，並保留平台15b的側壁與底部上的介電層21。然後以金屬沉積製程，例如但不限於物理濺鍍製程，沉積蕭特基位障金屬層43於複數溝槽中與複數平台15b頂部上，並與複數平台15b頂部形成蕭特基接觸；並形成終止區20與緩和極板30。
接著形成場絕緣層25於磊晶層15上表面15a上，如第2G圖所示。然後利用微影與蝕刻製程，移除部分場絕緣層25，露出蕭特基位障金屬層43的頂部，包含複數平台15b頂部、終止區20的頂部、與緩和極板30的頂部，如第2H圖所示。
第2I圖顯示於蕭特基位障金屬層43上，形成金屬層29，以電連接蕭特基位障金屬層43，並電連接終止區20與緩和極板30。
請參閱第3圖，顯示本發明的第三個實施例。與第一個實施例不同的是，本實施例具有複數個緩和極板30，本實施例旨在說明緩和極板30可以不限於一個。
請參閱第4A-4C圖，顯示應用先前技術與本發明之溝槽SBD100、200、與300等電位線模擬圖。第4A與4B圖，顯示兩種先前技術溝槽SBD100與200在逆向偏壓操作下之等電位線模擬圖，與第4C圖顯示應用本發明之溝槽SBD300之等電位線模擬圖相比，當第4A與4B圖兩種先前技術溝槽SBD100與200受逆向偏壓時，空乏區中的等電位線會在溝槽SBD100與200外圍，形成密集的尖端，電場會超過受保護元件的物理結構所能承受。因此，其崩潰防護電壓相對較低。應用本發明之溝槽SBD300，利用緩和極板30以緩和溝槽SBD300外圍的等電位線，使得電場下降，溝槽SBD300可承受的電壓增加，因而提高其崩潰防護電壓。
請參閱第5圖，顯示第4A-4C圖所示之溝槽SBD100、200與300在逆向偏壓操作下之崩潰電壓，分別約為80V、90V、與128V，明顯可以看出應用本發明之溝槽SBD之崩潰防護電壓較高。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術；又如，磊晶層15上所形成之氧化層17或氮化層47並不限於此兩種，亦可以為上述兩種材質混和，或其他可為硬遮罩如碳化層等；再如，基板11不限於P型，亦可為N型，只要其他如磊晶層做相應雜質摻雜改變即可。本發明的範圍應涵蓋上述及其他所有等效變化。
10．．．平台區
11．．．基板
13．．．第一磊晶層
15．．．第二磊晶層
15a．．．上表面
15b．．．平台
17．．．氧化層
19,49．．．光阻層
20．．．終止區
21．．．介電層
23．．．多晶矽層
25．．．場絕緣層
27,43．．．蕭特基位障金屬層
29．．．金屬層
30．．．緩和極板
47．．．氮化層
100,200,300．．．溝槽SBD
第1A-1K圖，顯示本發明的第一個實施例。
第2A-2I圖顯示本發明的第二個實施例。
第3圖顯示本發明的第三個實施例。
第4A-4C圖顯示應用先前技術與本發明之溝槽SBD等電位線模擬圖。
第5圖顯示第4A-4C圖所示之溝槽SBD在逆向偏壓操作下之崩潰電壓。
11．．．基板
13．．．第一磊晶層
15．．．第二磊晶層
20．．．終止區
21．．．介電層
23．．．多晶矽層
25．．．場絕緣層
27．．．蕭特基位障金屬層
29．．．金屬層
30．．．緩和極板
Claims (10)
- 一種溝槽蕭特基位障二極體，形成於一第一導電型基板中，包含：一第二導電型磊晶層，形成於該基板上；複數平台(mesas)，由該磊晶層一上表面向下蝕刻複數溝槽所定義，且該複數平台共同連接於該磊晶層；一場極板(field plate)，形成於該磊晶層上，並填充於該複數溝槽中，其中，該場極板與該複數平台之側壁與底部間，由一介電層隔開，而該場極板與該複數平台之頂部間，形成蕭特基接觸；一終止區(termination region)，形成於該複數平台之一邊緣外側之該磊晶層上表面下，與該場極板電連接，且該終止區與該邊緣及該磊晶層間，由該介電層隔開；一場絕緣層，形成於該磊晶層上表面上，位於該終止區外側；以及至少一緩和極板，形成於該終止區外側之該磊晶層上表面下，並穿越過該場絕緣層與該場極板電連接，且該緩和極板與該終止區之間，由該介電層與部分該磊晶層隔開。
- 如申請專利範圍第1項所述之溝槽蕭特基位障二極體，其中該第一導電型為P型，且第二導電型為N型。
- 如申請專利範圍第2項所述之槽蕭特基位障二極體，其中該場極板包括：一具有P型雜質摻雜之多晶矽層，填充於該磊晶層上表面下之該複數溝槽中；一蕭特基位障金屬層，形成於該磊晶層上表面上，與該多晶矽層電連接，並與該複數平台之頂部形成蕭特基接觸；以 及一金屬層，形成於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
- 如申請專利範圍第1項所述之溝槽蕭特基位障二極體，其中該場極板包括：一蕭特基位障金屬層，填充於該複數溝槽中與該複數平台頂部上，並與該複數平台頂部形成蕭特基接觸；以及一金屬層，形成於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
- 一種溝槽蕭特基位障二極體製造方法，包含：提供一第一導電型基板；形成一第二導電型磊晶層於該基板上；由該磊晶層一上表面向下蝕刻，形成複數溝槽，以定義複數平台，其中該複數平台共同連接於該磊晶層；以導電材料填充於該複數溝槽中以及該磊晶層上，以形成一場極板，其中，該場極板與該複數平台之側壁與底部間，由一介電層隔開，而該場極板與該複數平台之頂部間，形成蕭特基接觸；形成一終止區於該複數平台之一邊緣外側之該磊晶層上表面下，與該場極板電連接，且該終止區與該邊緣及該磊晶層間，由該介電層隔開；於該終止區外側形成一場絕緣層於該磊晶層上表面上；以及於該終止區外側之該磊晶層上表面下形成至少一緩和極板，穿越過該場絕緣層與該場極板電連接，且該緩和極板與該終止區之間，由該介電層與部分該磊晶層隔開。
- 如申請專利範圍第5項所述之溝槽蕭特基位障二極體製造方法，其中該第一導電型為P型，且第二導電型為N型。
- 如申請專利範圍第6項所述之溝槽蕭特基位障二極體製造方法，其中形成該場極板之步驟包括：填充一具有P型雜質摻雜之多晶矽層於該磊晶層上表面下之該複數溝槽中；形成一蕭特基位障金屬層於該磊晶層上表面上，與該多晶矽層電連接，並與該複數平台之頂部形成蕭特基接觸；以及形成一金屬層於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
- 如申請專利範圍第5項所述之溝槽蕭特基位障二極體製造方法，其中形成該場極板之步驟包括：填充一蕭特基位障金屬層於該複數溝槽中與該複數平台頂部上，並與該複數平台頂部形成蕭特基接觸；以及形成一金屬層於該蕭特基位障金屬層上，並與該蕭特基位障金屬層電連接。
- 如申請專利範圍第7項所述之溝槽蕭特基位障二極體製造方法，更包含：形成該介電層於該磊晶層上表面上、該複數平台側壁、該複數平台底部、與該複數平台頂部上；以及將該磊晶層上表面上與該複數平台頂部上之該介電層移除。
- 如申請專利範圍第8項所述之溝槽蕭特基位障二極體製造方法，更包含：形成該介電層於該磊晶層上表面上、該複數平台側壁、該複數平台底部、與該複數平台頂部上；以及 將該磊晶層上表面上與該複數平台頂部上之該介電層移除。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101101706A TWI492310B (zh) | 2012-01-17 | 2012-01-17 | 溝槽蕭特基位障二極體及其製造方法 |
| US13/543,844 US8772900B2 (en) | 2012-01-17 | 2012-07-08 | Trench Schottky barrier diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101101706A TWI492310B (zh) | 2012-01-17 | 2012-01-17 | 溝槽蕭特基位障二極體及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201332020A TW201332020A (zh) | 2013-08-01 |
| TWI492310B true TWI492310B (zh) | 2015-07-11 |
Family
ID=48779405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101101706A TWI492310B (zh) | 2012-01-17 | 2012-01-17 | 溝槽蕭特基位障二極體及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8772900B2 (zh) |
| TW (1) | TWI492310B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 |
| US9054123B2 (en) * | 2012-11-21 | 2015-06-09 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
| US9437440B2 (en) * | 2012-11-21 | 2016-09-06 | Infineon Technologies Dresden Gmbh | Method for manufacturing a semiconductor device |
| TW201442253A (zh) * | 2013-04-19 | 2014-11-01 | Economic Semiconductor Corp | 半導體裝置及其終端區結構 |
| US9960247B2 (en) * | 2016-01-19 | 2018-05-01 | Ruigang Li | Schottky barrier structure for silicon carbide (SiC) power devices |
| KR102016447B1 (ko) * | 2017-04-17 | 2019-08-30 | 한국전기연구원 | 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 |
| CN110047944A (zh) * | 2019-04-25 | 2019-07-23 | 江阴新顺微电子有限公司 | 一种低成本的tmbs器件结构及制造方法 |
| CN111048597B (zh) * | 2019-12-09 | 2022-07-29 | 中国电子科技集团公司第五十五研究所 | 一种sbd器件及其制备方法 |
| CN113594264B (zh) * | 2021-07-26 | 2022-07-22 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN117650179A (zh) * | 2023-11-27 | 2024-03-05 | 深圳芯能半导体技术有限公司 | 一种屏蔽栅场效应晶体管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040007723A1 (en) * | 2002-07-11 | 2004-01-15 | International Rectifier Corp. | Trench schottky barrier diode |
| US20080087896A1 (en) * | 2002-07-11 | 2008-04-17 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| US20100314659A1 (en) * | 2009-06-12 | 2010-12-16 | Alpha & Omega Semiconductor, Inc. | Nanotube Semiconductor Devices |
-
2012
- 2012-01-17 TW TW101101706A patent/TWI492310B/zh not_active IP Right Cessation
- 2012-07-08 US US13/543,844 patent/US8772900B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040007723A1 (en) * | 2002-07-11 | 2004-01-15 | International Rectifier Corp. | Trench schottky barrier diode |
| US20080087896A1 (en) * | 2002-07-11 | 2008-04-17 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| US20100314659A1 (en) * | 2009-06-12 | 2010-12-16 | Alpha & Omega Semiconductor, Inc. | Nanotube Semiconductor Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US8772900B2 (en) | 2014-07-08 |
| TW201332020A (zh) | 2013-08-01 |
| US20130181319A1 (en) | 2013-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI492310B (zh) | 溝槽蕭特基位障二極體及其製造方法 | |
| US7825449B2 (en) | Silicon carbide semiconductor device and related manufacturing method | |
| JP6061023B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN106449750A (zh) | 半导体装置 | |
| JP2019046834A (ja) | 半導体装置の製造方法 | |
| TWI527215B (zh) | 具有台面式界面終止延伸結構之半導體裝置及其製造方法 | |
| CN108010963A (zh) | 具有减小的饱和电压的竖直沟道半导体器件 | |
| TW201225257A (en) | Power device with low parastitic transistor and method of making the same | |
| CN113809145B (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| TWI613708B (zh) | 半導體元件及其製造方法 | |
| RU122204U1 (ru) | Диод шоттки с канавочной структурой | |
| CN102779850B (zh) | 沟渠式金属氧化物半导体结构及其形成方法 | |
| TWI429073B (zh) | 半導體結構及其形成方法 | |
| TW201444082A (zh) | 功率半導體元件之製法及結構 | |
| KR102119483B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| CN216054724U (zh) | 低压放电管芯片 | |
| CN113066861B (zh) | 沟槽栅功率半导体器件及其制作方法 | |
| JP4381435B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113013036B (zh) | 碳化硅半导体器件的制作方法 | |
| JP4425295B2 (ja) | 半導体装置 | |
| CN107680933A (zh) | Mos型功率器件及其制造方法 | |
| CN103258861A (zh) | 沟槽肖特基势垒二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |