CN111048597B - 一种sbd器件及其制备方法 - Google Patents
一种sbd器件及其制备方法 Download PDFInfo
- Publication number
- CN111048597B CN111048597B CN201911250850.6A CN201911250850A CN111048597B CN 111048597 B CN111048597 B CN 111048597B CN 201911250850 A CN201911250850 A CN 201911250850A CN 111048597 B CN111048597 B CN 111048597B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal layer
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 109
- 239000002184 metal Substances 0.000 claims abstract description 109
- 238000002161 passivation Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000001020 plasma etching Methods 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 8
- 238000004220 aggregation Methods 0.000 abstract description 3
- 230000002776 aggregation Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 241001354791 Baliga Species 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种SBD器件及其制备方法，所述SBD器件包括：欧姆接触金属层；衬底，位于所述欧姆接触金属层上；外延层，位于所述衬底上；第一钝化层，位于所述外延层上；金属层，位于所述第一钝化层上；以及第二钝化层，位于所述金属层上。本发明提供的一种SBD器件及其制备方法，通过在垂直型Ga2O3 SBD器件中引入多台阶场板结构，不仅解决台阶处电场聚集效应，提高电场调制作用，提升器件击穿电压，而且将器件的电场峰值由表面拉至器件内，降低器件泄漏电流。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种SBD器件及其制备方法。
背景技术
随着能源危机不断增大以及环境问题的日益凸显，以节能减排为核心的技术不断涌现，其中通过改进现有电力系统来提高能源利用率的技术领域最为引人关注。据统计，60％至70％的电能是在低能耗系统中使用的，而其中绝大多数能耗浪费在电力变换和电力驱动中。在提高电力利用效率中起关键作用的是功率器件，也称为电力电子器件。如何降低功率器件的能耗已成为全球性的重要课题。
β-Ga2O3作为新近发展起来的一种超宽禁带半导体材料，禁带宽度约为4.8～4.9eV，击穿电场达到8MV/cm，相当于Si的26倍，SiC和GaN的2倍以上。Baliga优值为Si的3000倍；SiC材料的8倍以及GaN材料的4倍；高频Baliga优值为Si材料的150倍；SiC的3倍；以及GaN材料的1.5倍。对于相同耐压等级的单极功率器件，导通电阻可降为SiC的1/10，GaN的1/3，可有效降低器件功耗。理论计算表明，采用30μm厚的n型Ga2O3材料制备的垂直型肖特基二极管(SBD)，理论击穿电压可以达到24000V，而且反向恢复电流几乎为零，能够大大降低器件的开关损耗，提高电机驱动器的性能，简化开关电源电路中的保护电路。
由于β-Ga2O3材料难以实现p型掺杂，导致垂直型SBD器件无法使用诸如场限环、结终端扩展等终端耐压保护结构，因此垂直型β-Ga2O3 SBD器件在如何实现较高击穿电压问题上存在技术难点。除此之外，采用场板结构在一定程度上可提高器件终端耐压保护效率，进而提升器件击穿电压。但对于常规的场板结构而言，其对器件终端电场的调制作用有限，对器件击穿电压的提高并不是很理想，且最高电场分布于器件表面，极易造成器件较大的泄漏电流。因此，开发一种既能有效提高垂直型β-Ga2O3 SBD器件击穿电压，又能降低泄漏电流的新型场板结构，对于β-Ga2O3 SBD器件的性能提升以及应用具有重要意义。
发明内容
为了解决上述问题，本发明提供的一种SBD器件及其制备方法，通过在垂直型Ga2O3SBD器件中引入多台阶场板结构，不仅解决台阶处电场聚集效应，提高电场调制作用，提升器件击穿电压，而且将器件的电场峰值由表面拉至器件内，降低器件泄漏电流。
为了实现以上目的，本发明采取的一种技术方案是：
一种SBD器件，包括：欧姆接触金属层；衬底，位于所述欧姆接触金属层上，所述衬底为N型重掺杂β-Ga2O3材料；外延层，位于所述衬底上，所述外延层具有台阶结构，所述台阶至少两个，所述外延层为N型轻掺杂β-Ga2O3材料；第一钝化层，位于所述外延层上，所述第一钝化层上设有肖特基接触窗口，所述肖特基接触窗口竖直向下延伸至所述外延层上表面；金属层，位于所述第一钝化层上，所述肖特基接触窗口被所述金属层覆盖并填充；以及第二钝化层，位于所述金属层上，所述第二钝化层上设有肖特基金属开口；所述肖特基金属开口竖直向下延伸至所述金属层上表面。
进一步地，所述欧姆接触金属层为Ti/Au双层金属，所述Ti层的厚度为10～40nm，所述Au层的厚度为50～150nm。
进一步地，所述台阶结构具有三个台阶，每个所述台阶的深度为0.3～1um，每个所述台阶的宽度为5～25um。
进一步地，所述第一钝化层由一层高介电常数介质与一层二氧化硅介质组成，所述高介电常数介质的厚度为0.02～0.1um，所述二氧化硅介质的厚度为0.3～1um。
进一步地，所述金属层为Ti、Ni、Au以及Pt中至少一种，所述金属层为至少两层。
本发明还提供了一种SBD器件的制备方法，包括以下步骤：形成外延层，在N型重掺杂衬底上形成N型轻掺杂的外延层；形成台阶结构，采用刻蚀工艺在所述外延层上形成台阶结构；形成第一钝化层，采用化学气相沉积法在所述外延层上形成第一钝化层，所述第一钝化层上设有肖特基接触窗口，所述肖特基接触窗口竖直向下延伸至所述外延层上表面；形成金属层，对所述衬底远离所述外延层的一面进行等离子体刻蚀处理，对等离子体刻蚀处理后的所述衬底表面沉积金属层，并对所述金属层进行退火处理；所述肖特基接触窗口被所述金属层覆盖并填充；形成欧姆接触金属层，在所述N型重掺杂衬底远离所述外延层的一面形成欧姆接触金属层；以及形成第二钝化层，并在所述第二钝化层形成肖特基金属开口，所述肖特基金属开口竖直向下延伸至所述金属层上表面。其中，所述衬底为N型重掺杂β-Ga2O3材料，所述外延层为N型轻掺杂β-Ga2O3材料。
进一步地，所述欧姆接触金属层为Ti/Au双层金属，所述Ti层的厚度为10～40nm，所述Au层的厚度为50～150nm。
进一步地，所述台阶结构具有三个台阶，每个所述台阶的深度为0.3～1um，每个所述台阶的宽度为5～25um。
进一步地，所述第一钝化层由一层高介电常数介质与一层二氧化硅介质组成，所述高介电常数介质的厚度为0.02～0.1um，所述二氧化硅介质的厚度为0.3～1um。
进一步地，所述金属层为Ti、Ni、Au以及Pt中至少一种，所述金属层为至少两层。
本发明的上述技术方案相比现有技术具有以下优点：
本发明的SBD器件采用多台阶场板结构，解决了台阶处电场聚集效应，提高电场调制作用，提升器件击穿电压，还可将器件的电场峰值由表面拉至器件内部，降低器件泄漏电流。本发明器件结构和制备工艺简单，效果显著，在新型垂直型Ga2O3 SBD器件结构及制备方法中具有广泛的应用前景。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其有益效果显而易见。
图1所示为本发明一实施例的SBD器件结构示意图；
图2所示为本发明一实施例的SBD器件制备方法流程图；
图3～图9所示为本发明一实施例的SBD器件制备流程图。
图中部件编号如下：
1欧姆接触金属层、2衬底、3外延层、31台阶结构、4第一钝化层、41肖特基接触窗口、5金属层、51肖特基接触金属、52场板金属、6第二钝化层、61肖特基金属开口。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种SBD器件，如图1所示，所述SBD器件包括：欧姆接触金属层1、衬底2、外延层3、第一钝化层4、金属层5以及第二钝化层6。
所述欧姆接触金属层1为Ti/Au双层金属，所述Ti层的厚度为10～40nm，所述Au层的厚度为50～150nm。在本实例中，所述Ti层的厚度优选为10nm、20nm、30nm或40nm，所述Au层的厚度优选为50nm、80nm、100nm、120nm或150nm。所述欧姆接触金属层1与所述衬底2背面形成欧姆接触作为SBD器件的阴极。
所述衬底2位于所述欧姆接触金属层1上，所述外延层3位于所述衬底2上。所述衬底2与所述外延层3均可为β-Ga2O3、α-Ga2O3、或γ-Ga2O3中的一种，所述衬底2与所述外延层3晶向均可为(100)、(010)、(001)或(-201)中的一种。所述衬底2与所述外延层3也可以选用选用单晶硅、砷化镓、或碳化硅中的一种。所述衬底2与所述外延层3的材质可以相同也可以不同，但是所述衬底2与所述外延层3应至少一项为Ga2O3。本实施例优选所述衬底为N型重掺杂β-Ga2O3材料，所述外延层为N型轻掺杂β-Ga2O3材料。
所述外延层3具有台阶结构31，所述台阶至少两个，优选3个。每个所述台阶的深度为0.3～1um，每个所述台阶的宽度为5～25um，优选每个台阶的深度均为0.3um、0.5um、0.7um、0.9um或1um，优选每个台阶的宽度均为5um、10um、15um、20um或25um。
所述第一钝化层4位于所述外延层3上，所述第一钝化层4上设有肖特基接触窗口41，所述肖特基接触窗口41竖直向下延伸至所述外延层3上表面。所述第一钝化层4由一层高介电常数介质与一层二氧化硅介质组成。所述高介电常数介质可以为Al2O3，HfO2，HfAlO等薄膜，所述高介电常数介质薄膜厚度为0.02～0.1um，优选0.02um、0.03um、0.04um、0.05um、0.07um、0.09um或0.1um。所述二氧化硅介质的厚度为0.3～1um，优选0.3um、0.5um、0.7um、0.9um或1.0um。
所述金属层5位于所述第一钝化层4上，所述肖特基接触窗口41被所述金属层5覆盖并填充。用于填充所述肖特基接触窗口41的金属层被称作肖特基接触金属51，覆盖在所述第一钝化层4表面的金属层被称作场板金属52。所述肖特基接触金属51与所述外延层3的Ga2O3形成肖特基接触，以作为SBD器件的阳极。所述场板金属52与所述第一钝化层4以及台阶结构31三者共同形成多台阶场板结构，该结构起到调制器件电场，提高器件击穿电压，降低反向漏电流。所述金属层为Ti、Ni、Au以及Pt中至少一种，所述金属层为至少两层。在本实施例中，依次层叠Ti层、Pt层及Au层，所述Ti层的厚度为15～25nm，所述Pt层的厚度为100～150nm，所述Au层的厚度为200～300nm。在本实施例中优选，所述Ti层的厚度优选为10nm、15nm、20nm或25nm，所述Pt层的厚度优选为100nm、120nm、130nm、140nm或150nm，所述Au层的厚度优选为180nm、200nm、250nm或300nm。
所述第二钝化层6位于所述金属层5上，所述第二钝化层6上设有肖特基金属开口61。所述肖特基金属开口61竖直向下延伸至所述金属层5上表面。所述第二钝化层6的可以为二氧化硅、氮化硅等介质薄膜的一种和/或多种，也可以为聚酰亚胺等聚合物材料。
本发明还提供了一种高SBD器件的制备方法，如图2所示，包括：S10形成外延层；S20形成台阶结构；S30形成第一钝化层；S40形成金属层；S50形成欧姆接触金属层；以及S60形成第二钝化层。其中所述衬底为N型重掺杂β-Ga2O3材料，所述外延层为N型轻掺杂β-Ga2O3材料。
如图3所示，在N型重掺杂衬底1上形成N型轻掺杂的外延层3。所述衬底2与所述外延层3均可为β-Ga2O3、α-Ga2O3、或γ-Ga2O3中的一种，所述衬底2与所述外延层3晶向均可为(100)、(010)、(001)或(-201)中的一种。所述衬底2与所述外延层3也可以选用选用单晶硅、砷化镓、或碳化硅中的一种。所述衬底2与所述外延层3的材质可以相同也可以不同，但是所述衬底2与所述外延层3应至少一项为Ga2O3。本实施例优选所述衬底为N型重掺杂β-Ga2O3材料，所述外延层为N型轻掺杂β-Ga2O3材料。
如图4所示，采用刻蚀工艺在所述外延层3上形成台阶结构31。所述台阶结构31具有至少两个所述台阶，优选3个。每个所述台阶的深度为0.3～1um，每个所述台阶的宽度为5～25um，优选每个台阶的深度均为0.3um、0.5um、0.7um、0.9um或1um，优选每个台阶的宽度均为5um、10um、15um、20um或25um。所述形成台阶结构的具体步骤如下：S21在所述外延层3的上表面形成刻蚀掩膜层；S22在所述刻蚀掩膜层的上表面第一次涂覆光刻胶，采用光刻工艺对所述光刻胶进行图形化处理以形成图形化的光刻胶；S23依据所述图形化的光刻胶对所述刻蚀掩膜层进行第一次干法刻蚀，以形成图形化的刻蚀掩膜层；S24去除所述图形化的光刻胶，并依据所述图形化的刻蚀掩膜层对所述外延层3进行第一次干法刻蚀，以形成第一台阶；重复以上步骤对所述外延层3进行第二次与第三次干法刻蚀，分别形成第二台阶与第三台阶；S25去除所述刻蚀掩膜层；S26利用腐蚀溶液对所述干法刻蚀所得到的多台阶进行湿法刻蚀。利用腐蚀溶液对所述干法刻蚀所得到的多台阶进行湿法刻蚀所采用的腐蚀溶液为H2SO4或H3PO4，腐蚀温度为100～250℃，更进一步地，在本实施例中腐蚀溶液优选为H3PO4，腐蚀温度优选为100℃、120℃、140℃、160℃、180℃、200℃、230℃或250℃。
如图5所示，采用化学气相沉积法在所述外延层3上形成第一钝化层4，如图6所示，在所述第一钝化层4上采用干法刻蚀或湿法刻蚀工艺在所述第一钝化层4上形成肖特基接触窗口41，所述肖特基接触窗口41竖直向下延伸至所述外延层3上表面。所述形成第一钝化层4的具体步骤如下：S31在所述外延层3表面采用原子层沉积工艺生长一层高介电常数介质；S32在高介电常数介质表面采用化学气相沉积工艺生长一层二氧化硅介质；S33对所述生长的高介电常数介质与二氧化硅介质进行高温退火处理，用以增强介质致密性，并改善介质与外延层3之间的界面特性。
引入一层高电常数介质可以利用高介电常数的特性，以降低器件阻断状态下引入钝化层中的电场强度，避免钝化层击穿，从而可提高钝化层可靠性。所述高介电常数介质可以为Al2O3，HfO2，HfAlO等薄膜，所述高介电常数介质薄膜厚度为0.02～0.1um，优选0.02um、0.03um、0.04um、0.05um、0.07um、0.09um或0.1um。所述二氧化硅介质的厚度为0.3～1um，优选0.3um、0.5um、0.7um、0.9um或1.0um。对所述生长的高介电常数介质与二氧化硅介质进行高温退火处理所用的工艺为快速退火工艺，更进一步地，在本实施例中采用的快速退火工艺所用到的保护气氛为氧气，退火温度为400～800℃，退火时间为2～5min，在本实施例中，退火温度优选为400℃、500℃、600℃、700℃或800℃，退火时间优选为2min、3min、4min或5min。保护气氛除氧气外，所述保护气氛还可以为O3、N2、NO、N2O等气体中的一种或多种。所述第一钝化层4由一层高介电常数介质与一层二氧化硅介质组成。
如图7所示，对所述衬底2远离所述外延层3的一面进行等离子体刻蚀处理(所述形成所述金属层的步骤为真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜等工艺中的至少一种)，对等离子体刻蚀处理后的所述衬底表面沉积金属层，并对所述金属层5进行退火处理。所述金属层5具体形成步骤如下：S41于所述肖特基接触窗口41与第一钝化层4表面涂覆光刻胶，采用光刻工艺对所述光刻胶进行图形化处理以形成图形化的光刻胶；S41于完成的器件表面依次沉积层叠的2层或2层以上的金属层；S42利用金属剥离工艺对所述2层或2层以上的金属层进行图形化处理以形成图形化的金属层；S43对所述图形化的金属层进行高温退火处理，获得所述金属层5。用于填充所述肖特基接触窗口41的金属层被称作肖特基接触金属51，覆盖在所述第一钝化层4表面的金属层被称作场板金属52。所述肖特基接触金属51与所述外延层3的Ga2O3形成肖特基接触，以作为SBD器件的阳极。所述场板金属52与所述第一钝化层4以及台阶结构31三者共同形成多台阶场板结构，该结构起到调制器件电场，提高器件击穿电压，降低反向漏电流。所述金属层为Ti、Ni、Au以及Pt中至少一种，所述金属层为至少两层。在本实施例中，依次层叠Ti层、Pt层及Au层，所述Ti层的厚度为15～25nm，所述Pt层的厚度为100～150nm，所述Au层的厚度为200～300nm。在本实施例中优选，所述Ti层的厚度优选为10nm、15nm、20nm或25nm，所述Pt层的厚度优选为100nm、120nm、130nm、140nm或150nm，所述Au层的厚度优选为180nm、200nm、250nm或300nm。在S43步骤中所述高温退火处理在氮气氛围中进行，在本实施例中，所述退火温度为450～650℃，退火时间为30～180秒，更进一步地，在本实施例中，所述退火温度优选为450℃、500℃、550℃、600℃或650℃，退火时间为30s、50s、60s、80s、100s、120s、150s或180s。
如图8所示，在所述N型重掺杂衬底远离所述外延层的一面形成欧姆接触金属层1。所述形成欧姆接触金属层1的具体步骤如下：S51对所述衬底2表面进行反应等离子体刻蚀处理；S52于所述经刻蚀处理后的衬底2表面沉积依次层叠的2层的金属层；S53对所述沉积的金属层进行高温退火处理。需要说明的是，所述欧姆接触金属1为Ti/Au双层金属，所述Ti层的厚度为10～40nm，所述Au层的厚度为50～150nm。在本实例中，所述Ti层的厚度优选为10nm、20nm、30nm或40nm，所述Au层的厚度优选为50nm、80nm、100nm、120nm或150nm。所述衬底2表面进行反应等离子体刻蚀处理的作用是为了提高衬底2表面粗糙度，以增强金属层与所述衬底2表面的粘附性，利于欧姆接触形成。作为示例，形成欧姆接触金属1可以为真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜等工艺中的至少一种。所述欧姆接触金属层1与所述衬底2背面形成欧姆接触作为SBD器件的阴极。
如图9所示，形成第二钝化层。并在所述第二钝化层形成肖特基金属开口61，所述肖特基金属开口竖直向下延伸至所述金属层上表面。所述第二钝化层6的可以为二氧化硅、氮化硅等介质薄膜的至少一种，也可以为聚酰亚胺等聚合物材料。与第二钝化层6形成肖特基金属开口61的方法可以为以为干法刻蚀、湿法刻蚀、或光刻工艺。
以上所述仅为本发明的示例性实施例，并非因此限制本发明专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种SBD器件，其特征在于，包括：
欧姆接触金属层；
衬底，位于所述欧姆接触金属层上，所述衬底为N型重掺杂β-Ga2O3材料；
外延层，位于所述衬底上，所述外延层具有台阶结构，所述台阶至少两个，所述外延层为N型轻掺杂β-Ga2O3材料；
第一钝化层，位于所述外延层上，所述第一钝化层上设有肖特基接触窗口，所述肖特基接触窗口竖直向下延伸至所述外延层上表面；
金属层，位于所述第一钝化层上，所述肖特基接触窗口被所述金属层覆盖并填充；以及第二钝化层，位于所述金属层上，所述第二钝化层上设有肖特基金属开口；所述肖特基金属开口竖直向下延伸至所述金属层上表面。
2.根据权利要求1所述的SBD器件，其特征在于，所述欧姆接触金属层为Ti/Au双层金属，所述Ti层的厚度为10～40nm，所述Au层的厚度为50～150nm。
3.根据权利要求1所述的SBD器件，其特征在于，所述台阶结构具有三个台阶，每个所述台阶的深度为0.3～1um，每个所述台阶的宽度为5～25um。
4.根据权利要求1所述的SBD器件，其特征在于，所述第一钝化层由一层高介电常数介质与一层二氧化硅介质组成，所述高介电常数介质的厚度为0.02～0.1um，所述二氧化硅介质的厚度为0.3～1um。
5.根据权利要求1所述的SBD器件，其特征在于，所述金属层为Ti、Ni、Au以及Pt中至少一种，所述金属层为至少两层。
6.一种SBD器件的制备方法，其特征在于，包括以下步骤：
形成外延层，在N型重掺杂衬底上形成N型轻掺杂的外延层；
形成台阶结构，采用刻蚀工艺在所述外延层上形成台阶结构；
形成第一钝化层，采用化学气相沉积法在所述外延层上形成第一钝化层，所述第一钝化层上设有肖特基接触窗口，所述肖特基接触窗口竖直向下延伸至所述外延层上表面；
形成金属层，对所述衬底远离所述外延层的一面进行等离子体刻蚀处理，对等离子体刻蚀处理后的所述衬底表面沉积金属层，并对所述金属层进行退火处理；所述肖特基接触窗口被所述金属层覆盖并填充；
形成欧姆接触金属层，在所述N型重掺杂衬底远离所述外延层的一面形成欧姆接触金属层；以及
形成第二钝化层，并在所述第二钝化层形成肖特基金属开口，所述肖特基金属开口竖直向下延伸至所述金属层上表面；
其中，所述衬底为N型重掺杂β-Ga2O3材料，所述外延层为N型轻掺杂β-Ga2O3材料。
7.根据权利要求6所述的SBD器件的制备方法，其特征在于，所述欧姆接触金属层为Ti/Au双层金属，所述Ti层的厚度为10～40nm，所述Au层的厚度为50～150nm。
8.根据权利要求6所述的SBD器件的制备方法，其特征在于，所述台阶结构具有三个台阶，每个所述台阶的深度为0.3～1um，每个所述台阶的宽度为5～25um。
9.根据权利要求6所述的SBD器件的制备方法，其特征在于，所述第一钝化层由一层高介电常数介质与一层二氧化硅介质组成，所述高介电常数介质的厚度为0.02～0.1um，所述二氧化硅介质的厚度为0.3～1um。
10.根据权利要求6所述的SBD器件的制备方法，其特征在于，所述金属层为Ti、Ni、Au以及Pt中至少一种，所述金属层为至少两层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911250850.6A CN111048597B (zh) | 2019-12-09 | 2019-12-09 | 一种sbd器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911250850.6A CN111048597B (zh) | 2019-12-09 | 2019-12-09 | 一种sbd器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048597A CN111048597A (zh) | 2020-04-21 |
| CN111048597B true CN111048597B (zh) | 2022-07-29 |
Family
ID=70235171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911250850.6A Active CN111048597B (zh) | 2019-12-09 | 2019-12-09 | 一种sbd器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048597B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038415A (zh) * | 2020-09-15 | 2020-12-04 | 西安电子科技大学 | 基于双台阶斜面的肖特基二极管及其制作方法 |
| CN112701155A (zh) * | 2020-12-29 | 2021-04-23 | 中国科学院微电子所苏州产业技术研究院 | 氧化镓sbd器件及其制备方法 |
| CN112670334A (zh) * | 2020-12-29 | 2021-04-16 | 中国科学院微电子所苏州产业技术研究院 | 一种氧化镓sbd器件及其制备方法 |
| CN113517356B (zh) * | 2021-05-21 | 2023-08-04 | 浙江芯科半导体有限公司 | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 |
| CN113871454A (zh) * | 2021-09-28 | 2021-12-31 | 西安电子科技大学芜湖研究院 | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 |
| CN115084231B (zh) * | 2022-07-19 | 2023-03-03 | 浙江大学 | 一种二极管及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120007097A1 (en) * | 2010-07-08 | 2012-01-12 | Intersil Americas Inc. | Schottky diode with combined field plate and guard ring |
| TWI492310B (zh) * | 2012-01-17 | 2015-07-11 | Richtek Technology Corp | 溝槽蕭特基位障二極體及其製造方法 |
| CN104332504A (zh) * | 2014-07-08 | 2015-02-04 | 中山大学 | 一种GaN基异质结肖特基二极管器件及其制作方法 |
| CN110164962B (zh) * | 2019-05-22 | 2020-11-03 | 西安电子科技大学 | 高击穿电压的肖特基二极管及其制作方法 |
-
2019
- 2019-12-09 CN CN201911250850.6A patent/CN111048597B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111048597A (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111048597B (zh) | 一种sbd器件及其制备方法 | |
| CN106887470B (zh) | Ga2O3肖特基二极管器件结构及其制作方法 | |
| CN111816696B (zh) | 一种自对准的GaN肖特基二极管及其制造方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN110164962A (zh) | 高击穿电压的肖特基二极管及其制作方法 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| KR101261928B1 (ko) | 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법 | |
| CN116387367A (zh) | 沟槽与场板复合终端结构的高压氧化镓肖特基势垒二极管 | |
| CN111063724A (zh) | 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法 | |
| CN113257896B (zh) | 多场板射频hemt器件及其制备方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| CN111192927B (zh) | 氧化镓肖特基二极管及其制作方法 | |
| CN115312604A (zh) | 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法 | |
| CN113838930A (zh) | 具有混合栅电极结构的氮化镓常关型器件及其制备方法 | |
| CN113871454A (zh) | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 | |
| CN113410138A (zh) | 一种低漏电SiC肖特基二极管及其制作方法 | |
| CN111863938A (zh) | 一种氮化镓基肖特基二极管及其制备方法 | |
| CN117219680A (zh) | 一种减薄介质层的氧化镓肖特基二极管及制备方法 | |
| CN216671641U (zh) | 一种具有混合栅电极结构的氮化镓常关型器件 | |
| CN117577526A (zh) | 氮化镓肖特基二极管及其制备方法 | |
| CN108767019A (zh) | 一种部分P型AlGaN帽层RESURF GaN基肖特基势垒二极管 | |
| WO2022141171A1 (zh) | 气体传感器的制备方法及气体传感器 | |
| CN115881827B (zh) | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 | |
| CN111599680B (zh) | 垂直结构金刚石肖特基结型场效应晶体管及制备方法 | |
| CN106409663A (zh) | 一种制备高阻断电压碳化硅功率器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |