CN111863938A - 一种氮化镓基肖特基二极管及其制备方法 - Google Patents
一种氮化镓基肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN111863938A CN111863938A CN202010542757.9A CN202010542757A CN111863938A CN 111863938 A CN111863938 A CN 111863938A CN 202010542757 A CN202010542757 A CN 202010542757A CN 111863938 A CN111863938 A CN 111863938A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- nitride layer
- type gallium
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 159
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 157
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 38
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 3
- 238000005036 potential barrier Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 8
- 238000001069 Raman spectroscopy Methods 0.000 description 7
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 6
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007704 wet chemistry method Methods 0.000 description 3
- AVXURJPOCDRRFD-UHFFFAOYSA-N Hydroxylamine Chemical compound ON AVXURJPOCDRRFD-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- -1 InP compound Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种氮化镓基肖特基二极管及其制备方法，该氮化镓基肖特基二极管包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层和肖特基金属电极，还包括：氧化镓绝缘层，设置于所述n型氮化镓层背离所述衬底一侧的两端部边缘处，并至少部分地被所述肖特基金属电极覆盖。本发明提供的氮化镓基肖特基二极管器件结构简单，并且氧化镓具有良好的绝缘隔离作用，有效缓解了势垒边缘电场集中的问题，明显提高了防止击穿漏电的能力，显著提高了器件的实际击穿电压，避免因为局部电场过高引起的器件击穿问题，增强器件的击穿性能。
Description
技术领域
本发明涉及半导体器件领域，具体涉及一种氮化镓基肖特基二极管及其制备方法。
背景技术
功率半导体器件在电力电子行业有着非常广泛的应用，是电子产品的基础元器件之一，在产业电子化升级过程中，越来越得到重视与应用。截至目前，功率半导体器件领域仍主要采用以Si为代表的第一代半导体材料，但随着功率半导体器件逐渐往高压、高频方向发展，传统的硅基功率半导体器件及其材料已经接近物理极限，日后发展空间很有限。当今产业界将目光向以碳化硅(SiC)、氮化镓(GaN)为代表的第三代半导体材料聚焦，根据其物理特性，以期开发出更能适应高温、高功率、高压、高频以及抗辐射等恶劣条件的功率半导体器件。
肖特基二极管(SBD)作为功率半导体器件的重要组成部分之一，自其问世以来，就以低功耗、大电流、超高速半导体器件的身份闻名于业界。其反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右，而整流电流却可达到几千安培，因此适宜在低压、大电流情况下工作，能有效提高低压、大电流整流(或续流)电路的效率。而氮化镓基肖特基二极管作为下一代肖特基二极管的发展方向被得到了广泛认同。GaN是当今世界半导体行业中最新兴、最热门的研究领域之一，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。近年来，氮化镓单晶衬底发展迅猛，使用氢化物气相外延(HVPE)生长获得的GaN体材料的位错密度已经可以控制在106/cm2，器件工艺水平不断发展和完善，尤其是分子束外延技术在GaN材料中的进展以及关键薄膜生长技术的突破，使得GaN基功率半导体器件得到迅速发展。
在肖特基二极管传统工艺中，器件的势垒结边缘常常电场集中，击穿漏电很大，这严重降低了器件的使用性能。因此，为了缓解表面势垒结边缘处的电场集中，提高器件的实际击穿电压，需要对器件进行终端结构的设计，常见的终端结构包括场板(FP)、场限环(FLR)等。然而，场板技术对耐压的提升有限；场限环技术能达到耐压要求，但是对环间距太过敏感，器件设计和工艺难度大。
发明内容
因此，本发明要解决的技术问题在于提供一种器件结构简单、能够有效缓解势垒结边缘电场集中、防止击穿漏电的氮化镓基肖特基二极管，从而提供一种氮化镓基肖特基二极管及其制备方法。
第一方面，本发明提供一种氮化镓基肖特基二极管，包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层和肖特基金属电极，还包括：
氧化镓绝缘层，设置于所述n型氮化镓层背离所述衬底一侧的两端部边缘处，并至少部分地被所述肖特基金属电极覆盖。
进一步地，所述氧化镓绝缘层的宽度为1～2μm，厚度为20～40nm。
进一步地，所述氧化镓绝缘层被所述肖特基金属电极覆盖区域的宽度为50～100nm。
进一步地，所述氧化镓绝缘层位于所述n型氮化镓层的表面并延伸至所述n型氮化镓层内。
进一步地，所述n型氮化镓层包括第一n型氮化镓层和第二n型氮化镓层，所述第一n型氮化镓层位于靠近所述衬底的一侧，
所述第一n型氮化镓层的掺杂浓度为2×1018cm-3～3×1018cm-3，厚度2～5μm；
所述第二n型氮化镓层的掺杂浓度为6×1015cm-3～8×1015cm-3，厚度8～10μm。
进一步地，所述肖特基金属电极由Ni、Au、Pd中的至少一种组成；所述欧姆接触电极由Ti、Al、Ni、Au中的至少一种组成；所述衬底选用所述衬底选用n型氮化镓衬底、蓝宝石衬底、碳化硅衬底或硅衬底。
第二方面，本发明提供所述的氮化镓基肖特基二极管的制备方法，包括：
提供衬底，并在所述衬底上形成n型氮化镓层；
在所述n型氮化镓层背离所述衬底一侧的两端部边缘处形成氧化镓绝缘层；
在所述n型氮化镓层背离所述衬底的一侧形成肖特基金属电极并至少部分地覆盖所述氧化镓绝缘层；
在所述衬底背离所述n型氮化镓层的一侧形成欧姆接触电极。
进一步地，在所述衬底上形成n型氮化镓层包括：
在所述衬底上依次形成第一n型氮化镓层和第二n型氮化镓层，所述第一n型氮化镓层的掺杂浓度高于所述第二n型氮化镓层。
进一步地，形成所述氧化镓绝缘层的方法包括：
在所述n型氮化镓层背离所述衬底的一侧表面形成掩膜层，暴露出所述n型氮化镓层的两端部边缘处的表面；
在所述n型氮化镓层两端部边缘处暴露出的表面进行氧化处理以形成所述氧化镓绝缘层。
进一步地，所述掩膜层的材料选用光刻胶；
所述氧化处理选用等离子体氧化工艺或热氧化工艺进行；
所述等离子体氧化工艺的条件为：真空环境，在450-500W功率下处理20-30min，氧气浓度≥99.9％，氧气流速60-80sccm。
本发明技术方案，具有如下优点：
1.本发明提供的氮化镓基肖特基二极管，在n型氮化镓层背离衬底一侧的两端部边缘处设置氧化镓绝缘层，并至少部分地被肖特基金属电极覆盖，器件结构简单，并且氧化镓具有良好的绝缘隔离作用，有效缓解了势垒边缘电场集中的问题，明显提高了防止击穿漏电的能力，显著提高了器件的实际击穿电压，避免因为局部电场过高引起的器件击穿问题，增强器件的击穿性能。
2.本发明提供的氮化镓基肖特基二极管的制备方法，通过在n型氮化镓层两端部边缘处进行氧化处理(例如选用等离子体氧化工艺或热氧化工艺)，在n型氮化镓层中直接将氮化镓氧化生成氧化镓，本发明首次将局部氧化技术应用到氮化镓基肖特基二极管中，形成的氧化镓绝缘层有效缓解了势垒边缘电场集中的问题，明显提高了防止击穿漏电的能力，显著提高了器件的实际击穿电压，增强器件的击穿性能，制备方法简单、容易操作，适用于大规模生产推广。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氮化镓基肖特基二极管的结构示意图；
图2是本发明实施例提供的氮化镓基肖特基二极管的俯视图；
图3是本发明实施例1提供的制备方法步骤S1得到的器件结构示意图；
图4是本发明实施例1提供的制备方法步骤S2得到的器件结构示意图；
图5是本发明实施例1提供的制备方法步骤S3得到的器件结构示意图；
图6是本发明实施例1提供的制备方法步骤S4得到的器件结构示意图；
图7是本发明实施例1提供的制备方法步骤S5得到的器件结构示意图；
图8是本发明实施例1制备得到的肖特基二极管等离子体氧化区域的拉曼光谱图；
图9是本发明实施例1提供的氮化镓基肖特基二极管在-2～7V电压范围内的电流密度-电压特性曲线；
图10是本发明实施例1提供的氮化镓基肖特基二极管在-20～20V电压范围内的电流密度-电压特性曲线。
附图标记：
1-欧姆接触电极；2-衬底；3-n型氮化镓层；31-第一n型氮化镓层；32-第二n型氮化镓层；4-肖特基金属电极；5-氧化镓绝缘层；6-掩膜层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在附图中，可能为了清楚起见而放大各层和区的尺寸及相对尺寸。应当理解的是，当元件或层被称为“在另一元件或层上”或者“连接至另一元件或层”时，其可以是直接在该另一元件或层上，或者直接连接至该另一元件或层，或者可存在居间的元件或层。相反地，当元件被称为“直接在另一元件或层上”或者“直接连接至另一元件或层”时，则不存在居间的元件或层。
应当理解的是，尽管术语“第一”和“第二”在本文中被用于描述不同的层，但这些层不应受这些术语的限制。这些术语仅被用于区分一个层与另一个层。因此，本文所述的第一n型氮化镓层可被称为第二n型氮化镓层，类似地，第二n型氮化镓层可被称为第一n型氮化镓层。
诸如“下”或“底”和“上”或“顶”的相对术语，在本文中可以被用于描述如附图所示的一个元件与另一个元件的关系。应当理解的是，相对术语旨在涵盖除在附图中所描绘的方向之外的、器件的不同方向。例如，如果附图中的器件被翻转，则被描述为处于其他元件“下”侧的元件进而将被理解为处于该其他元件“上”侧。因此，术语“下”可以涵盖“下”和“上”两个方向。类似地，如果附图中的器件被翻转，则被描述为在其他元件“下面”或“下方”的元件进而将被理解为在其他元件的“上面”。
在本文中所使用的术语仅是为了描述具体实施例，而不是旨在限制本发明。本文中使用的术语“包含”和/或“包括”，是指所陈述的特征、元件和/或组件存在，但并不排除一个或多个其他特征、元件、组件和/或其组合的存在或增加。
在附图中所示出的图形本质上是示意性的，它们的形状并不旨在示出器件的各部分的实际形状，并且不旨在限制本发明的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本文所述的n型氮化镓层，n型指的是层中的多数载流子类型。因此，n型材料具有负电荷电子的多数载流子。文中所述n+，n-表示相对于另一层的多数载流子的相对大(“+”)或小(“-”)的浓度。然而，这种符号并不意味着在一个层中多数或少数载流子具有特定的浓度。
如图1和图2所示，本发明提供一种氮化镓基肖特基二极管，包括依次层叠设置的欧姆接触电极1、衬底2、n型氮化镓层3和肖特基金属电极4，还包括：氧化镓绝缘层5，设置于n型氮化镓层3背离衬底2一侧的两端部边缘处，并至少部分地被肖特基金属电极4覆盖。
本发明提供的氮化镓基肖特基二极管，在n型氮化镓层3背离衬底2一侧的两端部边缘处设置氧化镓绝缘层5，并至少部分地被肖特基金属电极4覆盖，器件结构简单，并且氧化镓具有良好的绝缘隔离作用，有效缓解了势垒边缘电场集中的问题，明显提高了防止击穿漏电的能力，显著提高了器件的实际击穿电压，避免因为局部电场过高引起的器件击穿问题，增强器件的击穿性能。
上述衬底2，可以选用n型氮化镓衬底、蓝宝石衬底、碳化硅衬底、硅衬底中的任意一种。
上述n型氮化镓层3，用于与具有整流特性的肖特基金属电极4在接触面上形成肖特基势垒，作为本发明的可选实施方式，n型氮化镓层3包括第一n型氮化镓层31和第二n型氮化镓层32，第一n型氮化镓层31位于靠近衬底2的一侧，第一n型氮化镓层31的掺杂浓度高于第二n型氮化镓层32，也即，在衬底2上依次设置n+GaN层(重掺杂)和n-GaN层(轻掺杂)。具体地，第一n型氮化镓层的掺杂浓度为2×1018cm-3～3×1018cm-3，厚度2～5μm；第二n型氮化镓层的掺杂浓度为6×1015cm-3～8×1015cm-3，厚度8～10μm。氢基硅烷可以作为n型氮化镓层3的掺杂剂，通过调整掺杂剂浓度以形成重掺杂的第一n型氮化镓层31和轻掺杂的第二n型氮化镓层32。
作为本发明的可选实施方式，上述氧化镓绝缘层5位于n型氮化镓层3的表面并延伸至n型氮化镓层3内。如图1所示，氧化镓绝缘层5背离衬底2一侧的表面与n型氮化镓层3背离衬底2一侧的表面齐平。氧化镓绝缘层5宽度为1～2μm，厚度为20～40nm。
作为本发明的可选实施方式，上述欧姆接触电极1由Ti、Al、Ni、Au中的至少一种组成，例如，在远离衬底的方向上，欧姆接触电极1依次由Ti层、Al层、Ni层、Au层组成，其中Ti层的厚度为20nm、Al层的厚度为80nm、Ni层的厚度为20nm、Au层的厚度为100nm，或者，在远离衬底的方向上，欧姆接触电极1依次由Ti层、Al层组成，其中Ti层的厚度为30nm、Al层的厚度为100nm。
作为本发明的可选实施方式，上述肖特基金属电极4由Ni、Au、Pd中的至少一种组成，例如，在远离n型氮化镓层3的方向上，肖特基金属电极4依次由Ni层和Au层组成，其中Ni层的厚度为15nm，Au层的厚度为100nm，或者，在远离n型氮化镓层3的方向上，肖特基金属电极4依次由Pd层和Au层组成，其中Pd层的厚度为5nm，Au层的厚度为60nm。
本发明还提供上述氮化镓基肖特基二极管的制备方法，包括：
提供衬底2，并在衬底2上形成n型氮化镓层3；
在n型氮化镓层3背离衬底2一侧的两端部边缘处形成氧化镓绝缘层5；
在n型氮化镓层3背离衬底2的一侧形成肖特基金属电极4并至少部分地覆盖氧化镓绝缘层5；
在衬底2背离n型氮化镓层3的一侧形成欧姆接触电极1。
作为本发明的可选实施方式，在衬底2上形成n型氮化镓层3包括：
在衬底2上依次形成第一n型氮化镓层31和第二n型氮化镓层32，第一n型氮化镓层31的掺杂浓度高于第二n型氮化镓层32。衬底2、第一n型氮化镓层31和第二n型氮化镓层32的材料参见前述器件部分。可以采用金属有机化学气相沉积(MOCVD)工艺、氢化物气相外延(HVPE)工艺、分子束外延(MBE)工艺在衬底2上制备第一n型氮化镓层31和第二n型氮化镓层32。
作为本发明的可选实施方式，形成氧化镓绝缘层5的方法包括：
在n型氮化镓层3背离衬底2的一侧表面形成掩膜层6，暴露出n型氮化镓层3的两端部边缘处的表面；
在n型氮化镓层3两端部边缘处暴露出的表面进行氧化处理以形成氧化镓绝缘层5。
具体地，氧化处理可以选用等离子体氧化工艺或热氧化工艺(干氧氧化或湿氧氧化)进行。其中，等离子体氧化工艺的条件为：真空环境，在450-500W功率下处理20-30min，氧气浓度≥99.9％，氧气流速60-80sccm。掩膜层6的材料可以选用光刻胶。例如，掩膜层6选用光刻胶时，首先在n型氮化镓层3背离衬底2的一侧表面均匀涂抹光刻胶；然后根据设计的位置，通过曝光显影将n型氮化镓层3两端部边缘处的光刻胶去除以暴露出n型氮化镓层3的两端部边缘处的表面。
作为本发明的可选实施方式，在n型氮化镓层3背离衬底2的一侧形成肖特基金属电极4之前，去除剩余的掩膜层6，例如，掩膜层6选用光刻胶时，可以用过湿法化学工艺，如利用N-甲基吡咯烷酮(NMP)溶液、二甲基亚砜(DMSO)溶液或羟胺(HDA)溶液去除光刻胶。再次利用光刻工艺在n型氮化镓层3的上表面刻画出肖特基金属电极4的电极图案，使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀Ni(15nm)/Au(100nm)金属薄膜或Pd(5nm)/Au(60nm)金属薄膜，作为肖特基金属电极4。如图1和图2所示，肖特基金属电极4覆盖全部n型氮化镓层3的上表面并部分覆盖氧化镓绝缘层5。氧化镓绝缘层5被肖特基金属电极4覆盖区域的宽度为50～100nm。
作为本发明的可选实施方式，使用热蒸发、磁控溅射或电子束蒸发等方法在衬底2背离n型氮化镓层3的一侧蒸镀Ti(20nm)/Al(80nm)/Ni(20nm)/Au(100nm)金属薄膜或Ti(30nm)/Al(100nm)金属薄膜，作为欧姆接触电极1。
制备完肖特基金属电极和欧姆接触电极金属薄膜后，将器件进行退火处理，完成器件制备。
以下结合具体实施例来说明本发明提供的技术方案。
实施例1
本实施例提供一种氮化镓基肖特基二极管的制备方法，步骤如下：
步骤S1，准备一个衬底2(双面抛光的n型GaN衬底)，利用金属有机化学气相沉积(MOCVD)工艺在衬底2上依次生长2μm的第一n型氮化镓层31(n+型Si掺杂的氮化镓层，掺杂浓度为2×1018cm-3)和8μm的第二n型氮化镓层32(n-型Si掺杂的氮化镓层，掺杂浓度为6×1015cm-3)，氢基硅烷作为Si掺杂材料，步骤S1得到的器件结构如图3所示；
步骤S2，在第二n型氮化镓层32的上表面均匀涂抹一层光刻胶，形成掩膜层6，步骤S2得到的器件结构如图4所示；
步骤S3，通过曝光显影去除掩膜层6两端部的光刻胶，在掩膜层6的两端形成缺口，缺口露出第二n型氮化镓层32的上表面，缺口的宽度为1μm，步骤S3得到的器件结构如图5所示；
步骤S4，使用ICP-5101型感应耦合等离子体机(由北京创世威纳科技有限公司提供)，通过等离子体氧化工艺在缺口部位进行等离子体氧化(在真空环境下，感应耦合等离子体机射频电源产生的射频输出到环形耦合线圈上，氧气经过耦合辉光放电后变为氧等离子体，氧等离子体和氮化镓反应生产氧化镓)，等离子体氧化工艺的条件为：真空环境，在500W功率下处理30min，氧气浓度≥99.9％，氧气流速80sccm，在缺口处原位形成氧化镓绝缘层，厚度为40nm，步骤S4得到的器件结构如图6所示；
步骤S5，通过湿法化学工艺，利用NMP溶液将在第二n型氮化镓层32的上表面剩余的光刻胶去除，步骤S5得到的器件结构如图7所示；
步骤S6，利用光刻工艺在第二n型氮化镓层32的上表面形成电极图案，使用热蒸发工艺蒸镀Ni(15nm)/Au(100nm)金属薄膜作为肖特基金属电极4(位于两端部的氧化镓绝缘层5各自被肖特基金属电极4覆盖区域的宽度为50nm)，并使用热蒸发工艺在衬底2的下表面蒸镀Ti(20nm)/Al(80nm)/Ni(20nm)/Au(100nm)金属薄膜作为欧姆接触电极1，最后通过快速退火炉在800℃、氮气氛围下退火30s，最终得到如图1所示的氮化镓基肖特基二级管。
对实施例1制备得到的肖特基二极管的等离子体氧化区域进行拉曼光谱测试。
测试仪器：英国雷尼绍InVia Reflex 81A946显微共聚焦拉曼光谱仪。
测试方法：将实施例1制备得到的肖特基二极管的等离子体氧化区域通过拉曼光谱仪进行拉曼光谱测试，拉曼频移范围设置100-800cm-1，得到该器件的拉曼光谱如图8所示。
如图8所示，图中明显观察到8个拉曼峰，分别位于144cm-1、168cm-1、200cm-1、347cm-1、416cm-1、477cm-1、654cm-1、767cm-1处，其中最强峰200cm-1为典型的Ga-O键转动模式，与文献(Dohy D,Lucazeau G,Revcolevschi A.Raman spectra and valence forcefield of single-crystallineβGa2O3[J].Journal of Solid State Chemistry,1982,45(2):180-192.)图谱较为吻合，从而证实氧化区域得到氧化镓。
实施例2
本实施例提供一种氮化镓基肖特基二极管的制备方法，步骤如下：
步骤S1，准备一个衬底2(蓝宝石衬底)，利用氢化物气相外延(HVPE)工艺在衬底2上依次生长5μm的第一n型氮化镓层31(n+型Si掺杂的氮化镓层，掺杂浓度为3×1018cm-3)和10μm的第二n型氮化镓层32(n-型Si掺杂的氮化镓层，掺杂浓度为8×1015cm-3)，氢基硅烷作为Si掺杂材料，步骤S1得到的器件结构如图3所示；
步骤S2，在第二n型氮化镓层32的上表面均匀涂抹一层光刻胶，形成掩膜层6，步骤S2得到的器件结构如图4所示；
步骤S3，通过曝光显影去除掩膜层6两端部的光刻胶，在掩膜层6的两端形成缺口，缺口露出第二n型氮化镓层32的上表面，缺口的宽度为2μm，步骤S3得到的器件结构如图5所示；
步骤S4，使用ICP-5101型感应耦合等离子体机(由北京创世威纳科技有限公司提供)，通过电感耦合等离子体工艺在缺口部位进行等离子体氧化(在真空环境下，感应耦合等离子体机射频电源产生的射频输出到环形耦合线圈上，氧气经过耦合辉光放电后变为氧等离子体，氧等离子体和氮化镓反应生产氧化镓)，其中，等离子体氧化工艺的条件为：真空环境，在450W功率下处理20min，氧气浓度≥99.9％，氧气流速60sccm，在缺口处原位形成氧化镓绝缘层，厚度为20nm，步骤S4得到的器件结构如图6所示；
步骤S5，通过湿法化学工艺，利用DMSO溶液将在第二n型氮化镓层32的上表面剩余的光刻胶去除，步骤S5得到的器件结构如图7所示；
步骤S6，利用光刻工艺在第二n型氮化镓层32的上表面形成电极图案，使用德仪科技的DE300D磁控溅射系统蒸镀Pd(5nm)/Au(60nm)金属薄膜作为肖特基金属电极4，(位于两端部的氧化镓绝缘层5各自被肖特基金属电极4覆盖区域的宽度为100nm)，并使用该磁控溅射系统在衬底2的下表面蒸镀Ti(30nm)/Al(100nm)金属薄膜作为欧姆接触电极1，最后通过快速退火炉在800℃、氮气氛围下退火30s，最终得到如图1所示的氮化镓基肖特基二级管。
参照实施例1中的测试方法对实施例2制备得到的肖特基二极管的等离子体氧化区域进行拉曼光谱测试，根据测试结果同样证实氧化区域得到氧化镓。
测试例
1.实验仪器
吉时利KEITHLEY参数分析仪4200-SCS。
2.实验方法
将实施例1制备的氮化镓基肖特基二极管放进分析仪平台，进行扎针，然后在电脑端设置好参数(正向电流测试时设置正向偏压0-8V，反向漏电流测试时设置反向偏压0-20V，电流最大限制为100mA，频率设置为1MHz，数据采样设置为1000)，得到该器件的电流密度-电压曲线(J-V曲线)如图9和图10所示。
3.实验结果
如图9所示，实施例1制备的氮化镓基肖特基二极管的开启电压为0.6V，饱和电流密度为1.6A/cm2，开启电压较低，正向导通性能好。
如图10所示，实施例1制备的氮化镓基肖特基二极管的反向电流密度为1×10-7A/cm2，证明该器件的反向截止特性优异，经计算，该器件的开关比(Ion/Ioff)达到108，证明实施例1制备的氮化镓基肖特基二极管具有优异的正向导通性和反向截止性，有效地缓解了势垒结边缘电场集中，防止击穿漏电。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种氮化镓基肖特基二极管，包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层和肖特基金属电极，其特征在于，还包括：
氧化镓绝缘层，设置于所述n型氮化镓层背离所述衬底一侧的两端部边缘处，并至少部分地被所述肖特基金属电极覆盖。
2.根据权利要求1所述的氮化镓基肖特基二极管，其特征在于，所述氧化镓绝缘层的宽度为1～2μm，厚度为20～40nm。
3.根据权利要求1或2所述的氮化镓基肖特基二极管，其特征在于，所述氧化镓绝缘层被所述肖特基金属电极覆盖区域的宽度为50～100nm。
4.根据权利要求1-3任一所述的氮化镓基肖特基二极管，其特征在于，所述氧化镓绝缘层位于所述n型氮化镓层的表面并延伸至所述n型氮化镓层内。
5.根据权利要求1-4任一所述的氮化镓基肖特基二极管，其特征在于，
所述n型氮化镓层包括第一n型氮化镓层和第二n型氮化镓层，所述第一n型氮化镓层位于靠近所述衬底的一侧，
所述第一n型氮化镓层的掺杂浓度为2×1018cm-3～3×1018cm-3，厚度2～5μm；
所述第二n型氮化镓层的掺杂浓度为6×1015cm-3～8×1015cm-3，厚度8～10μm。
6.根据权利要求1-5任一所述的氮化镓基肖特基二极管，其特征在于，
所述肖特基金属电极由Ni、Au、Pd中的至少一种组成；
所述欧姆接触电极由Ti、Al、Ni、Au中的至少一种组成；
所述衬底选用n型氮化镓衬底、蓝宝石衬底、碳化硅衬底或硅衬底。
7.一种权利要求1-6任一所述的氮化镓基肖特基二极管的制备方法，其特征在于，包括：
提供衬底，并在所述衬底上形成n型氮化镓层；
在所述n型氮化镓层背离所述衬底一侧的两端部边缘处形成氧化镓绝缘层；
在所述n型氮化镓层背离所述衬底的一侧形成肖特基金属电极并至少部分地覆盖所述氧化镓绝缘层；
在所述衬底背离所述n型氮化镓层的一侧形成欧姆接触电极。
8.根据权利要求7所述的氮化镓基肖特基二极管的制备方法，其特征在于，在所述衬底上形成n型氮化镓层包括：
在所述衬底上依次形成第一n型氮化镓层和第二n型氮化镓层，所述第一n型氮化镓层的掺杂浓度高于所述第二n型氮化镓层。
9.根据权利要求7或8所述的氮化镓基肖特基二极管的制备方法，其特征在于，形成所述氧化镓绝缘层的方法包括：
在所述n型氮化镓层背离所述衬底的一侧表面形成掩膜层，暴露出所述n型氮化镓层的两端部边缘处的表面；
在所述n型氮化镓层两端部边缘处暴露出的表面进行氧化处理以形成所述氧化镓绝缘层。
10.根据权利要求9所述的氮化镓基肖特基二极管的制备方法，其特征在于，
所述掩膜层的材料选用光刻胶；
所述氧化处理选用等离子体氧化工艺或热氧化工艺进行；
所述等离子体氧化工艺的条件为：真空环境，在450-500W功率下处理20-30min，氧气浓度≥99.9％，氧气流速60-80sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010542757.9A CN111863938A (zh) | 2020-06-15 | 2020-06-15 | 一种氮化镓基肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010542757.9A CN111863938A (zh) | 2020-06-15 | 2020-06-15 | 一种氮化镓基肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111863938A true CN111863938A (zh) | 2020-10-30 |
Family
ID=72986648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010542757.9A Pending CN111863938A (zh) | 2020-06-15 | 2020-06-15 | 一种氮化镓基肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863938A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871454A (zh) * | 2021-09-28 | 2021-12-31 | 西安电子科技大学芜湖研究院 | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268202A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 高耐圧炭化珪素ショットキ−・ダイオ−ド |
| JP2009059912A (ja) * | 2007-08-31 | 2009-03-19 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| JP2009267019A (ja) * | 2008-04-24 | 2009-11-12 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| WO2016151704A1 (ja) * | 2015-03-20 | 2016-09-29 | 株式会社日立製作所 | 窒化物半導体素子及び電力変換装置 |
| US20160372609A1 (en) * | 2015-06-19 | 2016-12-22 | Sumitomo Electric Industries, Ltd. | Schottky barrier diode |
| CN111739945A (zh) * | 2020-06-17 | 2020-10-02 | 中山大学 | 一种金刚石倾斜台面异质结二极管及其制备方法 |
-
2020
- 2020-06-15 CN CN202010542757.9A patent/CN111863938A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268202A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 高耐圧炭化珪素ショットキ−・ダイオ−ド |
| JP2009059912A (ja) * | 2007-08-31 | 2009-03-19 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| JP2009267019A (ja) * | 2008-04-24 | 2009-11-12 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| WO2016151704A1 (ja) * | 2015-03-20 | 2016-09-29 | 株式会社日立製作所 | 窒化物半導体素子及び電力変換装置 |
| US20160372609A1 (en) * | 2015-06-19 | 2016-12-22 | Sumitomo Electric Industries, Ltd. | Schottky barrier diode |
| CN111739945A (zh) * | 2020-06-17 | 2020-10-02 | 中山大学 | 一种金刚石倾斜台面异质结二极管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| XINKE LIU 等: "GaN Schottky Barrier Diodes on Free-Standing GaN Wafer", 《ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871454A (zh) * | 2021-09-28 | 2021-12-31 | 西安电子科技大学芜湖研究院 | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746854B2 (ja) | ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池 | |
| CN109920857B (zh) | 一种肖特基二极管及其制备方法 | |
| CN100585811C (zh) | 半绝缘SiC半导体器件的欧姆接触制作方法 | |
| US20130146898A1 (en) | SiC MOSFETS AND SELF-ALIGNED FABRICATION METHODS THEREOF | |
| CN109873038B (zh) | 一种场效应晶体管及其制备方法 | |
| US20080108190A1 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| Vardi et al. | Refractory W ohmic contacts to H-terminated diamond | |
| US8980737B2 (en) | Methods of forming contact regions using sacrificial layers | |
| CN110364575A (zh) | 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法 | |
| CN111863938A (zh) | 一种氮化镓基肖特基二极管及其制备方法 | |
| CN111081758B (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| US9035323B2 (en) | Silicon carbide barrier diode | |
| CN116387368A (zh) | 垂直型氮化物铁电半导体肖特基二极管及制备方法 | |
| US10192970B1 (en) | Simultaneous ohmic contact to silicon carbide | |
| CN113178384B (zh) | SiC基欧姆接触结构及其制造方法 | |
| CN115084234A (zh) | 基于自中心至四周渐变P型掺杂浓度的氧化镓pn二极管及制备方法 | |
| CN114334651A (zh) | 一种基于超薄氮化镓自支撑衬底的hemt制备方法 | |
| CN110808292B (zh) | 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法 | |
| US11121211B2 (en) | Fabrication of lateral superjunction devices using selective epitaxy | |
| Shenai et al. | Formation and properties of rapid thermally annealed TiSi2 on lightly doped and heavily implanted silicon | |
| JP3924628B2 (ja) | ＳｉＣショットキーダイオードの製造方法 | |
| Wen et al. | Vertical Vertical β-Ga₂O₃ Power Diodes: From Interface Engineering to Edge Termination | |
| CN117174763B (zh) | 碳化硅混合3C-SiC接触PN结肖特基二极管及制备方法 | |
| CN112736125A (zh) | 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法 | |
| Govindaraju et al. | Comparison of the Electrical Behavior of AIN‐on‐Diamond and AIN‐on‐Si MIS Rectifying Structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201030 |