CN111081758B - 降低导通电阻的SiC MPS结构及制备方法 - Google Patents
降低导通电阻的SiC MPS结构及制备方法 Download PDFInfo
- Publication number
- CN111081758B CN111081758B CN201911150520.XA CN201911150520A CN111081758B CN 111081758 B CN111081758 B CN 111081758B CN 201911150520 A CN201911150520 A CN 201911150520A CN 111081758 B CN111081758 B CN 111081758B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- metal
- type
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000005496 tempering Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 12
- 229910010271 silicon carbide Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种降低导通电阻的SiC MPS结构及制备方法，包括：N型衬底和成型于所述N型衬底上表面的N型外延层，所述N型外延层的上表面开设有沟槽；所述沟槽的底部成型有P型掺杂区；所述N型外延层的上表面以及所述沟槽内成型有正面金属层，所述正面金属层与所述N型外延层肖特基接触，所述正面金属层与所述P型掺杂区欧姆接触。本发明节省了P型注入和P型注入区的欧姆接触区域的光刻制程；改善了MPS在低导通状态的导通电阻增加的问题。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及一种降低导通电阻的SiC MPS结构及制备方法。
背景技术
SiC二极管虽然优于硅基的产品，但是仍然存在高漏电或是高电阻不匹配，两者性能无法兼得的改进空间，传统结构的肖特基势垒二极管(SBD，Schottky Barrier Diode)在高反压下有极高漏电流和大电流导通时压降太大的问题，业界常见发表的新型的结势垒肖特基二极管(JBS，Junction Barrier Schottky diode)虽然改善了漏电流，但是增加了导通压降而且仍然存在大电流导通时压降太大的问题，有些公司提出新一代的结构：混合PN结肖特基二极管结构(MPS，Merged PiN Schottky diode)虽然进一步改善了漏电流和大电流导通时压降太大的问题；但是仍然增加了导通压降性能不佳的问题。而且在工艺上还需要额外的光照制程(photo layer)，不但增加了工艺的复杂性。而且还增加了生产成本以及生产周期。
专利文献CN 109860273A公开了一种MPS二极管器件及其制备方法。所述MPS二极管器件自下而上包括阴极电极、N+碳化硅衬底、N-外延层和阳极电极；所述N-外延层具有至少两个P+区；相邻两个所述P+区之间具有N-补偿掺杂区，所述N-补偿掺杂区的深度小于或者等于所述P+区的深度，所述N-补偿掺杂区的掺杂浓度高于所述N-外延层的掺杂浓度；所述阳极电极包括第一金属和第二金属，所述P+区表面与所述第一金属之间为欧姆接触，所述N-补偿掺杂区表面与所述第二金属之间为肖特基接触。
图1为传统MPS二级管的结构，它藉由P型参杂区屏蔽肖特基接面的电场强度,有效的降低了组件的漏电流，另外由于电导调制(conductivity modulation)的效应，MPS二级管大电流导通时具有更好的导通特性。但是在低导通状态时由于P型区域不在导通状态，因此MPS增加了低导通状态的导通电阻。另外在工艺上P型区域的欧姆接触还需要一道额外的光刻制程(Photo layer)。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种降低导通电阻的SiC MPS结构及制备方法。
根据本发明提供的一种降低导通电阻的SiC MPS结构，包括：N型衬底和成型于所述N型衬底上表面的N型外延层，所述N型外延层的上表面开设有沟槽；
所述沟槽的底部成型有P型掺杂区；
所述N型外延层的上表面以及所述沟槽内成型有正面金属层，所述正面金属层与所述N型外延层肖特基接触，所述正面金属层与所述P型掺杂区欧姆接触。
优选地，所述N型衬底的下表面成型有背面金属层，所述背面金属层与所述N型衬底的下表面欧姆接触。
根据本发明提供的一种降低导通电阻的SiC MPS结构的制备方法，包括：
步骤1：在晶圆的上表面沉积一层SiO2层，根据沟槽所需开设的位置对SiO2层进行刻蚀，裸露出对应位置的N型外延层的上表面，所述晶圆包括N型衬底及N型衬底上表面的N型外延层；
步骤2：对裸露的N型外延层的上表面进行刻蚀，形成沟槽；
步骤3：向沟槽底部进行P型掺杂形成P型掺杂区，并去除SiO2层；
步骤4：在晶圆的表面形成一层炭膜，进行高温回火后去除所述炭膜；
步骤5：在沟槽的侧壁形成SiO2层或阻挡层；
步骤6：在所述晶圆上表面沉积第一金属层并进行刻蚀，利用选择性金属化技术进行第一次金属回火，只在P型掺杂区上形成欧姆接触的金属硅化物层；
步骤7：去除未形成金属硅化物的第一金属层，去除沟槽侧壁的SiO2层或阻挡层；
步骤8：在所述晶圆上表面沉积第二金属层并进行第二次金属回火，在所述晶圆上表面除所述金属硅化物以外的区域形成肖特基接触的正面金属层；
步骤9：在所述晶圆的下表面进行金属沉积及回火，形成欧姆接触的背面金属层。
优选地，所述步骤1中，通过化学气相沉积方式沉积SiO2层，根据沟槽所需开设的位置制备对准层光罩对SiO2层进行光刻，裸露出对应位置的N型外延层的上表面。
优选地，所述步骤2包括：对裸露的N型外延层的上表面进行干法刻蚀，干法刻蚀中调整SiO2层与N型外延层的刻蚀比例，确保SiO2层的残留厚度能够阻挡离子植入。
优选地，所述步骤3包括：通过高温离子植入的方式向沟槽底部进行P型掺杂形成P型掺杂区，并以湿法刻蚀的方式去除SiO2层。
优选地，所述步骤4中：所述炭膜通过在晶圆的表面利用沉积或烧结光刻胶的方式形成。
优选地，所述步骤5包括：以热氧化或沉积方式在晶圆的上表面和沟槽内形成一层SiO2层或阻挡层并以干法刻蚀的方式去除，调整干法刻蚀的各向异性，确保沟槽的侧壁留有SiO2层或阻挡层。
优选地，所述步骤6包括：
在所述晶圆上表面沉积第一金属层，在第一金属层上涂布光刻胶或非相性填充物，并进行刻蚀，露出沟槽外凸台上表面的第一金属层；
通过金属刻蚀去除沟槽外凸台上表面的第一金属层，并去除沟槽内的光刻胶或非相性填充物；
利用选择性金属化方法进行第一次金属回火，只在P型掺杂区上形成欧姆接触的金属硅化物层。
优选地，所述步骤7包括：以湿法刻蚀去除未形成金属硅化物的第一金属层，并去除沟槽侧壁的SiO2层或阻挡层。
与现有技术相比，本发明具有如下的有益效果：
1.节省了P型注入和P型注入区的欧姆接触区域的光刻制程；
2.改善了MPS在低导通状态的导通电阻增加的问题。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为传统MPS二极管的结构示意图。
图2为本发明的SiC MPS结构示意图。
图3至图11为本发明SiC MPS结构的制备流程图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
如图2所示，本发明提供的一种降低导通电阻的SiC MPS结构，包括：N型衬底1和成型于N型衬底上表面的N型外延层2，N型外延层2的上表面开设有沟槽，沟槽的底部成型有P型掺杂区3。N型外延层2的上表面以及沟槽内成型有正面金属层5，正面金属层5与N型外延层2肖特基接触，正面金属层5与P型掺杂区3通过金属硅化物层4欧姆接触。N型衬底1的下表面成型有背面金属层6，背面金属层6与N型衬底1的下表面欧姆接触。
如图3至图11所示，本发明提供的一种降低导通电阻的SiC MPS结构的制备方法，包括：
步骤1：在SiC晶圆的上表面通过化学气相沉积方式沉积一层SiO2层7，根据沟槽所需开设的位置制备对准层光罩对SiO2层进行光刻，裸露出对应位置的N型外延层2的上表面，如图3所示。晶圆包括N型衬底1及N型衬底1上表面的N型外延层2。
步骤2：对裸露的N型外延层2的上表面进行干法刻蚀，形成沟槽，如图4所示，整体构成沟槽和凸台的结构。干法刻蚀中调整SiO2层7与N型外延层2的刻蚀比例，确保SiO2层7的残留厚度能够阻挡离子植入。
步骤3：通过高温离子植入的方式向沟槽底部进行P型掺杂形成P型掺杂区3，并以湿法刻蚀的方式去除SiO2层，如图5所示。
步骤4：通过在晶圆的表面利用沉积或烧结光刻胶的方式，在晶圆的表面形成一层炭膜，进行高温回火后去除炭膜。
步骤5：以热氧化或沉积方式在晶圆的上表面和沟槽内形成一层SiO2层或阻挡层8并以干法刻蚀的方式去除，调整干法刻蚀的各向异性，确保沟槽的侧壁留有SiO2层或阻挡层8，如图6所示。
步骤6：在晶圆上表面沉积第一金属层9，在第一金属层9上涂布光刻胶或非相性填充物10，并进行刻蚀，露出沟槽外凸台上表面的第一金属层9，如图7所示。
通过金属刻蚀去除沟槽外凸台上表面的第一金属层9，并去除沟槽内的光刻胶或非相性填充物10，如图8所示。
利用选择性金属化方法进行第一次金属回火，只在P型掺杂区3上形成欧姆接触的金属硅化物层4，如图9所示。
步骤7：以湿法刻蚀去除未形成金属硅化物的第一金属层9，并去除沟槽侧壁的SiO2层或阻挡层8，如图10所示。
步骤8：在晶圆上表面沉积第二金属层并进行第二次金属回火，在晶圆上表面除金属硅化物4以外的区域形成肖特基接触的正面金属层11，如图11所示。
步骤9：在晶圆的下表面进行金属沉积及回火，形成欧姆接触的背面金属层6，最终如图2所示。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种降低导通电阻的SiC MPS结构的制备方法，其特征在于，包括：
步骤1：在晶圆的上表面沉积一层SiO2层，根据沟槽所需开设的位置对SiO2层进行刻蚀，裸露出对应位置的N型外延层的上表面，所述晶圆包括N型衬底及N型衬底上表面的N型外延层；
步骤2：对裸露的N型外延层的上表面进行刻蚀，形成沟槽；
步骤3：向沟槽底部进行P型掺杂形成P型掺杂区，并去除SiO2层；
步骤4：在晶圆的表面形成一层炭膜，进行高温回火后去除所述炭膜；
步骤5：在沟槽的侧壁形成SiO2层或阻挡层；
步骤6：在所述晶圆上表面沉积第一金属层并进行刻蚀，利用选择性金属化技术进行第一次金属回火，只在P型掺杂区上形成欧姆接触的金属硅化物层；
步骤7：去除未形成金属硅化物的第一金属层，去除沟槽侧壁的SiO2层或阻挡层；
步骤8：在所述晶圆上表面沉积第二金属层并进行第二次金属回火，在所述晶圆上表面除所述金属硅化物以外的区域形成肖特基接触的正面金属层；
步骤9：在所述晶圆的下表面进行金属沉积及回火，形成欧姆接触的背面金属层。
2.根据权利要求1所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，所述步骤1中，通过化学气相沉积方式沉积SiO2层，根据沟槽所需开设的位置制备对准层光罩对SiO2层进行光刻，裸露出对应位置的N型外延层的上表面。
3.根据权利要求1所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，所述步骤2包括：对裸露的N型外延层的上表面进行干法刻蚀，干法刻蚀中调整SiO2层与N型外延层的刻蚀比例，确保SiO2层的残留厚度能够阻挡离子植入。
4.根据权利要求1所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，所述步骤3包括：通过高温离子植入的方式向沟槽底部进行P型掺杂形成P型掺杂区，并以湿法刻蚀的方式去除SiO2层。
5.根据权利要求1所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，所述步骤4中：所述炭膜通过在晶圆的表面利用沉积或烧结光刻胶的方式形成。
6.根据权利要求1所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，所述步骤5包括：以热氧化或沉积方式在晶圆的上表面和沟槽内形成一层SiO2层或阻挡层并以干法刻蚀的方式去除，调整干法刻蚀的各向异性，确保沟槽的侧壁留有SiO2层或阻挡层。
7.根据权利要求1所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，所述步骤6包括：
在所述晶圆上表面沉积第一金属层，在第一金属层上涂布光刻胶或非相性填充物，并进行刻蚀，露出沟槽外凸台上表面的第一金属层；
通过金属刻蚀去除沟槽外凸台上表面的第一金属层，并去除沟槽内的光刻胶或非相性填充物；
利用选择性金属化方法进行第一次金属回火，只在P型掺杂区上形成欧姆接触的金属硅化物层。
8.根据权利要求1所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，所述步骤7包括：以湿法刻蚀去除未形成金属硅化物的第一金属层，并去除沟槽侧壁的SiO2层或阻挡层。
9.一种降低导通电阻的SiC MPS结构，采用权利要求1-8任一项所述的降低导通电阻的SiC MPS结构的制备方法，其特征在于，包括：N型衬底和成型于所述N型衬底上表面的N型外延层，所述N型外延层的上表面开设有沟槽；
所述沟槽的底部成型有P型掺杂区；
所述N型外延层的上表面以及所述沟槽内成型有正面金属层，所述正面金属层与所述N型外延层肖特基接触，所述正面金属层与所述P型掺杂区欧姆接触。
10.根据权利要求9所述的降低导通电阻的SiC MPS结构，其特征在于，所述N型衬底的下表面成型有背面金属层，所述背面金属层与所述N型衬底的下表面欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911150520.XA CN111081758B (zh) | 2019-11-21 | 2019-11-21 | 降低导通电阻的SiC MPS结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911150520.XA CN111081758B (zh) | 2019-11-21 | 2019-11-21 | 降低导通电阻的SiC MPS结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081758A CN111081758A (zh) | 2020-04-28 |
| CN111081758B true CN111081758B (zh) | 2023-06-02 |
Family
ID=70311584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911150520.XA Active CN111081758B (zh) | 2019-11-21 | 2019-11-21 | 降低导通电阻的SiC MPS结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081758B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490319B (zh) * | 2020-11-27 | 2023-03-28 | 东华理工大学 | 一种利用湿法刻蚀具有微沟槽的AlGaAs/GaAs中子探测器 |
| CN113594263A (zh) * | 2021-07-15 | 2021-11-02 | 淄博绿能芯创电子科技有限公司 | 碳化硅二极管及制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562706B1 (en) * | 2001-12-03 | 2003-05-13 | Industrial Technology Research Institute | Structure and manufacturing method of SiC dual metal trench Schottky diode |
| JP2004327824A (ja) * | 2003-04-25 | 2004-11-18 | National Institute Of Advanced Industrial & Technology | 半導体装置 |
| US7274083B1 (en) * | 2006-05-02 | 2007-09-25 | Semisouth Laboratories, Inc. | Semiconductor device with surge current protection and method of making the same |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
| CN205226380U (zh) * | 2015-12-30 | 2016-05-11 | 神华集团有限责任公司 | 磨煤机的密封结构和磨煤机 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070228505A1 (en) * | 2006-04-04 | 2007-10-04 | Mazzola Michael S | Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making |
| US20180358478A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
| US20180358477A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode and manufacturing method thereof |
| CN108122995A (zh) * | 2017-12-14 | 2018-06-05 | 北京世纪金光半导体有限公司 | 一种沟槽型双势垒肖特基二极管及其制备方法 |
| CN109860273B (zh) * | 2018-12-29 | 2024-04-02 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN109888024B (zh) * | 2018-12-29 | 2024-04-02 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN113381644A (zh) * | 2021-06-16 | 2021-09-10 | 大力电工襄阳股份有限公司 | 一种基于mms算法的MPS高压固态软启动系统及方法 |
-
2019
- 2019-11-21 CN CN201911150520.XA patent/CN111081758B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562706B1 (en) * | 2001-12-03 | 2003-05-13 | Industrial Technology Research Institute | Structure and manufacturing method of SiC dual metal trench Schottky diode |
| JP2004327824A (ja) * | 2003-04-25 | 2004-11-18 | National Institute Of Advanced Industrial & Technology | 半導体装置 |
| US7274083B1 (en) * | 2006-05-02 | 2007-09-25 | Semisouth Laboratories, Inc. | Semiconductor device with surge current protection and method of making the same |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
| CN205226380U (zh) * | 2015-12-30 | 2016-05-11 | 神华集团有限责任公司 | 磨煤机的密封结构和磨煤机 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111081758A (zh) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US8003991B2 (en) | Silicon carbide MOS field effect transistor with built-in Schottky diode and method for fabrication thereof | |
| CN111403487B (zh) | 一种集成mosfet及二极管的半导体装置及其制造方法 | |
| WO2018010545A1 (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| JP4994261B2 (ja) | 低減されたオン抵抗を有するダイオード、および関連する製造方法 | |
| US10686051B2 (en) | Method of manufacturing power semiconductor device | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| CN111081758B (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| CN111146294A (zh) | 肖特基二极管及其制备方法 | |
| WO2023082657A1 (zh) | Sic mosfet器件的制备方法 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN114497181B (zh) | 一种功率器件的体内复合终端结构及制备方法 | |
| CN216597601U (zh) | 合并式PiN肖特基器件和电子器件 | |
| CN111799336B (zh) | 一种SiC MPS二极管器件及其制备方法 | |
| JPH11274521A (ja) | 半導体装置及びその製造方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| TWI466302B (zh) | 具有終端結構之金氧半二極體元件及其製法 | |
| CN111799337A (zh) | 一种SiC JBS二极管器件及其制备方法 | |
| CN206349369U (zh) | 一种碳化硅晶闸管 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| US11990553B2 (en) | Merged PiN Schottky (MPS) diode and method of manufacturing the same | |
| CN110828538B (zh) | 双极晶体管及其制备方法 | |
| CN112310226B (zh) | 快恢复二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |