CN114628499A - 一种带有沟槽的碳化硅二极管及其制备方法 - Google Patents
一种带有沟槽的碳化硅二极管及其制备方法 Download PDFInfo
- Publication number
- CN114628499A CN114628499A CN202210531485.1A CN202210531485A CN114628499A CN 114628499 A CN114628499 A CN 114628499A CN 202210531485 A CN202210531485 A CN 202210531485A CN 114628499 A CN114628499 A CN 114628499A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- type
- epitaxial layer
- ion implantation
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 111
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 111
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 35
- 239000007924 injection Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 3
- -1 boron ions Chemical class 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 5
- 238000009826 distribution Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical group C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种带有沟槽的碳化硅二极管及其制备方法，所述带有沟槽的碳化硅二极管，包括：碳化硅衬底，在碳化硅衬底上生长有碳化硅外延层，在碳化硅外延层上刻蚀有多个沟槽，沟槽底部设有耐压注入区，沟槽侧面设有改善注入区；在碳化硅衬底背面覆盖有欧姆金属电极，碳化硅外延层上方覆盖有多个肖特基金属电极；碳化硅衬底掺杂类型为第一导电类型，碳化硅外延层掺杂类型为第一导电类型，改善注入区的掺杂类型为第二导电类型，耐压注入区的掺杂类型为第二导电类型，解决了现有技术存在的正向导通电阻高和反向耐压低的问题。
Description
技术领域
本发明涉及半导体器件领域，具体涉及一种带有沟槽的碳化硅二极管及其制备方法。
背景技术
碳化硅作为宽禁带材料，可以实现较低的导通损耗，同时具有优异的耐高温性和导热特性，可满足多种应用需求。碳化硅材料的高临界场特性，使碳化硅功率器件与相同电压下的常规硅器件相比，能有更高的掺杂浓度和更薄的漂移层厚度，从而实现更低的导通电阻。碳化硅二极管具有JBS结构，在满足较高的反向耐压前提下，可保持较低的导通损耗，且具体独特的零反向恢复特性，非常贴合电力电子的应用需求。
当前市场碳化硅肖特二极管有JBS/MPS和沟槽式TMBS结构，JBS/MPS结构通过离子注入的方式在N型SiC外延层表面引入规律性的P型区，通过调制P型区的间距，使得器件在反向工作时，由PN结来屏蔽肖特基表面的电场强度，从而降低反向漏电流。然而，由于P+区域在正向工作时为不导电区域，加上PN结自然耗尽层的存在，会极大的升高器件的导通电阻，降低器件的正向特性。沟槽式TMBS结构通过在硅片表面刻蚀出沟槽，并在沟槽中生长氧化膜形成MOS结构。相对于传统平面肖特基，在差不多电压等级的情况下，沟槽型肖特基可以采用低势垒金属作为肖特基金属接触，从而降低了肖特基正向导通开启压降。当器件工作在反向承压时，在沟槽侧壁电场作用下，器件表面漏电通道被夹断耗尽，因而可以有效地降低器件的漏电流。然而，现有的沟槽式TMBS结构一般通过在沟槽表面生长氧化层，然后在表面注入介质层，然而，表面注入不能有效改变电场分布。因此，JBS/MPS和现有的沟槽式TMBS结构二极管的正向导通电阻和反向耐压均难做到兼顾。
发明内容
本发明提供了一种带有沟槽的碳化硅二极管及其制备方法，解决了现有技术存在的正向导通电阻高和反向耐压低的问题。
为了解决该技术问题，本发明提供了如下技术方案：
一种带有沟槽的碳化硅二极管，包括：碳化硅衬底，在碳化硅衬底上生长有碳化硅外延层，在碳化硅外延层上刻蚀有多个沟槽，沟槽底部设有耐压注入区，沟槽侧面设有改善注入区；在碳化硅衬底背面覆盖有欧姆金属电极，碳化硅外延层上方覆盖有多个肖特基金属电极；碳化硅衬底掺杂类型为第一导电类型，碳化硅外延层掺杂类型为第一导电类型，改善注入区的掺杂类型为第二导电类型，耐压注入区的掺杂类型为第二导电类型。
优选的，第一导电类型为N型，第二导电类型为P型。
优选的，第一导电类型为P型，第二导电类型为N型。
优选的，碳化硅衬底的掺杂浓度与类型为N+，碳化硅外延层的掺杂浓度与类型为N-，耐压注入区的掺杂浓度和类型为P+，改善注入区的掺杂浓度和类型为P-。
优选的，碳化硅衬底的掺杂浓度与类型为P+，碳化硅外延层的掺杂浓度与类型为P-，耐压注入区的掺杂浓度和类型为N+，改善注入区的掺杂浓度和类型为N-。
本发明还提供了上述带有沟槽的碳化硅二极管的制备方法，包括以下步骤：
S1，在碳化硅衬底上外延生长形成碳化硅外延层；
S2，在碳化硅外延层上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化第一掩膜氧化层，再通过离子注入形成耐压注入区；
S3，基于S2的第一掩膜氧化层，通过离子注入形成改善注入区，完成离子注入后对第一掩膜氧化层进行剥离；
S4，再次通过介质薄膜沉积、光刻和刻蚀，在碳化硅外延层上形成图形化第二掩膜氧化层；之后通过刻蚀工艺形成沟槽，完成离子注入后对第二掩膜氧化层进行剥离；
S5，在碳化硅衬底背面通过欧姆接触方式形成欧姆金属电极，并进行退火；之后在碳化硅外延层上表面通过肖特基接触方式形成肖特基金属电极，并进行退火处理。
为了防止肖特基接触在高温下损伤，需要先在碳化硅衬底背面通过欧姆接触方式形成欧姆金属电极，并进行退火。
优选的，所述步骤S2中离子注入为铝或硼离子注入形成P型耐压注入区，离子注入浓度为1×1017 cm-3～3×1019 cm-3。
优选的，所述步骤S3中离子注入为铝或硼离子注入形成P型改善注入区，离子注入浓度为1×1015 cm-3～5×1016 cm-3。
优选的，所述步骤S2中离子注入为氮或磷离子注入形成N型耐压注入区，离子注入浓度为1×1017 cm-3～3×1019 cm-3。
优选的，所述步骤S3中离子注入为氮或磷离子注入形成N型改善注入区，离子注入浓度为1×1015 cm-3～5×1016 cm-3。
本发明的碳化硅二极管工作时，在肖特基金属电极上施加正、负压即可实现器件的导通，反方向电压则会使器件关断。本发明和现有技术相比，具有以下优点：通过沟槽设计，使得器件可在满足较高的反向耐压前提下，保持较低的导通损耗；同时沟槽附近的耐压注入区可与碳化硅外延层形成pin结构，优化改善电场分布，进一步提升反向击穿电压；
间断分布的沟槽结构，因沟槽的设置减少了漂移层厚度，可以使得器件降低正向导通损耗；在未设置沟槽处，器件通过肖特基接触可以形成SBD结构，具有快速且低损耗的正向导通特性，且无反向回复；另外单独设置的改善注入区可以优化由沟槽所带来的电场尖峰问题，解决了沟槽结构的短板。
另外，本发明对沟槽结构50%-70%的分布要求，一方面是为了防止沟槽不足使器件无法基于本设计带来明显提升；另一方面是为了防止沟槽过多，而在工艺生产过程中引入较多缺陷，影响器件可靠性。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明步骤S1完成后的碳化硅二极管结构示意图；
图2为本发明步骤S2完成后的碳化硅二极管结构示意图；
图3为本发明步骤S3完成后的碳化硅二极管结构示意图；
图4为本发明步骤S4完成后的碳化硅二极管结构示意图；
图5为本发明步骤S5完成后的碳化硅二极管结构示意图。
附图中标记及对应的结构名称：
101、碳化硅衬底；102、碳化硅外延层；103、耐压注入区；104、改善注入区；105、肖特基金属电极；106、欧姆金属电极；107、第一掩膜氧化层；108、第二掩膜氧化层；109、沟槽。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
如图1-5所示，以第一导电类型为N，第二导电类型为P为例，本发明的一种带有沟槽的碳化硅二极管的制备方法，包括以下步骤：
S1，在碳化硅衬底101上外延生长形成碳化硅外延层102，如图1所示；
S2，在碳化硅外延层102上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化第一掩膜氧化层107，再通过铝或硼离子注入形成P型耐压注入区103；离子注入浓度为1×1017 cm-3～3×1019 cm-3，如图2所示；
S3，基于S2的第一掩膜氧化层107，通过铝或硼离子注入形成P型改善注入区104，完成离子注入后对第一掩膜氧化层107进行剥离；离子注入浓度为1×1015 cm-3～5×1016 cm-3，如图3所示；
S4，再次通过介质薄膜沉积、光刻和刻蚀，在碳化硅外延层102上形成图形化第二掩膜氧化层108；之后通过刻蚀工艺形成沟槽109，完成离子注入后对第二掩膜氧化层108进行剥离，如图4所示；沟槽分布为总表面的50%-70%，本发明对沟槽结构50%-70%的分布要求，一方面是为了防止沟槽不足使器件无法基于本设计带来明显提升；另一方面是为了防止沟槽过多，而在工艺生产过程中引入较多缺陷，影响器件可靠性。
S5，在碳化硅衬底101背面通过欧姆接触方式形成欧姆金属电极106，并进行退火；之后在碳化硅外延层102上表面通过肖特基接触方式形成肖特基金属电极105，并进行退火处理，如图5所示。
本发明的制备过程克服了现有技术中在槽中氧化层表面注入、无法改善电场分布的缺陷，通过沟槽设计，使得器件可在满足较高的反向耐压前提下，保持较低的导通损耗；同时沟槽附近的耐压注入区103可与碳化硅外延层102形成pin结构，优化改善电场分布，进一步提升反向击穿电压。
通过上述方法制备得到的带有沟槽的碳化硅二极管如图5所示，包括：碳化硅衬底101，在碳化硅衬底101上生长有碳化硅外延层102，在碳化硅外延层102上刻蚀有多个沟槽109，沟槽109底部设有耐压注入区103，沟槽109侧面设有改善注入区104；在碳化硅衬底101背面覆盖有欧姆金属电极106，碳化硅外延层102上方覆盖有多个肖特基金属电极105；碳化硅衬底101的掺杂浓度与类型为N+，碳化硅外延层102的掺杂浓度与类型为N-，耐压注入区103的掺杂浓度和类型为P+，改善注入区104的掺杂浓度和类型为P- 。
本发明的碳化硅二极管工作时，在肖特基金属电极105上施加正压即可实现器件的导通，反方向电压则会使器件关断。
实施例2
本实施例和实施例1的区别在于，第一导电类型为P，第二导电类型为N，具体的，带有沟槽的碳化硅二极管的制备方法，包括以下步骤：
S1，在碳化硅衬底101上外延生长形成碳化硅外延层102，如图1所示；
S2，在碳化硅外延层102上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化第一掩膜氧化层107，再通过氮或磷离子注入形成N型耐压注入区103，离子注入浓度为1×1017 cm-3～3×1019 cm-3，如图2所示；
S3，基于S2的第一掩膜氧化层107，通过氮或磷离子注入形成N型改善注入区104，完成离子注入后对第一掩膜氧化层107进行剥离；离子注入浓度为1×1015 cm-3～5×1016 cm-3，如图3所示；
S4，再次通过介质薄膜沉积、光刻和刻蚀，在碳化硅外延层102上形成图形化第二掩膜氧化层108；之后通过刻蚀工艺形成沟槽109，完成离子注入后对第二掩膜氧化层108进行剥离，如图4所示；沟槽分布为总表面的50%-70%，本发明对沟槽结构50%-70%的分布要求，一方面是为了防止沟槽不足使器件无法基于本设计带来明显提升；另一方面是为了防止沟槽过多，而在工艺生产过程中引入较多缺陷，影响器件可靠性。
S5，在碳化硅衬底101背面通过欧姆接触方式形成欧姆金属电极106，并进行退火；之后在碳化硅外延层102上表面通过肖特基接触方式形成肖特基金属电极105，并进行退火处理，如图5所示。
本发明的制备过程克服了现有技术中在槽中氧化层表面注入、无法改善电场分布的缺陷，通过沟槽设计，使得器件可在满足较高的反向耐压前提下，保持较低的导通损耗；同时沟槽附近的耐压注入区103可与碳化硅外延层102形成pin结构，优化改善电场分布，进一步提升反向击穿电压。
通过上述方法制备得到的带有沟槽的碳化硅二极管如图5所示，包括：碳化硅衬底101，在碳化硅衬底101上生长有碳化硅外延层102，在碳化硅外延层102上刻蚀有多个沟槽109，沟槽109底部设有耐压注入区103，沟槽109侧面设有改善注入区104；在碳化硅衬底101背面覆盖有欧姆金属电极106，碳化硅外延层102上方覆盖有多个肖特基金属电极105；碳化硅衬底101的掺杂浓度与类型为P+，碳化硅外延层102的掺杂浓度与类型为P-，耐压注入区103的掺杂浓度和类型为N+，改善注入区104的掺杂浓度和类型为N-。
本发明的碳化硅二极管工作时，在肖特基金属电极105上施加负压即可实现器件的导通，反方向电压则会使器件关断。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种带有沟槽的碳化硅二极管，其特征在于，包括：碳化硅衬底（101），在碳化硅衬底（101）上生长有碳化硅外延层（102），在碳化硅外延层（102）上刻蚀有多个沟槽（109），沟槽（109）底部设有耐压注入区（103），沟槽（109）侧面设有改善注入区（104）；在碳化硅衬底（101）背面覆盖有欧姆金属电极（106），碳化硅外延层（102）上方覆盖有多个肖特基金属电极（105）；碳化硅衬底（101）掺杂类型为第一导电类型，碳化硅外延层（102）掺杂类型为第一导电类型，改善注入区（104）的掺杂类型为第二导电类型，耐压注入区（103）的掺杂类型为第二导电类型。
2.根据权利要求1所述的带有沟槽的碳化硅二极管，其特征在于，第一导电类型为N型，第二导电类型为P型。
3.根据权利要求1所述的带有沟槽的碳化硅二极管，其特征在于，第一导电类型为P型，第二导电类型为N型。
4.根据权利要求2所述的带有沟槽的碳化硅二极管，其特征在于，碳化硅衬底（101）的掺杂浓度与类型为N+，碳化硅外延层（102）的掺杂浓度与类型为N-，耐压注入区（103）的掺杂浓度和类型为P+，改善注入区（104）的掺杂浓度和类型为P-。
5.根据权利要求3所述的带有沟槽的碳化硅二极管，其特征在于，碳化硅衬底（101）的掺杂浓度与类型为P+，碳化硅外延层（102）的掺杂浓度与类型为P-，耐压注入区（103）的掺杂浓度和类型为N+，改善注入区（104）的掺杂浓度和类型为N-。
6.根据权利要求1所述的带有沟槽的碳化硅二极管的制备方法，其特征在于，包括以下步骤：
S1，在碳化硅衬底（101）上外延生长形成碳化硅外延层（102）；
S2，在碳化硅外延层（102）上表面通过介质薄膜沉积、光刻和刻蚀，形成图形化第一掩膜氧化层（107），再通过离子注入形成耐压注入区（103）；
S3，基于S2的第一掩膜氧化层（107），通过离子注入形成改善注入区（104），完成离子注入后对第一掩膜氧化层（107）进行剥离；
S4，再次通过介质薄膜沉积、光刻和刻蚀，在碳化硅外延层（102）上形成图形化第二掩膜氧化层（108）；之后通过刻蚀工艺形成沟槽（109），完成离子注入后对第二掩膜氧化层（108）进行剥离；
S5，在碳化硅衬底（101）背面通过欧姆接触方式形成欧姆金属电极（106），并进行退火；之后在碳化硅外延层（102）上表面通过肖特基接触方式形成肖特基金属电极（105），并进行退火处理。
7.根据权利要求6所述的带有沟槽的碳化硅二极管的制备方法，其特征在于，所述步骤S2中离子注入为铝或硼离子注入形成P型耐压注入区（103），离子注入浓度为1×1017 cm-3～3×1019 cm-3。
8.根据权利要求6所述的带有沟槽的碳化硅二极管的制备方法，其特征在于，所述步骤S3中离子注入为铝或硼离子注入形成P型改善注入区（104），离子注入浓度为1×1015 cm-3～5×1016 cm-3。
9.根据权利要求6所述的带有沟槽的碳化硅二极管的制备方法，其特征在于，所述步骤S2中离子注入为氮或磷离子注入形成N型耐压注入区（103），离子注入浓度为1×1017 cm-3～3×1019 cm-3。
10.根据权利要求6所述的带有沟槽的碳化硅二极管的制备方法，其特征在于，所述步骤S3中离子注入为氮或磷离子注入形成N型改善注入区（104），离子注入浓度为1×1015 cm-3～5×1016 cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210531485.1A CN114628499A (zh) | 2022-05-17 | 2022-05-17 | 一种带有沟槽的碳化硅二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210531485.1A CN114628499A (zh) | 2022-05-17 | 2022-05-17 | 一种带有沟槽的碳化硅二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114628499A true CN114628499A (zh) | 2022-06-14 |
Family
ID=81907340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210531485.1A Pending CN114628499A (zh) | 2022-05-17 | 2022-05-17 | 一种带有沟槽的碳化硅二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114628499A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223868A (zh) * | 2022-09-15 | 2022-10-21 | 深圳芯能半导体技术有限公司 | 一种高压快恢复二极管及其制备方法 |
| CN115295414A (zh) * | 2022-10-08 | 2022-11-04 | 深圳芯能半导体技术有限公司 | 硅基二极管的制作方法、硅基二极管以及二极管器件 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0813250A2 (en) * | 1996-06-13 | 1997-12-17 | Plessey Semiconductors Limited | Trench semiconductor device |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| WO2000035018A1 (en) * | 1998-12-11 | 2000-06-15 | C.P. Clare Corporation | Sidewall junction for bipolar semiconductor devices |
| US20070023781A1 (en) * | 2005-07-28 | 2007-02-01 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN102446980A (zh) * | 2010-09-30 | 2012-05-09 | 比亚迪股份有限公司 | 一种低正向压降肖特基二极管及其制造方法 |
| JP2014241345A (ja) * | 2013-06-12 | 2014-12-25 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| CN104718627A (zh) * | 2012-10-19 | 2015-06-17 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| CN108028282A (zh) * | 2015-10-16 | 2018-05-11 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
| CN108183131A (zh) * | 2017-12-05 | 2018-06-19 | 中国电子科技集团公司第五十五研究所 | 一种集成sbd结构的单侧mos型器件制备方法 |
| US20180182847A1 (en) * | 2016-12-28 | 2018-06-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN110073497A (zh) * | 2016-12-19 | 2019-07-30 | 丰田自动车株式会社 | 半导体装置 |
| CN110709997A (zh) * | 2017-06-06 | 2020-01-17 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
| CN113345965A (zh) * | 2021-08-05 | 2021-09-03 | 浙江大学杭州国际科创中心 | 一种具有电场屏蔽结构的沟槽栅mosfet器件 |
| WO2022056076A2 (en) * | 2020-09-11 | 2022-03-17 | Cree, Inc. | Trench bottom shielding methods and approaches for trenched semiconductor device structures |
-
2022
- 2022-05-17 CN CN202210531485.1A patent/CN114628499A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| EP0813250A2 (en) * | 1996-06-13 | 1997-12-17 | Plessey Semiconductors Limited | Trench semiconductor device |
| WO2000035018A1 (en) * | 1998-12-11 | 2000-06-15 | C.P. Clare Corporation | Sidewall junction for bipolar semiconductor devices |
| US20070023781A1 (en) * | 2005-07-28 | 2007-02-01 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN102446980A (zh) * | 2010-09-30 | 2012-05-09 | 比亚迪股份有限公司 | 一种低正向压降肖特基二极管及其制造方法 |
| CN104718627A (zh) * | 2012-10-19 | 2015-06-17 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| JP2014241345A (ja) * | 2013-06-12 | 2014-12-25 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| CN108028282A (zh) * | 2015-10-16 | 2018-05-11 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
| CN110073497A (zh) * | 2016-12-19 | 2019-07-30 | 丰田自动车株式会社 | 半导体装置 |
| US20180182847A1 (en) * | 2016-12-28 | 2018-06-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN110709997A (zh) * | 2017-06-06 | 2020-01-17 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
| CN108183131A (zh) * | 2017-12-05 | 2018-06-19 | 中国电子科技集团公司第五十五研究所 | 一种集成sbd结构的单侧mos型器件制备方法 |
| WO2022056076A2 (en) * | 2020-09-11 | 2022-03-17 | Cree, Inc. | Trench bottom shielding methods and approaches for trenched semiconductor device structures |
| CN113345965A (zh) * | 2021-08-05 | 2021-09-03 | 浙江大学杭州国际科创中心 | 一种具有电场屏蔽结构的沟槽栅mosfet器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223868A (zh) * | 2022-09-15 | 2022-10-21 | 深圳芯能半导体技术有限公司 | 一种高压快恢复二极管及其制备方法 |
| CN115295414A (zh) * | 2022-10-08 | 2022-11-04 | 深圳芯能半导体技术有限公司 | 硅基二极管的制作方法、硅基二极管以及二极管器件 |
| CN115295414B (zh) * | 2022-10-08 | 2023-03-24 | 深圳芯能半导体技术有限公司 | 硅基二极管的制作方法、硅基二极管以及二极管器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US8513763B2 (en) | Silicon carbide semiconductor device | |
| EP2920816B1 (en) | Method of manufacturing trench-based schottky diode with improved trench protection | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| US20190172905A1 (en) | Power device and method for manufacturing the same | |
| US11869940B2 (en) | Feeder design with high current capability | |
| CN105810754A (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN111430453A (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN113644117A (zh) | 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN111146294B (zh) | 肖特基二极管及其制备方法 | |
| CN114864704B (zh) | 具有终端保护装置的碳化硅jbs及其制备方法 | |
| CN111755497B (zh) | 一种jte和掩埋flr复合终端结构功率器件及其制备方法 | |
| CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN111384149B (zh) | 沟槽型igbt及其制备方法 | |
| CN115799311B (zh) | 高压碳化硅功率器件终端及其制造方法 | |
| CN110739349A (zh) | 一种碳化硅横向jfet器件及其制备方法 | |
| CN214012948U (zh) | 一种肖特基二极管 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN219371036U (zh) | 一种改进型tmps二极管 | |
| CN113314600B (zh) | 埋层终端结构及其制备方法 | |
| CN213242561U (zh) | 一种沟槽型肖特基二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220614 |
|
| RJ01 | Rejection of invention patent application after publication |