JP2014241345A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】電流経路を減少させることなく、ショットキー界面における電界集中を抑制可能な炭化珪素半導体装置の製造方法を提供することである。【解決手段】炭化珪素半導体装置の製造方法は、以下の工程を有している。第１の主面１０ａを有し、第１の主面１０ａと連接する側部２ａと、側部２ａと連接する底部２ｂとにより形成された凹部２を有するｎ型炭化珪素層１４が準備される。第１の主面１０ａと、側部２ａと、底部２ｂとに接するｐ型炭化珪素領域３がエピタキシャル成長により形成される。側部２ａおよび底部２ｂに接するｐ型炭化珪素領域３の第１の部分３ａを残しつつ、第１の主面１０ａと接するｐ型炭化珪素領域３の第２の部分３ｂが除去される。ｐ型炭化珪素領域３の第１の部分３ａおよび第１の主面１０ａに接するショットキー電極５０が形成される。【選択図】図１

Description

本発明は、炭化珪素半導体装置の製造方法に関するものであり、より特定的には、炭化珪素層をエピタキシャル成長により形成する工程を備えた炭化珪素半導体装置の製造方法に関するものである。

近年、ショットキーバリアダイオードなどの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。

たとえば、K.Okumuraら外４名,"Ultra Low On-Resistance SiC Trench Devices", Power Electronic Europe, Issue 4, 2012（非特許文献１）には、ｎ型ＳｉＣ層の表面に複数のトレンチｐ型領域が形成され、当該トレンチｐ型領域内にショットキー金属が形成されたトレンチ型ショットキーダイオードが記載されている。当該トレンチ型ショットキーダイオードによれば、トレンチｐ型領域によってショットキー界面における電界集中を抑制可能であるとされている。

K.Okumuraら外４名,"Ultra Low On-Resistance SIiC Trench Devices", Power Electronic Europe, Issue 4, 2012

上記文献に記載のトレンチ型ショットキーダイオードにおいて、トレンチの角部にイオン注入することにより、トレンチｐ型領域が形成されていると考えられる。しかしながら、トレンチの角部にイオン注入する場合、トレンチの内部のみならず、トレンチの外部の表面においてもｐ型領域が形成される。トレンチの外部の表面にｐ型領域が形成されると、ショットキー電極がｎ型領域と接触する面積が小さくなるため電流経路が減少してしまう。

本発明は、上記課題に鑑みてなされたものであり、その目的は、電流経路を減少させることなく、ショットキー界面における電界集中を抑制可能な炭化珪素半導体装置の製造方法を提供することである。

本発明に係る炭化珪素半導体装置の製造方法は、以下の工程を有している。第１の主面と、第１の主面と反対側の第２の主面とを有し、第１の主面に開口し、第１の主面と連接する側部と、側部と連接する底部とにより形成された凹部を有し、かつｎ型の導電型を有するｎ型炭化珪素層が準備される。第１の主面と、側部と、底部とに接し、かつｐ型の導電型を有するｐ型炭化珪素領域がエピタキシャル成長により形成される。側部および底部に接するｐ型炭化珪素領域の第１の部分を残しつつ、第１の主面と接するｐ型炭化珪素領域の第２の部分が除去される。ｐ型炭化珪素領域の第１の部分および第１の主面に接するショットキー電極が形成される。

本発明によれば、電流経路を減少させることなく、ショットキー界面における電界集中を抑制可能な炭化珪素半導体装置の製造方法を提供することができる。

本発明の一実施の形態に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。 図１における領域ＩＩの拡大図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に示す断面模式図である。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。

はじめに、本発明の実施の形態の概要について説明する。
（１）実施の形態に係る炭化珪素半導体装置１の製造方法は、以下の工程を有している。第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１４ｂとを有し、第１の主面１０ａに開口し、第１の主面１０ａと連接する側部２ａと、側部２ａと連接する底部２ｂとにより形成された凹部２を有し、かつｎ型の導電型を有するｎ型炭化珪素層１４が準備される。第１の主面１０ａと、側部２ａと、底部２ｂとに接し、かつｐ型の導電型を有するｐ型炭化珪素領域３がエピタキシャル成長により形成される。側部２ａおよび底部２ｂに接するｐ型炭化珪素領域３の第１の部分３ａを残しつつ、第１の主面１０ａと接するｐ型炭化珪素領域３の第２の部分３ｂが除去される。ｐ型炭化珪素領域３の第１の部分３ａおよび第１の主面１０ａに接するショットキー電極５０が形成される。

実施の形態に係る炭化珪素半導体装置１の製造方法によれば、側部２ａおよび底部２ｂに接するｐ型炭化珪素領域３の第１の部分３ａを残しつつ、第１の主面１０ａと接するｐ型炭化珪素領域３の第２の部分３ｂが除去される。第１の主面１０ａと接するｐ型炭化珪素領域３の第２の部分３ｂが除去されることにより、ショットキー電極５０がｎ型炭化珪素層１４と接触する面積が確保されるので、電流経路が減少することを抑制することができる。また凹部２の側部２ａおよび底部２ｂに接するｐ型炭化珪素領域３の第１の部分３ａが残るので、ショットキー界面である第１の主面１０ａに形成された凹部２の角部４における電界集中を緩和することができる。

（２）上記実施の形態に係る炭化珪素半導体装置１の製造方法において好ましくは、ｐ型炭化珪素領域３の第２の部分３ｂを除去する工程は、化学的機械研磨により行われる。これにより、第１の主面１０ａの表面粗さの面内分布を低減することができる。

（３）上記実施の形態に係る炭化珪素半導体装置１の製造方法において好ましくは、ｐ型炭化珪素領域３の第２の部分３ｂを除去する工程において、残されたｐ型炭化珪素領域３の第１の部分３ａの底部２ｂの中央の位置Ｏにおける第１の主面１０ａに垂直な方向の寸法ａは、０．２μｍ以上１．０μｍ以下である。当該寸法ａが０．２μｍ以上であれば、ｐ型炭化珪素領域３の第１の部分３ａの厚みが空乏層の広がりよりも大きくなるので、パンチスルーによる電界破壊を抑制することができる。また当該寸法ａが１．０μｍ以下であれば、凹部２が完全に埋まってしまうことを抑制することができる。

（４）上記実施の形態に係る炭化珪素半導体装置１の製造方法において好ましくは、ｐ型炭化珪素領域３の第２の部分３ｂを除去する工程において、残されたｐ型炭化珪素領域３の第１の部分３ａの第１の主面１０ａおよび側部２ａが接する位置における第１の主面１０ａに沿った方向の寸法ｂは、０．２μｍ以上１．０μｍ以下である。当該寸法ｂが０．２μｍ以上であれば、ｐ型炭化珪素領域３の第１の部分３ａの厚みが空乏層の広がりよりも大きくなるので、パンチスルーによる電界破壊を抑制することができる。また当該寸法ｂが１．０μｍ以下であれば、凹部が完全に埋まってしまうことを抑制することができる。
（５）上記実施の形態に係る炭化珪素半導体装置１の製造方法において好ましくは、ショットキー電極５０を形成する工程は、ショットキー電極５０が凹部２内のｐ型炭化珪素領域３の第１の部分３ａに接するように形成される。これにより、ショットキー電極５０とｐ型炭化珪素領域３の第２の部分３ｂとの接触面積を大きくすることができる。

次に、本発明の実施の形態についてより詳細に説明する。
まず、本発明の一実施の形態に係る炭化珪素半導体装置であるジャンクションバリアショットキーダイオード（以下、ＪＢＳと称す）の構造について、図１および図２を参照して説明する。

図１に示すように本実施の形態のＪＢＳ１は、炭化珪素層１０と、ショットキー電極５０と、カソード電極３０と、上部配線６０と、パッド電極４０と、保護膜７０とを主に有している。炭化珪素層１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなり、かつｎ型の導電型を有している。

炭化珪素層１０は、第１のｐ型領域３ａと、第２のｐ型領域１６ｂと、第３のｐ型領域１６ａと、第１のｎ型領域１４と、第２のｎ型領域１７と、ｎ+基板１１とを含んでいる。第１のｎ型領域１４は、第１の主面１０ａと、第１の主面１０ａとは反対側の第２の主面１４ｂとを有している。第１のｎ型領域１４、第１の主面１０ａに開口し、第１の主面１０ａと連接する側部２ａと、側部２ａと連接する底部２ｂとにより形成された凹部２を有している。

第１のｐ型領域３ａ、第２のｐ型領域１６ｂおよび第３のｐ型領域１６ａの各々は、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型の導電型を有する炭化珪素領域である。第１のｐ型領域３ａにおけるアルミニウムなどの不純物濃度は、たとえば１×１０¹⁹ｃｍ^-3程度である。第２のｐ型領域１６ｂおよび第３のｐ型領域１６ａの各々は、たとえばガードリング領域である。第２のｐ型領域１６ｂおよび第３のｐ型領域１６ａの各々におけるアルミニウムなどの不純物濃度は、たとえば１×１０¹⁷ｃｍ^-3以上３×１０¹⁷ｃｍ^-3以下程度である。第１のｐ型領域３ａ、第２のｐ型領域１６ｂおよび第３のｐ型領域１６ａの各々は、第１の主面１０ａに接している。第２のｐ型領域１６ｂは、平面視（第１の主面１０ａに垂直な方向から見た視野）において、第３のｐ型領域１６ａの外側に配置され、第１のｐ型領域３ａを取り囲んでいる。

ｎ+基板１１は、単結晶炭化珪素からなり、たとえば窒素（Ｎ）などの不純物を含んでいる。ｎ+基板に含まれるたとえば窒素などの不純物の濃度は、たとえば５×１０¹⁸ｃｍ^-3程度である。第１のｎ型領域１４は、炭化珪素エピタキシャル層であり、たとえば窒素（Ｎ）などの不純物を含んでいる。ｎ+基板１１と第１のｎ型領域１４との間に電界停止層が設けられていてもよい。電界停止層に含まれる窒素などの不純物濃度はたとえば５×１０¹⁷ｃｍ^-3程度以上１×１０¹⁸ｃｍ^-3程度以下である。第１のｎ型領域１４に含まれる窒素などの不純物濃度はたとえば７×１０¹⁵ｃｍ^-3である。第１のｎ型領域１４は、第１の主面１０ａに接している。第１のｎ型領域１４は、凹部２を形成する側部２ａおよび底部２ｂに接しており、側部２ａおよび底部２ｂにおいて第１のｐ型領域３ａと接している。第２のｐ型領域１６ｂは、炭化珪素層１０内において、第１のｎ型領域１４において第１の主面１０ａから第２の主面１４ｂに向かって伸長するように形成されている。

第２のｎ型領域１７は、平面視において、第２のｐ型領域１６ｂを取り囲み、断面視において第１の主面１０ａに接している。第２のｎ型領域１７は、たとえばリン（Ｐ）などがイオン注入されたｎ型の導電型を有するフィールドストップ領域である。第２のｎ型領域１７における不純物濃度は、第１のｎ型領域１４における不純物濃度よりも高い。

図２を参照して、ｎ型炭化珪素層１４の第１の主面１０ａに形成された凹部２の底部２ｂの第１の主面１０ａに沿った方向の寸法Ｗはたとえば１μｍ以上２μｍ以下程度であり、凹部２の側部２ａの第１の主面１０ａに垂直な方向の寸法Ｄはたとえば０．３μｍ程度であり、好ましくは０．１μｍ以上２μｍ以下程度である。好ましくは、凹部２の底部２ｂの中央の位置Ｏにおける第１の主面１０ａに垂直な方向の第１のｐ型領域３ａの寸法ａは、０．２μｍ以上１．０μｍ以下である。また好ましくは、第１の主面１０ａに沿った方向における第１のｐ型領域３ａの寸法ｂは、０．２μｍ以上１．０μｍ以下である。

ショットキー電極５０は、第１の主面１０ａにおいて第１のｎ型領域１４に接している。ショットキー電極５０は、第１のｎ型領域１４とショットキー接合している。ショットキー電極５０は、第１のｐ型領域３ａおよび第３のｐ型領域１６ａに接している。第３のｐ型領域１６ａは第１の主面１０ａにおいてショットキー電極５０の外周端部５０ａと接している。ショットキー電極５０は、たとえばチタン（Ｔｉ）からなる。ショットキー電極５０として、チタン以外にもたとえばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）など、炭化珪素層１０とショットキー接合可能な金属であればよい。

図１を参照して、ショットキー電極５０に接して上部配線６０が形成されている。上部配線６０はたとえばアルミニウムからなり、上部配線６０の厚みはたとえば５μｍ程度である。上部配線６０、ショットキー電極５０および第１の主面１０ａに接して保護膜７０が形成されている。保護膜７０は、第１の主面１０ａにおいて第２のｐ型領域１６ｂおよび第２のｎ型領域１７と接している。また、ｎ+基板１１の第３の主面１０ｂと接してカソード電極３０が配置されている。カソード電極３０はたとえばニッケルからなる。さらに、カソード電極３０に接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が配置されている。

次に、本発明の一実施の形態に係る炭化珪素半導体装置であるＪＢＳ１の製造方法について、図３〜図１０を参照して説明する。

図４を参照して、まず、エピタキシャル基板準備工程（Ｓ１０：図３）が実施される。具体的には、たとえばポリタイプが４Ｈである六方晶炭化珪素からなるインゴット（図示しない）をスライスすることにより、ｎ型の導電型を有するｎ+基板１１が準備される。ｎ+基板には、たとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０¹⁸ｃｍ^-3程度である。

次に、ｎ型の導電型を有するｎ型炭化珪素層１４がエピタキシャル成長によって形成される。ｎ型炭化珪素層１４に含まれる窒素などの不純物濃度はたとえば７×１０¹⁵ｃｍ^-3程度である。ｎ型炭化珪素層１４の厚みはたとえば１５μｍ程度である。ｎ型炭化珪素層１４を形成する前に、ｎ+基板１１上にｎ型炭化珪素層１４よりも高い不純物濃度を有する電界停止層を形成し、その後、電界停止層上にｎ型炭化珪素層１４が形成されてもよい。

次に、凹部形成工程（Ｓ２０：図３）が実施される。具体的には、図５を参照して、たとえばフォトリソグラフィー法を用いて、第１の主面１０ａに開口し、第１の主面１０ａと連接する側部２ａと、側部２ａと連接する底部２ｂとにより形成された凹部２がｎ型炭化珪素層１４の第１の主面１０ａに形成される。凹部２の底部２ｂの第１の主面１０ａに沿った方向の寸法Ｗはたとえば１μｍ以上２μｍ以下程度であり、凹部２の側部２ａの第１の主面１０ａに垂直な方向の寸法Ｄはたとえば０．３μｍ程度である。当該寸法Ｄは当該寸法Ｗより小さくてもよい。好ましくは、凹部２は第１の主面１０ａと平行な方向に沿って間隔を隔てて複数形成される。隣り合う２つの凹部２の間隔Ｐは、たとえば１μｍ以上１．５μｍ以下程度である。以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１４ｂとを有し、第１の主面１０ａに開口し、第１の主面１０ａと連接する側部２ａと、側部２ａと連接する底部２ｂとにより形成された凹部２を有し、かつｎ型の導電型を有するｎ型炭化珪素層１４が準備される。

次に、イオン注入工程が実施される。具体的には、図６を参照して、たとえばＡｌ（アルミニウム）イオンが、第１の主面１０ａからｎ型炭化珪素層１４内に注入されることにより、第２のｐ型領域１６ｂと、第３のｐ型領域１６ａとが、ｎ型炭化珪素層１４内において第１の主面１０ａに接するように形成される。第２のｐ型領域１６ｂおよび第３のｐ型領域１６ａの各々は、平面視において、複数の凹部２全体を取り囲むように形成されてもよい。第２のｐ型領域１６ｂおよび第３のｐ型領域１６ａの各々の不純物濃度は、たとえば１×１０¹⁷ｃｍ^-3以上３×１０¹⁷ｃｍ^-3以下程度である。同様に、たとえばＰ（リン）などが、ｎ型炭化珪素層１４内に注入されることにより、導電型がｎ型である第２のｎ型領域１７が形成される。第２のｎ型領域１７は、平面視において、第２のｐ型領域１６ｂおよび第３のｐ型領域１６ａの各々を取り囲むように形成されてもよい。

次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度で炭化珪素層１０が加熱されることにより、上記イオン注入工程にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。以上により、第２のｐ型領域１６ｂと、第３のｐ型領域１６ａと、第１のｎ型領域１４と、第２のｎ型領域１７と、ｎ+基板１１とを有し、第１の主面１０ａにおいて複数の凹部２が形成された炭化珪素基板１０が準備される。

次に、ｐ型炭化珪素領域形成工程（Ｓ３０：図３）が実施される。具体的には、図７を参照して、第１のｎ型領域１４の第１の主面１０ａと、凹部２の側部２ａと、凹部２の底部２ｂとに接し、かつｐ型の導電型を有するｐ型炭化珪素領域３がエピタキシャル成長により形成される。ｐ型炭化珪素領域３の厚みは、たとえば０．２μｍ以上１．０μｍ以下程度である。

次に、ｐ型炭化珪素領域の第２の部分除去工程（Ｓ３５：図３）が実施される。具体的には、図８を参照して、たとえば化学的機械研磨により、第１のｎ型領域１４の第１の主面１０ａに接しているｐ型炭化珪素領域３の第２の部分３ｂを研磨することにより、ｐ型炭化珪素領域３の第２の部分３ｂが除去されて、第１のｎ型領域１４の第１の主面１０ａがｐ型炭化珪素領域３から露出する。第２のｐ型領域１６ｂと、第３のｐ型領域１６ａと、第２のｎ型領域１７とがｐ型炭化珪素領域３から露出してもよい。以上により、凹部２の側部２ａおよび底部２ｂに接するｐ型炭化珪素領域３の第１の部分３ａを残しつつ、第１のｎ型領域１４の第１の主面１０ａと接するｐ型炭化珪素領域３の第２の部分３ｂが除去される。

好ましくは、ｐ型炭化珪素領域の第２の部分を除去する工程において、残されたｐ型炭化珪素領域３の第１の部分３ａの底部２ｂの中央の位置Ｏにおける第１の主面１０ａに垂直な方向の寸法ａ（図２参照）は、０．２μｍ以上１．０μｍ以下程度であり、より好ましくは０．３μｍ以上０．７μｍ以下程度である。また好ましくは、ｐ型炭化珪素領域の第２の部分を除去する工程において、残されたｐ型炭化珪素領域３の第１の部分３ａの第１の主面１０ａに沿った方向の寸法ｂ（図２参照）は、０．２μｍ以上１．０μｍ以下であり、より好ましくは０．３μｍ以上０．７μｍ以下程度である。

次に、ショットキー電極形成工程（Ｓ４０：図３）が実施される。具体的には、図９を参照して、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）などを含むショットキー電極５０が、第１のｎ型領域１４の第１の主面１０ａと接し、かつｐ型炭化珪素領域３の第１の部分３ａに接するように形成される。ショットキー電極５０の外周端部５０ａが第１のｐ型領域３ａの外周側に配置されている第３のｐ型領域１６ａと接するように、ショットキー電極５０が形成されてもよい。好ましくは、ショットキー電極５０が凹部２内に入り込み、凹部２内のｐ型炭化珪素領域３の第１の部分３ａに接するように形成される。

次に、アニール工程（Ｓ５０：図３）が実施される。図９を参照して、第１のｎ型領域１４、第１のｐ型領域３ａおよび第３のｐ型領域１６ａの各々に接するショットキー電極５０が形成された炭化珪素層１０が、たとえば５００℃程度の温度でアニールされる。アニール温度は、好ましくは、４００℃以上７００℃以下程度であり、より好ましくは、３５０℃以上５００℃以下程度である。これにより、ショットキー電極５０は、炭化珪素層１０の第１のｎ型領域１４とショットキー接合するように形成される。

次に、上部配線形成工程（Ｓ６０：図３）が実施される。図１０を参照して、たとえば、ショットキー電極５０上にアルミニウムからなる上部配線６０が形成される。その後、たとえば化学的気相成長法により、上部配線６０、ショットキー電極５０および第１の主面１０ａに接する保護膜７０が形成される。保護膜７０は、たとえば二酸化珪素、窒化珪素またはそれらの積層膜からなる。

次に、裏面研削工程が実施されてもよい。たとえば炭化珪素層１０の第３の主面１０ｂを研削することにより、炭化珪素層１０の厚みが低減される。研削後の炭化珪素層１０の厚みはたとえば１００μｍ以上１５０μｍ以下程度である。

次に、カソード電極形成工程（Ｓ７０：図３）が実施される。具体的には、炭化珪素層１０の第３の主面１０ｂと接触するように、たとえばニッケルからなるカソード電極３０が形成される。次に、たとえば、第３の主面１０ｂ上に形成されたカソード電極３０に対してレーザー光が照射される。レーザーとして、たとえば波長が３５５ｎｍのＹＡＧレーザーが用いられる。カソード電極３０に対してレーザー光が照射されることにより、カソード電極３０が１０００℃程度に加熱される。これにより、炭化珪素層１０とオーミック接合するカソード電極３０が形成される。次に、カソード電極３０に接して、たとえばチタン、白金、金またはそれらからなる合金からなるパッド電極４０が形成される。これにより、図１に示す炭化珪素半導体装置としてのＪＢＳ１が完成する。

なお、上記実施の形態において、イオン注入工程および活性化アニール工程が、ｐ型炭化珪素領域形成工程の前に行われる場合について記載したが、本発明は上記実施の形態に限定されない。イオン注入工程および活性化アニール工程は、ｐ型炭化珪素領域形成工程の後に行われてもよい。

また、上記実施の形態において、凹部形成工程が、イオン注入工程の前に行われる場合について記載したが、凹部形成工程は、イオン注入工程の後に行われてもよい。

次に、本実施の形態に係るＪＢＳ１の製造方法の作用効果について説明する。
本実施の形態に係るＪＢＳ１によれば、凹部２の側部２ａおよび底部２ｂに接するｐ型炭化珪素領域３の第１の部分３ａを残しつつ、第１の主面１０ａと接するｐ型炭化珪素領域３の第２の部分３ｂが除去される。第１の主面１０ａと接するｐ型炭化珪素領域３の第２の部分３ｂが除去されることにより、ショットキー電極５０がｎ型炭化珪素層１４と接触する面積が十分確保されるので、電流経路が減少することを抑制することができる。また凹部２の側部２ａおよび底部２ｂに接するｐ型炭化珪素領域３の第１の部分３ａが残るので、ショットキー界面である第１の主面１０ａに形成された凹部２の角部４における電界集中を緩和することができる。

また本実施の形態に係るＪＢＳ１によれば、ｐ型炭化珪素領域３の第２の部分３ｂを除去する工程は、化学的機械研磨により行われる。これにより、第１の主面１０ａの表面粗さの面内分布を低減することができる。

さらに本実施の形態に係るＪＢＳ１によれば、ｐ型炭化珪素領域３の第２の部分３ｂを除去する工程において、残されたｐ型炭化珪素領域３の第１の部分３ａの底部２ｂの中央の位置における第１の主面１０ａに垂直な方向の寸法ａは、０．２μｍ以上１．０μｍ以下である。当該寸法ａが０．２μｍ以上であれば、ｐ型炭化珪素領域３の第１の部分３ａの厚みが空乏層の広がりよりも大きくなるので、パンチスルーによる電界破壊を抑制することができる。また当該寸法ａが１．０μｍ以下であれば、凹部２が完全に埋まってしまうことを抑制することができる。

さらに本実施の形態に係るＪＢＳ１によれば、ｐ型炭化珪素領域３の第２の部分３ｂを除去する工程において、残されたｐ型炭化珪素領域３の第１の部分３ａの第１の主面１０ａおよび側部２ａが接する位置における第１の主面１０ａに沿った方向の寸法ｂは、０．２μｍ以上１．０μｍ以下である。当該寸法ｂが０．２μｍ以上であれば、ｐ型炭化珪素領域３の第１の部分３ａの厚みが空乏層の広がりよりも大きくなるので、パンチスルーによる電界破壊を抑制することができる。また当該寸法ｂが１．０μｍ以下であれば、凹部が完全に埋まってしまうことを抑制することができる。

さらに本実施の形態に係るＪＢＳ１によれば、ショットキー電極５０を形成する工程は、ショットキー電極５０が凹部２内のｐ型炭化珪素領域３の第１の部分３ａに接するように形成される。これにより、ショットキー電極５０とｐ型炭化珪素領域３の第２の部分３ｂとの接触面積を大きくすることができる。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

１ 炭化珪素半導体装置（ＪＢＳ）、２ 凹部、２ａ 側部、２ｂ 底部、３ ｐ型炭化珪素領域、３ａ 第１のｐ型領域（第１の部分）、３ｂ 第２の部分
４ 角部、１０ 炭化珪素層、１０ａ 第１の主面、１０ｂ 第３の主面、１１ 基板、１４ 第１のｎ型領域（ｎ型炭化珪素層）、１４ｂ 第２の主面、１６ａ 第３のｐ型領域、１６ｂ 第２のｐ型領域、１７ 第２のｎ型領域、３０ カソード電極、４０ パッド電極、５０ ショットキー電極、５０ａ 外周端部、６０ 上部配線、７０ 保護膜、Ｄ，Ｗ，ａ，ｂ 寸法。

Claims (5)

1. 第１の主面と、前記第１の主面と反対側の第２の主面とを有し、前記第１の主面に開口し、前記第１の主面と連接する側部と、前記側部と連接する底部とにより形成された凹部を有し、かつｎ型の導電型を有するｎ型炭化珪素層を準備する工程と、
   前記第１の主面と、前記側部と、前記底部とに接し、かつｐ型の導電型を有するｐ型炭化珪素領域をエピタキシャル成長により形成する工程と、
   前記側部および前記底部に接する前記ｐ型炭化珪素領域の第１の部分を残しつつ、前記第１の主面と接する前記ｐ型炭化珪素領域の第２の部分を除去する工程と、
   前記ｐ型炭化珪素領域の前記第１の部分および前記第１の主面に接するショットキー電極を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
2. 前記ｐ型炭化珪素領域の前記第２の部分を除去する工程は、化学的機械研磨により行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記ｐ型炭化珪素領域の前記第２の部分を除去する工程において、残された前記ｐ型炭化珪素領域の前記第１の部分の前記底部の中央の位置における前記第１の主面に垂直な方向の寸法は、０．２μｍ以上１．０μｍ以下である、請求項１または２に記載の炭化珪素半導体装置の製造方法。
4. 前記ｐ型炭化珪素領域の前記第２の部分を除去する工程において、残された前記ｐ型炭化珪素領域の前記第１の部分の前記第１の主面および前記側部が接する位置における前記第１の主面に沿った方向の寸法は、０．２μｍ以上１．０μｍ以下である、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
5. 前記ショットキー電極を形成する工程は、前記ショットキー電極が前記凹部内の前記ｐ型炭化珪素領域の前記第１の部分に接するように形成される、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。

Images