CN101901807A - 沟槽式肖特基势垒二极管整流器件及制造方法 - Google Patents
沟槽式肖特基势垒二极管整流器件及制造方法 Download PDFInfo
- Publication number
- CN101901807A CN101901807A CN 201010208580 CN201010208580A CN101901807A CN 101901807 A CN101901807 A CN 101901807A CN 201010208580 CN201010208580 CN 201010208580 CN 201010208580 A CN201010208580 A CN 201010208580A CN 101901807 A CN101901807 A CN 101901807A
- Authority
- CN
- China
- Prior art keywords
- groove
- epitaxial loayer
- schottky barrier
- silicon
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 35
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 28
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 14
- 230000004224 protection Effects 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 5
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 3
- 102000013275 Somatomedins Human genes 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010936 titanium Substances 0.000 abstract description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽式肖特基势垒二极管整流器件及制造方法，本发明在现有沟槽式肖特基二极管整流器件基础上，利用沟槽中导电多晶硅T形头的两肩和延伸段二氧化硅层来遮蔽沟槽两侧的凸台结构顶角，克服凸台顶角与上金属层接触产生尖端放电效应，引起反向漏电变大，反向阻断能力下降的问题。在T形头的两侧面上设有介质侧墙，保护了凸台顶角侧面的二氧化硅层局部在制造过程中不受损伤，解决了凸台顶角侧面直接与上金属层接触，引起反向漏电变大，反向阻断能力下降的问题。另外，采用导电多晶硅替代常规上金属层铝、钛等材料来填充沟槽，一方面觖决了沟槽填充留下空洞，影响器件可靠性的问题，另一方面为器件的沟槽开口宽度与深度比例提供了更为灵活的设计空间。
Description
技术领域
本发明涉及一种整流器件及其制造方法，特别涉及沟槽式金属-半导体肖特基势垒二极管整流器件及制造方法。
背景技术
整流器件作为交流到直流的转换器件，要求单向导通特性，即正向导通时开启电压低，导通电阻小，而反向时阻断电压高，反向漏电小。
肖特基二极管作为整流器件已经在电源应用领域使用了数十年。相对于PN结二极管而言，肖特基二极管具有正向开启电压低和开关速度快的优点，这使其非常适合应用于开关电源以及高频场合。肖特基二极管的反向恢复时间非常短，该时间主要由器件的寄生电容决定，而不像PN结二极管那样由少子复合时间决定。因此，肖特基二极管整流器件可以有效的降低开关功率损耗。
肖特基二极管是利用金属与半导体接触形成的金属-半导体结原理制作的。传统的平面型肖特基二极管的硅片通常由位于下方的高掺杂浓度的N+衬底和位于上方的低掺杂浓度的N-外延生长层构成，高掺杂浓度的N+衬底底面沉积下金属层形成欧姆接触，构成肖特基二极管的阴极；低掺杂浓度的N-外延生长层顶面沉积上金属层形成肖特基接触，构成肖特基二极管的阳极。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了肖特基二极管的特性，即较低的势垒可以减小正向导通开启电压，但是会使反向漏电增大，反向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向阻断能力增强。然而，与PN结二极管相比，传统的平面型肖特基二极管反向漏电大，反向阻断电压低。
沟槽式肖特基势垒二极管整流器件具有低正向导通开启电压的同时，克服了上述平面型肖特基二极管的缺点。美国专利US 5,365,102披露了一种沟槽式肖特基势垒二极管整流器件及制造方法，其中一实施例的器件结构如图1所示(图1相当于美国专利的图6F)。从该图中可以看出，制作器件的硅片由高掺杂的N+衬底1和较低掺杂的N-外延层2构成，一系列沟槽3制备于N-外延层2中，沟槽3之间为N型单晶硅凸台结构4，沟槽3侧壁生长有二氧化硅层5，上金属层6覆盖在整个结构的上表面，并与单晶硅凸台结构4的顶面接触形成肖特基接触面7，构成肖特基二极管整流器件的阳极。在N+衬底1底面沉积有下金属层8构成肖特基二极管整流器件的阴极。该专利正是由于沟槽3以及沟槽3内金属的存在，使器件反向偏置时电场分布发生变化，到达肖特基势垒的电场强度降低，从而增强了该器件的电压反向阻断能力，减小了反向漏电。然而，这种结构设计所暴露出的弱点是：1.由于凸台顶角9直接与上金属层6接触，存在尖端放电效应(曲率半径小引起电场强度增大)，容易引起反向漏电变大，反向阻断能力下降；2.在制造过程中，由于凸台顶角9侧面的二氧化硅层5局部容易损伤，使凸台顶角9侧面直接与上金属层6接触，从而导致反向漏电变大，反向阻断能力下降；3.沟槽3内填充的金属与上金属层6相同，当沟槽3宽度较窄时由于上金属层6材料的缝隙填充能力不好，有可能留下空洞，影响器件的可靠性。为此，如何解决上述问题是本发明研究的课题。
发明内容
本发明提供一种沟槽式肖特基势垒二极管整流器件及制造方法，其目的是要改进现有沟槽式肖特基势垒二极管整流器件存在的上述不足，进一步提高器件的性能。
为达到上述目的，本发明器件结构采用的技术方案是：一种沟槽式肖特基势垒二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞并联构成；在通过肖特基势垒二极管单胞中心的纵向截面上，每个肖特基势垒二极管单胞自下而上由下金属层、N+单晶硅衬底、N-外延层和上金属层叠加构成，其中在所述N-外延层上部，横向间隔开设有沟槽，两个相邻沟槽之间的N-外延层区域形成N-单晶硅凸台结构，凸台结构顶面与上金属层接触形成肖特基势垒接触，上金属层构成沟槽式肖特基势垒二极管整流器件的阳极，下金属层与N+单晶硅衬底接触形成欧姆接触，下金属层构成沟槽式肖特基势垒二极管整流器件的阴极；
其创新在于：沟槽内表面均匀生长有二氧化硅层，且二氧化硅层在沟槽顶部开口处横向向两侧延伸形成延伸段，延伸段二氧化硅层覆盖凸台结构的顶角，沟槽内填充导电多晶硅，导电多晶硅的截面呈T形，T形头高于N-外延层顶面，T形头的两肩横向宽度大于沟槽的横向开口宽度，T形头的两肩搭在延伸段二氧化硅层上，使T形头的两肩和延伸段二氧化硅层遮蔽沟槽两侧的凸台结构顶角，T形头的两侧面上设有介质侧墙保护，T形头的顶面与上金属层接触形成欧姆接触。
为达到上述目的，本发明制造方法采用的技术方案是：一种沟槽式肖特基势垒二极管整流器件的制造方法，包括下列工艺步骤：
第一步，在N型高掺杂浓度的N+单晶硅衬底上，生长N型较低掺杂浓度的N-外延层；
第二步，在N-外延层上表面生长介质层，该介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
第三步，对介质层实施光刻，定义出沟槽图形；
第四步，采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层，曝露出沟槽图形对应的N-外延层，而除去光刻胶后保留下来的介质层作为介质硬掩膜；
第五步，以介质硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延层区域的单晶硅，在N-外延层中形成沟槽，沟槽之间由介质硬掩膜保护的N-外延层区域形成N-单晶硅凸台结构；
第六步，采用湿法腐蚀方法，选择性去除部分介质硬掩膜，使介质硬掩膜对应沟槽的横向开口宽度大于N-外延层内沟槽的横向开口宽度，同时介质硬掩膜的厚度减薄；
第七步，对整个结构上表面进行热氧化处理，氧与单晶硅反应在沟槽内表面以及沟槽顶部开口处横向均匀生长出二氧化硅层；
第八步，在整个结构上表面沉积导电多晶硅，导电多晶硅填满表面具有二氧化硅层的沟槽以及沟槽上方的开口空间；
第九步，对沉积的导电多晶硅实施干法刻蚀，自上向下去除整个结构表面的导电多晶硅，直到导电多晶硅的顶面低于介质硬掩膜顶面，同时高于N-外延层顶面为止，使沟槽位置保留下来的导电多晶硅的截面呈T形；
第十步，对整个结构上表面实施干法刻蚀，选择性除去介质硬掩膜，使N-外延层上的N-单晶硅凸台结构顶面曝露出来；由于高出N-外延层顶面的导电多晶硅具有T形头，因此未被刻蚀掉的介质硬掩膜在该T形头的两侧面上形成介质侧墙，而导电多晶硅T形头的顶面完全曝露；
第十一步，在整个结构上表面沉积上金属层，该上金属层与N-外延层上的N-单晶硅凸台结构顶面接触形成肖特基势垒接触，同时上金属层与导电多晶硅的T形头顶面接触形成欧姆接触，上金属层构成沟槽式肖特基势垒二极管整流器件的阳极；
第十二步，在N+单晶硅衬底的底面沉积下金属层，该下金属层与N+单晶硅衬底接触形成欧姆接触，下金属层构成沟槽式肖特基势垒二极管整流器件的阴极。
上述技术方案中的有关内容解释如下：
1.上述器件结构方案中，所述“有源区由若干个肖特基势垒二极管单胞并联构成”中的“若干个”从数量上含义为至少两个以上。
2.上述器件结构方案中，所述“T形头”指的是T形顶部的横条结构。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1.本发明通过器件结构设计以及制造方法的改进，利用导电多晶硅T形头的两肩和延伸段二氧化硅层来遮蔽沟槽两侧的凸台结构顶角，保护凸台结构顶角不直接与上金属层接触，从而克服了尖端放电效应(曲率半径小引起电场强度增大)，在电性上使器件具有更低的反向漏电和更高的电压反向阻断能力。图5为软件模拟的一个肖特基势垒二极管单胞的反向电流～反向电压曲线对比图，其中左侧曲线来自本发明结构，右侧曲线来自单晶硅凸台结构顶角无二氧化硅、多晶硅保护的结构。从图中的对比可以看出，在30V反向偏置电压下，采用本发明可以使反向漏电降低约38％。
2.现有技术在在制造过程中，由于凸台顶角侧面的二氧化硅层局部容易损伤，使凸台顶角侧面直接与上金属层接触，从而导致反向漏电变大，反向阻断能力下降。本发明在T形头的两侧面上设有介质侧墙保护，从而很好的解决了这一问题。
3.本发明在沟槽中填充导电多晶硅材料，代替了常规上金属层铝、钛等材料，相比较而言导电多晶硅具有更强的缝隙填充能力，一方面觖决了沟槽填充留下空洞，影响器件可靠性的问题，另一方面为器件的沟槽开口宽度与深度比例提供了更为灵活的设计空间。
附图说明
附图1为美国专利US 5,365,102实施例器件的剖面图。
附图2为本发明实施例1沟槽式肖特基二极管整流器件的俯视示意图。
附图3为图2的A-A剖面图。
附图4为本发明实施例2沟槽式肖特基二极管整流器件的俯视示意图。
附图5为本发明反向漏电流与反向电压关系的模拟曲线对比图。
附图6A～6E为本发明制作工艺流程示意图。
以上附图中：1.N+单晶硅衬底；2.N-外延层；3.沟槽；4.凸台结构；5.二氧化硅层；6.上金属层；7.肖特基势垒接触；8.下金属层；9.凸台顶角；10.介质侧墙；11.导电多晶硅；12.介质层。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例1：一种沟槽式肖特基势垒二极管整流器件及制造方法
如图2和图3所示，本发明沟槽式肖特基势垒二极管整流器件结构是：在俯视平面上(见图2)，该器件的有源区由若干个肖特基势垒二极管单胞并联构成。在通过肖特基势垒二极管单胞中心的纵向截面上(见图3)，每个肖特基势垒二极管单胞自下而上由下金属层8、N+单晶硅衬底1、N-外延层2和上金属层6叠加构成，其中在所述N-外延层2上部，横向间隔开设有沟槽3，两个相邻沟槽3之间的N-外延层2区域形成N-单晶硅凸台结构4，凸台结构4顶面与上金属层6接触形成肖特基势垒接触7，上金属层6构成沟槽式肖特基势垒二极管整流器件的阳极，下金属层8与N+单晶硅衬底1接触形成欧姆接触，下金属层8构成沟槽式肖特基势垒二极管整流器件的阴极。
如图3所示，本发明创新在于：沟槽3内表面均匀生长有二氧化硅层5，且二氧化硅层5在沟槽3顶部开口处横向向两侧延伸形成延伸段，延伸段二氧化硅层5覆盖凸台结构4的顶角，沟槽3内填充导电多晶硅11，导电多晶硅11的截面呈T形，T形头高于N-外延层2顶面，T形头的两肩横向宽度大于沟槽3的横向开口宽度，T形头的两肩搭在延伸段二氧化硅层5上，使T形头的两肩和延伸段二氧化硅层5遮蔽沟槽3两侧的凸台结构4顶角，T形头的两侧面上设有介质侧墙10保护，T形头的顶面与上金属层6接触形成欧姆接触。
基于上述整流器件，本发明制造方法包括下列工艺步骤：
参见图6A：
第一步，在N型高掺杂浓度的N+单晶硅衬底1上，生长N型较低掺杂浓度的N-外延层2；
第二步，在N-外延层2上表面生长介质层12，该介质层12为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
第三步，对介质层12实施光刻，定义出沟槽3图形(从图2中可以看出沟槽3图形为网格状)；
第四步，采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层12，曝露出沟槽3图形对应的N-外延层2，而除去光刻胶后保留下来的介质层12作为介质硬掩膜；
第五步，以介质硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延层2区域的单晶硅，在N-外延层2中形成沟槽3，沟槽3之间由介质硬掩膜保护的N-外延层2区域形成N-单晶硅凸台结构4；
参见图6B：
第六步，采用湿法腐蚀方法，选择性去除部分介质硬掩膜，使介质硬掩膜对应沟槽3的横向开口宽度大于N-外延层2内沟槽3的横向开口宽度，同时介质硬掩膜的厚度减薄；
第七步，对整个结构上表面进行热氧化处理，氧与单晶硅反应在沟槽3内表面以及沟槽顶部开口处横向均匀生长出二氧化硅层5；
第八步，在整个结构上表面沉积导电多晶硅11，导电多晶硅11填满表面具有二氧化硅层5的沟槽3以及沟槽3上方的开口空间；
参见图6C：
第九步，对沉积的导电多晶硅11实施干法刻蚀，自上向下去除整个结构表面的导电多晶硅，直到导电多晶硅的顶面低于介质硬掩膜顶面，同时高于N-外延层2顶面为止，使沟槽3位置保留下来的导电多晶硅11的截面呈T形；
参见图6D：
第十步，对整个结构上表面实施干法刻蚀，选择性除去介质硬掩膜，使N-外延层2上的N-单晶硅凸台结构4顶面曝露出来；由于高出N-外延层2顶面的导电多晶硅11具有T形头，因此未被刻蚀掉的介质硬掩膜在该T形头的两侧面上形成介质侧墙10，而导电多晶硅11T形头的顶面完全曝露；
参见图6E：
第十一步，在整个结构上表面沉积上金属层6，经过热处理(温度和时间根据现有技术确定)，该上金属层6与N-外延层2上的N-单晶硅凸台结构4顶面接触形成肖特基势垒接触7，同时上金属层6与导电多晶硅11的T形头顶面接触形成欧姆接触，上金属层6构成沟槽式肖特基势垒二极管整流器件的阳极；
第十二步，在N+单晶硅衬底1的底面沉积下金属层8，该下金属层8与N+单晶硅衬底1接触形成欧姆接触，下金属层8构成沟槽式肖特基势垒二极管整流器件的阴极。
实施例2：一种沟槽式肖特基势垒二极管整流器件及制造方法
如图4所示，本实施例与实施例1的区别在于：从整流器件的俯视平面来看，沟槽3的图形不同，实施例1为网格状，肖特基势垒二极管单胞为阵列布置的小方格。而本实施例沟槽3的图形从图4中可以看出是相互平行的长条状，肖特基势垒二极管单胞为相互平行的长条。其它内容与实施例1相同，这里不再重复描述。
通过实施例1和实施例2可以看出整流器件单胞的俯视平面布局和形状可以有其他变化，比如单胞形状为棱形、圆形、三角形等等，而布局可以为从内到外的大小圆环。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (2)
1.一种沟槽式肖特基势垒二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞并联构成；在通过肖特基势垒二极管单胞中心的纵向截面上，每个肖特基势垒二极管单胞自下而上由下金属层(8)、N+单晶硅衬底(1)、N-外延层(2)和上金属层(6)叠加构成，其中在所述N-外延层(2)上部，横向间隔开设有沟槽(3)，两个相邻沟槽(3)之间的N-外延层(2)区域形成N-单晶硅凸台结构(4)，凸台结构(4)顶面与上金属层(6)接触形成肖特基势垒接触(7)，上金属层(6)构成沟槽式肖特基势垒二极管整流器件的阳极，下金属层(8)与N+单晶硅衬底(1)接触形成欧姆接触，下金属层(8)构成沟槽式肖特基势垒二极管整流器件的阴极；
其特征在于：沟槽(3)内表面均匀生长有二氧化硅层(5)，且二氧化硅层(5)在沟槽(3)顶部开口处横向向两侧延伸形成延伸段，延伸段二氧化硅层(5)覆盖凸台结构(4)的顶角，沟槽(3)内填充导电多晶硅(11)，导电多晶硅(11)的截面呈T形，T形头高于N-外延层(2)顶面，T形头的两肩横向宽度大于沟槽(3)的横向开口宽度，T形头的两肩搭在延伸段二氧化硅层(5)上，使T形头的两肩和延伸段二氧化硅层(5)遮蔽沟槽(3)两侧的凸台结构(4)顶角，T形头的两侧面上设有介质侧墙(10)保护，T形头的顶面与上金属层(6)接触形成欧姆接触。
2.一种根据权利要求1所述沟槽式肖特基势垒二极管整流器件的制造方法，其特征在于包括下列工艺步骤：
第一步，在N型高掺杂浓度的N+单晶硅衬底(1)上，生长N型较低掺杂浓度的N-外延层(2)；
第二步，在N-外延层(2)上表面生长介质层(12)，该介质层(12)为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
第三步，对介质层(12)实施光刻，定义出沟槽(3)图形；
第四步，采用干法刻蚀方法，选择性除去未被光刻胶保护的介质层(12)，曝露出沟槽(3)图形对应的N-外延层(2)，而除去光刻胶后保留下来的介质层(12)作为介质硬掩膜；
第五步，以介质硬掩膜作为保护，采用干法刻蚀方法选择性刻蚀曝露出的N-外延层(2)区域的单晶硅，在N-外延层(2)中形成沟槽(3)，沟槽(3)之间由介质硬掩膜保护的N-外延层(2)区域形成N-单晶硅凸台结构(4)；
第六步，采用湿法腐蚀方法，选择性去除部分介质硬掩膜，使介质硬掩膜对应沟槽(3)的横向开口宽度大于N-外延层(2)内沟槽(3)的横向开口宽度，同时介质硬掩膜的厚度减薄；
第七步，对整个结构上表面进行热氧化处理，氧与单晶硅反应在沟槽(3)内表面以及沟槽顶部开口处横向均匀生长出二氧化硅层(5)；
第八步，在整个结构上表面沉积导电多晶硅(11)，导电多晶硅(11)填满表面具有二氧化硅层(5)的沟槽(3)以及沟槽(3)上方的开口空间；
第九步，对沉积的导电多晶硅(11)实施干法刻蚀，自上向下去除整个结构表面的导电多晶硅，直到导电多晶硅的顶面低于介质硬掩膜顶面，同时高于N-外延层(2)顶面为止，使沟槽(3)位置保留下来的导电多晶硅(11)的截面呈T形；
第十步，对整个结构上表面实施干法刻蚀，选择性除去介质硬掩膜，使N-外延层(2)上的N-单晶硅凸台结构(4)顶面曝露出来；由于高出N-外延层(2)顶面的导电多晶硅(11)具有T形头，因此未被刻蚀掉的介质硬掩膜在该T形头的两侧面上形成介质侧墙(10)，而导电多晶硅(11)T形头的顶面完全曝露；
第十一步，在整个结构上表面沉积上金属层(6)，该上金属层(6)与N-外延层(2)上的N-单晶硅凸台结构(4)顶面接触形成肖特基势垒接触(7)，同时上金属层(6)与导电多晶硅(11)的T形头顶面接触形成欧姆接触，上金属层(6)构成沟槽式肖特基势垒二极管整流器件的阳极；
第十二步，在N+单晶硅衬底(1)的底面沉积下金属层(8)，该下金属层(8)与N+单晶硅衬底(1)接触形成欧姆接触，下金属层(8)构成沟槽式肖特基势垒二极管整流器件的阴极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102085805A CN101901807B (zh) | 2010-06-23 | 2010-06-23 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102085805A CN101901807B (zh) | 2010-06-23 | 2010-06-23 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101901807A true CN101901807A (zh) | 2010-12-01 |
| CN101901807B CN101901807B (zh) | 2011-11-09 |
Family
ID=43227216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102085805A Active CN101901807B (zh) | 2010-06-23 | 2010-06-23 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101901807B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120168893A1 (en) * | 2010-12-30 | 2012-07-05 | Wei Liu | Mesa edge shielding trench Schottky rectifier and method of manufacture thereof |
| CN102569422A (zh) * | 2010-12-31 | 2012-07-11 | 比亚迪股份有限公司 | 一种肖特基整流器件及制造方法 |
| CN103165669A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 沟槽功率mos器件及其制造方法 |
| CN104078517A (zh) * | 2014-07-22 | 2014-10-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基半导体器件 |
| CN104795452A (zh) * | 2014-01-16 | 2015-07-22 | 上海韦尔半导体股份有限公司 | 肖特基整流器及其制作方法 |
| CN105023953A (zh) * | 2015-07-10 | 2015-11-04 | 淄博汉林半导体有限公司 | 一种垂直场效应二极管及制造方法 |
| CN105742338A (zh) * | 2016-03-16 | 2016-07-06 | 杭州立昂微电子股份有限公司 | 一种半导体整流器及其制造方法 |
| CN105810755A (zh) * | 2016-03-16 | 2016-07-27 | 杭州立昂微电子股份有限公司 | 一种沟槽栅结构半导体整流器及其制造方法 |
| CN107731891A (zh) * | 2016-08-14 | 2018-02-23 | 朱江 | 一种沟槽肖特基半导体装置 |
| CN108428744A (zh) * | 2017-02-13 | 2018-08-21 | 朱江 | 一种沟槽结构肖特基半导体装置 |
| CN108899277A (zh) * | 2018-06-27 | 2018-11-27 | 中国电子科技集团公司第十三研究所 | 外延片的制备方法及肖特基二极管 |
| WO2022007488A1 (zh) * | 2020-07-06 | 2022-01-13 | 无锡华润上华科技有限公司 | 沟槽金属氧化物半导体势垒肖特基二极管器件及其制造方法 |
| CN114628499A (zh) * | 2022-05-17 | 2022-06-14 | 成都功成半导体有限公司 | 一种带有沟槽的碳化硅二极管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613470A (ja) * | 1984-06-18 | 1986-01-09 | Nec Corp | 半導体装置 |
| JPS6121260A (ja) * | 1984-07-11 | 1986-01-29 | 株式会社アイジー技術研究所 | 金属パネル |
| US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
| CN1799145A (zh) * | 2003-05-31 | 2006-07-05 | 皇家飞利浦电子股份有限公司 | 具有边缘终止结构的半导体器件及其制造方法 |
-
2010
- 2010-06-23 CN CN2010102085805A patent/CN101901807B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613470A (ja) * | 1984-06-18 | 1986-01-09 | Nec Corp | 半導体装置 |
| JPS6121260A (ja) * | 1984-07-11 | 1986-01-29 | 株式会社アイジー技術研究所 | 金属パネル |
| US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| CN1799145A (zh) * | 2003-05-31 | 2006-07-05 | 皇家飞利浦电子股份有限公司 | 具有边缘终止结构的半导体器件及其制造方法 |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8551867B2 (en) * | 2010-12-30 | 2013-10-08 | Suzhou Silikron Semicoductor Co., Ltd | Mesa edge shielding trench Schottky rectifier and method of manufacture thereof |
| US20120168893A1 (en) * | 2010-12-30 | 2012-07-05 | Wei Liu | Mesa edge shielding trench Schottky rectifier and method of manufacture thereof |
| CN102569422A (zh) * | 2010-12-31 | 2012-07-11 | 比亚迪股份有限公司 | 一种肖特基整流器件及制造方法 |
| CN102569422B (zh) * | 2010-12-31 | 2015-08-26 | 比亚迪股份有限公司 | 一种肖特基整流器件及制造方法 |
| CN103165669A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 沟槽功率mos器件及其制造方法 |
| CN104795452B (zh) * | 2014-01-16 | 2018-04-27 | 上海韦尔半导体股份有限公司 | 肖特基整流器及其制作方法 |
| CN104795452A (zh) * | 2014-01-16 | 2015-07-22 | 上海韦尔半导体股份有限公司 | 肖特基整流器及其制作方法 |
| CN104078517A (zh) * | 2014-07-22 | 2014-10-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基半导体器件 |
| CN105023953A (zh) * | 2015-07-10 | 2015-11-04 | 淄博汉林半导体有限公司 | 一种垂直场效应二极管及制造方法 |
| CN105742338A (zh) * | 2016-03-16 | 2016-07-06 | 杭州立昂微电子股份有限公司 | 一种半导体整流器及其制造方法 |
| CN105810755A (zh) * | 2016-03-16 | 2016-07-27 | 杭州立昂微电子股份有限公司 | 一种沟槽栅结构半导体整流器及其制造方法 |
| CN105742338B (zh) * | 2016-03-16 | 2018-09-28 | 杭州立昂微电子股份有限公司 | 一种半导体整流器及其制造方法 |
| CN105810755B (zh) * | 2016-03-16 | 2018-09-28 | 杭州立昂微电子股份有限公司 | 一种沟槽栅结构半导体整流器及其制造方法 |
| CN107731891A (zh) * | 2016-08-14 | 2018-02-23 | 朱江 | 一种沟槽肖特基半导体装置 |
| CN108428744A (zh) * | 2017-02-13 | 2018-08-21 | 朱江 | 一种沟槽结构肖特基半导体装置 |
| CN108899277A (zh) * | 2018-06-27 | 2018-11-27 | 中国电子科技集团公司第十三研究所 | 外延片的制备方法及肖特基二极管 |
| WO2022007488A1 (zh) * | 2020-07-06 | 2022-01-13 | 无锡华润上华科技有限公司 | 沟槽金属氧化物半导体势垒肖特基二极管器件及其制造方法 |
| CN114628499A (zh) * | 2022-05-17 | 2022-06-14 | 成都功成半导体有限公司 | 一种带有沟槽的碳化硅二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101901807B (zh) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101901807B (zh) | 沟槽式肖特基势垒二极管整流器件及制造方法 | |
| KR100765924B1 (ko) | 트렌치 쇼트키 정류기 및 이 정류기를 형성하는 방법 | |
| JP4939797B2 (ja) | スイッチング半導体装置 | |
| CN101853852A (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN104134702A (zh) | 增强型沟槽式肖特基二极管整流器件及其制造方法 | |
| CN101901808B (zh) | 一种沟槽式肖特基势垒二极管整流器件及制造方法 | |
| CN101807574A (zh) | 一种沟槽型功率mos器件及其制造方法 | |
| CN103956388B (zh) | 肖特基二极管半导体器件及其制备方法 | |
| CN111276394A (zh) | 一种分离栅mosfet的制作方法 | |
| CN201725794U (zh) | 一种沟槽式肖特基势垒二极管整流器件 | |
| CN105210194A (zh) | 半导体装置 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN106328647B (zh) | 高速的沟槽mos器件及其制造方法 | |
| KR20040033283A (ko) | 트렌치 쇼트키 배리어 정류기 및 이러한 정류기의 제조 방법 | |
| CN201699013U (zh) | 沟槽式肖特基势垒二极管整流器件 | |
| CN102522431A (zh) | 一种肖特基势垒二极管整流器件及其制造方法 | |
| CN104078517B (zh) | 沟槽式肖特基半导体器件 | |
| CN201725795U (zh) | 三层光罩沟槽mos器件 | |
| CN105576045B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN210379054U (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件 | |
| CN109065638B (zh) | 一种功率二极管器件 | |
| CN203983296U (zh) | 沟槽式肖特基半导体器件 | |
| CN202373590U (zh) | 一种肖特基势垒二极管整流器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240209 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: China Effective date of registration: 20240209 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: China Address before: Unit 2-B501, No. 328 Xinghu Street, Industrial Park, Suzhou City, Jiangsu Province, 215123 Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: China |