CN1591798A - 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 - Google Patents
在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 Download PDFInfo
- Publication number
- CN1591798A CN1591798A CNA2004100624849A CN200410062484A CN1591798A CN 1591798 A CN1591798 A CN 1591798A CN A2004100624849 A CNA2004100624849 A CN A2004100624849A CN 200410062484 A CN200410062484 A CN 200410062484A CN 1591798 A CN1591798 A CN 1591798A
- Authority
- CN
- China
- Prior art keywords
- technology according
- groove
- substrate
- layer
- described groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 title description 18
- 230000008569 process Effects 0.000 title description 17
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 238000005516 engineering process Methods 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 4
- 238000013459 approach Methods 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 11
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
通过使淀积在硅或碳化硅衬底的沟槽内的多晶硅层氧化而在沟槽型肖特基器件的沟槽内形成栅氧化物。同时有少量的衬底也被氧化以在衬底和形成的氧化层之间形成良好的交界面。通过最初形成牺牲氧化层而后再去除牺牲氧化层，从而使沟槽的角部变圆。
Description
相关申请
本发明要求2003年7月10日提交的第60/486,871号美国临时申请和2003年8月8日提交的第60,494/224号美国临时申请的优先权权益。
发明领域
本发明涉及诸如二极管、晶闸管(thyristor)、金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、发光二级管(LED)等的半导体器件，特别涉及一种用于在氧化物之下的硅或碳化硅衬底上形成氧化物层的新颖工艺。
背景技术
二氧化硅(SiO2)层通常是在这样一种半导体器件加工过程中通过热生长形成的，在该过程中，硅或碳化硅表面在湿润的环境中受到加热以生长出SiO2(下文中常称为生长氧化物或热氧化物)。
由于下层衬底在该过程中被转变为SiO2从而使其厚度减小，所以它在许多应用中是不利的，例如在沟槽型肖特基器件中。因此，在这些器件中，在硅的表面上形成有多条平行的沟槽(trench)，并且通过热处理过程使沟槽的侧面和底部氧化，从而在各个沟槽内形成绝缘的SiO2涂层并且该SiO2涂层覆盖了沟槽的内部。然后，在每个沟槽中填充以导电的多晶硅。处在各沟槽之间的硅、碳化硅或其它衬底材料的台面(mesa)具有临界宽度，并且在沟槽壁上生长氧化物的过程将会使台面的宽度减少2000到4000(它取决于所需SiO2的厚度)
另外，氧化物的生长(特别是碳化硅衬底上氧化物的生长)非常耗时，而在碳化硅上更快地形成生长的氧化物层是人们所期望的。例如，在1100℃的条件下，在碳化硅上生长36nm的氧化物需要6.5个小时。
此外，碳化硅的氧化会产生碳团簇(carbon cluster)，并且在氧化物和碳化硅的交界面处会产生高浓度的截留电荷[参考K.C.Chang，J.Bentley，LM.Porter，J.of Ele.Mat.32，2003，464-469；和Y Hijikata，H.Yaguchi，M.Yoshikawa，S.Yoshida，Appl.Surf.Sci.，184(2001)161-166]。所以，热氧化之后，通常还需要长时间的氧化作用后的退火处理。因此，热氧化处理过程生成的氧化物/碳化硅交界面的品质限制了热生长氧化物在金属氧化物半导体(MOS)器件中的应用。
人们还非常期望在没有额外消耗硅表面以用来形成SiO2层的情况下在硅原衬底上形成SiO2绝缘层。
发明内容
根据本发明所述，首先，在硅或碳化硅衬底的表面上涂上一层具有给定厚度的多晶硅，所述硅或碳化硅衬底待用来接纳生长的SiO2层或从原衬底上生长出的其它薄膜。然后将多晶硅涂层或层完全转变成SiO2以形成SiO2层。优选地，这个过程一直持续，直到原硅(parent silicon)、碳化硅或其它的衬底的一层很薄的层也被转化为止，从而保证转变成的氧化物与原硅或其它衬底之间形成清洁的交界面。
附图的简要描述
图1是常规的平面肖特基二极管的一小部分的剖面图；
图2是常规的沟槽肖特基二极管的一小部分剖面图；
图3A示出了用于形成图2所示沟槽肖特基二极管或其它沟槽器件的工艺的第一步(沟槽蚀刻)；
图3B示出了现有工艺流程中在沟槽中生长出氧化层之后的图3A的结构；
图3C示出了本发明的第一个工艺步骤，其中薄的牺牲氧化物被首先形成；
图3D示出了牺牲氧化物被蚀刻之后图3C的结构；
图3E示出了多晶硅层淀积之后的图3D的结构；
图3F示出了最终结构，其中图3D所示的多晶硅层已被转变成为SiO2。
具体实施方式
图1示出了平面器件形式的常规肖特基二极管。该器件的整流性能受到形成于肖特基金属10(如钼等)与衬底11(其在图中显示为N型外延生长层，但也可以是碳化硅或硅)之间的结的控制。底部接触部分(bottom contact)则通常形成在其上可以形成衬底11的N+衬底(未示出)的底部上。备选地，硅11也可以是浮游区域(float zone)硅(非外延生长的)或碳化硅等。
近年来，沟槽肖特基器件已被发展起来。图2中示出了典型的沟槽肖特基结构。如图2所示，沟槽23，24将台面(mesa)20，21，22分隔开，并且其中分别填充以掺杂的多晶硅物质25，26。通过分别形成在沟槽23，24中的氧化物层30，31将多晶硅与原硅(patent silicon)11隔开，原硅11可以是外延生长的硅、浮游区域硅或碳化硅。当在器件的阳极和阴极之间加载反向偏压时，由于沟槽侧壁处的MOS型结构，台面很容易被夹断或耗尽，从而使沟道20，21和22的导通截止。因此，图2所示的沟槽肖特基器件的整流特性要优于图1所示平面式器件的整流特性。
通常，沟槽结构是通过在衬底层中形成沟槽而生成的，而在衬底层中形成沟槽则可采用下述方式：在硅表面上盖上掩模，在掩模中开设窗口，然后进行图3A所示的干蚀刻，从而形成沟槽23和24。
通过使硅或碳化硅衬底11的沟槽侧壁热氧化以形成栅氧化物层23，24。对中等大小电压(60V-100V)的硅器件而言，需要相对厚的栅氧化物(2000-4000)来承受电压。因此，在热氧化过程中，台面区域20，21，22的大量宽度被消耗掉，从而导致有效区域的减小并造成最终形成的器件具有更高的正向压降。
本发明克服了这一缺点，并且提供了比常规方法更好的沟槽形状。图3B和图3F示意性地显示了在硅衬底上的两种方法的对比。然而，更一般地讲，本发明提供了一种用于在硅、碳化硅表面或其它任何半导体衬底上生成热氧化物的新颖的工艺流程。
如图3C所示，在图3A中的沟槽形成之后，牺牲氧化(sacrificialoxidation)过程开始，以在完全暴露的衬底表面上形成一层薄(160)的氧化层40。如图3D所示，在将牺牲氧化物蚀刻掉之后，调整沟槽底部的尖锐的角以减小氧化物被击穿(breakdown)的危险。然后，在硅或碳化硅衬底11的沟槽侧壁上(图3E)淀积或形成一层多晶硅50的薄层。
在淀积多晶硅50之后，进行热氧化过程(图3F)以使多晶硅层实现转变，直到其被完全氧化成具有任何所需厚度(它取决于多晶硅层50的厚度)的SiO2层60为止。
优选地，通过硅或碳化硅衬底11表面的持续氧化而产生几百埃的氧化物，用以提高氧化物和沟槽壁之间的粘附度。但是，与图3B所示常规工艺中形成的4000的氧化物相比，本过程中生长出的氧化物要少得多。常规工艺要消耗掉2000-3000的硅衬底。然而，当利用本发明所述的工艺时，只有微不足道的数量的衬底硅损失。所以，在如图3E和3F所示的新工艺中，有更多的台面区域被保留下来，并且由此得到的器件的正向压降也被降低。
除降低了衬底损耗以及消除了沟槽底部尖锐的角以外，通过使多晶硅氧化以生长栅氧化物60的另一个好处是，由于淀积的多晶硅(尤其是在采用LVCVD工艺时所形成的多晶硅)具有良好的一致性，所以可产生更加均匀的氧化物薄膜。因此，就可以避免由于衬底的不同掺杂水平而造成的栅氧化物的不均匀性。此外，还可以避免沟槽底部角处的氧化物收聚(pinching)。
在图3F所示的步骤之后，适当地去除台面表面上的氧化物60，在沟槽中填充以如图2所示的导电多晶硅，从而形成如图2的肖特基接触部分(Schottky contact)10。
应该注意，虽然多晶硅是优选的材料，但在根据本发明所述的工艺中，也可以使用其它任何能够在化学反应(如氧化反应)中转变为合适的电介质的材料。
另外，虽然对本发明的描述是与硅或碳化硅衬底上的肖特基二极管的制造相关的，但是应该明白，这种工艺也可应用于由其它材料构成的任何衬底的表面，其中电介质薄膜是由另一种材料的淀积层形成的，并且没有衬底材料的损耗。
尽管对本发明的描述是结合其特定实施方案来进行的，但是对于本领域的普通技术人员来说，许多其他的变化、修改和应用都是显而易见的。因此，本发明优选地并不受限于本文的具体说明。
Claims (21)
1.一种用于形成沟槽型肖特基器件的工艺，包括以下步骤：
在衬底的表面内形成多个分开的沟槽；
将给定厚度的多晶硅层淀积入所述沟槽的内部并使所述多晶硅层覆盖所述沟槽的内部；
使所述多晶硅层氧化以使其转变成具有给定厚度的氧化物层；
用导电多晶硅层填充所述沟槽，所述导电多晶硅层通过所述氧化物层与所述衬底绝缘；以及
将肖特基接触部分设置于所述衬底的顶部，并且使其与所述沟槽之间的台面的顶部以及所述沟槽中的所述导电多晶硅相接触。
2.根据权利要求1所述的工艺，其特征在于进一步包括在所述多晶硅层的氧化期间使所述衬底的一个薄层氧化的步骤。
3.根据权利要求1所述的工艺，其特征在于进一步包括以下步骤：在淀积所述多晶硅层之前，在所述沟槽内生长薄的氧化物层并随后去除所述氧化物薄层，从而在所述沟槽的底部中限定出变圆的角部。
4.根据权利要求2所述的工艺，其特征在于进一步包括以下步骤：在淀积所述多晶硅层之前，在所述沟槽内生长薄的氧化物层并去除所述氧化物薄层，从而在所述沟槽的底部中限定出变圆的角部。
5.根据权利要求1所述的工艺，其特征在于，所述衬底是单晶硅或碳化硅。
6.根据权利要求2所述的工艺，其特征在于，所述衬底是单晶硅或碳化硅。
7.根据权利要求3所述的工艺，其特征在于，所述衬底是单晶硅或碳化硅。
8.根据权利要求4所述的工艺，其特征在于，所述衬底是单晶硅或碳化硅。
9.一种用于制造沟槽型肖特基二极管的工艺，其特征在于，覆盖所述器件的沟槽的氧化层是通过使淀积入所述沟槽的多晶硅层氧化而形成的。
10.根据权利要求9所述的工艺，其特征在于，所述沟槽形成于硅或碳化硅的衬底中。
11.根据权利要求9所述的工艺，其特征在于进一步包括以下步骤：在淀积所述多晶硅层之前，在所述沟槽内生长薄的氧化物层并去除所述氧化物薄层，从而在所述沟槽的底部中限定出变圆的角部。
12.根据权利要求10所述的工艺，其特征在于进一步包括以下步骤：在淀积所述多晶硅层之前，在所述沟槽内生长薄的氧化物层并去除所述氧化物薄层，从而在所述沟槽的底部中限定出变圆的角部。
13.一种用于制造半导体器件的工艺，包括：
提供半导体本体；
在所述半导体本体内形成多个分开的沟槽，每个所述沟槽包含侧壁和底壁；
至少在所述沟槽的所述侧壁上生长可转变材料层，所述可转变材料能够被转变为绝缘体；以及
利用化学反应将所述可转变材料转变成绝缘体。
14.根据权利要求13所述的工艺，其特征在于，所述半导体本体由硅组成。
15.根据权利要求13所述的工艺，其特征在于，所述半导体本体由碳化硅组成。
16.根据权利要求13所述的工艺，其特征在于进一步包括在所述沟槽的所述底部上形成所述可转变材料层。
17.根据权利要求13所述的工艺，其特征在于进一步包括至少在所述沟槽的所述侧壁处进行热氧化并在形成所述可转变材料的所述层之前去除所述氧化物。
18.根据权利要求13所述的工艺，其特征在于，所述可转变材料包括多晶硅。
19.根据权利要求13所述的工艺，其特征在于进一步包括使所述半导体本体处在所述可转变材料之下的一部分氧化。
20.根据权利要求13所述的工艺，其特征在于进一步包括在所述沟槽内形成导电体。
21.根据权利要求20所述的工艺，其特征在于进一步包括形成肖特基势垒以与所述沟槽内的所述导电体电接触并与所述半导体本体肖特基接触。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US48687103P | 2003-07-10 | 2003-07-10 | |
| US60/486,871 | 2003-07-10 | ||
| US49422403P | 2003-08-08 | 2003-08-08 | |
| US60/494,224 | 2003-08-08 | ||
| US10/885,378 US7754550B2 (en) | 2003-07-10 | 2004-07-06 | Process for forming thick oxides on Si or SiC for semiconductor devices |
| US10/885,378 | 2004-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1591798A true CN1591798A (zh) | 2005-03-09 |
| CN100459070C CN100459070C (zh) | 2009-02-04 |
Family
ID=33568637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100624849A Expired - Fee Related CN100459070C (zh) | 2003-07-10 | 2004-07-12 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7754550B2 (zh) |
| JP (1) | JP5054886B2 (zh) |
| CN (1) | CN100459070C (zh) |
| TW (1) | TWI259560B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847655A (zh) * | 2010-04-22 | 2010-09-29 | 上海宏力半导体制造有限公司 | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN101901808A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN102723357A (zh) * | 2012-04-16 | 2012-10-10 | 中国科学院半导体研究所 | 沟道型碳化硅肖特基二极管及其制作方法 |
| CN103035746A (zh) * | 2013-01-05 | 2013-04-10 | 无锡市晶源微电子有限公司 | 一种恒流二极管及其制造方法 |
| CN105575761A (zh) * | 2014-10-13 | 2016-05-11 | 北大方正集团有限公司 | 沟槽型功率器件的制造方法和沟槽型功率器件 |
| CN106711035A (zh) * | 2015-11-12 | 2017-05-24 | 财团法人工业技术研究院 | 碳化硅基板上的沟槽结构以及其制作方法 |
| CN111180316A (zh) * | 2020-02-22 | 2020-05-19 | 重庆伟特森电子科技有限公司 | 一种碳化硅厚底氧化层沟槽mos制备方法 |
| CN111477679A (zh) * | 2020-04-17 | 2020-07-31 | 重庆伟特森电子科技有限公司 | 不对称沟槽型SiC-MOSFET栅的制备方法 |
| CN111489963A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN111489961A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
| CN111952180A (zh) * | 2020-08-14 | 2020-11-17 | 江苏东海半导体科技有限公司 | 一种具有平衡电流密度umos及其制作方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547586B2 (en) * | 2006-06-02 | 2009-06-16 | Northrop Grumman Corp | Method of making a self aligned ion implanted gate and guard ring structure for use in a sit |
| JP5228291B2 (ja) * | 2006-07-06 | 2013-07-03 | 日産自動車株式会社 | 半導体装置の製造方法 |
| US9111950B2 (en) | 2006-09-28 | 2015-08-18 | Philips Lumileds Lighting Company, Llc | Process for preparing a semiconductor structure for mounting |
| US20120276707A1 (en) * | 2011-04-28 | 2012-11-01 | Nanya Technology Corporation | Method for forming trench isolation |
| TWI521693B (zh) | 2012-11-27 | 2016-02-11 | 財團法人工業技術研究院 | 蕭基能障二極體及其製造方法 |
| TWI469341B (zh) | 2012-12-20 | 2015-01-11 | Ind Tech Res Inst | 碳化矽溝槽式蕭基能障元件 |
| WO2016053999A1 (en) | 2014-09-29 | 2016-04-07 | Massachusetts Institute Of Technology | Dielectric structures for nitride semiconductor devices |
| CN105575813A (zh) * | 2014-10-16 | 2016-05-11 | 北大方正集团有限公司 | 一种高压vdmos器件及其制作方法 |
| CN106024627A (zh) * | 2016-07-22 | 2016-10-12 | 泰科天润半导体科技（北京）有限公司 | 具有低关态损耗的SiC基超结IGBT的制作方法 |
| KR102448630B1 (ko) * | 2019-02-25 | 2022-09-28 | 주식회사 아이큐랩 | 탄화 규소 반도체 공정에서 트렌치 형성 방법 |
| US11677023B2 (en) * | 2021-05-04 | 2023-06-13 | Infineon Technologies Austria Ag | Semiconductor device |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184217A (en) * | 1981-05-08 | 1982-11-12 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5844735A (ja) * | 1981-09-11 | 1983-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4593459A (en) * | 1984-12-28 | 1986-06-10 | Gte Laboratories Incorporated | Monolithic integrated circuit structure and method of fabrication |
| US5104816A (en) * | 1986-01-30 | 1992-04-14 | Texas Instruments Incorporated | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same |
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| JPH03147327A (ja) * | 1989-11-01 | 1991-06-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04326576A (ja) | 1991-04-26 | 1992-11-16 | Nec Corp | 半導体装置の製造方法 |
| JPH07326660A (ja) | 1994-05-30 | 1995-12-12 | Nippon Steel Corp | 半導体装置の製造方法 |
| US5455194A (en) * | 1995-03-06 | 1995-10-03 | Motorola Inc. | Encapsulation method for localized oxidation of silicon with trench isolation |
| US5786263A (en) * | 1995-04-04 | 1998-07-28 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
| US5962893A (en) | 1995-04-20 | 1999-10-05 | Kabushiki Kaisha Toshiba | Schottky tunneling device |
| US6136664A (en) * | 1997-08-07 | 2000-10-24 | International Business Machines Corporation | Filling of high aspect ratio trench isolation |
| US6271153B1 (en) * | 1998-07-22 | 2001-08-07 | Micron Technology, Inc. | Semiconductor processing method and trench isolation method |
| KR100322531B1 (ko) * | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
| US6351018B1 (en) | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
| US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| JP2001068688A (ja) | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| US7186609B2 (en) * | 1999-12-30 | 2007-03-06 | Siliconix Incorporated | Method of fabricating trench junction barrier rectifier |
| JP2001326273A (ja) | 2000-05-16 | 2001-11-22 | Denso Corp | 半導体装置の製造方法 |
| US6396090B1 (en) * | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
| US6593620B1 (en) | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| JP3692063B2 (ja) | 2001-03-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6514822B2 (en) * | 2001-04-27 | 2003-02-04 | Advanced Micro Devices, Inc. | Method and system for reducing thinning of field isolation structures in a flash memory device |
| US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| KR100418475B1 (ko) * | 2001-11-28 | 2004-02-11 | 동부전자 주식회사 | 반도체소자의 샐로우 트렌치 아이솔레이션 방법 |
| JP4398126B2 (ja) | 2001-12-06 | 2010-01-13 | ケイ・エス・ティ・ワ−ルド株式会社 | 二酸化シリコン膜の生成方法 |
| US6838722B2 (en) * | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
| US6753228B2 (en) * | 2002-10-15 | 2004-06-22 | Semiconductor Components Industries, L.L.C. | Method of forming a low resistance semiconductor device and structure therefor |
-
2004
- 2004-07-06 US US10/885,378 patent/US7754550B2/en not_active Expired - Lifetime
- 2004-07-09 JP JP2004203759A patent/JP5054886B2/ja not_active Expired - Fee Related
- 2004-07-09 TW TW093120601A patent/TWI259560B/zh not_active IP Right Cessation
- 2004-07-12 CN CNB2004100624849A patent/CN100459070C/zh not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847655B (zh) * | 2010-04-22 | 2014-10-22 | 上海华虹宏力半导体制造有限公司 | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 |
| CN101847655A (zh) * | 2010-04-22 | 2010-09-29 | 上海宏力半导体制造有限公司 | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN101901808A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN101901807B (zh) * | 2010-06-23 | 2011-11-09 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN101901808B (zh) * | 2010-06-23 | 2011-11-09 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN102723357A (zh) * | 2012-04-16 | 2012-10-10 | 中国科学院半导体研究所 | 沟道型碳化硅肖特基二极管及其制作方法 |
| CN103035746B (zh) * | 2013-01-05 | 2015-07-08 | 无锡市晶源微电子有限公司 | 一种恒流二极管及其制造方法 |
| CN103035746A (zh) * | 2013-01-05 | 2013-04-10 | 无锡市晶源微电子有限公司 | 一种恒流二极管及其制造方法 |
| CN105575761A (zh) * | 2014-10-13 | 2016-05-11 | 北大方正集团有限公司 | 沟槽型功率器件的制造方法和沟槽型功率器件 |
| CN105575761B (zh) * | 2014-10-13 | 2018-07-10 | 北大方正集团有限公司 | 沟槽型功率器件的制造方法和沟槽型功率器件 |
| CN106711035A (zh) * | 2015-11-12 | 2017-05-24 | 财团法人工业技术研究院 | 碳化硅基板上的沟槽结构以及其制作方法 |
| CN106711035B (zh) * | 2015-11-12 | 2019-07-12 | 财团法人工业技术研究院 | 碳化硅基板上的沟槽结构以及其制作方法 |
| CN111180316A (zh) * | 2020-02-22 | 2020-05-19 | 重庆伟特森电子科技有限公司 | 一种碳化硅厚底氧化层沟槽mos制备方法 |
| CN111477679A (zh) * | 2020-04-17 | 2020-07-31 | 重庆伟特森电子科技有限公司 | 不对称沟槽型SiC-MOSFET栅的制备方法 |
| CN111489963A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN111489961A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
| CN111489963B (zh) * | 2020-04-17 | 2023-04-18 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN111952180A (zh) * | 2020-08-14 | 2020-11-17 | 江苏东海半导体科技有限公司 | 一种具有平衡电流密度umos及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI259560B (en) | 2006-08-01 |
| CN100459070C (zh) | 2009-02-04 |
| JP5054886B2 (ja) | 2012-10-24 |
| US20050009255A1 (en) | 2005-01-13 |
| TW200509319A (en) | 2005-03-01 |
| JP2005051225A (ja) | 2005-02-24 |
| US7754550B2 (en) | 2010-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100459070C (zh) | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 | |
| CN101371337B (zh) | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 | |
| CN100508212C (zh) | 半导体器件 | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| US20100187602A1 (en) | Methods for making semiconductor devices using nitride consumption locos oxidation | |
| CN1379479A (zh) | 电力半导体器件 | |
| JP2007528598A (ja) | トレンチ・ゲート・トランジスタ及びその製造 | |
| CN1941412A (zh) | 平面超薄绝缘体上半导体沟道mosfet及其制造方法 | |
| CN1158009A (zh) | 绝缘体上硅薄膜晶体管 | |
| CN1606140A (zh) | 碳化硅－氧化物层叠体及其制造方法以及半导体装置 | |
| US20110006304A1 (en) | Semiconductor device with alternately arranged p-type and n-type thin semiconductor layers and method for manufacturing the same | |
| CN1627535A (zh) | 金刚石半导体器件及其制造方法 | |
| CN1700430A (zh) | 半导体装置的制造方法 | |
| CN1725508A (zh) | 横向双扩散金属氧化物半导体ldmos元件及其加工方法 | |
| TWI739653B (zh) | 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 | |
| JP2010238725A (ja) | 半導体装置及びその製造方法 | |
| CN117577688A (zh) | 一种沟槽型碳化硅mosfet器件及其制造方法 | |
| CN118197923A (zh) | 一种降低沟槽栅氧电场的碳化硅mosfet器件及制备方法 | |
| CN1127148C (zh) | 绝缘栅型半导体器件及其制造方法 | |
| JPH0481345B2 (zh) | ||
| CN112838126A (zh) | 带屏蔽区的非对称碳化硅umosfet器件及制备方法 | |
| CN1729578A (zh) | 具有注入漏极漂移区和厚底部氧化物的沟槽金属－绝缘体－半导体器件及其制造方法 | |
| CN1484277A (zh) | 量子点形成方法 | |
| CN113035715B (zh) | 屏蔽栅沟槽场效应晶体管及其制备方法 | |
| CN1076520C (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20110712 |