CN113035715B - 屏蔽栅沟槽场效应晶体管及其制备方法 - Google Patents

屏蔽栅沟槽场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN113035715B
CN113035715B CN201911359896.1A CN201911359896A CN113035715B CN 113035715 B CN113035715 B CN 113035715B CN 201911359896 A CN201911359896 A CN 201911359896A CN 113035715 B CN113035715 B CN 113035715B
Authority
CN
China
Prior art keywords
oxide layer
isolation oxide
isolation
layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911359896.1A
Other languages
English (en)
Other versions
CN113035715A (zh
Inventor
宋勇
李雪梅
张雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201911359896.1A priority Critical patent/CN113035715B/zh
Publication of CN113035715A publication Critical patent/CN113035715A/zh
Application granted granted Critical
Publication of CN113035715B publication Critical patent/CN113035715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种屏蔽栅沟槽场效应晶体管及其制备方法，该方法主要包括：提供一衬底，于衬底的上表面形成外延层，于外延层中形成深沟槽，于深沟槽的内壁形成屏蔽氧化层、屏蔽多晶硅、第一隔离氧化层及第二隔离氧化层，并使第一隔离氧化层的致密度大于第二隔离氧化层的致密度；湿法刻蚀去除第二隔离氧化层和部分第一隔离氧化层及屏蔽氧化层，使屏蔽氧化层的上表面与深沟槽的侧壁呈钝角；于深沟槽的内壁形成栅氧化层、栅极多晶硅；形成场效应晶体管的其他结构。该方法可有效提高栅氧化层的反向耐压能力，同时不会对场效应晶体管的其他工作参数产生影响；另外，本发明的制备方法，工艺制造上易于实现和量产。

Description

屏蔽栅沟槽场效应晶体管及其制备方法
技术领域
本发明属于半导体器件设计及制造领域，特别是涉及一种屏蔽栅沟槽场效应晶体管及其制备方法。
背景技术
随着半导体技术的不断发展，金属氧化物半导体场效应晶体管(MOSFET)的结构也得到不断改进。屏蔽栅沟槽场效应晶体管(Trench Split Gate MOSFET)就是其中的一种改进结构，主要特点是在传统沟槽MOSFET的基础上增加屏蔽栅结构，实现更优良的开关特性、更高的源漏击穿电压、更低的导通电阻和更低的功耗。由于这些优点，沟槽屏蔽栅MOS器件广泛应用于各类电力电子系统。
在传统的功率器件结构中，MOS管的栅极耐压和栅极绝缘层的厚度相关，并呈正相关，栅极绝缘层越厚，正向和反向的击穿电压越高。但栅极绝缘层的厚度会影响器件工作的阈值电压，在其他工艺条件相同的情况下，栅极绝缘层越厚，器件工作的阈值电压越高，阈值电压的改变会影响器件的工作特性。所以单纯靠改变栅极绝缘层厚度来改善屏蔽栅沟槽场效应晶体管的栅极反向击穿电压是不适用的。
因此，需要提供一种屏蔽栅沟槽场效应晶体管的制备方法，使得在不改变栅极绝缘层厚度的情况下提高屏蔽栅沟槽场效应晶体管的反向击穿电压，同时不影响场效应晶体管工作时的其他参数特性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种屏蔽栅沟槽场效应晶体管及其制备方法，用于解决现有技术中通过增加屏蔽栅沟槽场效应晶体管栅绝缘层的厚度来提高耐压性能，但会引起场效应晶体管工作时的其他参数特性降低等的问题。
为实现上述目的及其他相关目的，本发明提供一种屏蔽栅沟槽场效应晶体管的制备方法，所述制备方法至少包括步骤：
S1：提供一衬底，于所述衬底的上表面形成外延层，于所述外延层中形成深沟槽，于所述深沟槽的内壁形成屏蔽氧化层，于所述深沟槽内填充预设厚度的屏蔽多晶硅，于所述屏蔽多晶硅的上表面依次形成第一隔离氧化层及第二隔离氧化层，所述第二隔离氧化层嵌入所述第一隔离氧化层中，且所述第二隔离氧化层的径向尺寸由上向下依次减小，并使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度；
S2：湿法刻蚀所述第二隔离氧化层、所述第一隔离氧化层及所述屏蔽氧化层，其中，基于所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度，所述第二隔离氧化层的刻蚀速率大于所述第一隔离氧化层的刻蚀速率，同时控制所述湿法刻蚀的时间，使所述第二隔离氧化层全部刻蚀，所述第一隔离氧化层及所述屏蔽氧化层刻蚀至保留目标高度，且所述屏蔽氧化层的上表面与所述深沟槽的侧壁呈钝角；
S3：于所述深沟槽的内壁形成栅氧化层，且所述深沟槽侧壁上的所述栅氧化层与所述深沟槽底壁上的所述栅氧化层呈钝角，以形成栅极沟槽，于所述栅极沟槽中填充栅极多晶硅以形成栅极；
S4：于所述深沟槽两侧的所述外延层中形成体区，于所述体区中形成源极，于所述外延层上方形成上金属结构，于所述衬底下表面形成漏极金属层。
可选地，步骤S1中，采用化学气相沉积工艺于所述屏蔽多晶硅的上表面形成所述第一隔离氧化层及所述第二隔离氧化层后，然后对所述第一隔离氧化层及所述第二隔离氧化层进行退火工艺，且沉积所述第一隔离氧化层的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层的沉积温度介于380℃～420℃之间，所述退火工艺的温度介于900℃～950℃之间，以使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度。
可选地，步骤S1中，采用化学气相沉积工艺于所述屏蔽多晶硅的上表面形成所述第一隔离氧化层及所述第二隔离氧化层，然后对所述第一隔离氧化层及所述第二隔离氧化层进行退火工艺，且沉积所述第一隔离氧化层的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层的沉积温度介于480℃～520℃之间，所述退火工艺的温度介于750℃～800℃之间，以使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度。
可选地，步骤S1中，采用化学气相沉积工艺于所述屏蔽多晶硅的上表面形成所述第一隔离氧化层及所述第二隔离氧化层，沉积所述第一隔离氧化层的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层的沉积温度介于530℃～570℃之间，以使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度。
可选地，步骤S2中，所述第二隔离氧化层与所述第一隔离氧化层的刻蚀速率比介于1.10～1.20之间。
可选地，步骤S4中，采用热氧化工艺形成所述栅氧化层。
可选地，所述屏蔽氧化层的材料包括二氧化硅，所述第一隔离氧化层的材料包括二氧化硅，所述第二隔离氧化层的材料包括二氧化硅。
可选地，所述衬底、所述外延层、所述源极具有第一导电类型离子掺杂，所述体区具有第二导电类型离子掺杂，所述第一导电类型与所述第二导电类型互为相反的导电类型。
可选地，所述衬底包含N++型衬底，所述外延层包含N—型外延层，所述源极包含N+型源极，所述体区包含P—型体区。
可选地，步骤S4于所述外延层上方形成所述上金属结构的步骤包括：
S41：于所述栅极多晶硅与所述外延层上沉积隔离介质层，刻蚀所述隔离介质层以形成源极接触孔以及栅极接触孔，所述源极接触孔的底部显露所述体区，侧壁显露所述源极，所述栅极接触孔显露所述栅极多晶硅；
S42：于所述隔离介质层、所述源极接触孔以及所述栅极接触孔上沉积金属层，以实现所述源极与所述栅极多晶硅的电性引出。
本发明还提供一种屏蔽栅沟槽场效应晶体管，所述屏蔽栅沟槽场效应晶体管由上述所述的屏蔽栅沟槽场效应晶体管的制备方法制备得到。
如上所述，本发明的屏蔽栅沟槽场效应晶体管及其制备方法，基于第一隔离氧化层及第二隔离氧化层的形貌，采用退火工艺，使第二隔离氧化层的刻蚀速率大于第一隔离氧化层的刻蚀速率，并基于两者的刻蚀速率控制湿法刻蚀的时间，从而改变湿法刻蚀后深沟槽中屏蔽氧化层及第一隔离氧化层的表面相貌(屏蔽氧化层的上表面与所述深沟槽的侧壁呈钝角)，进而改变栅氧化层的表面形貌(深沟槽侧壁上的所述栅氧化层与所述深沟槽底壁上的所述栅氧化层呈钝角)，以有效提高栅氧化层的反向耐压能力，同时不会对屏蔽栅沟槽场效应晶体管的其他工作参数产生影响；另外，本发明的制备方法，工艺制造上易于实现和量产。
附图说明
图1至图4显示为现有技术中的屏蔽栅沟槽场效应晶体管的制备方法各步骤所呈现的结构示意图，其中图4显示为现有技术术中的屏蔽栅沟槽场效应晶体管的结构示意图。
图5至图8显示为本发明的屏蔽栅沟槽场效应晶体管的制备方法各步骤所呈现的结构示意图。
图9显示为本发明的屏蔽栅沟槽场效应晶体管的制备方法流程示意图。
图10显示为本发明的屏蔽栅沟槽场效应晶体管与现有技术的蔽栅沟槽场效应晶体管IGSS改善结果对比图。
元件标号说明
100 漏极金属层
101 衬底
102 外延层
103 深沟槽
104 屏蔽氧化层
105 屏蔽多晶硅
106 第一隔离氧化层
107 第二隔离氧化层
108 栅氧化层
109 栅极沟槽
110 栅极多晶硅
111 体区
112 源极
113 隔离介质层
114 源极接触孔
115 金属层
A 钝角
B 钝角
C 锐角
D 锐角
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1至图4所示，以N型器件为例，现有常见屏蔽栅沟槽(SGT)MOSFET的制备方法主要包括步骤：
如图1所示，提供一衬底101，于衬底101的上表面形成外延层102，于外延层102中形成深沟槽103，于深沟槽103的内壁形成屏蔽氧化层104，于深沟槽103内填充屏蔽多晶硅105，于屏蔽多晶硅105的上表面依次形成第一隔离氧化层106及第二隔离氧化层107，第二隔离氧化层107一般会嵌入第一隔离氧化层106中，且第二隔离氧化层107的径向尺寸由上向下依次减小；
如图2所示，回刻第二隔离氧化层107、第一隔离氧化层106及屏蔽氧化层104，刻蚀至第一隔离氧化层106及屏蔽氧化层104保留一定高度，在该步骤中，深沟槽103的表面形貌如图2的C处所示，屏蔽氧化层104与深沟槽103的侧壁会呈一定的锐角；
如图3所示，于深沟槽103的内壁形成一层栅氧化层108，一般工艺中采用热氧化工艺形成栅氧化层108，但是由于在步骤2中屏蔽氧化层104与深沟槽103的侧壁呈锐角，所以在氧化形成栅氧化层108时，锐角的区域氧离子较难到达，所以栅氧化层108在此处也呈锐角(如图3中的D处)且在D处的栅氧化层108相对其他地方较薄；
如图4所示，于深沟槽103中填充栅极多晶硅110及形成屏蔽栅沟槽(SGT)MOSFET的其他结构(已在上述结构中阐述，在此不做赘述)，由于在步骤3中的D处形成了较薄且具有锐角的栅氧化层，导致屏蔽栅沟槽场效应管容易在D处产生击穿现象，降低屏蔽栅沟槽场效应管的反向耐压能力。
图4以N型器件为例，为现有技术中常见的屏蔽栅沟槽(SGT)MOSFET的单元结构包括：
轻掺杂N-型外延层102，形成于重掺杂N++型硅衬底101上，漏极金属层100，形成于重掺杂N++型硅衬底101下；
深沟槽103形成于轻掺杂N-型外延层102中，深沟槽103侧壁长有屏蔽氧化层104，深沟槽103中填充有屏蔽多晶硅105和栅极多晶硅110，屏蔽多晶硅105和栅极多晶硅110之间有第一隔离氧化层106及栅氧化层108隔离；
深沟槽103两侧的轻掺杂N-型外延层102中形成有P型体区，P型体区中形成有源极，接触孔114穿过隔离介质层113和源极进入P型体区，金属层115设置在接触孔114中和隔离介质层113上；
栅极多晶硅110通过版图布局在深沟槽103末端引出，屏蔽多晶硅105通过版图布局使其与源极相连，源极和P型体区通过金属层115共同引出。
现有方法为了提高D处栅氧化层的厚度，一般通过增大栅氧化层的厚度来提高反向耐压能力，但是提高栅氧化层的厚度会引起场效应管的其他参数特性降低。
如图5至图9所示，基于以上问题，本实施例提供一种屏蔽栅沟槽场效应晶体管(SGT MOSFET)的制备方法，所述屏蔽栅沟槽场效应晶体管可以为N型器件，也可以为P型器件，本实施例以N型器件为例进行说明。所述制备方法包括步骤：
如图5及图9所示，首先进行步骤S1，提供一衬底101，于所述衬底101的上表面形成外延层102，于所述外延层102中形成深沟槽103，于所述深沟槽103的内壁形成屏蔽氧化层104，于所述深沟槽103内填充预设厚度的屏蔽多晶硅105，于所述屏蔽多晶硅105的上表面依次形成第一隔离氧化层106及第二隔离氧化层107，所述第二隔离氧化层107嵌入所述第一隔离氧化层106中，且所述第二隔离氧化层107的径向尺寸由上向下依次减小，所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107的致密度。
使所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107。由于后续所述第一隔离氧化层106是作为屏蔽多晶硅层105与栅极多晶硅110的隔离介质，所以需要第一隔离氧化层106的致密度较高，以提高两者之间的绝缘性能。
作为示例，可以采用以下三种方式，使所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107：
第一种，采用化学气相沉积工艺于所述屏蔽多晶硅105的上表面形成所述第一隔离氧化层106及所述第二隔离氧化层107后，然后对所述第一隔离氧化层106及所述第二隔离氧化层107进行退火工艺，且沉积所述第一隔离氧化层106的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层107的沉积温度介于380℃～420℃之间，所述退火工艺的温度介于900℃～950℃之间，以使所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107的致密度；
第二种，采用化学气相沉积工艺于所述屏蔽多晶硅105的上表面形成所述第一隔离氧化层106及所述第二隔离氧化层107，然后对所述第一隔离氧化层106及所述第二隔离氧化层107进行退火工艺，且沉积所述第一隔离氧化层106的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层107的沉积温度介于480℃～520℃之间，所述退火工艺的温度介于750℃～800℃之间，以使所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107的致密度；
第三种，采用化学气相沉积工艺于所述屏蔽多晶硅105的上表面形成所述第一隔离氧化层106及所述第二隔离氧化层107，沉积所述第一隔离氧化层106的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层107的沉积温度介于530℃～570℃之间，以使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度。
如图5所示，采用化学气相沉积工艺形成所述第一隔离氧化层106及所述第二隔离氧化层107，当采用化学气相沉积工艺形成所述第一隔离氧化层106时，由化学气相沉积工艺沉积凹槽的特定特点即会形成如图5中所述第一隔离氧化层106的形貌，即所述第一隔离氧化层106的上部分会形成楔形的凹槽，而在沉积所述第二隔离氧化层107时，由于沉积所述第一隔离氧化层106的沉积温度大于沉积所述第二隔离氧化层107的沉积温度，所以可快速实现对所述第一隔离氧化层106的上部分形成的楔形凹槽的填充，从而形成如图5所示的所述第一隔离氧化层106及所述第二隔离氧化层107的形貌。
作为示例，所述衬底101可以为N++型掺杂的硅衬底、锗硅衬底、碳化硅衬底等，在本实施例中，所述衬底101选用为N++型掺杂的硅衬底，所述外延层102选用为N—型单晶硅外延层。
作为示例，采用光刻-刻蚀工艺于所述外延层102中形成所述深沟槽103，然后采用热氧化工艺于所述深沟槽103的内壁形成所述屏蔽氧化层104。作为本领域技术人员的公知，在形成深沟槽103内壁中的所述屏蔽氧化层104时，也可能在所述外延层102的表面形成所述屏蔽氧化层104，而外延层102上的所述屏蔽氧化层104可以根据实际需要选择是否需要去除。
如图5所示，作为示例，在形成第一隔离氧化层106及第二隔离氧化层107之前，还包括刻蚀所述深沟槽103中高于所述屏蔽多晶硅105上表面的侧壁的所述屏蔽氧化层104的部分厚度，以为后续形成良好的第一隔离氧化层106及第二隔离氧化层107。
作为示例，所述屏蔽氧化层104的材料包括二氧化硅，所述第一隔离氧化层106的材料包括二氧化硅，所述第二隔离氧化层107的材料包括二氧化硅。
通过工艺使所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107的致密度，则可使得第二隔离氧化层107的刻蚀速率大于第一隔离氧化层106的刻蚀速率，由于第二隔离氧化层107的刻蚀速率相对于第一隔离氧化层106的刻蚀速率较大，且基于第二隔离氧化层107与第一隔离氧化层106的形貌，所以在后续湿法刻蚀时，嵌入第一隔离氧化层106中的第二隔离氧化层107刻蚀的较快，第二隔离氧化层107两侧的第一隔离氧化层106刻蚀的较慢，第二隔离氧化层107将先被刻蚀完，此时第二隔离氧化层107两侧的第一隔离氧化层106还未被刻蚀完，由于第二隔离氧化层107已经全部刻蚀完，则将开始刻蚀第二隔离氧化层107下方的第一隔离氧化层106，基于此，继续刻蚀，屏蔽氧化层104朝向深沟槽103中间方向刻蚀的更快，第一隔离氧化层106朝向深沟槽103两侧方向刻蚀的更快，直至设定的湿法刻蚀时间，则将改变屏蔽氧化层104与深沟槽103的侧壁呈锐角的表面形貌，形成如图6中A处的钝角形貌。
如图5、图6及图9所示，接着进行步骤S2，湿法刻蚀所述第二隔离氧化层107、所述第一隔离氧化层106及所述屏蔽氧化层104，其中，基于所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107的致密度，则所述第二隔离氧化层107的刻蚀速率大于所述第一隔离氧化层106的刻蚀速率，同时控制所述湿法刻蚀的时间，使所述第二隔离氧化层107全部刻蚀，所述第一隔离氧化层106及所述屏蔽氧化层104刻蚀至保留目标高度，且所述屏蔽氧化层104的上表面与所述深沟槽103的侧壁呈钝角(如图6中的A处所示)。
作为示例，当采用上述S1步骤中列举的第一种至第三种使所述第一隔离氧化层106的致密度大于所述第二隔离氧化层107的方法时，本步骤中通过将所述第二隔离氧化层107与所述第一隔离氧化层106的刻蚀速率比设置于1.10～1.20之间，则可通过控制湿法刻蚀的时间形成所述屏蔽氧化层104的上表面与所述深沟槽103的侧壁呈钝角。
如图7及图9所示，接着进行步骤S3，于所述深沟槽103的内壁形成栅氧化层108，且所述深沟槽103侧壁上的所述栅氧化层108与所述深沟槽103底壁上的所述栅氧化层108呈钝角(如图7中的B处所示)，以形成栅极沟槽109，于所述栅极沟槽109中填充栅极多晶硅110以形成栅极。
作为示例，采用热氧化工艺形成所述栅氧化层108。作为本领域技术人员的公知，在形成所述栅氧化层108时，也可能在所述外延层102的表面形成所述栅氧化层108，而外延层102上的所述栅氧化层108可以根据实际需要选择是否需要去除。当形成所述栅氧化层108是，由于A处呈钝角，氧气易于进入外延层102中，所以在A处形成的栅氧化层108也会呈钝角且较厚，从而可有效提高栅氧化层的反向耐压能力，同时不会对屏蔽栅沟槽场效应晶体管的其他工作参数产生影响。
如图8及图9所示，最后进行步骤S4，于所述深沟槽103两侧的所述外延层102中形成体区111，于所述体区111中形成源极112，于所述外延层102上方形成上金属结构，于所述衬底101下表面形成漏极金属层100。
作为示例，所述衬底101、所述外延层102、所述源极112具有第一导电类型离子掺杂，所述体区111具有第二导电类型离子掺杂，所述第一导电类型与所述第二导电类型互为相反的导电类型。例如，对于N型器件，所述衬底101包含N++型衬底，所述外延层102包含N—型外延层，所述源极112包含N+型源极，所述体区111包含P—型体区。
如图8所示，作为示例，于所述外延层102上方形成所述上金属结构的步骤包括：
S41：于所述栅极多晶硅110与所述外延层102上沉积隔离介质层113，刻蚀所述隔离介质层113以形成源极接触孔114以及栅极接触孔，所述源极接触孔114的底部显露所述体区111，侧壁显露所述源极112，所述栅极接触孔显露所述栅极多晶硅110；
S42：于所述隔离介质层113、所述源极接触孔114以及所述栅极接触孔上沉积金属层115，以实现所述源极112与所述栅极多晶硅110的电性引出。
如图10所示，从图中可以看出，采用本实施例的制备方法制得的屏蔽栅沟槽场效应晶体管相对于现有的屏蔽栅沟槽场效应晶体管，其反向击穿电压提高了约4V左右，且同时保证了场效应晶体管工作时的其他参数特性不受影响。
本实施例还提供一种屏蔽栅沟槽场效应晶体管，该场效应晶体管由上述屏蔽栅沟槽场效应晶体管的制备方法制备。
综上所述，本发明提供一种屏蔽栅沟槽场效应晶体管及其制备方法，基于第一隔离氧化层及第二隔离氧化层的形貌，采用退火工艺，使第二隔离氧化层的刻蚀速率大于第一隔离氧化层的刻蚀速率，并基于两者的刻蚀速率控制湿法刻蚀的时间，从而改变湿法刻蚀后深沟槽中屏蔽氧化层及第一隔离氧化层的表面相貌(屏蔽氧化层的上表面与所述深沟槽的侧壁呈钝角)，进而改变栅氧化层的表面形貌(深沟槽侧壁上的所述栅氧化层与所述深沟槽底壁上的所述栅氧化层呈钝角)，以有效提高栅氧化层的反向耐压能力，同时不会对屏蔽栅沟槽场效应晶体管的其他工作参数产生影响；另外，本发明的制备方法，工艺制造上易于实现和量产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种屏蔽栅沟槽场效应晶体管的制备方法，其特征在于，所述制备方法至少包括步骤：
S1：提供一衬底，于所述衬底的上表面形成外延层，于所述外延层中形成深沟槽，于所述深沟槽的内壁形成屏蔽氧化层，于所述深沟槽内填充预设厚度的屏蔽多晶硅，于所述屏蔽多晶硅的上表面依次形成第一隔离氧化层及第二隔离氧化层，所述第二隔离氧化层嵌入所述第一隔离氧化层中，且所述第二隔离氧化层的径向尺寸由上向下依次减小，并使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度；
S2：湿法刻蚀所述第二隔离氧化层、所述第一隔离氧化层及所述屏蔽氧化层，其中，基于所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度，所述第二隔离氧化层的刻蚀速率大于所述第一隔离氧化层的刻蚀速率，同时控制所述湿法刻蚀的时间，使所述第二隔离氧化层全部刻蚀，所述第一隔离氧化层及所述屏蔽氧化层刻蚀至保留目标高度，且所述屏蔽氧化层的上表面与所述深沟槽的侧壁呈钝角；
S3：于所述深沟槽的内壁形成栅氧化层，且所述深沟槽侧壁上的所述栅氧化层与所述深沟槽底壁上的所述栅氧化层呈钝角，以形成栅极沟槽，于所述栅极沟槽中填充栅极多晶硅以形成栅极；
S4：于所述深沟槽两侧的所述外延层中形成体区，于所述体区中形成源极，于所述外延层上方形成上金属结构，于所述衬底下表面形成漏极金属层。
2.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：步骤S1中，采用化学气相沉积工艺于所述屏蔽多晶硅的上表面形成所述第一隔离氧化层及所述第二隔离氧化层后，然后对所述第一隔离氧化层及所述第二隔离氧化层进行退火工艺，且沉积所述第一隔离氧化层的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层的沉积温度介于380℃～420℃之间，所述退火工艺的温度介于900℃～950℃之间，以使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度。
3.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：步骤S1中，采用化学气相沉积工艺于所述屏蔽多晶硅的上表面形成所述第一隔离氧化层及所述第二隔离氧化层，然后对所述第一隔离氧化层及所述第二隔离氧化层进行退火工艺，且沉积所述第一隔离氧化层的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层的沉积温度介于480℃～520℃之间，所述退火工艺的温度介于750℃～800℃之间，以使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度。
4.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：步骤S1中，采用化学气相沉积工艺于所述屏蔽多晶硅的上表面形成所述第一隔离氧化层及所述第二隔离氧化层，沉积所述第一隔离氧化层的沉积温度介于580℃～620℃之间，沉积所述第二隔离氧化层的沉积温度介于530℃～570℃之间，以使所述第一隔离氧化层的致密度大于所述第二隔离氧化层的致密度。
5.根据权利要求1至4任意一项所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：步骤S2中，所述第二隔离氧化层与所述第一隔离氧化层的刻蚀速率比介于1.10～1.20之间。
6.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：步骤S4中，采用热氧化工艺形成所述栅氧化层。
7.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：所述屏蔽氧化层的材料包括二氧化硅，所述第一隔离氧化层的材料包括二氧化硅，所述第二隔离氧化层的材料包括二氧化硅。
8.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：所述衬底、所述外延层、所述源极具有第一导电类型离子掺杂，所述体区具有第二导电类型离子掺杂，所述第一导电类型与所述第二导电类型互为相反的导电类型。
9.根据权利要求8所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：所述衬底包含N++型衬底，所述外延层包含N—型外延层，所述源极包含N+型源极，所述体区包含P—型体区。
10.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制备方法，其特征在于：步骤S4于所述外延层上方形成所述上金属结构的步骤包括：
S41：于所述栅极多晶硅与所述外延层上沉积隔离介质层，刻蚀所述隔离介质层以形成源极接触孔以及栅极接触孔，所述源极接触孔的底部显露所述体区，侧壁显露所述源极，所述栅极接触孔显露所述栅极多晶硅；
S42：于所述隔离介质层、所述源极接触孔以及所述栅极接触孔上沉积金属层，以实现所述源极与所述栅极多晶硅的电性引出。
11.一种屏蔽栅沟槽场效应晶体管，其特征在于，所述屏蔽栅沟槽场效应晶体管由权利要求1～10中任意一项所述的屏蔽栅沟槽场效应晶体管的制备方法制备得到。
CN201911359896.1A 2019-12-25 2019-12-25 屏蔽栅沟槽场效应晶体管及其制备方法 Active CN113035715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911359896.1A CN113035715B (zh) 2019-12-25 2019-12-25 屏蔽栅沟槽场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911359896.1A CN113035715B (zh) 2019-12-25 2019-12-25 屏蔽栅沟槽场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113035715A CN113035715A (zh) 2021-06-25
CN113035715B true CN113035715B (zh) 2022-11-22

Family

ID=76458299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911359896.1A Active CN113035715B (zh) 2019-12-25 2019-12-25 屏蔽栅沟槽场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113035715B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727620B (zh) * 2024-02-06 2024-04-12 深圳市顾邦半导体科技有限公司 一种屏蔽栅功率器件制备方法和屏蔽栅功率器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411553B (en) * 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
US20080150013A1 (en) * 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
CN100552902C (zh) * 2007-05-30 2009-10-21 上海华虹Nec电子有限公司 沟槽型双层栅功率mos结构实现方法
US8927390B2 (en) * 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
CN105702736B (zh) * 2016-01-29 2019-10-11 上海华虹宏力半导体制造有限公司 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN106298949A (zh) * 2016-10-31 2017-01-04 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型功率mos器件的工艺方法
CN108010847B (zh) * 2017-11-30 2020-09-25 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet及其制造方法
CN108389800A (zh) * 2018-01-31 2018-08-10 华润微电子（重庆）有限公司 屏蔽栅沟槽场效应晶体管的制造方法
US10510878B1 (en) * 2018-06-13 2019-12-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
JP6752304B2 (ja) * 2019-01-17 2020-09-09 三菱電機株式会社 電界効果型トランジスタ

Also Published As

Publication number Publication date
CN113035715A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
CN108962989B (zh) 一种沟槽型mos器件及其制造方法
US8969157B2 (en) Method of manufacturing semiconductor device having field plate electrode
US20120223387A1 (en) Tunneling device and method for forming the same
WO2012116529A1 (en) Tunneling device and method for forming the same
US20070063272A1 (en) Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof
JP4990458B2 (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
CN107123684A (zh) 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN103545364A (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
WO2021068420A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN113035715B (zh) 屏蔽栅沟槽场效应晶体管及其制备方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN102956481B (zh) 具有源极沟槽的沟槽式功率半导体元件的制造方法
CN104241344B (zh) 沟渠式功率元件及其制造方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN215578581U (zh) 一种低压屏蔽栅mosfet器件
WO2023108784A1 (zh) 一种半导体器件及其制造方法
CN114759093A (zh) 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件
CN107342224B (zh) Vdmos器件的制作方法
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
CN104218080B (zh) 射频ldmos器件及其制造方法
CN106653610A (zh) 一种改良的沟槽超势垒整流器件及其制造方法
TWI524524B (zh) 功率半導體元件之製法及結構
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant