CN1484277A - 量子点形成方法 - Google Patents
量子点形成方法 Download PDFInfo
- Publication number
- CN1484277A CN1484277A CNA031225551A CN03122555A CN1484277A CN 1484277 A CN1484277 A CN 1484277A CN A031225551 A CNA031225551 A CN A031225551A CN 03122555 A CN03122555 A CN 03122555A CN 1484277 A CN1484277 A CN 1484277A
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- insulating barrier
- quantum dot
- adjacent openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000002096 quantum dot Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000010923 batch production Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910020711 Co—Si Inorganic materials 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/127—Quantum box structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/962—Quantum dots and lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种形成量子点的方法，该方法同时提供了可靠性和批量生产的效果。本发明形成量子点的方法包括步骤：在半导体衬底上形成第一绝缘层；藉由蚀刻第一绝缘层形成曝露半导体衬底的开口；在开口中和邻近开口的第一绝缘层上形成单晶半导体层；以及藉由去除开口中的单晶半导体层和在邻近开口的第一绝缘层上的部分单晶层，在邻近开口的第一绝缘层上形成量子点。
Description
技术领域
本发明涉及一种制造半导体器件的方法；而且尤其是一种形成量子点的方法。
背景技术
根据因半导体器件集成度的进步所造成的电流大小降低的趋势，存在于沟道区中的电子总数也会减少几十个电子。
当用于驱动半导体器件所需的电子数减少时，在那些用以驱动半导体器件的电子当中，对应统计上的错误的电子百分比反而会增加。此增加的电子百分比会严重影响半导体器件的可靠度。因此，明显需要发展一种能够精确控制单一电子的新结构半导体器件。
最近提出的用以克服上述限制的单电子晶体管能够控制单一电子，并且甚至能以非常低的电压来驱动半导体器件。
换言之，当典型的金属氧化物半导体场效应晶体管(MOSFET)和单电子晶体管均执行相同的演算时，MOSFET需要约1000到约20000个电子。但是，单电子晶体管只需要约1到约几个电子，因此可以减少功率消耗至1/1000，而且还导致省电和高度集成的效果。
图1为根据现有技术的单电子晶体管的横截面图。
参考图1，在由硅或Ge-As构成的半导体衬底上，依序沉积第一绝缘层12A和第二绝缘层12B。在第一绝缘层12A和第二绝缘层12B之间，形成一些量子点。在此，第一绝缘层12A为隧穿氧化物(tunneling oxide)，而第二绝缘层12B为控制氧化物。
接着，在第二绝缘层12B上形成栅极电极14。在栅极电极14两端，在半导体衬底11中，形成源极区15和漏极区16。
为了建构单电子晶体管，在对应栅极电极14的第一绝缘层12A上，要均匀地形成尺寸为几个纳米的微小化量子点是很重要的。
目前已有几种形成量子点的传统方法提出。量子点可以藉由使用由下列连续步骤所实现的聚集现象来形成：在氧化物层之间的上方沉积硅锗或薄金属层；生长氧化物层；以及将生长的氧化物层施以热处理。也可以使用光刻工艺，以直接形成多个量子点，或是另一种在能带之间的能隙中形成电性量子点的方法。但是，尚未有同时满足可靠性和批量生产的量子点的形成方法提出。
此外，因为通过传统方法所形成的量子点主要是形成多晶硅，所以会限制半导体器件特性的改善。
发明内容
因此，本发明的目的是提供一种形成具有单晶、且同时满足可靠性和批量生产的量子点的方法。
根据本发明的一个方面，提供一种形成量子点的方法，其包括步骤：在半导体衬底上形成第一绝缘层；藉由蚀刻第一绝缘层，形成曝露半导体衬底的开口；在开口中和在邻近开口的第一绝缘层上形成单晶半导体层；以及，藉由去除开口中的单晶半导体层和部分在邻近开口的第一绝缘层的上的单晶层，在邻近开口的第一绝缘层的上形成量子点。
根据本发明的另一方面，还提供一种形成量子点的方法，包括步骤：在衬底上形成一层次层(sub-layer)；藉由蚀刻次层形成曝露衬底的开口；在开口中和在邻近开口的次层上形成导电层；以及藉由保留在邻近开口的次层上的部分导电层来形成量子点。
附图说明
通过以下结合附图对优选实施例进行的说明，本发明的上述及其它目的和特征将会变得明显，其中：
图1为示出根据现有技术的单电子晶体管的横截面图；
图2A到2F为示出根据本发明优选实施例的形成多个量子点的方法的横截面图；
图3A到3D为示出根据本发明的优选实施例形成量子点的方法的平面图；以及
图4为示出根据本发明优选实施例的单电子晶体管的横截面图。
附图中的附图标记说明如下：
11 半导体衬底 12A 第一绝缘层
12B 第二绝缘层 13 量子点
14 栅极电极 15 源极区
16 漏极区 21 半导体衬底
22 第一绝缘层 23 第一掩模
24A 第一开口 24B 第二开口
25 单晶硅层 25A 量子点
26 第二掩模 26A 第一开口区
26B 第二开口区 27 第二绝缘层
31 半导体衬底 32 隧穿氧化物层
33 量子点 34 控制氧化物层
35 栅极电极 36 源极区
37 漏极区
具体实施方式
图2A到2F为示出根据本发明优选实施例的量子点形成方法的横截面图。
参考图2A，经由氧化工艺或沉积工艺，在半导体衬底21上形成第一绝缘层22。此时，第一绝缘层22是氧化硅或氮化硅，而半导体衬底21除了可以是硅层外，还可以是包括硅的半导体层。
其次，在第一绝缘层22上涂布一感光膜，并经由曝光工艺和显影工艺对其构图，以形成第一掩模23。之后，使用第一掩模23当作蚀刻掩模，将第一绝缘层22施以干式蚀刻处理，以形成曝露衬底21的第一开口24A。此处，第一开口24A是生长后续单晶硅层的位置。尤其，曝露在第一开口24A中的衬底21当作生长单晶硅层的籽层。
参考图2B，去除第一掩模23。图3A为显示去除第一掩模23后，形成在衬底(未示出)上的第一开口24A和第一绝缘层22的平面图。藉由蚀刻第一绝缘层22所形成的第一开口24A具有方形的形状。但是，第一开口24A也可以具有圆形或十字形的形状。若干第一开口24A以其间的固定间距彼此相邻。
同时，在第一开口24A的侧面和下面，还有蚀刻的残留物(未示出)。此外，由于蚀刻工艺，在衬底21的表面上出现晶格缺陷。
采用热处理，以在氢气气氛中或在真空状态下，去除残留物和晶格缺陷。此种热处理称为烘烤工艺(bake process)。经由烘烤工艺，该烘烤工艺还同时去除形成在第一开口24A中露出的衬底21上的天然氧化物。
参考图2C，使用选择性外延生长技术(以后简称SEG)，在第一开口24中的曝露的衬底21上形成单晶硅层25。此时，单晶硅层25具有约2nm到100nm的厚度。接着，通过使用曝露的衬底21当作籽层，经由SEG技术生长单晶硅层25。在SEG同时，由于横向过生长，所以单晶硅层25也生长在邻近第一开口24A的第一绝缘层22上。
结果，单晶硅层25完全填满第一开口24A，而且经由作为SEG技术的独特特性的横向过生长，覆盖在邻近第一开口24A的第一绝缘层22上。此覆盖造成放大的图案，如图3B所示，此图为示出藉由SEG技术形成在衬底(未示出)上的硅层25的平面图。单晶硅层25具有对应第一开口24A形状的正方形。但是，因为同时填充第一开口24A和横向过生长，所以该正方形的尺寸大于第一开口24A。但是，相邻单晶硅层25未彼此接触。
同时，采用超高真空化学气相沉积(UHV CVD)技术来进行单晶硅层25的SEG。可以使用诸如Si2H2Cl2/H2/HCl/PH3或SiH4/H2/HCl/PH3的混合物来作为源气体。此外，控制PH3气体的流量就控制了单晶硅层25的掺杂浓度，从而控制了导电性和隧穿电流。再者，还控制源气体的流量，以具有对单晶硅层25和第一绝缘层22的沉积选择性。
参考图2D，在包括单晶硅层25的第一绝缘层22上涂布感光膜，而且藉由曝光和显影工艺对其构图，以形成第二掩模26。
图3C为显示形成在衬底(未示出)上的第二掩模26的平面图。第二掩模26具有第一开口区26A和第二开口区26B。第一开口区26A曝露包括填满第一开口24A的中央部分的大部分单晶硅层25。第二开口区26B曝露在邻近第一开口24A的第一绝缘层22上的部分单晶硅层25。
接着，利用将第二掩模26当作蚀刻掩模的干式蚀刻或湿式蚀刻来处理曝露的单晶硅层25，以形成若干由单晶硅建构的量子点25A。
此时，去除所有单晶硅层25填充在第一开口24A中的部分，以及在邻近第一开口的第一绝缘层上的部分单晶硅层。即，没有去除藉由横向过生长形成在邻近第一开口的第一绝缘层22上、并被第二掩模26覆盖的部分，因此形成量子点25A。
此外，蚀刻单晶硅层25后露出的第二开口24B不同于图2A中示出的第一开口24A。第二开口24B所敞开的面积与不包括量子点25A的单晶硅层的面积相同。因此，第二开口24B具有比第一开口24A还宽的开口。
参考图2E，随后去除第二掩模26。图3D为示出在去除第二掩模26后在第一绝缘层22上的量子点25A的平面图。如图3D所示，量子点25A形成在沿着第一绝缘层22中的第一开口24A的边缘的第一绝缘层22上。
参考图2F，在第一绝缘层22和多个量子点25A上形成第二绝缘层27。此时，第二绝缘层27由氧化硅层形成。
因此，多个量子点25A位于第一绝缘层22和第二绝缘层27之间。即，该多个量子点25A位于绝缘层内。
如上所述，藉由使用SEG技术的横向过生长和光刻工艺，可以形成均匀的量子点阵列。此外，其可以广泛地用于使用均匀量子阵列的形成方法制造单电子晶体管，和使用隧穿现象的半导体器件。
图4为示出根据本发明优选实施例的单电子晶体管的横截面图。
参考图4，在由硅或Ge-As构成的半导体衬底31上，形成隧穿氧化层32。此处，隧穿氧化物层32为氧化硅层。
在隧穿氧化物层32上，形成量子点33。此处，量子点33是具有长、宽和高都约为50nm的微小尺寸的单晶硅图案。即，量子点33形成来具有一尺寸，该尺寸提供在隧穿单个电子或几个电子时出现的库仑势垒现象。
形成控制氧化物层34，以覆盖量子点33。控制氧化物层34是氧化硅层或氮化硅层。
然后，在控制氧化物层34的上方形成栅极电极35。藉由注入n型或p型掺杂剂在栅极电极35两侧的衬底31中，形成源极区36和漏极区37。
具有示于图4的结构的单电子晶体管的主要原理和电可擦除可编程只读存储器(EEPROM)器件相同。相比于EEPROM，其差异点为：单电子晶体管可以因为单电子或几个电子而改变临限电压，而且可以在比EEPROM还低的电压下操作。即，若供应到栅极电极35的电压大于临限电压，则会在沟道区形成反转层，且源极区36的电子会被引向沟道区，从而降低沟道电导。如上所述，由沟道区的反转层所提供的电子，在室温下，一个一个地隧穿通过薄的隧穿氧化物层，并进入量子点33。随着电子进入量子点33，临界电压改变。因此，优选的是，藉由隧穿一个电子来执行编程。但是，临限电压的改变很难检测。因此，编程通常藉由同时隧穿约3到4个电子来执行，以改变约1V的临限电压。
另一方面，在擦除操作时，若在栅极电极35上施加相应的负电压，即将量子点33中的电子引出的电压，则可以自量子点33引出电子。
结果，临限电压会变回到原始值，使得容易区分″1″或″0″状态。
虽然在上述优选实施例中，单晶硅层藉由SEG技术生长而形成量子点，但是仍然可以使用与硅衬底具有外延关系的材料来形成各种单晶层，该材料例如为Si-Ge，Co-Si等。
藉由通过SEG技术和已知的光刻技术形成由单晶硅构成的多个量子点，本发明还提供了一种同时改善可靠性和批量生产的效果。
虽然本发明已参照特定优选实施例得以说明，但是对本领域技术人员而言清楚的是，在不脱离所附权利要求所确定的本发明范围的情况下，可对其作各种改变和修改。
Claims (12)
1.一种形成量子点的方法，包括步骤：
在半导体衬底上形成第一绝缘层；
藉由蚀刻第一绝缘层形成曝露半导体衬底的开口；
在开口中且在邻近开口的第一绝缘层上形成单晶半导体层；以及
藉由去除开口中的单晶半导体层和在邻近开口的第一绝缘层上的部分该单晶层，在邻近开口的第一绝缘层上形成量子点。
2.如权利要求1的方法，其中，开口中的单晶层藉由选择性外延生长形成，且在邻近开口的第一绝缘层上的单晶层藉由横向过生长形成。
3.如权利要求1的方法，还包括步骤：在形成开口后，在氢气气氛中或在真空状态下进行热处理。
4.如权利要求1的方法，其中，形成量子点的步骤还包括步骤：
形成具有第一开口区和第二开口区的蚀刻掩模，其中，第一开口区曝露开口中的单晶半导体层，第二开口区曝露邻近开口的第一绝缘层上的部分单晶半导体层；以及
藉由将掩模作为蚀刻掩模来蚀刻曝露的单晶半导体层而形成量子点。
5.如权利要求1的方法，其中，开口具有方形形状、圆形形状、或十字形形状。
6.如权利要求1的方法，其中，单晶半导体层是半导体衬底的外延层。
7.如权利要求6的方法，其中，半导体衬底是硅衬底。
8.如权利要求7的方法，其中，单晶半导体层是选自由硅层、硅-锗层或钴-硅化物层所组成的组中的任一层。
9.如权利要求7的方法，其中，形成单晶半导体层的步骤使用Si2H2Cl2/H2/HCl/PH3或SiH4/H2/HCl/PH3作为源气体。
10.如权利要求1的方法，其中，第一绝缘层为氧化硅或氮化硅。
11.一种形成量子点的方法，包括步骤：
在衬底上形成次层；
藉由蚀刻该次层形成曝露衬底的开口；
在开口中和在邻近开口的次层上形成导电层；以及
藉由保留邻近开口的次层上的部分导电层来形成量子点。
12.如权利要求11的方法，还包括步骤：
形成覆盖邻近开口的次层上的部分导电层的掩模；以及
利用掩模来选择性蚀刻导电层，并形成量子点。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR56462/02 | 2002-09-17 | ||
| KR56462/2002 | 2002-09-17 | ||
| KR10-2002-0056462A KR100486607B1 (ko) | 2002-09-17 | 2002-09-17 | 양자점 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1484277A true CN1484277A (zh) | 2004-03-24 |
| CN100594582C CN100594582C (zh) | 2010-03-17 |
Family
ID=31987463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03122555A Expired - Fee Related CN100594582C (zh) | 2002-09-17 | 2003-04-18 | 量子点形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6730531B2 (zh) |
| KR (1) | KR100486607B1 (zh) |
| CN (1) | CN100594582C (zh) |
| TW (1) | TWI251879B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370579C (zh) * | 2004-12-23 | 2008-02-20 | 鸿富锦精密工业（深圳）有限公司 | 量子点形成方法 |
| CN100483613C (zh) * | 2005-02-24 | 2009-04-29 | 鸿富锦精密工业（深圳）有限公司 | 量子点制作方法 |
| CN102113188B (zh) * | 2008-08-01 | 2013-05-29 | 柏林工业大学 | 光子对源及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9724642D0 (en) * | 1997-11-21 | 1998-01-21 | British Tech Group | Single electron devices |
| US6967112B2 (en) * | 2003-12-23 | 2005-11-22 | Sharp Laboratories Of America, Inc. | Three-dimensional quantum dot structure for infrared photodetection |
| KR100526480B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 양자점을 이용한 비휘발성 메모리 제조 방법 |
| WO2009092035A2 (en) | 2008-01-17 | 2009-07-23 | Sequenom, Inc. | Methods and compositions for the analysis of biological molecules |
| CN102701265B (zh) * | 2012-06-21 | 2014-05-07 | 复旦大学 | 一种近红外发光的硫化银量子点的水相制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118634A (en) | 1990-09-26 | 1992-06-02 | Purdue Research Foundation | Self-aligned integrated circuit bipolar transistor having monocrystalline contacts |
| US5825796A (en) * | 1996-09-25 | 1998-10-20 | Picolight Incorporated | Extended wavelength strained layer lasers having strain compensated layers |
| US6599133B2 (en) * | 1997-11-18 | 2003-07-29 | Technologies And Devices International, Inc. | Method for growing III-V compound semiconductor structures with an integral non-continuous quantum dot layer utilizing HVPE techniques |
| KR100276431B1 (ko) * | 1997-12-22 | 2000-12-15 | 정선종 | 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법 |
| JP4538693B2 (ja) * | 1998-01-26 | 2010-09-08 | ソニー株式会社 | メモリ素子およびその製造方法 |
| US6492694B2 (en) * | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
| JP3854731B2 (ja) * | 1998-03-30 | 2006-12-06 | シャープ株式会社 | 微細構造の製造方法 |
| JP3748726B2 (ja) * | 1999-01-28 | 2006-02-22 | シャープ株式会社 | 量子細線の製造方法 |
| JP2001007315A (ja) * | 1999-06-22 | 2001-01-12 | Nec Corp | 量子ドットの形成方法 |
| US6621842B1 (en) * | 1999-10-15 | 2003-09-16 | E20 Communications, Inc. | Method and apparatus for long wavelength semiconductor lasers |
| JP3636976B2 (ja) * | 2000-03-17 | 2005-04-06 | 日本電気株式会社 | 窒化物半導体素子およびその製造方法 |
| EP1139438B1 (en) * | 2000-03-29 | 2010-09-08 | Panasonic Corporation | Method and apparatus for fabricating quantum dot structures |
| FR2812763B1 (fr) * | 2000-08-04 | 2002-11-01 | St Microelectronics Sa | Formation de boites quantiques |
-
2002
- 2002-09-17 KR KR10-2002-0056462A patent/KR100486607B1/ko not_active IP Right Cessation
- 2002-12-17 US US10/320,402 patent/US6730531B2/en not_active Expired - Fee Related
- 2002-12-20 TW TW091136873A patent/TWI251879B/zh not_active IP Right Cessation
-
2003
- 2003-04-18 CN CN03122555A patent/CN100594582C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370579C (zh) * | 2004-12-23 | 2008-02-20 | 鸿富锦精密工业（深圳）有限公司 | 量子点形成方法 |
| CN100483613C (zh) * | 2005-02-24 | 2009-04-29 | 鸿富锦精密工业（深圳）有限公司 | 量子点制作方法 |
| CN102113188B (zh) * | 2008-08-01 | 2013-05-29 | 柏林工业大学 | 光子对源及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100594582C (zh) | 2010-03-17 |
| TW200405469A (en) | 2004-04-01 |
| TWI251879B (en) | 2006-03-21 |
| KR20040025976A (ko) | 2004-03-27 |
| KR100486607B1 (ko) | 2005-05-03 |
| US20040053469A1 (en) | 2004-03-18 |
| US6730531B2 (en) | 2004-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1311525C (zh) | 制造超窄沟道半导体器件的方法 | |
| CN100342507C (zh) | 制造应变mosfet的结构和方法 | |
| CN2726123Y (zh) | 半导体组件 | |
| US6326311B1 (en) | Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure | |
| US5021839A (en) | FET with a super lattice channel | |
| CN1276487C (zh) | 具有开凹槽的栅极的fet及其制造方法 | |
| CN100346456C (zh) | 一种mosfet半导体及其制造方法 | |
| CN1685523A (zh) | 具有改良的载流子迁移率的垂直双栅极场效应晶体管及其形成方法 | |
| CN1976059A (zh) | 鳍片型场效应晶体管结构以及用于制造这种结构的方法 | |
| CN1870294A (zh) | 半导体结构和形成该半导体结构的方法 | |
| CN1542965A (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
| CN1503372A (zh) | 具有多重闸极及应变的通道层的晶体管及其制造方法 | |
| US7064352B2 (en) | Diamond semiconductor device and method for manufacturing the same | |
| CN1591798A (zh) | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 | |
| CN1897303A (zh) | 半导体装置及其形成方法 | |
| CN1538531A (zh) | 肖特基势垒晶体管及其制造方法 | |
| CN1885564A (zh) | 用于FinFET的散热结构及其制造方法 | |
| CN1901228A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2000223691A (ja) | 量子細線の製造方法および半導体素子 | |
| CN1666320A (zh) | 短沟道场效晶体管制造方法 | |
| CN1716551A (zh) | 在双栅极fet中制造自对准源极和漏极接触件的方法 | |
| CN1279621C (zh) | 包括薄膜晶体管的电子器件及其制造方法 | |
| CN1484277A (zh) | 量子点形成方法 | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1691297A (zh) | 制造具有双栅结构的半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100317 Termination date: 20130418 |