JP2000223691A - 量子細線の製造方法および半導体素子 - Google Patents
量子細線の製造方法および半導体素子Info
- Publication number
- JP2000223691A JP2000223691A JP2152099A JP2152099A JP2000223691A JP 2000223691 A JP2000223691 A JP 2000223691A JP 2152099 A JP2152099 A JP 2152099A JP 2152099 A JP2152099 A JP 2152099A JP 2000223691 A JP2000223691 A JP 2000223691A
- Authority
- JP
- Japan
- Prior art keywords
- quantum wire
- region
- quantum
- semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 75
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 238000005530 etching Methods 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000007667 floating Methods 0.000 claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 6
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- VXGHASBVNMHGDI-UHFFFAOYSA-N digermane Chemical compound [Ge][Ge] VXGHASBVNMHGDI-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 4
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 claims description 4
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 20
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 9
- 238000000206 photolithography Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 145
- 239000007789 gas Substances 0.000 description 25
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- 238000001228 spectrum Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- 230000006798 recombination Effects 0.000 description 6
- 238000005215 recombination Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 241000880621 Ascarina lucida Species 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910006160 GeF4 Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- XTVVROIMIGLXTD-UHFFFAOYSA-N copper(II) nitrate Chemical compound [Cu+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O XTVVROIMIGLXTD-UHFFFAOYSA-N 0.000 description 1
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L5/00—Structural features of suction cleaners
- A47L5/12—Structural features of suction cleaners with power-driven air-pumps or air-compressors, e.g. driven by motor vehicle engine vacuum
- A47L5/22—Structural features of suction cleaners with power-driven air-pumps or air-compressors, e.g. driven by motor vehicle engine vacuum with rotary fans
- A47L5/36—Suction cleaners with hose between nozzle and casing; Suction cleaners for fixing on staircases; Suction cleaners for carrying on the back
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Composite Materials (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 Ｓi基板等の半導体基板を用い、基板表面の
平坦性がよく、完全な電子の閉じ込め領域を形成できる
量子細線を形成する。 【解決手段】 通常の成膜技術,フォトリソグラフィ技
術及びエッチング技術を駆使して、Ｓi基板３１上にＳi
突起部３５を形成し、第２酸化膜３６を形成してＳi突
起部３５間を埋め、ＣＭＰ法等で表面を平坦化する。そ
して、第２酸化膜３６を異方性エッチングしてＳi突起
部３５の頂部にＳi露出部３５aを形成し、このＳi露出
部３５aにＳi細線３８を成長させ、酸化によってＳi細
線３８とＳi基板３１とを分離する第３酸化膜３９を形
成する。こうして、ＳＯＩ等の特殊な基板を用いずに低
コストで量子細線を形成する。また、基板上を平坦化し
て単電子デバイスや量子効果デバイスを形成を容易にす
る。また、量子細線３８とＳi基板３１とを第３酸化膜
３９で分離して完全に電子を閉じ込める。
平坦性がよく、完全な電子の閉じ込め領域を形成できる
量子細線を形成する。 【解決手段】 通常の成膜技術,フォトリソグラフィ技
術及びエッチング技術を駆使して、Ｓi基板３１上にＳi
突起部３５を形成し、第２酸化膜３６を形成してＳi突
起部３５間を埋め、ＣＭＰ法等で表面を平坦化する。そ
して、第２酸化膜３６を異方性エッチングしてＳi突起
部３５の頂部にＳi露出部３５aを形成し、このＳi露出
部３５aにＳi細線３８を成長させ、酸化によってＳi細
線３８とＳi基板３１とを分離する第３酸化膜３９を形
成する。こうして、ＳＯＩ等の特殊な基板を用いずに低
コストで量子細線を形成する。また、基板上を平坦化し
て単電子デバイスや量子効果デバイスを形成を容易にす
る。また、量子細線３８とＳi基板３１とを第３酸化膜
３９で分離して完全に電子を閉じ込める。
Description
【０００１】
【発明の属する技術分野】この発明は、絶縁性基板上あ
るいは絶縁層を介した半導体基板上に量子サイズ効果を
生じさせ得る程度に微小な金属または半導体からなる量
子細線を形成する量子細線の製造方法、および、この量
子細線を用いた半導体素子に関する。
るいは絶縁層を介した半導体基板上に量子サイズ効果を
生じさせ得る程度に微小な金属または半導体からなる量
子細線を形成する量子細線の製造方法、および、この量
子細線を用いた半導体素子に関する。
【０００２】
【従来の技術】今や、産業の基幹となったエレクトロニ
クスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微
細化によって、大容量,高速,低消費電力等の性能を飛躍
的に向上させてきた。しかしながら、素子のサイズが
０.１μm以下になると、従来の素子による動作原理の限
界に到達すると考えられ、新しい動作原理に基づいた新
しい素子の研究が活発に行われている。この新しい素子
として、ナノメータサイズの量子ドットや量子細線と呼
ばれる微細構造を有するものがある。上記ナノメータサ
イズの量子ドットは、種々の量子効果デバイスと共に、
特にクーロンブロッケード現象を利用した単電子デバイ
スヘの応用のために、盛んに研究が行われている。ま
た、上記ナノメータサイズの量子細線は、量子効果を利
用した超高速トランジスタへの応用が期待されている。
クスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微
細化によって、大容量,高速,低消費電力等の性能を飛躍
的に向上させてきた。しかしながら、素子のサイズが
０.１μm以下になると、従来の素子による動作原理の限
界に到達すると考えられ、新しい動作原理に基づいた新
しい素子の研究が活発に行われている。この新しい素子
として、ナノメータサイズの量子ドットや量子細線と呼
ばれる微細構造を有するものがある。上記ナノメータサ
イズの量子ドットは、種々の量子効果デバイスと共に、
特にクーロンブロッケード現象を利用した単電子デバイ
スヘの応用のために、盛んに研究が行われている。ま
た、上記ナノメータサイズの量子細線は、量子効果を利
用した超高速トランジスタへの応用が期待されている。
【０００３】特に、上記ナノメータサイズの量子細線に
おいては、半導体結晶中における電子の波長(ド・ブロイ
波長)と同程度の幅を持つ半導体層に電子を閉じ込める
ことによって上記電子の自由度を制限し、これによって
生ずる量子化現象を利用して新しい動作原理に基づく半
導体量子デバイスを作製する試みが行われている。すな
わち、半導体層中における電子の波長は約１０nmである
から、チャネル幅を電子の波長(幅１０nm)程度とする
と、上記電子はこの細線中を殆ど散乱を受けずに移動で
きるために、電子の移動度が上昇することが理論的に導
き出されている。
おいては、半導体結晶中における電子の波長(ド・ブロイ
波長)と同程度の幅を持つ半導体層に電子を閉じ込める
ことによって上記電子の自由度を制限し、これによって
生ずる量子化現象を利用して新しい動作原理に基づく半
導体量子デバイスを作製する試みが行われている。すな
わち、半導体層中における電子の波長は約１０nmである
から、チャネル幅を電子の波長(幅１０nm)程度とする
と、上記電子はこの細線中を殆ど散乱を受けずに移動で
きるために、電子の移動度が上昇することが理論的に導
き出されている。
【０００４】したがって、上述のような量子細線を平面
上に多数配列した伝導層を作成し、この伝導層内の電子
数をゲート電極の作用によって制御することで、従来の
トランジスタに比して高速性に優れた量子細線トランジ
スタを作製することができるのである。また、上述のよ
うな量子細線をレーザの発光層に多数組み込むことによ
って、小さい注入電流でもシャープなスペクトルを有す
る高効率で高周波特性に優れた半導体レーザ素子を得る
ことができるのである。
上に多数配列した伝導層を作成し、この伝導層内の電子
数をゲート電極の作用によって制御することで、従来の
トランジスタに比して高速性に優れた量子細線トランジ
スタを作製することができるのである。また、上述のよ
うな量子細線をレーザの発光層に多数組み込むことによ
って、小さい注入電流でもシャープなスペクトルを有す
る高効率で高周波特性に優れた半導体レーザ素子を得る
ことができるのである。
【０００５】従来、上記量子細線の形成方法として、以
下の(１)〜(３)の文献に記載されようなものが提案され
ている。 (１) 特開平５-５５１４１号公報 図９は、上記(１)の文献に開示された「異方性エッチン
グを利用したＳＯＩ基板上のＳi細線の製造方法」を示
す工程図である。
下の(１)〜(３)の文献に記載されようなものが提案され
ている。 (１) 特開平５-５５１４１号公報 図９は、上記(１)の文献に開示された「異方性エッチン
グを利用したＳＯＩ基板上のＳi細線の製造方法」を示
す工程図である。
【０００６】図９において、先ず、図９(a)に示すよう
に、シリコン基板１,絶縁膜２および結晶シリコン層３
からなる(１００)ＳＯＩ(シリコン・オン絶縁体)基板上
に、図９(b)に示すようにマスク材層４を堆積した後、
後に量子細線を形成する領域にストライプ状の窓を形成
する。
に、シリコン基板１,絶縁膜２および結晶シリコン層３
からなる(１００)ＳＯＩ(シリコン・オン絶縁体)基板上
に、図９(b)に示すようにマスク材層４を堆積した後、
後に量子細線を形成する領域にストライプ状の窓を形成
する。
【０００７】次に、図９(c)に示すように、上記窓内の
結晶シリコン層３をＫＯＨ等によって、(１１１)面を露
出させながら異方性エッチングで除去する。そうした
後、図９(d)に示すように、マスク材層４を除去する。
最後に、図９(e)に示すように再度ＫＯＨ等を用いて異
方性エッチングを行うと、(１００)面のエッチ速度が速
いのに対して(１１１)面のエッチ速度が遅いので、二つ
の面が(１１１)面によって構成された三角柱からなる量
子細線５が形成される。
結晶シリコン層３をＫＯＨ等によって、(１１１)面を露
出させながら異方性エッチングで除去する。そうした
後、図９(d)に示すように、マスク材層４を除去する。
最後に、図９(e)に示すように再度ＫＯＨ等を用いて異
方性エッチングを行うと、(１００)面のエッチ速度が速
いのに対して(１１１)面のエッチ速度が遅いので、二つ
の面が(１１１)面によって構成された三角柱からなる量
子細線５が形成される。
【０００８】(２) 特開平５-２９６３２号公報 図１０は、上記(２)の文献に開示された「異方性エッチ
ングを利用したＳi基板上のＳi細線の製造方法」を示す
工程図である。
ングを利用したＳi基板上のＳi細線の製造方法」を示す
工程図である。
【０００９】図１０において、まず、図１０(a)に示す
ように、シリコン(１００)基板１１上に、酸化シリコン
膜もしくは窒化シリコン膜からなるエッチングマスク１
２を形成する。次に、図１０(b)に示すように、シリコ
ン異方性エッチング液を用いてシリコン(１００)基板１
１をエッチングし、三角状の縦断面を有する凸部を形成
する。
ように、シリコン(１００)基板１１上に、酸化シリコン
膜もしくは窒化シリコン膜からなるエッチングマスク１
２を形成する。次に、図１０(b)に示すように、シリコ
ン異方性エッチング液を用いてシリコン(１００)基板１
１をエッチングし、三角状の縦断面を有する凸部を形成
する。
【００１０】次に、図１０(c)に示すように、エッチン
グマスク１２を除去し、窒化シリコン膜１３を形成後、
上記凸部の頂部を覆うように、レジストパターン１４を
形成する。そして、図１０(d)に示すように、上記レジ
ストパターン１４をマスクとして、窒化シリコン膜１３
およびシリコン(１００)基板１１をエッチングする。
グマスク１２を除去し、窒化シリコン膜１３を形成後、
上記凸部の頂部を覆うように、レジストパターン１４を
形成する。そして、図１０(d)に示すように、上記レジ
ストパターン１４をマスクとして、窒化シリコン膜１３
およびシリコン(１００)基板１１をエッチングする。
【００１１】次に、図１０(e)に示すように、上記レジ
ストパターン１４を除去した後、シリコン(１００)基板
１１を酸化する。その場合、窒化シリコン膜１３が耐酸
化マスクとなるため、上記凸部の頂部付近に酸化されな
い領域１５が残る。最後に、図１０(f)に示すように、
窒化シリコン膜１３を除去すると、シリコン(１００)基
板１１とは絶縁分離された、シリコン細線(上記領域)１
５が上記凸部の頂上に形成される。
ストパターン１４を除去した後、シリコン(１００)基板
１１を酸化する。その場合、窒化シリコン膜１３が耐酸
化マスクとなるため、上記凸部の頂部付近に酸化されな
い領域１５が残る。最後に、図１０(f)に示すように、
窒化シリコン膜１３を除去すると、シリコン(１００)基
板１１とは絶縁分離された、シリコン細線(上記領域)１
５が上記凸部の頂上に形成される。
【００１２】(３) 特開平５−２９６１３号公報 図１１は、上記(３)の文献に開示された「チタンシリサ
イド化を利用したＳi稜線部へのゲート電極形成におけ
るＳi細線素子の製造方法」を示す工程図である。
イド化を利用したＳi稜線部へのゲート電極形成におけ
るＳi細線素子の製造方法」を示す工程図である。
【００１３】図１１において、先ず、図１１(a)に示す
ように、シリコン基板２１上にシリコン酸化膜パターン
２２を形成する。続いて、図１１(b)に示すように、シ
リコン異方性エッチングによって、三角状の縦断面を有
する凸部を形成する。そうした後、図１１(c)に示すよ
うに、シリコン酸化膜パターン２２を除去して上記凸部
を露出させる。
ように、シリコン基板２１上にシリコン酸化膜パターン
２２を形成する。続いて、図１１(b)に示すように、シ
リコン異方性エッチングによって、三角状の縦断面を有
する凸部を形成する。そうした後、図１１(c)に示すよ
うに、シリコン酸化膜パターン２２を除去して上記凸部
を露出させる。
【００１４】次に、図１１(d)に示すように、酸化を行
ってゲート絶縁膜２３を形成する。そうした後、多結晶
シリコン膜を堆積させ、不純物をドーピングし、導電型
の多結晶シリコン膜２４とする。さらに、チタン膜２５
を堆積させた後、レジスト２７の塗布とエッチバックと
を行う。こうして、上記凸部の稜線部２６のみを露出さ
せて他の領域はレジスト２７で被覆する。そして、図１
１(e)に示すように、上記凸部の稜線部２６上のチタン
膜２５を除去する。
ってゲート絶縁膜２３を形成する。そうした後、多結晶
シリコン膜を堆積させ、不純物をドーピングし、導電型
の多結晶シリコン膜２４とする。さらに、チタン膜２５
を堆積させた後、レジスト２７の塗布とエッチバックと
を行う。こうして、上記凸部の稜線部２６のみを露出さ
せて他の領域はレジスト２７で被覆する。そして、図１
１(e)に示すように、上記凸部の稜線部２６上のチタン
膜２５を除去する。
【００１５】次に、図１１(f)に示すように、上記レジ
スト２７を除去した後、熱処理を行ってシリサイド化反
応させ、チタンシリサイド膜２８を形成する。その場
合、上記凸部の稜線部２６上の多結晶シリコン膜２９は
シリサイド化されず、多結晶シリコンのまま残る。次
に、図１１(g)に示すように、フッ酸処理を行い、チタ
ンシリサイド膜２８を除去することによって、稜線部２
６上の多結晶シリコン膜２９およびゲート絶縁膜２３の
みが残り、量子細線２９から成るゲート電極が形成され
る。その場合、稜線部２６におけるゲート電極２９に対
向する頂部がチャネル領域として使用される。
スト２７を除去した後、熱処理を行ってシリサイド化反
応させ、チタンシリサイド膜２８を形成する。その場
合、上記凸部の稜線部２６上の多結晶シリコン膜２９は
シリサイド化されず、多結晶シリコンのまま残る。次
に、図１１(g)に示すように、フッ酸処理を行い、チタ
ンシリサイド膜２８を除去することによって、稜線部２
６上の多結晶シリコン膜２９およびゲート絶縁膜２３の
みが残り、量子細線２９から成るゲート電極が形成され
る。その場合、稜線部２６におけるゲート電極２９に対
向する頂部がチャネル領域として使用される。
【００１６】
【発明が解決しようとする課題】しかしながら、上記文
献(１)〜(３)に記載された従来の量子細線の形成方法に
は、以下のような問題がある。すなわち、文献(１)で
は、基板がＳＯＩである場合にのみ有効な方法であり、
従来から使用されているＳi基板に適用することができ
ないという問題がある。Ｓi基板に比べてＳＯＩ基板の
値段は１０倍〜２０倍であり、更にコストを低くするた
めにはＳi基板を用いて量子細線を形成できる方が望ま
しい。
献(１)〜(３)に記載された従来の量子細線の形成方法に
は、以下のような問題がある。すなわち、文献(１)で
は、基板がＳＯＩである場合にのみ有効な方法であり、
従来から使用されているＳi基板に適用することができ
ないという問題がある。Ｓi基板に比べてＳＯＩ基板の
値段は１０倍〜２０倍であり、更にコストを低くするた
めにはＳi基板を用いて量子細線を形成できる方が望ま
しい。
【００１７】また、上記文献(２)では、Ｓi基板を使用
できるためコストを低く抑えることができる。ところ
が、三角状の縦断面を有するＳi基板１１の頂部にＳi細
線１５を形成するためにＳi基板１１表面の凹凸が大き
くなる。したがって、Ｓi基板１１の表面の平坦性が悪
くなるために、単電子トランジスタの形成が困難とな
る。
できるためコストを低く抑えることができる。ところ
が、三角状の縦断面を有するＳi基板１１の頂部にＳi細
線１５を形成するためにＳi基板１１表面の凹凸が大き
くなる。したがって、Ｓi基板１１の表面の平坦性が悪
くなるために、単電子トランジスタの形成が困難とな
る。
【００１８】また、上記文献(３)では、上記文献(２)の
場合と同様に、三角状の縦断面を有するＳi基板２１の
頂上にＳi細線２９を形成するため、Ｓi基板２１表面の
凹凸が大きくなる。したがって、Ｓi基板２１の表面の
平坦性が悪くなるため、単電子トランジスタの形成が困
難であると共に、上記凸部の稜線部２６に在るチャネル
領域はＳi基板２１に連なっているので、完全な電子の
閉じ込め領域とは成り得ないという問題がある。
場合と同様に、三角状の縦断面を有するＳi基板２１の
頂上にＳi細線２９を形成するため、Ｓi基板２１表面の
凹凸が大きくなる。したがって、Ｓi基板２１の表面の
平坦性が悪くなるため、単電子トランジスタの形成が困
難であると共に、上記凸部の稜線部２６に在るチャネル
領域はＳi基板２１に連なっているので、完全な電子の
閉じ込め領域とは成り得ないという問題がある。
【００１９】そこで、この発明の目的は、Ｓi基板ある
いはＧaＡs基板等の半導体基板を用い、量子細線形成後
の半導体基板表面の平坦性がよく単電子デバイスや量子
効果デバイスを容易に形成でき、且つ、完全な電子の閉
じ込め領域を形成できる量子細線の製造方法、および、
その量子細線を用いた半導体素子を提供することにあ
る。
いはＧaＡs基板等の半導体基板を用い、量子細線形成後
の半導体基板表面の平坦性がよく単電子デバイスや量子
効果デバイスを容易に形成でき、且つ、完全な電子の閉
じ込め領域を形成できる量子細線の製造方法、および、
その量子細線を用いた半導体素子を提供することにあ
る。
【００２０】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明の量子細線の製造方法は、半
導体基板表面上に第１絶縁膜を堆積させた後,レジスト
パターニングを行い,上記第１絶縁膜に対して等方性エ
ッチングを行ってエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記半導体基板を異方性
エッチングし,上記半導体基板の表面に半導体突起部を
形成する工程と、上記エッチングマスクを除去した後,
上記半導体基板上に第２絶縁膜を堆積させて上記半導体
突起部を埋め戻し,上記第２絶縁膜の表面を平坦化する
工程と、上記半導体基板上における量子細線が形成され
る領域以外の領域を覆うレジストパターンを形成し,上
記レジストパターンをマスクとして上記第２絶縁膜に対
して異方性エッチングを行い,上記半導体突起部の頂を
上記第２絶縁膜の表面に露出させて半導体露出部を形成
する工程と、上記レジストパターンを除去した後,上記
半導体露出部に量子細線をエピタキシャル成長させる工
程と、上記量子細線の下部を酸化し,上記量子細線と半
導体基板とを絶縁分離する工程を備えたことを特徴とし
ている。
め、請求項１にかかる発明の量子細線の製造方法は、半
導体基板表面上に第１絶縁膜を堆積させた後,レジスト
パターニングを行い,上記第１絶縁膜に対して等方性エ
ッチングを行ってエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記半導体基板を異方性
エッチングし,上記半導体基板の表面に半導体突起部を
形成する工程と、上記エッチングマスクを除去した後,
上記半導体基板上に第２絶縁膜を堆積させて上記半導体
突起部を埋め戻し,上記第２絶縁膜の表面を平坦化する
工程と、上記半導体基板上における量子細線が形成され
る領域以外の領域を覆うレジストパターンを形成し,上
記レジストパターンをマスクとして上記第２絶縁膜に対
して異方性エッチングを行い,上記半導体突起部の頂を
上記第２絶縁膜の表面に露出させて半導体露出部を形成
する工程と、上記レジストパターンを除去した後,上記
半導体露出部に量子細線をエピタキシャル成長させる工
程と、上記量子細線の下部を酸化し,上記量子細線と半
導体基板とを絶縁分離する工程を備えたことを特徴とし
ている。
【００２１】上記構成によれば、一般的な成膜技術,リ
ソグラフィ技術およびエッチング技術を用いて、半導体
基板表面に、後に半導体細線が成長される半導体突起部
が形成される。こうして、量子細線の位置制御が行われ
る。また、上記半導体突起部が形成された後、半導体基
板表面に第２絶縁膜が堆積されて上記半導体突起部が埋
め戻される。こうして、後に上記量子細線を用いた単電
子デバイスまたは量子効果デバイスの形成が容易に行え
るように、上記半導体表面の平坦性が向上される。ま
た、上記量子細線の下部が酸化されて上記量子細線と半
導体基板とが絶縁分離される。こうして、完全な電子の
閉じ込め領域が形成される。
ソグラフィ技術およびエッチング技術を用いて、半導体
基板表面に、後に半導体細線が成長される半導体突起部
が形成される。こうして、量子細線の位置制御が行われ
る。また、上記半導体突起部が形成された後、半導体基
板表面に第２絶縁膜が堆積されて上記半導体突起部が埋
め戻される。こうして、後に上記量子細線を用いた単電
子デバイスまたは量子効果デバイスの形成が容易に行え
るように、上記半導体表面の平坦性が向上される。ま
た、上記量子細線の下部が酸化されて上記量子細線と半
導体基板とが絶縁分離される。こうして、完全な電子の
閉じ込め領域が形成される。
【００２２】さらに、上記第２絶縁膜を異方性エッチン
グして形成された半導体露出部に上記量子細線がエピタ
キシャル成長される。こうして、結晶性に優れ、大きさ
が均一な量子細線が、再現性よく形成される。以上のご
とく、請求項１に係る発明においては、特殊な微細加工
技術を用いることなく、製造コストを低減し、高歩留ま
りで生産性の高い量産性に適した量子細線の製造方法が
実現される。
グして形成された半導体露出部に上記量子細線がエピタ
キシャル成長される。こうして、結晶性に優れ、大きさ
が均一な量子細線が、再現性よく形成される。以上のご
とく、請求項１に係る発明においては、特殊な微細加工
技術を用いることなく、製造コストを低減し、高歩留ま
りで生産性の高い量産性に適した量子細線の製造方法が
実現される。
【００２３】また、請求項２に係る発明の量子細線の製
造方法は、半導体基板表面上に第１絶縁膜を堆積させた
後,レジストパターニングを行い,上記第１絶縁膜に対し
て異方性エッチングを行ってエッチングマスクを形成す
る工程と、上記エッチングマスクを用いて上記半導体基
板に対して結晶面異方性エッチングを行い,上記半導体
基板の表面に,先端が鋭角な半導体凸部を形成する工程
と、上記エッチングマスクを除去した後,上記半導体基
板上に第２絶縁膜を堆積させて上記半導体凸部を埋め戻
し,上記第２絶縁膜の表面を平坦化する工程と、上記半
導体基板上における量子細線が形成される領域以外の領
域を覆うレジストパターンを形成し,上記レジストパタ
ーンをマスクとして上記第２絶縁膜を異方性エッチング
し,上記半導体凸部の頂を上記第２絶縁膜の表面に露出
させて半導体露出部を形成する工程と、上記レジストパ
ターンを除去した後,上記半導体露出部に量子細線をエ
ピタキシャル成長させる工程と、上記量子細線の下部を
酸化し,上記量子細線と半導体基板とを絶縁分離する工
程を備えたことを特徴としている。
造方法は、半導体基板表面上に第１絶縁膜を堆積させた
後,レジストパターニングを行い,上記第１絶縁膜に対し
て異方性エッチングを行ってエッチングマスクを形成す
る工程と、上記エッチングマスクを用いて上記半導体基
板に対して結晶面異方性エッチングを行い,上記半導体
基板の表面に,先端が鋭角な半導体凸部を形成する工程
と、上記エッチングマスクを除去した後,上記半導体基
板上に第２絶縁膜を堆積させて上記半導体凸部を埋め戻
し,上記第２絶縁膜の表面を平坦化する工程と、上記半
導体基板上における量子細線が形成される領域以外の領
域を覆うレジストパターンを形成し,上記レジストパタ
ーンをマスクとして上記第２絶縁膜を異方性エッチング
し,上記半導体凸部の頂を上記第２絶縁膜の表面に露出
させて半導体露出部を形成する工程と、上記レジストパ
ターンを除去した後,上記半導体露出部に量子細線をエ
ピタキシャル成長させる工程と、上記量子細線の下部を
酸化し,上記量子細線と半導体基板とを絶縁分離する工
程を備えたことを特徴としている。
【００２４】上記構成によれば、半導体基板に対して、
水酸化カリウム水溶液等の面方位の違いによるエッチン
グ速度差を利用した結晶面異方性エッチングが行われ
て、上記半導体基板の表面に半導体凸部が形成される。
こうして、比較的容易に半導体基板表面に突起部が形成
され、量子細線の位置制御が行われる。また、上記半導
体凸部が形成された後、半導体基板表面に第２絶縁膜が
堆積されて上記半導体凸部が埋め戻される。こうして、
後に上記量子細線を用いた単電子デバイスまたは量子効
果デバイスの形成が容易に行えるように、上記半導体表
面の平坦性が向上される。また、上記量子細線の下部が
酸化されて上記量子細線と半導体基板とが絶縁分離され
る。こうして、完全な電子の閉じ込め領域が形成され
る。
水酸化カリウム水溶液等の面方位の違いによるエッチン
グ速度差を利用した結晶面異方性エッチングが行われ
て、上記半導体基板の表面に半導体凸部が形成される。
こうして、比較的容易に半導体基板表面に突起部が形成
され、量子細線の位置制御が行われる。また、上記半導
体凸部が形成された後、半導体基板表面に第２絶縁膜が
堆積されて上記半導体凸部が埋め戻される。こうして、
後に上記量子細線を用いた単電子デバイスまたは量子効
果デバイスの形成が容易に行えるように、上記半導体表
面の平坦性が向上される。また、上記量子細線の下部が
酸化されて上記量子細線と半導体基板とが絶縁分離され
る。こうして、完全な電子の閉じ込め領域が形成され
る。
【００２５】さらに、上記第２絶縁膜を異方性エッチン
グして形成された半導体露出部に上記量子細線がエピタ
キシャル成長される。こうして、結晶性に優れ、大きさ
が均一な量子細線が、再現性よく形成される。以上のご
とく、請求項２に係る発明においては、特殊な微細加工
技術を用いることなく、製造コストを低減し、高歩留ま
りで生産性の高い量産性に適した量子細線の製造方法が
実現される。
グして形成された半導体露出部に上記量子細線がエピタ
キシャル成長される。こうして、結晶性に優れ、大きさ
が均一な量子細線が、再現性よく形成される。以上のご
とく、請求項２に係る発明においては、特殊な微細加工
技術を用いることなく、製造コストを低減し、高歩留ま
りで生産性の高い量産性に適した量子細線の製造方法が
実現される。
【００２６】また、請求項３に係る発明は、請求項１あ
るいは請求項２に係る発明の量子細線の製造方法におい
て、上記量子細線をエピタキシャル成長させる工程で
は、上記半導体露出部が形成された半導体基板を反応室
に導入して,上記反応室内が１０-6Ｔorr以下の高真空に
なるように排気した後、上記反応室内に原料ガスを流
し,その原料ガス分圧が１０-2Ｔorr以下の圧力下で,上
記量子細線の気相成長を行うようになっていることを特
徴としている。
るいは請求項２に係る発明の量子細線の製造方法におい
て、上記量子細線をエピタキシャル成長させる工程で
は、上記半導体露出部が形成された半導体基板を反応室
に導入して,上記反応室内が１０-6Ｔorr以下の高真空に
なるように排気した後、上記反応室内に原料ガスを流
し,その原料ガス分圧が１０-2Ｔorr以下の圧力下で,上
記量子細線の気相成長を行うようになっていることを特
徴としている。
【００２７】上記構成によれば、上記反応室内が一旦１
０-6Ｔorr以下の高真空になるように大気の成分や水分
等の不純物が排気されて、高清浄な雰囲気にしてエピタ
キシャル成長が促される。そして、エピタキシャル成長
に際しては、原料ガス分圧が１０-2Ｔorr以下の圧力下
に制御されることによって、絶縁性薄膜の全面で速やか
に膜成長が始まることが防止され、量子細線が上記半導
体露出部のみに選択気相成長される。こうして、一般的
な高真空ＣＶＤ装置を用いて、反応室内の真空度,原料
ガスの導入量,導入時間や基板温度等が制御されて、所
望の大きさの量子細線が均一に再現性よく形成される。
０-6Ｔorr以下の高真空になるように大気の成分や水分
等の不純物が排気されて、高清浄な雰囲気にしてエピタ
キシャル成長が促される。そして、エピタキシャル成長
に際しては、原料ガス分圧が１０-2Ｔorr以下の圧力下
に制御されることによって、絶縁性薄膜の全面で速やか
に膜成長が始まることが防止され、量子細線が上記半導
体露出部のみに選択気相成長される。こうして、一般的
な高真空ＣＶＤ装置を用いて、反応室内の真空度,原料
ガスの導入量,導入時間や基板温度等が制御されて、所
望の大きさの量子細線が均一に再現性よく形成される。
【００２８】また、請求項４に係る発明は、請求項３に
係る発明の量子細線の製造方法において、上記原料ガス
として、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2またはＳi
Ｃl4のうち何れか一つを用いて、上記量子細線としてシ
リコン細線を形成することを特徴としている。
係る発明の量子細線の製造方法において、上記原料ガス
として、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2またはＳi
Ｃl4のうち何れか一つを用いて、上記量子細線としてシ
リコン細線を形成することを特徴としている。
【００２９】上記構成によれば、上記反応ガスとしてＳ
iＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうち
の何れか一つを用いてシリコンからなる量子細線が形成
されて、上記量子細線の大きさの均一性や再現性がさら
によくなる。
iＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうち
の何れか一つを用いてシリコンからなる量子細線が形成
されて、上記量子細線の大きさの均一性や再現性がさら
によくなる。
【００３０】また、請求項５に係る発明は、請求項３に
係る発明の量子細線の製造方法において、上記原料ガス
としてＧeＨ4,Ｇe2Ｈ6あるいはＧeＦ4のうち何れか一つ
を用い、上記量子細線としてゲルマニウム細線を形成す
ることを特徴としている。
係る発明の量子細線の製造方法において、上記原料ガス
としてＧeＨ4,Ｇe2Ｈ6あるいはＧeＦ4のうち何れか一つ
を用い、上記量子細線としてゲルマニウム細線を形成す
ることを特徴としている。
【００３１】上記構成によれば、上記反応ガスとしてＧ
eＨ４,Ｇe２Ｈ６またはＧeＦ４のうちの何れか一つを用
いてゲルマニウムからなる量子細線が形成されて、量子
細線の大きさの均一性や再現性がさらによくなる。
eＨ４,Ｇe２Ｈ６またはＧeＦ４のうちの何れか一つを用
いてゲルマニウムからなる量子細線が形成されて、量子
細線の大きさの均一性や再現性がさらによくなる。
【００３２】また、請求項６に係る発明は、請求項３に
係る発明の量子細線の製造方法において、上記原料ガス
として、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2またはＳi
Ｃl4のうちの何れか一つと、ＧeＨ4,Ｇe2Ｈ6あるいはＧ
eＦ4のうち何れか一つとの混合ガスを用いて、上記量子
細線としてシリコンゲルマニウム細線を形成することを
特徴としている。
係る発明の量子細線の製造方法において、上記原料ガス
として、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2またはＳi
Ｃl4のうちの何れか一つと、ＧeＨ4,Ｇe2Ｈ6あるいはＧ
eＦ4のうち何れか一つとの混合ガスを用いて、上記量子
細線としてシリコンゲルマニウム細線を形成することを
特徴としている。
【００３３】上記構成によれば、上記反応ガスとしてＳ
iＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうち
の何れか一つと、ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの
何れか一つとの混合ガスを用いて、シリコンゲルマニウ
ムからなる量子細線が形成されて、量子細線の大きさの
均一性や再現性がさらによくなる。
iＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうち
の何れか一つと、ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの
何れか一つとの混合ガスを用いて、シリコンゲルマニウ
ムからなる量子細線が形成されて、量子細線の大きさの
均一性や再現性がさらによくなる。
【００３４】また、請求項７に係る発明は、請求項３に
係る発明の量子細線の製造方法において、有機アルミニ
ウムを用いて、上記量子細線としてアルミニウム細線を
形成することを特徴としている。
係る発明の量子細線の製造方法において、有機アルミニ
ウムを用いて、上記量子細線としてアルミニウム細線を
形成することを特徴としている。
【００３５】上記構成によれば、原料としてジメチル・
アルミニウム・ハイドライド(ＤＭＡＨ:(ＣＨ3)2ＡlＨ)
等の有機アルミニウムを用いて、アルミニウムからなる
量子細線が形成されて、細線の大きさの均一性や再現性
がさらによくなる。
アルミニウム・ハイドライド(ＤＭＡＨ:(ＣＨ3)2ＡlＨ)
等の有機アルミニウムを用いて、アルミニウムからなる
量子細線が形成されて、細線の大きさの均一性や再現性
がさらによくなる。
【００３６】また、請求項８に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間のチャネル領域と,上記チャネル領域
に流れるチャネル電流を制御するゲート領域と,上記ゲ
ート領域とチャネル領域との間に位置する浮遊ゲート領
域と,上記浮遊ゲート領域と上記ゲート領域との間の第
１絶縁膜と,上記チャネル領域と上記浮遊ゲート領域と
の間の第２絶縁膜を有する半導体素子において、上記浮
遊ゲート領域は、請求項１乃至請求項７の何れか一つに
係る発明の量子細線の製造方法によって形成された量子
細線で構成されていることを特徴としている。
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間のチャネル領域と,上記チャネル領域
に流れるチャネル電流を制御するゲート領域と,上記ゲ
ート領域とチャネル領域との間に位置する浮遊ゲート領
域と,上記浮遊ゲート領域と上記ゲート領域との間の第
１絶縁膜と,上記チャネル領域と上記浮遊ゲート領域と
の間の第２絶縁膜を有する半導体素子において、上記浮
遊ゲート領域は、請求項１乃至請求項７の何れか一つに
係る発明の量子細線の製造方法によって形成された量子
細線で構成されていることを特徴としている。
【００３７】上記構成によれば、上記量子細線がトラン
ジスタの浮遊ゲート領域として用いられることによって
蓄積電荷が少なくなり、上記浮遊ゲート領域に注入され
る電荷量が少なくなる。こうして、低消費電力であっ
て、且つ、高密度で大容量の不揮発性メモリが得られ
る。
ジスタの浮遊ゲート領域として用いられることによって
蓄積電荷が少なくなり、上記浮遊ゲート領域に注入され
る電荷量が少なくなる。こうして、低消費電力であっ
て、且つ、高密度で大容量の不揮発性メモリが得られ
る。
【００３８】また、請求項９に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間のチャネル領域と,上記チャネル領域
に流れるチャネル電流を制御するゲート領域と,上記チ
ャネル領域とゲート領域との間のゲート絶縁膜を有する
半導体素子において、上記チャネル領域は、請求項１乃
至請求項６の何れか一つに係る発明の量子細線の製造方
法によって形成された量子細線で構成されていることを
特徴としている。
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間のチャネル領域と,上記チャネル領域
に流れるチャネル電流を制御するゲート領域と,上記チ
ャネル領域とゲート領域との間のゲート絶縁膜を有する
半導体素子において、上記チャネル領域は、請求項１乃
至請求項６の何れか一つに係る発明の量子細線の製造方
法によって形成された量子細線で構成されていることを
特徴としている。
【００３９】上記構成によれば、上記量子細線によって
トランジスタのチャネル領域が構成されることによっ
て、上記チャネル領域が長手方向に対して直交する方向
に量子化されて１次元伝導を示すことになる。その結
果、超高速動作が可能になり、低コストで歩留まりがよ
く、且つ、生産性が高い量産に適したトランジスタが得
られる。
トランジスタのチャネル領域が構成されることによっ
て、上記チャネル領域が長手方向に対して直交する方向
に量子化されて１次元伝導を示すことになる。その結
果、超高速動作が可能になり、低コストで歩留まりがよ
く、且つ、生産性が高い量産に適したトランジスタが得
られる。
【００４０】また、請求項１０に係る発明の半導体素子
は、請求項１乃至請求項７の何れか一つに係る発明の量
子細線の製造方法によって形成された量子細線と、上記
量子細線を挟み込んで積層された第１絶縁膜および第２
絶縁膜と、上記第１絶縁膜上に形成された第１電極と、
上記第２絶縁膜上に形成された第２電極を備えて、上記
第１電極と第２電極との間に電圧を印加することによっ
て上記量子細線が発光することを特徴としている。
は、請求項１乃至請求項７の何れか一つに係る発明の量
子細線の製造方法によって形成された量子細線と、上記
量子細線を挟み込んで積層された第１絶縁膜および第２
絶縁膜と、上記第１絶縁膜上に形成された第１電極と、
上記第２絶縁膜上に形成された第２電極を備えて、上記
第１電極と第２電極との間に電圧を印加することによっ
て上記量子細線が発光することを特徴としている。
【００４１】上記構成によれば、上記量子細線を絶縁膜
で挟み、さらに電極で挟みこむことによる量子閉じ込め
効果によって、上記量子細線は直接遷移型のバンド構造
になっている。したがって、上記両電極間に電圧を印加
してトンネル電流を流し、上記量子細線に電子を注入す
ることによって、上記量子細線に電子の遷移が生じて発
光する。こうして、小さい注入電流でもシャープなスペ
クトルを有する高効率で高周波特性に優れた発光素子
が、低コストで歩留まりよく、且つ、生産性よく得られ
る。
で挟み、さらに電極で挟みこむことによる量子閉じ込め
効果によって、上記量子細線は直接遷移型のバンド構造
になっている。したがって、上記両電極間に電圧を印加
してトンネル電流を流し、上記量子細線に電子を注入す
ることによって、上記量子細線に電子の遷移が生じて発
光する。こうして、小さい注入電流でもシャープなスペ
クトルを有する高効率で高周波特性に優れた発光素子
が、低コストで歩留まりよく、且つ、生産性よく得られ
る。
【００４２】また、請求項１１に係る発明の半導体素子
は、請求項１乃至請求項６の何れか一つに係る発明の量
子細線の製造方法によって形成された量子細線と、上記
量子細線の一部に形成されたＮ型不純物領域と、上記量
子細線に上記Ｎ型不純物領域と接触して形成されたＰ型
不純物領域を備えて、上記Ｎ型不純物領域とＰ型不純物
領域との間に電圧を印加することによって上記量子細線
における両不純物領域の接合部分が発光することを特徴
とする半導体素子。
は、請求項１乃至請求項６の何れか一つに係る発明の量
子細線の製造方法によって形成された量子細線と、上記
量子細線の一部に形成されたＮ型不純物領域と、上記量
子細線に上記Ｎ型不純物領域と接触して形成されたＰ型
不純物領域を備えて、上記Ｎ型不純物領域とＰ型不純物
領域との間に電圧を印加することによって上記量子細線
における両不純物領域の接合部分が発光することを特徴
とする半導体素子。
【００４３】上記構成によれば、上記量子細線にはＮ型
不純物領域とＰ型不純物領域とでＰＮ接合が形成されて
おり、量子閉込め効果によって直接遷移型のバンド構造
になっている。したがって、上記Ｎ型不純物領域とＰ型
不純物領域とに電圧を印加することによって、ＰＮ接合
部分で電子と正孔との再結合が生じて発光する。こうし
て、小さい注入電流でもシャープなスペクトルを有する
高効率で高周波特性に優れた発光素子が、低コストで歩
留まりよく、且つ、生産性よく得られる。
不純物領域とＰ型不純物領域とでＰＮ接合が形成されて
おり、量子閉込め効果によって直接遷移型のバンド構造
になっている。したがって、上記Ｎ型不純物領域とＰ型
不純物領域とに電圧を印加することによって、ＰＮ接合
部分で電子と正孔との再結合が生じて発光する。こうし
て、小さい注入電流でもシャープなスペクトルを有する
高効率で高周波特性に優れた発光素子が、低コストで歩
留まりよく、且つ、生産性よく得られる。
【００４４】また、請求項１２に係る発明の半導体素子
は、請求項１乃至請求項７の何れか一つに係る発明の量
子細線の製造方法によって形成された量子細線を有する
半導体素子であって、上記量子細線における第１領域の
禁制帯幅は、上記第１領域の両隣に位置する二つの第２
領域の禁制帯幅に比べて小さくなっており、上記両第２
領域の間に電圧を印加することによって上記第１領域が
発光することを特徴としている。
は、請求項１乃至請求項７の何れか一つに係る発明の量
子細線の製造方法によって形成された量子細線を有する
半導体素子であって、上記量子細線における第１領域の
禁制帯幅は、上記第１領域の両隣に位置する二つの第２
領域の禁制帯幅に比べて小さくなっており、上記両第２
領域の間に電圧を印加することによって上記第１領域が
発光することを特徴としている。
【００４５】上記構成によれば、上記量子細線は、量子
閉込め効果により直接遷移型のバンド構造となってお
り、中央部の第１領域の禁制帯幅が両隣の第２領域の禁
制帯幅に比べて小さいことによって電子と正孔との再結
合の効率が高いダブルヘテロ構造になっている。そのた
めに、上記第１領域の両隣にある２つの第２領域に電圧
を印加することによって、上記第２領域で電子と正孔と
の再結合が生じて発光する。こうして、小さい注入電流
でもシャープなスペクトルを有する高効率で高周波特性
に優れた発光素子や光変換素子が、低コストで歩留まり
よく、且つ、生産性よく得られる。
閉込め効果により直接遷移型のバンド構造となってお
り、中央部の第１領域の禁制帯幅が両隣の第２領域の禁
制帯幅に比べて小さいことによって電子と正孔との再結
合の効率が高いダブルヘテロ構造になっている。そのた
めに、上記第１領域の両隣にある２つの第２領域に電圧
を印加することによって、上記第２領域で電子と正孔と
の再結合が生じて発光する。こうして、小さい注入電流
でもシャープなスペクトルを有する高効率で高周波特性
に優れた発光素子や光変換素子が、低コストで歩留まり
よく、且つ、生産性よく得られる。
【００４６】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 ＜第１実施の形態＞図１は、本実施の形態の量子細線の
製造方法における各工程での基板断面図である。図１に
おいて、先ず、図１(a)に示すように、シリコン基板３
１上に、酸化あるいはＣＶＤ(化学蒸着)法等によって、
膜厚０.１μm程度の上記第１絶縁膜としての第１酸化膜
３２を形成する。続いて、フォトリソグラフィによって
レジストパターン３３を形成する。そして、レジストパ
ターン３３をマスクとして、フッ酸等によって等方性エ
ッチングを行い、レジストパターン３３a下の第１酸化
膜３２に突起３４を形成する。
態により詳細に説明する。 ＜第１実施の形態＞図１は、本実施の形態の量子細線の
製造方法における各工程での基板断面図である。図１に
おいて、先ず、図１(a)に示すように、シリコン基板３
１上に、酸化あるいはＣＶＤ(化学蒸着)法等によって、
膜厚０.１μm程度の上記第１絶縁膜としての第１酸化膜
３２を形成する。続いて、フォトリソグラフィによって
レジストパターン３３を形成する。そして、レジストパ
ターン３３をマスクとして、フッ酸等によって等方性エ
ッチングを行い、レジストパターン３３a下の第１酸化
膜３２に突起３４を形成する。
【００４７】次に、上記レジストパターン３３を除去し
た後、第１酸化膜３２をマスクとして、ドライエッチン
グによる異方性エッチングによってシリコン基板３１を
エッチングする。その場合、シリコン基板３１と第１酸
化膜３２とのエッチングの選択比を１:１程度にする。
このような選択比とすることによって、図１(b)に示す
ように、シリコン基板３１の表面における突起３４の下
にＳi突起部３５が形成される。
た後、第１酸化膜３２をマスクとして、ドライエッチン
グによる異方性エッチングによってシリコン基板３１を
エッチングする。その場合、シリコン基板３１と第１酸
化膜３２とのエッチングの選択比を１:１程度にする。
このような選択比とすることによって、図１(b)に示す
ように、シリコン基板３１の表面における突起３４の下
にＳi突起部３５が形成される。
【００４８】次に、図１(c)に示すように、膜厚１μm程
度の上記第２絶縁膜としての第２酸化膜３６を形成して
Ｓi突起部３５間を埋め、続いて、ＣＭＰ(化学機械研
磨)法等によって表面を平坦化する。このＣＭＰ処理後
におけるシリコン基板３１の平坦面上の第２酸化膜３６
の膜厚は、平坦性を良くするためにできる限り薄くして
おく必要があり、例えば０.１μm以下程度とする。続い
て、量子細線形成領域のみを開口したレジストパターン
３７を形成し、このレジストパターン３７をマスクとし
て第２酸化膜３６を異方性エッチングし、Ｓi突起部３
５の頂部３５aを露出させる。
度の上記第２絶縁膜としての第２酸化膜３６を形成して
Ｓi突起部３５間を埋め、続いて、ＣＭＰ(化学機械研
磨)法等によって表面を平坦化する。このＣＭＰ処理後
におけるシリコン基板３１の平坦面上の第２酸化膜３６
の膜厚は、平坦性を良くするためにできる限り薄くして
おく必要があり、例えば０.１μm以下程度とする。続い
て、量子細線形成領域のみを開口したレジストパターン
３７を形成し、このレジストパターン３７をマスクとし
て第２酸化膜３６を異方性エッチングし、Ｓi突起部３
５の頂部３５aを露出させる。
【００４９】次に、基板全体を高真空ＣＶＤ装置と同等
の反応室内に設置する。そして、上記反応室内を１０-8
Ｔorr程度の真空になるまで排気した後に、基板温度を
５５０℃〜６００℃程度にして、シラン(ＳiＨ4)ガスあ
るいはジシラン(Ｓi2Ｈ6)ガスを供給し、そのガス分圧
が１０-2Ｔorr以下になるように制御することによっ
て、Ｓi基板３１が露出している部分(以下、Ｓi露出部
と言う)３５aにＳi細線３８をエピタキシャル成長させ
る。その場合、後に酸化によってＳi細線３８をＳi基板
３１と分離させる必要があるため、Ｓi露出部３５aの幅
より大きめに成長させる。ここで、上記エピタキシャル
成長に際しては、原料ガスの分圧が、１０-2Ｔorr以下
になるようにしている。したがって、絶縁性薄膜の全面
で速やかに膜成長が始まることが防止されて、Ｓi細線
３８がＳi露出部３５aのみに選択気相成長される。
の反応室内に設置する。そして、上記反応室内を１０-8
Ｔorr程度の真空になるまで排気した後に、基板温度を
５５０℃〜６００℃程度にして、シラン(ＳiＨ4)ガスあ
るいはジシラン(Ｓi2Ｈ6)ガスを供給し、そのガス分圧
が１０-2Ｔorr以下になるように制御することによっ
て、Ｓi基板３１が露出している部分(以下、Ｓi露出部
と言う)３５aにＳi細線３８をエピタキシャル成長させ
る。その場合、後に酸化によってＳi細線３８をＳi基板
３１と分離させる必要があるため、Ｓi露出部３５aの幅
より大きめに成長させる。ここで、上記エピタキシャル
成長に際しては、原料ガスの分圧が、１０-2Ｔorr以下
になるようにしている。したがって、絶縁性薄膜の全面
で速やかに膜成長が始まることが防止されて、Ｓi細線
３８がＳi露出部３５aのみに選択気相成長される。
【００５０】尚、上記Ｓi細線３８のエピタキシャル成
長に先立って、Ｓi露出部３５aのエッチングによるダメ
ージを取り除くために、Ｓi露出部３５aの表面に犠牲酸
化膜を形成し、適当な時間ウエットエッチングを行って
もよい。また、上記反応室内の真空排気は、１０-8Ｔor
rに限らず１０-6Ｔorr以下であれば差し支えない。
長に先立って、Ｓi露出部３５aのエッチングによるダメ
ージを取り除くために、Ｓi露出部３５aの表面に犠牲酸
化膜を形成し、適当な時間ウエットエッチングを行って
もよい。また、上記反応室内の真空排気は、１０-8Ｔor
rに限らず１０-6Ｔorr以下であれば差し支えない。
【００５１】最後に、図１(e)(図１(d)におけるＡ部拡
大図)に示すように、酸化を行って、Ｓi細線３８の下部
を第３酸化膜３９と成し、Ｓi細線３８とＳi基板３１と
を第３酸化膜３９で分離して、量子細線３８が形成され
るのである。
大図)に示すように、酸化を行って、Ｓi細線３８の下部
を第３酸化膜３９と成し、Ｓi細線３８とＳi基板３１と
を第３酸化膜３９で分離して、量子細線３８が形成され
るのである。
【００５２】上述のように、本実施の形態においては、
通常の成膜技術,フォトリソグラフィ技術及びエッチン
グ技術を駆使して、Ｓi基板３１上にＳi突起部３５を形
成した後、第２酸化膜３６を形成してＳi突起部３５間
を埋め、ＣＭＰ法等によって表面を平坦化する。そうし
た後、量子細線形成領域の第２酸化膜３６を異方性エッ
チングして、Ｓi突起部３５の頂部３５aを露出させる。
そして、Ｓi露出部３５aにＳi細線３８をエピタキシャ
ル成長させ、酸化によって形成された第３酸化膜３９に
よってＳi細線３８とＳi基板３１とを分離するようにし
ている。
通常の成膜技術,フォトリソグラフィ技術及びエッチン
グ技術を駆使して、Ｓi基板３１上にＳi突起部３５を形
成した後、第２酸化膜３６を形成してＳi突起部３５間
を埋め、ＣＭＰ法等によって表面を平坦化する。そうし
た後、量子細線形成領域の第２酸化膜３６を異方性エッ
チングして、Ｓi突起部３５の頂部３５aを露出させる。
そして、Ｓi露出部３５aにＳi細線３８をエピタキシャ
ル成長させ、酸化によって形成された第３酸化膜３９に
よってＳi細線３８とＳi基板３１とを分離するようにし
ている。
【００５３】したがって、本実施の形態によれば、ＳＯ
Ｉ等の特殊な基板ではなく従来から使用されているＳi
基板３１にＳi細線３８を形成できる。したがって、低
コストで量子細線を形成できる。また、表面にＳi突起
部３５が形成されたＳi基板３１上に第２酸化膜３６を
形成してＳi突起部３５間を埋めてＣＭＰによって表面
を平坦化するので、Ｓi細線３８の周囲を平坦にでき
る。したがって、後にＳi細線３８を用いて単電子デバ
イスや量子効果デバイスを形成する場合の配線等を容易
にできる。また、量子細線３８とＳi基板３１とを第３
酸化膜３９で分離するので、量子細線３８の底面側がＳ
i基板３１と接しておらず、完全に電子を閉じ込めるこ
とができる。
Ｉ等の特殊な基板ではなく従来から使用されているＳi
基板３１にＳi細線３８を形成できる。したがって、低
コストで量子細線を形成できる。また、表面にＳi突起
部３５が形成されたＳi基板３１上に第２酸化膜３６を
形成してＳi突起部３５間を埋めてＣＭＰによって表面
を平坦化するので、Ｓi細線３８の周囲を平坦にでき
る。したがって、後にＳi細線３８を用いて単電子デバ
イスや量子効果デバイスを形成する場合の配線等を容易
にできる。また、量子細線３８とＳi基板３１とを第３
酸化膜３９で分離するので、量子細線３８の底面側がＳ
i基板３１と接しておらず、完全に電子を閉じ込めるこ
とができる。
【００５４】さらに、上記Ｓi細線３８をＳi基板３１の
突起部３５に形成されたＳi露出部３５aにエピタキシャ
ル成長によって形成するので、Ｓi基板３１と同等の結
晶性を得ることができる。また、Ｓi露出部３５aは、一
般的な成膜技術,リソグラフィ技術およびエッチング技
術を用いて形成できる。したがって、特殊な微細加工技
術を用いることなく量子細線３８を形成できる。すなわ
ち、本実施の形態によれば、製造コストを低減できると
共に、高歩留まりで生産性の高い量産性に適した量子細
線の製造方法を実現できるのである。
突起部３５に形成されたＳi露出部３５aにエピタキシャ
ル成長によって形成するので、Ｓi基板３１と同等の結
晶性を得ることができる。また、Ｓi露出部３５aは、一
般的な成膜技術,リソグラフィ技術およびエッチング技
術を用いて形成できる。したがって、特殊な微細加工技
術を用いることなく量子細線３８を形成できる。すなわ
ち、本実施の形態によれば、製造コストを低減できると
共に、高歩留まりで生産性の高い量産性に適した量子細
線の製造方法を実現できるのである。
【００５５】＜第２実施の形態＞図２は、本実施の形態
の量子細線の製造方法における各工程での基板断面図で
ある。図２において、先ず、図２(a)に示すように、シ
リコン基板４１上に、酸化あるいはＣＶＤ法等によっ
て、膜厚０.１μm程度の上記第１絶縁膜としての第１酸
化膜４２を形成する。続いて、フォトリソグラフィによ
ってレジストパターン４３を形成し、このレジストパタ
ーン４３をマスクとして異方性エッチングを行って第１
酸化膜４２をパターニングする。
の量子細線の製造方法における各工程での基板断面図で
ある。図２において、先ず、図２(a)に示すように、シ
リコン基板４１上に、酸化あるいはＣＶＤ法等によっ
て、膜厚０.１μm程度の上記第１絶縁膜としての第１酸
化膜４２を形成する。続いて、フォトリソグラフィによ
ってレジストパターン４３を形成し、このレジストパタ
ーン４３をマスクとして異方性エッチングを行って第１
酸化膜４２をパターニングする。
【００５６】次に、図２(b)に示すように、上記レジス
トパターン４３を除去した後、第１酸化膜４２をマスク
として結晶面異方性エッチングを行い、シリコン基板４
１をエッチングして三角状の縦断面を有するＳi凸部４
４を形成する。上記結晶面異方性エッチングとは以下の
ようなエッチングである。すなわち、例えばエッチング
液として水酸化カリウム(ＫＯＨ)の水溶液を用いた場
合、(１１１)面のエッチング速度は(１００)面のエッチ
ング速度に比べて格段に遅いために、(１１１)面が露出
する形状でエッチングが進行するものである。上記エッ
チング液として、上記水酸化カリウムの他に、水酸化ナ
トリウム液、ヒドラジン液、エチレンジアミンとバイカ
テコールとの混合液、硝酸銅を添加した弗化アンモニウ
ム等、結晶面によって異方性エッチングが可能なもので
あれば同様の効果が得られる。尚、シリコン基板４１を
エッチングする場合のマスク材料として酸化膜４２を使
用しているが、シリコン窒化膜等のシリコンをエッチン
グする場合にエッチングを防止できるものであれば、ど
のような材料であっても差し支えない。
トパターン４３を除去した後、第１酸化膜４２をマスク
として結晶面異方性エッチングを行い、シリコン基板４
１をエッチングして三角状の縦断面を有するＳi凸部４
４を形成する。上記結晶面異方性エッチングとは以下の
ようなエッチングである。すなわち、例えばエッチング
液として水酸化カリウム(ＫＯＨ)の水溶液を用いた場
合、(１１１)面のエッチング速度は(１００)面のエッチ
ング速度に比べて格段に遅いために、(１１１)面が露出
する形状でエッチングが進行するものである。上記エッ
チング液として、上記水酸化カリウムの他に、水酸化ナ
トリウム液、ヒドラジン液、エチレンジアミンとバイカ
テコールとの混合液、硝酸銅を添加した弗化アンモニウ
ム等、結晶面によって異方性エッチングが可能なもので
あれば同様の効果が得られる。尚、シリコン基板４１を
エッチングする場合のマスク材料として酸化膜４２を使
用しているが、シリコン窒化膜等のシリコンをエッチン
グする場合にエッチングを防止できるものであれば、ど
のような材料であっても差し支えない。
【００５７】次に、図２(c)に示すように、上記第１酸
化膜４２を除去した後、膜厚１μm程度の上記第２絶縁
膜としての第２酸化膜４５を形成してＳi凸部４４間を
埋め、ＣＭＰ法等によって表面を平坦化する。このＣＭ
Ｐ処理後におけるシリコン基板４１の平坦面上の第２酸
化膜４５の膜厚は、平坦性を良くするために、できる限
り薄くしておく必要がある。例えば０.１μm以下程度と
する。続いて、量子細線形成領域のみを開口したレジス
トパターン４６を形成し、このレジストパターン４６を
マスクとして第２酸化膜４５を異方性エッチングして、
Ｓi凸部４４の頂部４４aを露出させる。
化膜４２を除去した後、膜厚１μm程度の上記第２絶縁
膜としての第２酸化膜４５を形成してＳi凸部４４間を
埋め、ＣＭＰ法等によって表面を平坦化する。このＣＭ
Ｐ処理後におけるシリコン基板４１の平坦面上の第２酸
化膜４５の膜厚は、平坦性を良くするために、できる限
り薄くしておく必要がある。例えば０.１μm以下程度と
する。続いて、量子細線形成領域のみを開口したレジス
トパターン４６を形成し、このレジストパターン４６を
マスクとして第２酸化膜４５を異方性エッチングして、
Ｓi凸部４４の頂部４４aを露出させる。
【００５８】次に、基板全体を高真空ＣＶＤ装置と同等
の反応室内に設置する。そして、上記反応室内を１０-8
Ｔorr程度の真空になるまで排気した後に、基板温度を
５５０℃〜６００℃程度にして、シラン(ＳiＨ4)ガスあ
るいはジシラン(Ｓi2Ｈ6)ガスを供給し、そのガス分圧
が１０-2Ｔorr以下になるように制御することによっ
て、図２(d)に示すように、Ｓi基板４１が露出している
部分(以下、Ｓi露出部と言う)４４aにＳi細線４７をエ
ピタキシャル成長させる。その場合、後に酸化によって
Ｓi細線４７をＳi基板４１と分離させる必要があるた
め、Ｓi細線４７をＳi露出部４４aの幅より大きめに成
長させる。ここで、上記エピタキシャル成長に際して
は、原料ガス分圧が１０-2Ｔorr以下になるようにして
いる。したがって、絶縁性薄膜の全面で速やかに膜成長
が始まることが防止されて、Ｓi細線４７がＳi露出部４
４aのみに選択気相成長される。
の反応室内に設置する。そして、上記反応室内を１０-8
Ｔorr程度の真空になるまで排気した後に、基板温度を
５５０℃〜６００℃程度にして、シラン(ＳiＨ4)ガスあ
るいはジシラン(Ｓi2Ｈ6)ガスを供給し、そのガス分圧
が１０-2Ｔorr以下になるように制御することによっ
て、図２(d)に示すように、Ｓi基板４１が露出している
部分(以下、Ｓi露出部と言う)４４aにＳi細線４７をエ
ピタキシャル成長させる。その場合、後に酸化によって
Ｓi細線４７をＳi基板４１と分離させる必要があるた
め、Ｓi細線４７をＳi露出部４４aの幅より大きめに成
長させる。ここで、上記エピタキシャル成長に際して
は、原料ガス分圧が１０-2Ｔorr以下になるようにして
いる。したがって、絶縁性薄膜の全面で速やかに膜成長
が始まることが防止されて、Ｓi細線４７がＳi露出部４
４aのみに選択気相成長される。
【００５９】尚、上記Ｓi細線４７のエピタキシャル成
長に先立って、Ｓi露出部４４aのエッチングによるダメ
ージを取り除くために、Ｓi露出部４４aの表面に犠牲酸
化膜を形成し、適当な時間ウエットエッチングを行って
もよい。また、上記反応室内の真空排気は、１０-8Ｔor
rに限らず１０-6Ｔorr以下であれば差し支えない。
長に先立って、Ｓi露出部４４aのエッチングによるダメ
ージを取り除くために、Ｓi露出部４４aの表面に犠牲酸
化膜を形成し、適当な時間ウエットエッチングを行って
もよい。また、上記反応室内の真空排気は、１０-8Ｔor
rに限らず１０-6Ｔorr以下であれば差し支えない。
【００６０】最後に、図２(e)(図２(d)におけるＢ部拡
大図)に示すように、酸化を行って、Ｓi細線４７の下部
を第３酸化膜４８と成し、Ｓi細線４７とＳi基板４１と
を第３酸化膜４８で分離して、量子細線４７が形成され
るのである。
大図)に示すように、酸化を行って、Ｓi細線４７の下部
を第３酸化膜４８と成し、Ｓi細線４７とＳi基板４１と
を第３酸化膜４８で分離して、量子細線４７が形成され
るのである。
【００６１】上述のように、本実施の形態においては、
通常の成膜技術,フォトリソグラフィ技術およびエッチ
ング技術を駆使して、Ｓi基板４１の表面に(１１１)面
が露出した三角状の縦断面を有するＳi凸部４４を形成
した後、第２酸化膜４５を形成してＳi凸部４４間を埋
め、ＣＭＰ法等によって表面を平坦化する。そうした
後、量子細線形成領域の第２酸化膜４５を異方性エッチ
ングし、Ｓi凸部４４の頂部を露出させてＳi露出部４４
aとなす。そして、Ｓi露出部４４aにＳi細線４７をエピ
タキシャル成長させ、酸化によって形成された第３酸化
膜４８によってＳi細線４７とＳi基板４１とを分離する
ようにしている。
通常の成膜技術,フォトリソグラフィ技術およびエッチ
ング技術を駆使して、Ｓi基板４１の表面に(１１１)面
が露出した三角状の縦断面を有するＳi凸部４４を形成
した後、第２酸化膜４５を形成してＳi凸部４４間を埋
め、ＣＭＰ法等によって表面を平坦化する。そうした
後、量子細線形成領域の第２酸化膜４５を異方性エッチ
ングし、Ｓi凸部４４の頂部を露出させてＳi露出部４４
aとなす。そして、Ｓi露出部４４aにＳi細線４７をエピ
タキシャル成長させ、酸化によって形成された第３酸化
膜４８によってＳi細線４７とＳi基板４１とを分離する
ようにしている。
【００６２】したがって、本実施の形態によれば、ＳＯ
Ｉ等の特殊な基板ではなく従来から使用されているＳi
基板４１にＳi細線４７を形成できる。したがって、低
コストで量子細線を形成できる。また、表面にＳi凸部
４４が形成されたＳi基板４１上に第２酸化膜４５を形
成してＳi凸部４４間を埋めてＣＭＰによって表面を平
坦化するので、Ｓi細線４７の周囲を平坦にできる。し
たがって、後にＳi細線４７を用いて単電子デバイスや
量子効果デバイスを形成する場合の配線等を容易にでき
る。また、Ｓi細線４７とＳi基板４１とを第３酸化膜４
８で分離するので、量子細線４７の底面側がＳi基板４
１と接しておらず、完全に電子を閉じ込めることができ
る。
Ｉ等の特殊な基板ではなく従来から使用されているＳi
基板４１にＳi細線４７を形成できる。したがって、低
コストで量子細線を形成できる。また、表面にＳi凸部
４４が形成されたＳi基板４１上に第２酸化膜４５を形
成してＳi凸部４４間を埋めてＣＭＰによって表面を平
坦化するので、Ｓi細線４７の周囲を平坦にできる。し
たがって、後にＳi細線４７を用いて単電子デバイスや
量子効果デバイスを形成する場合の配線等を容易にでき
る。また、Ｓi細線４７とＳi基板４１とを第３酸化膜４
８で分離するので、量子細線４７の底面側がＳi基板４
１と接しておらず、完全に電子を閉じ込めることができ
る。
【００６３】さらに、上記Ｓi細線４７をＳi基板４１の
Ｓi凸部４４に形成されたＳi露出部４４aにエピタキシ
ャル成長によって形成するので、Ｓi基板４１と同等の
結晶性が得られる。また、Ｓi露出部４４aは、一般的な
成膜技術,リソグラフィ技術およびエッチング技術を用
いて形成できる。したがって、特殊な微細加工技術を用
いることなく量子細線４７を形成できる。すなわち、本
実施の形態によれば、製造コストを低減できると共に、
高歩留まりで生産性の高い量産性に適した量子細線の製
造方法を実現できるのである。
Ｓi凸部４４に形成されたＳi露出部４４aにエピタキシ
ャル成長によって形成するので、Ｓi基板４１と同等の
結晶性が得られる。また、Ｓi露出部４４aは、一般的な
成膜技術,リソグラフィ技術およびエッチング技術を用
いて形成できる。したがって、特殊な微細加工技術を用
いることなく量子細線４７を形成できる。すなわち、本
実施の形態によれば、製造コストを低減できると共に、
高歩留まりで生産性の高い量産性に適した量子細線の製
造方法を実現できるのである。
【００６４】＜第３実施の形態＞本実施の形態は、上記
第１実施の形態あるいは第２実施の形態によって形成さ
れた量子細線を用いた半導体素子に関する。図３(a)
は、上記半導体素子としての不揮発性メモリ(フラッシ
ュＥＥＰＲＯＭ(電気的消去書き込み可能ランダム・アク
セス・メモリ)等)の平面図である。また、図３(b)は、図
３(a)におけるＣ−Ｃ矢視断面図である。
第１実施の形態あるいは第２実施の形態によって形成さ
れた量子細線を用いた半導体素子に関する。図３(a)
は、上記半導体素子としての不揮発性メモリ(フラッシ
ュＥＥＰＲＯＭ(電気的消去書き込み可能ランダム・アク
セス・メモリ)等)の平面図である。また、図３(b)は、図
３(a)におけるＣ−Ｃ矢視断面図である。
【００６５】図３(a)および図３(b)に示すように、本不
揮発性メモリは、シリコン基板５１に素子分離領域５２
で囲まれた長方形状の領域５３を形成する。そして、領
域５３の略中央に、領域５３の長手方向に対して略直角
方向に、上記第１実施の形態あるいは第２実施の形態
(図３は第１実施の形態)によって、ナノメータサイズの
量子細線５５を形成する。そして、シリコン基板５１上
に形成された上記第２,第３酸化膜(図１(e)参照)をトン
ネル酸化膜５４とする一方、量子細線５５を浮遊ゲート
領域とする。その後、トンネル酸化膜５４上および量子
細線５５上に膜厚１０nmのコントロールゲート絶縁膜５
６をＣＶＤ法によって形成する。次に、上記コントロー
ルゲート絶縁膜５６上にゲート電極５７を形成した後、
ゲート電極５７をマスクとして不純物をイオン注入して
ソース領域５８およびドレイン領域５９を形成する。ま
た、ソース領域５８とドレイン領域５９との間にチャネ
ル領域６０が形成される。こうして、チャネル領域６０
とゲート電極５７との間の浮遊ゲート領域を量子細線５
５で構成した不揮発性メモリを構成するのである。
揮発性メモリは、シリコン基板５１に素子分離領域５２
で囲まれた長方形状の領域５３を形成する。そして、領
域５３の略中央に、領域５３の長手方向に対して略直角
方向に、上記第１実施の形態あるいは第２実施の形態
(図３は第１実施の形態)によって、ナノメータサイズの
量子細線５５を形成する。そして、シリコン基板５１上
に形成された上記第２,第３酸化膜(図１(e)参照)をトン
ネル酸化膜５４とする一方、量子細線５５を浮遊ゲート
領域とする。その後、トンネル酸化膜５４上および量子
細線５５上に膜厚１０nmのコントロールゲート絶縁膜５
６をＣＶＤ法によって形成する。次に、上記コントロー
ルゲート絶縁膜５６上にゲート電極５７を形成した後、
ゲート電極５７をマスクとして不純物をイオン注入して
ソース領域５８およびドレイン領域５９を形成する。ま
た、ソース領域５８とドレイン領域５９との間にチャネ
ル領域６０が形成される。こうして、チャネル領域６０
とゲート電極５７との間の浮遊ゲート領域を量子細線５
５で構成した不揮発性メモリを構成するのである。
【００６６】図３(c)は、図３(a)におけるＤ−Ｄ矢視断
面図である。本実施の形態においては、図３(a)に示す
ソース領域５８およびドレイン領域５９に対して略直角
に交差するように、量子細線５５を配置している。した
がって、量子細線５５を上記浮遊ゲート領域として用い
ることによって、浮遊ゲート領域の蓄積電荷を減らすこ
とができる。したがって、消費電力が極めて少ない、超
高密度で大容量の不揮発性メモリを実現することができ
るのである。
面図である。本実施の形態においては、図３(a)に示す
ソース領域５８およびドレイン領域５９に対して略直角
に交差するように、量子細線５５を配置している。した
がって、量子細線５５を上記浮遊ゲート領域として用い
ることによって、浮遊ゲート領域の蓄積電荷を減らすこ
とができる。したがって、消費電力が極めて少ない、超
高密度で大容量の不揮発性メモリを実現することができ
るのである。
【００６７】すなわち、本実施の形態によれば、一般的
な成膜技術,リソグラフィ技術およびエッチング技術を
用いてＳi量子細線５５を形成できるため、低コストで
歩留まりが良く、且つ、生産性の高い、量産に適した不
揮発性メモリを実現することができるのである。尚、上
記量子細線５５は、シリコンに限らず、他の半導体材料
や金属材料であっても差し支えない。
な成膜技術,リソグラフィ技術およびエッチング技術を
用いてＳi量子細線５５を形成できるため、低コストで
歩留まりが良く、且つ、生産性の高い、量産に適した不
揮発性メモリを実現することができるのである。尚、上
記量子細線５５は、シリコンに限らず、他の半導体材料
や金属材料であっても差し支えない。
【００６８】＜第４実施の形態＞図４(a)は、上記半導
体素子としてのＭＯＳＦＥＴの平面図である。また、図
４(b)は図４(a)におけるＥ−Ｅ矢視断面図であり、図４
(c)は図４(a)におけるＦ−Ｆ矢視断面図である。
体素子としてのＭＯＳＦＥＴの平面図である。また、図
４(b)は図４(a)におけるＥ−Ｅ矢視断面図であり、図４
(c)は図４(a)におけるＦ−Ｆ矢視断面図である。
【００６９】図４(a)乃至図４(c)に示すように、本ＭＯ
ＳＦＥＴにおいては、シリコン基板６１上に、第１実施
の形態あるいは第２実施の形態(図４は第１実施の形態)
によって絶縁層(上記第２,第３酸化膜)６２と量子細線
６３とを形成する。その後、絶縁層６２および量子細線
６３上に膜厚３０nmのゲート絶縁膜６４をＣＶＤ法によ
って形成する。そして、ゲート絶縁膜６４上にゲート電
極６５を形成した後、そのゲート電極６５をマスクとし
て不純物イオンを注入して、量子細線６３中にソース領
域６６およびドレイン領域６７を形成する。その場合、
量子細線６３におけるソース領域６６とドレイン領域６
７との間がチャネル領域６８となる。
ＳＦＥＴにおいては、シリコン基板６１上に、第１実施
の形態あるいは第２実施の形態(図４は第１実施の形態)
によって絶縁層(上記第２,第３酸化膜)６２と量子細線
６３とを形成する。その後、絶縁層６２および量子細線
６３上に膜厚３０nmのゲート絶縁膜６４をＣＶＤ法によ
って形成する。そして、ゲート絶縁膜６４上にゲート電
極６５を形成した後、そのゲート電極６５をマスクとし
て不純物イオンを注入して、量子細線６３中にソース領
域６６およびドレイン領域６７を形成する。その場合、
量子細線６３におけるソース領域６６とドレイン領域６
７との間がチャネル領域６８となる。
【００７０】上記構成において、上記量子細線６３の幅
を、一般的な成膜技術,リソグラフィ技術及びエッチン
グ技術を用いて、１０nm以下に形成することが可能であ
る。したがって、チャネル領域６８を量子細線６３の幅
方向に量子化させて１次元伝導を示すようにできる。す
なわち、本実施の形態によれば、低コストで歩留まりが
良く、生産性の高い量産に適した超高速のＭＯＳＦＥＴ
を得ることができるのである。
を、一般的な成膜技術,リソグラフィ技術及びエッチン
グ技術を用いて、１０nm以下に形成することが可能であ
る。したがって、チャネル領域６８を量子細線６３の幅
方向に量子化させて１次元伝導を示すようにできる。す
なわち、本実施の形態によれば、低コストで歩留まりが
良く、生産性の高い量産に適した超高速のＭＯＳＦＥＴ
を得ることができるのである。
【００７１】＜第５実施の形態＞図５は、上記半導体素
子としての発光素子の断面を示す。図５に示す発光素子
においては、シリコン基板７１上に、上記第１実施の形
態あるいは第２実施の形態(図５は第１実施の形態)を用
いて、絶縁層(上記第２,第３酸化膜)７２と直径１０nm
以下の複数の量子細線７３とを形成する。そして、絶縁
層７２上および量子細線７３上に膜厚３０nmのゲート絶
縁膜７４をＣＶＤ法によって形成し、さらにゲート絶縁
膜７４上にＩＴＯ(インジュウム錫酸化物)等で透明なゲ
ート電極７５を形成する。
子としての発光素子の断面を示す。図５に示す発光素子
においては、シリコン基板７１上に、上記第１実施の形
態あるいは第２実施の形態(図５は第１実施の形態)を用
いて、絶縁層(上記第２,第３酸化膜)７２と直径１０nm
以下の複数の量子細線７３とを形成する。そして、絶縁
層７２上および量子細線７３上に膜厚３０nmのゲート絶
縁膜７４をＣＶＤ法によって形成し、さらにゲート絶縁
膜７４上にＩＴＯ(インジュウム錫酸化物)等で透明なゲ
ート電極７５を形成する。
【００７２】上記構成において、上記量子細線７３の直
径は１０nm以下であるから、量子閉込め効果によって直
接遷移型のバンド構造をとる。そして、ゲート電極７５
とシリコン基板７１との間に電圧を印加することによっ
て絶縁膜７２とゲート絶縁膜７４との間にトンネル電流
が流れ、そのトンネル電流によって量子細線７３に電子
が注入されて、量子細線７３に電子の遷移が生じて発光
する。すなわち、本実施の形態によれば、小さい注入電
流でもシャープなスペクトルを有する高効率で高周波特
性に優れた発光素子が得られるのである。
径は１０nm以下であるから、量子閉込め効果によって直
接遷移型のバンド構造をとる。そして、ゲート電極７５
とシリコン基板７１との間に電圧を印加することによっ
て絶縁膜７２とゲート絶縁膜７４との間にトンネル電流
が流れ、そのトンネル電流によって量子細線７３に電子
が注入されて、量子細線７３に電子の遷移が生じて発光
する。すなわち、本実施の形態によれば、小さい注入電
流でもシャープなスペクトルを有する高効率で高周波特
性に優れた発光素子が得られるのである。
【００７３】その場合、上記量子細線７３は、一般的な
成膜技術,リソグラフィ技術およびエッチング技術を用
いてシリコンで形成される。したがって、低コストで歩
留まりが良くかつ生産性の高い量産に適した発光素子を
実現することができる。
成膜技術,リソグラフィ技術およびエッチング技術を用
いてシリコンで形成される。したがって、低コストで歩
留まりが良くかつ生産性の高い量産に適した発光素子を
実現することができる。
【００７４】＜第６実施の形態＞図６(a)は、上記半導
体素子としての発光素子の断面を示す。図６(a)に示す
発光素子においては、シリコン基板８１上に、上記第１
実施の形態あるいは第２実施の形態(図５は第１実施の
形態)によって、絶縁層(上記第２,第３酸化膜)８２と直
径数十nm以下の複数の量子細線８３とを形成する。そし
て、絶縁層８２上および量子細線８３上に膜厚３０nmの
絶縁膜８４をＣＶＤ法により形成する。さらに、フォト
レジストマスク(図示せず)を用いて、量子細線８３の一
部にＮ型の不純物をイオン注入してＮ型不純物領域８５
を形成する。同様に、同じ量子細線８３におけるＮ型不
純物領域８５以外の領域にＰ型の不純物イオンを注入し
て、Ｐ型不純物領域８６を形成する。
体素子としての発光素子の断面を示す。図６(a)に示す
発光素子においては、シリコン基板８１上に、上記第１
実施の形態あるいは第２実施の形態(図５は第１実施の
形態)によって、絶縁層(上記第２,第３酸化膜)８２と直
径数十nm以下の複数の量子細線８３とを形成する。そし
て、絶縁層８２上および量子細線８３上に膜厚３０nmの
絶縁膜８４をＣＶＤ法により形成する。さらに、フォト
レジストマスク(図示せず)を用いて、量子細線８３の一
部にＮ型の不純物をイオン注入してＮ型不純物領域８５
を形成する。同様に、同じ量子細線８３におけるＮ型不
純物領域８５以外の領域にＰ型の不純物イオンを注入し
て、Ｐ型不純物領域８６を形成する。
【００７５】上記構成において、上記量子細線８３の直
径は数十nm以下であるから量子閉込め効果によって直接
遷移型のバンド構造となっており、Ｎ型不純物領域８５
とＰ型不純物領域８６の境界領域にはＰＮ接合が形成さ
れる。したがって、図６(b)に示すようなＰＮ接合のバ
ンド構造が形成され、Ｎ型不純物領域８５とＰ型不純物
領域８６との間に電圧を印加することによって、ＰＮ接
合部分で矢印(Ｇ)で示すように電子９０と正孔９１との
再結合が生じて光８７が放射されることなる。尚、図６
(b)中、８８は導電帯であり、８９は価電子帯である。
径は数十nm以下であるから量子閉込め効果によって直接
遷移型のバンド構造となっており、Ｎ型不純物領域８５
とＰ型不純物領域８６の境界領域にはＰＮ接合が形成さ
れる。したがって、図６(b)に示すようなＰＮ接合のバ
ンド構造が形成され、Ｎ型不純物領域８５とＰ型不純物
領域８６との間に電圧を印加することによって、ＰＮ接
合部分で矢印(Ｇ)で示すように電子９０と正孔９１との
再結合が生じて光８７が放射されることなる。尚、図６
(b)中、８８は導電帯であり、８９は価電子帯である。
【００７６】その場合、上記量子細線８３は、一般的な
成膜技術,リソグラフィ技術およびエッチング技術を用
いてシリコンで形成される。したがって、低コストで歩
留まりが良くかつ生産性の高い量産に適した発光素子を
実現することができる。
成膜技術,リソグラフィ技術およびエッチング技術を用
いてシリコンで形成される。したがって、低コストで歩
留まりが良くかつ生産性の高い量産に適した発光素子を
実現することができる。
【００７７】＜第７実施の形態＞図７は、上記半導体素
子としての発光素子の作成手順を示す平面図である。図
７において、先ず、図７(a)に示すように、シリコン基
板１０１上に、上記第１実施の形態あるいは第２実施の
形態に記載された工程によって、図１(c)あるいは図２
(c)に示す如く上記第２酸化膜からＳi基板１０１を露出
させるＳi露出部１０２を形成する。その場合、Ｓi基板
１０１表面におけるＳi露出部１０２以外の部分は絶縁
層(上記第２酸化膜)で覆われている。そして、Ｓi露出
部１０２の一部を第１窒化膜１０３で覆う。
子としての発光素子の作成手順を示す平面図である。図
７において、先ず、図７(a)に示すように、シリコン基
板１０１上に、上記第１実施の形態あるいは第２実施の
形態に記載された工程によって、図１(c)あるいは図２
(c)に示す如く上記第２酸化膜からＳi基板１０１を露出
させるＳi露出部１０２を形成する。その場合、Ｓi基板
１０１表面におけるＳi露出部１０２以外の部分は絶縁
層(上記第２酸化膜)で覆われている。そして、Ｓi露出
部１０２の一部を第１窒化膜１０３で覆う。
【００７８】次に、図７(b)に示すように、上記第１実
施の形態または第２実施の形態に記載された量子細線成
長工程によって、第１窒化膜１０３で覆われていないＳ
i露出部１０２の部分にＳi細線１０４を成長させる。次
に、図７(c)に示すように、第１窒化膜１０３を除去し
て第１窒化膜１０３によって覆われていたＳi露出部１
０２の部分を露出させる一方、Ｓi細線１０４部分を覆
うように第２窒化膜１０５を形成する。
施の形態または第２実施の形態に記載された量子細線成
長工程によって、第１窒化膜１０３で覆われていないＳ
i露出部１０２の部分にＳi細線１０４を成長させる。次
に、図７(c)に示すように、第１窒化膜１０３を除去し
て第１窒化膜１０３によって覆われていたＳi露出部１
０２の部分を露出させる一方、Ｓi細線１０４部分を覆
うように第２窒化膜１０５を形成する。
【００７９】次に、図７(d)に示すように、上記第１実
施の形態あるいは第２実施の形態に記載された量子細線
成長工程によって、原料ガスにモノシラン(ＳiＨ４)お
よびモノゲルマン(ＧeＨ４)を用いて、第２窒化膜１０
５で覆われていないＳi露出部１０２の部分にＳiＧe細
線１０６を成長させる。次に、図７(e)に示すように、
第２窒化膜１０５を除去した後、ＳiＧe細線１０６と、
ＳiＧe細線１０６の図中左側に在るＳi細線１０４aと、
ＳiＧe細線１０６の図中右側に在るＳi細線１０４bの夫
々に、適当なイオンが注入される。こうして本発光素子
が得られる。
施の形態あるいは第２実施の形態に記載された量子細線
成長工程によって、原料ガスにモノシラン(ＳiＨ４)お
よびモノゲルマン(ＧeＨ４)を用いて、第２窒化膜１０
５で覆われていないＳi露出部１０２の部分にＳiＧe細
線１０６を成長させる。次に、図７(e)に示すように、
第２窒化膜１０５を除去した後、ＳiＧe細線１０６と、
ＳiＧe細線１０６の図中左側に在るＳi細線１０４aと、
ＳiＧe細線１０６の図中右側に在るＳi細線１０４bの夫
々に、適当なイオンが注入される。こうして本発光素子
が得られる。
【００８０】図８に、上記構成の発光素子のバンド構造
を示す。 上記ＳiＧeはＳiに比べてバンドギヤップが小
さいためにダブルヘテロ構造をとり、電子１１３と正孔
１１４がＳiＧe細線１０６に集中する。したがって、矢
印(Ｈ)で示す電子１１３と正孔１１４の再結合が効率よ
く行われて、光１１５が放射されることなる。尚、図８
中、１１１は導電帯であり、１１２は価電子帯である。
を示す。 上記ＳiＧeはＳiに比べてバンドギヤップが小
さいためにダブルヘテロ構造をとり、電子１１３と正孔
１１４がＳiＧe細線１０６に集中する。したがって、矢
印(Ｈ)で示す電子１１３と正孔１１４の再結合が効率よ
く行われて、光１１５が放射されることなる。尚、図８
中、１１１は導電帯であり、１１２は価電子帯である。
【００８１】その場合、上記Ｓi細線１０４およびＳiＧ
e量子細線１０６は、一般的な成膜技術,リソグラフィ技
術およびエッチング技術を用いてＳiまたはＳiＧeで形
成される。したがって、低コストで歩留まりが良くかつ
生産性の高い量産に適した高効率の発光素子を実現する
ことができる。
e量子細線１０６は、一般的な成膜技術,リソグラフィ技
術およびエッチング技術を用いてＳiまたはＳiＧeで形
成される。したがって、低コストで歩留まりが良くかつ
生産性の高い量産に適した高効率の発光素子を実現する
ことができる。
【００８２】尚、上記第１実施の形態乃至第７実施の形
態においては、上記半導体基板としてＳi基板を用いた
が、これに限らずＳi以外の半導体基板でもよい。ま
た、上記量子細線をシリコンで形成する場合に原料ガス
としてジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(Ｓi
Ｈ4),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃ
l2)またはテトラクロロシラン(ＳiＣl4)のうち何れか一
つを用いてもよい。また、上記量子細線をゲルマニウム
で形成する場合には、原料ガスとして、モノゲルマン
(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)あるいは四フツ化ゲルマ
ニウム(ＧeＦ4)のうち何れか一つを用いればよい。ま
た、量子細線をシリコンゲルマニウムで形成する場合に
は、上記原料ガスとして、モノシラン(ＳiＨ4),ジシラ
ン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロルシラン(Ｓi
Ｈ2Ｃl2)あるいはテトラクロロシラン(ＳiＣl4)のうち
の何れか一つと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇ
e2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)のうち何
れか一つとの混合ガスを用いればよい。また、上記量子
細線をアルミニウムで形成する場合には、原料として、
ＤＭＡＨ((ＣＨ3)2ＡlＨ)等の有機アルミニウムを用い
ればよい。
態においては、上記半導体基板としてＳi基板を用いた
が、これに限らずＳi以外の半導体基板でもよい。ま
た、上記量子細線をシリコンで形成する場合に原料ガス
としてジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(Ｓi
Ｈ4),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃ
l2)またはテトラクロロシラン(ＳiＣl4)のうち何れか一
つを用いてもよい。また、上記量子細線をゲルマニウム
で形成する場合には、原料ガスとして、モノゲルマン
(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)あるいは四フツ化ゲルマ
ニウム(ＧeＦ4)のうち何れか一つを用いればよい。ま
た、量子細線をシリコンゲルマニウムで形成する場合に
は、上記原料ガスとして、モノシラン(ＳiＨ4),ジシラ
ン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロルシラン(Ｓi
Ｈ2Ｃl2)あるいはテトラクロロシラン(ＳiＣl4)のうち
の何れか一つと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇ
e2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)のうち何
れか一つとの混合ガスを用いればよい。また、上記量子
細線をアルミニウムで形成する場合には、原料として、
ＤＭＡＨ((ＣＨ3)2ＡlＨ)等の有機アルミニウムを用い
ればよい。
【００８３】さらに、上記量子細線の材料は、上記半導
体としてのシリコン,ゲルマニウムあるいはシリコンゲ
ルマニウム、および、金属としてのアルミニウムに限定
するものではない。また、この発明は、特殊な微細加工
装置を用いることなく導電性の材料の超微細な細線を形
成できることから、高密度のＬＳＩの配線に適用するこ
ともできる。また、この発明によって製造される量子効
果デバイスや単電子バイスの基本となる量子細線を有す
る半導体素子はＳi系ＬＳＩと同一の基板上に搭載で
き、この半導体素子を発光素子や光電変換素子に応用す
ることによって、電子回路と光通信回路とを融合するこ
とができる。
体としてのシリコン,ゲルマニウムあるいはシリコンゲ
ルマニウム、および、金属としてのアルミニウムに限定
するものではない。また、この発明は、特殊な微細加工
装置を用いることなく導電性の材料の超微細な細線を形
成できることから、高密度のＬＳＩの配線に適用するこ
ともできる。また、この発明によって製造される量子効
果デバイスや単電子バイスの基本となる量子細線を有す
る半導体素子はＳi系ＬＳＩと同一の基板上に搭載で
き、この半導体素子を発光素子や光電変換素子に応用す
ることによって、電子回路と光通信回路とを融合するこ
とができる。
【００８４】
【発明の効果】以上より明らかなように、請求項１に係
る発明の量子細線の製造方法は、半導体基板表面上に堆
積された第１絶縁膜に等方性エッチングを行ってエッチ
ングマスクを形成し、上記エッチングマスクを用いて上
記半導体基板を異方性エッチングして半導体突起部を形
成し、第２絶縁膜を堆積させて上記半導体突起部を埋め
戻した後に表面を平坦化し、上記第２絶縁膜における量
子細線が形成される領域に対して異方性エッチングを行
って半導体露出部を形成し、上記半導体露出部に量子細
線をエピタキシャル成長するので、ＳＯＩの場合に限ら
ず、従来から使用されているＳi基板等の半導体基板を
用いて量子細線を形成することができ、低コストで量子
細線を形成できる。また、上記第２絶縁膜を堆積して上
記半導体突起部を埋め戻してその表面を平坦化するの
で、後に行われる上記量子細線を用いた単電子デバイス
または量子効果デバイスの形成を容易にできる。さら
に、上記量子細線の下部を酸化して上記量子細線と半導
体基板とを絶縁分離するので、上記量子細線を完全な電
子の閉じ込め領域にできる。さらに、上記量子細線は、
上記第２絶縁膜を異方性エッチングして形成された半導
体露出部にエピタキシャル成長するので、結晶性に優
れ、大きさが均一な量子細線を、再現性よく形成でき
る。
る発明の量子細線の製造方法は、半導体基板表面上に堆
積された第１絶縁膜に等方性エッチングを行ってエッチ
ングマスクを形成し、上記エッチングマスクを用いて上
記半導体基板を異方性エッチングして半導体突起部を形
成し、第２絶縁膜を堆積させて上記半導体突起部を埋め
戻した後に表面を平坦化し、上記第２絶縁膜における量
子細線が形成される領域に対して異方性エッチングを行
って半導体露出部を形成し、上記半導体露出部に量子細
線をエピタキシャル成長するので、ＳＯＩの場合に限ら
ず、従来から使用されているＳi基板等の半導体基板を
用いて量子細線を形成することができ、低コストで量子
細線を形成できる。また、上記第２絶縁膜を堆積して上
記半導体突起部を埋め戻してその表面を平坦化するの
で、後に行われる上記量子細線を用いた単電子デバイス
または量子効果デバイスの形成を容易にできる。さら
に、上記量子細線の下部を酸化して上記量子細線と半導
体基板とを絶縁分離するので、上記量子細線を完全な電
子の閉じ込め領域にできる。さらに、上記量子細線は、
上記第２絶縁膜を異方性エッチングして形成された半導
体露出部にエピタキシャル成長するので、結晶性に優
れ、大きさが均一な量子細線を、再現性よく形成でき
る。
【００８５】すなわち、この発明によれば、特殊な微細
加工技術を用いることなく、製造コストを低減し、高歩
留まりで生産性の高い量産性に適した量子細線の製造方
法を実現できるのである。
加工技術を用いることなく、製造コストを低減し、高歩
留まりで生産性の高い量産性に適した量子細線の製造方
法を実現できるのである。
【００８６】また、請求項２に係る発明の量子細線の製
造方法は、半導体基板表面上に堆積された第１絶縁膜に
異方性エッチングを行ってエッチングマスクを形成し、
上記エッチングマスクを用いて上記半導体基板を結晶面
異方性エッチングして半導体凸部を形成し、第２絶縁膜
を堆積させて上記半導体凸部を埋め戻した後に表面を平
坦化し、上記半導体基板上における量子細線が形成され
る領域に対して異方性エッチングを行って半導体露出部
を形成し、上記半導体露出部に量子細線をエピタキシャ
ル成長するので、ＳＯＩの場合に限らず、従来から使用
されているＳi基板等の半導体基板を用いて量子細線を
形成することができ、低コストで量子細線を形成でき
る。また、上記第２絶縁膜を堆積して上記半導体突起部
を埋め戻して表面を平坦化するので、後に行われる上記
量子細線を用いた単電子デバイスまたは量子効果デバイ
スの形成を容易にできる。さらに、上記量子細線の下部
を酸化して上記量子細線と半導体基板とを絶縁分離する
ので、上記量子細線を完全な電子の閉じ込め領域にでき
る。さらに、上記量子細線は、上記第２絶縁膜を異方性
エッチングして形成された半導体露出部にエピタキシャ
ル成長するので、結晶性に優れ、大きさが均一な量子細
線を、再現性よく形成できる。
造方法は、半導体基板表面上に堆積された第１絶縁膜に
異方性エッチングを行ってエッチングマスクを形成し、
上記エッチングマスクを用いて上記半導体基板を結晶面
異方性エッチングして半導体凸部を形成し、第２絶縁膜
を堆積させて上記半導体凸部を埋め戻した後に表面を平
坦化し、上記半導体基板上における量子細線が形成され
る領域に対して異方性エッチングを行って半導体露出部
を形成し、上記半導体露出部に量子細線をエピタキシャ
ル成長するので、ＳＯＩの場合に限らず、従来から使用
されているＳi基板等の半導体基板を用いて量子細線を
形成することができ、低コストで量子細線を形成でき
る。また、上記第２絶縁膜を堆積して上記半導体突起部
を埋め戻して表面を平坦化するので、後に行われる上記
量子細線を用いた単電子デバイスまたは量子効果デバイ
スの形成を容易にできる。さらに、上記量子細線の下部
を酸化して上記量子細線と半導体基板とを絶縁分離する
ので、上記量子細線を完全な電子の閉じ込め領域にでき
る。さらに、上記量子細線は、上記第２絶縁膜を異方性
エッチングして形成された半導体露出部にエピタキシャ
ル成長するので、結晶性に優れ、大きさが均一な量子細
線を、再現性よく形成できる。
【００８７】すなわち、この発明によれば、特殊な微細
加工技術を用いることなく、製造コストを低減し、高歩
留まりで生産性の高い量産性に適した量子細線の製造方
法を実現できるのである。
加工技術を用いることなく、製造コストを低減し、高歩
留まりで生産性の高い量産性に適した量子細線の製造方
法を実現できるのである。
【００８８】また、請求項３に係る発明の量子細線の製
造方法は、上記半導体露出部に量子細線を形成する工程
において、上記半導体露出部が形成された基板を反応室
内に導入して１０-6Ｔorr以下の高真空になるように排
気した後、上記反応室内に原料ガスを流し、その原料ガ
ス分圧が１０-2Ｔorr以下の圧力下で上記半導体露出部
にのみ上記量子細線をエピタキシャル成長させるので、
一般的な高真空ＣＶＤ装置を用いて、所望の大きさの量
子細線を均一に再現性よく形成できる。その際に、原料
ガス分圧が１０-2Ｔorr以下の圧力下に制御されるの
で、絶縁性薄膜の全面で速やかに膜成長が始まることを
防止でき、選択的に上記半導体露出部にのみ量子細線を
成長できる。
造方法は、上記半導体露出部に量子細線を形成する工程
において、上記半導体露出部が形成された基板を反応室
内に導入して１０-6Ｔorr以下の高真空になるように排
気した後、上記反応室内に原料ガスを流し、その原料ガ
ス分圧が１０-2Ｔorr以下の圧力下で上記半導体露出部
にのみ上記量子細線をエピタキシャル成長させるので、
一般的な高真空ＣＶＤ装置を用いて、所望の大きさの量
子細線を均一に再現性よく形成できる。その際に、原料
ガス分圧が１０-2Ｔorr以下の圧力下に制御されるの
で、絶縁性薄膜の全面で速やかに膜成長が始まることを
防止でき、選択的に上記半導体露出部にのみ量子細線を
成長できる。
【００８９】また、請求項４に係る発明の量子細線の製
造方法は、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi
3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つを用
いて、シリコンからなる量子細線を形成するので、上記
量子細線の大きさの均一性や再現性をさらによくでき
る。
造方法は、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi
3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つを用
いて、シリコンからなる量子細線を形成するので、上記
量子細線の大きさの均一性や再現性をさらによくでき
る。
【００９０】また、請求項５に係る発明の量子細線の製
造方法は、上記反応ガスとしてＧeＨ4,Ｇe2Ｈ6またはＧ
eＦ4のうちの何れか一つを用いて、ゲルマニウムからな
る量子細線を形成するので、上記量子細線の大きさの均
一性や再現性をさらによくできる。
造方法は、上記反応ガスとしてＧeＨ4,Ｇe2Ｈ6またはＧ
eＦ4のうちの何れか一つを用いて、ゲルマニウムからな
る量子細線を形成するので、上記量子細線の大きさの均
一性や再現性をさらによくできる。
【００９１】また、請求項６に係る発明の量子細線の製
造方法は、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi
3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つと、
ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの何れか一つとの混
合ガスを用いて、シリコンゲルマニウムからなる量子細
線を形成するので、上記量子細線の大きさの均一性や再
現性をさらによくできる。
造方法は、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi
3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つと、
ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの何れか一つとの混
合ガスを用いて、シリコンゲルマニウムからなる量子細
線を形成するので、上記量子細線の大きさの均一性や再
現性をさらによくできる。
【００９２】また、請求項７に係る発明の量子細線の製
造方法は、原料として上記ＤＭＡＨ((ＣＨ3)2ＡlＨ)等
の有機アルミニウムを用いて、アルミニウムからなる量
子細線を形成するので、上記量子細線の大きさの均一性
や再現性を更によくできる。
造方法は、原料として上記ＤＭＡＨ((ＣＨ3)2ＡlＨ)等
の有機アルミニウムを用いて、アルミニウムからなる量
子細線を形成するので、上記量子細線の大きさの均一性
や再現性を更によくできる。
【００９３】また、請求項８に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,チャネル領域と,チ
ャネル電流を制御するゲート領域と,浮遊ゲート領域と,
上記浮遊ゲート領域と上記ゲート領域との間の第１絶縁
膜と,上記チャネル領域と上記浮遊ゲート領域との間の
第２の絶縁膜を有する半導体素子における上記浮遊ゲー
ト領域を、請求項１乃至請求項７の何れか一つに係る発
明の量子細線の製造方法によって形成された量子細線で
構成したので、上記浮遊ゲート領域の周囲は平坦であ
る。したがって、上記第１絶縁膜,ゲート領域,ソース領
域およびドレイン領域を容易に形成することができる。
また、上記浮遊ゲート領域を半導体基板と絶縁分離した
ので、上記浮遊ゲートを完全な電子の閉じ込め領域にで
きる。したがって、上記浮遊ゲート領域に注入される電
荷量をより少なくでき、低消費電力であって、且つ、高
密度で大容量の不揮発性メモリを得ることができる。
は、ソース領域と,ドレイン領域と,チャネル領域と,チ
ャネル電流を制御するゲート領域と,浮遊ゲート領域と,
上記浮遊ゲート領域と上記ゲート領域との間の第１絶縁
膜と,上記チャネル領域と上記浮遊ゲート領域との間の
第２の絶縁膜を有する半導体素子における上記浮遊ゲー
ト領域を、請求項１乃至請求項７の何れか一つに係る発
明の量子細線の製造方法によって形成された量子細線で
構成したので、上記浮遊ゲート領域の周囲は平坦であ
る。したがって、上記第１絶縁膜,ゲート領域,ソース領
域およびドレイン領域を容易に形成することができる。
また、上記浮遊ゲート領域を半導体基板と絶縁分離した
ので、上記浮遊ゲートを完全な電子の閉じ込め領域にで
きる。したがって、上記浮遊ゲート領域に注入される電
荷量をより少なくでき、低消費電力であって、且つ、高
密度で大容量の不揮発性メモリを得ることができる。
【００９４】さらに、この発明によれば、単電子デバイ
スの基本となる量子細線を有する不揮発性メモリをＳi
系ＬＳＩと同一の基板に搭載することを可能にできる。
スの基本となる量子細線を有する不揮発性メモリをＳi
系ＬＳＩと同一の基板に搭載することを可能にできる。
【００９５】また、請求項９に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,チャネル領域と,チ
ャネル電流を制御するゲート領域と,上記チャネル領域
とゲート領域との間のゲート絶縁膜を有する半導体素子
における上記チャネル領域を、請求項１乃至請求項６の
何れか一つに係る発明の量子細線の製造方法によって形
成された量子細線で構成したので、上記チャネル領域の
周囲は平坦である。したがって、上記ゲート絶縁膜,ゲ
ート領域,ソース領域及びドレイン領域を容易に形成す
ることができる。また、上記チャネル領域を半導体基板
と絶縁分離したので、上記チャネル領域を完全な電子の
閉じ込め領域にできる。したがって、上記チャネル領域
の１次元伝導をさらに促進でき、超高速動作が可能なト
ランジスタを得ることができる。
は、ソース領域と,ドレイン領域と,チャネル領域と,チ
ャネル電流を制御するゲート領域と,上記チャネル領域
とゲート領域との間のゲート絶縁膜を有する半導体素子
における上記チャネル領域を、請求項１乃至請求項６の
何れか一つに係る発明の量子細線の製造方法によって形
成された量子細線で構成したので、上記チャネル領域の
周囲は平坦である。したがって、上記ゲート絶縁膜,ゲ
ート領域,ソース領域及びドレイン領域を容易に形成す
ることができる。また、上記チャネル領域を半導体基板
と絶縁分離したので、上記チャネル領域を完全な電子の
閉じ込め領域にできる。したがって、上記チャネル領域
の１次元伝導をさらに促進でき、超高速動作が可能なト
ランジスタを得ることができる。
【００９６】さらに、この発明によれば、単電子デバイ
スの基本となる量子細線を有するトランジスタをＳi系
ＬＳＩと同一の基板に搭載することを可能にできる。
スの基本となる量子細線を有するトランジスタをＳi系
ＬＳＩと同一の基板に搭載することを可能にできる。
【００９７】また、請求項１０に係る発明の半導体素子
は、請求項１乃至請求項７の何れか一つに記載の量子細
線の製造方法によって形成された量子細線と、上記量子
細線を挟み込んで積層された第１絶縁膜および第２絶縁
膜と、上記第１絶縁膜上に形成された第１電極と、上記
第２絶縁膜上に形成された第２電極を備えたので、上記
量子細線の周囲は平坦である。したがって、上記ゲート
絶縁膜,ゲート領域を容易に形成することができる。ま
た、上記量子細線を半導体基板と絶縁分離したので、上
記量子細線を完全な電子の閉じ込め領域にできる。した
がって、上記量子細線のバンド構造を直接遷移型にし
て、上記第１,第２電極間に電圧を印可することによっ
て小さい注入電流でもシャープなスペクトルを有する高
効率で高周波特性に優れた発光素子を得ることができ
る。
は、請求項１乃至請求項７の何れか一つに記載の量子細
線の製造方法によって形成された量子細線と、上記量子
細線を挟み込んで積層された第１絶縁膜および第２絶縁
膜と、上記第１絶縁膜上に形成された第１電極と、上記
第２絶縁膜上に形成された第２電極を備えたので、上記
量子細線の周囲は平坦である。したがって、上記ゲート
絶縁膜,ゲート領域を容易に形成することができる。ま
た、上記量子細線を半導体基板と絶縁分離したので、上
記量子細線を完全な電子の閉じ込め領域にできる。した
がって、上記量子細線のバンド構造を直接遷移型にし
て、上記第１,第２電極間に電圧を印可することによっ
て小さい注入電流でもシャープなスペクトルを有する高
効率で高周波特性に優れた発光素子を得ることができ
る。
【００９８】さらに、この発明によれば、量子効果デバ
イスや単電子デバイスの基本となる量子細線を有する上
記半導体素子をＳi系ＬＳＩと同一の基板に搭載するこ
とができ、この半導体素子を発光素子や光電変換素子に
応用することによって電子回路と光通信回路とを融合す
ることができる。
イスや単電子デバイスの基本となる量子細線を有する上
記半導体素子をＳi系ＬＳＩと同一の基板に搭載するこ
とができ、この半導体素子を発光素子や光電変換素子に
応用することによって電子回路と光通信回路とを融合す
ることができる。
【００９９】また、請求項１１に係る発明の半導体素子
は、請求項１乃至請求項６の何れか一つに記載の量子細
線の製造方法によって形成された量子細線と、上記量子
細線の一部に形成されたＮ型不純物領域と、上記量子細
線に上記Ｎ型不純物領域と接触して形成されたＰ型不純
物領域を備えたので、上記量子細線の周囲は平坦であ
る。したがって、上記ゲート絶縁膜およびゲート領域を
容易に形成することができる。また、上記量子細線を半
導体基板と絶縁分離したので、上記量子細線を完全な電
子の閉じ込め領域にできる。したがって、上記量子細線
のバンド構造を直接遷移型にして、上記Ｎ,Ｐ型不純物
領域間に電圧を印可することによって小さい注入電流で
もシャープなスペクトルを有する高効率で高周波特性に
優れた発光素子を得ることができる。
は、請求項１乃至請求項６の何れか一つに記載の量子細
線の製造方法によって形成された量子細線と、上記量子
細線の一部に形成されたＮ型不純物領域と、上記量子細
線に上記Ｎ型不純物領域と接触して形成されたＰ型不純
物領域を備えたので、上記量子細線の周囲は平坦であ
る。したがって、上記ゲート絶縁膜およびゲート領域を
容易に形成することができる。また、上記量子細線を半
導体基板と絶縁分離したので、上記量子細線を完全な電
子の閉じ込め領域にできる。したがって、上記量子細線
のバンド構造を直接遷移型にして、上記Ｎ,Ｐ型不純物
領域間に電圧を印可することによって小さい注入電流で
もシャープなスペクトルを有する高効率で高周波特性に
優れた発光素子を得ることができる。
【０１００】さらに、この発明によれば、量子効果デバ
イスや単電子デバイスの基本となる量子細線を有する上
記半導体素子をＳi系ＬＳＩと同一の基板に搭載するこ
とができ、この半導体素子を発光素子や光電変換素子に
応用することによって電子回路と光通信回路とを融合す
ることができる。
イスや単電子デバイスの基本となる量子細線を有する上
記半導体素子をＳi系ＬＳＩと同一の基板に搭載するこ
とができ、この半導体素子を発光素子や光電変換素子に
応用することによって電子回路と光通信回路とを融合す
ることができる。
【０１０１】また、請求項１２に係る発明の半導体素子
は、請求項１乃至請求項７の何れか一つに記載の量子細
線の製造方法によって形成された量子細線における第１
領域の禁制帯幅を、上記第１領域の両隣に位置する二つ
の第２領域の禁制帯幅に比べて小さくしたので、上記量
子細線に対する第１,第２領域の形成を周囲が平坦であ
ることに基づいて容易に行うことができる。また、上記
量子細線を半導体基板と絶縁分離したので、上記量子細
線を完全な電子の閉じ込め領域にできる。したがって、
電子と正孔との再結合の効率が高いダブルヘテロ構造を
形成でき、上記両第２領域間に電圧を印可することによ
って小さい注入電流でもシャープなスペクトルを有する
高効率で高周波特性に優れた発光素子を得ることができ
る。
は、請求項１乃至請求項７の何れか一つに記載の量子細
線の製造方法によって形成された量子細線における第１
領域の禁制帯幅を、上記第１領域の両隣に位置する二つ
の第２領域の禁制帯幅に比べて小さくしたので、上記量
子細線に対する第１,第２領域の形成を周囲が平坦であ
ることに基づいて容易に行うことができる。また、上記
量子細線を半導体基板と絶縁分離したので、上記量子細
線を完全な電子の閉じ込め領域にできる。したがって、
電子と正孔との再結合の効率が高いダブルヘテロ構造を
形成でき、上記両第２領域間に電圧を印可することによ
って小さい注入電流でもシャープなスペクトルを有する
高効率で高周波特性に優れた発光素子を得ることができ
る。
【０１０２】さらに、この発明によれば、量子効果デバ
イスや単電子デバイスの基本となる量子細線を有する上
記半導体素子をＳi系ＬＳＩと同一の基板に搭載するこ
とができ、この半導体素子を発光素子や光電変換素子に
応用することによって電子回路と光通信回路とを融合す
ることができる。
イスや単電子デバイスの基本となる量子細線を有する上
記半導体素子をＳi系ＬＳＩと同一の基板に搭載するこ
とができ、この半導体素子を発光素子や光電変換素子に
応用することによって電子回路と光通信回路とを融合す
ることができる。
【図１】 この発明の量子細線の製造方法を示す基板断
面図である。
面図である。
【図２】 図１とは異なる量子細線の製造方法を示す基
板断面図である。
板断面図である。
【図３】 この発明の半導体素子としての不揮発性メモ
リを示す図である。
リを示す図である。
【図４】 図３と異なる半導体素子としてのＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図５】 図３および図４とは異なる半導体素子として
の発光素子を示す図である。
の発光素子を示す図である。
【図６】 図３〜図５とは異なる半導体素子としての発
光素子とそのバンド構造を示す図である。
光素子とそのバンド構造を示す図である。
【図７】 図３〜図６とは異なる半導体素子としての発
光素子の作成手順を示す図である。
光素子の作成手順を示す図である。
【図８】 図７に示す発光素子のバンド構造を示す図で
ある。
ある。
【図９】 従来のＳＯＩ基板を用いたＳi細線の製造方
法を示す工程図である。
法を示す工程図である。
【図１０】 従来の異方性エッチングを利用したＳi細
線形成方法を示す工程図である。
線形成方法を示す工程図である。
【図１１】 従来のチタンシリサイド化を利用したＳi
細線形成方法を示す工程図である。
細線形成方法を示す工程図である。
３１,４１,５１,６１,７１,８１,１０１…シリコン基
板、３２,４２…第１酸化膜、３３,３７,４３,４６…レ
ジストパターン、３５…Ｓi突起部、
３５a,４４a,１０２…Ｓi露出部３６,４５…第２酸
化膜、 ３８,４７,１０４…Ｓi細線、３
９,４８…第３酸化膜、 ４４…Ｓi凸部、
５２…素子分離領域、 ５４…トンネル
酸化膜、５５,６３,７３,８３…量子細線、 ５６…
コントロールゲート絶縁膜、５７,６５,７５…ゲート電
極、 ５８,６６…ソース領域、５９,６７…ドレ
イン領域、 ６０,６８…チャネル領域、６
２,７２,８２,８４…絶縁層、 ６４,７４…ゲー
ト絶縁膜、８５…Ｎ型不純物領域、 ８６
…Ｐ型不純物領域、１０３…第１窒化膜、
１０５…第２窒化膜、１０６…ＳiＧe細線。
板、３２,４２…第１酸化膜、３３,３７,４３,４６…レ
ジストパターン、３５…Ｓi突起部、
３５a,４４a,１０２…Ｓi露出部３６,４５…第２酸
化膜、 ３８,４７,１０４…Ｓi細線、３
９,４８…第３酸化膜、 ４４…Ｓi凸部、
５２…素子分離領域、 ５４…トンネル
酸化膜、５５,６３,７３,８３…量子細線、 ５６…
コントロールゲート絶縁膜、５７,６５,７５…ゲート電
極、 ５８,６６…ソース領域、５９,６７…ドレ
イン領域、 ６０,６８…チャネル領域、６
２,７２,８２,８４…絶縁層、 ６４,７４…ゲー
ト絶縁膜、８５…Ｎ型不純物領域、 ８６
…Ｐ型不純物領域、１０３…第１窒化膜、
１０５…第２窒化膜、１０６…ＳiＧe細線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２２ 33/00 Ｆターム(参考） 5F001 AA04 AA34 AC02 AD12 AF06 AG21 AG26 AG29 5F041 CA05 CA33 CA46 CA64 CA74 CA75 CA77 5F083 EP09 EP22 ER22 FZ01 FZ10 GA01 GA05 GA09 GA27 GA30 HA06 HA08 JA36 NA01 PR05 PR06 PR07 PR25 PR40 5F110 AA01 BB03 BB05 BB20
Claims (12)
- 【請求項１】 半導体基板表面上に第１絶縁膜を堆積さ
せた後、レジストパターニングを行い、上記第１絶縁膜
に対して等方性エッチングを行ってエッチングマスクを
形成する工程と、 上記エッチングマスクを用いて上記半導体基板を異方性
エッチングし、上記半導体基板の表面に半導体突起部を
形成する工程と、 上記エッチングマスクを除去した後、上記半導体基板上
に第２絶縁膜を堆積させて上記半導体突起部を埋め戻
し、上記第２絶縁膜の表面を平坦化する工程と、 上記半導体基板上における量子細線が形成される領域以
外の領域を覆うレジストパターンを形成し、上記レジス
トパターンをマスクとして上記第２絶縁膜に対して異方
性エッチングを行い、上記半導体突起部の頂を上記第２
絶縁膜の表面に露出させて半導体露出部を形成する工程
と、 上記レジストパターンを除去した後、上記半導体露出部
に量子細線をエピタキシャル成長させる工程と、 上記量子細線の下部を酸化し、上記量子細線と半導体基
板とを絶縁分離する工程を備えたことを特徴とする量子
細線の製造方法。 - 【請求項２】 半導体基板表面上に第１絶縁膜を堆積さ
せた後、レジストパターニングを行い、上記第１絶縁膜
に対して異方性エッチングを行ってエッチングマスクを
形成する工程と、 上記エッチングマスクを用いて上記半導体基板に対して
結晶面異方性エッチングを行い、上記半導体基板の表面
に先端が鋭角な半導体凸部を形成する工程と、 上記エッチングマスクを除去した後、上記半導体基板上
に第２絶縁膜を堆積させて上記半導体凸部を埋め戻し、
上記第２絶縁膜の表面を平坦化する工程と、 上記半導体基板上における量子細線が形成される領域以
外の領域を覆うレジストパターンを形成し、上記レジス
トパターンをマスクとして上記第２絶縁膜を異方性エッ
チングし、上記半導体凸部の頂を上記第２絶縁膜の表面
に露出させて半導体露出部を形成する工程と、 上記レジストパターンを除去した後、上記半導体露出部
に量子細線をエピタキシャル成長させる工程と、 上記量子細線の下部を酸化し、上記量子細線と半導体基
板とを絶縁分離する工程を備えたことを特徴とする量子
細線の製造方法。 - 【請求項３】 請求項１あるいは請求項２に記載の量子
細線の製造方法において、 上記量子細線をエピタキシャル成長させる工程では、 上記半導体露出部が形成された半導体基板を反応室に導
入して、上記反応室内が１０-6Ｔorr以下の高真空にな
るように排気した後、 上記反応室内に原料ガスを流し、その原料ガス分圧が１
０-2Ｔorr以下の圧力下で、上記量子細線の気相成長を
行うようになっていることを特徴とする量子細線の製造
方法。 - 【請求項４】 請求項３に記載の量子細線の製造方法に
おいて、 上記原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2
Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃ
l2)またはテトラクロロシラン(ＳiＣl4)のうち何れか一
つを用いて、上記量子細線としてシリコン細線を形成す
ることを特徴とする量子細線の製造方法。 - 【請求項５】 請求項３に記載の量子細線の製造方法に
おいて、 上記原料ガスとして、モノゲルマン(ＧeＨ4),ジゲルマ
ン(Ｇe2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)の
うち何れか一つを用いて、上記量子細線としてゲルマニ
ウム細線を形成することを特徴とする量子細線の製造方
法。 - 【請求項６】 請求項３に記載の量子細線の製造方法に
おいて、 上記原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2
Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃ
l2)またはテトラクロロシラン(ＳiＣl4)のうちの何れか
一つと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)ま
たは四フツ化ゲルマニウム(ＧeＦ4)のうち何れか一つと
の混合ガスを用いて、上記量子細線としてシリコンゲル
マニウム細線を形成することを特徴とする量子細線の製
造方法。 - 【請求項７】 請求項３に記載の量子細線の製造方法に
おいて、 有機アルミニウムを用いて、上記量子細線としてアルミ
ニウム細線を形成することを特徴とする量子細線の製造
方法。 - 【請求項８】 ソース領域と、ドレイン領域と、上記ソ
ース領域とドレイン領域との間のチャネル領域と、上記
チャネル領域に流れるチャネル電流を制御するゲート領
域と、上記ゲート領域とチャネル領域との間に位置する
浮遊ゲート領域と、上記浮遊ゲート領域と上記ゲート領
域との間の第１絶縁膜と、上記チャネル領域と上記浮遊
ゲート領域との間の第２絶縁膜を有する半導体素子にお
いて、 上記浮遊ゲート領域は、請求項１乃至請求項７の何れか
一つに記載の量子細線の製造方法によって形成された量
子細線で構成されていることを特徴とする半導体素子。 - 【請求項９】 ソース領域と、ドレイン領域と、上記ソ
ース領域とドレイン領域との間のチャネル領域と、上記
チャネル領域に流れるチャネル電流を制御するゲート領
域と、上記チャネル領域とゲート領域との間のゲート絶
縁膜を有する半導体素子において、 上記チャネル領域は、請求項１乃至請求項６の何れか一
つに記載の量子細線の製造方法によって形成された量子
細線で構成されていることを特徴とする半導体素子。 - 【請求項１０】 請求項１乃至請求項７の何れか一つに
記載の量子細線の製造方法によって形成された量子細線
と、 上記量子細線を挟み込んで積層された第１絶縁膜および
第２絶縁膜と、 上記第１絶縁膜上に形成された第１電極と、 上記第２絶縁膜上に形成された第２電極を備えて、 上記第１電極と第２電極との間に電圧を印加することに
よって上記量子細線が発光することを特徴とする半導体
素子。 - 【請求項１１】 請求項１乃至請求項６の何れか一つに
記載の量子細線の製造方法によって形成された量子細線
と、 上記量子細線の一部に形成されたＮ型不純物領域と、 上記量子細線に上記Ｎ型不純物領域と接触して形成され
たＰ型不純物領域を備えて、 上記Ｎ型不純物領域とＰ型不純物領域との間に電圧を印
加することによって上記量子細線における両不純物領域
の接合部分が発光することを特徴とする半導体素子。 - 【請求項１２】 請求項１乃至請求項７の何れか一つに
記載の量子細線の製造方法によって形成された量子細線
を有する半導体素子であって、 上記量子細線における第１領域の禁制帯幅は上記第１領
域の両隣に位置する二つの第２領域の禁制帯幅に比べて
小さくなっており、上記両第２領域の間に電圧を印加す
ることによって上記第１領域が発光することを特徴とす
る半導体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02152099A JP3754568B2 (ja) | 1999-01-29 | 1999-01-29 | 量子細線の製造方法 |
| TW089100620A TW451303B (en) | 1999-01-29 | 2000-01-17 | Quantum thin line producing method and semiconductor device |
| US09/492,329 US6294399B1 (en) | 1999-01-29 | 2000-01-27 | Quantum thin line producing method and semiconductor device |
| KR1020000004367A KR100339474B1 (ko) | 1999-01-29 | 2000-01-28 | 양자 세선의 제조방법 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02152099A JP3754568B2 (ja) | 1999-01-29 | 1999-01-29 | 量子細線の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223691A true JP2000223691A (ja) | 2000-08-11 |
| JP3754568B2 JP3754568B2 (ja) | 2006-03-15 |
Family
ID=12057246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02152099A Expired - Fee Related JP3754568B2 (ja) | 1999-01-29 | 1999-01-29 | 量子細線の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6294399B1 (ja) |
| JP (1) | JP3754568B2 (ja) |
| KR (1) | KR100339474B1 (ja) |
| TW (1) | TW451303B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067670A1 (en) * | 2002-02-09 | 2003-08-14 | Samsung Electronics Co., Ltd. | Silicon light-receiving device |
| JP2004535066A (ja) * | 2001-05-18 | 2004-11-18 | プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ | ナノスケールワイヤ及び関連デバイス |
| JP2008288358A (ja) * | 2007-05-17 | 2008-11-27 | Nec Electronics Corp | Ｏｔｐメモリセル、ｏｔｐメモリ及びｏｔｐメモリセルの製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI294636B (en) | 2000-08-22 | 2008-03-11 | Harvard College | Doped elongated semiconductor articles, growing such articles, devices including such articles and fabricating such devices |
| AU2002229046B2 (en) | 2000-12-11 | 2006-05-18 | President And Fellows Of Harvard College | Nanosensors |
| JP4866534B2 (ja) | 2001-02-12 | 2012-02-01 | エーエスエム アメリカ インコーポレイテッド | 半導体膜の改良された堆積方法 |
| WO2004009861A2 (en) * | 2002-07-19 | 2004-01-29 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7966969B2 (en) | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7629267B2 (en) * | 2005-03-07 | 2009-12-08 | Asm International N.V. | High stress nitride film and method for formation thereof |
| US7718518B2 (en) * | 2005-12-16 | 2010-05-18 | Asm International N.V. | Low temperature doped silicon layer formation |
| US20070284680A1 (en) * | 2006-04-20 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device using the same |
| JP2009540333A (ja) | 2006-06-12 | 2009-11-19 | プレジデント アンド フェロウズ オブ ハーバード カレッジ | ナノセンサーおよび関連技術 |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| WO2008127314A1 (en) | 2006-11-22 | 2008-10-23 | President And Fellows Of Harvard College | High-sensitivity nanoscale wire sensors |
| US7629256B2 (en) | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| TWI425563B (zh) * | 2008-05-20 | 2014-02-01 | Univ Chang Gung | Transparent Electrode Applied to Gallium Arsenide MHEMT Wafer Epitaxial Structure |
| US8734659B2 (en) * | 2008-10-09 | 2014-05-27 | Bandgap Engineering Inc. | Process for structuring silicon |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| US9297796B2 (en) | 2009-09-24 | 2016-03-29 | President And Fellows Of Harvard College | Bent nanowires and related probing of species |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296719A (en) * | 1991-07-22 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Quantum device and fabrication method thereof |
| JPH0529632A (ja) | 1991-07-22 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 量子細線装置の製造方法 |
| JPH0529613A (ja) | 1991-07-22 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 量子細線素子の製造方法 |
| JP3190705B2 (ja) | 1991-08-29 | 2001-07-23 | 日本電信電話株式会社 | 半導体量子細線の形成方法 |
| US6064145A (en) * | 1999-06-04 | 2000-05-16 | Winbond Electronics Corporation | Fabrication of field emitting tips |
-
1999
- 1999-01-29 JP JP02152099A patent/JP3754568B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-17 TW TW089100620A patent/TW451303B/zh not_active IP Right Cessation
- 2000-01-27 US US09/492,329 patent/US6294399B1/en not_active Expired - Fee Related
- 2000-01-28 KR KR1020000004367A patent/KR100339474B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004535066A (ja) * | 2001-05-18 | 2004-11-18 | プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ | ナノスケールワイヤ及び関連デバイス |
| WO2003067670A1 (en) * | 2002-02-09 | 2003-08-14 | Samsung Electronics Co., Ltd. | Silicon light-receiving device |
| US7253491B2 (en) | 2002-02-09 | 2007-08-07 | Samsung Electronics Co., Ltd. | Silicon light-receiving device |
| JP2008288358A (ja) * | 2007-05-17 | 2008-11-27 | Nec Electronics Corp | Ｏｔｐメモリセル、ｏｔｐメモリ及びｏｔｐメモリセルの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6294399B1 (en) | 2001-09-25 |
| JP3754568B2 (ja) | 2006-03-15 |
| TW451303B (en) | 2001-08-21 |
| KR100339474B1 (ko) | 2002-06-01 |
| KR20000076558A (ko) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11133416B2 (en) | Methods of forming semiconductor devices having plural epitaxial layers | |
| JP3754568B2 (ja) | 量子細線の製造方法 | |
| US10068970B2 (en) | Nanowire isolation scheme to reduce parasitic capacitance | |
| KR101020811B1 (ko) | 개선된 캐리어 이동도를 구비한 ｆｉｎｆｅｔ과 그 형성방법 | |
| JP2007518272A (ja) | 歪みｆｉｎｆｅｔチャネルの製造方法 | |
| KR102247654B1 (ko) | 반도체 디바이스 및 방법 | |
| US20210313181A1 (en) | Cut metal gate refill with void | |
| US11935793B2 (en) | Dual dopant source/drain regions and methods of forming same | |
| US11830721B2 (en) | Semiconductor device and method | |
| JP2001284598A (ja) | 半導体装置及びその製造方法 | |
| US11949013B2 (en) | Semiconductor device and method | |
| TWI812514B (zh) | 自對準磊晶接觸流 | |
| JP3869572B2 (ja) | 量子細線の製造方法 | |
| JP3748726B2 (ja) | 量子細線の製造方法 | |
| TWI743502B (zh) | 半導體裝置與其形成方法 | |
| US11901218B2 (en) | Shallow trench isolation forming method and structures resulting therefrom | |
| US20220384617A1 (en) | Semiconductor Device and Method | |
| US11769821B2 (en) | Semiconductor device having a corner spacer | |
| US20220130979A1 (en) | Semiconductor Device and Method for Manufacture | |
| CN108831926B (zh) | 半导体器件与其制作方法 | |
| US20240136220A1 (en) | Shallow Trench Isolation Forming Method and Structures Resulting Therefrom | |
| US20230268416A1 (en) | Semiconductor Devices and Methods of Manufacture | |
| US20230420506A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20220246611A1 (en) | Semiconductor device and methods of forming | |
| US20230068434A1 (en) | Source/Drain Device and Method of Forming Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |