TW451303B - Quantum thin line producing method and semiconductor device - Google Patents

Description

4 51 3 0 3 五、發明說明（1) 發明背景 本發明有關於一量子細線製造方法，用以形成一由一金 屬或半導艘所構成之量子細線，其係微小的，足以引起經 由一絕緣層在一絕緣基板或一半導艘基板上之量子尺寸效 應，以及有關於一應用此量子細線之半導體裝置。 支援電子發展而在目前成為工業核心之大型積體電路 (LSIs)已造成他們執行效率大跨步透過其微結構進展向著 更大容量、更高速、更低功率消耗等等。然而’考慮到當 該裝置尺寸變成0.1 μιη或更小時，該#統裝置達到操作原 理限制，因此，此引出積極研究根據新操作原理之新裝 置》至於此新裝置，係具有一稱為毫#米尺寸量子點或量 子細線微結構之裝置•將該毫微米尺4量子點積極地與不 同之量子效應裝置一起檢査，特別地，其應用於一利用庫 偷（Coulomb blockade)現象之單一電子裝置。該毫微米尺 寸量子細線係期待被施用於一利用該黉子效應之超高速電 晶體》

特別地，關於該毫微米尺寸量子細瘃，根據一新操作原 理施行一半導體量子裝置之嘗試性生產，其電子自由度係 由限制一半導體層中電子具有約等於/半導想晶艘中電子 波長（de Brogl ie波長）之寬度及由剎用因此引起之量子 現象所限。也就是，一半導趙層中一電子波長係約10 nm。所以，理論衍生出若該通道寬度係約一電子之波長 (寬度：10 nm)，則該電子可被移入此細線而被犧牲地脫 離’用於得到增加之電子移動性。

第6頁 五、發明說明（2) 所以，利用形成一安排一些上述量子細線之傳導層及藉 一閘極操作控制此傳導層内之電子數’可產生高於傳統電 晶艘操作速度之量子細線電晶艘°利用將一些上述量子細 線整合入一雷射光射出層，即使使用一小注入電流仍可得 到一具有一準確光譜及優秀高頻特性之高效率半導體雷射 裝置》 傳統式，如一用於形成前述量子細線之方法’此已被提 出之方法如揭示於下列參考文件（1)至（3)中。 (1) 日本專利公開出版號HEI 5-55141 圖9A至9E係展示揭示於上面參考文件（1)中"利用異向蝕 刻在絕緣體上矽（SOI )基板產生矽細線之方法"之方法圖。 參考圖9A至9E，第一，如圖9 A所示，在由如圖9B中所示 之一矽基板1、一絕緣膜2及一矽晶層3所構成之100-SOI基 板上沉積一遮罩材料層4，且之後形成一條狀窗於一量子 細線將接著形成之區域中。 接著，如圖9C所示，在藉K0H或雷同者暴露該（Π1)平面 時，該矽晶層3藉異向蚀刻移除《接著，如囷9D所示，該 遮罩材料層4被移走。最後，利用如圖9E所示再藉K0H或雷 同者執行異向蝕刻移除，因該（111)平面之蝕刻率相對於 該（100)平面之快蚀刻率是慢的，一由二平面為（111)平面 之三角形菱柱體所組成之量子細線5被形成》 (2) 日本專利公開出版號he I 5-29632 圖10A至10F係展示揭示於上面參考文件（2)中''利用異向蝕 刻在石夕基板上產生矽細線之方法"之方法圖。 IHH mmi 4 51 3 〇 3 五、發明說明（3) 參考®1〇Α至10F，第一，如囷iQA所示，一甜刻遮軍12是 由一氧化矽膜或一氮化矽膜在一矽（1〇〇)基板η上所組 成。接著’如圖1 0 Β中所示’利用一矽異向蝕刻劑蝕刻該 石夕（100)基板11 ’用以形成一具有一三角剖面形之投射部 份。 接著，如圖10C所示，移除該蝕刻遮罩12，且在形成一 氮化矽膜13後，形成一抗蝕囷案14來覆蓋該投射部份頂 部。接著’如圖10D中所示，利用該抗蝕圖案14作為遮罩 蝕刻該氮化矽膜1 3及該矽（1 〇 〇 )基板11。 接著’如圖10Ε所示’移除該抗蝕圖案14，且之後氧化 該該矽（1〇〇)基板11 »此例中，該氮化矽膜13用作一抗氧 化遮罩’因而’一未氧化區15被留下且圍著該投射部份之 頂部。最後’如圖10F所示，若移除該氮化矽膜13，則一 絕緣及隔離於該矽（1〇〇)基扳11中之矽細線（上述區域）15 被形成在該投射部份頂部》 (3)日本專利公開出版號ΗΕΙ 5-29613 圖11Α至11G係展示揭示於上面參考文件（3)中”在矽隆起 部份透過鈦矽化作用形成閛極來產生矽細線裝置之方法” 之方法圏。 參考圖11Α至11G，第一，如囷11Α所示，在一矽基板21 上形成一氧化矽膜圖案22。接著，如圖11Β中所示’利用 石夕異向蝕刻形成一具有一三角剖面形之投射部份。之後， 如圖11C所示，移除該氧化矽膜囷案22以暴露出該投射部 份。

ΙΗΗΙ 451303 五、發明說明（4) 接著’如圖11D中所示，執行氧化，用以形成一閘極絕 緣膜2 3。之後，沉積一多晶矽膜並攙雜雜質，用以變成一 傳導型多晶矽膜24。進一步，沉積一致膜25且之後將其塗 蓋一抗蚀劑27再回蝕。因此僅暴露出該投射部份之隆起部 份2 6，而其它區域被覆蓋著抗蝕劑27 β接著，如圖11E所 示’移除該投射部份之隆起部份26上之鈦膜25。 接著’如圏11F所示，在移除該抗蝕劑27後，執行加熱 處理’用以引起矽化反應，形成矽化鈦膜28。此例中，在 該投射部份之隆起部份2 6上之多晶矽膜29未被矽化而留下 一多晶妙膜《接著’如圖11G所示，利用氩氟酸執行移除 該石夕化鈦膜28之處理，結果，僅在該隆起部份26上之多晶 石夕膜2 9及該閘極絕緣膜23被留下，形成由一量子細線29所 構成之一閘極。此例中，在該隆起部份26上面對該閘極29 之頂部被用作一通道區β 然而，揭示於前述參考文件（〗）至（3)之傳統量子細線形 成方法具有下列問題β也就是，該參考（1)僅有效在基板 是由SOI製造且不可應用於傳統使用之矽基板時之方法。 該S 01基板成本係該碎基板價格十至二十倍，且最好利用 該矽基板來形成該量子細線以便進一步降低成本。 根據前述參考（2)，因使用該矽基板，該成本可被壓 低。然而，基於該矽量子細線1 5係在具有一三角剖面形之 矽基板11頂部形成之理由，增加該矽基板11表面不均勻 性。所以，該妙基板11表面之均勻性變低，且此導致難以 形成一單電子電晶體。

第9頁 451303 五、發明說明（5) 根據前述參考（3) ’基於類似於該前述參考（2)具有一三. 角刻面形之破基板21頂部形成該矽量子細線2 9之理由，增 加該矽基板21表面不均勻性。所以，該矽基板21表面之均-- 勻性變低，且此導致難以形成一單電子電晶短β有一進一 步之問題為因該投射部份之隆起部份26中存在之通道區係 與該碎基板21連接’該區域不能是一完整之電子限制區。 發明概述 據此’本發明之一目的係提供一量子細線製造方法其 能在由矽、砷化鎵或雷同者所組成之半導體基板上形成該 量子，線後輕易地形成具有良好之半導體基板表面平坦性:.) 之一單電子裝置或一量子效應裝置以及形成一完整之電子 限制區’本發明也提供應用該量子細線之一半導體裝置。 為了達到上述目的’本發明提供一量子細線製造方法， 包括·用於在一半導體基板表面上沉積—第一絕緣膜執 行抗蝕囫案及將該第一絕緣膜作異向蝕刻，結果形成一蝕 刻遮罩之方法；用於利用該蝕刻遮罩將該半導體基板作異 $姓刻結果在該半導艘基板表面上形成一半導艎突出部 份j方法；用於移除該蝕刻遮罩、藉在該半導體基板上沉 積一第二絕緣膜來填滿該半導體突出部份及弄平該第二絕 緣膜表面，用於形成一抗蝕圓案來覆蓋不屬於該半導體基 板表面區域且其中不形成一量子細線之區域，利用該抗蝕· 圖案作為一遮罩將該第二絕緣膜作異向蝕刻及在該第二絕 緣膜表面上露出該半導體突出部份之頂部部份，結果形成， 半導體暴露部份之方法；用於移除該抗蝕圖案及之後在

第10頁 451303 五、發明說明（6) 該半導體暴露部份磊晶性成長一量子細線之方法；以及利 . 用氧化該量子細線下面部份而自該半導艘基板中以一絕緣 方式隔離該量子細線之方法。 根據上面架構，在該量子細線依序成長處之半導體突出 -部份係藉該一般膜形成技術，光刻技術及蝕刻技術於該半、 導體基板表面上形成。該量子細線之定位控制因而被執 行。在形成該半導體突出部份後，在該半導體基板表面沉 ' 積該第二絕緣膜，用以充滿該半導體突出部份。因而改進 該半導體基板表面之平坦性致使接著應用該量子細線形成 一單一電子裝置或一量子效應裝置。該量子細線下面部份 被氧化來以一絕緣方式自該半導體基板中隔離該量子細 線。一完整之電子限制區因而被形成。 更進一步，製造該量子細線，用以磊晶性成長於藉著將 該第二絕緣膜作異向蝕刻所形成之該半導體暴露部份中β 一具有優良結晶性及良好均勻尺寸之量子細線係因而形成 具有良好重生性。如上述，根據上述架構，未使用任何特 別的精製處理技術而在降低生產成本下提供高良率及高生 產力適合大量生產之量子細線生產方法。 根據本發明，提供一量子細線生產方法，包括：用於在 一半導體基板表面沉積一第一絕緣骐’執行抗蝕圖案及將I， 該第一絕緣膜作異向蚀刻’結果形成一蝕刻遮軍之方法； 用於利用該蝕刻遮罩將該半導體基板作晶體面異向蝕刻， 結果在該半導體基板表面上形成—具有銳角尖端半導體投’ 射部份之方法；用於移除該蝕刻遮單，藉在該半導體基板·

451303 五、發明說明（7) 上積一第二絕緣膜來填滿該半導餿突出部份及弄平該第 二絕緣膜表面；用於形成一抗蝕圖案來復蓋不屬於該半導 艘基板表面區域且其中不形成一量子細線之區域，利用該 抗蝕圖案作為一遮革將該第二絕緣膜作異向蝕刻及在該第 二絕緣膜表面上露出該半導體投射部份之頂部部份结果 形成一半導艘暴露部份之方法；用於移除該抗蝕圈案且之 後在該半導體暴露部份磊晶性成長一量子細線之方法；以 及利用氧化該量子細線下面部份而自該半導體基板中以一 絕緣方式隔離該量子細線之方法。 根據上面架構，利用蝕刻率差值隨該氩氧化鉀水溶液結 晶之米勒指數（Miller indices)或雷同者之差值而變來將 該半導體基板作結晶面異向蝕刻，結果，在該半導體基板 表面上形成一半導想投射部份。因此，相當易於在該半導 艘基板表面上形成該突出部份，執行該量子細線之定位控 制。形成該半導體投射部份後，在該半導體基板表面上沉 積該第一絕緣膜’因此充滿該半導艘投射部份^由此改進 该半導體基板表面之平坦性致使利用該量子細線形成之單 一電子裝置及一量子效應裝置可易於執行。氧化該量子細 線下面部份而自該半導體基板以一絕緣方式隔離該量子細 線。如此形成一完整之電子限制區域。 更進一步，該量子細線係磊晶性成長在將該第二絕緣骐 作異向蝕刻所形成之半導體暴露部份上β形成一具有優良 結晶性及良好均勻尺寸之量子細線具有良好重生性β如上 述，根據上面架構，未使用任何特別的精製處理技術而在

第12頁 451303 五、發明說明（8) 降低生產成本下提供高良率及高生產力適合大黃生產之量 子細線生產方法。 在一具艘實施例中，用於蟲晶性成長該量子細線之方 法，包括之步驟有：將形成該半導體暴露部份之半導體基 板引進一反應室並放掉反應室内空氣致使該反應室具有不 高於10_eTorr之高度真空；以及之後一原料氣艘流入該反 應室因此在不高於l〇-2Torr之原料氣體部份之壓力下執行 該量子細線之氣相成長。 根據上面具體實施例，大氣成份及濕度雜質及雷同者被 放掉使得該反應室具有不高於10—eTorr之高度真空，結 果，促成該磊晶成長於高度清潔環境中。接著，在磊晶成 長期間，該原料氣體部份之壓力係受控於不高於1〇_2 Tor r 之壓力下，此阻止在該絕緣薄膜整個表面上很快地開始膜 成長而允許該量子細線所選之氣相成長僅於該半導體暴露 部份。如此’該反應室内真空度、引進之原料氣體量、引 進時間、基板溫度等等係由一般之高度真空CVD裝置來控 制，其中形成該所需量子細線尺寸具有高度重生性》 在一具體實施例中，形成一矽細線作為該量子細線係利 用矽烷（SilU、乙矽烷（Si2Hs)、丙矽烷（Si3H8)、二氣矽烷 (SiH2Cl2)及四氣化碎（SlCl4)中任一者作為原料氣體β 根據上面具體實施例，形成一由矽所組成之量子細線係 利用矽烷、乙矽烷、两矽埏、二氣矽烷及四氣化矽中任一 者作為反應氣體，其中尺寸岣勻性及量子細線重生性被進 一步改進。

第13頁 ^_§13〇3_____ 五、發明說明（9) 在一具體實施例t，形成一鍺細線作為該量子細線 用鍺烷（GeH4)、乙鍺烷（Ge2H6)及四氟化鍺（GeF4)中任· 作為原料氣體。 根據上面具體實施例，形成一由鍺所組成之量子細 利用鍺烷、乙鍺烷四氟化鍺中任—者作為反應氣體， 尺寸均勻性及量子細線重生性被進一步改進。 在一具體實施例中，形成一矽鍺細線作為該量手細 利用一混合氣體，其由矽烷（SiH4)、乙矽烷（Si2H6)、 烷（Si3H8)、二氱矽烷（SiH2Cl2)及四氣化矽（SiCl4)中右 者與鍺烷（GeH4)、乙鍺烷（Ge2He)及四氟化鍺（GeF4)中1 者所組成作為一原料氣體。 根據上面具體實施例，形成一由矽鍺所組成之量子 係利用一混合氣體’其由矽烷、乙矽烷、丙矽烷、二 烷及四氣化矽令任一者與鍺烷、乙鍺烷四氟化鍺中任 所組成作為反應氣體，其中尺寸均勻性及量子細線重 被進一步改進。 在一具體實施例中，形成一鋁細線作為該量子細線 用一有機鋁》 根據上面具體實施例，形成一由銘所組成之量子細 利用二甲基鋁氫之有機鋁或雷同者作為原料，其令尺 勻性及量子細線重生性被進一步改進β 根據本發明，提供具有一源極區、一汲極區、一位 源極區及該汲極區之間之通道區、一控制通道電流流 通道區之閘極區、一位於該閘極區及該通道區之間之 係利 一者 線係 其中 線係 丙矽 細線 氯矽 一者 生性 係利 線係 寸均 於該 過該 浮接

451 303 五、發明說明（ίο) 閉極區、一位於該浮接閉極 膜與一位於該通道區及該浮 一半導體裝置，該浮接閘極 製造方法形成之量子細線所 根據上面架構，使用該量 極區，其中該電性電荷之累 之電性電荷量被減少β此致 度及一大容量之非揮發性記 根據本發明，提供一具有 該源極區及該淡極區間之通 道區之通道電流之閘極區及 閘極絕緣膜，該通道區係由 成之量子細線所組成。 根據上面架構，該電晶體 成，其中該通道區係在垂直 展示著線性傳導。結果，致 合大量製造之高良率及高生 在一具體實施例中，一半 量子細線製造方法形成之量 來形成薄片之一第一絕緣膜 緣膜上形成之一第一電極； 第二電極，藉此當施加一電 極時，該量子細線射出光線 根據上面具體實施例，經 區 及 該 閘 極 區 之 間 之 第 — 絕 緣 接 閘 極 區 之 間 之 第 二 絕 緣 膜 之 區 係 由 利 用 本發 明 之 量 子 細 線 組 成 〇 子 細 線作 為 該 電 晶 體 之 浮 接 閘 積 被 降 低 且 注 入 至 浮 接 閘 極 '區 能 得 到 小 功 率 消 耗 高 密 憶 體 〇 源 極 區 、 一 汲 極 1¾ -位在 道 區 S 用 於 控 制 一 流 過 該 通 位 在 該 通 道 區 及 該 汲 極 區 間 之 本發 明 之 量 子 細 線 產 生 方 法 形 之 通 道 區 係 由 該 量 子 細 線 所 構 於 長 度 方 向 之 方 向 中 量 子 化 9 能 — 超 尚 速操 作 而 允 許 _ -* 適 產 力 之 電 晶 體 以 低 成 本 得 之 0 導 體 裝 置 包 括 • * 由 本發 明 之 子 細 線 利 用 插 入 該 量 子 細 線 及 — 第 二 絕 緣 膜 • 在 該 第 絕 及 在 該 第 二 絕 緣 膜 上 形 成 之 1論 壓 〇 橫 過 該 第 - 電 極 及 該 第 二 電 由 將 該 量 子 細 線 置 於 該 絕 緣 膜

451 303 五、發明說明（11) 部份之間且進一步置於該電極之間所產生之量子限制效 應，該量子細線具有一直接轉換型態帶結構^所以，經由 使一具有一電壓之隧道電流橫過兩電極而使電子注入該量 子細線，電子轉換發生於該量子細線中，引起光射出。如 此，即使具有一小注入電流，也能以一低成本得到具有高 良率及高產量之具有精確頻譜之優良高頻特性之高效率光 射出裝置。 在一具體實施例中，一半導體裝置，包括：由本發明之 量子細線製造方法所形成之一量子細線；及在該量子細線 上與該η型雜質區接觸所形成之一 ρ型雜質區，由此該量子 細線之兩雜質區之接面區域在施加一電壓橫過該η型雜質 區及該ρ型雜質區時射出光β 根據上面具艘實施例，一ρη接面係由該量子細線之η型 雜質區及ρ型雜質區所組成，其中由該量子限制效應來提 供該直接轉換型態帶結構。所以，經由將電歷施加至該11 型雜質區及該Ρ型雜質區，而發生電子與電洞在ρη接面部 伤重，釔Ρ 。如此，即使具有一小注入電流，也能以一低 成本得到具有尚良率及高產量之具有精確頻譜之優良高頻 特性之高效率光射出震置。 在-具體實施例中，—半導體裝置具有一由本發明之量 ::線3造方去所形成之量子細線，#中將該量子細線第 二區之受禁頻寬造的比位於該第一區兩邊之二第二區之受 寬小，且該第一區在施加一電壓橫過兩個第二區時射

五、發明說明（12) 根據上面具體實施例， 有一直接轉換型態帶結構 禁頻寬係比位於兩邊之第 電洞高效率再結合之雙異 電壓施加至位於該第一區 結合發生於第二區中，引 注入電流，也能以一低成 有精確頻譜之優良高頻特 換裝置" 圖式之簡單說明 本發明將因此後所給予 附圖而變得更徹底了解， 圖1A至1E是一基板之剖 線製造方法； 圖2A至2E是一基板之剖 細線製造方法； 圖3A至3C係展示一作為 記憶體圖； 圖4A至4C係展示異於圖 屬氧化物半導體場效電晶 圖5係展示異於圖3A-3C 之光射出裝置圖； 圖6A至6B係展示異於那 體裝置之光射出裝置及# 該量子細線因該量子限制效應具 。因為位於中心部份之第一區受 二區受禁頻寬小之事實，一電子 形結構被提供。所以，利用將一 兩邊之第二區，一電子電洞之再 起光射出。如此，即使具有一小 本得到具有高良率及高產量之具 性之高效率光射出裝置或光能轉 之詳細說明及僅藉圖示所給予之 且不受本發明所限，其中： 面圖’根據本發明展示一量子細 面圖，展示異於圖1A-1E之量子 本發明之半導體裝置之非揮發性 3A-3C之一用作半導體裝置之金 體（MOSFET)圖； 及圖4A-4C之一用作半導體裝置 些從圖3A-3C至圖5之一用作半導 裝置之帶狀結構圖； 麵

第17頁 451303 五、發明說明（13) 於形成那些從圖3A-3C至圖6A-6B之一 射出裝置之程序圖； 所示之光射出裝置之帶狀結構圓； 利用該傳統SOI基板之妙細線製造方 一利用傳統異向蝕刻之矽細線形成方 一利用傳統鈦矽化作用之矽細線形成 細說明 式所示之具體實施例細述於下。 明之量子細線製造方法之處理階段中 考圖1A至1E，首先，如圖u所示，利 積（CVD)法或雷同者在一矽基板31上 作為一具有膜厚度約〇·1 μιη之第一絕 圖7A至7E係展示用 用作半導韹裝置之光 圖8係展示圖7A-7E 圖9A至9E係展示一 法之方法圖； 圖10A至10F係展示 法之方法圖： 圖1 1 A至11 G係展示 方法之方法圖。 較佳具體實施例之詳 本發明將依據其圈 〈第一具體實施例〉 圏1A至1E是在本發 一基板之剖面圖。參 用氧化、化學氣相沉 形成一第一氧化膜32 緣膜。接著’利用光刻法形成一抗蝕圖案33。接著，利用 氫氟酸或雷同者使用抗蝕圖案33作為遮罩執行等向蝕刻， 結果在一抗敍圖案33a下之第一氧化膜32上形成一突出物 34 ° 接著’移除抗餘圖案33，且之後利用該第一氧化膜32作 為遮罩藉乾蝕刻之異向蝕刻來蝕刻該矽基板3 1。此例中， 該石夕基板31對1 : 1該第一氧化獏3 2之蝕刻選擇比值係製成 約1:1。如圖1B所示，藉著如上述設置該選擇比值，在該

ΙίΗ 第18頁 451303 五、發明說明（14) 突出物34下之矽基板31表面形成一矽突出部份35。 接著，如圖1C所示，形成一具有膜厚度約1 化膜36作為-第二絕緣膜，以便填滿在該⑦突出部份之間 之空間，並接著藉該化學機械法（CMP)或雷同者弄平該表 面。透過此CMP處理而得之矽基板31平坦表面上該第二氧 化膜36之膜厚度係需要儘可能地薄以改進平坦性且設置 至如0.1 βΠ!或更少。接著，僅在有開口之量子細線形成區 形成一抗蝕圖案37，並利用此抗蝕圖案37作為遮罩將該第 二氧化膜36作異向蝕刻，結果露出該矽突出部份％之頂部 35a 〇 接著’將整個基板置於挈效於一高真空CVI)裝置之反應 室中。接著’放掉該反應室内空氣直到得到一真空約 10_8T〇rr。之後，藉供應具有基板溫度設至約55'〇6(：至6〇() °C之珍院（SilU氣體或乙烷（S^He )氣體而執行控制，致 使該氣體之部份壓力變成l〇-2T〇rr或更低，製造一發細線 3 8 ’用以在該矽基板3 1之暴露部份（此後稱之為一矽暴露 部份）35a上蟲晶性成長^此例中，需要透過氧化自該碎基 板31中隔離遠ί夕細線38 ’所以，製造之石夕細線38係成長得 比該矽暴露部份3 5 a寬》此例中，該磊晶成長期間，該原 料氣體之部份壓力被設置至10_2T〇rr或更低。此阻止在該 絕緣薄膜整個表面上很快地開始膜成長而引起該矽量子細 線38以氣相選擇性地僅成長於該矽半導體暴露部份35a。 為了消除在磊晶性成長該矽細線3 8前蝕刻該矽半導艘暴 露部份35a之損毀，可接受在該矽半導體暴露部份3 5a表面

第19頁 451303 五、發明說明（15) 上形成一犧牲性氧化膜來執行適當時間之濕蝕刻^該反應 室之排空未限於1〇-8τ〇ΓΪ·，可允許變成不高於l〇-6Torr。 最後，如圈1E所示（圖1D中之擴大圖），執行氧化以形成 該矽細線38成為，第三氧化膜39，致使藉該第三氧化膜39 將該矽量子細線3 8從該矽基板31中隔離，結果形成該矽細 線38 » 如上述’在本具體實施例中，適時使用該一般膜形成技 術’光刻技術及蝕刻技術，在矽基板31上形成該矽突出部 份35後’形成該第二氧化膜36以填滿該矽突出部份35之間 之空間’且藉該CM P方法或雷同者弄平該表面□之後，將 該量子細線形成區之第二氧化膜36作異向蝕刻以露出該矽 突出部份35頂部35a。接著，該矽細線38被製造來在該矽 暴露部份3 5 a中磊晶性成長，且藉透過氧化形成之該第三 氡化膜39來將該矽細線3 8從該矽基板31中隔離。 所以’根據本具體實施例，可不在任何特定SOI基板或 雷同者而在傳統已使用之夺基板31上形成該碎細線38 β所 以，一量子細線可以低成本形成。在已形成該矽突出部份 3 5表面上該矽突出部份3 5間之空間被填滿具有在該該矽基 板31所形成之第二氧化膜36，並藉CMP弄平該表面β因 此，可弄平該矽細線38周圍。所以’當接著使用該矽細線 38形成單一電子裝置或一量子效應裝置時之接線等等可輕 易被製造。藉該第三氧化膜39從該矽基板31中隔離該;5夕細 線3 8。所以，該碎細線3 8底面邊係未與該硬基板31接觸， 致使該電子可被完全地限制。 4513 03 五、發明說明（16) 進一步，該矽細線3 8被製造來在該矽基板31矽突出部份 35所形成之矽暴露部份3 5a中磊晶性成.長，因此，可得到 一等效於矽基板31之結晶性。可藉一般膜形成技術，光刻 技術及蝕刻技術，形成矽暴露部份35a。所以，可形成該 矽細線3 8而未使用任何特定精製處理技術。也就是，根據 本具艘實施例’可提供一用於製造一量子細線之方法，其 致能生產成本之降低並具有一高良率及高產量，適用於大 量生產。 〈第二具體實施例〉 圖2A至2E是本具體實施例之量子細線製造方法之各處理 方法中一基板之剖面圖。在圖2A至2E，第一，如圖2A所 示，利用氧化法、CVD法或雷同者在一矽基板41上形成一 具有膜厚度約0. 1 之笫一氧化膜4 2作為一第一絕緣膜。 接著，利用光刻法形成一抗蝕圖案4 3，並使用此抗蝕圖案 43作為遮罩執行等向蝕刻，囷案化該第一氧化膜42。 接著，如圖2B所示’移除該抗蝕圖案43且之後使用該第 一氧化膜42作為一遮罩來執行結晶面異向蝕刻。該結晶面 異向蝕刻係如下之蝕刻。也就是，例如，使用氫氧化鉀水 溶液結晶作為蝕刻劑’接著，該蝕刻進展因該（11丨）面蝕 刻率係遠快於該（1 0 0 )面之餘刻率，該钱刻進展露出該 (1 1 1 )面。關於上述蝕刻劑，除了氫氧化鉀，可藉氫氧化 鈉’/谷液、聯氛溶液、ethylenediamine及bicatechol、添 銅氮氟化銨或雷同者之蝕刻劑得到相同效應，只要該蝕刻 劑能被用於異向蝕刻。雖使用一氧化膜42作為一遮罩原料

第21頁 451303 五、發明說明（17) 來姓刻該矽基板41，任何原料可被使用，例如，一氮化矽 膜’只要該原料在姓刻該矽時可阻止姓刻。 接著，如圖2C所示，移除該氧化膜42，且之後形成一具 有膜厚度約1私m之第二氧化膜45作為一第二絕緣膜，以便 填滿在該矽投射部份44之間之空間，並藉該CMP方法或雷 同者弄平該表面。透過此CMP處理而得之矽基板41平坦面 上該第二氧化膜45之膜厚度係需要儘可能地薄以改進平坦 性。例如，該膜厚度係設置至如〇.1 或更少。接著，僅 在有開口之量子細線形成區形成一抗蝕圖案46，並利用此 抗蝕圖案46作為遮罩將該第二氧化膜45作異向蝕刻，露出 該矽投射部份44之頂部44a。 接著’將整個基板置於等效於一高度真空CVD裝置之反 應室中。接著，放掉該反應室内空氣直到得到一真空約 l〇_8Torr。之後，藉供應具有基板溫度設至約550艺至600 °C之矽烷（SiH4)氣體或乙烷（Si2H6)氣體來執行控制，致使 該氣體之部份壓力變成1 0-2Torr或更低，製造一矽細線 47，用以在該矽基板41之暴露部份（此後稱之為一矽暴露 部份）44a上磊晶性成長。此例中，需要透過氧化自該矽 基板41中隔離該矽細線47，所以，製造之矽細線47係成長 得比該矽暴露部份44a寬。此例中，該磊晶成長期間，該 原料氣體之部份壓力被設置至10—2Torr或更低。此阻止在 該絕緣薄膜整個表面上很快地開始膜成長而引起該矽量子 細線47以氣相選擇性地僅成長於該矽半導體暴露部份 44a °

第22頁 4 513 0 3 五、發明說明（18) 為了消除在磊晶性成長該矽細線4 7前蝕刻該矽半導體暴 露部份44a之損毀，可接受在該矽半導體暴露部份4 4a表面 上形成一犧牲性氧化膜來執行適當時間之濕蝕刻。該反應 室之排空未限於1 〇 8Torr，可允許變成不高於1 〇-6ιΓογγ。 最後’如圖2Ε所示（囷2D中Β部份之擴大圖），執行氧化 以形成該矽細線47成為一第三氧化膜48，致使藉該第三氧 化膜48將該矽董子細線4 7從該矽基板41中隔離’結果形成 該矽細線47。

U 如上述，在本具體實施例中，適時使用該一般膜形成技 術’光刻技術及蝕刻技術，在一具有暴露在該矽基板4 1表 面之（1 11)面之三角剖面之矽投射部份44後，形成該第二 氧化膜45以填滿該矽投射部份44間之空間，且藉該CMP方 法或雷同者弄平該表面。之後，將該量子細線形成區之第 二氧化膜45作異向蝕刻以露出該矽投射部份44頂部並將該 頂部形成該矽暴露部份44a。接著，該矽細線47被製造來 在該梦暴露部份44a中蟲晶性成長，且藉透過氧化形成之 該第三氧化祺48來將該矽細線47從該矽基板41中隔離》 所以，根據本具體實施例，可不在任何特定SOI基板或 雷同者而在傳統已使用之矽基板41上形成該矽細線47 ^所 以，一量子細線可以低成本形成。在已形成該矽投射部份 44表面上該矽投射部份44間之空間被填滿具有在該該發基 板41所形成之第二氧化膜45，並藉CMP弄平該表面。因 此，可弄平該砍細線47周圍。所以’當接著使用該矽細線 47形成單一電子裝置或一量子效應裝置時之接線等等可輕

第23頁 451303 五、發明說明（19) 易被製造。藉該第三氧化膜48從該矽基板41中隔離該矽細 線47。所以，該量子細線47底面邊係未與該矽基板41接 觸，致使該電子可被完全地限制。 進一步，該矽細線4 7被製造來在該矽基板41矽投射部份 44所形成之矽暴露部份44a中磊晶性成長，因此，可得到 一等效於矽基板41之結晶性。可藉一般膜形成技術，光刻 技術及蝕刻技術，形成矽暴露部份44a。所以，可形成該 量子細線47而未使用任何特定精製處理技術。也就是，根 據本具體實施例，可提供一用於製造一量子細線之方法， 其致能生產成本之降低並具有一高良率及高產量，適用於 大量生產。 〈第三具體實施例〉 本發明係有關於藉該第一具體實施例或該第二具體實施 例來形成之一應用一量子細線之半導體裝置》圖34是一作 為上述半導體裝置之非揮發性記憶體（快閃電性可拭可程 式化唯讀記憶體（EEPR0M)或雷同者）平面園。圖38係圖3Α 中沿箭頭11 I Β - I I I Β指示線條所取之剖面圖。 如圖3 Α至3 Β所示，根據本非揮發性記憶體，被元件隔離 區52環繞之矩形區53係在一矽基板51上形成。接著，約在 該區53中心，根據該第一具體實施例或該第二具體實施例 (圖3A至3C係相關於該第一具體實施例），一毫微米大小之 量子細線55在約垂直於該區53長度方向之方向中形成。接 著，在該矽基板51上形成之第二及第三氧化膜（見圖1E)被 製造來用作一通道氧化臈54，而該量子細線55被製造來用

第24頁 451303 五、發明說明（20) 作一浮接閘極區。接著，一具有一膜厚度1〇 nm之控制閘 極絕緣膜56藉該CVD方法在隧道氧化膜54及該量子細線55 上形成。接著，在該控制閘極絕緣膜56上形成一閘極57， 之後’藉使用該閘極5 7作為一遮罩植入雜質離子而形成一 源極58及一汲極59。在該源極58及該汲極59之間形成一通 道區60。因而提供一非揮發性記憶體具有由該量子細線55 構成之位在該通道區60及該閘極57間之浮接閘極區之結 構β 〇 圖3C係沿圖3Α之箭頭I 11C - 111 C指示線條所取之剖面 圖。本具體實施例中，安排該量子細線55以致於約垂直橫 過圖3Α所示之源極58及汲極59。所以，藉使用該量子細線 5 5作為浮接閘極區。可降低累積於浮接閘極區之電荷β所 以’可提供一非揮發性記憶體，其具有非常小之功率消 耗、一超高密度及一大容量。 〇 也就是’根據本具體實施例，可由一般膜形成技術，光 刻技術及蝕刻技術*形成該矽量子細線5 5 »所以，可以低 成本提供一適合大量製造之高良率及高生產力之非揮發性 記憶體。注意，該量子細線55不限於矽而允許另一半導體 原料及另一金屬原料。 〈第四具體實施例〉 圖4Α是一用作前述半導體裝置之MOSFET平面圖。圖4Β係 沿圖4 Α箭頭I VB- IVΒ指示線條所取之剖面圖。圖4C係沿圖 4A箭頭IVC-IVC指示線條所取之刮面圖。 如圖4A-4C所示’在本MOSFET中，根據該第一具體實施

第25頁 451303 五、發明說明（21) 例或該第二具體實施例（围4A至4C係相關於該第一具體實 施例）在一矽基板61上形成一絕緣層（上述第二及第三氧化 膜）62及一量子細線63。接著，一具有一膜厚度30 ηπι之 閘極絕緣膜64藉該CVD方法在該絕緣層62及該量子細線63 上形成。接著，在該閘極絕緣膜64上形成一閘極65，藉使 用該閘極56作為一遮罩植入雜質離子，在該量子細線63形 成一源極區66及一沒極區67。此例中，在該量子細線63之 源極區6 6及該汲極區6 7之間形成一通道區6 8。 上述結構中，可藉一般膜形成技術，光刻技術及蝕刻技 術’形成一不大於10 nm厚度之量子細線63寬度》所以， 該通道區68可在該量子細線63之寬度方向量化，允許得到 線性傳導。也就是，根據本具體實施例，可以低成本提供 一適合大量製造之高良率及高生產力之超高速的5?^丁。 〈第五具體實施例〉 圖5展示用作半導體裝置之光射出裝置剖面圖β圖5所示 之光射出裝置中，根據該第一具體實施例或該第二具體實 施例（圖5係相關於該第一具體實施例）在一矽基板η上形 成一絕緣層（上述第二及第三氧化膜）72及具有一直徑不 大於10 rim之複數量子細線73 ^接著’ 一具有膜厚度3〇龍 之閘極絕緣膜74藉該CVD方法在該絕緣層72及該量子細線 成v。進一步，在該閘極絕緣膜74上形成一由氧化錫 銦（7〇)或雷同者形成之透明閘極75。 所以 •^述構中，各量子細線73具有一直徑不大於⑽， - -直接轉換型帶狀結構係由該量子限制效應來提

4 5 13 0 3 五、發明說明（22) 供。接著，藉施加一電壓橫過該閘極75及該矽基板71 一隧 道電流流動在該絕緣膜72及該閘極絕緣膜74之間。利用該 隧道電流，電子被注入該量子細線73，結果電子轉換發生 於該量子細線73，引起光射出。也就是，根據本具體實施 例，即使具有一小注入電流仍可得到一具有準確光譜之優 良高頻特性之高效率光射出裝置。 上例中’可藉一般膜形成技術，光刻技術及蝕刻技術， 形成該量子細線73。所以’可以低成本提供一適合大量製 造之高良率及高生產力之光射出裝置。 Ο 〈第六具體實施例〉

Cj 圖6A展示一用作上述半導體裝置之光射出裝置剖面圖。 在圖6A所示之光射出裝置中，根據該第一具體實施例或該 第一具想實施例（圖6A及6B係相關於該第一具體實施例）在 一矽基板81上形成一絕緣層（上述第二及第三氧化膜）82 及具有一直徑不大於幾十個毫微米之複數量子細線83。接 著，一具有臈厚度30 ηιη之閘極絕緣膜84藉該CVD方法在該 絕緣層82及該量子細線83上形成。進一步，藉一光阻遮罩 (未展示）將η型雜質離子植入部份之量子細線83而形成一η 型雜質區85。同樣地，藉著將ρ型雜質離子植入屬於該量 子細線83且係非η型雜質區85之區域來形成一ρ型雜質區 86 ° 上述結構中，該量子細線83之直徑係不大於幾十個毫微 米，所以，一直接轉換型帶狀結構係由該量子限制效應來 提供。接著，一ρη接面係形成於位在該η型雜質區85及該ρ

第27頁 451303 五、發明說明（23) ' - 型雜質區86之間之邊界區中。所以，一pn接面帶狀結構如 圖6B所示地形成°藉施加一電壓橫過該π型雜質區8 5及該p 型雜質區86。電子90電洞91之再結合發生於如箭頭⑻所 不^ρη接面區中，因而射出光87。注意圖6B中參考號⑽ 指示一傳導帶以及參考號89指示一原子價帶。 上例中’可藉一般骐形成技術，光刻技術及蝕刻技術， 由矽組成該量子細線83。所以，可以低成本提供一適合大 量製造之高良率及高生產力之光射出裝置。 〈第七具體實施例〉 〇 圈7A至？E係展示用於形成一用作上述半導體裝置之光射 出裝置之程序平面圖β參考圖7人至7£，第一，如圖了人所 示’一用於將一發基板自該第二氧化膜中露出之石夕暴 露部份102係如圖1C或圖2C所示，透過連接該第一具體實 施例或β亥第一具體實施例所述之方法來形成。此例中，屬 於基板101表面且非該矽暴露部份1〇2之部份係覆蓋一絕緣 層C上述第二氧化膜）^接著，該矽暴露部份1〇2係部份覆 蓋第一氮化膜1 0 3。 接著，如圖7Β所示，形成一矽細線1〇4，用以透過連接 s玄第一具體實施例或該第二具體實施例所述之量子細線成 長方法在屬於基板1 〇 1表面且非該矽暴露部份丨〇 2之部份中 成長。接著，如圖7C所示，移除該第一氮化膜1〇3，用以 露出屬於該矽暴露部份1 02且已經覆蓋第一氮化膜1〇3之部 份’而形成一第二氮化膜105，用以覆蓋該矽細線1〇4部 份。

第28頁 4 513 0 3 五、發明說明（24) 接著’如圖7D所示’形成一鍺化矽細線1〇6，用以使用 石夕娱：（SiH4)及鍺院（Ge^)作為原料氣體透過連接該第一具 體實施例或該第二具想實施例所述之量子細線成長方法在 屬於該矽暴露部份102且未覆蓋該第二氮化膜1〇5之部份令 成長。接著，如圖7E所示，移除該第二氮化膜1〇5，之 後’適當離子被植入該鍺化矽細線1〇6，一位於圓令該错 化矽細線106左手邊之矽細線i〇4a及一位於圖令該鍺化石夕 細線106右手邊之矽細線104b。因而得到此光射出裝置。 圖8展示具有上述結構之光射出裝置帶狀結構。具有一比 妙之帶隙小之上述鍺化矽具有一雙異形結構，其中一電子 113及一電洞114被集中在該鍺化矽細線丨〇6上。所以，箭 頭（H)所示之電子113與電洞114再結合係有效地受影馨， 因而射出光115。注意，圓8t參考號in指示一傳導帶以 及參考號11 2指示一原子價帶。 上例中’藉一般膜形成技術，光刻技術及蝕刻技術，由 矽或鍺化矽組成該矽細線104及該鍺化矽量子細線1〇6。所 以，可以低成本提供一適合大量製造之高良率及高生產力 之光射出裝置。 雖然該石夕基板在第一至第七具趙實施例中被用作一半導 體基板’該基板可由非矽之半導體原料所組成。雖用乙燒 (Si2H6)作為原料氣趙來形成*夕之量子細線，可接受使用石夕 烷（SiH4)、丙矽烷（Si3H8)、二氣矽烷（SiH2Cl2)及四氯化矽 (S i CI)中任一者》當該量子細線係由鍺組成時，使用錯 烷（GeH4)、乙鍺烷（Ge2He)及四氟化鍺（GeF4)中任一者作為

A 5 1 3 Q 3____ 五、發明說明（25) 一原料氣體是適當的。當該量子細線係由矽鍺組成時，使 用由矽烷（SiH4)、乙烷（Si2H6)、丙矽烷（si3H8)、二氣矽烷 (SilCi2)及四氣化矽（SiCl4)中任一者及由鍺烷（GeH4)、乙 鍺烷（GeaHe)及四氟化鍺（GeF4)中任一者所構成之混合氣體 作為一原料氣體是適當的。當該量子細線係由鋁組成時， 使用DMAH((CH3)2A1H)或雷同者作為一原料是適當的。 Ο 更進一步’該量子細線原料既未限於矽、鍺或矽鍺半導 體亦不限於鋁金屬〃未使用任何特定精製處理裝置而能形 成一傳導原料之超精製細線之本發明也可施用於一高密度 LS〖接線。具有一成為一量子效應裝置及一單一電子裝置 之基礎且根據本發明來製造之量子細線半導體裝置可被架 設在如一矽為基底之LSI之相同基板上。藉將此半導體裝 置施加至一光射出裝置或一光電轉換裝置，一電子電路及 一光通訊電路可彼此互相結合。 本發明作如此之描述，將明顯的能以許多方式作相同之 變化。這類變化不視為偏離本發明之精神及範圍，且對熟 知此項技藝之人士顯而易見之所有這類變化係包含在下列 申請專利範圍之範圍内。 Ο 參考圖號： 31、 41、51、61、71、81、101 :石夕基板 32、 42 :第一氧化膜 33 、 37 、43 、 46 :抗蝕圖案 35 :矽突出部份 35a、44a、1 02 :矽暴露部份

第30頁 451303 五、發明說明（26) 36、45:第二氧化膜 ， 38、 47、104 :矽細線 39、 48 :第三氧化膜 ’ _ 44 :矽投射部份 5 2 *元件隔離區 54 :隧道氧化膜 55、63、73、83 :量子細線 5 6 :控制閘極絕緣膜 57、65、75 :閘極 5 8、6 6 :源極區 Ο 5 9、6 7 _没極區 6 0、6 8 :通道區 62、72、82、84 :絕緣層 64、74 :閘極絕緣膜 85 : η型雜質區 86 : ρ型雜質區 103 :第一氮化膜 1 〇 5 :第二氮化膜 1 0 6 :鍺化矽細線 （j

第31頁

Claims (1)

1. 4 51 3 03 7月ιί>日修正 案號 89100R?n 六、申請專利範圍 1. 一種量子細線製造方法，包括： 一方法’用於在一半導體基板表面 媒’執行抗敍囷案化及將該第一絕緣膜 形成一姑刻遮罩； 方法’用於利用該蝕刻遮罩將該 結果在該半導體基板表面上形成 修正;^ 蝕刻 份； 上沉積一第一絕緣 作異向蝕刻，結果 半導體基板作異向 一半導體突出部 一方法，用於移除該蝕刻遮罩，藉 沉積一第二絕緣膜來填滿該半導體突出 絕緣膜表面； 一方法’用於形成一抗蝕圖案來覆 基板表面區域之區域，以及其中形成一 抗蚀圖案作為一遮罩將該第二絕緣膜作 二絕緣膜表面上露出該半導體突出部份 形成一半導體暴露部份； 一方法’用於移除該抗蝕圖案及之 部份蠢晶性成長一量子細線；以及 一方法’利用氧化該量子細線下面 基板中以絕緣方式隔離該量子細線》 2· 一種量子細線製造方法，包括： 一方法’用於在一半導體基板表面 膜’執行抗蝕囷案及將該第一絕緣膜作 成一蝕刻遮罩之方法； 一方法，用於利用該蝕刻遮罩將該 在該半導 部份及弄 蓋不屬於 量子細線 異向鞋刻 之頂部部 體基板上 平該第二 該半導體 ，利用該 及在該第 份，，结果 後在該半導體暴露 部份而自該半導體 沉積一第一絕緣 異向蝕刻，結果形 半導體基板作晶體

   2001.05.23.033 451303 案號 89100620 月 修正 六、申請專利範圍 面異向敍刻，結果在該 尖端之半導體投射部份 一方法，用於移除 沉積一第二絕緣膜來填 絕緣膜表面； 一方法，用於形成 基板表面之區域，以及 圊案作為一遮罩將該第 緣膜表面上露出該半導 一半導體暴露部 一方法，用 部份蠢晶性成長 一方法，利 基板令以一絕緣 3.如申請專利 用於悬晶性成長 將形成該半 以及放掉反應室 之高度真空；以 將一原料氣 之原料氣體部份 4 ·如申請專利 用於磊晶性成長 將形成該半 份； 於移除 一量子 用氧化 方式隔 範園第 該量子 導體暴 内空氣 及之後 體流入 之壓力 範圍第 該量子 導體暴 半導截基板表面上形成一具有銳角 該@刻遮罩’藉在該半導體基板上 滿該半導趙突出部份及弄平該第二 一抗#圖案來復蓋不屬於該半導體 其中形成一量子細線，利用該抗蝕 二絕緣膜作異向蝕刻及在該第二絕 趙投射部份之頂部部份，結果形成 該抗姓圊案及之後在該半導體暴露 細線；以及 該量子細線下面部份而自該半導醴 離該量子細線。 1項之量子細線製造方法，其中， 細線之方法’包括之步驟有： 露部份之半導體基板引進一反應室 致使該反應室具有不高於l〇-6Torr 該反應室以致於在不高於l〇_2Torr 下執行該量子細線之氣相成長。 2項之量子細線製造方法，其中， 細線之方法，包括之步驟有： 露部份之半導體基板引進一反應室

   O:\62\62217.ptc 第2頁 2001.05. 23. 034 ^-^89100620 451303 修正 ±_L· B 六、 申請專利範圍 以及放掉反應室内空氣致使該反應室具有不高於l〇-6T or r 之高度真空；以及之後 將一原料氣體流入該反應室以致於在不高於1 〇_2Torr 之原料氣想部份之壓力下執行該量子細線之氣相成長。 5. 如申請專利範圍第3項之量子細線製造方法，其中， 形成—梦細線作為該量子細線係利用矽烷（S i H4 )、乙矽烷 (Si2H6)、丙石夕烷（Si3H8)、二氣矽烷（SiH2Cl2)及四氣化矽 (S1CI4)中任一者作為一原料氣體β 6. 如申請專利範圍第4項之量子細線製造方法，其中， 形成一石夕細線作為該量子細線係利用矽烷（s i η4 )、乙矽烷 (Si2H6)、丙秒烷（Si3H8)、二氣矽烷（SiHzCl2)及四氣化矽 (SiCU)中任一者作為一原料氣體。 其中， 乙鍺烷 其中， 乙鍺烷 其中 7. 如申請專利範圍第3項之量子細線製造方法 形成一錯細線作為該量子細線係利用鍺烷（GeH4) (Ge2He)及^氟化鍺（GeF4)中任一者作為原料氣體 8. 如申請專利範圍第4項之量子細線製造方法 形成一錯細線作為該量子細線係利用鍺烷（G e & ) (GeaM及四氟化鍺（GeF4)中任一者作為原料氣體 9·如申請專利範圍第3項之量子細線製造方法穴， 形成一矽鍺細線作為該量子細線係利用一混合氣（立由 四乙Λ燒⑻2Ηδ)、丙碎燒、二氣石夕烧' 烧CGeA：)及四氟化錯（GeF j中任一者鍺虎（Geli4)乙錯 、U甲仕有所紕成作為一原料氣

   451303 -^-^100620 年 月 曰 —修正 六、申請專利範圍 專刊範圍第4項之量子細線製造方法，其中， 、'田線作為該量子細線係利用一 ， 石夕⑽iH4)、4心从）' 丙J :=我由 (SiH2C12)及四氣化矽（SiCl4)中任一者與鍺烷（GeH4)、乙鍺 炫（Ge2Hs)及四氣化錯（GeF4)中任一者所組成作為一原料氣 體。 11. 如申請專利範圍第3項之量子細線製造方法，其中， 利用一有機铭形成一銘細線作為該量子細線。 12. 如申請專利範圍第4項之量子細線製造方法，其中， 利用一有機銘形成一紹細線作為該量子細線。 13. —種半導體裝置，具有一源極區（58)、一汲極區 (59) 、一位於該源極區（58)及該汲極區（59)之間之通道區 (60) 、一用於控制通道電流流過該通道區（60)之閘極區 (57)、一位於該閘極區（57)及該通道區（60)之間之浮接閘 極區（55)、一位於該浮接閘極區（55)及該閘極區（57)之間 之第一絕緣膜（56)與一位於該通道區（60)及該浮接閘極區 (55)之間之第二絕緣膜（54)，其中’ 該浮接閘極區（5 5 )係由利用如申請專利範圍第1項之 量子細線製造方法形成之量子細線（55)來形成° 14. 一種半導體裝置，具有一源極區（58)、一汲極區 (59)、一位於該源極區（58)及該汲極區（59)之間之通道區 (6 0 )、一用於控制通道電流流過該通道區（6 0 )之閘極區 (57)、一位於該閘極區（57)及該通道區（60)之間之浮接閘 極區（55)、一位於該浮接問極區（55)及該閘極區（57)之間

   O:\62\622I7.ptc 第4頁 2001.05.23.036 451303 _案號89100620__年 月 日 你不 六、申請專利範圍 之第一絕缘膜（5 6 )與一位於該通道區（6 〇 )及該浮接閘極區 (55)之間之第二絕緣膜（54) ’其中， 該浮接閘極區（55)係由利用如申請專利範圍第2項之 量子細線製造方法形成之董子細線（55)來形成。 15. —種半導體裝置，具有一源極區（66)、一汲極區 (67)、一位於該源極區（66)及該没極區（67)之間之通道區 (6 8 )、一用於控制通道電流流過該通道區（6 8 )之閘極區 (6 5 )及一位於該通道區（6 8 )及該閘極區（6 5 )之間之閘極絕 緣膜（6 4 )，其中， 該通道區（68)係由利用如申請專利範圍第1項之量子細線 製造方法形成之量子細線（63)來形成。 16. —種半導體裝置’具有一源極區（66)、一汲極區 (67) 、一位於該源極區（66)及該汲極區（67)之間之通道巴 (68) 、一用於控制通道電流流過該通道區（68)之閘極區™ (65)及一位於該通道區（68)及該閘極區（65)之間之閉極絕 緣膜（64)，其中， 該通道區（68)係由利用如申請專利範圍第2項之量子細線 製造方法形成之量子細線（63)來形成。 17. —種半導體裝置’包括： 一由如申請專利範圍第1項之量子細線製造方法形成 之量子細線（73); 利用插入該量子細線來形成薄片之一第一絕緣膜（74)

   ；451 303 ^ -. _案號 89100620__年月日_1±L·___ I 六、申請專利範圍 I 在該第二絕緣膜（72)上形成之一第二電極（71)，藉此 | 當施加一電麼橫過該第一電極（75)及該第二電極（71) | 時’該量子細線射出光。 j is. —種半導體裝置，包括： ! 一由如申請專利範圍第2項之量子細線g造-方法形成 I 之量子細線（7 3) ; 利用插入該量子細線來形成薄片之一第一絕緣膜（74) 及一第二絕緣膜（72); 在該第一絕緣膜（74)上形成之一第一電極（75);及 在該第二絕緣膜（72)上形成之一第二電極（71)，藉此 當施加一電壓橫過該第一電極（75)及該第二電極（71) 時，該量子細線射出光。 19· 一種半導體裝置，包括： 一由如申請專利範圍第1項之量子細線製造方法形成 之量子細線（83); 一於該量子細線（83)之一部份中形成之一 η型雜質區 ! (85);及 一在該量子細線（83)上與該η型雜質區（85)接觸形成 之Ρ型雜質區（86)，藉此 該量子細線之兩雜質區（85、86)之一接面區域於施加 一電壓橫過該η型雜質區及該ρ型雜質區時射出光。 20· —種半導體裝置，具有如申請專利範圍第1項之量子 細線製造方法所形成之量子細線（1 04)，其中， 將該量子細線（104)第一區之一受禁頻寬（106)係製造

   O:\62\622i7.ptc 第 6 頁 2001.05.23.038 ! 4 51 3 03 ! _案號89100620_年月曰 修正_ | 六、申請專利範園 I 的比位於該第一區兩邊之二第二區（104a、104b)之受禁頻 ! 寬小，以及該第一區（106)於施加一電壓橫過兩個第二區 | (1 04a、1 04b)時射出光。

   O:\62\62217.ptc 第7頁 2001.05.23. 039