JPH05211162A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05211162A JPH05211162A JP30325092A JP30325092A JPH05211162A JP H05211162 A JPH05211162 A JP H05211162A JP 30325092 A JP30325092 A JP 30325092A JP 30325092 A JP30325092 A JP 30325092A JP H05211162 A JPH05211162 A JP H05211162A
- Authority
- JP
- Japan
- Prior art keywords
- concentration region
- film
- semiconductor substrate
- gate electrode
- phase growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１１上にゲート酸化膜１３とゲー
ト電極１５とを形成して減圧雰囲気中の化学気相成長法
により気相成長膜１７を形成する工程と、イオン注入法
により半導体基板と逆導電型のイオンを導入して高濃度
領域１９を形成する工程と、ゲート電極の側壁の気相成
長膜を除去して開口２３を形成しイオン注入法により半
導体基板と逆導電型のイオンを導入して低濃度領域２１
を形成する工程とを有する。 【効果】 開口の幅寸法により低濃度領域の長さを制御
しており、従来より低濃度領域の長さの制御性が向上す
る。このため、高性能な特性を有する半導体集積回路装
置が得られる。
ト電極１５とを形成して減圧雰囲気中の化学気相成長法
により気相成長膜１７を形成する工程と、イオン注入法
により半導体基板と逆導電型のイオンを導入して高濃度
領域１９を形成する工程と、ゲート電極の側壁の気相成
長膜を除去して開口２３を形成しイオン注入法により半
導体基板と逆導電型のイオンを導入して低濃度領域２１
を形成する工程とを有する。 【効果】 開口の幅寸法により低濃度領域の長さを制御
しており、従来より低濃度領域の長さの制御性が向上す
る。このため、高性能な特性を有する半導体集積回路装
置が得られる。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳトランジスタの製
造方法に関し、とくに高濃度領域と低濃度領域とを備え
る、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造をもつＭＯＳトランジスタの製造方法に
関する。
造方法に関し、とくに高濃度領域と低濃度領域とを備え
る、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造をもつＭＯＳトランジスタの製造方法に
関する。
【０００２】
【従来の技術】半導体集積回路装置の集積度を向上させ
るために、ＭＯＳトランジスタのチャネル長を短くする
と、ホットキャリアの注入現象が顕著になり、しきい値
電圧の変動を生じる。
るために、ＭＯＳトランジスタのチャネル長を短くする
と、ホットキャリアの注入現象が顕著になり、しきい値
電圧の変動を生じる。
【０００３】このためドレイン近傍での電界を緩和する
ことによって、このホットキャリアの発生を抑える手段
として、ＬＤＤ構造がある。
ことによって、このホットキャリアの発生を抑える手段
として、ＬＤＤ構造がある。
【０００４】このＬＤＤ構造は、高濃度領域と、この高
濃度領域よりチャネル領域側にこの高濃度領域より接合
深さが浅く、しかも不純物濃度が低い低濃度領域とを設
けている。
濃度領域よりチャネル領域側にこの高濃度領域より接合
深さが浅く、しかも不純物濃度が低い低濃度領域とを設
けている。
【０００５】このＬＤＤ構造は、ドレインを低濃度領域
と高濃度領域との二重構造にして、ドレインの空乏層を
チャネル領域のみならず、低濃度領域にも広げることに
よって、ドレイン近傍での電界を弱めるものである。
と高濃度領域との二重構造にして、ドレインの空乏層を
チャネル領域のみならず、低濃度領域にも広げることに
よって、ドレイン近傍での電界を弱めるものである。
【０００６】このＬＤＤ構造を有するＭＯＳトランジス
タの製造方法としては、たとえば特開昭５１―６８７７
６号公報に提案されている。この公報に記載の製造方法
を、図３を用いて説明する。図３は従来例におけるＬＤ
Ｄ構造を有するＭＯＳトランジスタの製造方法を工程順
に示す断面図である。
タの製造方法としては、たとえば特開昭５１―６８７７
６号公報に提案されている。この公報に記載の製造方法
を、図３を用いて説明する。図３は従来例におけるＬＤ
Ｄ構造を有するＭＯＳトランジスタの製造方法を工程順
に示す断面図である。
【０００７】まず図３（ａ）に示すように、半導体基板
１１にゲート酸化膜１３とゲート電極１５とを形成す
る。その後、ゲート電極１５の整合した領域の半導体基
板１１に、この半導体基板１１と逆導電型の不純物を導
入して低濃度領域２１を形成する。
１１にゲート酸化膜１３とゲート電極１５とを形成す
る。その後、ゲート電極１５の整合した領域の半導体基
板１１に、この半導体基板１１と逆導電型の不純物を導
入して低濃度領域２１を形成する。
【０００８】つぎに図３（ｂ）に示すように、化学気相
成長法により、全面に絶縁膜２９を形成する。
成長法により、全面に絶縁膜２９を形成する。
【０００９】つぎに図３（ｃ）に示すように、絶縁膜２
９の異方性イオンエッチングを行って、ゲート電極１５
の側壁領域に、絶縁膜２９からなるサイドウォール３１
を形成する。その後、ゲート電極１５とサイドウォール
３１との整合した領域の半導体基板１１に、この半導体
基板１１と逆導電型の不純物を導入して高濃度領域１９
を形成する。
９の異方性イオンエッチングを行って、ゲート電極１５
の側壁領域に、絶縁膜２９からなるサイドウォール３１
を形成する。その後、ゲート電極１５とサイドウォール
３１との整合した領域の半導体基板１１に、この半導体
基板１１と逆導電型の不純物を導入して高濃度領域１９
を形成する。
【００１０】この結果、ドレイン２５とソース２７と
に、それぞれ低濃度領域２１と高濃度領域１９とを備え
る、ＬＤＤ構造のＭＯＳトランジスタを形成する。
に、それぞれ低濃度領域２１と高濃度領域１９とを備え
る、ＬＤＤ構造のＭＯＳトランジスタを形成する。
【００１１】
【発明が解決しようとする課題】図３を用いて説明した
従来のＬＤＤ構造を有するＭＯＳトランジスタの製造方
法においては、高濃度領域１９を形成するためのサイド
ウォール３１の形成は、絶縁膜２９を異方性イオンエッ
チングすることにより形成している。
従来のＬＤＤ構造を有するＭＯＳトランジスタの製造方
法においては、高濃度領域１９を形成するためのサイド
ウォール３１の形成は、絶縁膜２９を異方性イオンエッ
チングすることにより形成している。
【００１２】このため、サイドウォール幅寸法３１ａ
が、１枚の半導体基板内や、複数の半導体基板間で変動
する。ここでサイドウォール幅寸法３１ａとは、図３
（ｃ）の断面図で、ゲート電極１５端部からサイドウォ
ール３１端部までの距離のことである。この結果、サイ
ドウォール幅寸法３１ａで規定される低濃度領域２１の
長さ寸法が変動することになり、半導体集積回路装置の
特性が変動する。
が、１枚の半導体基板内や、複数の半導体基板間で変動
する。ここでサイドウォール幅寸法３１ａとは、図３
（ｃ）の断面図で、ゲート電極１５端部からサイドウォ
ール３１端部までの距離のことである。この結果、サイ
ドウォール幅寸法３１ａで規定される低濃度領域２１の
長さ寸法が変動することになり、半導体集積回路装置の
特性が変動する。
【００１３】本発明の目的は、上記課題を解決して、半
導体集積回路装置の特性が変動することがないＬＤＤ構
造を有するＭＯＳトランジスタの製造方法を提供するこ
とにある。
導体集積回路装置の特性が変動することがないＬＤＤ構
造を有するＭＯＳトランジスタの製造方法を提供するこ
とにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体装置の製造方法は、下記記載
の製造工程を採用する。
に、本発明における半導体装置の製造方法は、下記記載
の製造工程を採用する。
【００１５】本発明における半導体装置の製造方法は、
半導体基板上にゲート酸化膜とゲート電極とを形成し、
全面に減圧雰囲気での化学気相成長法により気相成長膜
を形成する工程と、イオン注入法により半導体基板と逆
導電型の不純物を導入して高濃度領域を形成する工程
と、ゲート電極の側壁の気相成長膜を除去して開口を形
成し、イオン注入法により半導体基板と逆導電型の不純
物を導入して低濃度領域を形成する工程とを有する。
半導体基板上にゲート酸化膜とゲート電極とを形成し、
全面に減圧雰囲気での化学気相成長法により気相成長膜
を形成する工程と、イオン注入法により半導体基板と逆
導電型の不純物を導入して高濃度領域を形成する工程
と、ゲート電極の側壁の気相成長膜を除去して開口を形
成し、イオン注入法により半導体基板と逆導電型の不純
物を導入して低濃度領域を形成する工程とを有する。
【００１６】本発明における半導体装置の製造方法は、
半導体基板上にゲート酸化膜とゲート電極とを形成し、
全面に減圧雰囲気での化学気相成長法により気相成長膜
を形成し、イオン注入法により半導体基板と逆導電型の
不純物を導入して高濃度領域を形成し、表面がほぼ平坦
な塗布膜を形成する工程と、気相成長膜の一部が露出す
るまで塗布膜をエッチングする工程と、ゲート電極の側
壁の気相成長膜を除去して開口を形成し、イオン注入法
により半導体基板と逆導電型の不純物を導入して低濃度
領域を形成する工程とを有する。
半導体基板上にゲート酸化膜とゲート電極とを形成し、
全面に減圧雰囲気での化学気相成長法により気相成長膜
を形成し、イオン注入法により半導体基板と逆導電型の
不純物を導入して高濃度領域を形成し、表面がほぼ平坦
な塗布膜を形成する工程と、気相成長膜の一部が露出す
るまで塗布膜をエッチングする工程と、ゲート電極の側
壁の気相成長膜を除去して開口を形成し、イオン注入法
により半導体基板と逆導電型の不純物を導入して低濃度
領域を形成する工程とを有する。
【００１７】
【実施例】以下図面を用いて本発明におけるＬＤＤ構造
を有するＭＯＳトランジスタの製造方法を説明する。図
１は本発明の半導体装置の製造方法を工程順に示す断面
図である。
を有するＭＯＳトランジスタの製造方法を説明する。図
１は本発明の半導体装置の製造方法を工程順に示す断面
図である。
【００１８】まず図１（ａ）に示すように、不純物濃度
が２×１０15ａｔｏｍｓ／ｃｍ3 程度の低不純物濃度を
有し、導電型がＰ型の半導体基板１１に、熱酸化処理を
行い厚さ２５ｎｍのゲート酸化膜１３を形成する。
が２×１０15ａｔｏｍｓ／ｃｍ3 程度の低不純物濃度を
有し、導電型がＰ型の半導体基板１１に、熱酸化処理を
行い厚さ２５ｎｍのゲート酸化膜１３を形成する。
【００１９】その後、モノシランを反応ガスとする化学
気相成長法により、膜厚４００ｎｍの多結晶シリコン膜
を形成する。
気相成長法により、膜厚４００ｎｍの多結晶シリコン膜
を形成する。
【００２０】その後、この多結晶シリコン膜上に感光性
樹脂（図示せず）を回転塗布法により形成し、所定のホ
トマスクを用いて露光し、現像を行うことにより、パタ
ーニングした感光性樹脂（図示せず）を形成する。
樹脂（図示せず）を回転塗布法により形成し、所定のホ
トマスクを用いて露光し、現像を行うことにより、パタ
ーニングした感光性樹脂（図示せず）を形成する。
【００２１】その後、このパターニングした感光性樹脂
をエッチングマスクとして、多結晶シリコン膜を、六フ
ッ化イオウを反応ガスとした異方性イオンエッチングに
よりエッチングして、多結晶シリコン膜からなるゲート
電極１５を形成する。
をエッチングマスクとして、多結晶シリコン膜を、六フ
ッ化イオウを反応ガスとした異方性イオンエッチングに
よりエッチングして、多結晶シリコン膜からなるゲート
電極１５を形成する。
【００２２】その後、減圧雰囲気中の化学気相成長法、
たとえばプラズマ化学気相成長法によって、気相成長膜
１７として、膜厚が４００ｎｍの窒化シリコン膜を全面
に形成する。この窒化シリコン膜からなる気相成長膜１
７を化学気相成長法で形成するときの反応ガスとして
は、アンモニアとジクロルシランとを用いる。
たとえばプラズマ化学気相成長法によって、気相成長膜
１７として、膜厚が４００ｎｍの窒化シリコン膜を全面
に形成する。この窒化シリコン膜からなる気相成長膜１
７を化学気相成長法で形成するときの反応ガスとして
は、アンモニアとジクロルシランとを用いる。
【００２３】つぎに図１（ｂ）に示すように、イオン注
入法によりＮ型の不純物として、たとえばリンを４×１
０15ａｔｏｍｓ／ｃｍ2 のイオン注入量で半導体基板１
１に導入して、高濃度領域１９を形成する。
入法によりＮ型の不純物として、たとえばリンを４×１
０15ａｔｏｍｓ／ｃｍ2 のイオン注入量で半導体基板１
１に導入して、高濃度領域１９を形成する。
【００２４】つぎに図１（ｃ）に示すように、窒化シリ
コン膜からなる気相成長膜１７をエッチングマスクなし
にエッチングすることによって、ゲート電極１５の側壁
に開口２３を形成する。
コン膜からなる気相成長膜１７をエッチングマスクなし
にエッチングすることによって、ゲート電極１５の側壁
に開口２３を形成する。
【００２５】この気相成長膜１７のエッチングは、反応
性イオンエッチング装置を用い、反応ガスとして六フッ
化イオウとヘリウムと三フッ化メタンとの混合ガスを用
いて行う。
性イオンエッチング装置を用い、反応ガスとして六フッ
化イオウとヘリウムと三フッ化メタンとの混合ガスを用
いて行う。
【００２６】上記エッチング条件で気相成長膜１７をエ
ッチングすると、気相成長膜１７の平面部１７ａと側壁
部１７ｂとでエッチング速度が大きく異なり、側壁部１
７ｂのほうが平面部１７ａに比較して１０倍以上エッチ
ング速度が速い。
ッチングすると、気相成長膜１７の平面部１７ａと側壁
部１７ｂとでエッチング速度が大きく異なり、側壁部１
７ｂのほうが平面部１７ａに比較して１０倍以上エッチ
ング速度が速い。
【００２７】この結果、気相成長膜１７の側壁部１７ｂ
のみがエッチング除去されて、開口２３を形成すること
ができる。
のみがエッチング除去されて、開口２３を形成すること
ができる。
【００２８】この気相成長膜１７が側壁部１７ｂと平面
部１７ａとでエッチング速度が大きく異なる現象は、以
下に記載する理由による。
部１７ａとでエッチング速度が大きく異なる現象は、以
下に記載する理由による。
【００２９】すなわち減圧雰囲気中での化学気相成長法
においては、被膜堆積に関与する活性種が、一定方向か
ら半導体基板１１に到達する。このため、平面部１７ａ
と側壁部１７ｂとでは、気相成長膜１７の被膜堆積機構
に違いが生じ、平面部１７ａと側壁部１７ｂとでエッチ
ング速度が異なる。
においては、被膜堆積に関与する活性種が、一定方向か
ら半導体基板１１に到達する。このため、平面部１７ａ
と側壁部１７ｂとでは、気相成長膜１７の被膜堆積機構
に違いが生じ、平面部１７ａと側壁部１７ｂとでエッチ
ング速度が異なる。
【００３０】その後、イオン注入法によりＮ型の不純物
としてたとえば砒素を、イオン注入量が２×１０13ａｔ
ｏｍｓ／ｃｍ2 の条件で、開口２３内の半導体基板１１
に導入して、低濃度領域２１を形成する。
としてたとえば砒素を、イオン注入量が２×１０13ａｔ
ｏｍｓ／ｃｍ2 の条件で、開口２３内の半導体基板１１
に導入して、低濃度領域２１を形成する。
【００３１】なお開口２３の開口寸法は、気相成長膜１
７の膜厚で制御することができる。すなわち、本発明に
おいては、開口２３の開口寸法により低濃度領域２１の
長さ寸法を制御している。したがって、異方性イオンエ
ッチングにより、サイドウォールを形成し、このサイド
ウォール幅寸法を制御することによって、低濃度領域２
１の長さを制御する従来例よりも、低濃度領域２１の長
さ寸法の制御性は向上する。
７の膜厚で制御することができる。すなわち、本発明に
おいては、開口２３の開口寸法により低濃度領域２１の
長さ寸法を制御している。したがって、異方性イオンエ
ッチングにより、サイドウォールを形成し、このサイド
ウォール幅寸法を制御することによって、低濃度領域２
１の長さを制御する従来例よりも、低濃度領域２１の長
さ寸法の制御性は向上する。
【００３２】この結果、ドレイン２５とソース２７とに
低濃度領域２１と高濃度領域１９とを備えるＬＤＤ構造
のＭＯＳトランジスタを形成することができる。
低濃度領域２１と高濃度領域１９とを備えるＬＤＤ構造
のＭＯＳトランジスタを形成することができる。
【００３３】その後は、気相成長膜１７を除去し、層間
絶縁膜を化学気相成長法によって形成し、この層間絶縁
膜に接続穴を形成し、さらに配線を形成して、半導体集
積回路装置が完成する。
絶縁膜を化学気相成長法によって形成し、この層間絶縁
膜に接続穴を形成し、さらに配線を形成して、半導体集
積回路装置が完成する。
【００３４】つぎに図２を用いて、本発明の他の実施例
におけるＬＤＤ構造を有するＭＯＳトランジスタの製造
方法を説明する。図２は本発明の第２の実施例における
半導体装置の製造方法を工程順に示す断面図である。
におけるＬＤＤ構造を有するＭＯＳトランジスタの製造
方法を説明する。図２は本発明の第２の実施例における
半導体装置の製造方法を工程順に示す断面図である。
【００３５】図２（ａ）に示すように、図１を用いて説
明した方法と同じ製造方法により、ゲート酸化膜１３と
ゲート電極１５とを形成し、さらに気相成長膜１７を形
成する。その後、高濃度領域１９をイオン注入法により
形成する。
明した方法と同じ製造方法により、ゲート酸化膜１３と
ゲート電極１５とを形成し、さらに気相成長膜１７を形
成する。その後、高濃度領域１９をイオン注入法により
形成する。
【００３６】その後、全面にポリメチルメタアクリレー
トを回転塗布法により形成し、表面がほぼ平坦なポリメ
チルメタアクリレートからなる塗布膜４１を形成する。
トを回転塗布法により形成し、表面がほぼ平坦なポリメ
チルメタアクリレートからなる塗布膜４１を形成する。
【００３７】つぎに図２（ｂ）に示すように、酸素を反
応ガスとして用いる異方性イオンエッチングにより、気
相成長膜１７の一部が露出するまで、塗布膜１９をエッ
チングする。
応ガスとして用いる異方性イオンエッチングにより、気
相成長膜１７の一部が露出するまで、塗布膜１９をエッ
チングする。
【００３８】つぎに図２（ｃ）に示すように、窒化シリ
コン膜からなる気相成長膜１７を、反応性イオンエッチ
ング装置を用い、六フッ化イオウとヘリウムと三フッ化
メタンとの混合ガスを用いてエッチングする。
コン膜からなる気相成長膜１７を、反応性イオンエッチ
ング装置を用い、六フッ化イオウとヘリウムと三フッ化
メタンとの混合ガスを用いてエッチングする。
【００３９】その結果、気相成長膜１７の平面部と側壁
部とのエッチング速度の差と塗布膜４１とを利用して、
ゲート電極１５の側壁に開口２３を形成する。
部とのエッチング速度の差と塗布膜４１とを利用して、
ゲート電極１５の側壁に開口２３を形成する。
【００４０】その後、イオン注入処理を行い、低濃度領
域２１を形成する。低濃度領域２１の長さ寸法は、気相
成長膜１７の膜厚で制御している。
域２１を形成する。低濃度領域２１の長さ寸法は、気相
成長膜１７の膜厚で制御している。
【００４１】その後は、塗布膜４１と気相成長膜１７と
を除去し、層間絶縁膜を形成し、この層間絶縁膜に接続
穴を形成し、さらに配線を形成して、半導体集積回路装
置が完成する。
を除去し、層間絶縁膜を形成し、この層間絶縁膜に接続
穴を形成し、さらに配線を形成して、半導体集積回路装
置が完成する。
【００４２】この図２を用いて説明した、本発明の半導
体装置の製造方法の第２の実施例においては、塗布膜４
１を設けているので、塗布膜４１と気相成長膜１７との
エッチング速度の差を利用して、ゲート電極１５の側壁
に開口２３を確実に形成することができる。
体装置の製造方法の第２の実施例においては、塗布膜４
１を設けているので、塗布膜４１と気相成長膜１７との
エッチング速度の差を利用して、ゲート電極１５の側壁
に開口２３を確実に形成することができる。
【００４３】なお塗布膜４１としては、ポリメチルメタ
アクリレート以外にも、その他の有機高分子材料や、感
光性樹脂や、塗布ガラス膜など表面がほぼ平坦な形状に
形成することができる材料であれば、塗布膜４１として
適用可能である。
アクリレート以外にも、その他の有機高分子材料や、感
光性樹脂や、塗布ガラス膜など表面がほぼ平坦な形状に
形成することができる材料であれば、塗布膜４１として
適用可能である。
【００４４】さらに以上の説明においては、気相成長膜
１７としては、窒化シリコン膜を用いる実施例で説明し
たが、減圧雰囲気中の化学気相成長法で形成した酸化シ
リコン膜も適用できる。
１７としては、窒化シリコン膜を用いる実施例で説明し
たが、減圧雰囲気中の化学気相成長法で形成した酸化シ
リコン膜も適用できる。
【００４５】さらに気相成長膜１７をエッチングして、
ゲート電極１５の側壁に開口２３を形成するエッチング
としては、反応性イオンエッチング装置を用いるドライ
エッチングで説明したが、ウェットエッチングでも気相
成長膜１７をエッチングして開口２３を形成することが
できる。
ゲート電極１５の側壁に開口２３を形成するエッチング
としては、反応性イオンエッチング装置を用いるドライ
エッチングで説明したが、ウェットエッチングでも気相
成長膜１７をエッチングして開口２３を形成することが
できる。
【００４６】たとえば窒化シリコン膜からなる気相成長
膜１７のウェットエッチングは、リン酸を用いて行い、
酸化シリコン膜からなる気相成長膜１７のウェットエッ
チングは、フッ酸系のエッチング液を用いて行う。気相
成長膜１７のエッチングは、ウェットエッチングで行う
ほうが半導体基板１１に損傷が発生しない。
膜１７のウェットエッチングは、リン酸を用いて行い、
酸化シリコン膜からなる気相成長膜１７のウェットエッ
チングは、フッ酸系のエッチング液を用いて行う。気相
成長膜１７のエッチングは、ウェットエッチングで行う
ほうが半導体基板１１に損傷が発生しない。
【００４７】
【発明の効果】以上の説明で明らかなように、気相成長
膜の平面部と側壁部とのエッチング速度の差を利用し
て、低濃度領域を形成する本発明の製造方法において
は、低濃度領域の長さ寸法の変動はほとんど発生しない
ＬＤＤ構造を有するＭＯＳトランジスタを形成すること
ができる。したがって、半導体集積回路装置の特性は安
定して、高性能な特性を有する半導体集積回路装置が得
られる。
膜の平面部と側壁部とのエッチング速度の差を利用し
て、低濃度領域を形成する本発明の製造方法において
は、低濃度領域の長さ寸法の変動はほとんど発生しない
ＬＤＤ構造を有するＭＯＳトランジスタを形成すること
ができる。したがって、半導体集積回路装置の特性は安
定して、高性能な特性を有する半導体集積回路装置が得
られる。
【図１】本発明における半導体装置の製造方法を工程順
に示す断面図である。
に示す断面図である。
【図２】本発明の他の実施例における半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図３】従来例における半導体装置の製造方法を工程順
に示す断面図である。
に示す断面図である。
１１ 半導体基板 １５ ゲート電極 １７ 気相成長膜 １９ 高濃度領域 ２１ 低濃度領域 ２３ 開口 ４１ 塗布膜
Claims (2)
- 【請求項１】 すくなくともドレインに高濃度領域と低
濃度領域とを有するＭＯＳトランジスタの製造方法にお
いて、半導体基板上にゲート酸化膜とゲート電極とを形
成し、全面に減圧雰囲気での化学気相成長法により気相
成長膜を形成する工程と、イオン注入法により半導体基
板と逆導電型の不純物を導入して高濃度領域を形成する
工程と、ゲート電極の側壁の気相成長膜を除去して開口
を形成し、イオン注入法により半導体基板と逆導電型の
不純物を導入して低濃度領域を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 すくなくともドレインに高濃度領域と低
濃度領域とを有するＭＯＳトランジスタの製造方法にお
いて、半導体基板上にゲート酸化膜とゲート電極とを形
成し、全面に減圧雰囲気での化学気相成長法により気相
成長膜を形成し、イオン注入法により半導体基板と逆導
電型の不純物を導入して高濃度領域を形成し、さらに表
面がほぼ平坦な塗布膜を形成する工程と、気相成長膜の
一部が露出するまで塗布膜をエッチングする工程と、ゲ
ート電極の側壁の気相成長膜を除去して開口を形成し、
イオン注入法により半導体基板と逆導電型の不純物を導
入して低濃度領域を形成する工程とを有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30325092A JP3179216B2 (ja) | 1991-11-01 | 1992-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31309691 | 1991-11-01 | ||
| JP3-313096 | 1991-11-01 | ||
| JP30325092A JP3179216B2 (ja) | 1991-11-01 | 1992-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211162A true JPH05211162A (ja) | 1993-08-20 |
| JP3179216B2 JP3179216B2 (ja) | 2001-06-25 |
Family
ID=26563463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30325092A Expired - Fee Related JP3179216B2 (ja) | 1991-11-01 | 1992-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3179216B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129632A (ja) * | 2003-10-22 | 2005-05-19 | National Institute Of Advanced Industrial & Technology | Ｍｏｓｆｅｔ型半導体装置の製造方法 |
-
1992
- 1992-10-16 JP JP30325092A patent/JP3179216B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129632A (ja) * | 2003-10-22 | 2005-05-19 | National Institute Of Advanced Industrial & Technology | Ｍｏｓｆｅｔ型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3179216B2 (ja) | 2001-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0036573A2 (en) | Method for making a polysilicon conductor structure | |
| US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
| KR20040012909A (ko) | 원자 산소 산화를 채용하여 게이트 활성화를 향상시키는방법 | |
| CN111370306A (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| US20100308382A1 (en) | Semiconductor structures and methods for reducing silicon oxide undercuts in a semiconductor substrate | |
| JP3098942B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| JPH0831602B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| KR20050070932A (ko) | 반도체 소자 제조방법 | |
| US20110001197A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP3179216B2 (ja) | 半導体装置の製造方法 | |
| CN111613584A (zh) | 一种半导体器件及其制造方法 | |
| JPH05243262A (ja) | 半導体装置の製造方法 | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| JPH0298142A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
| JP2005085777A (ja) | 半導体微細構造の製造方法および半導体デバイス | |
| KR100540339B1 (ko) | 반도체 제조 공정에 있어서의 게이트 구조 형성 방법 | |
| KR100689677B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH03153045A (ja) | 半導体装置の製造方法 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR0186186B1 (ko) | 반도체소자의 제조방법 | |
| KR100233280B1 (ko) | 미세한 크기의 전계효과 트랜지스터 제조방법 | |
| KR20020008535A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |