TWI251879B - Method for forming quantum dot - Google Patents

Description

1251879 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明） ‘ (一） 發明領域： - 本發明係關於一種用以製造半導體元件之方法；而且尤 . 其是一種形成量子點之方法。 _ (二） 先前技術： 根據因半導體元件積體程度的進步所造成之電流尺度縮 小的趨勢，存在在通道區之中的電子總數也會減少幾十個 電子。 鲁 當用於驅動半導體元件所需之電子數減少時，在那些用 以驅動半導體元件之電子當中，對應統計上的錯誤之電子 百分比反而會增加。此增加之電子百分比會嚴重衝擊半導 體元件的可靠度。因此，明顯需要發展一種能夠精確控制 單一電子之新結構半導體元件。 最近提出之用以克服上述限制的單電子電晶體，能夠控 制單一電子及即使以非常低的電壓都能驅動之半導體元件 0 換言之，當每一個典型的金氧半場效電晶體（MOSFET) 和單電子電晶體執行相同的演算時，Μ 0 S F E T約需要1 0 0 0 到2 0 0 0 0個電子。但是，單電子電晶體只需要約1到幾個 電子，因此可以減少功率消耗4倍，而且還導致省電和 。 高積體性之效果。 _ 第1圖爲根據習知技術之單電子電晶體的橫截面圖。 參考第 1圖，在由矽或 Ge-As構成之半導體基板上， 1251879 依序沈積第一絕緣層1 2 A和第二絕緣層1 2 B。在第一絕緣 層1 2 A和第二絕緣層1 2 B之間，形成一些量子點。在此 ，第一絕緣層1 2 A係穿透氧化物，而第二絕緣層1 2 B爲 控制氧化物。 其次，在第二絕緣層 1 2 B之上，形成閘極電極 1 4。在 閘極電極1 4兩端的半導體基板1 1之中，形成源極區1 5 和汲極區1 6。 爲了建構單電子電晶體，在對應閘極電極 1 4之第一絕 緣層12A，要均勻地形成尺寸只有幾個奈米之微化量子點 是很重要的。 目前已有幾個形成量子點之傳統方法提出。量子點可以 藉由使用下列幾項步驟所達成之聚結現象形成：在氧化物 層之間的上方，沈積矽鍺或薄金屬層；成長氧化物層；及 將成長的氧化物層施以熱處理。也可以使用微影製程，直 接形成量子點，或是另一種在能帶之間之能隙中形成電性 量子點之方法。但是，尙未有同時滿足可靠性和量產之量 子點的形成方法提出。 此外，因爲透過傳統方法所形成之量子點主要是形成多 晶矽，所以會限制半導體元件特性的改善。 (三）發明內容： 由下面相關附圖之優選實施例的說明，本發明上述及其 他的目的和特徵將會變得很明顯。 因此，本發明之目的係要提供一種可以形成具有單晶， 且又同時可以滿足可靠性和量產之量子點的方法。 1251879 根據本發明之方向，本發明提供一種用以形成量子點之 方法，其包含下列步驟：在半導體基板上，形成第一絕緣 層；藉由蝕刻第一絕緣層，形成曝露半導體基板之開口； 在開口之中和在鄰近開口的第一絕緣層之上，形成單晶半 導體層；及藉由移除在開口之中之單晶半導體層和部分在 鄰近開口的第一絕緣層之上之單晶層，在鄰近開口的第一 絕緣層之上形成量子點。 根據本發明之另一方向，本發明還提供另一種用以形成 量子點之方法，其包含下列步驟：在基板上形成一附層； 藉由蝕刻附層，形成曝露基板之開口；在開口之中和在鄰 近開口的附層之上，形成導電層；及藉由保留在鄰近開口 的附層之上之部分導電層，形成量子點。‘ (四）實施方式： 第 2 A圖到第 2 F圖爲根據本發明優選實施例之量子點 形成方法的橫截面圖。 參考第 2 A圖，經由氧化製程或沈積製程，在半導體基 板2 1上形成第一絕緣層2 2。此時，第一絕緣層2 2係氧 化矽或氮化矽，而半導體基板 2 1係除了矽層之外還包含 矽之半導體層。 其次，在第一絕緣層 2 2之上，塗佈一感光膜，經由曝 光製程和顯影製程製作成圖案，以形成第一遮罩 2 3。之 後，使用第一遮罩2 3當作蝕刻遮罩，將第一絕緣層2 2施 以乾式蝕刻處理，以形成曝露基板 2 1之第一開口 2 4 A。 此處，第一開口 24A係後續成長單晶矽層之位置。尤其 1251879 長單晶矽 在移除第 開口 2 4 A f 2 2所形 開口 24 A 丨2 4 A以 蝕刻之殘 板 2 1的 ，移除殘 由烘烤製 開口 2 4 A ® 稱 S E G ) 晶矽層2 5 厚度範圍 S E G技術 長，所以 一絕緣層 而且經由 ，曝露在第一開口 2 4 A之中的基板2 1係當作成 層之種子層。 參考第2B圖，移除第一遮罩23。第3A圖爲 一遮罩 23之後，形成在基板（未圖示）上之第一 和第一絕緣層2 2的平面圖。藉由蝕刻第一絕緣Λ 成之第一開口 2 4 Α具有方形之形狀。但是，第一 也可以具有圓形或十字形之形狀。若干第一開C 固定間距彼此相鄰。 同時，在第一開口 24A的側面和下面，還有 留物（未圖示）。此外，由於鈾刻製程，其會在基 表面上造成晶格缺陷。 採用熱處理，以在氫氣氣氛中或在真空狀態下 留物和晶格缺陷。此種熱處理稱爲烘烤製程。經 程，該烘烤製程也可以同時移除形成曝露在第一 中之基板2 1上的天然氧化物。 參考第2 C圖，使用選擇性磊晶成長技術（以後， ，在第一開口 2 4中之曝露的基板2 1上，形成單丨 。此時，單晶砂層2 5具有約2 n m到1 0 0 n m之 。接著，使用曝露的基板2 1當作種子層，經由 成長單晶矽層2 5。在 S E G同時，由於橫向過成 單晶矽層2 5也會成長在鄰近第一開口 2 4 A的第 22之上。 結果，單晶矽層 2 5完全塡滿第一開口 2 4 A， 其係 S E G技術唯一特性之橫向過成長，覆蓋在鄰近第一 1251879 開口 24A之第一絕緣層22上。此覆蓋會造成圖案放大， - 如第3B圖所示，其中第3B圖爲藉由SEG技術在基板上（ _ 未圖示）形成矽層2 5之平面圖。單晶矽層2 5具有對應第 一開口 2 4 A形狀之正方形。但是，因爲同時塡滿第一開 口 24A和橫向過成長，所以正方形的尺寸會大於第一開 口 2 4 A。但是，相鄰的單晶矽層 2 5並不會彼此相互接觸 〇 另一方面，也可以採用超高真空化學氣相沈積（UHVCVD) φ 技術處理單晶矽層25的SEG。例如，可以使用Si2H2Cl2/H2/ HC1/PH3或 SiH4/H2/HCl/PH3之混合氣體當作來源氣體。 此外，控制PH3氣體的流量，可以控制單晶矽層25的摻 雜濃度，因此，可以控制導電性和穿透電流。再者，還可 以控制來源氣體的流量，以具有單晶矽層 2 5和第一絕緣 層2 2之沈積選擇比。 參考第2D圖，在包含單晶矽層25之第一絕緣層22上 ，塗佈一感光膜，而且藉由曝光和顯影製程製作成圖案， ® 以形成第二遮罩2 6。 第3C圖爲形成在基板上（未圖不）之弟—遮卓26的平面 圖。第二遮罩26具有第一開口 24A和第二開口區26B。 第一開口區26A曝露包含塡滿第一開口 24A之中央部分 的大部分單晶矽層 2 5。第二開口區 2 6 B曝露在鄰近第一 開口 2 4 A之第一絕緣層2 2上的單晶矽層2 5部分。 其次，以使用第二遮罩 2 6當作蝕刻遮罩之乾式蝕刻或 濕式鈾刻，處理曝露的單晶矽層 2 5，以形成若干由單晶 -10- 1251879 矽建構之量子點 2 5 A。此時，移除所有單晶矽層1 5塡滿 在第一開口 2 4 A之中的部分，及單晶矽層在鄰近第一開 口之第一絕緣層上的部分。即，沒有移除藉由橫向過成長 形成在鄰近第一開口之第一絕緣層 2 2之上，被第二遮罩 2 6覆蓋的部分，因此形成量子點2 5 A。 此外，在蝕刻單晶矽層2 5之後所曝露的第二開口區2 4 B ，不同於示於第 2A圖之第一開口 24A。第二開口區 24B 所開之面積和不包含量子點 2 5 A之單晶矽層的面積相同 。因此，第二開口區 2 4 B具有比第一開口 2 4 A還寬之開 □。 參考第2E圖，隨後移除第二遮罩26。第3D圖爲在移 除第二遮罩2 6之後，在第一絕緣層2 2之上之量子點2 5 A 的平面圖。如第3 D圖所示，量子點2 5 A係沿著在第一絕 緣層2 2中之第一開口 2 4 A的邊緣，形成在第一絕緣層2 2 之上。 參考第2F圖，在第一絕緣層22和許多量子點25A之 上，形成第二絕緣層 2 7。此時，形成具有氧化矽層之第 二絕緣層27。 因此，許多量子點2 5 A係位在第一絕緣層2 2和第二絕 緣層2 7之間。即，許多量子點2 5 A係位在絕緣層之中。 如上所述，藉由使用 S E G技術的橫向過成長和微影製 程，可能可以形成很均勻的量子點陣列。此外，其可以廣 泛地應用，以使用均勻量子陣列之形成方法製造單電子電 晶體，和使用穿透現象製造半導體元件。 -11- 1251879 第4圖爲根據本發明之優選實施例的單電子電晶體橫截 面圖。 參考第4圖，在由矽或Ge-As構成之半導體基板31上 ，形成穿透氧化物層3 2。此處，穿透氧化物層3 2係氧化 5夕層。 在穿透氧化物層32之上·，形成量子點33。此處，量子 點3 3係具有長、寬、高都約爲5 0 nm之微小尺寸的單晶 矽圖案。即，量子點 3 3之形成，使具有當穿透單電子或 幾個電子時，提供庫侖障壁現象發生之尺寸。 形成控制氧化物層 3 4，以覆蓋量子點 3 3。控制氧化物 層3 4係氧化矽層或氮化矽層。 然後，在控制氧化物層3 4的上方，形成閘極電極3 5。 藉由佈植η型或p型摻雜物在閘極電極3 5兩側之基板3 1 中，形成源極區3 6和汲極區3 7。 具有示於第4圖結構之單電子電晶體的主要原理，和電 可擦可程式化唯讀記憶體（EEPROM)元件相同。相較於 EEPROM，其差異點爲：單電子電晶體可以因爲單電子或 幾個電子而改變臨限電壓，而且可以在此 EEPROM還低 之電壓下操作。即，若供應到閘極電極 3 5之電壓大於臨 限電壓，則會在通道區形成反轉層，且源極區 3 6的電子 會被引向通道區，因此會降低通道電導。如上所述，由通 道區之反轉層所提供的電子，在室溫下，會一個一個地穿 透通過薄穿透氧化物層，然後進入量子點 33。當電子進 入量子點 3 3時，臨限電壓會改變。因此，最好可以藉由 -12- 1251879 穿透一個電子執行計畫。但是，臨限電壓的改變很難檢測 -。因此，計畫通常是藉由同穿透約3到4個電子執行，以 -改變約1 V之臨限電壓。 . 另一方面，在消除操作時，若外加固定的負電壓，即引 出在量子點3 3之中的電子之電壓，到閘極電子3 5，則有 可能可以自量子點3 3引出電子。 結果，臨限電壓會移到原始點，使得很容易可以區分’’ 1 ” 或” 〇 "狀態。 _ 雖然在上述優選實施例中，單晶矽層已藉由 S E G技術 成長而形成量子點，但是其仍然有可能可以用具有與矽基 板相關之磊晶材料，如 S i - G e，C 〇 - S i和類似材料，形成 各種不同的單晶層。 藉由透過 S E G技術和已知的微影技術所形成由單晶矽 構成之許多量子點，本發明還可提供一種可以同時改善可 靠性和量產之效果。 本發明已詳細說明相關的某優選實施例，而精於本項技 ® 術之人士所做的各種變化例和修正例，明顯將不脫離下面 申請專利範圍所界定之本發明的範圍。 (五）圖式簡單說明： 第1圖爲根據習知技術之單電子電晶體的橫截面圖； . 第 2 A圖到第 2 F圖爲根據本發明之優選實施例，形成 許多量子點之方法的橫截面圖； 第 3 A圖到第3 D圖爲根據本發明之優選實施例，形成 量子點之方法的平面圖；及 -13- 1251879 第4圖爲根據本發明之優選實施例的單電子電晶體橫截 面圖。 【符號之說明】 11 半 導 體 基 板 1 2 A 第 — 絕 緣 層 1 2 B 第 二 絕 緣 層 13 量 子 點 14 閘 極 電 極 15 源 極 16 汲 極 區 2 1 半 導 體 基 板 2 2 第 —* 絕 緣 層 2 3 第 一 遮 罩 2 4 A 第 一 開 □ 24B 第 二 開 □ 2 5 σ 口 早 晶 矽 層 2 5 A 量 子 點 26 第 二 遮 罩 2 6 A 第 一 開 □ 2 6B 第 二 開 □ 區 2 7 第 二 絕 緣 層 3 1 半 導 體 基 板 3 2 穿 透 氧 化 物 層 3 3 量 子 點 3 4 控 制 氧 化 物 層 3 5 閘 極 電 極

-14 1251879 3 6 源極區 3 7 汲極區

-15-

Claims (1)

1251879 拾、申請專利範圍 1 . 一種量子點之形成方法，包含下列步驟： 在半導體基板上，形成第一絕緣層； 藉由蝕刻第一絕緣層，形成曝露半導體基板之開口； 在開口之中和在鄰近開口的第一絕緣層之上，形成單 晶半導體層；及 藉由移除在開口之中之單晶半導體層和部分在鄰近開 口的第一絕緣層之上之單晶層，在鄰近開口的第一絕緣 層之上形成量子點。 2 .如申請專利範圍第1項之方法，其中在開口之中的單晶 層係藉由選擇性磊晶成長所形成的，而在鄰近開口的第 一絕緣層之上的單晶層係藉由橫向過成長所形成的。 3 .如申請專利範圍第1項之方法，其中還包含在形成開口 之後，在氫氣氣氛中或在真空狀態下之熱處理步驟。 4 .如申請專利範圍第1項之方法，其中還包含下列步驟： 形成具有第一開口區和第二開口區之蝕刻遮罩，其中 第一開口區曝露在開口之中之單晶矽層，而第二開口區 曝露在鄰近開口之第一絕緣層2上的單晶矽層部分；及 藉由使用遮罩當作蝕刻遮罩，蝕刻曝露的單晶矽層， 而形成量子點。 5 .如申請專利範圍第 1項之方法，其中開口具有方形形 狀，圓形形狀或十字形形狀。 6.如申請專利範圍第1項之方法，其中單晶矽層係關於半 -16- 1251879 導體基板之磊晶層。 7 .如申請專利範圍第6項之方法，其中半導體基板係矽基 板。 8 .如申請專利範圍第7項之方法，其中單晶半導體層係選 自由矽層，矽-鍺層或鈷-矽化物層所組成之組群中的一 層。 9 .如申請專利範圍第7項之方法，其中形成單晶半導體層 之步驟係使用 Si2H2Cl2/H2/HCl/PH3 或 SiH4/H2/HCl/PH3 當作來源氣體。 1 0 .如申請專利範圍第 1項之方法，其中第一絕緣層係氧 化砂或氮化ί夕。 1 1 . 一種量子點形成之方法，包含下列步驟： 在基板上形成一附層； 藉由蝕刻附層，形成曝露基板之開口； 在開口之中和在鄰近開口的附層之上，形成導電層； 及 藉由保留在鄰近開口的附層之上之部分導電層，形成 量子點。 1 2 .如申請專利範圍第1 1項之方法，其中還包含：在鄰近 開口的附層之上，形成覆蓋部分導電層之遮罩的步驟； 及 用遮罩選擇性飩刻導電層，而形成量子點。