TWI619173B

TWI619173B - 電晶體及其製造方法

Info

Publication number: TWI619173B
Application number: TW105125326A
Authority: TW
Inventors: 陳蔚宗; 林柏辛; 蔡學宏
Original assignee: 元太科技工業股份有限公司
Priority date: 2016-08-09
Filing date: 2016-08-09
Publication date: 2018-03-21
Also published as: TW201810434A

Abstract

一種製造電晶體之方法，包含：(i)形成金屬氧化物半導體層於基材上方；(ii)形成源極和汲極於金屬氧化物半導體層的不同兩側上；(iii)形成介電層於源極、汲極以及金屬氧化物半導體層上；(iv)形成含氫絕緣層於介電層上方，其中含氫絕緣層具有間隙露出介電層的表面，且在垂直此表面的方向上，所述間隙與金屬氧化物半導體層重疊；(v)藉由對含氫絕緣層進行處理，使金屬氧化物半導體層之局部的氫濃度增加，而形成源極區以及汲極區；以及(vi)形成閘極於間隙中。

Description

電晶體及其製造方法

本發明是有關於一種電晶體及製造電晶體的法。

金屬氧化物半導體電晶體(Metal Oxide Semiconductor Transistor)是利用金屬氧化物作為半導體層的薄膜電晶體。相較於非晶矽薄膜電晶體，金屬氧化物半導體電晶體具有較高的載子遷移率(Mobility)，因此金屬氧化物半導體電晶體擁有較佳的電性表現。此外，金屬氧化物半導體電晶體的製造方法也比低溫多晶矽薄膜電晶體簡單，所以金屬氧化物半導體電晶體具有較高的生產效能。近年來，業界開發出金屬氧化物半導體電晶體的「自對準」製程技術，進一步縮短通道區的長度，以提高金屬氧化物半導體電晶體的電性表現。

第1至4圖繪示習知之自對準電晶體之製造方法在不同階段的剖面示意圖。在第1圖中，首先形成金屬氧化物半導體層20於基材21上。接著，形成源極30和汲極32於金屬氧化物半導體層20的相對兩側上。然後，形成介電層40覆蓋金屬氧化物半導體層20、源極30和汲極32。在形成介電層40之後，在介電層40上形成閘極50。

接著，請參照第2圖，利用閘極50作為遮罩進行蝕刻製程，移除未被閘極50覆蓋的介電層40的部分，因此在閘極50下方形成閘介電層52。蝕刻製程讓源極30和汲極32以及一部分的金屬氧化物半導體層20暴露出來。

接著，請參見第3圖，利用閘極50、源極30和汲極32作為遮罩，對金屬氧化物半導體層20的露出部分進行摻雜製程，而在金屬氧化物半導體層20中形成源極區20S和汲極區20D。閘極50下方未被摻雜的金屬氧化物半導體層20的部分形成通道區20C，此通道區20C的長度B大致上是由閘極50的寬度所決定。

但是，習知方法易發生蝕刻製程的製程邊際(process margin)太小的問題。第4圖繪示進行蝕刻製程後某些實例的剖面示意圖。如第4圖所示，基板上的某些區域中會發生過蝕刻的現象，而造成如閘極50可能崩塌以及通道區20C的長度難以控制的問題。隨著大基板顯示器及半導體製造技術的發展，蝕刻製程邊際太小的問題將更嚴重。因此目前極需要一種改良的金屬氧化物半導體電晶體以及製造方法。

本發明的一態樣是提供一種製造電晶體之方法，此方法製造的電晶體具有更短的通道區長度，而且解決「自對準」製程技術中蝕刻製程邊際太小的技術問題，且具有更高的生產良率。此方法包含：(i)形成一金屬氧化物半導體層於一基材上方；(ii)形成一源極和一汲極於金屬氧化物半導體層的不同兩側上方；(iii)形成一介電層於源極、汲極以及金屬氧化物半導體層上方；(iv)形成一含氫絕緣層於介電層上方，其中含氫絕緣層具有一間隙露出介電層的一表面，且在垂直表面的方向上間隙與金屬氧化物半導體層重疊；(v)藉由對含氫絕緣層進行處理，使金屬氧化物半導體層的局部的氫濃度增加，而在金屬氧化物半導體層中形成一源極區以及一汲極區；以及(vi)形成一閘極於間隙中。

在某些實施方式中，上述對含氫絕緣層進行處理包含對含氫絕緣層進行熱處理或以雷射光照射含氫絕緣層。

在某些實施方式中，源極區具有第一氫濃度，汲極區具有第二氫濃度，且第一氫濃度及第二氫濃度介於約10¹⁶個/cm²至約10²²個/cm²之間。

在某些實施方式中，金屬氧化物半導體層的源極區與汲極區之間的區域定義金屬氧化物半導體層的通道區，通道區具有第三氫濃度，且第三氫濃度為約0至約10¹⁶個/cm²。

在某些實施方式中，間隙的寬度小於金屬氧化物半導體層的長度。

本發明的另一態樣是提供一種電晶體。此電晶體包含一金屬氧化物半導體層、一源極、一汲極、一介電層、一含氫絕緣層以及一閘極。金屬氧化物半導體層包含一源極區、一汲極區以及一通道區。源極區、汲極區及通道區分別具有第一氫濃度、第二氫濃度及第三氫濃度，且第一氫濃度及第二氫濃度大於第三氫濃度。源極位於源極區上方。汲極位於汲極區上方。介電層位於源極、汲極以及金屬氧化物半導體層上方。含氫絕緣層位於介電層上方，且含氫絕緣層具有一間隙露出介電層的表面。在垂直該表面的方向上，含氫絕緣層以及間隙與金屬氧化物半導體層重疊。閘極配置在所述間隙中。

在某些實施方式中，含氫絕緣層的間隙的寬度定義金屬氧化物半導體層的通道區的長度。

在某些實施方式中，在垂直該表面的方向上，源極區及汲極區與含氫絕緣層重疊。

在某些實施方式中，第一氫濃度及第二氫濃度介於約10¹⁶個/cm²至約10²²個/cm²之間。

1‧‧‧方法

11、12、13、14、15、16‧‧‧操作

20‧‧‧金屬氧化物半導體層

20S‧‧‧源極區

20D‧‧‧汲極區

20C‧‧‧通道區

21‧‧‧基材

30‧‧‧源極

32‧‧‧汲極

40‧‧‧介電層

50‧‧‧閘極

52‧‧‧閘介電層

100‧‧‧電晶體

101‧‧‧基材

110‧‧‧金屬氧化物半導體層

112、114‧‧‧局部部分

112S‧‧‧源極區

114D‧‧‧汲極區

116‧‧‧通道區

120‧‧‧源極

122‧‧‧汲極

130‧‧‧介電層

132‧‧‧表面

140”‧‧‧含氫絕緣層

140‧‧‧含氫絕緣層

140a‧‧‧間隙

150‧‧‧閘極

B‧‧‧長度

G‧‧‧距離

W‧‧‧寬度

L1‧‧‧長度

L‧‧‧長度

F‧‧‧方向

第1至4圖繪示習知之自對準電晶體之製造方法在不同階段的剖面示意圖。

第5至10圖繪示本發明多個實施例之電晶體的剖面示意圖及各電晶體的電流-電壓特性曲線圖。

第11圖繪示本發明各種實施方式之製造電晶體之方法的流程圖。

第12至16圖繪示本發明某些實施方式之製造電晶體的方法在不同製程階段的剖面示意圖。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。

在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。

在本文中使用空間相對用語，例如「下方」、「之下」、「上方」、「之上」等，這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係，如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例如，當圖示上下翻轉180度時，一元件與另一元件之間的關係，可能從「下方」、「之下」變成「上方」、「之上」。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。

第5至10圖繪示本發明多個實施例之電晶體的剖面示意圖及各電晶體的電流-電壓特性曲線圖。第5圖繪示本發明一實施例之電晶體60的剖面示意圖，電晶體60的製造方法簡述如下。在基板上形成閘極61，然後形成閘介電層62覆蓋閘極61。接著，形成IGZO層63於閘介電層62上。之後，形成源極64S及汲極64D於IGZO層63的相對兩側，並部分覆蓋IGZO層63。隨後，形成氧化矽層65覆蓋IGZO層63、源極64S及汲極64D，而形成電晶體60。之後，將電晶體60置入約350℃的高溫爐中進行熱處理約60分鐘，高溫爐中的環境氣體為空氣。執行熱處理之後，量測電晶體60的電流(I_D)-電壓(V_G)特性曲線，量測結果呈現在第6圖中。如第6圖所示，既使電晶體60在經過約350℃的高溫處理後，仍保持有電晶體的開關特性。此試驗結果顯示，被氧化矽層65覆蓋的IGZO層63在經過高溫處理後仍然具有良好的半導體特性。

第7圖繪示本發明另一實施例之電晶體70的剖面示意圖。電晶體70的製造方法簡述如下。在基板上形成閘極71，然後形成閘介電層72覆蓋閘極71。接著，形成IGZO層73於閘介電層72上。之後，形成源極74S及汲極74D於IGZO層73的相對兩側，並部分覆蓋IGZO層73。隨後，形成氧化矽層75覆蓋IGZO層73、源極74S及汲極74D。之後，在氧化矽層75上形成含氫的氮化矽層76，而形成電晶體70。在本實施例中，氮化矽層76的氫濃度為約2×10¹⁵/cm²至約25×10¹⁵/cm²，氫濃度隨著深度不同而變化。第8圖繪示電晶體70的電流(I_D)-電壓(V_G)特性曲線圖。如第8圖所示，縱然在電晶體70的氧化矽層75上方形成含氫的氮化矽層76，電晶體70仍保持有電晶體的開關特性。此試驗結果顯示，縱然在氧化矽層75上方形成含氫的氮化矽層76，IGZO層73仍然具有良好的半導體特性。

第9圖繪示本發明又一實施例之電晶體80的剖面示意圖。電晶體80是藉由將第7圖之電晶體70置入約350℃的高溫爐中進行熱處理約60分鐘而得到，高溫爐中的環境氣體為空氣。執行熱處理之後，量測電晶體80的電流(I_D)-電壓(V_G)特性曲線，量測結果呈現在第10圖中。從第10圖可發現電晶體80已經喪失電晶體的開關特性，電晶體80中的IGZO層已經轉變為導電體，不具半導體的特性。

從第5-6圖的實施例可證實，對電晶體60進行350℃的高溫處理並不會讓IGZO層63喪失半導體的特性。從第7-8圖的實施例可證實，在電晶體70的氧化矽層75上方形成含氫的氮化矽層76也不會導致IGZO73層喪失半導體的特性。但是，在電晶體70的氧化矽層75上方形成含氫的氮化矽層76之後，再進行350℃的高溫處理，則會導致IGZO層73從半導體性質轉變為導電體的性質。換言之，金屬氧化物半導體材料能夠藉由非直接接觸的方式，從半導體性質轉變為導電體的性質，本發明的某些部分便是基於以上的啟發。

第11圖繪示本發明各種實施方式之製造電晶體之方法1的流程圖。第12至16圖繪示本發明某些實施方式之製造電晶體的方法1在不同製程階段的剖面示意圖。如第11圖所示，方法1包含操作11、操作12、操作13、操作14、操作15及操作16。

在操作11中，形成金屬氧化物半導體層於基材上方。請參照第12圖，在基材101上方形成金屬氧化物半導體層110。形成金屬氧化物半導體層110方法並無特殊限制，舉例而言，可以利用習知的沉積-微影-蝕刻技術形成圖案化的金屬氧化物半導體層110。金屬氧化物半導體層110可包含非晶銦鎵鋅氧化物(a-IGZO)、銦鋅氧化物(IZO)或非晶銦鋅錫氧化物(a-IZTO)。金屬氧化物半導體層110的厚度可依實際需求設計，例如為約數十奈米至約數微米的範圍。

在操作12中，形成源極和汲極於金屬氧化物半導體層的不同兩側上方。如第12圖所示，在金屬氧化物半導體層110的不同兩側上方形成源極120和汲極122。源極120和汲極122可分別形成在金屬氧化物半導體層110的相對兩側上，而且源極120和汲極122各自覆蓋金屬氧化物半導體層110的一部分。源極120和汲極122可包含金屬材料，例如鉑、金、鎳、鋁、鉬、銅、釹、鉻上述材料的合金或上述材料的組合。

在操作13中，形成介電層於源極、汲極以及金屬氧化物半導體上方。請參照第13圖，在源極120、汲極122以及金屬氧化物半導體層110上方形成介電層130。介電層130的材料可例如為氧化矽、氮氧化矽、或類似的材料。介電層130的厚度也可依實際需求設計，例如為約數十奈米至約數微米的範圍。

在操作14中，形成含氫絕緣層於介電層上方。第13-14圖繪示本發明某些實施方式之執行操作14之不同製程階段的剖面示意圖。如第13圖所示，在介電層130上方沉積一層含氫絕緣層140”。含氫絕緣層140”的沉積方式可例如為化學氣相沉積製程、電漿輔助化學氣相沉積製程、濺鍍製程、或其他適合的沉積技術。然後，請參見第14圖，對含氫絕緣層140”進行圖案化，而形成具有間隙140a的圖案化含氫絕緣層140。對含氫絕緣層140”進行圖案化的方式可例如為乾式的電漿蝕刻製程、反應性離子蝕刻製程，或是利用蝕刻溶液的濕式蝕刻製程。含氫絕緣層140的間隙140a暴露出介電層130的表面132，而且在垂直表面132的方向F上，絕緣層140的間隙140a與金屬氧化物半導體層110重疊。換言之，絕緣層140的間隙140a對應於金屬氧化物半導體層110的位置。在某些實施方式中，間隙140a的寬度W小於金屬氧化物半導體層110的長度L。在多個實例中，間隙140a的寬度W小於源極120與汲極122之間的距離G。

在操作15中，藉由對含氫絕緣層進行處理，使金屬氧化物半導體層的局部的氫濃度增加，而在金屬氧化物半導體層中形成源極區以及汲極區。請參照第15圖，對含氫絕緣層140進行處理，使金屬氧化物半導體層110的局部部分112、114的氫濃度增加，而在金屬氧化物半導體層110中形成源極區112S以及汲極區114D。在某些實施方式中，對含氫絕緣層140進行處理包含對含氫絕緣層140進行約300℃至約400℃的熱處理，在高溫作用下，含氫絕緣層140中的氫原子向下擴散通過介電層130，並且擴散到金屬氧化物半導體層110的局部部分112、114，而形成源極區112S以及汲極區114D。在另外某些實施方式中，利用雷射光照射含氫絕緣層140，讓其中的氫原子擴散至金屬氧化物半導體層110的局部部分112、114，而形成源極區112S以及汲極區114D。由於金屬氧化物半導體層110的源極區112S與汲極區114D的氫濃度增加，讓源極區112S與汲極區114D從原本的半導體的性質轉變為導電體的性質。因此，源極區112S與汲極區114D可分別視為源極120以及汲極122的延伸。金屬氧化物半導體層110的通道區116便被定義在源極區112S與汲極區114D之間的區域。再者，由於在金屬氧化物半導體層110中形成源極區112S和汲極區114D，通道區116的長度便得以縮短，而縮短通道區的長度有助於提高電晶體的電性表現。

另一方面，含氫絕緣層140的位置及區域大小決定了源極區112S和汲極區114D的位置及區域大小，所以源極區112S和汲極區114D是從含氫絕緣層140的「自對準」所形成。因此，能夠降低電晶體的寄生電容，例如閘極與源極之間的寄生電容以及閘極與汲極之間的寄生電容。

更重要的是，以上揭露的方法中不須對介電層進行蝕刻，所以根本不會有蝕刻製程邊際太小或過蝕刻的問題，因此製造電晶體的良率能夠大幅提高。

在某些實施方式中，源極區112S具有第一氫濃度，汲極區114D具有第二氫濃度，而且第一氫濃度及第二氫濃度介於約10¹⁶個/cm²至約10²²個/cm²之間，例如為約10¹⁶個/cm²、約10¹⁷個/cm²、約10¹⁸個/cm²、約10¹⁹個/cm²、約10²⁰個/cm²、或約10²¹個/cm²。通道區116具有第三氫濃度，而且第三氫濃度小於第一氫濃度及第二氫濃度，例如第三氫濃度為約0至約10¹⁶個/cm²。在某些實施方式中，含氫絕緣層140包含氮化矽、氮氧化矽、或類似材料。在一實施例中，含氫絕緣層140為氮化矽所製成，介電層130為氧化矽所製成。在另一實施例中，含氫絕緣層140為氮氧化矽(SiO_xN_y)所製成，其中x<y；介電層130為氮氧化矽(SiO_aN_b)所製成，其中a>b。

在某些實施方式中，含氫絕緣層140中的氫濃度大於介電層中的氫濃度。在某些實施例中，含氫絕緣層140具有至少約10¹⁵個/cm²的氫濃度，例如為約2×10¹⁵個/cm²、約10¹⁶個/cm²、約10¹⁷個/cm²、約10¹⁸個/cm²、約10¹⁹個/cm²、約10²⁰個/cm²、約10²¹個/cm²或約10²²個/cm²。

在操作16中，形成閘極於間隙中。請參照第16圖，在含氫絕緣層140的間隙140a中形成閘極150，而製得電晶體100。在某些實施方式中，閘極150接觸下方的介電層130，並且從間隙140a橫向地延伸到含氫絕緣層140之上。形成閘極150的方法並無特殊限制，例如可以使用習知的沉積-微影-蝕刻製程來形成閘極150。閘極150可以含金屬材料，例如鉑、金、鎳、鋁、鉬、銅、銣、鉻、上述材料的合金或上述材料的組合。

本發明的另一態樣是提供一種電晶體。第16圖亦繪示根據本發明各種實施方式之電晶體100的剖面示意圖。電晶體100包含金屬氧化物半導體層110、源極120、汲極122、介電層130、含氫絕緣層140以及閘極150。

金屬氧化物半導體層110包含源極區112S、汲極區114D以及通道區116。源極區112S具有第一氫濃度，汲極區114D具有第二氫濃度，通道區116具有第三氫濃度，而且第一氫濃度及第二氫濃度大於第三氫濃度。換言之，源極區112S和汲極區114D的氫濃度大於通道區116的氫濃度。在某些實施方式中，第一氫濃度及第二氫濃度介於約10¹⁶個/cm²至約10²²個/cm²之間。

源極120和汲極122分別位於源極區112S和汲極區114D之上。例如，源極120和汲極122分別覆蓋並接觸源極區112S和汲極區114D。

介電層130位於源極120、汲極122以及金屬氧化物半導體層110上方。介電層130可例如為氧化矽、氮氧化矽、或類似材料。

含氫絕緣層140位於介電層130上方，而且含氫絕緣層140具有間隙140a露出介電層130的表面132。從垂直表面132的方向F上觀察，金屬氧化物半導體層110與含氫絕緣層140有互相重疊的部分。此外，金屬氧化物半導體層110與間隙140a互相重疊。在某些實施方式中，金屬氧化物半導體層110之源極區112S和汲極區114D大致上位在含氫絕緣層140的下方。換言之，源極區112S和汲極區114D大致上是金屬氧化物半導體層110與含氫絕緣層140重疊的部分。在某些實施方式中，含氫絕緣層140的間隙140a的寬度W定義金屬氧化物半導體層110的通道區116的長度L1，而且間隙140a寬度W小於金屬氧化物半導體長度L。

閘極150配置在含氫絕緣層140的間隙140a中。在某些實施方式中，閘極150接觸下方的介電層130，並且從間隙140a內橫向地延伸到含氫絕緣層140之上。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種電晶體，包含：一金屬氧化物半導體層，包含一源極區、一汲極區、以及一通道區，其中該源極區、該汲極區及該通道區分別具有一第一氫濃度、一第二氫濃度及一第三氫濃度，且該第一氫濃度及該第二氫濃度大於該第三氫濃度；一源極，位於該源極區上方；一汲極，位於該汲極區上方；一介電層，位於該源極、該汲極以及該金屬氧化物半導體層上方；一含氫絕緣層，位於該介電層上方，且該含氫絕緣層具有一間隙露出該介電層的一表面，其中在垂直該表面的方向上該含氫絕緣層以及該間隙與該金屬氧化物半導體層重疊，其中該含氫絕緣層的氫濃度大於該介電層的氫濃度；以及一閘極，配置在該間隙中。
如申請專利範圍第1項所述的電晶體，其中該含氫絕緣層的該間隙的一寬度定義該金屬氧化物半導體層的該通道區的一長度。
如申請專利範圍第1項所述的電晶體，其中在垂直該表面的方向上該源極區及該汲極區與該含氫絕緣層重疊。
如申請專利範圍第1項所述的電晶體，其中該間隙的一寬度小於該金屬氧化物半導體層的一長度。
如申請專利範圍第1項所述的電晶體，其中該第一氫濃度及該第二氫濃度介於約10¹⁶個/cm²至約10²²個/cm²之間。
一種製造電晶體之方法，包含：形成一金屬氧化物半導體層於一基材上方；形成一源極和一汲極於該金屬氧化物半導體層的不同兩側上方；形成一介電層於該源極、該汲極以及該金屬氧化物半導體層上方；形成一含氫絕緣層於該介電層上方，其中該含氫絕緣層具有一間隙露出該介電層的一表面，且在垂直該表面的方向上該間隙與該金屬氧化物半導體層重疊，其中該含氫絕緣層的氫濃度大於該介電層的氫濃度；藉由對該含氫絕緣層進行處理，使該金屬氧化物半導體層的局部的氫濃度增加，而在該金屬氧化物半導體層中形成一源極區以及一汲極區；以及形成一閘極於該間隙中。
如申請專利範圍第6項所述的方法，其中所述對該含氫絕緣層進行處理包含對該含氫絕緣層進行熱處理或以雷射光照射該含氫絕緣層。
如申請專利範圍第6項所述的方法，其中該源極區具有一第一氫濃度，該汲極區具有一第二氫濃度，且該第一氫濃度及該第二氫濃度介於約10¹⁶個/cm²至約10²²個/cm²之間。
如申請專利範圍第6項所述的方法，其中該金屬氧化物半導體層的該源極區與該汲極區之間的區域定義該金屬氧化物半導體層的一通道區，該通道區之氫濃度為約0至約10¹⁶個/cm²。
如申請專利範圍第6項所述的方法，其中該間隙的一寬度小於該金屬氧化物半導體層的一長度。